TWI405257B - 分離基板與半導體層的方法 - Google Patents

分離基板與半導體層的方法 Download PDF

Info

Publication number
TWI405257B
TWI405257B TW098111612A TW98111612A TWI405257B TW I405257 B TWI405257 B TW I405257B TW 098111612 A TW098111612 A TW 098111612A TW 98111612 A TW98111612 A TW 98111612A TW I405257 B TWI405257 B TW I405257B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
semiconductor layer
separating
etching
Prior art date
Application number
TW098111612A
Other languages
English (en)
Other versions
TW201037763A (en
Inventor
Po Min Tu
Shih Cheng Huang
Ying Chao Yeh
Wen Yu Lin
Peng Yi Wu
Chih Pang Ma
Tzu Chien Hong
Chia Hui Shen
Original Assignee
Advanced Optoelectronic Tech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Optoelectronic Tech filed Critical Advanced Optoelectronic Tech
Priority to TW098111612A priority Critical patent/TWI405257B/zh
Priority to US12/756,191 priority patent/US20100261300A1/en
Publication of TW201037763A publication Critical patent/TW201037763A/zh
Application granted granted Critical
Publication of TWI405257B publication Critical patent/TWI405257B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Description

分離基板與半導體層的方法
本發明是有關一種III族氮化物半導體發光元件之結構及其製造方法，特別是有關於分離基板與半導體層之方法以形成III族氮化物垂直發光元件。
近年來，LED在研發上主要把焦點放在提升以GaN為基礎的高發光率的LED(High-Power Light Emitting Diode)。因此，GaN LED迅速的延伸應用在極高亮度的領域上，例如各種螢幕的背光單元，以漸漸取代傳統的冷陰極管或是燈泡。
有許多改善LED發光的方法，例如使用全方向性的反射杯、粗化發光表面、覆晶技術等。元件的溫度每升高10度將減少5%的發光效率。由於藍寶石基板為導電性及導熱性皆不佳的材質，使得元件發光所產生的熱無法迅速散去。為解決散熱的問題，因此衍生了以Laser去除藍寶石基板的方法形成垂直元件。
雷射剝離方法(Laser Lift Off)是以發射高能量的雷射到達藍寶石基板與GaN層之間的界面，產生的高溫足以讓GaN層形成液態金屬Ga和氣態的N而被分解。然而雷射剝離方法 (Laser lift off)有許多的缺點，例如雷射的高溫在GaN層的分部不均勻，容易使得部份區域的溫度過高而破壞結構，或是經過雷射剝離過後，一些金屬Ga可能會殘留在GaN層上，必須再增加一道程序移除金屬Ga等。
第1A~1B圖係美國第US6,071,795號專利之基板分離示意圖。如第1A圖所示，先於一藍寶石基板102上依序形成一分離區104及一氮化矽層106，然後將接合層108塗佈於氮化矽層106之表面。藉由接合層108之粘著特性，再將一矽基板110與前述藍寶石基板102之疊層結構相互粘合。利用一雷射光束112穿透過藍寶石基板102表面以照射分離區104，從而使得分離區104之材料分解(Decomposition)。再清除分解後殘留在氮化矽層106之材料，就能得到矽基板110及氮化矽層106之組合體。由第1B圖所示，由於矽基板110和氮化矽層106之間有不導電之接合層108，因此仍無法作為垂直元件的基礎結構。而且接合層108若塗佈或材料選用不佳會影響粘合結果，甚至造成薄膜之氮化矽層106產生缺陷。
第2圖係美國第US 6,740,604號專利之基板分離示意圖。本先前技術與第1A~1B圖中先前技術相似。第一半導體層202及第二半導體層204亦藉由雷射光束206照射介面，從而使第二半導體層204於界面處產生分解，最後可以將第一半導體層202自第二半導體層204上分離。該第二半導體層204可以是形成於一基板上之膜層，亦即以一基板取代第一半導體層202，再將該二者分離。
第3圖係美國第US 6,746,889號專利之基板分離前之示意圖。先於一基板302上成長數個磊晶層，其包含一第一型導體區304、一發光PN接面區306及一第二型導體區308。自第二型導體區308方向切割該數個磊晶層之切割道312，如此就於基板302上形成複數個分離之發光二極體晶粒310。再將第二型導體區308與子基板(Submount)314粘合。以類似前述先前技術，同樣以雷射光束316穿透基板302表面，而使得基板302和第一型導體區304分離。分離之發光二極體晶粒310可以自子基板314上取下，從而進行封裝製程。很明顯，切割該數個磊晶層後，各發光二極體晶粒310粘合於子基板314時容易因外力而彼此推擠，所以容易晶崩(Die Crack)造成損壞。
第4圖係美國第US 6,617,261號專利之基板分離示意圖。先於一藍寶石基板402形成氮化鎵層404，再以蝕刻製程於氮化鎵層404形成複數個溝渠408。然後以黏膠將一矽基板406粘合於該具溝渠408之氮化鎵層404表面，並以紫外線準分子雷射發出之雷射光束410照射藍寶石基板402。雷射光束410穿過透明之藍寶石基板402，進一步接觸及分解氮化鎵層404，如此就能得到一具有氮化鎵層404之矽基板406。然而該氮化鎵層404分解處尚需以鹽酸處理殘餘之鎵，及修補該表面才能進行後續之磊晶製程。
第5A~5C圖係美國第US 6,627,974號專利之側向磊晶成長之示意圖。本先前技術利用在磊晶過程中相異晶系之間的排斥 達到結構設計的目的。請參閱第5A圖所示，先於藍寶石基板502上形成第一III-V族氮化物層504。在前述第一III-V族氮化物層502上形成一圖案化二氧化矽層506且前述圖案化二氧化矽層506包含複數個孔洞508。接著由第2B圖所示，第二III-V族氮化物層510從前述圖案化二氧化矽層的孔洞508慢慢形成一T型結構。由於二氧化矽層為多晶系的特性，使得單晶系的III-V族氮化物層無法直接磊晶於多晶系表面上，因而產生一種側向磊晶(Epitaxially Lateral Overgrowth；ELOG)的現象，使得III-V族氮化物材料與二氧化矽材料在磊晶時會產生連續的情形而出現一空隙514。回到第2B圖所示，本先前技術的第二III-V族氮化物510從圖案化二氧化矽層的孔洞508銜接第一III-V族氮化物層504開始磊晶成長，直到第二III-V族氮化物層510成長至二氧化矽層506表面慢慢的改為側向磊晶，至幾乎覆蓋於前述二氧化矽層506時停止。此時第二III-V族氮化物層510從切面看似一排列整齊的T型結構，俯視則為一不連續的表面(未圖示)。由第3C圖所示，接著在前述第二III-V族氮化物層510上再形成第三III-V族氮化物層512。由於本技術的製程必須要二次進出磊晶機台，容易造成良率下降。另外，控制側向磊晶成長且必須在兩邊的磊晶未接觸之前即立刻停止是非常困難的，導致製程的不穩定。
第6A~6B圖係為學術期刊“The Fabrication of Vertical Light-Emitting Diodes Using Chemical Lift-Off Process”,IEEE Photonics Techology Letters,Vol.20,NO.3,Feburary 1,2008。本方法是以CrN層604作為一緩衝層形成於藍寶石基板602上。然後在前述CrN層604形成GaN層616。最後以濕式蝕刻CrN層604的方式移除藍寶石基板602。如第6A圖所示，先於藍寶石基板602上形成一CrN層604。接著在前述CrN層604上形成GaN層616。前述GaN層616依序包含一n型GaN層606、一主動層608、p型GaN層610以及一p型接觸層612。然後在前述GaN層616上形成一金屬基板614。如第6B圖所示，利用CrN層604作為犧牲層，再以濕式蝕刻的方式蝕刻CrN層604以除去藍寶石基板602。雖然可直接利用濕式蝕刻從CrN層604直接移除藍寶石基板602，但是CrN層604與GaN層616之間的晶格不匹配數較高，直接把GaN磊晶於CrN層上易造成磊晶的品質不佳，也同時影響發光效益。
因此，本發明除了可改善上述之缺點得到磊晶品質較高的垂直元件外，且可利用表面粗化以增進光萃取效益。
鑒於上述之發明背景中，為了符合產業利益之需求，本發明提供一種分離基板與半導體層之方法。其方法包含下列步驟：提供一暫時基板，形成一圖案化二氧化矽層位於前述暫時基板上，成長一半導體層位於前述圖案化二氧化矽層上，形成一金屬鏡面於該半導體層上，第一次蝕刻前述圖案化二氧化矽層，以及第二次蝕刻前述暫時基板與該半導體層之界面 以移除前述暫時基板。
本發明另外提供一種分離基板與半導體層之方法，其方法包含下列步驟：提供一暫時基板，形成一包含孔洞之圖案化二氧化矽層位於該暫時基板上，形成一孔洞填補層位於該包含孔洞之圖案化二氧化矽層上，形成一半導體層位於該孔洞填補層上，形成一金屬鏡面於該半導體層上，第一次蝕刻該包含孔洞之圖案化二氧化矽層，以及第二次蝕刻該孔洞填補層以移除該暫時基板。
本發明之第一次蝕刻為濕式蝕刻，以BOE化學蝕刻液蝕刻上述圖案化二氧化矽層。
本發明之第二次蝕刻為濕式蝕刻，以KOH、H2SO4或是H3PO4化學蝕刻液蝕刻該暫時基板與該半導體層之界面。
本發明之孔洞填補層為III-V族氮化物。
本發明之方法更包含形成一金屬鏡面於前述半導體層上，形成一導電材料層於前述金屬鏡面上。
本發明之半導體層包含一n型導通層、一發光層以及一p型導通層，且一電子阻擋層介於前述發光層與前述p型導通層之間。
本發明之圖案化二氧化矽層為連續或是部份連續之圖案，其圖形為圓柱狀凹槽、多角柱狀凹槽或是長條狀凹槽。
本發明之圖案化二氧化矽層厚度介於0.05~2.0 μm，其寬度 介於0.1~10.0 μm。
〔先前技術〕
102‧‧‧藍寶石基板
104‧‧‧分離區
106‧‧‧氮化矽層
108‧‧‧接合層
110‧‧‧矽基板
112‧‧‧雷射光束
202‧‧‧第一半導體層
204‧‧‧第二半導體層
206‧‧‧雷射光束
302‧‧‧基板
304‧‧‧第一型導體區
306‧‧‧發光PN接面區
308‧‧‧第二型導體區
310‧‧‧發光二極體晶粒
312‧‧‧切割道
314‧‧‧子基板
316‧‧‧雷射光束
402‧‧‧藍寶石基板
404‧‧‧氮化鎵層
406‧‧‧矽基板
408‧‧‧溝渠
410‧‧‧雷射光束
502‧‧‧藍寶石基板
504‧‧‧第一III-V族氮化合物層
506‧‧‧二氧化矽層
508‧‧‧孔洞
510‧‧‧第二III-V族氮化合物層
512‧‧‧第三III-V族氮化合物層
514‧‧‧空隙
602‧‧‧藍寶石基板
604‧‧‧CrN層
606‧‧‧n型GaN層
608‧‧‧主動層
610‧‧‧p型GaN層
612‧‧‧p型接觸層
614‧‧‧金屬基板
616‧‧‧GaN層
〔本發明〕
802‧‧‧暫時基板
804‧‧‧二氧化矽層
806‧‧‧厚度(T)
808‧‧‧凹槽寬度(W)
810‧‧‧凹槽
812‧‧‧緩衝層
814‧‧‧空隙
816‧‧‧半導體層
818‧‧‧n型導通層
820‧‧‧發光層
822‧‧‧電子阻擋層
824‧‧‧p型導通層
826‧‧‧金屬鏡面
828‧‧‧導電材料層
830‧‧‧柱狀物
832‧‧‧二氧化矽層空間
第1A~1B圖係為美國第US 6,071,795號專利之基板分離示意圖；第2圖係為美國第US 6,740,604號專利之基板分離示意圖；第3圖係為美國第US 6,746,889號專利之基板分離前之示意圖；第4圖係為美國第US 6,617,261號專利之基板分離示意圖；第5A~5C圖係為美國第US 6,627,974號專利之側向磊晶示意圖；第6A~6B圖係為學術期刊IEEE Photonics Techology Letters之基板分離示意圖；第7圖係為本發明之基板與半導體層方法流程圖；第8A~8I圖係為本發明之基板與半導體之各步驟形成示意圖；以及第9A~9D圖係為本發明之二氧化矽層之各式圖案示意圖。
本發明在此所探討的方向為一種分離基板與半導體層之方法。為了能徹底地瞭解本發明，將在下列的描述中提出詳盡的步驟及其組成。顯然地，本發明的施行並未限定於半導體光電製程之技藝者所熟習的特殊細節。另一方面，眾所周知的 組成或步驟並未描述於細節中，以避免造成本發明不必要之限制。本發明的較佳實施例會詳細描述如下，然而除了這些詳細描述之外，本發明還可以廣泛地施行在其他的實施例中，且本發明的範圍不受限定，其以之後的專利範圍為準。
本發明之一目的係以簡單的製程分離基板與半導體層且得到一磊晶品質較高的發光之III族氮化物半導體發光元件。
本發明之另一目的係為簡單化垂直半導體發光元件之製程，使得技術成本降低。
本發明之再一目的係為增加垂直元件之光萃取效益。
為達到上述目的，本發明提供一種分離基板與半導體層之方法。其方法包含下列步驟：提供一暫時基板，形成一圖案化二氧化矽層位於前述暫時基板上，成長一半導體層位於前述圖案化二氧化矽層上，第一次蝕刻前述圖案化之二氧化矽層，以及第二次蝕刻前述暫時基板與該半導體層之界面以移除前述暫時基板。
本發明另外提供一種分離基板與半導體層之方法，其方法包含下列步驟：提供一暫時基板，形成一包含孔洞之圖案化二氧化矽層位於該暫時基板上，形成一孔洞填補層位於該包含孔洞之圖案化二氧化矽層上，形成一半導體層位於該孔洞填補層上，第一次蝕刻該包含孔洞之圖案化二氧化矽層，以及第二次蝕刻該孔洞填補層以移除該暫時基板。
本發明之第一次蝕刻為濕式蝕刻，以BOE化學蝕刻液蝕刻上 述圖案化二氧化矽層。
本發明之第二次蝕刻為濕式蝕刻，以KOH、H2SO4或是H3PO4化學蝕刻液蝕刻該暫時基板與該半導體層之界面。
本發明之孔洞填補層為III-V族氮化合物。
本發明之方法更包含形成一金屬鏡面於前述半導體層上，形成一導電材料層於前述金屬鏡面上。
本發明之半導體層包含一n型導通層、一發光層以及一p型導通層，且一電子阻擋層介於前述發光層與前述p型導通層之間。
本發明之發光層為單異質結構、雙異質結構、單量子井層或是多重量子井層結構。
本發明之半導體層為AlxInyGa1-x-yN，其中0≦x≦1及0≦y≦1。
本發明之金屬鏡面材料為銀(Ag)或是鋁銀合金(Al/Ag alloy)，導電材料層為類鑽石、銅(Cu)、銅鎢合金(Cu/W alloy)或是鎳(Ni)。
本發明之暫時基板為藍寶石(Al2O3)、碳化矽(SiC)、矽、氧化鋅(ZnO)、氧化鎂(MgO)或是砷化鎵(GaAs)。
本發明之圖案化二氧化矽層為連續或是部份連續之圖案，其圖形為圓柱狀凹槽、多角柱狀凹槽或是長條狀凹槽。
本發明之圖案化二氧化矽層厚度介於0.05~2.0 μm，其寬度介於0.1~10.0 μm。
請參考第7圖，係為主要形成本發明之方法流程圖。第一步驟，形成一圖案化二氧化矽層於一暫時基板上。以化學氣相沉積法(Chemical Vapor Deposition；CVD)或是低溫濺鍍(Sputtering)的方法將二氧化矽材料沉積在一暫時基板上形成一薄層。以低溫的方式鍍膜可減少對元件之傷害，對二氧化矽層的沉積品質也較穩定。前述低溫介於100℃至300℃之間，較佳的溫度約為150℃。然後在前述二氧化矽層之表面上方形成光阻膜，再以光微影法(Photolithography)將光阻膜圖案化，使得預計蝕刻部份顯露。前述之光阻膜可依製程之需求選擇正光阻或是負光阻。最後以濕式蝕刻、乾式蝕刻或是電感式電漿蝕刻系統(Inductively coupled plasma etcher；ICP)進行圖案化製程以得到一圖案化二氧化矽層。
第二步驟，形成一半導體層於圖案化二氧化矽層上。為提高半導體層的磊晶品質，先形成一III族氮化物緩衝層於圖案化之二氧化矽層上。由於二氧化矽層屬於多晶系，使得單晶系的III族氮化物層無法直接磊晶於多晶系表面上，因而產生一種側向磊晶(Epitaxially Lateral Overgrowth；ELOG)的現象。在磊晶過程中，III族氮化物層與二氧化矽層會產生不連續的空隙。從孔洞中開始成長的III族氮化物材料在到達二氧化矽層表面後，會以側向成長的方式直到銜接 另一端的III族氮化物材料而形成一平面緩衝層。接著在前述III族氮化物緩衝層上形成一半導體層。可利用有機金屬氣相沉積法(Metal Organic Chemical Vapor Deposition；MOCVD)或是分子束磊晶法(Molecular Beam Epitaxy；MBE)等技術將半導體發光結構沉積於前述緩衝層上。前述半導體層包含一n型導通層、一發光層、一電子阻擋層以及一p型導通層。
第三步驟，形成一金屬鏡面於半導體層上。利用蒸鍍(Evaporation)或是濺鍍(Sputtering)的方法形成一金屬薄層於前述半導體層上，用以反射半導體層發射出的光，增加發光面的光增益。
第四步驟，形成一導電材料層於金屬鏡面上。利用蒸鍍(Evaporation)或是濺鍍(Sputtering)的方法形成一導電材料層於金屬鏡面上，或是提供一導電材料層黏合於前述金屬鏡面上。前述導電材料層可加速半導體層的散熱以及提高導電性。
第五步驟，蝕刻圖案化二氧化矽層。本發明以化學濕式蝕刻的方法去除二氧化矽層。選擇可與氧化物反應的化學溶液並調配至適當比例，將二氧化矽層浸泡在化學溶液中，利用化學溶液與二氧化矽材料產生化學反應除去二氧化矽層。在完成二氧化矽層的移除後會留下柱狀III族氮化物與暫時基板連接。
第六步驟，蝕刻半導體層與暫時基板之界面，以去除暫時基板。第二次化學濕式蝕刻則選擇可與III族氮化物反應之化學溶液。當化學溶液滲入III族氮化物與暫時基板之界面，即可將暫時基板與半導體層分開。此時經化學溶液侵蝕之處會產生不規則表面，可增加半導體層之發光效益。
上述之本發明方法流程圖其實施內容，將搭配圖示與各步驟的結構示意圖，詳細介紹本發明的結構與各步驟的形成方式。
請參考第8A圖所示，提供一暫時基板802，在前述暫時基板802上形成一圖案化二氧化矽層804。前述暫時基板802可為藍寶石(Al2O3)、碳化矽(SiC)、矽、氧化鋅(ZnO)、氧化鎂(MgO)或是砷化鎵(GaAs)。再利用化學氣相沉積法(Chemical Vapor Deposition；CVD)或是低溫濺鍍(Sputtering)的方法將二氧化矽材料沉積在一暫時基板802上形成一薄層804。以低溫的方式鍍膜可減少對元件之傷害，而且對二氧化矽層804的品質也較穩定。接下來在前述二氧化矽層804之表面上方形成光阻膜，再以光微影法(Photolithography)將光阻膜圖案化使得預計蝕刻部份顯露。最後以濕式蝕刻、乾式蝕刻或是電感式電漿蝕刻系統(Inductively coupled plasma etcher；ICP)進行圖案化製程以得到一圖案化二氧化矽層。前述圖案化二氧化矽層804可為連續或部分連續之圖案。請參考第9A~9D圖，即為二氧化矽層之各式圖案示意圖。如第9A圖為圓柱型凹槽圖案， 第9B圖為六角柱型凹槽圖案，第9C圖為四角柱型凹槽圖案，第9D圖為長條狀凹槽圖案。除了前述之圖案外，亦不限制其他各式圖案。前述第9A~9C圖屬於連續的圖案，而前述第9D圖為部分連續的圖案。另外，回到第8A圖所示，前述二氧化矽層804較佳的厚度(Thickness；T)806介於0.05~2.0 μm，較佳的凹槽寬度(Width；W)808介於0.1~10.0 μm。
接著請參考第8B圖所示，為提高半導體層的磊晶品質，先形成一III族氮化物緩衝層812於圖案化二氧化矽層804上。二氧化矽層屬於多晶系，由於晶格不配數太高，使得單晶系的III族氮化物層無法直接磊晶於多晶系表面上，藉而產生一種側向磊晶(Epitaxially Lateral Overgrowth；ELOG)的現象。因此，從磊晶過程中，III族氮化物緩衝層812與圖案化二氧化矽層804會產生不連續的空隙814。本發明利用前述之特性，利用化學氣相沉積法(Chemical Vapor Deposition；CVD)的方法從凹槽810中開始成長III族氮化物材料，當到達二氧化矽層804表面後，前述III族氮化物材料會以側向成長的方式直到銜接至另一端的III族氮化物而形成一緩衝層平面，並且與二氧化矽層804產生一的空隙814。前述空隙814使得二氧化矽層與III族氮化物緩衝層812造成不連續，可增加後續濕式蝕刻之反應面積，更快去除二氧化矽層804。前述III族氮化物緩衝層812可為AlxInyGa1-x-yN，其中0≦x≦1及0≦y≦1。
再者，請參考第8C圖所示，形成一半導體層816於前述III族 氮化物緩衝層812上。前述半導體層816包含一n型導通層818、一發光層820、一電子阻擋層822以及一p型導通層824。可利用有機金屬氣相沉積法(Metal Organic Chemical Vapor Deposition；MOCVD)或是分子束磊晶(Molecular Beam Epitaxy；MBE)等技術，將上述半導體層816沉積於前述III族氮化物緩衝層812上。首先摻雜四族的原子以形成n型導通層818在III族氮化物緩衝810上。在本實施例中是矽原子(Si)，而矽的先驅物在有機金屬化學氣相沉積機台中可以是矽甲烷(SiH4)或是矽乙烷(Si2H6)。n型導通層818的形成方式依序由高濃度參雜矽原子(Si)的氮化鎵層(GaN)或是氮化鋁鎵層(AlGaN)至低濃度參雜矽原子(Si)的氮化鎵層或是氮化鋁鎵層(AlGaN)。高濃度參雜矽原子(Si)的氮化鎵層(GaN)或是氮化鋁鎵層(AlGaN)可以提供n型電極之間較佳的導電效果。
接著是形成一發光層820在n型導通層818上。其中發光層820可以是單異質結構、雙異質結構、單量子井層或是多重量子井層結構。目前多採用多重量子井層結構，也就是多重量子井層/阻障層的結構。量子井層可以使用氮化銦鎵(InGaN)，而阻障層可以使用氮化鋁鎵(AlGaN)等的三元結構。另外，也可以採用四元結構，也就是使用氮化鋁鎵銦(AlxInyGa1-x-yN)同時作為量子井層以及阻障層。其中調整鋁與銦的比例使得氮化鋁鎵銦晶格的能階可以分別成為高能階的阻障層與低能階的量子井層。發光層820可以摻雜n型 或是p型的摻雜子(dopant)，可以是同時摻雜n型與p型的摻雜子，也可以完全不摻雜。並且，可以是量子井層摻雜而阻障層不摻雜、量子井層不摻雜而阻障層摻雜、量子井層與阻障層都摻雜或是量子井層與阻障層都不摻雜。再者，亦可以在量子井層的部份區域進行高濃度的摻雜(delta doping)。
之後，在發光層820上形成一p型導通的電子阻擋層822。p型導通的電子阻擋層822包括第一種III-V族半導體層，以及第二種III-V族半導體層。這兩種III-V族半導體層之能隙不同，且係具有週期性地重複沉積在上述發光層820上，前週期性地重複沉積動作可形成能障較高的電子阻擋層(能障高於主動發光層的能障)，用以阻擋過多電子(e-)溢流發光層820。前述第一種III-V族半導體層可為氮化鋁銦鎵(AlxInyGa1-x-yN)層，前述第二種III-V族半導體層可為氮化鋁銦鎵(AluInvGa1-u-vN)層。其中，0<x≦1，0≦y<1，x+y≦1，0≦u<1，0≦v≦1以及u+v≦1。當x=u時，y≠v。另外，前述III-V族半導體層亦可為氮化鎵(GaN)、氮化鋁(AlN)、氮化銦(InN)、氮化鋁鎵(AlGaN)、氮化銦鎵(InGaN)、氮化鋁銦(AlInN)。
最後，摻雜二族的原子以形成p型導通層824於電子阻擋層822上。在本實施例中是鎂原子。而鎂的先驅物在有機金屬化學氣相沉積機台中可以是CP2Mg。p型導通層824的形成方式依序由低濃度參雜鎂原子(Mg)的氮化鎵層(GaN)或是 氮化鋁鎵層(AlGaN)至高濃度參雜鎂原子(Mg)的氮化鎵層或是氮化鋁鎵層(AlGaN)。高濃度參雜鎂原子(Mg)的氮化鎵層(GaN)或是氮化鋁鎵層可以提供p型電極之間較佳的導電效果。
第8D圖所示，形成一金屬鏡面826於前述半導體層816上。金屬鏡面826主要折射半導體層816所發出來的光至發光面，以增加發光面的光效益。可利用蒸鍍(Evaporation)或是濺鍍(Sputtering)的方法形成一金屬薄層於前述半導體層816上。前述金屬鏡面826材料可為銀(Ag)或是鋁銀合金(Al/Ag alloy)。
第8E圖所示，形成一導電材料層828於前述金屬鏡面826上。利用利用蒸鍍(Evaporation)或是濺鍍(Sputtering)的方法形成一導電材料層828於金屬鏡面826上，或是提供一導電材料層828黏合於前述金屬鏡面826上。前述導電材料層828可加速半導體層的散熱以及提高導電性。前述導電材料層828可為類鑽石、銅(Cu)、銅鎢合金(Cu/W alloy)或是鎳(Ni)。
接下來以二次濕式蝕刻的方式移除前述暫時基板802。第一次濕式蝕刻，請參考第8F圖所示，藉由化學溶液的選取與調配，將二氧化矽層804浸入前述化學溶液中。以超音波震盪加上UV照射提高溶液溫度的方式加速前述化學溶液與前述二氧化矽層之間的化學反應。前述化學溶液的溫度大約高至150℃左右。前述的化學溶液可選擇緩衝氧化蝕刻液(Buffer Oxide Etcher；BOE)，其主要蝕刻二氧化矽(Silicon Dioxide；SiO2)或是氮化矽(Silicon Nitride；Si3N4)。前述緩衝氧化蝕刻液為氟化胺(NH4F)溶液及氫氟酸(HF)之混合液，其配製方法可為配製約40%重量百分比的氟化胺(NH4F)溶液，再與濃度約49%的氫氟酸(HF)溶液配製成約10%體晶百分比的緩衝氧化蝕刻液。更仔細的說明，取出透明顆粒狀之氟化胺(NH4F)固體約90公克倒入約135 ml的去離子水中攪拌溶化。以量瓶取出約180 ml的氟化胺(NH4F)溶液倒至一容器中，另外再取約49%的氫氟酸(HF)溶液約20 ml倒入前述容器中一起混合至均勻即完成緩衝氧化蝕刻液的配製。當化學溶液侵蝕至二氧化矽層的內部時，由於III族氮化物緩衝層812與二氧化矽層804之間有一空隙814，前述空隙814會增加化學溶液與前述二氧化矽層的接觸面積，加速二氧化矽層被化學溶液侵蝕的速率。最後二氧化矽層被侵蝕完成後剩下複數個III族氮化物柱狀物830與暫時基板802連接。
接著為第二次濕式蝕刻。請參考第8G圖所示，將化學溶液藉由原來二氧化矽層的空間832滲入結構中，以侵蝕複數個III族氮化物柱狀物830與暫時基板802之界面分離前述暫時基板802。化學溶液可為氫氧化鉀(Potassium Hydroxide；KOH)、硫酸(Sulfuric Acid；H2SO4)或是磷酸(Phosphoric Acid；H3PO4)。在第二次濕式蝕刻的過程中還是以超音波震盪加上UV照射提高溶液溫度的方式增加前述化學溶液與前述 III族氮化物柱狀物830之間的化學反應速率。最後，請參考8I圖及第8H圖所示，當前述暫時基板802與複數個III族氮化物柱狀物830分離時，III族氮化物緩衝層812的表面會形成不規則狀，此不規則表面可增加半導體層的發光效益。
綜上述之說明，本發明用化學濕式蝕刻的方式去除暫時基板可以避免半導體層因雷射剝離方法(Laser Lift Off；LLO)而破壞結構。另外，化學濕式蝕刻的方式可以讓製程步驟更簡單，技術成本降低。在垂直半導體元件上，由於製程形成的不規則表面更增加元件之發光效益。另外，在製程中使用濕式蝕刻亦可增加批次放大，降低製程的成本。
顯然地，依照上面實施例中的描述，本發明可能有許多的修正與差異。因此需要在其附加的權利要求項之範圍內加以理解，除了上述詳細的描述外，本發明還可以廣泛地在其他的實施例中施行。上述僅為本發明之較佳實施例而已，並非用以限定本發明之申請專利範圍；凡其它未脫離本發明所揭示之精神下所完成的等效改變或修飾，均應包含在下述申請專利範圍內。

Claims (35)

  1. 一種分離基板與半導體層之方法，包含下列步驟：提供一暫時基板；形成一圖案化二氧化矽層位於該暫時基板上；成長一半導體層位於該圖案化二氧化矽層上；形成一金屬鏡面於該半導體層上；第一次蝕刻該圖案化二氧化矽層；以及第二次蝕刻該暫時基板與該半導體層之界面以移除該暫時基板。
  2. 依據申請專利範圍第1項所述之一種分離基板與半導體層之方法，其中該第一次蝕刻為濕式蝕刻。
  3. 依據申請專利範圍第2項所述之一種分離基板與半導體層之方法，其中該第一次蝕刻是以BOE化學蝕刻液蝕刻該圖案化二氧化矽層。
  4. 依據申請專利範圍第1項所述之一種分離基板與半導體層之方法，其中該第二次蝕刻為濕式蝕刻。
  5. 依據申請專利範圍第4項所述之一種分離基板與半導體層之方法，其中該第二次蝕刻是以KOH、H2SO4或是H3PO4化學蝕刻液蝕刻該暫時基板與該半導體層之界面。
  6. 依據申請專利範圍第1項所述之一種分離基板與半導體層之方法，其中更包含形成一導電材料層於該金屬鏡面上。
  7. 依據申請專利範圍第1項所述之一種分離基板與半導體層之 方法，其中該半導體層包含一n型導通層、一發光層以及一p型導通層。
  8. 依據申請專利範圍第7項所述之一種分離基板與半導體層之方法，其中該半導體層更包含一電子阻擋層介於該發光層與該p型導通層之間。
  9. 依據申請專利範圍第7項所述之一種分離基板與半導體層之方法，其中該發光層為單異質結構、雙異質結構、單量子井層或是多重量子井層結構。
  10. 依據申請專利範圍第1項所述之一種分離基板與半導體層之方法，其中該半導體層為AlxInyGa1-x-yN，其中0≦x≦1及0≦y≦1。
  11. 依據申請專利範圍第1項所述之一種分離基板與半導體層之方法，其中該金屬鏡面材料為銀(Ag)或是鋁銀合金(Al/AgallOy)。
  12. 依據申請專利範圍第6項所述之一種分離基板與半導體層之方法，其中該導電材料層為類鑽石、銅(Cu)、銅鎢合金(Cu/W alloy)或是鎳(Ni)。
  13. 依據申請專利範圍第1項所述之一種分離基板與半導體層之方法，其中該暫時基板為藍寶石(Al2O3)、碳化矽(SiC)、矽、氧化鋅(ZnO)、氧化鎂(MgO)或是砷化鎵(GaAs)。
  14. 依據申請專利範圍第1項所述之一種分離基板與半導體層之方法，其中該圖案化二氧化矽層為連續或是部份連續之圖案。
  15. 依據申請專利範圍第14項所述之一種分離基板與半導體層之 方法，其中該圖案化二氧化矽層為圓柱狀凹槽、多角柱狀凹槽或是長條狀凹槽。
  16. 依據申請專利範圍第15項所述之一種分離基板與半導體層之方法，其中該圖案化二氧化矽層厚度介於0.05~2.0 μm。
  17. 依據申請專利範圍第16項所述之一種分離基板與半導體層之方法，其中該圖案化二氧化矽層之凹槽寬度介於0.1~10.0 μm。
  18. 一種分離基板與半導體層之方法，包含下列步驟：提供一暫時基板；形成一包含孔洞之圖案化二氧化矽層位於該暫時基板上；形成一孔洞填補層位於該包含孔洞之圖案化二氧化矽層上；形成一半導體層位於該孔洞填補層上；形成一金屬鏡面於該半導體層上；第一次蝕刻該包含孔洞之圖案化二氧化矽層；以及第二次蝕刻該孔洞填補層以移除該暫時基板。
  19. 依據申請專利範圍第18項所述之一種分離基板與半導體層之方法，其中該第一次蝕刻為濕式蝕刻。
  20. 依據申請專利範圍第19項所述之一種分離基板與半導體層之方法，其中該第一次蝕刻是以BOE化學蝕刻液蝕刻該包含孔洞之圖案化二氧化矽層。
  21. 依據申請專利範圍第18項所述之一種分離基板與半導體層之方法，其中該第二次蝕刻為濕式蝕刻。
  22. 依據申請專利範圍第21項所述之一種分離基板與半導體層之方法，其中該第二次蝕刻是以KOH、H2SO4或是H3PO4化學蝕 刻液蝕刻該孔洞填補層。
  23. 依據申請專利範圍第18項所述之一種分離基板與半導體層之方法，其中該孔洞填補層為III-V族氮化合物。
  24. 依據申請專利範圍第18項所述之一種分離基板與半導體層之方法，其中更包含形成一導電材料層於該金屬鏡面上。
  25. 依據申請專利範圍第18項所述之一種分離基板與半導體層之方法，其中該半導體層包含一n型導通層、一發光層以及一p型導通層。
  26. 依據申請專利範圍第24項所述之一種分離基板與半導體層之方法，其中該半導體層更包含一電子阻擋層介於該發光層與該p型導通層之間。
  27. 依據申請專利範圍第25項所述之一種分離基板與半導體層之方法，其中該發光層為單異質結構、雙異質結構、單量子井層或是多重量子井層結構。
  28. 依據申請專利範圍第18項所述之一種分離基板與半導體層之方法，其中該半導體層為AlxInyGa1-x-yN，其中0≦x≦1及0≦y≦1。
  29. 依據申請專利範圍第18項所述之一種分離基板與半導體層之方法，其中該金屬鏡面材料為銀(Ag)或是鋁銀合金(Al/Ag alloy)。
  30. 依據申請專利範圍第24項所述之一種分離基板與半導體層之方法，其中該導電材料層為類鑽石、銅(Cu)、銅鎢合金(Cu/W alloy)或是鎳(Ni)。
  31. 依據申請專利範圍第18項所述之一種分離基板與半導體層之 方法，其中該暫時基板為藍寶石(Al2O3)、碳化矽(SiC)、矽、氧化鋅(ZnO)、氧化鎂(MgO)或是砷化鎵(GaAs)。
  32. 依據申請專利範圍第18項所述之一種分離基板與半導體層之方法，其中該圖案化二氧化矽層為連續或是部份連續之圖案。
  33. 依據申請專利範圍第32項所述之一種分離基板與半導體層之方法，其中該圖案化二氧化矽層為圓柱狀凹槽、多角柱狀凹槽或是長條狀凹槽。
  34. 依據申請專利範圍第33項所述之一種分離基板與半導體層之方法，其中該圖案化二氧化矽層厚度介於0.05~2.0 μm。
  35. 依據申請專利範圍第34項所述之一種分離基板與半導體層之方法，其中該圖案化二氧化矽層之凹槽寬度介於0.1~10.0 μm。
TW098111612A 2009-04-08 2009-04-08 分離基板與半導體層的方法 TWI405257B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098111612A TWI405257B (zh) 2009-04-08 2009-04-08 分離基板與半導體層的方法
US12/756,191 US20100261300A1 (en) 2009-04-08 2010-04-08 Method for separating substrate from semiconductor layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098111612A TWI405257B (zh) 2009-04-08 2009-04-08 分離基板與半導體層的方法

Publications (2)

Publication Number Publication Date
TW201037763A TW201037763A (en) 2010-10-16
TWI405257B true TWI405257B (zh) 2013-08-11

Family

ID=42934719

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098111612A TWI405257B (zh) 2009-04-08 2009-04-08 分離基板與半導體層的方法

Country Status (2)

Country Link
US (1) US20100261300A1 (zh)
TW (1) TWI405257B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10242863B2 (en) 2016-10-03 2019-03-26 WET Technology Co., Ltd. Substrate processing apparatus

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100999684B1 (ko) * 2009-10-21 2010-12-08 엘지이노텍 주식회사 발광 소자 및 그 제조방법
US9275888B2 (en) * 2010-07-15 2016-03-01 Soitec Temporary substrate, transfer method and production method
KR101105868B1 (ko) 2010-11-08 2012-01-16 한국광기술원 화학적 리프트 오프 방법을 이용한 ⅰⅰⅰ족 질화물 기판의 제조방법
US8154034B1 (en) * 2010-11-23 2012-04-10 Invenlux Limited Method for fabricating vertical light emitting devices and substrate assembly for the same
TWI408732B (zh) * 2010-12-23 2013-09-11 Nat Univ Chung Hsing The epitaxial structure with easy removal of the sacrificial layer and its manufacturing method
TWI407594B (zh) * 2010-12-30 2013-09-01 Advanced Optoelectronic Tech 發光二極體晶粒的製作方法
KR101246832B1 (ko) * 2011-02-18 2013-04-01 한국광기술원 무극성 또는 반극성 ｉｉｉ족 질화물 기반 발광 다이오드 및 이의 제조방법
KR101233328B1 (ko) * 2011-04-13 2013-02-14 한국광기술원 무극성 또는 반극성 ⅲ족 질화물 기반 수직형 발광 다이오드 및 그 제조방법
CN102222734B (zh) * 2011-07-07 2012-11-14 厦门市三安光电科技有限公司 一种倒置太阳能电池制作方法
DE102012217644A1 (de) 2012-09-27 2014-03-27 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
US9666754B2 (en) * 2015-05-27 2017-05-30 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor substrate and substrate for semiconductor growth
DE102019108701A1 (de) * 2019-04-03 2020-10-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Mehrzahl von Bauteilen, Bauteil und Bauteilverbund aus Bauteilen

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200919576A (en) * 2007-10-16 2009-05-01 Epistar Corp A method of separating two material systems

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19640594B4 (de) * 1996-10-01 2016-08-04 Osram Gmbh Bauelement
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
US6627974B2 (en) * 2000-06-19 2003-09-30 Nichia Corporation Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
US6589857B2 (en) * 2001-03-23 2003-07-08 Matsushita Electric Industrial Co., Ltd. Manufacturing method of semiconductor film
US6746889B1 (en) * 2001-03-27 2004-06-08 Emcore Corporation Optoelectronic device with improved light extraction
US6617261B2 (en) * 2001-12-18 2003-09-09 Xerox Corporation Structure and method for fabricating GaN substrates from trench patterned GaN layers on sapphire substrates
JPWO2006109418A1 (ja) * 2005-04-11 2008-10-09 三菱電機株式会社 半導体発光素子
KR100638880B1 (ko) * 2005-08-18 2006-10-27 삼성전기주식회사 반도체 적층 구조물과, 질화물 반도체 결정 기판 및 질화물반도체 소자의 제조 방법
KR101382783B1 (ko) * 2007-11-30 2014-04-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US8236583B2 (en) * 2008-09-10 2012-08-07 Tsmc Solid State Lighting Ltd. Method of separating light-emitting diode from a growth substrate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200919576A (en) * 2007-10-16 2009-05-01 Epistar Corp A method of separating two material systems

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10242863B2 (en) 2016-10-03 2019-03-26 WET Technology Co., Ltd. Substrate processing apparatus

Also Published As

Publication number Publication date
TW201037763A (en) 2010-10-16
US20100261300A1 (en) 2010-10-14

Similar Documents

Publication Publication Date Title
TWI405257B (zh) 分離基板與半導體層的方法
US9082934B2 (en) Semiconductor optoelectronic structure with increased light extraction efficiency
TWI647335B (zh) 利用化學腐蝕的方法剝離生長襯底的方法
US9041005B2 (en) Solid state lighting devices with cellular arrays and associated methods of manufacturing
CN101866880B (zh) 分离基板与半导体层的方法
CN101964382B (zh) 提高光萃取效率的半导体光电结构及其制造方法
TWI434433B (zh) 形成發光二極體裝置的方法
TWI447783B (zh) 三族氮化合物半導體發光元件之製造方法及其結構
US9905727B2 (en) Fabrication of thin-film devices using selective area epitaxy
JP2019004164A (ja) シリコン基板上に成長される発光デバイス
US8093082B2 (en) Method of fabricating photoelectric device of group III nitride semiconductor and structure thereof
KR20090018451A (ko) 수직구조 갈륨계 ｌｅｄ 소자의 제조방법
US8679883B2 (en) Method of separating nitride films from growth substrates by selective photo-enhanced wet oxidation and associated semiconductor structure
KR100815226B1 (ko) 질화갈륨계 발광 다이오드 소자의 제조방법
KR100762003B1 (ko) 수직구조 질화물계 발광다이오드 소자의 제조방법
CN102280533A (zh) 氮化镓衬底材料制造方法
JP2015532012A (ja) 成形された基板を含む発光デバイス
US20230402565A1 (en) Method of manufacturing micro devices
CN109962134B (zh) 一种氮化物半导体发光二极管
KR100814463B1 (ko) 표면 요철 형성방법 및 그를 이용한 질화물계 반도체발광소자의 제조방법
KR20080081620A (ko) 수직형 발광 다이오드의 제조방법
KR101012638B1 (ko) 수직형 질화물계 발광소자의 제조방법
KR100631419B1 (ko) 질화갈륨계 발광 다이오드 소자의 제조방법
KR20100057372A (ko) 수직형 질화물계 발광소자의 제조방법
KR20130024482A (ko) 수직형 발광 다이오드용 기판

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees