CN101964382B - 提高光萃取效率的半导体光电结构及其制造方法 - Google Patents

Abstract

本发明为一种提高光萃取效率的半导体光电结构及其制造方法，该半导体光电结构包含：一基板，一缓冲层位于前述基板上，其中前述缓冲层具有一连续性的孔洞图案于前述缓冲层与前述基板之间，一半导体层位于前述缓冲层上，其中前述半导体层包含：一n型导通层位于前述缓冲层上，一发光层位于前述n型导通层上，一p型导通层位于前述发光层上，一透明导电层位于前述半导体层上，一p型电极位于前述透明导电层上，以及一n型电极位于前述n型导通层上。发光层下方形成连续性的孔洞，用以反射发光层发射的光，提高出光面的光强度以及亮度。另外，本发明可减少外延的缺陷密度，提高外延品质。

Description

提高光萃取效率的半导体光电结构及其制造方法

技术领域

本发明涉及一种III族氮化物半导体发光元件的结构及其制造方法，特别涉及一种提高光萃取率的结构及其制造方法。

背景技术

传统的发光二极管结构受限于全反射及横向波导效应，无法将发光层所产生的光全部取出，有一部分会被活性层、缓冲层、材料缺陷以及金属电极等内部元件吸收，使得发光二极管整体的取光率偏低。

以蓝白光的氮化镓(GaN)三族氮化物发光二极管为例，氮化镓(GaN)的折射率为2.5，空气折射率为1，假定光的射出是在均匀的光学表面，可以计算出来全反射的临界角为23.5度。当光从氮化镓(GaN)发光二极管发光层射出，只要入射角度大于23.5度，就会全部反射回发光层，并且继续在发光层反射直到光被吸收为止。

一种可以减少发光层内部光反射比例的方法是产生一些散射中心在不规则或粗糙结构的发光表面上，然而在发光层最上方的p型GaN层的厚度很薄，因此在操作过程中并不容易控制干蚀刻的深度和等离子体的损害。其他方法则有在发光二极管的表面或是切割平台侧壁粗糙化，以提高光萃取效率。

图1A至图1B为美国第US 6,441,403号专利的发光二极管表面粗糙化结构。请参考图1A，其方法以形成一外延层117于蓝宝石基板101上，在成长p-GaN层109过程中利用降低温度、调整成长速率及III/V族比例而得到一粗糙化表面。接下来蚀刻形成切割平台以暴露出n-GaN层105，在p-GaN层109及n-GaN层105上单个形成n型电极113与p型电极115，最后切割成芯片。再者，请参考图1B，外延层117的形成过程中，p-GaN层109与n-GaN层105也可相反，在n-GaN层105上更区分出一含有粗糙化表面的n-GaN层111。本方法为单面表面粗糙化，虽然可达到提升光萃取率，但是仍然无法避免部分光线进入蓝宝石基板而局限在晶体内部。而且，电极直接形成于粗糙化表面上容易造成元件驱动电压升高的问题。

图2A及图2B为美国第7,053,420号专利的发光二极管结构。请参考图2A，先在蓝宝石基板201上形成凹面和凸面203a，形成一含有不同折射系数的缓冲层205于前述凹面和凸面203a上，在前述缓冲层205上形成一半导体层213，包含一n型导通层207、一发光层209及一p型导通层211。另外，图2B与图2A的差异在于蓝宝石基板上形成凹凸面的三角波形203b。本方法在蓝宝石基板上加工形成图案化表面，由于蓝宝石基板具有硬度高、热稳定性佳及化学性质高等特性，因此工艺困难较高。此外，由于氮化物半导体的折射系数为2.3与蓝宝石基板的折射系数1.8相差0.5，仍有部分光线会进入蓝宝石基板而无法有效的被利用。

图3A至图3C以及图3A’至图3C’说明学术期刊“Improved luminanceintensity of InGaN-GaN light-emitting diode by roughening both the p-GaNsurface and the undoped-GaN surface”，APPLIED PHYSICS LETTERS 89，041116(2006)的一种双面表面粗糙化的发光二极管工艺的结构图。前述期刊结合表面粗糙化(surface-roughening)、芯片接合工艺(wafer-bonding)以及激光分离(laser lift-off)三种技术，提出一种双面表面粗糙化的发光二极管工艺。请参考图3C，其方法为在蓝宝石基板301上形成一外延层311，并且利用感应耦合等离子体仪(Inductively Coupled Plasma；ICP)进行干式蚀刻，在p-GaN层307形成一粗糙表面。接着沉积一透明导电层309于前述p-GaN层307粗糙表面上，以及形成一p型电极313于前述透明导电层309上，一n型电极315于未掺杂-GaN层305上。之后，以激光将蓝宝石基板301及外延层311分离，于未掺杂-GaN层305进行湿式蚀刻后涂布一层胶层303，将外延层311与蓝宝石基板301再一次黏合，达到双面粗糙化。图3A即为一般发光二极管，并未在任何的出光表面进行加工。图3B即为单面表面粗造化发光二极管，在正向发光表面(p-GaN)进行表面粗造化加工。图3C即为双面表面粗造化发光二极管，在正向出光表面(p-GaN)以及相对于正向出光表面的未掺杂的GaN层表面进行表面粗造化加工。

利用前述三个不同结构的发光二极管比较其发光效益。图3A’对应图3A，即为一般发光二极管光子的路径。由于发光面为平面，若光子的射出角度大于23.5°则会被全部反射回发光层，使得发光效益低。图3B’对应图3B，即为单面表面粗造化发光二极管光子的路径。可以看出出光表面的粗糙化使得光子的射出的角度不再被限制于23.5°以下，因此增加出光效率。图3C’对应图3C，即为双面表面粗造化发光二极管光子的路径。利用双面表面粗造化其未掺杂的GaN表面粗糙化可反射光子，再提高正向出光表面表面粗糙化的出光效率，比图3B更增加出光效率。虽然上述方法可达到提高光萃取效率，但是对于芯片实施二次芯片接合的工艺有其工艺稳定性及良率问题。

发明内容

鉴于上述的发明背景，为了符合产业利益的需求，本发明提供一种提高光萃取效率的半导体光电元件结构。其结构包含：一基板，一缓冲层位于前述基板上，其中前述缓冲层具有一连续性的孔洞图案于前述缓冲层与前述基板之间，一半导体层位于前述缓冲层上，其中前述半导体层包含：一n型导通层位于前述缓冲层上，一发光层位于前述n型导通层上，一p型导通层位于前述发光层上，一透明导电层位于前述半导体层上，一p型电极位于前述透明导电层上，以及一n型电极位于前述n型导通层上。

本发明进一步提出一种提高光萃取效率的半导体光电元件结构，其结构包含：一基板，一缓冲层位于前述基板上，其中前述缓冲层中间具有一连续性的孔洞图案，一半导体层位于前述缓冲层上，其中前述半导体层包含：一n型导通层位于前述缓冲层上，一发光层位于前述n型导通层上，一p型导通层位于前述发光层上，一透明导电层位于前述半导体层上，一p型电极位于前述透明导电层上，以及一n型电极位于前述n型导通层上。

另外，本发明提供一种提高光萃取效率的半导体光电元件的制造方法，其方法包含下列步骤：提供一基板，形成一图案化二氧化硅层位于前述基板上，形成一填补层位于前述图案化二氧化硅层上，形成一半导体层位于前述填补层上，移除该图案化二氧化硅层后形成连续性的孔洞位于前述基板与前述填补层之间，蚀刻前述半导体层形成一切割平台，形成一透明导电层于前述半导体层上。

本发明更进一步提供一种提高光萃取效率的半导体光电元件的制造方法，其方法包含下列步骤：提供一基板，形成一缓冲层位于前述基板上，形成一图案化二氧化硅层位于前述缓冲层上，形成一填补层位于前述图案化二氧化硅层上，形成一半导体层位于前述填补层上，移除前述图案化二氧化硅层后形成连续性的孔洞位于前述基板与前述填补层之间，蚀刻前述半导体层形成一切割平台，以及形成一透明导电层于前述半导体层上。

本发明的半导体层更包含一电子阻挡层位于该发光层与上述p型导通层之间。

本发明更包含一绝缘层覆盖于上述p型导通层及上述n型导通层上并且暴露出p型电极以及n型电极。

本发明的绝缘层可为二氧化硅(SiO2)、环氧树脂(Epoxy)、氮化硅(Si3N4)、二氧化钛(TiO2)或是氮化铝(AlN)。

本发明的连续性的孔洞表面可为一平面或是一粗糙化表面。

本发明的p型导通层表面可为一平面或是一粗糙化表面。

本发明的透明导电层为镍金合金(Ni/Au)、氧化铟锡(Indium Tin Oxide；ITO)、氧化铟锌(Indium Zinc Oxide；IZO)、氧化铟钨(Indium Tungsten Oxide；IWO)或是氧化铟镓(Indium Gallium Oxide；IGO)。

本发明的基板可为蓝宝石(Al₂O₃)基板、碳化硅(SiC)基板、铝酸锂基板(AlLiO₂)、镓酸锂基板(LiGaO₂)、硅(Si)基板、氮化镓(GaN)基板，氧化锌(ZnO)基板、氧化铝锌基板(AlZnO)、砷化镓(GaAs)基板、磷化镓(GaP)基板、锑化镓基板(GaSb)、磷化铟(InP)基板、砷化铟(InAs)基板或硒化锌(ZnSe)基板。

本发明的缓冲层可为氮化镓(GaN)、氮化铝镓(AlGaN)、氮化铝(AlN)、或是InGaN/InGaN超晶格结构。

本发明的发光层为单异质结构、双异质结构、单量子阱层或是多重量子阱层结构。

本发明的半导体层为Al_xIn_yGa_1-x-yN，其中0≤x≤1及0≤y≤1。

本发明的图案为连续或是部分连续。

本发明的图案为圆柱状孔洞、多角柱状孔洞或是长条状孔洞。

本发明的连续性的孔洞的高度介于0.05～2.0μm。

本发明的连续性的孔洞的宽度介于0.1～10.0μm。

本发明的发光层与该连续性的孔洞的距离介于3.0～4.0μm。

本发明的发光层与该p型导通层表面距离介于0.15～0.3μm。

本发明更包含以KOH、H₂SO₄或是H₃PO₄化学蚀刻液蚀刻上述连续性的孔洞表面形成粗糙表面。

本发明移除上述图案化二氧化硅层的方法是使用BOE化学蚀刻液。

因此，本发明除了可改善现有技术中存在的上述缺点以外，也可提升发光二极管结构的光萃取效率。另外，本发明可减少外延的缺陷密度，提高外延品质。

附图说明

图1A至图1B为美国第US 6,441,403号专利的发光二极管表面粗糙化结构；

图2A及图2B为美国第7,053,420号专利的发光二极管结构；

图3A至图3C以及图3A’至图3C’是说明学术期刊“Improved luminanceintensity of InGaN-GaN light-emitting diode by roughening both the p-GaNsurface and the undoped-GaN surface”，APPLIED PHYSICS LETTERS 89，041116(2006)的一种双面表面粗糙化的发光二极管工艺的结构图；

图4为本发明的第一种制造方法的方法流程图；

图5为本发明的第二种制造方法的方法流程图；

图6A至图6F及图6F′、图6G、图6G′为本发明第一种制造方法的结构与各步骤的形成方式；

图7A至图7B及图7A′至图7B′为本发明第一种制造方法的另一结构与各步骤的形成方式；

图8A至图8F及图8F′、图8G、图8G′为本发明第二种制造方法的结构与各步骤的形成方式；

图9A至图9C及图9A′至图9B′为本发明第二种制造方法的另一结构与各步骤的形成方式；以及

图10A～图10D为二氧化硅层的各式图案示意图。

上述附图中的附图标记说明如下：

101蓝宝石基板    103未掺杂GaN层

105n-GaN层       107发光层

109含有不规则表面的p-GaN层    111含有不规则表面的n-GaN层

113n型电极        115p型电极

117外延层         201蓝宝石基板

203a凹面与凸面    203b凹凸面三角波形

205缓冲层         207n型导通层

209发光层         211p型导通层

213半导体层       301蓝宝石基板

303胶层           305未掺杂-GaN层

307p-GaN层        309透明导电层

311外延层         313p型电极

315n型电极        601基板

603二氧化硅层     605孔洞填补层

607n型导通层      609发光层

611电子阻挡层     613p型导通层

615半导体层       617一连续孔洞

619透明导电层     621p型电极

623n型电极        625绝缘层

627凹洞           801基板

631切割平台       805二氧化硅层

803缓冲层         813发光层

807孔洞填补层     817p型导通层

811n型导通层      821连续性的孔洞

815电子阻挡层     825切割平台

819半导体层       829n型电极

823透明导电层     833凹洞

827p型电极        903孔洞宽度

831绝缘层         907发光层与p型导通层表面的距离

901孔洞高度       905发光层与孔洞的距离

具体实施方式

本发明在此所探讨的方向为一种提高光萃取效率的半导体光电元件结构及其制造方法。为了能彻底地了解本发明，将在下列的描述中提出详尽的步骤及其组成。显然地，本发明的施行并未限定于半导体光电工艺的技术人员所公知的特殊细节。另一方面，众所周知的组成或步骤并未描述于细节中，以避免造成本发明不必要的限制。本发明的较佳实施例会详细描述如下，然而除了这些详细描述之外，本发明还可以广泛地施行在其他的实施例中，且本发明的范围不受限定，其以之后的权利要求为准。

本发明的一目的是提高发光二极管结构的光萃取效率，进而增加发光二极管的发光亮度。

本发明的另一目的是减少外延过程的缺陷密度并提高外延品质。

为达到上述目的，本发明提供一种提高光萃取效率的半导体光电元件结构。其结构包含：一基板，一缓冲层位于前述基板上，其中前述缓冲层具有连续性的孔洞图案于前述缓冲层与前述基板之间，一半导体层位于前述缓冲层上，其中前述半导体层包含：一n型导通层位于前述缓冲层上，一发光层位于前述n型导通层上，一p型导通层位于前述发光层上，一透明导电层位于前述半导体层上，一p型电极位于前述透明导电层上，以及一n型电极位于前述n型导通层上。

本发明进一步提出一种提高光萃取效率的半导体光电元件结构，其结构包含：一基板，一缓冲层位于前述基板上，其中前述缓冲层中间具有连续性的孔洞图案，一半导体层位于前述缓冲层上，其中前述半导体层包含：一n型导通层位于前述缓冲层上，一发光层位于前述n型导通层上，一p型导通层位于前述发光层上，一透明导电层位于前述半导体层上，一p型电极位于前述透明导电层上，以及一n型电极位于前述n型导通层上。

另外，本发明提供一种提高光萃取效率的半导体光电元件的制造方法，其方法包含下列步骤：提供一基板，形成一图案化二氧化硅层位于前述基板上，形成一填补层位于前述图案化二氧化硅层上，形成一半导体层位于前述填补层上，移除该图案化二氧化硅层后形成连续性的孔洞位于前述基板与前述填补层之间，蚀刻前述半导体层形成一切割平台，形成一透明导电层于前述半导体层上。

本发明更进一步提供一种提高光萃取效率的半导体光电元件的制造方法，其方法包含下列步骤：提供一基板，形成一缓冲层位于前述基板上，形成一图案化二氧化硅层位于前述缓冲层上，形成一填补层位于前述图案化二氧化硅层上，形成一半导体层位于前述填补层上，移除前述图案化二氧化硅层后形成连续性的孔洞位于前述基板与前述填补层之间，蚀刻前述半导体层形成一切割平台，以及形成一透明导电层于前述半导体层上。

本发明的半导体层更包含一电子阻挡层位于该发光层与上述p型导通层之间。

本发明更包含一绝缘层覆盖于上述p型导通层及上述n型导通层上并且暴露出p型电极以及n型电极。

本发明的绝缘层可为二氧化硅(SiO₂)、环氧树脂(Epoxy)、氮化硅(Si₃N₄)、二氧化钛(TiO₂)或是氮化铝(AlN)。

本发明的连续性的孔洞表面可为一平面或是一粗糙化表面。

本发明的p型导通层表面可为一平面或是一粗糙化表面。

本发明的透明导电层为镍金合金(Ni/Au)、氧化铟锡(Indium Tin Oxide；ITO)、氧化铟锌(Indium Zinc Oxide；IZO)、氧化铟钨(Indium Tungsten Oxide；IWO)或是氧化铟镓(Indium Gallium Oxide；IGO)。

本发明的基板可为蓝宝石(Al₂O₃)基板、碳化硅(SiC)基板、铝酸锂基板(AlLiO₂)、镓酸锂基板(LiGaO₂)、硅(Si)基板、氮化镓(GaN)基板，氧化锌(ZnO)基板、氧化铝锌基板(AlZnO)、砷化镓(GaAs)基板、磷化镓(GaP)基板、锑化镓基板(GaSb)、磷化铟(InP)基板、砷化铟(InAs)基板或硒化锌(ZnSe)基板。

本发明的缓冲层可为氮化镓(GaN)、氮化铝镓(AlGaN)、氮化铝(AlN)、或是InGaN/InGaN超晶格结构。

本发明的发光层为单异质结构、双异质结构、单量子阱层或是多重量子阱层结构。

本发明的半导体层为Al_xIn_yGa_1-x-yN，其中0≤x≤1及0≤y≤1。

本发明的图案为连续或是部分连续。

本发明的图案为圆柱状孔洞、多角柱状孔洞或是长条状孔洞。

本发明的连续性的孔洞的高度介于0.05～2.0μm。

本发明的连续性的孔洞的宽度介于0.1～10.0μm。

本发明的发光层与该连续性的孔洞的距离介于3.0～4.0μm。

本发明的发光层与该p型导通层表面距离介于0.15～0.3μm。

本发明更包含以KOH、H₂SO₄或是H₃PO₄化学蚀刻液蚀刻上述连续性的孔洞表面形成粗糙表面。

本发明移除上述图案化二氧化硅层的方法是使用BOE化学蚀刻液。

请参考图4，为本发明的第一种制造方法的方法流程图。步骤4-1，提供一基板。前述基板可为蓝宝石(Al₂O₃)基板、碳化硅(SiC)基板、铝酸锂基板(AlLiO₂)、镓酸锂基板(LiGaO₂)、硅(Si)基板、氮化镓(GaN)基板，氧化锌(ZnO)基板、氧化铝锌基板(AlZnO)、砷化镓(GaAs)基板、磷化镓(GaP)基板、锑化镓基板(GaSb)、磷化铟(InP)基板、砷化铟(InAs)基板或硒化锌(ZnSe)基板，一般多使用蓝宝石(Al₂O₃)基板。步骤4-2，形成一图案化二氧化硅层于上述基板上。以化学气相沉积法(Chemical Vapor Deposition；CVD)或是低温溅镀(Sputtering)的方法将二氧化硅材料沉积在上述基板上形成一薄层。然后在前述二氧化硅层的表面上方形成光致抗蚀剂膜，再以光刻法(Photolithography)将光致抗蚀剂膜图案化使得预计蚀刻部分显露。最后以湿式蚀刻、干式蚀刻或是电感式等离子体蚀刻系统(Inductively coupledplasma etcher；ICP)进行图案化工艺以得到一图案化二氧化硅层。步骤4-3，形成一填补层位于上述图案化二氧化硅层上。先形成一III族氮化物填补层于图案化的二氧化硅层上。由于二氧化硅层属于多晶系，使得单晶系的III族氮化物层无法直接外延于多晶系表面上，因而产生一种侧向外延(EpitaxiallyLateral Overgrowth；ELOG)的现象。在外延过程中，III族氮化物层与二氧化硅层会产生不连续的空隙。从孔洞中开始成长的III族氮化物材料在到达二氧化硅层表面后，会以侧向成长的方式直到衔接另一端的III族氮化物材料而形成一平面填补层。前述填补层又可作为一缓冲层，以提高半导体层的外延品质。步骤4-4，形成一半导体层位于上述填补层上。可利用有机金属气相沉积法(Metal Organic Chemical Vapor Deposition；MOCVD)或是分子束外延法(Molecular Beam Epitaxy；MBE)等技术将半导体发光结构沉积于前述填补层上。前述半导体层包含一n型导通层、一发光层、一电子阻挡层以及一p型导通层。步骤4-5，移除上述图案化二氧化硅层后形成一连续性的孔洞位于上述基板与上述填补层之间。本发明以化学湿式蚀刻的方法去除二氧化硅层。选择可与氧化物反应的化学溶液并调配至适当比例，将二氧化硅层浸泡在化学溶液中，利用化学溶液与二氧化硅材料产生化学反应除去二氧化硅层。在完成二氧化硅层的移除后会留下柱状III族氮化物与前述基板连接。若进一步用第二种蚀刻液蚀刻III族氮化物表面以增加表面的不规则，更可提升半导体层的发光效率。步骤4-6，蚀刻上述半导体层形成一切割平台。通过光致抗蚀剂自旋涂布机以离心力将光致抗蚀剂剂全面涂布于p型导通层的表面上方以形成光致抗蚀剂膜。再以光刻法(Photolithography)将光致抗蚀剂膜图案化而形成掩模，使得预计蚀刻部分显露。再以湿式蚀刻、干式蚀刻或是电感式等离子体蚀刻系统(Inductively coupled plasma etcher；ICP)形成一切割平台。步骤4-7，形成一透明导电层于上述半导体层上。一般以蒸镀，溅镀等物理气相沉积法形成透明导电层于半导体层上。其材料可为镍/金(Ni/Au)、氧化铟锡(Indium Tin Oxide；ITO)、氧化铟锌(Indium Zinc Oxide；IZO)、氧化铟钨(Indium Tungsten Oxide；IWO)或是氧化铟镓(Indium Gallium Oxide；IGO)。

图5为本发明的第二种制造方法的方法流程图。步骤5-1，提供一基板。前述基板可为蓝宝石(Al₂O₃)基板、碳化硅(SiC)基板、铝酸锂基板(AlLiO₂)、镓酸锂基板(LiGaO₂)、硅(Si)基板、氮化镓(GaN)基板，氧化锌(ZnO)基板、氧化铝锌基板(AlZnO)、砷化镓(GaAs)基板、磷化镓(GaP)基板、锑化镓基板(GaSb)、磷化铟(InP)基板、砷化铟(InAs)基板或硒化锌(ZnSe)基板，一般多使用蓝宝石(Al₂O₃)基板。步骤5-2，形成一缓冲层位于上述基板上。利用有机金属气相沉积法(Metal Organic Chemical Vapor Deposition；MOCVD)或是分子束外延法(Molecular Beam Epitaxy；MBE)等技术形成一缓冲层于上述基板上。步骤5-3，形成一图案化二氧化硅层位于上述缓冲层上。以化学气相沉积法(Chemical Vapor Deposition；CVD)或是低温溅镀(Sputtering)的方法将二氧化硅材料沉积在上述基板上形成一薄层。然后在前述二氧化硅层的表面上方形成光致抗蚀剂膜，再以光刻法(Photolithography)将光致抗蚀剂膜图案化使得预计蚀刻部分显露。最后以湿式蚀刻、干式蚀刻或是电感式等离子体蚀刻系统(Inductively coupled plasma etcher；ICP)进行图案化工艺以得到一图案化二氧化硅层。步骤5-4，形成一填补层位于上述图案化二氧化硅层上。先形成一III族氮化物填补层于图案化的二氧化硅层上。由于二氧化硅层属于多晶系，使得单晶系的III族氮化物层无法直接外延于多晶系表面上，因而产生一种侧向外延(Epitaxially Lateral Overgrowth；ELOG)的现象。从孔洞中开始成长的III族氮化物材料在到达二氧化硅层表面后，会以侧向成长的方式直到衔接另一端的III族氮化物材料而形成一平面填补层。前述填补层又可作为一缓冲层，以提高半导体层的外延品质。步骤5-5，形成一半导体层位于上述填补层上。可利用有机金属气相沉积法(Metal Organic ChemicalVapor Deposition；MOCVD)或是分子束外延法(Molecular Beam Epitaxy；MBE)等技术将半导体发光结构沉积于前述填补层上。前述半导体层包含一n型导通层、一发光层、一电子阻挡层以及一p型导通层。步骤5-6，移除上述图案化二氧化硅层后形成连续性的孔洞位于上述缓冲层与上述填补层之间。本发明以化学湿式蚀刻的方法去除二氧化硅层。选择可与氧化物反应的化学溶液并调配至适当比例，将二氧化硅层浸泡在化学溶液中，利用化学溶液与二氧化硅材料产生化学反应除去二氧化硅层。在完成二氧化硅层的移除后会留下柱状III族氮化物位于前述缓冲层和填补层之间。若进一步用第二种蚀刻液蚀刻III族氮化物表面以增加表面的不规则，更可提升半导体层的发光效率。步骤5-7，蚀刻上述半导体层形成一切割平台。通过光致抗蚀剂自旋涂布机以离心力将光致抗蚀剂剂全面涂布于p型导通层的表面上方以形成光致抗蚀剂膜。再以光刻法(Photolithography)将光致抗蚀剂膜图案化而形成掩模，使得预计蚀刻部分显露。再以湿式蚀刻、干式蚀刻或是电感式等离子体蚀刻系统(Inductively coupled plasma etcher；ICP)形成一切割平台。步骤5-8，形成一透明导电层于上述半导体层上。一般以蒸镀，溅镀等物理气相沉积法形成透明导电层于半导体层上。其材料可为镍/金(Ni/Au)、氧化铟锡(Indium Tin Oxide；ITO)、氧化铟锌(Indium Zinc Oxide；IZO)、氧化铟钨(Indium Tungsten Oxide；IWO)或是氧化铟镓(Indium Gallium Oxide；IGO)。

经由上述步骤4-7和步骤5-8之后，按照一般发光二极管的制造过程，形成一p型电极于前述透明导电层上及一n型电极于n型导通层上。另外，可再形成一绝缘层用以保护半导体元件。

上述的本发明方法流程图其实施内容，将搭配附图与各步骤的结构示意图，详细介绍本发明的结构与各步骤的形成方式。

本发明先提出第一种制造方法。请参考图6A所示，进行基板表面净化处理及形成一图案化二氧化硅层于前述基板上。提供一基板601，前述基板可为蓝宝石(Al₂O₃)基板、碳化硅(SiC)基板、铝酸锂基板(AlLiO₂)、镓酸锂基板(LiGaO₂)、硅(Si)基板、氮化镓(GaN)基板，氧化锌(ZnO)基板、氧化铝锌基板(AlZnO)、砷化镓(GaAs)基板、磷化镓(GaP)基板、锑化镓基板(GaSb)、磷化铟(InP)基板、砷化铟(InAs)基板或硒化锌(ZnSe)基板。将基板表面进行清洗。例如：于充满氢气的环境中以1200℃温度进行热清洗(thermal cleaning)。再利用化学气相沉积法(Chemical Vapor Deposition；CVD)或是低温溅镀(Sputtering)的方法将二氧化硅材料沉积在前述基板601上形成一薄层603。接下来在前述二氧化硅层603的表面上方形成光致抗蚀剂膜，再以光刻法(Photolithography)将光致抗蚀剂膜图案化使得预计蚀刻部分显露。最后以湿式蚀刻、干式蚀刻或是电感式等离子体蚀刻系统(Inductively coupledplasma etcher；ICP)进行图案化工艺以得到一图案化二氧化硅层603。前述图案化二氧化硅层603可为连续或部分连续的图案。请参考图10A～10D，即为二氧化硅层的各式图案示意图。如图10A为圆柱型凹槽图案，图10B为六角柱型凹槽图案，图10C为四角柱型凹槽图案，图10D为长条状凹槽图案。除了前述的图案外，也不限制其他各式图案。前述图10A～图10C属于连续的图案，而前述图10D为部分连续的图案。

接着，请参考图6B所示，形成一III族氮化物孔洞填补层605于图案化二氧化硅层603上。前述孔洞填补层又可视为缓冲层。二氧化硅层属于多晶系，由于晶格不匹配度太高，使得单晶系的III族氮化物层无法直接外延于多晶系表面上，因而产生一种侧向外延(Epitaxially Lateral Overgrowth；ELOG)的现象。本发明利用化学气相沉积法(Chemical Vapor Deposition；CVD)的方法从凹洞627中开始成长III族氮化物材料，当到达二氧化硅层603表面后，前述III族氮化物材料会以侧向成长的方式直到衔接至另一端的III族氮化物而形成一缓冲层平面。前述III族氮化物孔洞填补层605可为Al_xIn_yGa_1-x-yN，其中0≤x≤1及0≤y≤1。

再者，请参考图6C所示，形成一半导体层615于前述III族氮化物孔洞填补层605上。前述半导体层615包含一n型导通层607、一发光层609、一电子阻挡层611以及一p型导通层613。可利用有机金属气相沉积法(MetalOrganic Chemical Vapor Deposition；MOCVD)或是分子束外延(MolecularBeam Epitaxy；MBE)等技术，将上述半导体层615沉积于前述III族氮化物孔洞填补层605上。首先掺杂四族的原子以形成n型导通层607在III族氮化物孔洞填补层605上。在本实施例中是硅原子(Si)，而硅的先驱物在有机金属化学气相沉积机台中可以是硅甲烷(SiH₄)或是硅乙烷(Si₂H₆)。n型导通层605的形成方式依序由高浓度参杂硅原子(Si)的氮化镓层(GaN)或是氮化铝镓层(AlGaN)至低浓度参杂硅原子(Si)的氮化镓层或是氮化铝镓层(AlGaN)。高浓度参杂硅原子(Si)的氮化镓层(GaN)或是氮化铝镓层(AlGaN)可以提供n型电极之间较佳的导电效果。

接着是形成一发光层609在n型导通层607上。其中发光层609可以是单异质结构、双异质结构、单量子阱层或是多重量子阱层结构。目前多采用多重量子阱层结构，也就是多重量子阱层/阻挡层的结构。量子阱层可以使用氮化铟镓(InGaN)，而阻挡层可以使用氮化铝镓(AlGaN)等的三元结构。另外，也可以采用四元结构，也就是使用氮化铝镓铟(Al_xIn_yGa_1-x-yN)同时作为量子阱层以及阻挡层。其中调整铝与铟的比例使得氮化铝镓铟晶格的能阶可以分别成为高能阶的阻挡层与低能阶的量子阱层。发光层609可以掺杂n型或是p型的掺杂子(dopant)，可以是同时掺杂n型与p型的掺杂子，也可以完全不掺杂。并且，可以是量子阱层掺杂而阻挡层不掺杂、量子阱层不掺杂而阻挡层掺杂、量子阱层与阻挡层都掺杂或是量子阱层与阻挡层都不掺杂。再者，也可以在量子阱层的部分区域进行高浓度的掺杂(delta doping)。

之后，在发光层609上形成一p型导通的电子阻挡层611。p型导通的电子阻挡层611包括第一种III-V族半导体层，以及第二种III-V族半导体层。这两种III-V族半导体层的能隙不同，且具有周期性地重复沉积在上述发光层609上，前周期性地重复沉积动作可形成能障较高的电子阻挡层(能障高于有源发光层的能障)，用以阻挡过多电子(e-)溢流发光层609。前述第一种III-V族半导体层可为氮化铝铟镓(Al_xIn_yGa_1-x-yN)层，前述第二种III-V族半导体层可为氮化铝铟镓(Al_uIn_vGa_1-u-vN)层。其中，0＜x≤1，0≤y＜1，x+y≤1，0≤u＜1，0≤v≤1以及u+v≤1。当x＝u时，y≠v。另外，前述III-V族半导体层也可为氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)、氮化铝镓(AlGaN)、氮化铟镓(InGaN)、氮化铝铟(AlInN)。

最后，掺杂二族的原子以形成p型导通层613于电子阻挡层611上。在本实施例中是镁原子。而镁的先驱物在有机金属化学气相沉积机台中可以是CP₂Mg。p型导通层613的形成方式依序由低浓度参杂镁原子(Mg)的氮化镓层(GaN)或是氮化铝镓层(AlGaN)至高浓度参杂镁原子(Mg)的氮化镓层或是氮化铝镓层(AlGaN)。高浓度参杂镁原子(Mg)的氮化镓层(GaN)或是氮化铝镓层可以提供p型电极之间较佳的导电效果。

由图6D所示，利用湿式蚀刻的方式移除前述二氧化硅层以形成连续性的孔洞617。通过化学溶液的选取与调配，将二氧化硅层603浸入前述化学溶液，以超音波震荡加上UV照射提高溶液温度的方式加速前述化学溶液与前述二氧化硅层之间的化学反应。前述化学溶液的温度大约高至150℃左右。前述的化学溶液可选择缓冲氧化蚀刻液(Buffer Oxide Etcher；BOE)，其主要蚀刻二氧化硅(Silicon Dioxide；SiO2)或是氮化硅(Silicon Nitride；Si3N4)。前述缓冲氧化蚀刻液为氟化胺(NH₄F)溶液及氢氟酸(HF)的混合液，其配制方法可为配制约40％重量百分比的氟化胺(NH₄F)溶液，再与浓度约49％的氢氟酸(HF)溶液配制成约10％体积百分比的缓冲氧化蚀刻液。更仔细的说明，取出透明颗粒状的氟化胺(NH₄F)固体约90公克倒入约135ml的去离子水中搅拌溶化。以量瓶取出约180ml的氟化胺(NH₄F)溶液倒至一容器中，另外再取约49％的氢氟酸(HF)溶液约20ml倒入前述容器中一起混合至均匀即完成缓冲氧化蚀刻液的配制。将二氧化硅层603短暂浸泡于蚀刻液中，最后二氧化硅层603被侵蚀完成后剩下连续性的孔洞617，介于前述基板601与前述孔洞填补层605之间。

请参考图6E所示，在半导体层上先形成一透明导电层，然后蚀刻切割平台并暴露出n型导通层。一般以蒸镀，溅镀等物理气相沉积法形成透明导电层619于半导体层615上。其材料可为镍/金(Ni/Au)、氧化铟锡(IndiumTin Oxide；ITO)、氧化铟锌(Indium Zinc Oxide；IZO)、氧化铟钨(IndiumTungsten Oxide；IWO)或是氧化铟镓(Indium Gallium Oxide；IGO)。接着通过光致抗蚀剂自旋涂布机以离心力将光致抗蚀剂剂全面涂布于透明导电层619的表面上方以形成光致抗蚀剂膜。再以光刻法(Photolithography)将光致抗蚀剂膜图案化而形成掩模，使得预计蚀刻部分显露。再以湿式蚀刻、干式蚀刻或是电感式等离子体蚀刻系统(Inductively coupled plasma etcher；ICP)进行mesa工艺。前述mesa工艺为蚀刻半导体层615，以形成切割平台631，同时暴露出n型导通层607。

请参考图6F所示，形成一n型电极于n型导通层上，一p型电极于透明导电层上。上述n型电极623及p型电极621可利用溅镀、蒸镀等物理气相层积的方法将金属沉积于上述n型导通层607及上述透明导电层619上。上述n型电极623可为钛/铝/钛/金(Ti/Al/Ti/Au)、铬金合金(Cr/Au)或是铅金合金(Pd/Au)，p型电极621可为镍金合金(Ni/Au)、铂金合金(Pt/Au)、钨(W)、铬金合金(Cr/Au)或钯(Pd)。

最后，如图6G所示，可形成一绝缘层625包覆于半导体元件的外层并露出n型电极623与p型电极621。前述绝缘层可为二氧化硅(SiO₂)、环氧树脂(Epoxy)、氮化硅(Si₃N₄)、二氧化钛(TiO₂)或是氮化铝(AlN)。

另外，图6F与图6F’以及图6G与图6G’的差异在于p型导通层613的粗糙化表面。当图6D完成去图案化二氧化硅层之后，于p型导通层613的表面先以湿式蚀刻、干式蚀刻或是电感式等离子体蚀刻系统(Inductivelycoupled plasma etcher；ICP)蚀刻出不规则表面，再进行图6E和图6F的制造程序。

本发明的第一种制造方法除了有图6F、图6F’、图6G及图6G’四种结构以外，更可再衍生出另外几种结构，如图7A、图7A’、图7B以及图7B’。其制造方法的差异在于图6D完成去二氧化硅层形成连续性的孔洞617视为第一次蚀刻，则将已形成的多个孔洞617再增加一次湿式蚀刻并视为第二次蚀刻。第二次蚀刻主要是在孔洞填补层表面形成粗糙表面，借以增加出半导体光电元件的出光效率。第二次蚀刻是将化学溶液通过连续性的孔洞617渗入结构中，以侵蚀III族氮化物孔洞填补层605表面，使表面形成步粗糙表面。化学溶液可为氢氧化钾(Potassium Hydroxide；KOH)、硫酸(SulfuricAcid；H₂SO₄)或是磷酸(Phosphoric Acid；H₃PO₄)。在第二次蚀刻的过程中还是以超音波震荡加上UV照射提高溶液温度的方式增加前述化学溶液与前述III族氮化物之间的化学反应速率，注意蚀刻时间约在几秒之内完成。后续的工艺步骤与图6E及图6F相同，故不在此赘述。

本发明再进一步提供第二种制造方法，其与第一种方法的主要差异在于将连续性的孔洞形成于缓冲层之间。请参考图8A，在一基板上先形成一缓冲层，再进行图案化二氧化硅层。提供一基板801，前述基板可为蓝宝石(Al₂O₃)基板、碳化硅(SiC)基板、铝酸锂基板(AlLiO₂)、镓酸锂基板(LiGaO₂)、硅(Si)基板、氮化镓(GaN)基板，氧化锌(ZnO)基板、氧化铝锌基板(AlZnO)、砷化镓(GaAs)基板、磷化镓(GaP)基板、锑化镓基板(GaSb)、磷化铟(InP)基板、砷化铟(InAs)基板或硒化锌(ZnSe)基板。将基板表面进行清洗。例如：于充满氢气的环境中以1200℃温度进行热清洗(thermal cleaning)。再利用有机金属气相沉积法(Metal Organic Chemical Vapor Deposition；MOCVD)或是分子束外延(Molecular Beam Epitaxy；MBE)等技术形成一缓冲层803于前述基板801上。前述缓冲层可为Al_xIn_yGa_1-x-yN，其中0≤x≤1及0≤y≤1。

接着再利用化学气相沉积法(Chemical Vapor Deposition；CVD)或是低温溅镀(Sputtering)的方法将二氧化硅材料沉积在前述缓冲层803上形成一薄层。虽然III族氮化物与二氧化硅的晶格不匹配数很高，由于III族氮化物的晶格排列比二氧化硅整齐，所以二氧化硅可以形成一薄膜层于III族氮化物上而不遭到排斥。接下来在前述二氧化硅层805的表面上方形成光致抗蚀剂膜，再以光刻法(Photolithography)将光致抗蚀剂膜图案化使得预计蚀刻部分显露。最后以湿式蚀刻、干式蚀刻或是电感式等离子体蚀刻系统(Inductively coupled plasma etcher；ICP)进行图案化工艺以得到一图案化二氧化硅层。前述图案化二氧化硅层805可为连续或部分连续的图案。请参考图10A～图10D，即为二氧化硅层的各式图案示意图。如图10A为圆柱型凹槽图案，图10B为六角柱型凹槽图案，图10C为四角柱型凹槽图案，图10D为长条状凹槽图案。除了前述的图案外，也不限制其他各式图案。前述图10A～图10C属于连续的图案，而前述图10D图为部分连续的图案。

接着，请参考图8B所示，形成一III族氮化物孔洞填补层于图案化二氧化硅层上。前述孔洞填补层807又可视为缓冲层。二氧化硅层805属于多晶系，由于晶格不配数太高，使得单晶系的III族氮化物层无法直接外延于多晶系表面上，因而产生一种侧向外延(Epitaxially Lateral Overgrowth；ELOG)的现象。本发明利用化学气相沉积法(Chemical Vapor Deposition；CVD)的方法从凹洞833中开始成长III族氮化物材料，当到达二氧化硅层805表面后，前述III族氮化物材料会以侧向成长的方式直到衔接至另一端的III族氮化物而形成一缓冲层807平面。前述III族氮化物孔洞填补层807可为Al_xIn_yGa_1-x-yN，其中0≤x≤1及0≤y≤1。

请参考图8C所示，形成一半导体层于III族氮化物孔洞填补层上。形成一半导体层819于前述III族氮化物孔洞填补层807上。前述半导体层819包含一n型导通层811、一发光层813、一电子阻挡层815以及一p型导通层817。可利用有机金属气相沉积法(Metal Organic Chemical Vapor Deposition；MOCVD)或是分子束外延(Molecular Beam Epitaxy；MBE)等技术，将上述半导体层819沉积于前述III族氮化物孔洞填补层807上。首先掺杂四族的原子以形成n型导通层811在III族氮化物孔洞填补层807上。在本实施例中是硅原子(Si)，而硅的先驱物在有机金属化学气相沉积机台中可以是硅甲烷(SiH₄)或是硅乙烷(Si₂H₆)。n型导通层811的形成方式依序由高浓度参杂硅原子(Si)的氮化镓层(GaN)或是氮化铝镓层(AlGaN)至低浓度掺杂硅原子(Si)的氮化镓层或是氮化铝镓层(AlGaN)。高浓度掺杂硅原子(Si)的氮化镓层(GaN)或是氮化铝镓层(AlGaN)可以提供n型电极之间较佳的导电效果。

接着是形成一发光层813在n型导通层811上。其中发光层813可以是单异质结构、双异质结构、单量子阱层或是多重量子阱层结构。目前多采用多重量子阱层结构，也就是多重量子阱层/阻挡层的结构。量子阱层可以使用氮化铟镓(InGaN)，而阻挡层可以使用氮化铝镓(AlGaN)等的三元结构。另外，也可以采用四元结构，也就是使用氮化铝镓铟(Al_xIn_yGa_1-x-yN)同时作为量子阱层以及阻挡层。其中调整铝与铟的比例使得氮化铝镓铟晶格的能阶可以分别成为高能阶的阻挡层与低能阶的量子阱层。发光层813可以掺杂n型或是p型的掺杂子(dopant)，可以是同时掺杂n型与p型的掺杂子，也可以完全不掺杂。并且，可以是量子阱层掺杂而阻挡层不掺杂、量子阱层不掺杂而阻挡层掺杂、量子阱层与阻挡层都掺杂或是量子阱层与阻挡层都不掺杂。再者，也可以在量子阱层的部分区域进行高浓度的掺杂(delta doping)。

之后，在发光层813上形成一p型导通的电子阻挡层815。p型导通的电子阻挡层815包括第一种III-V族半导体层，以及第二种III-V族半导体层。这两种III-V族半导体层的能隙不同，且具有周期性地重复沉积在上述发光层813上，前周期性地重复沉积动作可形成能障较高的电子阻挡层(能障高于有源发光层的能障)，用以阻挡过多电子(e-)溢流发光层813。前述第一种III-V族半导体层可为氮化铝铟镓(Al_xIn_yGa_1-x-yN)层，前述第二种III-V族半导体层可为氮化铝铟镓(Al_uIn_vGa_1-u-vN)层。其中，0＜x≤1，0≤y＜1，x+y≤1，0≤u＜1，0≤v≤1以及u+v≤1。当x＝u时，y≠v。另外，前述III-V族半导体层也可为氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)、氮化铝镓(AlGaN)、氮化铟镓(InGaN)、氮化铝铟(AlInN)。

最后，掺杂二族的原子以形成p型导通层817于电子阻挡层815上。在本实施例中是镁原子。而镁的先驱物在有机金属化学气相沉积机台中可以是CP₂Mg。p型导通层817的形成方式依序由低浓度掺杂镁原子(Mg)的氮化镓层(GaN)或是氮化铝镓层(AlGaN)至高浓度参杂镁原子(Mg)的氮化镓层或是氮化铝镓层(AlGaN)。高浓度参杂镁原子(Mg)的氮化镓层(GaN)或是氮化铝镓层可以提供p型电极之间较佳的导电效果。

接着，请参考图8D所示，利用湿式蚀刻的方式移除前述二氧化硅层以形成连续性的孔洞。通过化学溶液的选取与调配，将二氧化硅层805浸入前述化学溶液，以超音波震荡加上UV照射提高溶液温度的方式加速前述化学溶液与前述二氧化硅层之间的化学反应。前述化学溶液的温度大约高至150℃左右。前述的化学溶液可选择缓冲氧化蚀刻液(Buffer Oxide Etcher；BOE)，其主要蚀刻二氧化硅(Silicon Dioxide；SiO₂)或是氮化硅(Silicon Nitride；Si₃N₄)。前述缓冲氧化蚀刻液为氟化胺(NH₄F)溶液及氢氟酸(HF)的混合液，其配制方法可为配制约40％重量百分比的氟化胺(NH₄F)溶液，再与浓度约49％的氢氟酸(HF)溶液配制成约10％体积百分比的缓冲氧化蚀刻液。更仔细的说明，取出透明颗粒状的氟化胺(NH₄F)固体约90公克倒入约135ml的去离子水中搅拌溶化。以量瓶取出约180ml的氟化胺(NH₄F)溶液倒至一容器中，另外再取约49％的氢氟酸(HF)溶液约20ml倒入前述容器中一起混合至均匀即完成缓冲氧化蚀刻液的配制。将二氧化硅805短暂浸泡于前述蚀刻液中，最后二氧化硅层805被侵蚀完成后剩下连续性的孔洞821介于前述缓冲层803与前述孔洞填补层807之间。

请参考图8E所示，在半导体层上先形成一透明导电层，然后蚀刻切割平台并暴露出n型导通层。一般以蒸镀，溅镀等物理气相沉积法形成透明导电层823于半导体层819上。其材料可为镍/金(Ni/Au)、氧化铟锡(IndiumTin Oxide；ITO)、氧化铟锌(Indium Zinc Oxide；IZO)、氧化铟钨(IndiumTungsten Oxide；IWO)或是氧化铟镓(Indium Gallium Oxide；IGO)。接着通过光致抗蚀剂自旋涂布机以离心力将光致抗蚀剂剂全面涂布于透明导电层823的表面上方以形成光致抗蚀剂膜。再以光刻法(Photolithography)将光致抗蚀剂膜图案化而形成掩模，使得预计蚀刻部分显露。再以湿式蚀刻、干式蚀刻或是电感式等离子体蚀刻系统(Inductively coupled plasma etcher；ICP)进行mesa工艺。前述mesa工艺为蚀刻半导体层819，以形成切割平台825，同时暴露出n型导通层811。

请参考图8F所示，形成一n型电极于n型导通层上，一p型电极于透明导电层上。上述n型电极829及p型电极827可利用溅镀、蒸镀等物理气相层积的方法将金属沉积于上述n型导通层811及上述透明导电层823上。上述n型电极829可为钛/铝/钛/金(Ti/Al/Ti/Au)、铬金合金(Cr/Au)或是铅金合金(Pd/Au)，p型电极827可为镍金合金(Ni/Au)、铂金合金(Pt/Au)、钨(W)、铬金合金(Cr/Au)或钯(Pd)。

最后，如图8G所示，可形成一绝缘层831包覆于半导体元件的外层露出n型电极829与p型电极827。前述绝缘层可为二氧化硅(SiO₂)、环氧树脂(Epoxy)、氮化硅(Si₃N₄)、二氧化钛(TiO₂)或是氮化铝(AlN)。

另外，图8F与图8F’以及图8G与图8G’的差异在于p型导通层817的粗糙化表面。当图8D完成去图案化二氧化硅层之后，于p型导通层817的表面先以湿式蚀刻、干式蚀刻或是电感式等离子体蚀刻系统(Inductivelycoupled plasma etcher；ICP)蚀刻出不规则表面，再进行图8E和图8F的制造程序。

本发明的第二种制造方法除了有图8F、图8F’、图8G及图8G’四种结构以外，更可再衍生出另外几种结构，如图9A、图9A’、图9B以及图9B’。其制造方法的差异在于图8D完成去二氧化硅层805形成连续性的孔洞821视为第一次蚀刻，则将已形成的多个孔洞821再增加一次湿式蚀刻并视为第二次蚀刻。第二次蚀刻主要是将缓冲层803以及孔洞填补层807表面形成粗糙表面，借以增加发光二极管的出光效率。第二次蚀刻是将化学溶液通过连续性的孔洞821渗入结构中，以侵蚀III族氮化物缓冲层803及孔洞填补层807表面，使表面形成步粗糙表面。化学溶液可为氢氧化钾(PotassiumHydroxide；KOH)、硫酸(Sulfuric Acid；H₂SO₄)或是磷酸(Phosphoric Acid；H₃PO₄)。在第二次蚀刻的过程中还是以超音波震荡加上UV照射提高溶液温度的方式增加前述化学溶液与前述III族氮化物之间的化学反应速率，注意蚀刻时间约在几秒之内完成。后续的工艺步骤与图8E及图8F相同。

依上述步骤所形成的连续性的孔洞，请参考图9C所示，其孔洞高度901介于0.05～2.0μm之间，其孔洞宽度903介于0.1～10.0μm之间。发光层与连续性的孔洞之间的距离905约在3.0～4.0μm之间有助于发光层产生的光经由连续性的孔洞表面反射，增加出光面的光强度。而发光层与p型导电层表面距离907介于0.15～0.3μm之间可有助于从发光层产生的光向出光面发射。

显然地，依照上面实施例中的描述，本发明可能有许多的修正与差异。因此需要在其附加的权利要求项的范围内加以理解，除了上述详细的描述外，本发明还可以广泛地在其他的实施例中施行。上述仅为本发明的较佳实施例而已，并非用以限定本发明的权利要求；凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在所附权利要求内。

Claims (10)

1.一种提高光萃取效率的半导体光电元件结构，包含：

一基板；

一缓冲层位于该基板上，其中该缓冲层具有多个孔洞，多个孔洞相互连续并镶嵌于该缓冲层与该基板之间，每一孔洞的表面为一粗糙化表面；

一半导体层位于该缓冲层上，其中该半导体层包含：

一n型导通层位于该缓冲层上；

一发光层位于该n型导通层上；

一p型导通层位于该发光层上；

一透明导电层位于该半导体层上；

一p型电极位于该透明导电层上；以及

一n型电极位于该n型导通层上。

2.依据权利要求1所述的提高光萃取效率的半导体光电元件结构，其中该半导体层更包含一电子阻挡层位于该发光层与该p型导通层之间。

3.依据权利要求2所述的提高光萃取效率的半导体光电元件结构，更包含一绝缘层覆盖于该p型导通层及n型导通层上并且暴露出p型电极以及n型电极。

4.依据权利要求3所述的提高光萃取效率的半导体光电元件结构，其中该绝缘层可为二氧化硅、环氧树脂、氮化硅、二氧化钛或是氮化铝，该p型导通层表面为一平面或是一粗糙化表面，该透明导电层为镍金合金、氧化铟锡、氧化铟锌、氧化铟钨或是氧化铟镓。

5.一种提高光萃取效率的半导体光电元件结构，包含：

一基板；

一缓冲层位于该基板上，其中该缓冲层中间具有多个孔洞，多个孔洞相互连续，每一孔洞的表面为一粗糙化表面；

一半导体层位于该缓冲层上，其中该半导体层包含：

一n型导通层位于该缓冲层上；

一发光层位于该n型导通层上；

一p型导通层位于该发光层上；

一透明导电层位于该半导体层上；

一p型电极位于该透明导电层上；以及

一n型电极位于该n型导通层上。

6.依据权利要求5所述的提高光萃取效率的半导体光电元件结构，其中该半导体层更包含一电子阻挡层位于该发光层与该p型导通层之间。

7.依据权利要求6所述的提高光萃取效率的半导体光电元件结构，更包含一绝缘层覆盖于该p型导通层及n型导通层上并且暴露出p型电极以及n型电极。

8.一种提高光萃取效率的半导体光电元件的制造方法，包含下列步骤:

提供一基板；

形成一图案化二氧化硅层位于该基板上；

形成一填补层位于该图案化二氧化硅层上；

形成一半导体层位于该填补层上；

移除该图案化二氧化硅层后形成连续性的孔洞位于该基板与该填补层之间；

将化学溶液通过连续性的孔洞渗入结构中，侵蚀孔洞表面，使每一孔洞表面形成粗糙表面；

蚀刻该半导体层形成一切割平台；以及

形成一透明导电层于该半导体层上。

9.依据权利要求8所述的提高光萃取效率的半导体光电元件的制造方法，其中该半导体层更包含一n型导通层、一发光层以及一p型导通层。

10.一种提高光萃取效率的半导体光电元件的制造方法，包含下列步骤:

提供一基板；

形成一缓冲层位于该基板上；

形成一图案化二氧化硅层位于该缓冲层上；

形成一填补层位于该图案化二氧化硅层上；

形成一半导体层位于该填补层上；

移除该图案化二氧化硅层后形成一连续性孔洞位于该基板与该填补层之间；

将化学溶液通过连续性的孔洞渗入结构中，侵蚀孔洞表面，使每一孔洞表面形成粗糙表面；

蚀刻该半导体层形成一切割平台；以及

形成一透明导电层于该半导体层上。

Images