CN104934509A - Iii-v族氮化物半导体外延结构、包含该外延结构的器件及其制备方法 - Google Patents

Iii-v族氮化物半导体外延结构、包含该外延结构的器件及其制备方法 Download PDF

Info

Publication number
CN104934509A
CN104934509A CN201510288334.8A CN201510288334A CN104934509A CN 104934509 A CN104934509 A CN 104934509A CN 201510288334 A CN201510288334 A CN 201510288334A CN 104934509 A CN104934509 A CN 104934509A
Authority
CN
China
Prior art keywords
epitaxial
layer
iii
transition zone
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510288334.8A
Other languages
English (en)
Inventor
郝茂盛
袁根如
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Xinyuanji Semiconductor Technology Co Ltd
Original Assignee
Shanghai Xinyuanji Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Xinyuanji Semiconductor Technology Co Ltd filed Critical Shanghai Xinyuanji Semiconductor Technology Co Ltd
Priority to CN201510288334.8A priority Critical patent/CN104934509A/zh
Publication of CN104934509A publication Critical patent/CN104934509A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及一种III-V族氮化物半导体外延结构,其包括:(1)衬底;(2)外延缓冲层,其具有上表面及与所述衬底接触的下表面;(3)外延过渡层,其中所述外延过渡层覆盖外延缓冲层,并且该两层界面处具有微观空洞结构,所述微观空洞周期性或非周期性排列,以使两层的界面处仅部分相连,相连的部分和空洞部分在界面处间隔出现,所述外延过渡层具有平整的上表面;(4)外延有效层,位于所述外延过渡层的上表面上,所述外延有效层自下而上含有n型外延层、发光层与p型外延层。本发明还提供该外延结构的制造方法、包含该外延结构的器件及其制造方法。

Description

III-V族氮化物半导体外延结构、包含该外延结构的器件及其制备方法
技术领域
本发明涉及本发明涉及半导体照明领域,更具体是涉及一种Ⅲ-Ⅴ族氮化物半导体外延片、包含该外延片的器件及其制造方法。
背景技术
半导体照明作为新型高效固体光源,具有寿命长、节能、环保、安全等优点,其应用领域正在迅速扩大。半导体照明的核心是发光二极管(LED),从结构上来讲LED就是由III-V族化合物,如GaAs(砷化镓)、GaP(磷化镓)、GaAsP(磷砷化镓)、GaN(氮化镓)等半导体形成的PN结。因此,它具有一般PN结的I-V特性,即正向导通、反向截止、击穿特性。此外,在一定条件下,它还具有发光特性。在正向电压下,电子由N区注入P区,空穴由P区注入N区。进入对方区域的少数载流子(少子)一部分与多数载流子(多子)复合而发光。
LED器件一般由N型层、P型层和一个量子阱的有源区构成,LED的发光波长取决于组成LED的量子阱的材料及量子阱的宽度,GaN基III-V氮化物包括InGaN、AlGaN等是制备可见光LED的最佳材料。LED的具体结构大都是利用外延的手段按照N型层、有源区、P型层的顺序依次生长在衬底之上。由于没有廉价的GaN同质衬底,GaN基LED一般生长在Si、SiC及蓝宝石等异质衬底之上,其中蓝宝石衬底是使用最广泛的衬底。
在异质衬底上生长高质量的晶体材料非常困难,在蓝宝石衬底上生长器件级的GaN晶体材料更是困难,直到90年代初,日本研究人员利用金属有机化合物气相沉积(MOCVD)开发出了生长器件级GaN外延层的两步生长法。所谓的两步生长法就是:首先在500℃左右的生长温度之下,在蓝宝石衬底表面生长厚度在30纳米左右的GaN或AlGaN的缓冲层(buffer layer),然后再把生长温度提高到大于1000℃,才能生长出高质量的GaN外延层。用这样的方法制成的器件结构中存在大量的位错,位错密度越高器件的发光效率越低。
现在LED器件制造广泛采用蓝宝石图形衬底(PSS)技术,可以减少外延层中的位错密度,提高LED的内量子效率,并且通过PSS图形的漫散射,提高LED的出光效率。常规的PSS技术就是利用光刻工艺和腐蚀工艺在蓝宝石表面形成各种各样的微观图形。比如在(0001)晶向的蓝宝石表面形成具有一定周期性结构的仍然由蓝宝石材料组成的锥形突起,锥形突起之间要保留一定面积的(0001)晶面。由于在锥形突起表面和锥形突起之间的(0001)晶面之间存在一定的选择性生长机理,也就是,进行外延生长时,在锥形突起之间的(0001)晶面上成核的几率要比在锥形突起表面上成核的几率大,锥形突起上面的外延层一般由侧向生长形成,所以在PSS衬底上进行外延生长具有侧向生长的效果,能降低外延层中的位错密度,提高使用PSS衬底的LED的内量子效率。另一方面PSS衬底表面的微观结构对LED所发出的光有一定的漫散射效果,能破坏全反射作用,因此PSS衬底还可以提高LED的出光效率。在常规PSS衬底上生长LED外延结构,也要用到上面介绍的两步法。
但常规的PSS技术还有许多缺陷。首先,由于不管是用湿法还是用干法,蓝宝石的加工难度都非常大,这不但会影响常规PSS的产品良率,还会增加制造成本;其次,由于蓝宝石锥形突起表面和锥形突起之间的(0001)晶面之间的生长选择性不是非常明显,如果锥形突起之间的(0001)晶面的面积太小,在锥形突起的表面也会成核,而且在锥形突起表面形成的晶核的晶向和在锥形突起之间的(0001)晶面上形成的晶核的晶向不同,容易导致多晶的产生;再次,由于蓝宝石衬底的折射率较高,为1.8左右,即使于其表面形成凸起结构,对LED所发出的光的漫散射效果也不是最好,对出光效率的提升也有很大的限制。
侧向外延生长技术(Epitaxial Lateral Overgrowth,ELO)是在厚度为微米量级的高品质的GaN外延层上形成介质掩膜,然后进行二次外延生长得到位错密度比较低的GaN。所述高品质的GaN外延层为单晶结构,生产成本高。而且在介质图形和蓝宝石表面之间厚度大于1微米GaN会影响漫散射的效果,另外大于1微米GaN还会影响器件的一致性,和重复性。
目前,有文章报道了直接在蓝宝石衬底表面形成半导体介质层图形,进行外延生长,但是工艺窗口很小,没有量产价值。
GaN基LED器件的发光效率还有很大的提升空间,提供一种可以有效提高GaN基外延层及LED外延结构晶体质量(例如位错密度),并且能改善LED各项性能指标、尤其是LED发光效率的新型图形衬底与相关器件的制造方法实属必要。
发明内容
本发明的一个目的是为了解决现有技术的问题,提供了一种III-V族氮化物半导体外延片、包含该外延片的器件及其制造方法。
在一个方面,本发明提供一种III-V族氮化物半导体外延结构,其包括:
1)衬底;
2)外延缓冲层,其具有上表面及与所述衬底接触的下表面;
3)外延过渡层,其中所述外延过渡层覆盖外延缓冲层,并且该两层界面处具有微观空洞结构,所述微观空洞周期性或非周期性排列,以使两层的界面处仅部分相连,相连的部分和空洞部分在界面处间隔出现;所述外延过渡层具有平整的上表面;
4)外延有效层,位于所述外延过渡层的上表面上,所述外延有效层自下而上含有n型外延层、发光层与p型外延层。
在第二方面,一种III-V族氮化物半导体器件,包括上述的外延结构以及分别与所述n型外延层、p型外延层电连通的n电极和p电极。
在另一方面,本发明提供III-V族氮化物半导体外延结构的制造方法,其特征在于所述方法包括:
1)提供一衬底;
2)于所述衬底上沉积外延缓冲层;
3)于所述外延缓冲层上沉积一层半导体介质,并且图案化所述半导体介质层以使去除的部分和保留的部分间隔排列,形成周期性或非周期性图案,同时去除的部分处要暴露出所述外延缓冲层的表面;
4)于所述外延缓冲层暴露部分上沉积外延过渡层,直至所述外延过渡层的厚度高于所述半导体介质层的高度并完全覆盖半导体介质层,所述外延过渡层具有平整的上表面;
5)于所述外延过渡层的上表面上生长外延有效层,所述外延有效层自下而上含有n型外延层、发光层、p型外延层;
6)于所述外延层上进行分割,且分割大小为所需芯片尺寸;
7)去除所述半导体介质图案层,在外延缓冲层和外延过渡层之间形成微观空洞结构。
最后,本发明还提供一种III-V族氮化物半导体器件的制造方法,所述方法包括上述的外延结构上制备分别与所述n型外延层、p型外延层电连通的n电极和p电极。
本发明中,由于在器件中的复合衬底使用半导体介质层作为掩膜,选择性生长的效果明显,因此其可以提高外延层的质量,减少位错密度,改善LED芯片的品质,提高LED的内量子效率。此外,在芯片制备中,又用溶液将半导体介质层全部腐蚀掉,使其形成多个微观空洞结构。此微观空洞结构中,具有多个独立支撑结构和多个空洞的构造,且空洞中的空气折射率远远低于其余材料,从而能够使得光在传播中大大提高漫反射的效果,提高LED的出光效率。行业中也有人提出利用非常接近量子阱发光层的由周期性空洞结构形成的光子晶体来提高LED出光效率的技术,但是要求光子晶体的周期必须接近光的坡长,而且还要求光子晶体和量子阱的距离必须小于光的耦合距离,这一切大大加大了加工难度,该技术还没有达到量产水平。本发明先是利用复合衬底来提高外延层晶体质量,之后又将半导体介质层去除,创造出微观空洞结构,制备方法工艺简单,微观空洞结构在制作工艺上更简洁、可行、可控,亮度提升效果更具优势,且有利于降低制造成本,适用于工业生产。
附图说明
图1-图2显示为本发明的一种包括微观空洞结构的III-V族氮化物器件结构及其制造方法步骤1、2)所呈现的结构示意图。
图3显示为本发明的一种包括微观空洞结构的III-V族氮化物器件结构及其制造方法步骤3)所呈现的结构示意图。
图4-图7显示为本发明的一种包括微观空洞结构的III-V族氮化物器件结构及其制造方法步骤4)所呈现的结构示意图。
图8显示为本发明的一种包括微观空洞结构的III-V族氮化物器件结构及其制造方法步骤5)所呈现的结构示意图。
图9显示为本发明的一种包括微观空洞结构的III-V族氮化物器件结构及其制造方法步骤6)所呈现的结构示意图。
图10显示为本发明的一种包括微观空洞结构的III-V族氮化物器件结构及其制造方法步骤7)所呈现的结构示意图。
图11显示为本发明的一种包括微观空洞结构的III-V族氮化物器件结构及其与电极形成电通路所呈现的结构示意图。
元件标号说明
101           生长衬底
102           外延缓冲层
103           半导体介质层
104           光刻胶层
105           间隔排列的光刻胶图案
106           带有斜度的间隔排列的光刻胶图案
107           间隔排列的半导体介质图案
108           外延过渡层
109           n型外延层
110           多量子阱发光层
111           p型外延层
112           透明电流扩散层
113           n电极金属层
114           p电极金属层
具体实施方式
本发明提供一种III-V族氮化物半导体外延结构,其包括:
1)衬底;
2)外延缓冲层,其具有上表面及与所述衬底接触的下表面;
3)外延过渡层,其中所述外延过渡层覆盖外延缓冲层,并且该两层界面处具有微观空洞结构,所述微观空洞周期性或非周期性排列,以使两层的界面处仅部分相连,相连的部分和空洞部分在界面处间隔出现;所述外延过渡层具有平整的上表面;
4)外延有效层,位于所述外延过渡层的上表面上,所述外延有效层自下而上含有n型外延层、发光层与p型外延层。
本发明的所述微观空洞结构中的空洞可为相互贯通型结构,外延过渡层与外延缓冲层相连的部分形成多个独立的支撑结构,所述支撑结构的横截面为任意几何形状,例如圆形、椭圆、三角、梯形、四方、长方形或多边形。所述支撑结构的宽度和相邻支撑结构之间的间距在0.1-15微米,优选1-5微米;空洞高度在0.01-5微米,优选0.1-1微米。
本发明的所述微观空洞结构中的空洞可为多条间隔排列的独立结构,外延过渡层与外延缓冲层相连的部分形成多个独立的条形支撑结构,所述条形支撑结构为直条形或弯曲的条形,例如矩形、S形、Z形等。所述条形支撑结构的宽度和相邻条形支撑之间的间距在0.1-15微米,优选1-5微米;空洞高度在0.01-5微米,优选0.1-1微米。
本发明中,所述支撑结构的宽度是指支撑结构横截面任意两点之间的最长距离;相邻支撑结构之间的间距是指两支撑结构上任意两点之间的最短距离;空洞高度是指缓冲层的上表面至空洞最高点的距离。
本发明中的所述衬底由选自Al2O3、SiC、Si、ZnO和GaN的材料,或上述材料的复合材料构成。
本发明的一个优选方案中,所述外延缓冲层厚度5-1000埃,优选100-500埃,更优选200-400埃。过薄的缓冲层无法满足后续外延生长所需的成核要求,导致外延层生长质量下降;过厚的缓冲层会导致过渡层在后续的升温过程中再结晶不够充分,影响外延层的质量;过厚的缓冲层还会影响在这样的衬底上制备的LED的出光效率。优选所述缓冲层为任何能通过退火再结晶形成六角对称结构晶体的非晶或多晶材料,更优选地选自:采用金属有机化合物化学气相沉积法制备的AlxGa1-xN,0≤X≤0.5,优选0≤X≤0.2,制备的温度范围为450-700℃,优选500-600℃;采用金属有机化合物化学气相沉积法制备的AlN,制备的温度范围为700-1000℃;采用溅射法制备的AlN层,所述AlN层的晶向为(0001)取向;BN;或ZnO。上述过渡层的制备方法为本领域技术人员已知的方法。由于所述缓冲层的制备温度较低,所需的厚度较小,在保证后续发光外延结构(尤其是GaN基发光外延结构)成核生长的同时,可以有效地降低生产成本。相比于低温AlxGa1-xN层,溅射法制备AlN层的好处是厚度可控性强、晶向取向度较高,同时也有利于发光外延结构(尤其是GaN基发光外延结构)的成核生长。
本发明的一个实施方案中,所述外延缓冲层由III-V族氮化物构成。
本发明的一个实施方案中,所述外延有效层自下而上含有n型GaN层、InGaN多量子阱(MQW)发光层与p型GaN层。
本发明还提供III-V族氮化物半导体外延结构的制造方法,其特征在于所述方法包括:
1)提供一衬底;
2)于所述衬底上沉积外延缓冲层;
3)于所述外延缓冲层上沉积一层半导体介质,并且图案化所述半导体介质层以使去除的部分和保留的部分间隔排列,形成周期性或非周期性图案,同时去除的部分处要暴露出所述外延缓冲层的表面;
4)于所述外延缓冲层暴露部分上沉积外延过渡层,直至所述外延过渡层的厚度高于所述半导体介质层的高度并完全覆盖半导体介质层,所述外延过渡层具有平整的上表面;
5)于所述外延过渡层的上表面上生长外延有效层,所述外延有效层自下而上含有n型外延层、发光层、p型外延层;
6)于所述外延层上进行分割,且分割大小为所需芯片尺寸;
7)去除所述半导体介质图案层,在外延缓冲层和外延过渡层之间形成微观空洞结构。
所述衬底由选自Al2O3、SiC、Si、ZnO和GaN的材料,或上述材料的复合材料构成。
在步骤3)中,所述微观空洞结构的空洞周期性或非周期性排列,以使外延缓冲层和外延过渡层的界面处仅部分相连,相连的部分和空洞部分在界面处间隔出现。
本发明中,所述外延缓冲层以MOCVD或卤化气相外延(HVPE)或PVD方法沉积所得;所述外延缓冲层由III-V族氮化物构成,其厚度在5-1000埃之间。
所述半导体介质层选自SiO2、SiN、或SiONx,或其复合材料,更优选SiO2;其以等离子增强化学气相沉积(PECVD)、PVD或电子束蒸发法沉积所得;其厚度在0.01-5微米,优选0.5-2微米。PECVD SiO2由SiH4和N2O在250-350℃温度区间在等离子体反应环境下生成。
在本发明的一个实施方案中,图案化所述半导体介质层至少包括以下步骤:
a)所述半导体介质层表面形成光刻胶层,通过曝光工艺将所述光刻胶层制作成光刻胶图案;
b)采用干法刻蚀或湿法腐蚀将光刻胶图案转移至所述半导体介质层,腐蚀掉待去除的部分并使得该去除的部分处要暴露出所述外延缓冲层的表面;
c)去除残留的光刻胶块。
将所述介质层图案化,是半导体工艺中非常普遍和常规的技术,为本领域技术人员已知,因此不再赘述。
在本发明的一个实施方案中,所述器件的外延结构层至少包括n型GaN、InGaN多量子阱(MQW)发光层与p型GaN,其以MOCVD方法沉积在外延过渡层上。
在本发明的一个实施方案中,所述微观空洞结构的形成包括以下步骤:
a)于所述外延层上用激光切割机或等离子干法刻蚀设备进行分割,优选采用激光切割机,切割深度至少到衬底表面,且分割大小为所需芯片尺寸,切割道侧面显露出半导体介质层;
b)采用化学溶液腐蚀半导体介质层;其中将半导体介质层腐蚀干净,优选用溶液为HF酸溶液,由于半导体介质层是整片相连,因此溶液能够延伸进去,将半导体介质层全部腐蚀掉,从而使之形成微观空洞结构。
本发明还提供一种Ⅲ-Ⅴ族氮化物半导体器件,包括上述的外延结构以及分别与所述n型外延层、p型外延层电连通的n电极和p电极。
在本发明的一个实施方案中,所述p型电极结构还包括透明电流扩展层。
在本发明的一个实施方案中,所述半导体器件为正装结构或倒装结构。
本发明还提供一种III-V族氮化物半导体器件的制造方法,所述方法包括在上述的外延结构上制备分别与所述n型外延层、p型外延层电连通的n电极和p电极。所述n型外延层和p型外延层均可为单层或多层结构。
本发明可以如下实施:
1.在本发明的一个实施方案中,III-V族氮化物半导体外延结构,
其包括:
1)衬底;
2)外延缓冲层,其具有上表面及与所述衬底接触的下表面;
3)外延过渡层,其中所述外延过渡层覆盖外延缓冲层,并且该两层界面处具有微观空洞结构,所述微观空洞周期性或非周期性排列,以使两层的界面处仅部分相连,相连的部分和空洞部分在界面处间隔出现;所述外延过渡层具有平整的上表面;
4)外延有效层,位于所述外延过渡层的上表面上,所述外延有效层自下而上含有n型外延层、发光层与p型外延层。
2.在本发明的一个实施方案中,所述微观空洞结构中的空洞为相互贯通型结构,外延过渡层与外延缓冲层相连的部分形成多个独立的支撑结构,所述支撑结构的横截面为任意几何形状,例如圆形、椭圆、三角、梯形、长方形或多边形。
3.在本发明的一个实施方案中,所述支撑结构的宽度和相邻支撑结构之间的间距在0.1-15微米,空洞高度在0.01-5微米。
4.在本发明的一个实施方案中,所述微观空洞结构中的空洞为多条间隔排列的独立结构,外延过渡层与外延缓冲层相连的部分形成多个间隔排列的独立的条形支撑结构,所述条形支撑结构为直条形或弯曲的条形,例如矩形、S形、Z形等。
5.在本发明的一个实施方案中,所述条形支撑结构的宽度和相邻条形支撑之间的间距在0.1-15微米,空洞高度在0.01-5微米。
6.在本发明的一个实施方案中,所述衬底由选自Al2O3、SiC、Si、ZnO和GaN的材料,或上述材料的复合材料构成。
7.在本发明的一个实施方案中,所述外延缓冲层厚度5-1000埃,优选100-500埃,更优选200-400埃。
8.在本发明的一个实施方案中,所述外延缓冲层由III-V族氮化物构成。
9.在本发明的一个实施方案中,所述外延有效层自下而上含有n型GaN层、InGaN多量子阱(MQW)发光层与p型GaN层。
10.在本发明的一个实施方案中,一种III-V族氮化物半导体器件,包括上述实施方案1至9之一所述的外延结构以及分别与所述n型外延层、p型外延层电连通的n电极和p电极。
11.在本发明的一个实施方案中,所述p型电极结构还包括透明电流扩展层。
12.在本发明的一个实施方案中,所述半导体器件为正装结构或倒装结构。
13.在本发明的一个实施方案中,一种III-V族氮化物半导体外延结构的制造方法,其特征在于所述方法包括:
1)提供一衬底;
2)于所述衬底上沉积外延缓冲层;
3)于所述外延缓冲层上沉积一层半导体介质,并且图案化所述半导体介质层以使去除的部分和保留的部分间隔排列,形成周期性或非周期性图案,同时去除的部分处要暴露出所述外延缓冲层的表面;
4)于所述外延缓冲层暴露部分上沉积外延过渡层,直至所述外延过渡层的厚度高于所述半导体介质层的高度并完全覆盖半导体介质层,所述外延过渡层具有平整的上表面;
5)于所述外延过渡层的上表面上生长外延有效层,所述外延有效层自下而上含有n型外延层、发光层、p型外延层;
6)于所述外延层上进行分割,且分割大小为所需芯片尺寸;
7)去除所述半导体介质图案层,在外延缓冲层和外延过渡层之间形成微观空洞结构。
14.在本发明的一个实施方案中,所述微观空洞结构的空洞周期性或非周期性排列,以使外延缓冲层和外延过渡层的界面处仅部分相连,相连的部分和空洞部分在界面处间隔出现。
15.在本发明的一个实施方案中,所述外延缓冲层以MOCVD或卤化气相外延(HVPE)或PVD方法沉积所得;所述外延缓冲层由III-V族氮化物构成,其厚度在5-1000埃之间。
16.在本发明的一个实施方案中,所述半导体介质层选自SiO2、SiN、或SiONx,或其复合材料;以等离子增强化学气相沉积(PECVD)、PVD或电子束蒸发法沉积所得;其厚度在0.01-5微米。
17.在本发明的一个实施方案中,图案化所述半导体介质层至少包括以下步骤:
a)所述半导体介质层表面形成光刻胶层,通过曝光工艺将所述光刻胶层制作成光刻胶图案;
b)采用干法刻蚀或湿法腐蚀将光刻胶图案转移至所述半导体介质层,腐蚀掉待去除的部分并使得该去除的部分处要暴露出所述外延缓冲层的表面;
c)去除残留的光刻胶块。
18.在本发明的一个实施方案中,分割采用激光切割机,切割道侧面显露出半导体介质层。
19.在本发明的一个实施方案中,所述外延过渡层以MOCVD方法沉积在半导体介质层上。
20.在本发明的一个实施方案中,所述器件的外延结构层至少包括n型GaN、InGaN多量子阱(MQW)发光层与p型GaN,其以MOCVD方法沉积在外延过渡层上。
21.在本发明的一个实施方案中,所述微观空洞结构的形成包括以下步骤:
a)于所述外延层上用激光切割机或等离子干法刻蚀设备进行分割,切深度至少到衬底表面,且分割大小为所需芯片尺寸,切割道侧面显露出半导体介质层;
b)采用化学溶液腐蚀半导体介质层。
22.在本发明的一个实施方案中,一种III-V族氮化物半导体器件的制造方法,所述方法包括在权利要求1至9之一所述的外延结构上制备分别与所述n型外延层、p型外延层电连通的n电极和p电极。
实施例
以下通过特定的具体实施例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是,本实施例中所提供的图示1-11仅以示意方式说明本发明的基本构想,仅显示与本发明中有关的组件示意,而非对实际实施时的组件数目、形状、尺寸、制造方法及工艺窗口做出限定,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。在实施例中所涉及的工艺条件在有效窗口内可以进行合理改变且达到本发明所揭示的效果。
实施例1
如图1-图11所示,本实施例提供一种包括微观空洞结构的III-V族氮化物器件结构及其制造方法,包括以下步骤:
1.如图1所示,在本实施例中,所述生长衬底101为市售的平片型Al2O3衬底,其表面晶向(0001),具有原子级的平整度。在本实施例中,使用的是免清洗的衬底,无需清洗,直接使用。将上述衬底放置在具有SiC保护层的石墨托盘之上送入金属有机物化学气相沉积法(MOCVD)反应室;在氢气气氛下将上述衬底加热到1100℃,并在该温度下保持10分钟;然后将衬底温度降低到550℃,向反应室中同时通入氨气、三甲基铝(TMAl)和三甲基镓(TMGa),其中氨气的标准流量为56升/分钟、TMAl和TMGa的摩尔流量分别为3.25×10-5和2.47×10-4摩尔/分钟,反应室的压力为500torr,通入时间为215秒。如图2所示,在上述条件下在生长衬底101上形成AlxGa1-xN外延缓冲层的厚度为300埃,其中x=0.2。
2.如图3所示,完成外延缓冲层102的生长之后,利用等离子体增强化学气相沉积法(PECVD)于所述过渡层102表面形成SiO2层103,厚度为1微米。PECVD反应腔中的温度为350℃,压力为1torr(一个标准大气压为760torr),SiH4和N2O的流量分别为10sccm(标准毫升/分钟)和300sccm,等离子的射频功率为30W。
3.介质层图形的形成:如图4-图7所示,形成的图形为周期性排列的SiO2凹孔,排列方式为六角密堆积,周期为10μm,SiO2凹孔的底部宽度为3μm,间距为7μm。
具体地,步骤3)包括以下步骤:
如图4-图5所示,首先进行步骤3-a),于所述SiO2层103表面涂布1μm光刻胶层104,通过曝光工艺将所述光刻胶层104制作成以六角密堆积方式排列的光刻胶凹孔105,六角密堆积的周期为10μm,光刻胶凹孔的直径为3μm,间距为7μm。
如图6所示,然后通过加热回流工艺使所述多个光刻胶凹孔回流成具有一定斜度的孔,其中,回流温度128℃和回流时间60秒。
如图7所示,之后进行步骤3-b)采用感应耦合等离子体刻蚀法(ICP)将光刻胶图形转移至所述SiO2层103,形成多个SiO2凹孔,且露出各SiO2凹孔处的外延缓冲层102,用于后续GaN外延材料的外延生长。上述ICP刻蚀的工艺条件为:刻蚀气体为CHF3(三氟甲烷),其标准流量为100毫升/分钟;ICP的上电极功率为1000W,下电极功率为50W。然后进行步骤3-c)去除所述光刻胶块。清洗工艺条件为:使用丙酮,清洗掉上述SiO2表面残余的光刻胶,再用稀盐酸清洗掉上述SiO2表面及暴露出的缓冲层表面上的其他污染物,即可直接用于GaN的外延生长。
4.外延过渡层的形成:如图8所示,用MOCVD设备在露出的外延缓冲层表面外延生长一层外延过渡层,所述外延过渡层完全覆盖半导体介质凸起并且完全填充半导体介质凸起之间的空间,所述外延过渡层具有平整的上表面。将上述步骤制备的衬底结构放置在具有SiC保护层的石墨托盘之上送入金属有机物化学气相沉积法(MOCVD)反应室,在上述衬底结构中,曝露在SiO2凹孔处的缓冲层表面能够起到缓冲层的作用,在NH3的保护下,直接将反应室温度升至1100℃,外延生长厚度为2微米的GaN非掺杂层过渡层,NH3流量为25标准升/分钟,TMGa流量为4×10-5摩尔/分钟,生长压力为400Torr。
5.发光二极管器件结构外延层的形成:如图9所示,在完成外延过渡层生长之后,在不中断生长的情况下,直接利用MOCVD生长于所述外延过渡层的表面面上,所述外延有源层至少含有n型掺杂外延层、p掺杂型外延层、与发光层,所述n型外延层、p型外延层位于所述发光层的两侧。
各层的主要生长条件如下:
a、生长Si掺杂的n型GaN层,NH3流量为25标准升/分钟,TMGa流量为4×10-3摩尔/分钟,掺杂SiH4流量从2×10-7摩尔/分钟,反应室的温度为,1100℃,压力为400Torr,n型GaN层厚度为3微米;
b、生长Si掺杂的n型AlGaN插入层,生长温度为1050℃,生长时间为10min,压力为400Torr,厚度为0.1微米;
c、生长多量子阱层发光层:多量子阱层包括10个依次交叠的量子阱结构,所述量子阱结构由InxGa1-xN(x=0.2)势阱层和GaN势垒层依次交叠生长而成。所述InxGa1-xN势阱层的生长温度为780℃,压力为300Torr,厚度为2.5nm;所述GaN势垒层的生长温度为950℃之间,压力为400Torr之间,厚度为12nm;
d、生长Mg参杂的p型AlGaN层,生长温度为1000℃,NH3流量为41标准升/分钟,TMGa流量为1.1×10-4摩尔/分钟,TMAl流量为6.2×10-5摩尔/分钟,Cp2Mg流量为7.5×10-7摩尔/分钟,反应室压力为500Torr,生长厚度为50纳米;
e、生长Mg参杂的p型GaN层:温度降至950℃,TMGa流量为1×10-4摩尔/分钟,Cp2Mg流量为4.5×10-6摩尔/分钟,反应室压力为500Torr,生长厚度为600纳米;
f、生长Mg参杂的InGaN层,温度降到650℃,NH3流量为40标准升/分钟,TEGa流量为1.5×10-5摩尔/分钟,TMIn流量为3×10-5摩尔/分钟,Cp2Mg流量为3.2×10-6摩尔/分钟,反应室压力为500Torr,生长厚度为5纳米;
g、退火处理,最后将温度降至800℃,N2总流量为80标准升/分钟,反应室压力为200Torr,活化时间10分钟。
6、微观空洞结构的形成:如图10所示,利用激光切割机将外延层上进行分割,切割深度至衬底上,且分割大小为所需芯片尺寸,切割道侧面显露出半导体介质层;之后用HF酸溶液将半导体介质层腐蚀干净,由于半导体介质层是整片相连,因此溶液能够延伸进去,将半导体介质层全部腐蚀掉,从而使之形成微观空洞结构层。
7、最后,利用常规的半导体工艺在上述步骤所形成的LED器件的外延层结构中形成如图11所示的n型和p型电极结构(其中p型电极结构除过p型电极金属层之外,还包括透明电流扩展层),完成尺寸为14mil*28mil的LED芯片的制造。
为了体现该发明的效果,利用相同的MOCVD设备,将常规锥形蓝宝石图形化衬底(PSS)(锥形的底部宽度为2.6微米,间距为0.4微米,高度为1.5微米)在氢气气氛、1200℃的高温下,处理10分钟,将温度降到500℃,在常规PSS上生长30nm的AlGaN缓冲层;然后在与上述步骤4)完全相同的条件下,外延生长相同厚度的GaN外延过渡层;再在与上述步骤5)完全相同的条件下,外延生长完全相同的发光二极管外延结构;最后,利用与步骤7)完全相同的半导体工艺条件,制成结构完全相同LED芯片。
将上述两种LED芯片采用相同的封装工艺封装,经测试发现:采用本发明制备的LED芯片的发光效率相对于常规PSS衬底有比较大的提高。常规PSS衬底上的14mil*28mil LED芯片封装后的光通量平均为18.30lm;而采用本发明制备的14mil*28mil LED芯片的光通量平均为20.15lm,发光效率提升10%以上。本文中,光通量按照国家标准GB/T26178—2010/CIE84—1989测定。
实施例2
如图1-图11所示,本实施例提供的包括微观空洞结构的III-V族氮化物器件,其基本步骤如实施例1,所不同处仅为第3步:图形化所述的半导体介质层103为周期性间隔排列的SiO2线条,线条底部宽度为7μm,间距为3μm。
本实施例制备的14mil*28mil LED芯片封装后的光通量为20.21lm,其ESD人体模式4000V的通过率平均为93%。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种III-V族氮化物半导体外延结构,其包括:
(1)衬底;
(2)外延缓冲层,其具有上表面及与所述衬底接触的下表面;
(3)外延过渡层,其中所述外延过渡层覆盖外延缓冲层,并且该两层界面处具有微观空洞结构,所述微观空洞周期性或非周期性排列,以使两层的界面处仅部分相连,相连的部分和空洞部分在界面处间隔出现;所述外延过渡层具有平整的上表面;
(4)外延有效层,位于所述外延过渡层的上表面上,所述外延有效层自下而上含有n型外延层、发光层与p型外延层。
2.权利要求1所述的III-V族氮化物半导体外延结构,其特征在于:所述微观空洞结构中的空洞为相互贯通型结构,外延过渡层与外延缓冲层相连的部分形成多个独立的支撑结构,所述支撑结构的横截面为任意几何形状,例如圆形、椭圆、三角、梯形、长方形或多边形。
3.权利要求1所述的III-V族氮化物半导体外延结构,其特征在于:所述微观空洞结构中的空洞为多条间隔排列的独立结构,外延过渡层与外延缓冲层相连的部分形成多个独立的间隔排列的条形支撑结构,所述条形支撑结构为直条形或弯曲的条形,例如矩形、S形、Z形等。
4.权利要求1-3任一项所述的III-V族氮化物半导体外延结构,其特征在于:所述支撑结构的宽度和相邻支撑结构之间的间距在0.1-15微米,空洞高度在0.01-5微米。
5.权利要求1-3任一项所述的III-V族氮化物半导体外延结构,其特征在于:所述外延缓冲层由III-V族氮化物构成。
6.权利要求1-3任一项所述的III-V族氮化物半导体外延结构,其特征在于:所述外延有效层自下而上含有n型GaN层、InGaN多量子阱(MQW)发光层与p型GaN层。
7.一种III-V族氮化物半导体器件,包括权利要求1至6之一所述的外延结构以及分别与所述n型外延层、p型外延层电连通的n电极和p电极。
8.权利要求7所述的III-V族氮化物半导体器件,其特征在于:所述p型电极结构还包括透明电流扩展层。
9.一种III-V族氮化物半导体外延结构的制造方法,其特征在于所述方法包括:
1)提供一衬底;
2)于所述衬底上沉积外延缓冲层;
3)于所述外延缓冲层上沉积一层半导体介质,并且图案化所述半导体介质层以使去除的部分和保留的部分间隔排列,形成周期性或非周期性图案,同时去除的部分处要暴露出所述外延缓冲层的表面;
4)于所述外延缓冲层暴露部分上沉积外延过渡层,直至所述外延过渡层的厚度高于所述半导体介质层的高度并完全覆盖半导体介质层,所述外延过渡层具有平整的上表面;
5)于所述外延过渡层的上表面上生长外延有效层,所述外延有效层自下而上含有n型外延层、发光层、p型外延层;
6)于所述外延层上进行分割,且分割大小为所需芯片尺寸;
7)去除所述半导体介质图案层,在外延缓冲层和外延过渡层之间形成微观空洞结构。
10.一种III-V族氮化物半导体器件的制造方法,所述方法包括在权利要求1至9之一所述的外延结构上制备分别与所述n型外延层、p型外延层电连通的n电极和p电极。
CN201510288334.8A 2015-05-29 2015-05-29 Iii-v族氮化物半导体外延结构、包含该外延结构的器件及其制备方法 Pending CN104934509A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510288334.8A CN104934509A (zh) 2015-05-29 2015-05-29 Iii-v族氮化物半导体外延结构、包含该外延结构的器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510288334.8A CN104934509A (zh) 2015-05-29 2015-05-29 Iii-v族氮化物半导体外延结构、包含该外延结构的器件及其制备方法

Publications (1)

Publication Number Publication Date
CN104934509A true CN104934509A (zh) 2015-09-23

Family

ID=54121585

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510288334.8A Pending CN104934509A (zh) 2015-05-29 2015-05-29 Iii-v族氮化物半导体外延结构、包含该外延结构的器件及其制备方法

Country Status (1)

Country Link
CN (1) CN104934509A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106784217A (zh) * 2016-12-12 2017-05-31 上海芯元基半导体科技有限公司 复合衬底、半导体器件结构及其制备方法
JP2020182003A (ja) * 2016-05-20 2020-11-05 ルミレッズ リミテッド ライアビリティ カンパニー 発光デバイスのp型層を形成する方法
CN112038459A (zh) * 2020-09-14 2020-12-04 扬州乾照光电有限公司 一种光子晶体led结构及制作方法
CN113363360A (zh) * 2021-05-21 2021-09-07 厦门士兰明镓化合物半导体有限公司 垂直结构led芯片及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080088278A (ko) * 2007-03-29 2008-10-02 서울옵토디바이스주식회사 수직형 발광 다이오드 제조방법
CN101807646A (zh) * 2010-03-22 2010-08-18 徐瑾 用空气形成图形衬底的高效率发光二极管及其制备方法
CN101964382A (zh) * 2009-07-21 2011-02-02 展晶科技(深圳)有限公司 提高光萃取效率的半导体光电结构及其制造方法
CN102368526A (zh) * 2011-10-27 2012-03-07 华灿光电股份有限公司 一种近紫外led器件的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080088278A (ko) * 2007-03-29 2008-10-02 서울옵토디바이스주식회사 수직형 발광 다이오드 제조방법
CN101964382A (zh) * 2009-07-21 2011-02-02 展晶科技(深圳)有限公司 提高光萃取效率的半导体光电结构及其制造方法
CN101807646A (zh) * 2010-03-22 2010-08-18 徐瑾 用空气形成图形衬底的高效率发光二极管及其制备方法
CN102368526A (zh) * 2011-10-27 2012-03-07 华灿光电股份有限公司 一种近紫外led器件的制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020182003A (ja) * 2016-05-20 2020-11-05 ルミレッズ リミテッド ライアビリティ カンパニー 発光デバイスのp型層を形成する方法
JP7043551B2 (ja) 2016-05-20 2022-03-29 ルミレッズ リミテッド ライアビリティ カンパニー 発光デバイスのp型層を形成する方法
CN106784217A (zh) * 2016-12-12 2017-05-31 上海芯元基半导体科技有限公司 复合衬底、半导体器件结构及其制备方法
CN112038459A (zh) * 2020-09-14 2020-12-04 扬州乾照光电有限公司 一种光子晶体led结构及制作方法
CN113363360A (zh) * 2021-05-21 2021-09-07 厦门士兰明镓化合物半导体有限公司 垂直结构led芯片及其制造方法
CN113363360B (zh) * 2021-05-21 2022-09-09 厦门士兰明镓化合物半导体有限公司 垂直结构led芯片及其制造方法

Similar Documents

Publication Publication Date Title
JP3219854U (ja) Iii−v族窒化物半導体エピタキシャルウエハ及びiii−v族窒化物半導体デバイス
CN104993023B (zh) 一种利用化学腐蚀的方法剥离生长衬底的方法
KR101154596B1 (ko) 반도체 발광소자 및 그 제조방법
US8390010B2 (en) Solid state lighting devices with cellular arrays and associated methods of manufacturing
KR101631599B1 (ko) 발광 소자 및 그 제조 방법
TWI401729B (zh) 阻斷半導體差排缺陷之方法
US20130112944A1 (en) Nanorod light emitting device and method of manufacturing the same
US20080261403A1 (en) Method for obtaining high-quality boundary for semiconductor devices fabricated on a partitioned substrate
KR101762175B1 (ko) 발광소자 및 그 제조방법
KR100809229B1 (ko) 질화물 반도체 발광 소자 및 제조방법
CN106653968A (zh) Iii‑v族氮化物生长用复合衬底、器件结构及制备方法
TWI493747B (zh) 發光二極體及其形成方法
CN104934509A (zh) Iii-v族氮化物半导体外延结构、包含该外延结构的器件及其制备方法
US7960749B2 (en) Light-emitting device structure and semiconductor wafer structure with the same
KR20130099574A (ko) 질화갈륨 기판을 갖는 발광 다이오드
KR100794121B1 (ko) 발광 다이오드
CN106784217A (zh) 复合衬底、半导体器件结构及其制备方法
US20120068196A1 (en) Semiconductor light-emitting device and a method of manufacture thereof
KR20090010569A (ko) 반도체 발광소자 및 그 제조방법
CN111129238A (zh) 一种ⅲ-ⅴ族氮化物半导体外延片、包含该外延片的器件及其制备方法
JP6429626B2 (ja) 層成長のためのパターンを有する基板の設計
KR101862407B1 (ko) 질화물계 반도체 발광소자 및 그 제조방법
US9876136B2 (en) Separation method of GaN substrate by wet etching
KR100867499B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
TW201340377A (zh) 發光二極體及光學元件的製備方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150923

RJ01 Rejection of invention patent application after publication