KR20090010569A - 반도체 발광소자 및 그 제조방법 - Google Patents

반도체 발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR20090010569A
KR20090010569A KR1020070073799A KR20070073799A KR20090010569A KR 20090010569 A KR20090010569 A KR 20090010569A KR 1020070073799 A KR1020070073799 A KR 1020070073799A KR 20070073799 A KR20070073799 A KR 20070073799A KR 20090010569 A KR20090010569 A KR 20090010569A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
semiconductor layer
semiconductor
emitting device
Prior art date
Application number
KR1020070073799A
Other languages
English (en)
Inventor
손효근
정흥섭
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020070073799A priority Critical patent/KR20090010569A/ko
Publication of KR20090010569A publication Critical patent/KR20090010569A/ko

Links

Images

Abstract

본 발명의 실시 예는 반도체 발광소자 및 그 제조 방법에 관한 것이다.
본 발명의 실시 예에 따른 반도체 발광소자는, 표면이 요철 형상으로 형성된 제 1반도체층; 상기 제 1반도체층 위에 형성된 요철 구조의 반사체층; 상기 요철 구조의 반사체층 위에 형성된 발광 구조물을 포함한다.
질화물, 반도체, 발광소자, 요철 구조, 반사체층

Description

반도체 발광소자 및 그 제조방법{semiconductor light emitting device and fabrication method thereof}
본 발명의 실시 예는 반도체 발광소자 및 그 제조 방법에 관한 것이다.
일반적으로 반도체 발광소자는 자외선, 청색 및 녹색 영역을 포괄하는 발광 영역을 가진다. 특히, GaN계 질화물 반도체 발광소자는 그 응용 분야에 있어서 청색/녹색 LED의 광소자 및 MESFET(Metal Semiconductor Field Effect Transistor), HEMT (Hetero junction Field - Effect Transistors) 등의 고속 스위칭 소자, 고출력 소자에 응용되고 있다.
도 1은 종래 반도체 발광소자를 나타낸 도면이다.
도 1을 참조하면, 반도체 발광소자(10)는 사파이어 기판(11) 위에 n형 반도체층(13), 활성층(15) 및 p형 반도체층(17)을 형성하게 된다. 부분 식각 공정을 통해 상기 n형 반도체층(13) 위에 n형 전극(19) 및 p형 반도체층(17) 위에 p형 전극(21)이 형성된다.
이러한 반도체 발광소자(10)는 p형 전극(21) 및 n형 전극(19)에 전압을 인가하면, p형 반도체층(17)과 n형 반도체층(13) 사이에 순방향 바이어스(forward bias)가 걸리게 된다. 이때 상기 활성층(15)에서 전자 및 정공들이 재 결합(recombination)되어 광을 방출하게 된다.
이러한 반도체 발광소자(10)는 내부에 흐르는 전류로부터 많은 양의 빛을 얻기 위해 내부 양자효율(internal quantum efficiency)이 높아야 하고, 발광 빛이 발광 소자의 외부로 빠져나오도록 하는 적출효율(extraction efficiency)이 높아야 한다. 이를 위해 사파이어 기판(11) 및 n형 반도체층(13) 사이에 결정성이 우수한 반도체층을 성장시켜 발광 소자의 내부 양자 효율을 높이고, 반도체층의 기하학적 구조를 변형시킴으로써, 발광 빛의 내부 전반사(total internal reflection) 비율을 줄여 발광 소자의 적출 효율을 높여주어야 한다.
그러나, 이종기판상에 성장되는 종래의 질화물 반도체층은 사파이어와 격자 상수 및 열팽창 계수의 차이로 인해 108 내지 109/cm2 정도로 높은 밀도의 관통 전위(threading dislocation)를 포함하고 있다.
또한 종래 반도체 발광 소자에서는 활성층에서 발산된 빛의 많은 양이 발광 소자의 외부로 잘 빠져나가지 못하고, 내부에서 전반사를 일으키며 순환하다가 소멸되는 문제가 있다.
본 발명의 실시 예는 발광 구조물의 하부에 요철 구조를 갖는 반사체층을 포함하는 반도체 발광소자 및 그 제조 방법을 제공한다.
본 발명의 실시 예는 발광 구조물의 하부에 요철 구조를 갖고 다른 반도체층과 이종 접합된 반사체층을 포함하는 반도체 발광소자 및 그 제조 방법을 제공한다.
본 발명의 실시 예는 발광 구조물의 하부에 형성된 요철 구조의 반사체층에 의해 발광된 빛을 반사, 산란 또는 굴절시켜 줌으로써, 내부 전반사 비율을 감소시켜 주어, 발광 다이오드의 적출효율을 개선시켜 줄 수 있도록 한 반도체 발광소자 및 그 제조방법을 제공한다.
본 발명의 실시 예에 따른 반도체 발광소자는, 표면이 요철 형상으로 형성된 제 1반도체층; 상기 제 1반도체층 위에 형성된 요철 구조의 반사체층; 상기 요철 구조의 반사체층 위에 형성된 발광 구조물을 포함한다.
본 발명의 실시 예에 따른 반도체 발광소자 제조방법은 요철 표면 구조를 갖는 제 1반도체층을 형성하는 단계; 상기 제 1반도체층 위에 요철 구조의 반사체층을 형성하는 단계; 상기 요철 구조의 반사체층 위에 발광 구조물을 형성하는 단계를 포함한다.
본 발명에 의한 반도체 발광소자 및 그 제조방법에 의하면, 발광 구조물 하부에 결정성이 높은 반도체층을 제공함으로써, 내부 양자 효율과 신뢰성을 개선할 수 있다.
또한 발광 구조물 하부의 반사체층에 의해 빛이 반사, 산란 또는 굴절되도록 함으로서, 내부 전반사 비율을 감소시켜 주어 발광 소자의 적출 효율을 개선할 수 있다.
본 발명의 실시 예에 따른 반도체 발광소자는, 표면이 요철 형상으로 형성된 제 1반도체층; 상기 제 1반도체층 위에 형성된 요철 구조의 반사체층; 상기 요철 구조의 반사체층 위에 형성된 발광 구조물을 포함한다.
본 발명의 실시 예에 따른 반도체 발광소자 제조방법은 요철 표면 구조를 갖는 제 1반도체층을 형성하는 단계; 상기 제 1반도체층 위에 요철 구조의 반사체층을 형성하는 단계; 상기 요철 구조의 반사체층 위에 발광 구조물을 형성하는 단계를 포함한다.
이하 첨부된 도면을 참조하여 본 발명을 설명하면 다음과 같다.
도 2는 본 발명 실시 예에 따른 반도체 발광소자를 나타낸 도면이다.
도 2를 참조하면, 반도체 발광소자(100)는 기판(110), 요철 표면 구조의 제 1반도체층(120), 요철 구조의 반사체층(130), 도전형 제 2반도체층(140), 활성층(150), 도전형 제 3반도체층(160)을 포함한다.
상기 기판(110)은 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있으며, 발광 구조물 생성 후 제거될 수도 있다.
상기 기판(110) 위에는 마스크 패턴(112)이 형성된다. 상기 마스크 패턴(112)은 Si02, Si0x, SiN2, SiNx, SiOxNy 또는 금속물질로 이루어진 군에서 선택될 수 있다. 여기서, 상기 마스크 패턴(112)의 평면 형상은 사각형, 오각형 등의 다각형 또는/및 원 형태로 형성될 수 있다.
상기 마스크 패턴(112)이 형성된 기판(110) 위에 제 1반도체층(120)을 형성하게 된다. 상기 제 1반도체층(120)은 GaN, InN, AlN, InGaN, AlGaN, 또는 InAlGaN으로 이루어진 군에서 선택될 수 있다. 또한 제 1반도체층(120)은 도펀트가 도핑되지 않는 언도프드 반도체층이나 n형 또는 p형 도펀트가 도핑된 도전형 반도체층을 포함한다.
이러한 제 1반도체층(120)은 저결함 반도체층으로서, 마스크 패턴(112)이 형성되지 않는 영역부터 제 1하부도체층(도 5의 122) 이 형성된 후, 상기 제 1하부도체층이 일정 높이로 형성되면 제 1상부 반도체층(도 5의 124)이 형성되어, 이웃한 제 1상부 반도체층과 봉합됨으로써, 제 1반도체층(120)의 표면이 요철 형상으로 형성되어 진다.
이러한 제 1반도체층(120)의 표면(126)은 요철 구조로 형성되는 데, 상기 요 부분의 깊이는 0<깊이≤10um로 형성될 수 있으며, 요와 요 사이의 주기 또는 철과 철 사이의 주기는 0< 주기 ≤20um로 형성될 수 있다. 또한 제 1반도체층(120)의 관통 전위 밀도는 a ×107/cm2 이하이며, 상기 a는 0<a≤10이 된다. 즉, 관통 전위 밀도는 ~108/cm2이 될 수 있다.
상기 기판(110) 위의 제 1반도체층(120)은 ELO(epitaxial lateral overgrowth) 방식과, PSS (patterned sapphire substrate)를 이용하는 LEPS (lateral epitaxy on patterned sapphire substrate) 방식과, PE(pendeo-epitaxy) 방식과, 패턴된 기판(예: Si)을 이용하는 CE(cantilever epitaxy) 방식 등 다양한 선택적 성장기술을 이용하여 성장될 수 있다.
상기 기판(110)과 제 1반도체층(120) 사이에는 버퍼층(미도시)이 형성될 수 있다. 상기 버퍼층은 상기 기판(110)과의 격자 상수 차이를 줄여주기 위한 층으로서, GaN 버퍼층, AlN 버퍼층, AlGaN 버퍼층, InGaN 버퍼층 등이 선택적으로 형성될 수 있다. 이러한 버퍼층은 형성되지 않을 수도 있다.
상기 요철 구조의 반사체층(130)은 제 1반도체층(120)과 이종 접합을 이룬 제 1반도체층만으로 이루어진 단일층이거나 제 1반사층(131) 및 제 2반사층(132)의 페어(pair)가 이종 접합으로 형성된 멀티 층(예: 10pair)으로 구현될 수 있으며, 멀티 층인 경우 주기적으로 이종 접합을 이룬 초격자(supper lattice) 구조일 수 있다. 또는 요철 구조 반사체층(130)은 주기성을 갖지 않는 층들로 형성될 수 있으며, 또한 DBR(Distributed-Bragg Reflector) 주기를 만족하는 요철 구조 DBR 층일 수도 있다.
이러한 요철 구조의 반사체층(130)의 적어도 한 층은 GaN, InN, AlN, InGaN, AlGaN, 또는 InAlGaN으로 이루어진 군에서 선택될 수 있으며, 각 층이 연속적인 요철 구조로 형성된다. 다른 예로서, 상기 요철 구조의 반사체층(130)은 적어도 한 층이 Si02, Si0x, SiN2, SiNx, Si0xNy 또는 금속물질(예: 텅스텐)로 이루어진 군에서 선택될 수 있다.
여기서, 요철 구조의 반사체층(130)의 제 1반사층(131)과 제 2반사층(132)은 하나의 페어(pair)를 이루며, 상기 제 1반사층(131)은 제 1반도체층(120)의 표면에 제 1반도체층(120)과 다른 재료로 적층되며, 상기 제 2반사층(132)은 제 1반사층(131)과 다른 재료로 적층되거나 제 1반도체층(120)과 동일한 재료로 적층될 수 있다. 이러한 요철 구조의 반사체층(130)은 예컨대, InGaN층 및 GaN층으로 이루어진 초격자 구조로 형성될 수도 있다.
또한 도전형 제 2반도체층(140)의 아래에 형성되는 마지막 제 1반사층(133)은 상기 제 2반도체층(140) 및 제 2반사층(132)과는 다른 재료로 형성되고 제 1반사층(131)과 동일한 재료로 형성될 수 있다. 여기서 상기 요철 구조의 반사체층(130)의 최상층은 제 1반사층(131) 또는 제 2반사층(132)의 재료로 구현할 수 있다.
상기 요철 구조 반사체층(130) 위에는 발광 구조물이 형성된다. 상기 발광 구조물은 도전형 제 2반도체층(140), 활성층(150), 도전형 제 3반도체층(160)을 포함한다.
상기 도전형 제 2반도체층(140)은 요철 구조 반사체층(130) 위에 형성된다. 상기 도전형 제 2반도체층(140)은 적어도 한 층 이상의 n형 반도체층으로 구현될 수 있으며, 상기 n형 반도체층은 GaN, AlGaN, InGaN 등 중에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트가 선택적으로 도핑된다.
여기서 상기 도전형 제 2반도체층(140) 위에는 활성층(150)이 형성된다. 상기 활성층(150)은 단일 양자 우물 구조 또는 다중 양자 우물 구조로 형성된다. 상기 활성층(150)은 InGaN으로 이루어진 양자 우물층과 GaN으로 이루어진 양자 장벽층이 교대로 형성되며, 다중 양자우물 구조인 경우 양자 우물층 및 양자 장벽층의 주기가 10주기로 형성될 수 있다. 상기 활성층(150)의 양측에는 클래드층이 각각 형성될 수도 있다.
상기 활성층(150) 위에는 도전형 제 3반도체층(160)이 형성된다. 상기 도전형 제 3반도체층(160)은 적어도 한 층 이상의 p형 반도체층으로 구현될 수 있으며, 상기 p형 반도체층은 GaN, AlGaN, InGaN 등 중에서 선택될 수 있으며, p형 도펀트(예: Mg, Ze)가 도핑된다.
이러한 반도체 발광소자(100)는 수평형 반도체 발광소자로 구현될 경우, 상기 도전형 제 3반도체층(160)에서 도전형 제 2반도체층(140)의 일 부분까지 부분 시각하여 노출시키고, 도전형 제 2반도체층(140)에 제 1전극을 형성하며, 도전형 제 3반도체층(160)에 제 2전극을 형성할 수 있다.
또한 수직형 반도체 발광소자로 구현될 경우 도전형 제 3반도체층(160) 위에 제 2전극과 기판 기능을 수행하는 전도성 지지기판(미도시)을 형성한 후, 상기 기판(110)을 레이저 리프트 오프(LLO) 방법으로 제거한 후, 제 1전극을 형성하게 된 다.
또한 반도체 발광소자는 pn 접합 구조 또는 np 접합 구조로 구현할 수 있으며, 도전형 제 3반도체층(160) 위에 도전형 제 4반도체층을 형성하여, npn 또는 pnp 등의 구조로 형성할 수도 있다.
한편, 본 발명의 실시 예에 따른 반도체 발광소자의 제조 과정에 대하여 도 3 내지 도 7을 참조하여 설명하기로 한다.
도 3은 본 발명의 실시 예에 따른 기판 위에 마스크층이 형성된 단면도이고, 도 4는 도 3의 마스크층의 식각에 따른 마스크 패턴을 나타낸 측 단면도이다.
도 3 및 도 4를 참조하면, 기판(110) 위에 성장 마스크 물질을 PECVD 또는 스퍼터링 장비를 이용하여 성장 마스크층(111)으로 증착하게 되며, 상기 증착된 성장 마스크층(111)은 소정의 패턴으로 건식 또는 습식 식각 공정을 수행하여 마스크 패턴(112)이 형성된다. 여기서, 상기 마스크 물질은 Si02, Si0x, SiN2, SiNx, SiOxNy 또는 금속물질(예: 텅스텐) 중에서 선택될 수 있다.
여기서, 상기 마스크 패턴(112)은 평면 형상이 삼각형, 사각형, 오각형 등 다각형이나 원형 형상을 포함하며 서로 소정 간격으로 이격된다. 또한 마스크 패턴(112)의 두께는 수십 nm ~ 수백 nm로 형성될 수 있다. 본 발명의 실시 예에서는 이에 대해 한정하지 않는다.
도 5는 본 발명의 실시 예에 따른 기판 위에 요철 구조의 제 1반도체층(120)을 나타낸 단면도이다.
도 5를 참조하면, 상기 마스크 패턴(112)이 형성된 기판(110) 위에는 요철 표면의 제 1반도체층(120)이 형성된다. 상기 제 1반도체층(120)은 제 1하부도체층(122) 및 제 1상부 반도체층(124)을 포함하며, 상기 제 1하부도체층(122)은 마스크 패턴(112)이 형성되지 않는 영역부터 수직 방향으로 좀더 성장이 촉진되어 성장하게 되며, 제 1상부 반도체층(124)은 제 1하부도체층(122) 사이 및 상기 마스크 패턴(124) 위에 수평 방향으로 성장이 좀더 촉진되어 성장되므로, 제 1상부 반도체층(124)은 다른 제 1상부 반도체층과 봉합된다. 이러한 제 1상부 반도체층(124)의 표면(126)은 요철 형상으로 형성될 수도 있다.
상기 제 1반도체층(120)은 예컨대, MOCVD 장비를 이용하여 소정의 성장 온도(예: 500~1200℃)에서 NH3 및 TMGa를 공급하여 제 1하부 GaN 반도체층(122)을 1um 이상으로 성장되고 제 1상부 GaN 반도체층(124)의 성장도 함께 진행시켜 준다. 이때, 제 1상부 GaN 반도체층(124)이 수평 방향의 성장이 촉진되어 성장되면서 다른 제 1상부 GaN 반도체층과 봉합될 수 있다. 이때 상기 제 1상부 GaN 반도체층(124)의 표면이 요철 형상일 때 성장 단계를 멈추어 줌으로써, 제 1반도체층(120)의 표면(126)이 요철 형상으로 형성될 수 있다.
이러한 제 1반도체층(120)은 GaN, InN, AlN, InGaN, AlGaN, 또는 InAlGaN으로 이루어진 군에서 선택될 수 있다. 또한 제 1반도체층(120)은 도펀트가 도핑되지 않는 언도프드 반도체층이나 n형(또는 p형) 도펀트가 도핑된 도전형 반도체층으로 구현될 수 있다. 여기서, 기판(110) 위의 제 1반도체층(120)은 ELO(epitaxial lateral overgrowth) 방식과, PSS(patterned sapphire substrate)를 이용하는 LEPS (lateral epitaxy on patterned sapphire substrate) 방식과, PE(pendeo-epitaxy) 방식과, 패턴된 기판(예: Si)을 이용하는 CE(cantilever epitaxy) 방식 등 다양한 선택적 성장기술 중 어느 하나를 이용하여 선택적으로 성장될 수 있다. 또한 기판 위의 패턴은 다양한 패턴으로 형성할 수 있다.
이러한 제 1반도체층(120)의 표면은 요철 구조로 형성되는 데, 상기 요 부분의 깊이는 0<깊이≤10um로 형성될 수 있으며, 요와 요 사이의 주기 또는 철과 철 사이의 주기는 0< 주기 ≤20um로 형성될 수 있다. 이러한 요철의 사이즈 및 주기는 제한하지 않는다. 또한 제 1반도체층(120)은 성장 도중에 관통 전위(121)가 반도체층의 수평 성장 촉진에 의해 수평 전위(123)로 꺾이게 되므로, 제 1반도체층(120)의 요철 표면을 관통하는 관통 전위 밀도가 감소될 수 있다. 예컨대, 제 1반도체층(120)의 관통 전위 밀도는 a ×107/cm2이하이며, 상기 a는 0<a≤10이 된다. 즉, 관통 전위 밀도는 ~108/cm2이 될 수 있다.
상기 제 1반도체층(120)의 제 1하부도체층(122)의 단면 형상은 삼각형, 사다리꼴, 사각형 등으로 제조할 수 있는 데, 요철 구조의 단면 형상을 위해 삼각형 형상으로 제공할 수 있다. 그리고, 도 8의 (a)(b)는 본 발명의 실시 예에 따른 제 1반도체층의 평면도 및 부분 단면도를 SEM(scanning electron microscope)을 측정하여 나타낸 도면으로, 제 1반도체층(120)의 표면(126)은 요 부분이 마스크 패턴(112) 영역에 형성되고, 철 부분이 마스크 패턴(112)의 사이의 영역에 형성된다.
여기서, 상기 제 1반도체층(120)과 기판(110) 사이에는 GaN 버퍼층이 형성될 수 있다. 이러한 GaN 버퍼층은 500~600℃에서 20~30nm로 수직 성장될 수 있다.
도 6은 본 발명의 실시 예에 따른 제 1반도체층(120) 위에 요철 구조의 반사체층(130)을 형성하는 예를 나타낸 단면도이다.
도 6을 참조하면, 요철 구조의 반사체층(130)은 제 1반도체층(120)과 이종접합을 이룬 제 1반도체층만으로 이루어진 단일층이거나 적어도 두 개의 반사층(131,132)이 하나의 페어로 이종 접합을 이루는 멀티 층으로 구현될 수 있으며, 멀티 층일 경우 주기적으로 이종 접합을 이룬 초격자 구조이거나 주기성을 갖지 않는 층들의 구조로 형성될 수 있다. 또는 요철 구조의 반사체층(130)은 DBR 주기를 만족하는 요철구조의 DBR 층일 수도 있다.
상기 요철 구조의 반사체층(130)은 각 층이 GaN, InN, AlN, InGaN, AlGaN, 또는 InAlGaN으로 이루어진 군에서 선택될 수 있으며, 연속적인 요철 구조로 형성된다.
여기서, 요철 구조의 반사체층(130)의 제 1반사층(131)은 제 1반도체층(120)과 이종 접합되며, 제 2반사층(132)은 제 1반사층(131)과 이종 접합된다. 여기서, 제 2반사층(132)은 제 1반도체층(120)과 동일한 물질로 구현될 수도 있다. 또한 요철 구조의 반사체층(130)의 마지막 제 1반사층(133)은 도전형 제 2반도체층(120)과 이종 접합되는 물질로 형성될 수 있다.
상기 요철 구조의 반사체층(130)의 위에는 도 7에 도시된 바와 같이, 발광 구조물이 형성된다. 상기 발광 구조물은 도전형 제 2반도체층(140), 활성층(150) 및 도전형 제 3반도체층(160)을 포함한다.
상기 도전형 제 2반도체층(140)은 n형 반도체층으로서, n형 도펀트가 도핑된 GaN층, AlGaN, InGaN 등에서 선택적으로 형성될 수 있다. 상기 도전형 제 2반도체층(140)이 요철 구조의 반사체층(130) 위에 형성될 때, 성장 온도를 점차 높여 줌으로써, 도전형 제 2반도체층(140)의 표면이 평탄한 표면으로 형성되게 된다.
상기 도전형 제 2반도체층(140) 위에는 활성층(150)이 형성된다.상기 활성층(150)은 양자 우물층 및 양자 장벽층의 주기를 갖고, 단일 또는 다중 양자 우물 구조로 형성될 수 있다.
상기 활성층(150) 위에는 도전형 제 3반도체층(160)이 형성된다. 상기 도전형 제 3반도체층(160)은 p형 반도체층으로 구현될 수 있으며, 상기 p형 반도체층은 p형 도펀트가 도핑된 GaN, AlGaN, InGaN 등에서 선택될 수 있다.
도 9는 본 발명의 실시 예에 따른 반도체 발광소자(100A)의 제 1변형 예를 나타낸 도면이다. 이러한 제 1변형 예는 도 2와 동일 부분에 대해서는 동일 부호로 처리하며 중복 설명은 생략하기로 한다.
상기 반도체 발광소자(100A)의 요철 구조 반사체층(130a)은 제 1반사층(131a) 및 제 2반사층(132a)이 하나의 페어 또는 주기로 단일 층 또는 멀티 층으로 구현될 수 있으며, 제 1반사층(131a)은 Si02, Si0x, SiN2, SiNx, Si0xNy 또는 금속물질(예: 텅스텐)로 이루어진 군에서 선택될 수 있으며, 제 2반사층(132a)은 GaN, InN, AlN, InGaN, AlGaN, 또는 InAlGaN으로 이루어진 군에서 선택될 수 있다. 상기 제 1반사층(131a)은 요철 구조가 불연속적인 패턴으로 형성된다.
그리고, 상기 요철 구조의 반사체층(130a)의 최상층은 마지막 제 1반사층(133a)일 수 있고, 도전형 제 2반도체층(140)과 다른 물질을 갖는 제 2반사층으 로 형성할 수 있다. 또한 상기 제 1반사층(131a)은 층 형상이 아닌 다면체, 곡면체 등 임의의 기하학적 형태로 형성되거나 적정 크기의 입자들로 형성될 수 있다.
도 10은 본 발명의 실시 예에 따른 반도체 발광소자(100B)의 제 2변형 예이다. 이러한 제 2변형 예는 도 2와 동일한 부분에 대해서는 동일 부호로 처리하고 중복 설명은 생략하기로 한다.
상기 반도체 발광소자(100B)는 기판(110) 위에 버퍼층(114)을 형성하고, 상기 버퍼층(114) 위에 마스크층을 형성한 후 식각 공정을 통해 소정 형상의 마스크 패턴(112a)을 형성해 준다. 여기서 버퍼층(114)은 GaN 버퍼층, AlN 버퍼층, AlGaN 버퍼층, InGaN 버퍼층 중에서 선택적으로 형성될 수 있다.
상기 버퍼층(114) 위에 마스크 패턴(112a)이 형성되면, 상기 버퍼층(114) 및 마스크 패턴(112a) 위에 제 1반도체층(120)이 형성되어 진다. 여기서, 제 1반도체층(120)은 ELO 방식을 이용하여 성장될 수 있다.
도 11은 본 발명의 실시 예에 따른 반도체 발광소자(100C)의 제 3변형 예이다.
도 11을 참조하면, 반도체 발광소자(100C)는 기판(110a) 위에 요철 패턴으로 형성되고, 상기 철 패턴(115) 위에 제 1하부도체층(112) 및 제 1상부 반도체층(114)으로 이루어진 제 1반도체층(120)이 형성된다. 여기서, 상기 제 1반도체층(120)은 LEPS(lateral epitaxy on patterned sapphire substrate) 방식을 이용하여 성장된다.
도 12는 본 발명의 실시 예에 따른 반도체 발광소자(100D)의 제 4변형 예이 다.
도 12를 참조하면, 반도체 발광소자(100D)는 요철 형상을 갖는 기판(110a)의 철 패턴(115a) 위에 마스크 패턴(116)을 형성해 줌으로써, 제 1반도체층(120)은 요 부분부터 수직 성장된 후 요철 패턴에 수평 성장하게 된다.
이러한 실시 예에서는 발광구조물 하부의 반도체층에 대한 결정성을 향상시키고, 기하학적인 형태를 변형시켜 줌으로써, 발광 효율 및 신뢰성을 개선시킬 수 있다.
본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "directly"와 "indirectly"의 의미를 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
이상에서 본 발명에 대하여 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다.
예를 들어, 본 발명의 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 종래 반도체 발광소자의 측 단면도.
도 2는 본 발명의 실시 예에 따른 반도체 발광소자의 측 단면도.
도 3 내지 도 7은 본 발명의 실시 예에 따른 반도체 발광소자의 제조 과정을 나타낸 단면도.
도 8의 (a)(b)는 본 발명의 실시 예에 따른 반도체 발광소자에 있어서, SEM으로 촬영한 제 1반도체층의 평면도 및 부분 측 단면도를 나타낸 도면.
도 9는 본 발명의 실시 예에 따른 반도체 발광소자의 제 1변형 예를 나타낸 단면도.
도 10은 본 발명의 실시 예에 따른 반도체 발광소자의 제 2변형 예를 나타낸 단면도.
도 11은 본 발명의 실시 예에 따른 반도체 발광소자의 제 3변형 예를 나타낸 단면도.
도 12는 본 발명의 실시 예에 따른 반도체 발광소자의 제 4변형 예를 나타낸 단면도.
<도면의 주요 부분에 대한 부호의 설명>
100,100A,100B,100C,100D : 반도체 발광소자
110,110a : 기판 112,112a,116 : 마스크 패턴
114 : 버퍼층 115,115a : 요철 패턴
120 : 제 1반도체층 122 : 제 1하부도체층
124 : 제 1상부 반도체층 130 : 반사체층
140 : 도전형 제 2반도체층 150 : 활성층
160 : 도전형 제 3반도체층

Claims (27)

  1. 표면이 요철 형상으로 형성된 제 1반도체층;
    상기 제 1반도체층 위에 형성된 요철 구조의 반사체층;
    상기 요철 구조의 반사체층 위에 형성된 발광 구조물을 포함하는 반도체 발광소자.
  2. 제 1항에 있어서,
    상기 제 1반도체층 아래에는 상기 제 1반도체층의 요 영역에 대응되는 마스크 패턴이 형성된 기판을 포함하는 반도체 발광소자.
  3. 제 2항에 있어서,
    상기 마스크 패턴은 SiO2, SiOx, SiN2, SiNx, SiOxNy 또는 금속물질 중에서 선택적으로 형성되는 반도체 발광소자.
  4. 제 1항에 있어서,
    상기 제 1반도체층은 GaN, InN, AlN, InGaN, AlGaN 또는 InAlGaN 중에서 적어도 하나를 포함하는 반도체 발광소자.
  5. 제 2항에 있어서,
    상기 제 1반도체층은 기판 위의 마스크 패턴 사이에 성장되는 제 1하부도체층 및, 상기 제 1하부도체층 및 마스크 패턴 위에 성장되어 수평 방향으로 인접 반도체층과 요철 표면 형태로 봉합되는 제 1상부 반도체층을 포함하는 반도체 발광 소자.
  6. 제 5항에 있어서,
    상기 제 1하부도체층은 경사진 구조를 갖는 삼각형 단면 형상으로 형성되는 반도체 발광소자.
  7. 제 2항에 있어서,
    상기 기판 위 또는 제 1반도체층 아래에 형성된 버퍼층을 포함하는 반도체 발광소자.
  8. 제 2항에 있어서,
    상기 기판은 Al203, GaN, SiC, ZnO, Si, GaP, InP 또는 GaAs으로 이루어진 군에서 선택되는 반도체 발광소자.
  9. 제 1항에 있어서,
    상기 제 1반도체층의 관통 전위 밀도는 a×107/cm2 이하이며, 상기 0< a ≤10 인 반도체 발광소자.
  10. 제 1항에 있어서,
    상기 제 1반도체층의 요 깊이는 0<깊이<10um이며,
    상기 요 또는 철 간의 주기는 0<주기<20um인 반도체 발광 소자.
  11. 제 1항에 있어서,
    상기 요철 구조의 반사체층은 적어도 두 개의 반사층이 하나의 페어로 서로 이종 접합된 멀티층으로 형성되는 반도체 발광 소자.
  12. 제 1항 또는 제 11항에 있어서,
    상기 요철 구조의 반사체층은 GaN, InN, AlN, InGaN, AlGaN, 또는 InAlGaN으로 이루어진 군에서 각각 선택된 초격자 구조로 형성되는 반도체 발광소자.
  13. 제 1항에 있어서,
    상기 요철 구조의 반사체층은 그 반도체층의 위/아래에 형성된 반도체층과 이종 접합되는 반도체 발광소자.
  14. 제 1항에 있어서,
    상기 요철 구조의 반사체층은 적어도 한 층이 연속적인 요철 구조 또는 불연 속적인 요철 구조로 형성되는 반도체 발광소자.
  15. 제 14항에 있어서,
    상기 불연속적인 요철 구조의 반사체층은 SiO2, SiOx, SiN2, SiNx, Si0xNy 또는 금속 물질로 이루어진 군에서 선택되는 반도체 발광소자.
  16. 제 1항에 있어서,
    상기 발광 구조물은 요철 구조의 반사체층 위에 형성된 도전형 제 2반도체층; 상기 도전형 제 2반도체층 위에 형성된 활성층; 상기 활성층 위에 형성된 도전형 제 3반도체층을 포함하는 반도체 발광소자.
  17. 제 1항에 있어서,
    상기 요철 구조의 반사체층은 주기적으로 이종 접합된 초 격자 구조, 주기성을 갖지 않는 멀티 층 및 DBR(Distributed-Bragg Reflector) 주기를 갖는 층들 중에서 적어도 하나로 형성되는 반도체 발광소자.
  18. 제 2항에 있어서,
    상기 기판은 요철 형상의 패턴이 일체로 형성되며,
    상기 요 또는 철 형상의 패턴에 마스크 패턴이 형성된 반도체 발광소자.
  19. 요철 표면 구조를 갖는 제 1반도체층을 형성하는 단계;
    상기 제 1반도체층 위에 요철 구조의 반사체층을 형성하는 단계;
    상기 요철 구조의 반사체층 위에 발광 구조물을 형성하는 단계를 포함하는 반도체 발광소자 제조방법.
  20. 제 19항에 있어서,
    상기 제 1반도체층의 아래에는, 기판 위에 마스크 층을 형성하는 단계; 상기 마스크층을 식각하여 마스크 패턴을 형성하는 단계를 포함하는 반도체 발광소자 제조방법.
  21. 제 20항에 있어서,
    상기 제 1반도체층은 기판 위의 마스크 패턴이 형성되지 않는 영역부터 제 1하부도체층을 형성하는 단계; 상기 제 1하부도체층 및 마스크 패턴 위에 요철 표면 구조의 제 1상부 반도체층을 형성하는 단계를 포함하는 반도체 발광소자 제조방법.
  22. 제 19항에 있어서,
    상기 요철 구조의 반사체층은 GaN, InN, AlN, InGaN, AlGaN, 또는 InAlGaN으로 이루어진 군을 이용하여 초격자 구조로 이종 접합된 반사층을 포함하며,
    상기 이종 접합된 반사층은 단일 층 또는 멀티 층으로 형성되는 반도체 발광 소자 제조방법.
  23. 제 19항에 있어서,
    상기 요철 구조의 반사체층은 이종 접합된 두 개의 반사층을 포함하며,
    상기 반사층 중 적어도 한 층은 SiOs, SiOx, SiN2, SiNx, Si0xNy 또는 금속 물질로 이루어진 군에서 선택되며, 나머지 한 층은 GaN, InN, AlN, InGaN, AlGaN, 또는 InAlGaN로 이루어진 군에서 선택되는 반도체 발광소자 제조방법.
  24. 제 22항 또는 제23항에 있어서,
    상기 요철 구조의 반사체층은 위/아래에 형성된 반도체층과 이종 접합되는 반도체 발광소자 제조방법.
  25. 제 19항에 있어서,
    상기 요철 구조의 반사체층은 주기적으로 이종 접합된 초 격자 구조, 주기성을 갖지 않는 멀티 층 및 DBR(Distributed-Bragg Reflector) 주기를 갖는 층들 중에서 적어도 하나로 형성되는 반도체 발광소자 제조방법.
  26. 제 19항에 있어서,
    상기 발광 구조물은 복수개의 도전형 반도체층 사이에 활성층이 개재되는 pn 접합 구조, np 접합 구조, pnp 접합 구조, npn 접합 구조 중 적어도 하나를 포함하는 반도체 발광소자 제조방법.
  27. 제 20항에 있어서,
    상기 기판 위의 제 1반도체층은 ELO(epitaxial lateral overgrowth) 방식과, PSS (patterned sapphire substrate)를 이용하는 LEPS(lateral epitaxy on patterned sapphire substrate) 방식과, PE(pendeo-epitaxy) 방식과, 패턴된 기판을 이용하는 CE(cantilever epitaxy) 방식 중 어느 하나로 성장되는 반도체 발광소자 제조방법.
KR1020070073799A 2007-07-24 2007-07-24 반도체 발광소자 및 그 제조방법 KR20090010569A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070073799A KR20090010569A (ko) 2007-07-24 2007-07-24 반도체 발광소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070073799A KR20090010569A (ko) 2007-07-24 2007-07-24 반도체 발광소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20090010569A true KR20090010569A (ko) 2009-01-30

Family

ID=40489727

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070073799A KR20090010569A (ko) 2007-07-24 2007-07-24 반도체 발광소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20090010569A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090272993A1 (en) * 2008-05-02 2009-11-05 Cheong Hung Seob Semiconductor light emitting device
CN102194959A (zh) * 2010-03-10 2011-09-21 Lg伊诺特有限公司 发光器件及其制造方法、发光器件封装以及照明系统
KR20140018535A (ko) * 2012-08-02 2014-02-13 엘지이노텍 주식회사 발광 소자
US9496486B2 (en) 2012-12-21 2016-11-15 Intel Corporation Perpendicular spin transfer torque memory (STTM) device having offset cells and method to form same
KR20180133649A (ko) * 2017-06-07 2018-12-17 광주과학기술원 마이크로 led 어레이의 제조 방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090272993A1 (en) * 2008-05-02 2009-11-05 Cheong Hung Seob Semiconductor light emitting device
US8263989B2 (en) * 2008-05-02 2012-09-11 Lg Innotek Co., Ltd. Semiconductor light emitting device
US8563997B2 (en) 2008-05-02 2013-10-22 Lg Innotek Co., Ltd. Semiconductor light emitting device
CN102194959A (zh) * 2010-03-10 2011-09-21 Lg伊诺特有限公司 发光器件及其制造方法、发光器件封装以及照明系统
US8350274B2 (en) 2010-03-10 2013-01-08 Lg Innotek Co., Ltd. Light emitting device, method of manufacturing the light emitting device, light emitting device package, and lighting unit
KR20140018535A (ko) * 2012-08-02 2014-02-13 엘지이노텍 주식회사 발광 소자
US9496486B2 (en) 2012-12-21 2016-11-15 Intel Corporation Perpendicular spin transfer torque memory (STTM) device having offset cells and method to form same
KR20180133649A (ko) * 2017-06-07 2018-12-17 광주과학기술원 마이크로 led 어레이의 제조 방법

Similar Documents

Publication Publication Date Title
JP3852000B2 (ja) 発光素子
KR101020961B1 (ko) 반도체 발광소자 및 그 제조방법
US8519412B2 (en) Semiconductor light-emitting device and method for manufacturing thereof
KR100580751B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
US9130115B2 (en) Light-emitting diode with textured substrate
KR101154596B1 (ko) 반도체 발광소자 및 그 제조방법
KR100986557B1 (ko) 반도체 발광소자 및 그 제조방법
KR20090010284A (ko) 반도체 발광소자 및 그 제조방법
US9385267B2 (en) Light-emitting diode
KR20090016051A (ko) 반도체 발광소자 및 그 제조방법
KR101507129B1 (ko) 발광 다이오드 및 그 제조방법
KR20150058502A (ko) 광전자 소자 및 광전자 소자를 제조하기 위한 방법
JP2011119730A (ja) 発光素子及びその製造方法
KR20090010569A (ko) 반도체 발광소자 및 그 제조방법
KR101072200B1 (ko) 발광소자 및 그 제조방법
KR20090089975A (ko) 반도체 발광소자 및 그 제조방법
KR101382801B1 (ko) 반도체 발광소자 및 그 제조방법
JP6124740B2 (ja) 窒化物半導体発光素子の製造方法、窒化物半導体発光素子および窒化物半導体発光素子用下地基板
KR20110117963A (ko) 질화물 반도체 발광 소자 및 그 제조방법
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
KR20140071161A (ko) 결정방향 정합성을 나타내는 패턴이 형성된 기판을 포함하는 반도체 발광소자 및 이의 제조방법
KR100786102B1 (ko) 발광 다이오드
US9130114B2 (en) Vertical light emitting diode (VLED) dice having confinement layers with roughened surfaces and methods of fabrication
KR101340322B1 (ko) 수평형 파워 led 소자
KR101765903B1 (ko) 발광소자, 그 제조방법 및 발광소자 패키지

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination