KR20150058502A - 광전자 소자 및 광전자 소자를 제조하기 위한 방법 - Google Patents
광전자 소자 및 광전자 소자를 제조하기 위한 방법 Download PDFInfo
- Publication number
- KR20150058502A KR20150058502A KR1020157010774A KR20157010774A KR20150058502A KR 20150058502 A KR20150058502 A KR 20150058502A KR 1020157010774 A KR1020157010774 A KR 1020157010774A KR 20157010774 A KR20157010774 A KR 20157010774A KR 20150058502 A KR20150058502 A KR 20150058502A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- lateral
- mask
- regions
- growth
- Prior art date
Links
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 230000012010 growth Effects 0.000 claims abstract description 81
- 238000000034 method Methods 0.000 claims abstract description 54
- 239000004065 semiconductor Substances 0.000 claims abstract description 42
- 150000004767 nitrides Chemical class 0.000 claims abstract description 38
- 230000006911 nucleation Effects 0.000 claims abstract description 33
- 238000010899 nucleation Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 230000007547 defect Effects 0.000 claims description 61
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 239000002800 charge carrier Substances 0.000 claims description 14
- 235000012239 silicon dioxide Nutrition 0.000 claims description 13
- 239000000377 silicon dioxide Substances 0.000 claims description 13
- 230000008569 process Effects 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 238000004581 coalescence Methods 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 claims 1
- 208000012868 Overgrowth Diseases 0.000 abstract description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 11
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 230000002950 deficient Effects 0.000 description 6
- 229910002601 GaN Inorganic materials 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000002776 aggregation Effects 0.000 description 2
- 238000004220 aggregation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004020 luminiscence type Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- VRAIHTAYLFXSJJ-UHFFFAOYSA-N alumane Chemical compound [AlH3].[AlH3] VRAIHTAYLFXSJJ-UHFFFAOYSA-N 0.000 description 1
- 230000003698 anagen phase Effects 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02647—Lateral overgrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
본 발명은 광전자 소자의 제조 방법에 관한 것으로서,
상기 방법은
- 기판을 준비하는 단계;
- 상기 기판의 표면상에 핵생성층을 제공하는 단계;
- 상기 핵생성층 상에 마스크층을 제공하고 구조화하는 단계;
- 제 1 성장 단계에서 질화물 반도체를 성장시키는 단계, 이 경우 측방향 격자를 형성하는 웨브들이 설치되고, 이러한 웨브들은 성장 방향으로 섹션별로 사다리꼴 단면적들을 가지며; 그리고
- 상기 웨브들 사이 자유 공간들을 폐쇄하기 위하여, 제 2 성장 단계에서 질화물 반도체로 상기 웨브들을 측방향으로 과성장시키는 단계를 포함한다.
상기 방법은
- 기판을 준비하는 단계;
- 상기 기판의 표면상에 핵생성층을 제공하는 단계;
- 상기 핵생성층 상에 마스크층을 제공하고 구조화하는 단계;
- 제 1 성장 단계에서 질화물 반도체를 성장시키는 단계, 이 경우 측방향 격자를 형성하는 웨브들이 설치되고, 이러한 웨브들은 성장 방향으로 섹션별로 사다리꼴 단면적들을 가지며; 그리고
- 상기 웨브들 사이 자유 공간들을 폐쇄하기 위하여, 제 2 성장 단계에서 질화물 반도체로 상기 웨브들을 측방향으로 과성장시키는 단계를 포함한다.
Description
본 발명은 광전자 소자의 제조 방법 및 광전자 소자에 관한 것이다.
질화알루미늄인듐갈륨(AlInGaN)을 기재로 한 발광 다이오드들에서는, 전력이 상승할 경우 방출되는 광 출력은 전력이 선형적(linear)으로 제공될 때보다 적게 증가한다는 사실이 공지되어 있다. 이러한 현상은 수하성(droop)으로 표현된다.
공지된 바에 따르면, 상기와 같은 발광 다이오드들의 선형성(linearity)은 다수의 양자 필름(quantum film)을 갖는 활성 영역들의 사용으로 인해 증가될 수 있다. 이 경우에는 대체로 최대 30개까지의 양자 필름이 제공된다. 양자 필름 시퀀스(quantum film sequence)에서 결정 품질을 일정하게 유지하기 위하여, 개별 양자 필름들 사이에는 (Al)(In)GaN-배리어(barrier)들이 배치된다. 이 경우 배리어들은 전형적으로 3㎚ 내지 5㎚의 두께를 갖는다. 가급적 얇은 배리어들이 바람직한데, 그 이유는 상기 배리어들이 수직 방향으로 이동하는 전하 캐리어(charge carrier)들에 대해 더 적은 압전 배리어(piezo barrier)들을 형성하고, 그에 따라 향상된 수직 전하 캐리어 수송을 허용하기 때문이다. 공지된 바에 따르면, 활성 영역의 평면에서 결정 내 전위 밀도(dislocation density)가 낮으면 낮을수록, 그만큼 배리어들은 더 얇게 형성될 수 있다. 상기 전위 밀도는 전형적으로 20 x 107 ㎝-2 내지 100 x 107 ㎝-2 범위에 있다.
본 발명의 과제는 광전자 소자의 향상된 제조 방법을 제시하는 것이다. 본 발명의 추가 과제는 향상된 광전자 소자를 제공하는 것이다.
상기 과제들은 독립항들의 특징들을 갖는 광전자 소자의 제조 방법 또는 광전자 소자에 의해 해결된다. 바람직한 개선예들은 종속항들에 제시되어 있다.
광전자 소자의 제조 방법은
- 기판을 준비하는 단계;
- 상기 기판의 표면상에 핵생성층(nucleation layer)을 제공하는 단계;
- 상기 핵생성층 상에 마스크층(mask layer)을 제공하고 구조화하는 단계;
- 제 1 성장 단계에서 질화물 반도체(nitride semiconductor)를 성장시키는 단계, 이 경우 측방향 격자(lateral lattice)를 형성하는 웨브(web)들이 설치되고, 이러한 웨브들은 성장 방향으로, 섹션별로 사다리꼴 단면적들을 가지며; 그리고
- 상기 웨브들 사이 자유 공간들을 폐쇄하기 위하여, 제 2 성장 단계에서 질화물 반도체로 상기 웨브들을 측방향으로 과성장(overgrowth)시키는 단계를 포함한다. 바람직하게 상기 광전자 소자의 제조 방법은 측방향으로 가변적인 결함 밀도(defect density)를 갖는 광전자 소자의 제조를 허용한다. 이러한 경우 광전자 소자의, 결함이 많은 측방향 섹션들은 바람직하게 증가된 수직 전류 전도를 가질 수 있다. 상기 결함이 많은 측방향 섹션들로부터 나온 전하 캐리어들은 바람직하게는 결함이 더 적은 측방향 영역들에서 확산될 수 있고, 그리고 이곳에서 방사성으로 재결합할 수 있다.
상기 광전자 소자의 제조 방법의 한 실시예에서, 웨브들 사이 자유 공간들은 각뿔대 모양으로 형성된다. 바람직하게 제 2 성장 단계에서 웨브들의 측방향 과성장은 상기 각뿔대 모양의 자유 공간들과 마주보는 상기 웨브들의 깎은 면에서 전위 결함의 굴절을 야기하며, 이로 인해 상기 각뿔대 모양의 자유 공간들 위쪽 영역들에서는 감소된 결함 밀도가 야기된다.
상기 광전자 소자의 제조 방법의 한 실시예에서, 마스크층의 구조화 시에는 디스크 모양(disk-shaped)의 측방향 마스크 영역들이 설치된다. 이로 인해 바람직하게 제 1 성장 단계 동안 상기 디스크 모양의 측방향 마스크 영역들 위쪽에 자유 공간들이 만들어진다.
상기 광전자 소자의 제조 방법의 한 실시예에서, 디스크 모양의 마스크 영역들은 측방향 육각형 격자 내에 배치된다. 이로 인해 바람직하게 완전한 그리고 균일한 측방향 타일링(tiling)이 나타난다.
상기 광전자 소자의 제조 방법의 한 실시예에서, 디스크 모양의 마스크 영역들은 0.5㎛ 내지 3㎛의 지름으로 설치된다. 이로 인해 바람직하게 감소된 결함 밀도를 갖는 생성되는 측방향 섹션들이 결함이 많은 인접 섹션들로부터 내부로 확산되는 전하 캐리어를 통해 전력을 공급받기에 적합한 크기를 갖는다.
상기 광전자 소자의 제조 방법의 한 실시예에서, 디스크 모양의 마스크 영역들은 0.5㎛ 내지 2㎛의 폭을 갖는 영역들에 의해 서로 분리되는 방식으로 설치된다. 이로 인해 바람직하게 증가된 결함 밀도를 갖는, 생성되는 측방향 섹션들은 충분한 수직 전류 전도와 비발광성 전하 캐리어 재결합 방지로 이루어진 적합한 절충안(compromise)을 허용하는 크기를 갖는다.
상기 광전자 소자의 제조 방법의 한 실시예에서, 제 2 성장 단계는 응집(coalescence)을 촉진시키는 성장 온도에서 실시된다. 이로 인해 바람직하게 제 2 성장 단계에서는 대체로 웨브들 사이 자유 공간들이 성장하여, 상기 자유 공간들의 영역들에 감소된 결함 밀도를 갖는 측방향 섹션들이 생성된다.
상기 광전자 소자의 제조 방법의 한 실시예에서, 제 1 성장 단계는 제 2 성장 단계보다 낮은 온도에서 실시된다. 이로 인해 바람직하게 제 1 성장 단계에서는 대체로 성장이 수직 방향으로 일어나고, 반면에 제 2 성장 단계 동안에는 성장이 측방향으로 우선하여 일어난다.
상기 광전자 소자의 제조 방법의 한 실시예에서, 제 2 성장 단계 후에는 발광활성층을 포함하는 기능성 연속층이 증착된다. 이로 인해 바람직하게 결함이 많은 측방향 섹션들 위쪽에 배치된, 발광활성층의 영역들에는 결함이 더 적은 측방향 섹션들 위쪽 영역들보다 더 많은 수의 V자형 결함이 야기된다. 바람직하게 상대적으로 더 높은 V자형 결함 밀도는 수직 방향으로 증가된 전류 전도를 가능하게 한다.
상기 광전자 소자의 제조 방법의 한 실시예에서, 제 1 성장 단계 이전에 마스크층의 개구들에는 질화물 반도체가 증착되고, 이 경우 후속해서 에치백(etch back) 공정이 실시된다. 이로 인해 바람직하게는 생성되는 층 구조물 내에서 장력(tension)이 감소된다.
상기 광전자 소자의 제조 방법의 한 실시예에서, 핵생성층은 알루미늄(Al)을 함유한다. 바람직하게 알루미늄을 함유하는 핵생성층 상에서는 에피택셜 성장(epitaxial growth)이 실시될 수 있다.
상기 광전자 소자의 제조 방법의 한 실시예에서, 마스크층은 이산화규소(SiO2)를 함유하는 2개의 층을 포함한다. 이 경우 상기 마스크층의 이산화규소를 함유하는 층들은 질화규소(SiN)를 함유하는 층에 의해 분리되어 있다. 이러한 경우 바람직하게 이와 같은 마스크층의 이산화규소를 함유하는 층들은 추후 방법 단계 동안 상기 질화규소를 함유하는 층에서 서로 분리될 수 있다.
상기 광전자 소자의 제조 방법의 한 실시예에서는, 핵생성층 상에 배치된 층 구조물이 분리되며, 이 경우 분리된 상기 층 구조물에 배치된, 마스크층의 부분들은 구조화된 분리 구조물들을 형성하기 위해 하드 마스크(hard mask)로서 사용된다. 이러한 경우 바람직하게 구조화된 분리 구조물들을 형성하기 위해 어떠한 추가적인 마스크 구조물들도 설치될 필요가 없다. 바람직하게는 이로 인해 상기 광전자 소자의 제조 방법이 간략화된다.
광전자 소자는 층 구조물을 포함하고, 이러한 층 구조물은 다른 측방향 영역들보다 격자 모양의 측방향 영역에서 더 높은 전위 밀도를 갖는다. 이러한 광전자 소자에서는 바람직하게 더 높은 전위 밀도를 갖는 측방향 영역들에서 증가된 수직 방향 전류가 흐를 수 있다. 이 경우 흐르는 전하 캐리어들은 바람직하게 더 높은 전위 밀도를 갖는 격자 모양의 측방향 영역으로부터 인접한 다른 측방향 영역들로 확산될 수 있고, 그리고 그곳에서 발광성으로 재결합할 수 있다. 이로 인해 바람직하게는 광전자 소자의 우수한 전부하 선형성이 나타난다.
상기 광전자 소자의 한 실시예에서는, 격자 모양의 측방향 영역에 의해 제한되는 다른 측방향 영역에 블로우 홀(blowhole)이 배치되어 있다. 바람직하게 상기 블로우 홀은 더 낮은 전위 밀도를 갖는 측방향 영역의 성장, 덧붙여 말하자면 전체적인 성장을 암시한다.
상기 광전자 소자의 한 실시예에서, 층 구조물은 발광활성층을 포함한다. 이 경우 상기 발광활성층은 다른 측방향 영역들보다 격자 모양의 측방향 영역에서 더 높은 V자형 결함 밀도를 갖는다. 바람직하게 더 높은 전위 밀도를 갖는 격자 모양의 측방향 영역에서의 V자형 결함은 수직 방향으로 흐르는 전하 캐리어들에 의해 억제되는 압전 배리어들을 감소시킴으로써, 상기 격자 모양의 측방향 영역에서 증가된 전류가 층 구조물의 발광활성층을 통해 수직 방향으로 흐를 수 있다. 그 결과 전하 캐리어들은 격자 모양의 측방향 영역에서 다른 측방향 영역들로 확산될 수 있고, 그리고 그곳에서 발광성으로 재결합할 수 있다.
상기 광전자 소자의 한 실시예에서, 격자 모양의 측방향 영역은 육각형 격자를 형성한다. 바람직하게 육각형 격자는 적합한 측방향 타일링을 나타내는데, 이로 인해 감소된 전위 밀도를 갖는 다른 측방향 영역들은 더 높은 전위 밀도를 갖는 격자 모양의 측방향 영역들 사이에 균일하게 분포되어 있다.
상기 광전자 소자의 한 실시예에서, 층 구조물은 발광활성층을 포함한다. 이 경우 격자 모양의 측방향 영역은 다른 측방향 영역보다 더 높은 수의 표면당 전하 캐리어를 상기 발광활성층 내부로 주입하도록 형성된다. 이로 인해 바람직하게는 광전자 소자의 우수한 전부하 선형성이 나타난다.
본 발명의 전술한 고유 특성, 특징 및 장점 그리고 이들이 달성되는 방식은 도면들과 관련하여 상세하게 설명되는 실시예들의 후속 설명과 관련해 더욱 명확하고 명료하게 이해될 것이다. 도면들은 각각 상당히 개략적으로 도시된다:
도 1은 제 1 처리 상태의 층 구조물의 단면도이고;
도 2는 제 2 처리 상태의 층 구조물의 단면도이며;
도 3은 제 3 처리 상태의 층 구조물의 단면도이고;
도 4는 층 구조물의 마스크층에 대한 평면도이며;
도 5는 제 2 처리 상태의 층 구조물의 질화물 반도체층의 사시도이고;
도 6은 제 4 처리 상태의 층 구조물의 단면도이며;
도 7은 층 구조물의 기능성 연속층에 대한 평면도이고; 그리고
도 8은 광전자 소자의 제조 방법의 흐름도이다.
도 2는 제 2 처리 상태의 층 구조물의 단면도이며;
도 3은 제 3 처리 상태의 층 구조물의 단면도이고;
도 4는 층 구조물의 마스크층에 대한 평면도이며;
도 5는 제 2 처리 상태의 층 구조물의 질화물 반도체층의 사시도이고;
도 6은 제 4 처리 상태의 층 구조물의 단면도이며;
도 7은 층 구조물의 기능성 연속층에 대한 평면도이고; 그리고
도 8은 광전자 소자의 제조 방법의 흐름도이다.
도 1은 제 1 처리 상태(10)의 층 구조물(100)의 부분에 대한 절단면을 상당히 개략적으로 도시한다. 층 구조물(100)은 광전자 소자의 부분, 특히 발광 다이오드의 LED 칩(LED-chip)의 부분이다.
상기 층 구조물(100)은 측방향 마스크 영역(210)들을 갖는 구조화된 마스크층(200)을 포함하고, 이때 상기 측방향 마스크 영역들은 마스크 개구(220)들에 의해 서로 분리되어 있다. 상기 마스크층(200)은 예를 들면 이산화규소(SiO2)를 함유할 수 있다.
또한, 상기 층 구조물(100)은 질화물 반도체층(300)을 포함한다. 이 질화물 반도체층(300)은 제 1 층 부분(310)을 갖고, 이러한 제 1 층 부분은 마스크층(200)의 측방향 마스크 영역(210)들 사이에 있는 상기 마스크 개구(220)의 영역에 배치되어 있다. 제 1 층 부분(310)은 예를 들면 질화갈륨(GaN)을 함유할 수 있다. 제 1 층 부분(310)은 생략될 수도 있다.
계속해서 질화물 반도체층(300)은 제 2 층 부분(320)을 포함한다. 도 1에 도시된 제 1 처리 상태(10)에서는 상기 제 2 층 부분(320)이 아직 완전한 상태로 있지 않다. 도 1에 도시된 제 1 처리 상태(10)는 제 2 층 부분(320)을 성장시키기 위한 제 1 성장 단계(15)가 실시되는 동안의 층 구조물(100)을 보여준다. 제 2 층 부분(320)은 제 1 성장 단계(15) 동안에 에피택셜 성장 방법으로 성장된다. 바람직하게 제 2 층 부분(320)도 마찬가지로 질화갈륨을 함유한다.
제 1 성장 단계(15) 동안의 성장 조건은, 제 2 층 부분(320)의 성장이 주로, 생성되는 질화물 반도체층(300)의 c자형 표면(301)에서 수직 성장 방향(12)으로 일어나도록 선택된다. 상기 생성되는 질화물 반도체층(300)의 
표면의 측면 성장 방향(11)으로는 단지 적은 성장만 일어난다. 이 때문에, 생성되는 제 2 층 부분(320)은 수직 방향으로 증가함에 따라 측방향으로는 점점 가늘어진다.
도 2는 제 2 처리 상태(20)의 층 구조물(100)의 개략적인 단면도를 도시한다. 제 2 처리 상태(20)는 도 1에 도시된 제 1 성장 단계(15)가 제한된 시간 동안 실시된 후에 달성된다. 제 1 성장 단계(15)에서 형성된, 질화물 반도체층(300)의 제 2 층 부분(320)은 도 2의 단면도에서 적어도 섹션별로 사다리꼴 단면적(321)을 갖는다.
제 1 성장 단계(15)가 더 오랫동안 계속될 경우, 제 2 층 부분(320)의 성장은 질화물 반도체층(300)의 측면(302)들이 서로 접촉하여 상기 질화물 반도체층(300)의 c자형 표면(301)이 보이지 않게 될 때까지 수직 성장 방향(12)으로 계속될 것이다. 이러한 경우 생성되는 제 2 층 부분(320)은 도 2의 단면도에서 삼각형 단면적을 가질 것이다. 그러나 제 1 성장 단계(15)는 이미 더 이른 시점에 중단되었다.
도 3은 제 2 성장 단계(25)가 실시되는 동안 제 3 처리 상태(30)의 층 구조물(100)의 개략적인 단면도를 도시한다. 제 2 성장 단계(25) 또한 하나의 에피택셜 성장 단계이긴 하나, 이 경우에는 제 1 성장 단계(15)와는 다른 성장 조건에서 층 구조물 성장이 실시된다. 상기 제 2 성장 단계(25)는 응집을 촉진시키는 성장 조건으로 실시된다. 제 2 성장 단계(25) 동안에는, 질화물 반도체층(300)의 제 3 층 부분(330)이 성장된다. 상기 질화물 반도체층(300)의 제 3 성장 부분(330)도 바람직하게 질화갈륨을 함유한다. 제 2 성장 단계(25) 동안에는, 응집을 촉진시키는 성장 조건 때문에 주로 측면 성장 방향(11)으로 성장이 일어난다. 따라서 제 3 층 부분(330)은 주로 질화물 반도체층(300)의 측면(302)들에 증착된다. 수직 성장 방향(12)으로는 단지 적은 성장만 일어난다. 그러므로 질화물 반도체층(300)의 c자형 표면(301)에는 제 3 층 부분(330)의 작은 부분만 증착된다.
도 4는 층 구조물(100)의 마스크층(200)의 부분에 대한 평면도를 도시한다. 마스크층(200)은 마스크 개구(220)들의 영역들에서 볼 수 있는 핵생성층(400) 상에 배치되어 있다. 핵생성층(400)은 알루미늄(Al)을 함유한다. 바람직하게 핵생성층(400)은 질화알루미늄(AlN)을 함유한다.
마스크층(200)의 측방향 마스크 영역(210)들은 디스크로 형성되어 있다. 바람직하게 상기 디스크 모양의 측방향 마스크 영역(210)들은 원판 형태를 갖는데, 그러나 상기 원판 형태는 다각형으로도 보일 수 있다. 각각의 디스크 모양의 측방향 마스크 영역(210)은 디스크 지름(211)을 갖는다. 이러한 디스크 지름(211)은 바람직하게 0.5㎛ 내지 3㎛ 범위에 있다. 예를 들어 상기 디스크 지름(211)은 2㎛에 이를 수 있다.
디스크 모양의 측방향 마스크 영역(210)들은 마스크 개구(220)들에 의해 서로 이격되어 있다. 이 경우 서로 인접한 2개의 측방향 마스크 영역(210)은 각각 상호 디스크 간격(221)을 갖는다. 이러한 디스크 간격(221)은 바람직하게 0.5㎛ 내지 2㎛에 이른다. 예를 들어 상기 디스크 간격(221)은 1㎛에 이를 수 있다.
측방향 마스크 영역(210)들은 규칙적인 육각형 격자(230) 내에 배치되어 있다. 상기 육각형 격자(230)는 허니콤 패턴(honeycomb pattern)을 형성한다. 각각의 측방향 마스크 영역(210)은 상기 육각형 격자(230)의 육각형 중심에 배치되어 있다. 이로 인해 각각의 디스크 모양의 측방향 마스크 영역(210)은 (가장자리에 배치된 측방향 마스크 영역(210)을 제외하고) 6개의 근접한 이웃을 가지며, 이러한 이웃 마스크 영역들은 각각 측방향 마스크 영역(210)으로부터 디스크 간격(221)을 두고 멀리 떨어져 있다.
육각형 격자(230) 대신 측방향 마스크 영역(210)들이 그 내부에 배치될 수 있는 사각형 격자 또는 삼각형 격자도 제공될 수 있다.
도 5는 제 2 처리 상태(20)의 층 구조물(100)의 질화물 반도체층(300)의 사시도를 도시한다. 질화물 반도체층(300)의 제 2 층 부분(320)은 웨브(340)들을 형성하였으며, 상기 웨브들은 마스크층(200)의 마스크 개구(220)들 위쪽에 배치되어 있다. 웨브(340)들은 마스크 개구(220)들의 육각형 격자(230)를 재현하는 측방향 격자(360)를 형성한다. 각각의 격자(340)의 (마스크층(200)으로부터 떨어져서 마주보는) 상부 단부는 웨브 폭(341)을 갖는다. 이러한 웨브 폭(341)은 바람직하게 마스크층(200)의 디스크 간격(221)보다 작은데, 예를 들면 500㎚에 이를 수 있다.
제 2 층 부분(320)의 웨브(340)들은 각뿔대 모양의 자유 공간(350)들을 둘러싸고, 상기 자유 공간들은 마스크층(200)의 디스크 모양의 측방향 마스크 영역(210)들 위쪽에 배치되어 있다. 각뿔대 모양의 자유 공간(350)들은 마스크층(200)으로부터 간격이 증가함에 따라 각뿔대 모양으로 커진다. 웨브(340)들이 측방향 육각형 격자(360)를 형성하기 때문에, 각각의 각뿔대 모양의 자유 공간(350)은 대략 육각형 베이스(base)를 갖는다.
제 2 성장 단계(25)에서 각뿔대 모양의 자유 공간(350)들은 웨브(340)들의 측면(302)들로부터 시작하여 측방향으로 폐쇄되거나 응집된다. 이 경우 웨브(340)들의 c자형 표면(301)들 역시 부분적으로 과성장된다.
도 6은 제 4 처리 상태(40)의 층 구조물(100)의 개략적인 단면도를 도시한다. 상기 제 4 처리 상태(40)는 제 2 성장 단계(25)가 완료된 후에 달성된다. 제 4 처리 상태(40)에서 각뿔대 모양의 자유 공간(350)들은 제 3 층 부분(330)에 의해 완전히 폐쇄되어 있다.
도 6에는 또한 층 구조물(100)의 도 1, 도 2 및 도 3에 도시되지 않은 기판(500) 그리고 층 구조물(100)의 도 1, 도 2 및 도 3에 도시되지 않은 핵생성층(400)이 도시되어 있다. 상기 기판(500)은 층 구조물(100)의 캐리어를 형성하고 바람직하게는 사파이어(Al2O3)를 함유한다. 대안적으로 상기 기판(500)은 규소(Si), 탄화규소(SiC) 또는 질화갈륨(GaN)을 함유할 수 있다. 바람직하게 기판(500)은 웨이퍼(wafer) 형상을 갖는다.
계속해서 도 6은 핵생성층(400) 및 질화물 반도체층(300) 내에 있는 다수의 결함(110)을 보여준다. 상기 결함(110)들은 예를 들면 전위 결함일 수 있는데, 이러한 전위 결함은 질화물 반도체층(300), 핵생성층(400) 그리고 기판(500) 사이의 격자 부정합(lattice mismatch)으로 인해 존재한다.
상기 결함(110)들은 층 구조물(100)의 섹션들을 통과하여 수직 방향으로 계속된다. 마스크층(200)의 측방향 마스크 영역(210)들 아래쪽, 핵생성층(400) 내에 형성된 결함(110)들은 측방향 마스크 영역(210)들에서 끝난다. 그러나 마스크층(200)의 마스크 개구(220)들 아래쪽, 핵생성층(400) 내에 형성된 결함(110)들은 질화물 반도체층(300)의 제 1 층 부분(310) 및 제 2 층 부분(320)을 통과하여 수직 방향으로 계속된다.
이 경우 수직 방향으로 제 2 층 부분(320)의 측면(302)들 중 하나의 측면에 부딪치는 결함(110)들은 이 위치에서 굴절되어 제 3 층 부분(330) 내에서 굴절된 결함(111)으로서 수평으로 계속된다. 이와 같은 굴절된 결함(111)들은 상호 간에 진압(extinguish)되어, 그 후 층 구조물(100)의 상부면에는 도달할 수 없다. 그에 반해 수직 방향으로 제 2 층 부분(320)의 c자형 표면(301)까지 계속되는 결함(110)들은 굴절되지 않고, 계속되는 결함(112)으로서 제 3 층 부분(330)을 통과하여 수직 방향으로, 층 구조물(100)의 상부면에 도달할 때까지 계속된다.
따라서 상기 층 구조물(100)의 상부면에서는 결함(110)들의 측방향으로 가변적인 밀도가 나타난다. 제 2 층 부분(320)의 웨브(340)들 위쪽에 있는 측방향 섹션들에서는 상승된 결함 밀도가 나타난다. 그에 반해 나머지 측방향 섹션들에서는 감소된 결함 밀도가 나타난다.
마스크층(200)과 질화물 반도체층(300)의 경계에서 제 2 층 부분(320)의 2개의 인접한 웨브(340)는 상호 웨브 간격(351)을 갖는다. 이러한 웨브 간격(351)은 예를 들면 약 1㎛에 이를 수 있다.
후속하는 방법 단계에서는, 도 6에 도시된 층 구조물(100)의 상부면 상에 기능성 연속층(600)이 증착되는데, 이러한 연속층은 발광활성층을 갖는다. 상기 기능성 연속층(600)의 발광활성층은 하나 또는 다수의 양자 필름을 포함한다.
결함(110)들 위쪽에서 발광활성층이 성장하는 동안 바람직하게는 V자형 결함(V-Pit)들이 형성되는데, 즉 깊숙이 놓인 층 내에서 결함 밀도가 높으면 높을수록, 그만큼 V자형 결함이 더 많이 형성된다는 사실이 공지되어 있다. 마찬가지로 상기와 같은 V자형 결함의 측면 깍은 면(side facet)들은 c자형 깍은 면들에 비해 감소된 압전기(piezoelectricity)를 갖는다는 사실도 공지되어 있다. 또한, 상기와 같은 V자형 결함의 깍은 면들에는 더 적은 인듐이 적용되어 이러한 영역들에서는 성장률이 감소된다는 사실도 공지되어 있다. 이로 인해 V자형 결함이 발광활성층들의 결함이 없는 c자형 표면들보다 더 적은 수직 전기 저항을 갖는 상황이 발생한다. 그러나 V자형 결함 내에 있는 홀들 및 전자들의 재결합은 주로 비발광성으로 일어난다.
도 7은 예를 들면 PL 현미경으로 촬영 가능한 바와 같이, 층 구조물(100)의 기능성 연속층(600)의 상부면에 대한 평면도를 도시한다. 이 경우 결정 결함은 어둡게 나타난다. 도면에는 기능성 연속층(600)의 상부면이 높은 결함 밀도를 갖는 측방향 영역(120)들 및 낮은 결함 밀도를 갖는 측방향 영역(130)들을 포함하는 것이 나타난다. 상기 높은 결함 밀도를 갖는 측방향 영역(120)들은 마스크층(200)의 마스크 개구(220)들의 육각형 격자(230) 그리고 질화물 반도체층(300)의 제 2 층 부분(320)의 웨브들(340)의 측방향 격자(360)의 위쪽에 존재한다. 낮은 결함 밀도를 갖는 측방향 영역(130)들은 층 구조물(100)의 기능성 연속층(600)의 상부면의 나머지 섹션들을 형성한다.
낮은 결함 밀도를 갖는 모든 또는 거의 모든 측방향 영역(130)은 블로우 홀(131)을 갖는다. 이러한 블로우 홀(131)은 전문 용어로는 보이드(void)로 지칭된다. 각각의 블로우 홀(131)은 2개의 웨브(340) 사이에 배치된 각뿔대 모양의 자유 공간(350)의 한 가운데 형성되었다. 블로우 홀(131) 영역에서 각뿔대 모양의 자유 공간(350)은 제 2 성장 단계(25) 동안에는 특히 제 3 층 부분(330)에 의해 폐쇄되었다.
높은 결함 밀도를 갖는 측방향 영역(120)들에서 기능성 연속층(600)의 발광활성층은 낮은 결함 밀도를 갖는 측방향 영역(130)들에서보다 더 높은 V자형 결함 밀도를 갖는다. V자형 결함이 존재함으로써 높은 결함 밀도를 갖는 측방향 영역(120)들이 더 적은 수직 저항을 가지므로, 전류는 주로 높은 결함 밀도를 갖는 측방향 영역(120)들에서 기능성 연속층(600)을 통과하여 수직 방향으로 흐를 수 있다. 높은 결함 밀도를 갖는 영역(120)들에서 수직 방향으로 더 적은 직렬 저항에 의해, 양자 필름에 전하 캐리어들을 더 많이 공급할 수 있다. 따라서 양자 필름당 전류 밀도가 더 낮으므로, 층 구조물(100)로 형성된 발광 다이오드의 수하성이 감소될 수 있다. 낮은 결함 밀도를 갖는 측방향 영역(130)들에서는 양자 필름들의 밴드 갭(band gap)이 더 작기 때문에, 전하 캐리어들이 높은 결함 밀도를 갖는 측방향 영역(120)들로부터 낮은 결함 밀도를 갖는 측방향 영역(130)들로 확산될 수 있다. 낮은 결함 밀도를 갖는 측방향 영역(130)들에서는 상기 전하 캐리어들이 발광성으로 재결합될 수 있다. 그 결과 높은 결함 밀도를 갖는 측방향 영역(120)들은 수직 방향으로 전류 전도를 야기하여 전하 캐리어들을 낮은 결함 밀도를 갖는 측방향 영역(130)들 내부로 주입하며, 상기 전하 캐리어들은 이러한 위치에서 발광성으로 재결합할 수 있다.
높은 결함 밀도를 갖는 측방향 영역(120)들 및 낮은 결함 밀도를 갖는 측방향 영역(130)들의 상호 간의 측방향 상대 치수는, 높은 결함 밀도를 갖는 측방향 영역(120)들에서 비발광성 재결합이 우위를 차지함 없이 적합한 전부하 선형성을 달성하기에 충분히 큰 수직 전류 전도가 구현되도록 선택된다.
도 8은 요약적으로 광전자 소자의 제조 방법(700)의 개략적인 흐름도를 도시한다.
제 1 방법 단계(710)에서는 기판(500)이 준비된다. 바람직하게는 웨이퍼로서 기판(500)이 준비된다. 이런 경우 다수의 광전자 소자가 상기 웨이퍼 상에서 동시에 병렬로 제조될 수 있다. 기판은 사파이어 기판, 규소 기판, 탄화규소 기판 또는 질화갈륨 기판일 수 있다.
제 2 방법 단계(720)에서는 핵생성층(400)이 기판(500)의 표면상에 제공된다. 핵생성층(400)은 예를 들면 질화알루미늄(AlN)을 함유할 수 있다. 핵생성층(400)은 예를 들면 50㎚의 두께를 가질 수 있다. 핵생성층(400)은 예컨대 스퍼터링(sputtering) 방법으로 제공될 수 있다.
제 3 방법 단계(730)에서는 마스크층(200)이 제공되어 구조화된다. 마스크층(200)은 예를 들면 이산화규소(SiO2), 질화규소(SiN) 그리고 이산화규소로 이루어진 추가 층으로 된 연속층을 포함할 수 있다. 이 경우 이산화규소로 이루어진 층들은 예를 들어 약 100㎚의 두께를 가질 수 있고, 질화규소로 이루어진 층은 약 50㎚의 두께를 가질 수 있다. 마스크층(200)은 예를 들면 핵생성층(400) 상에 스프터링 방법으로 증착될 수 있다.
상기와 같이 증착 후, 마스크층(200)은 예를 들면 포토리소그래픽 방법(photolithographic process)으로 구조화된다. 이 경우 마스크 개구(220)들에 의해 이격되는 측방향 마스크 영역(210)들이 설치된다. 이러한 측방향 마스크 영역(210)들은 바람직하게 원판형 또는 거의 원판형(예를 들면 8각형)으로 설치된다. 측방향 마스크 영역(210)들의 디스크 지름(211)은 예를 들어 0.5㎛ 내지 3㎛에 이를 수 있는데, 바람직하게는 약 2㎛에 이를 수 있다. 인접한 측방향 마스크 영역(210)들의 디스크 간격(221)은 예를 들면 0.5㎛ 내지 2㎛에 이를 수 있는데, 바람직하게는 약 1㎛에 이를 수 있다. 바람직하게 측방향 마스크 영역(210)들은 육각형 격자 내에 배치된다.
제 4 방법 단계(740)에서는 핵생성층(300)의 제 1 층 부분(310)이 마스크층(200)의 마스크 개구(220)들 내에 증착된 다음 에치백 된다. 핵생성층(300)의 제 1 층 부분(310)은 예를 들면 질화갈륨(GaN)을 함유하고, 약 90㎚의 두께로 증착될 수 있다. 상기 제 1 층 부분(310)의 증착은 예를 들면 유기 금속 기상 에피택시(MOVPE: metal-organic vapor phase epitaxy) 장치에서 이루어질 수 있다. 바람직하게는 제 1 층 부분(310)의 재료는 아주 적은 양으로(nominal) 도핑되지 않는다. 제 1 층 부분(310)의 증착 후에는 제 1 층 부분(310)이 에치백 된다. 이러한 에치백 공정은 예를 들어 MOVPE 장치의 TMGa 공급원이 폐쇄되고, 실란(SiH4)이 반응기(reactor) 내로 안내됨으로써 이루어질 수 있다. 그러고 나서 N2/H2/NH3 환경이 지속되는데, 이러한 환경에서는 질화갈륨이 탈착되고, 질화규소(SiN)가 성장한다. 이 경우 상기 두 공정은 경쟁적이다. 에치백 공정은 예를 들면 5분 동안 실시될 수 있고 결정 장력을 제어하는데 사용된다. 제 4 공정 단계(740)는 광전자 소자의 제조 방법의 간략화된 변형예에서는 생략될 수 있다.
제 5 방법 단계(750)에서는, 제 1 성장 단계(15)에서 질화물 반도체층(300)의 제 2 층 부분(320)이 성장된다. 제 2 층 부분(320)은 바람직하게 질화갈륨(GaN)을 함유한다. 이 경우 성장 조건은, 성장이 주로 수직 성장 방향(12)으로 이루어지고, 사다리꼴 단면적(321)을 갖는 웨브(340)들이 형성되도록 선택된다. 상기와 같은 성장 조건에서는 예를 들어 Ⅲ족 반도체에 대한 Ⅴ족 반도체의 비율이 1000 미만의 낮은 비율로 지속될 수 있다. 온도는 1000℃ 미만일 수 있다. 이 경우 실란(SiH4)의 공급은 다시 종료될 수 있다.
제 6 방법 단계(760)에서는, 질화물 반도체층(300)의 제 3 층 부분(330)을 성장시키기 위해 제 2 성장 단계(25)가 실시된다. 제 3 층 부분(330) 또한 바람직하게 질화갈륨(GaN)을 함유한다. 제 2 성장 단계(25)는 측면 성장 방향(11)으로 바람직한 성장을 야기하는 성장 온도에서 실시된다. 이로 인해 앞선 방법 단계(750)에서 설치된 웨브(340)들 사이 각뿔대 모양의 자유 공간(350)들이 폐쇄 및 응집된다. 제 2 성장 단계(25) 동안 성장 조건은 예를 들면 Ⅴ족 반도체와 Ⅲ족 반도체의 높은 비율 및 1000℃를 초과하는 높은 온도를 포함할 수 있다. 그 결과 제 6 방법 단계(760) 후에는 질화물 반도체층(300)이 결함(110)의 측면 변조된 밀도를 갖는 폐쇄 층으로서 존재한다.
제 7 방법 단계(770)에서는 기능성 연속층(600)이 질화물 반도체층(300)의 표면상에 증착된다. 기능성 연속층(600)은 발광활성층을 포함한다. 바람직하게는 기능성 연속층(600)은 LED 구조물이다.
선택적인 추가 방법 단계들에서는 앞선 방법 단계들에서 제조된 층 구조물(100)이 완전한 광전자 소자로 부가 처리될 수 있다. 방법 단계들(780 내지 810)은 상기와 같은 옵션(option)을 예시적으로 제시한다.
제 8 방법 단계(780)에서는 층 구조물(100)이 캐리어 기판에 본딩(bonding)된다. 이 경우 본딩은, 층 구조물(100)의 기능성 연속층(600)이 상기 캐리어 기판에 마주보도록 실행된다. 캐리어 기판은 예를 들면 규소 기판일 수 있다.
제 9 방법 단계(790)에서는 기판(500) 및 핵생성층(400)이 층 구조물(100)의 나머지 부분들로부터 분리된다. 이러한 분리 공정은 예를 들면 레이저 리프트 오프(Laser-Lift-Off)로 지칭되는 공정으로 이루어질 수 있다. 핵생성층(400)이 질화알루미늄(AlN)을 함유하면, 이러한 경우 분리 공정은 질화알루미늄(AlN)의 밴드 에지(band edge) 때문에 비로소 예를 들면 질화갈륨(GaN)을 함유하는 질화물 반도체 층(300)에서 이루어진다. 마스크층(200)의 측면 마스크 영역(210)들에서 질화규소(SiN)로 이루어진 중간층은 분리 영역으로서 사용된다. 따라서 분리된 질화물 반도체층(300)에는 마스크층(200)의 측방향 마스크 영역(210)들의 이산화규소(SiO2)로 이루어진 부분이 남아 있고, 핵생성층(400)과 기판(500)에는 마스크층(200)의 측방향 마스크 영역(210)들의 이산화규소(SiO2)의 다른 부분이 남아 있다.
질화물 반도체층(300)에 남아 있는 이산화규소(SiO2)로 이루어진 층은 제 10 방법 단계(800)에서 구조화된 분리 구조물들을 형성하기 위해 하드 마스크로서 사용될 수 있다.
핵생성층(400)과 기판(500)에 남아 있는 이산화규소(SiO2)로 이루어진 층은 제 11 방법 단계(810)에서 분리될 수 있다. 핵생성층(400)은 기판(500) 상에 남아 있다. 후속해서 기판(500)은 또 다시 방법(700)을 실시하기 위해 사용될 수 있다.
본 특허 출원은 대응하는 공개 내용이 참조를 통해 본원으로써 수용되는 독일 특허 출원 10 2012 217 644.6호의 우선권을 청구한 것이다.
본 발명은 바람직한 실시예들을 참조해서 상세하게 도시 및 기술된다. 그러나 본 발명이 공개된 실시예들로 한정되는 것은 아니다. 오히려 당업자는 본 발명의 보호 범위를 벗어나지 않고 본 발명으로부터 다른 변형예들을 추론할 수 있다.
10: 제 1 처리 상태
11: 측면 성장 방향
12: 수직 성장 방향
15: 제 1 성장 단계
20: 제 2 처리 상태
25: 제 2 성장 단계
30: 제 3 처리 상태
40: 제 4 처리 상태
100: 층 구조물
110: 결함
111: 굴절된 결함
112: 계속되는 결함
120: 높은 결함 밀도를 갖는 측방향 영역
130: 낮은 결함 밀도를 갖는 측방향 영역
131: 홀
200: 마스크층
210: 측방향 마스크 영역
211: 디스크 지름
220: 마스크 개구
221: 디스크 간격
230: 육각형 격자
300: 질화물 반도체층
301: c자형 표면
302: 측면
310: 제 1 층 부분
320: 제 2 층 부분
321: 사다리꼴 단면적
330: 제 3 층 부분
340: 웨브
341: 웨브 폭
350: 각뿔대 모양의 자유 공간
351: 웨브 간격
360: 측방향 격자
400: 핵생성층
500: 기판
600: 기능성 연속층
700: (광전자 소자의 제조) 방법
710: 기판을 준비하는 단계
720: 핵생성층을 제공하는 단계
730: 마스크층을 제공하고 구조화하는 단계
740: 제 1 질화물 반도체층 부분을 제공하고 에치백 처리하는 단계
750: 제 1 성장 단계에서 제 2 질화물 반도체층 부분을 성장시키는 단계
760: 제 2 성장 단계에서 제 3 질화물 반도체층 부분을 성장시키는 단계
770: 기능성 연속층을 증착하는 단계
780: 캐리어에 층 구조물을 본딩하는 단계
790: 층 구조물을 분리하는 단계
800: 구조화된 분리 구조물들을 형성하는 단계
810: 기판을 재사용하는 단계
11: 측면 성장 방향
12: 수직 성장 방향
15: 제 1 성장 단계
20: 제 2 처리 상태
25: 제 2 성장 단계
30: 제 3 처리 상태
40: 제 4 처리 상태
100: 층 구조물
110: 결함
111: 굴절된 결함
112: 계속되는 결함
120: 높은 결함 밀도를 갖는 측방향 영역
130: 낮은 결함 밀도를 갖는 측방향 영역
131: 홀
200: 마스크층
210: 측방향 마스크 영역
211: 디스크 지름
220: 마스크 개구
221: 디스크 간격
230: 육각형 격자
300: 질화물 반도체층
301: c자형 표면
302: 측면
310: 제 1 층 부분
320: 제 2 층 부분
321: 사다리꼴 단면적
330: 제 3 층 부분
340: 웨브
341: 웨브 폭
350: 각뿔대 모양의 자유 공간
351: 웨브 간격
360: 측방향 격자
400: 핵생성층
500: 기판
600: 기능성 연속층
700: (광전자 소자의 제조) 방법
710: 기판을 준비하는 단계
720: 핵생성층을 제공하는 단계
730: 마스크층을 제공하고 구조화하는 단계
740: 제 1 질화물 반도체층 부분을 제공하고 에치백 처리하는 단계
750: 제 1 성장 단계에서 제 2 질화물 반도체층 부분을 성장시키는 단계
760: 제 2 성장 단계에서 제 3 질화물 반도체층 부분을 성장시키는 단계
770: 기능성 연속층을 증착하는 단계
780: 캐리어에 층 구조물을 본딩하는 단계
790: 층 구조물을 분리하는 단계
800: 구조화된 분리 구조물들을 형성하는 단계
810: 기판을 재사용하는 단계
Claims (18)
- 광전자 소자의 제조 방법으로서,
상기 방법은
- 기판(500)을 준비하는 단계;
- 상기 기판(500)의 표면상에 핵생성층(nucleation layer)(400)을 제공하는 단계;
- 상기 핵생성층(400) 상에 마스크층(mask layer)(200)을 제공하고 구조화하는 단계;
- 제 1 성장 단계(15)에서 질화물 반도체(nitride semiconductor)(320)를 성장시키는 단계, 이 경우 측방향 격자(lateral lattice)(360)를 형성하는 웨브(web)(340)들이 설치되고, 이러한 웨브(340)들은 성장 방향(12)으로, 섹션별로 사다리꼴 단면적(321)들을 가지며; 그리고
- 상기 웨브(340)들 사이 자유 공간(350)들을 폐쇄하기 위하여, 제 2 성장 단계(25)에서 질화물 반도체(330)로 상기 웨브(340)들을 측방향으로 과성장(overgrowth)시키는 단계를 포함하는, 광전자 소자의 제조 방법. - 제 1 항에 있어서,
상기 웨브(340)들 사이 자유 공간(350)들이 각뿔대 모양으로 형성되는, 광전자 소자의 제조 방법. - 제 1 항 또는 제 2 항에 있어서,
상기 마스크층(200)의 구조화 시, 디스크 모양(disk-shaped)의 측방향 마스크 영역(210)들이 설치되는, 광전자 소자의 제조 방법. - 제 3 항에 있어서,
상기 디스크 모양의 마스크 영역(210)들이 측방향 육각형 격자(230) 내에 배치되는, 광전자 소자의 제조 방법. - 제 3 항 또는 제 4 항에 있어서,
상기 디스크 모양의 마스크 영역(210)들이 0.5㎛ 내지 3㎛의 지름(211)으로 설치되는, 광전자 소자의 제조 방법. - 제 3 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 디스크 모양의 마스크 영역(210)들이 0.5㎛ 내지 2㎛의 폭(221)을 갖는 영역(220)들에 의해 서로 분리되는 방식으로 설치되는, 광전자 소자의 제조 방법. - 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
상기 제 2 성장 단계(25)가 응집(coalescence)을 촉진시키는 성장 온도에서 실시되는, 광전자 소자의 제조 방법. - 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
상기 제 1 성장 단계(15)가 상기 제 2 성장 단계(25)보다 낮은 온도에서 실시되는, 광전자 소자의 제조 방법. - 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
상기 제 2 성장 단계(25) 이후에, 발광활성층을 포함하는 기능성 연속층(600)이 증착되는, 광전자 소자의 제조 방법. - 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
상기 제 1 성장 단계(15) 이전에, 상기 마스크층(200)의 개구(220)들 내에 질화물 반도체(310)가 증착되고, 이어서 에치백(etch back) 공정이 실시되는, 광전자 소자의 제조 방법. - 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
상기 핵생성층(400)이 알루미늄을 함유하는, 광전자 소자의 제조 방법. - 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
상기 마스크층(200)이 이산화규소를 함유하는 2개의 층을 포함하고, 상기 마스크층(200)의 이산화규소를 함유하는 층들은 질화규소를 함유하는 층에 의해 분리되는, 광전자 소자의 제조 방법. - 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
상기 핵생성층(400) 상에 배치된 층 구조물(200, 300, 600)이 분리되고, 이러한 분리된 층 구조물(200, 300, 600)에 배치된, 상기 마스크층(200)의 부분들은 구조화된 분리 구조물들을 형성하기 위해 하드 마스크(hard mask)로서 사용되는, 광전자 소자의 제조 방법. - 광전자 소자로서,
층 구조물(100)을 포함하고, 이 층 구조물은 다른 측방향 영역(130)들에서보다 격자 모양의 측방향 영역(120)에서 더 높은 전위 밀도(dislocation density)를 갖는, 광전자 소자. - 제 14 항에 있어서,
상기 격자 모양의 측방향 영역(120)에 의해 제한되는 다른 측방향 영역(130)에 블로우 홀(blowhole)(131)이 배치되는, 광전자 소자. - 제 14 항 또는 제 15 항에 있어서,
상기 층 구조물(100)이 발광활성층을 포함하고, 이러한 발광활성층은 다른 측방향 영역(130)들에서보다 격자 모양의 측방향 영역(120)에서 더 높은 V자형 결함 밀도를 갖는, 광전자 소자. - 제 14 항 내지 제 16 항 중 어느 한 항에 있어서,
상기 격자 모양의 측방향 영역(120)이 육각형 격자를 형성하는, 광전자 소자. - 제 14 항 내지 제 17 항 중 어느 한 항에 있어서,
상기 층 구조물(100)이 발광활성층을 포함하고, 상기 격자 모양의 측방향 영역(120)은 다른 측방향 영역(130)보다 더 높은 수의 표면당 전하 캐리어를 상기 발광활성층 내부로 주입하도록 형성된, 광전자 소자.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102012217644.6A DE102012217644A1 (de) | 2012-09-27 | 2012-09-27 | Optoelektronisches Bauelement |
| DE102012217644.6 | 2012-09-27 | ||
| PCT/EP2013/069356 WO2014048805A1 (de) | 2012-09-27 | 2013-09-18 | Optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20150058502A true KR20150058502A (ko) | 2015-05-28 |
Family
ID=49261502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020157010774A KR20150058502A (ko) | 2012-09-27 | 2013-09-18 | 광전자 소자 및 광전자 소자를 제조하기 위한 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9466759B2 (ko) |
| JP (1) | JP6207616B2 (ko) |
| KR (1) | KR20150058502A (ko) |
| CN (1) | CN104685642B (ko) |
| DE (1) | DE102012217644A1 (ko) |
| WO (1) | WO2014048805A1 (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102014116999A1 (de) | 2014-11-20 | 2016-05-25 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip |
| DE102015107661B4 (de) * | 2015-05-15 | 2021-03-18 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements |
| DE102016103346A1 (de) * | 2016-02-25 | 2017-08-31 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips und strahlungsemittierender Halbleiterchip |
| US20180277713A1 (en) * | 2017-03-21 | 2018-09-27 | Glo Ab | Red light emitting diodes having an indium gallium nitride template layer and method of making thereof |
| EP3619748B1 (en) * | 2017-05-05 | 2024-04-17 | The Regents of The University of California | Method of removing a substrate |
| US20190198709A1 (en) | 2017-12-22 | 2019-06-27 | Lumileds Llc | Iii-nitride multi-color on wafer micro-led enabled by tunnel junctions |
| US11264530B2 (en) | 2019-12-19 | 2022-03-01 | Lumileds Llc | Light emitting diode (LED) devices with nucleation layer |
| US11211527B2 (en) | 2019-12-19 | 2021-12-28 | Lumileds Llc | Light emitting diode (LED) devices with high density textures |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5328549A (en) | 1980-04-10 | 1994-07-12 | Massachusetts Institute Of Technology | Method of producing sheets of crystalline material and devices made therefrom |
| CA2311132C (en) * | 1997-10-30 | 2004-12-07 | Sumitomo Electric Industries, Ltd. | Gan single crystalline substrate and method of producing the same |
| JP3898445B2 (ja) | 1997-12-08 | 2007-03-28 | 三菱電線工業株式会社 | 発光素子 |
| JP3557441B2 (ja) * | 2000-03-13 | 2004-08-25 | 日本電信電話株式会社 | 窒化物半導体基板およびその製造方法 |
| JP2002338396A (ja) * | 2001-05-14 | 2002-11-27 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体基板およびその製造方法 |
| JP4805831B2 (ja) * | 2004-03-18 | 2011-11-02 | パナソニック株式会社 | 半導体発光装置、照明モジュール、照明装置、表面実装部品、および表示装置 |
| US7445673B2 (en) * | 2004-05-18 | 2008-11-04 | Lumilog | Manufacturing gallium nitride substrates by lateral overgrowth through masks and devices fabricated thereof |
| JP2007184411A (ja) * | 2006-01-06 | 2007-07-19 | Sony Corp | 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法 |
| EP2126963A4 (en) * | 2007-03-16 | 2011-03-16 | Sebastian Lourdudoss | SEMICONDUCTOR HETEROSTRUCTURES AND MANUFACTURE THEREOF |
| US7759689B2 (en) * | 2007-05-07 | 2010-07-20 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Photonic crystal structures and methods of making and using photonic crystal structures |
| WO2009023722A1 (en) * | 2007-08-14 | 2009-02-19 | Nitek, Inc. | Micro-pixel ultraviolet light emitting diode |
| US7888270B2 (en) * | 2007-09-04 | 2011-02-15 | National Chiao Tung University | Etching method for nitride semiconductor |
| WO2009146583A1 (en) * | 2008-06-02 | 2009-12-10 | Hong Kong Applied Science and Technology Research Institute Co. Ltd | Semiconductor wafer, semiconductor device and methods for manufacturing semiconductor wafer and device |
| TWI405257B (zh) * | 2009-04-08 | 2013-08-11 | Advanced Optoelectronic Tech | 分離基板與半導體層的方法 |
| KR101034053B1 (ko) * | 2010-05-25 | 2011-05-12 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 |
| KR101804408B1 (ko) * | 2011-09-05 | 2017-12-04 | 엘지이노텍 주식회사 | 발광소자 |
| DE102012101211A1 (de) | 2012-02-15 | 2013-08-22 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements |
| DE102012107001A1 (de) | 2012-07-31 | 2014-02-06 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip |
| JP6280005B2 (ja) | 2014-08-28 | 2018-02-14 | 株式会社東芝 | 情報処理装置、画像投影装置および情報処理方法 |
-
2012
- 2012-09-27 DE DE102012217644.6A patent/DE102012217644A1/de not_active Withdrawn
-
2013
- 2013-09-18 US US14/430,538 patent/US9466759B2/en not_active Expired - Fee Related
- 2013-09-18 KR KR1020157010774A patent/KR20150058502A/ko not_active Application Discontinuation
- 2013-09-18 CN CN201380050756.0A patent/CN104685642B/zh not_active Expired - Fee Related
- 2013-09-18 JP JP2015533534A patent/JP6207616B2/ja not_active Expired - Fee Related
- 2013-09-18 WO PCT/EP2013/069356 patent/WO2014048805A1/de active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| US9466759B2 (en) | 2016-10-11 |
| DE102012217644A1 (de) | 2014-03-27 |
| JP2016500915A (ja) | 2016-01-14 |
| US20150270434A1 (en) | 2015-09-24 |
| JP6207616B2 (ja) | 2017-10-04 |
| CN104685642A (zh) | 2015-06-03 |
| WO2014048805A1 (de) | 2014-04-03 |
| CN104685642B (zh) | 2017-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20150058502A (ko) | 광전자 소자 및 광전자 소자를 제조하기 위한 방법 | |
| JP3852000B2 (ja) | 発光素子 | |
| KR100656688B1 (ko) | 반도체 장치, 반도체 기판 및 그 제조 방법 | |
| JP3815335B2 (ja) | 半導体発光素子及びその製造方法 | |
| US6201262B1 (en) | Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure | |
| TWI427830B (zh) | 光電裝置之製造方法 | |
| JP6242688B2 (ja) | 半導体装置及び製造方法 | |
| US9130115B2 (en) | Light-emitting diode with textured substrate | |
| CN107611228B (zh) | 光电子器件和用于其制造的方法 | |
| US11217726B2 (en) | Nitride semiconductor ultraviolet light-emitting element | |
| US20130193448A1 (en) | Patterned substrate and stacked light emitting diode | |
| JP2019519101A (ja) | 改善された効率を有する部品およびその製造方法 | |
| US20090166650A1 (en) | Light-emitting device of group iii nitride-based semiconductor and manufacturing method thereof | |
| KR100809229B1 (ko) | 질화물 반도체 발광 소자 및 제조방법 | |
| US20140057417A1 (en) | Method for Producing an Optoelectronic Semiconductor Chip | |
| KR101199187B1 (ko) | 발광 다이오드 및 그 제조방법 | |
| US20100012954A1 (en) | Vertical III-Nitride Light Emitting Diodes on Patterned Substrates with Embedded Bottom Electrodes | |
| US8148178B2 (en) | Method of growing nitride single crystal and method of manufacturing nitride semiconductor light emitting device | |
| JP2002008998A (ja) | Ｉｉｉ族窒化物系化合物半導体素子の製造方法 | |
| KR102549356B1 (ko) | 비발광 3족 질화물 반도체 적층체를 제조하는 방법 | |
| KR101116904B1 (ko) | 질화물 반도체 결정 제조 방법 및 발광 소자 제조 방법 | |
| KR101765903B1 (ko) | 발광소자, 그 제조방법 및 발광소자 패키지 | |
| CA2493503C (en) | Group iii nitride photonic devices on silicon carbide substrates with conductive buffer interlayer structure | |
| KR20230077839A (ko) | 비발광 3족 질화물 반도체 적층체를 제조하는 방법 | |
| KR20230011741A (ko) | 비발광 3족 질화물 반도체 적층체를 제조하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |