JP6207616B2 - オプトエレクトロニクス素子の製造方法 - Google Patents

オプトエレクトロニクス素子の製造方法 Download PDF

Info

Publication number
JP6207616B2
JP6207616B2 JP2015533534A JP2015533534A JP6207616B2 JP 6207616 B2 JP6207616 B2 JP 6207616B2 JP 2015533534 A JP2015533534 A JP 2015533534A JP 2015533534 A JP2015533534 A JP 2015533534A JP 6207616 B2 JP6207616 B2 JP 6207616B2
Authority
JP
Japan
Prior art keywords
layer
mask
web
growth
lateral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015533534A
Other languages
English (en)
Other versions
JP2016500915A (ja
Inventor
ヘアトコアン ヨアヒム
ヘアトコアン ヨアヒム
アール ヤン−フィリプ
アール ヤン−フィリプ
ジーニ ロレンツォ
ジーニ ロレンツォ
ペーター マティアス
ペーター マティアス
マイアー トビアス
マイアー トビアス
フライ アレクサンダー
フライ アレクサンダー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2016500915A publication Critical patent/JP2016500915A/ja
Application granted granted Critical
Publication of JP6207616B2 publication Critical patent/JP6207616B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/816—Bodies having carrier transport control structures, e.g. highly-doped semiconductor layers or current-blocking structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/8215—Bodies characterised by crystalline imperfections, e.g. dislocations; characterised by the distribution of dopants, e.g. delta-doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/271—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/276—Lateral overgrowth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、オプトエレクトロニクス素子の製造方法と、オプトエレクトロニクス素子とに関する。
アルミニウムインジウムガリウム窒化物（ＡｌＩｎＧａＮ）系の発光ダイオードでは、電力が上昇すると、発光パワーの上昇は、この入力した電力に対する線形上昇より小さくなることが知られている。この現象はドループと称される。
上述の発光ダイオードの線形性は、複数の量子薄膜を有する活性領域を用いることにより向上できることが知られている。その際には通常、最大３０個の量子薄膜を設ける。量子薄膜積層体における結晶品質を一定に維持するため、各量子薄膜間に、(Ａｌ)(Ｉｎ)ＧａＮ障壁を配置する。典型的には、この障壁の厚さは３ｎｍ〜５ｎｍの間である。障壁は可能な限り薄いことが望ましい。というのも、このような障壁が、縦方向に移動するキャリアに対して形成する圧電障壁は比較的小さくなり、これにより、縦方向のキャリア輸送が改善されるからである。活性領域の平面における結晶の転位密度が小さいほど、上述の障壁を薄くできることが知られている。この転位密度は典型的には、２０×１０７ｃｍ−２から１００×１０７ｃｍ−２までの間の範囲内である。
本発明の課題は、オプトエレクトロニクス素子の製造方法を改善することである。本発明の他の課題として、オプトエレクトロニクス素子の改善という課題もある。これらの課題は、独立請求項の特徴を有する方法ないしはオプトエレクトロニクス素子により解決される。従属請求項に有利な実施形態が記載されている。
オプトエレクトロニクス素子の製造方法は、
基板を準備するステップと、
前記基板の表面上に核生成層を設けるステップと、
前記核生成層上にマスク層を設けてパターニングするステップと、
第１の成長工程で窒化物半導体を成長させ、成長方向に局所的に台形状の横断面をそれぞれ有する複数のウェブを形成し、当該複数のウェブが横方向グリッドを成すステップと、
第２の成長工程において、前記複数の各ウェブ間の空きスペースを閉じるように、窒化物半導体を用いて前記ウェブをラテラルオーバーグロースするステップと
を有する。このような方法により、横方向に欠陥密度が変化するオプトエレクトロニクス素子を製造することができるという利点が奏される。このことにより、オプトエレクトロニクス素子の欠陥密度が高い横方向区画において縦方向に流れる電流を高くすることができるという利点が奏される。また、横方向において欠陥密度が高い区画内のキャリアは、横方向で見て欠陥密度がより低い領域へ拡散し、当該領域において発光再結合できるという利点が奏される。
本製造方法の１つの実施形態では、各ウェブ間の空きスペースを角錐台状に形成する。有利には、第２の成長工程においてウェブをラテラルオーバーグロースすることにより、各ウェブの、上述の角錐台状の空きスペースの方を向いたファセット面において転位密度の折り返しが生じ、これにより、角錐台状の空きスペースより上方の領域における欠陥密度を低減させることができる。
本製造方法の１つの実施形態では、前記マスク層のパターニング時に、横方向のスライス状マスク領域を形成する。このことにより、前記第１の成長工程中に、横方向のスライス状マスク領域より上方に空きスペースが形成されるという利点が奏される。
本製造方法の１つの実施形態では、複数の前記スライス状マスク領域を、横方向に六角形グリッドを成すように配置する。このことにより、横方向において完全かつ均質な敷き詰めが実現されるという利点が奏される。
本製造方法の１つの実施形態では、前記スライス状マスク領域を０．５μｍから３μｍまでの間の径長で形成する。このようにして有利には、横方向において生じる、欠陥密度が低下した区画が、隣接する高欠陥密度区画内から拡散して侵入してきたキャリアを供給されるのに適したサイズとなるようにすることができる。
本製造方法の１つの実施形態では、各スライス状マスク領域を、０．５μｍから２μｍまでの間の幅の領域によって相互に分離して形成する。このことによって有利には、このようにして生じる、高欠陥密度の横方向区画のサイズが、縦方向における十分な電流と、非発光キャリア再結合の回避との有利な妥協線を可能とするサイズとなるようにすることができる。
本製造方法の１つの実施形態では、前記第２の成長工程は、コアレッセンスを促進する成長パラメータで実施する。このことによって有利には、第２の成長工程においてウェブ間の空きスペースを格段に増大させることができ、この空きスペースの増大により、当該空きスペースの領域において、横方向で見て欠陥密度がより低くなった区画を生じさせることができる。
本製造方法の１つの実施形態では、前記第１の成長工程を、前記第２の成長工程より低い温度で実施する。このことによって有利には、第１の成長工程では縦方向に格段に成長させるが、第２の成長工程中には主に横方向の成長を生じさせることができる。
本方法の１つの実施形態では、第２の成長工程の後、発光活性層を含む機能層積層体を堆積させる。有利にはこのことにより、発光活性層の、欠陥密度が高い横方向区画の上方に位置する部分に、欠陥密度が低い横方向区画の上方の部分よりも多くのＶ欠陥が形成される。Ｖ欠陥の密度が高くなることにより、縦方向の電流が多くなるという利点が奏される。
本方法の１つの実施形態では、第１の成長工程の前に、マスク層の開口部内に窒化物半導体を堆積させ、その後、エッチバックを行う。有利にはこのことにより、形成後の層構造体のひずみが低減する。
本方法の１つの実施形態では、前記核生成層はアルミニウム（Ａｌ）を含む。有利には、アルミニウムを含有する核生成層上にエピタキシャル成長を実施することができる。
本方法の１つの実施形態では、前記マスク層は、二酸化シリコン（ＳｉＯ２）を含む２つの層を有する。その際には、窒化シリコン（ＳｉＮ）を含む層により、マスク層のこれらの二酸化シリコン含有層を分離する。有利には、その後のステップ中に、前記マスク層の二酸化シリコン含有層を、窒化シリコン含有層において相互に分離することができる。
本方法の１つの実施形態では、前記核生成層上に位置する層構造体を剥離する。その際には、剥離後の層構造体上に付着しているマスク層の一部は、パターニングされた光取り出し構造部を生成するためのハードマスクとして使用することができる。有利には、パターニングされた光取り出し構造部を生成するために、更にマスクパターンを追加して形成する必要はない。このことにより、方法が簡略化するという利点が奏される。
オプトエレクトロニクス素子は、グリッド状の横方向領域における転位密度が他の横方向領域よりも高い層構造体を有する。このようなオプトエレクトロニクス素子により、転位密度が高い横方向領域に流れる縦方向電流が増加するという利点が奏される。このことによって有利には、高転位密度のグリッド状横方向領域内から流れるキャリアが、隣接する他の横方向領域に入り込んで拡散し、当該他の横方向領域において発光再結合することができる。このことにより、オプトエレクトロニクス素子の高電流線形性が良好になるという利点が奏される。
オプトエレクトロニクス素子の１つの実施形態では、グリッド状の横方向領域によって包囲された他の横方向領域に、気孔が配置される。そうでない場合には、低転位密度の横方向領域の成長が完全であるということになり、有利には、この気孔を利用して低転位密度の横方向領域の成長状態が分かる。
オプトエレクトロニクス素子の１つの実施形態では、層構造体は発光活性層を有する。この発光活性層は、グリッド状の横方向領域において、他の横方向領域より高密度のＶ欠陥を有する。有利には、高転位密度のグリッド状横方向領域にあるＶ欠陥により、縦方向に流れるキャリアが克服しなければならない圧電障壁が減少し、この圧電障壁の減少により、グリッド状横方向領域において層構造体の発光活性層を縦方向に通って流れる電流を増大させることができる。よって、グリッド状横方向領域内からキャリアが他の横方向領域に入り込んで拡散し、当該他の横方向領域において発光再結合することができる。
オプトエレクトロニクス素子の１つの実施形態では、グリッド状横方向領域は六角形グリッドを成す。六角形グリッドは、横方向の好適な敷き詰めを実現するという利点を有するので、これにより、転位密度が低くなった前記他の横方向領域を、高転位密度のグリッド状横方向領域間に均等に分布させることができる。
オプトエレクトロニクス素子の１つの実施形態では、層構造体は発光活性層を有し、かつ、グリッド状横方向領域が発光活性層に注入する面積あたりのキャリア数が、他の横方向領域よりも多くなるように構成される。このことにより、オプトエレクトロニクス素子の高電流線形性が良好になるという利点が奏される。
以下、図面を参照して、実施例について詳細に説明する。この説明内容を併せて参酌すれば、本発明の上述の特性、特徴および利点と、本発明を実現する態様とを、より明確に理解することができる。
第１の処理状態にある層構造体の概略的な断面図である。 第２の処理状態にある前記層構造体の概略的な断面図である。 第３の処理状態にある前記層構造体の概略的な断面図である。 前記層構造体のマスク層を上から見た概略図である。 第２の処理状態にある前記層構造体の窒化物半導体層の概略的な斜視図である。 第４の処理状態にある前記層構造体の概略的な断面図である。 前記層構造体の機能層積層体を上から見た概略図である。 オプトエレクトロニクス素子の製造方法の概略的なフローチャートである。
図１は、第１の処理状態１０にある層構造体１００の一部分の断面を非常に概略的に示した図である。層構造体１００はオプトエレクトロニクス素子の一部であり、特に、発光ダイオードのＬＥＤチップの一部である。
層構造体１００は、パターニングされたマスク層２００を含み、このパターニングされたマスク層２００は、マスク開口部２２０により相互に分離された複数の横方向マスク領域２１０を有する。マスク層２００はたとえば二酸化シリコン（ＳｉＯ２）を含むことができる。
層構造体１００はさらに、窒化物半導体層３００も含む。窒化物半導体層３００は、前記マスク層２００の横方向マスク領域２１０間のマスク開口部２２０の領域内に位置する第１の層部分３１０を有する。第１の層部分３１０は、たとえば窒化ガリウム（ＧａＮ）を含むことができる。この第１の層部分３１０は省略することも可能である。
窒化物半導体層３００はさらに、第２の層部分３２０も含む。図１に示した第１の処理状態１０では、第２の層部分３２０は未だ完全な状態では存在していない。図１に示した第１の処理状態１０は、第２の層部分３２０を成長させる第１の成長工程１５を実施している途中の層構造体１００を示したものである。第２の層部分３２０は、第１の成長工程１５中にエピタキシャル成長により形成され、有利には、第２の層部分３２０も窒化ガリウムを含む。
第１の成長工程１５中における成長条件は、第２の層部分３２０の成長が主に、形成された窒化物半導体層３００のｃ面３０１において縦成長方向１２に生じるように選択されている。形成された窒化物半導体層３００の
Figure 0006207616
における横成長方向１１には、僅かな成長しか生じない。このことにより、形成される第２の層部分３２０は、縦方向に進むごとに、横方向で見て細くなっていく。
図２は、第２の処理状態２０にある前記層構造体１００の概略的な断面図である。第２の処理状態２０は、図１に示した第１の成長工程１５を実施する時間を制限することで実現されたものである。第１の成長工程１５において形成した、窒化物半導体層３００の第２の層部分３２０は、図２の断面図では少なくとも局所的に、台形状の断面３２１を有する。
更に長時間にわたって第１の成長工程１５を続行すると、縦垂直方向１２に第２の層部分３２０の成長が更に続行して、窒化物半導体層３００の側面３０２が互いにぶつかり、窒化物半導体層３００のｃ面３０１が消失してしまうまでになってしまう。すると、図２の断面図にて示されている、形成された第２の層部分３２０の横断面は三角形になってしまう。しかし第１の成長工程１５は、それよりも早期の時点において既に中止されている。
図３は、第２の成長工程２５を実施している間の、第３の処理状態３０にある層構造体１００の概略的な断面図である。第２の成長工程２５もエピタキシャル成長工程であるが、とりわけ、第１の成長工程１５とは異なる成長条件下で実施される。第２の成長工程２５は、コアレッセンスを促進する成長条件下で実施される。第２の成長工程２５中には、窒化物半導体層３００の第３の層部分３３０を成長させる。有利には、窒化物半導体層３００の第３の層部分３３０も窒化ガリウムを含む。第２の成長工程２５中は、成長条件はコアレッセンスを促進する条件となっているので、主に横成長方向１１に成長が進行する。よって、第３の層部分３３０は主に窒化物半導体層３００の側面３０２に堆積していき、縦成長方向１２に生じる成長は僅かのみであるから、第３の層部分３３０のうち、窒化物半導体層３００のｃ面３０１に堆積する割合はごく僅かのみである。
図４は、層構造体１００のマスク層２００の一部を上から見た図である。マスク層２００は核生成層４００上に配置されている。この核生成層４００は、マスク開口部２２０の領域において見ることができる。核生成層４００はアルミニウム（Ａｌ）を含む。有利には、核生成層４００は窒化アルミニウム（ＡｌＮ）を含む。
マスク層２００の各横方向マスク領域２１０はスライス形状になっている。有利なのは、このスライス状の横方向マスク領域２１０を円板形状にすることであるが、この円板形状は多角形で近似することができる。各スライス状の横方向マスク領域２１０はスライス径２１１を有し、このスライス径２１１は、有利には０．５μｍから３μｍまでの間の範囲内である。たとえば、スライス径２１１を２μｍとすることができる。
各スライス状の横方向マスク領域２１０は、マスク開口部２２０によって相互に離隔されている。隣り合った２つの横方向マスク領域２１０間には、スライス間隔２２１が設けられている。このスライス間隔２２１は、有利には０．５μｍから２μｍまでの間である。たとえば、スライス間隔２２１を１μｍとすることができる。
横方向マスク領域２１０は、規則的な六角形グリッド２３０を成すように配置されている。この六角形グリッド２３０はハニカムパターンを成し、各横方向マスク領域２１０は、六角形グリッド２３０の１つの六角形の中心に配置される。このような構成により、すべてのスライス状の横方向マスク領域２１０（縁部に位置する横方向マスク領域２１０を除く）にそれぞれ隣接する横方向マスク領域２１０は６つとなり、各横方向マスク領域２１０と、各隣接する横方向マスク領域２１０との間の各距離が、スライス間隔２２１となっている。
六角形グリッド２３０を用いる代わりに、横方向マスク領域２１０の配置構成を四角形グリッドまたは三角形グリッドとすることも可能である。
図５は、第２の処理状態２０にある前記層構造体１００の窒化物半導体層３００の斜視図である。窒化物半導体層３００の第２の層部分３２０は複数のウェブ３４０を有し、このウェブ３４０は、マスク層２００のマスク開口部２２０の上方に配置されている。これら複数のウェブ３４０は横方向グリッド３６０を成し、この横方向グリッド３６０は、前記マスク開口部２２０の六角形グリッド２３０を映し取ったものである。各ウェブ３４０の（マスク層２００とは反対側の）上端部はウェブ幅３４１を有する。このウェブ幅３４１は有利には、マスク層２００のスライス間隔２２１より小さく、たとえば５００ｎｍとすることができる。
第２の層部分３２０のウェブ３４０は、マスク層２００のスライス状横方向マスク領域２１０の上方に位置する角錐台状の空きスペース３５０を包囲している。この角錐台状空きスペース３５０は、マスク層２００からの距離が大きくなるにつれて、角錐台状に広幅になっていく。ウェブ３４０は横方向に六角形グリッド３６０を形成しているので、各角錐台状の空きスペース３５０の各底面は、ほぼ六角形となっている。
第２の成長工程２５において、角錐台状の空きスペース３５０を、ウェブ３４０の側面３０２から横方向に閉じるか、ないしはコアレッセンスさせる。その際には、ウェブ３４０のｃ面３０１も部分的にオーバーグロースさせる。
図６は、第４の処理状態４０にある前記層構造体１００の概略的な断面図である。この第４の処理状態４０は、第２の成長工程２５を完了させると実現されるものである。第４の処理状態４０では、角錐台状の空きスペース３５０を第３の層部分３３０によって完全に閉じる。
図６にはさらに、図１，２および３には示されていない基板５００と、図１，２および３には示されていない、層構造体１００の核生成層４００とを示している。基板５００は層構造体１００の支持体となり、有利にはサファイヤ（Ａｌ２Ｏ３）を含む。これに代えて択一的に、基板５００はシリコン（Ｓｉ）、炭化シリコン（ＳｉＣ）または窒化ガリウム（ＧａＮ）を含むことができる。基板５００は、有利にはウェハ形状である。
図６にはさらに、核生成層４００および窒化物半導体層３００の複数の欠陥１１０も示している。この欠陥１１０はたとえば、窒化物半導体層３００と核生成層４００と基板５００との格子不整合に起因する転位欠陥等である。
欠陥１１０は、層構造体１００の区画を縦方向に貫通している。マスク層２００の横方向マスク領域２１０の下方において核生成層４００に形成された欠陥１１０は、横方向マスク領域２１０で止まっている。しかし、マスク層２００のマスク開口部２２０の下方において核生成層４００に形成された欠陥１１０は、窒化物半導体層３００の第１の層部分３１０と第２の層部分３２０とにまで続いて貫通している。
ここで、縦方向に第２の層部分３２０の側面３０２においてぶつかった欠陥１１０は、この側面３２０において折れ曲がり、その後は、第３の層部分３３０において折れ曲がった欠陥１１１となって水平方向に続いていく。この折れ曲がった欠陥１１１は相殺し合うことができ、これにより、層構造体１００の上面に達することがなくなる。それに対し、縦方向に第２の層部分３２０のｃ面３０１まで続いている欠陥１１０は折れ曲がることなく、縦方向に繋がった欠陥１１２として、層構造体１００の上面に達するまで第３の層部分３３０に入り込んで貫通していく。
このようにして、層構造体１００の上面における欠陥１１０の密度は横方向に変化する。第２の層部分３２０のウェブ３４０上方の横方向区画における欠陥密度は上昇しており、それに対して、他の横方向区間の欠陥密度は低下している。
マスク層２００と窒化物半導体層３００との間の界面では、第２の層部分３２０の２つの隣り合ったウェブ３４０間に、ウェブ間隔３５１が設けられている。このウェブ間隔３５１は、たとえば約１μｍとすることができる。
次のステップでは、図６に示された層構造体１００の上面に、発光活性層を有する機能層積層体６００を堆積させる。機能層積層体６００の発光活性層は、１つまたは複数の量子薄膜を含む。
発光活性層の成長中には、欠陥１１０の上方に、有利にはＶ欠陥（V-Pit）が形成されることが知られている。つまり、下方にある層中の欠陥密度が高いほど、その上方に形成されるＶ欠陥は多くなる。また、このようなＶ欠陥の側面ファセットの圧電性は、ｃ面の圧電性より低くなることも知られている。さらに、上述のＶ欠陥のファセットに取り込まれるインジウムが少なくなり、この領域における成長速度も低下することが知られている。このことにより、Ｖ欠陥の縦方向の電気抵抗は、発光活性層の欠陥の無いｃ面の縦方向電気抵抗より小さい、ということになる。しかし、Ｖ欠陥において生じる正孔および電子の再結合は、主に非発光再結合である。
図７は、層構造体１００の機能層積層体６００の上面を上から見た図であり、これはたとえば、ＰＬ（フォトルミネッセンス）顕微鏡を用いて撮影することができる。同図では、結晶欠陥は暗く示している。図７からは、機能層積層体６００の上面は欠陥密度が高い横方向領域１２０と、欠陥密度が低い横方向領域１３０とを有することが分かる。高欠陥密度の横方向領域１２０は、マスク層２００のマスク開口部２２０の六角形グリッド２３０の上方と、窒化物半導体層３００の第２の層部分３２０のウェブ３４０の横方向グリッド３６０の上方とに位置する。低欠陥密度の横方向領域１３０は、層構造体１００の機能層積層体６００の上面の他の区画となっている。
低欠陥密度の横方向領域１３０は全て、またはほぼ全て、気孔１３１を有している。この気孔１３１は、専門用語としてボイドとも称される。すべての気孔１３１はそれぞれ、ウェブ３４０間に位置する角錐台状の空きスペース３５０の中央に形成されている。気孔１３１の領域では、角錐台形状の空きスペース３５０は第２の成長工程２５中に、最終的に第３の層部分３３０によって閉じられる。
高欠陥密度の横方向領域１２０では、機能層積層体６００の発光活性層のＶ欠陥の密度が、低欠陥密度の横方向領域１３０のＶ欠陥密度より高くなっている。Ｖ欠陥が存在することにより、高欠陥密度の横方向領域１２０の縦方向抵抗は低くなっているので、機能層積層体６００を縦方向に流れる電流は、主に高欠陥密度の横方向領域１２０において流れることができる。高欠陥密度領域１２０の縦方向の直列抵抗が低くなっていることにより、多くの量子薄膜にキャリアを供給することができる。これにより、１量子薄膜あたりの電流密度は低くなるので、層構造体１００から作製された発光ダイオードのドループを低減することができる。低欠陥密度の横方向領域１３０にある量子薄膜のバンドギャップは小さいので、高欠陥密度の横方向領域１２０中のキャリアが、この低欠陥密度の横方向領域１３０内に侵入して拡散することができる。このキャリアは、低欠陥密度の横方向領域１３０において発光再結合することができる。したがって、高欠陥密度の横方向領域１２０により、低欠陥密度の横方向領域１３０内において縦方向に電流が流れてキャリアが注入され、この低欠陥密度の横方向領域１３０においてキャリアが発光再結合することができる。
高欠陥密度の横方向領域１２０および低欠陥密度の横方向領域１３０の相対的な横方向寸法は、高欠陥密度の横方向領域１２０において非発光再結合が優勢となることなく、有利な高電流線形性を実現するのに十分に大きな縦方向電流を流すことができるように選択される。
図８は、オプトエレクトロニクス素子の製造方法７００を概説する概略的なフローチャートである。
最初のステップ７１０において、基板５００を準備する。有利には、この基板５００をウェハとする。このことにより、多数のオプトエレクトロニクス素子を同時に、この１つのウェハ上に並行して製造することができる。前記基板は、サファイヤ基板、シリコン基板、炭化シリコン基板または窒化ガリウム基板とすることができる。
第２のステップ７２０において、基板５００の表面上に核生成層４００を設ける。この核生成層４００は、たとえば窒化アルミニウム（ＡｌＮ）を含むことができる。たとえば、この核生成層４００の厚さを５０ｎｍとすることができる。たとえばスパッタリングによって核生成層４００を設けることができる。
第３のステップ７３０において、マスク層２００を設けてパターニングする。マスク層２００はたとえば、酸化シリコン（ＳｉＯ２）と、窒化シリコン（ＳｉＮ）と、二酸化シリコンから成る別の層とから構成される積層体を含むことができる。その際にはたとえば、二酸化シリコンから成る層の厚さを約１００ｎｍとし、窒化シリコンから成る層の厚さを約５０ｎｍとすることができる。マスク層２００はたとえば、前記核生成層４００上にスパッタリング蒸着することができる。
マスク層２００を設けた後は、これをパターニングする。このパターニングは、たとえばフォトリソグラフィ法により行われる。その際には、マスク開口部２２０により互いに離隔された複数の横方向マスク領域２１０を形成する。これら横方向マスク領域２１０は、有利には円板形状または略円板形状（たとえば八角形）に形成される。横方向マスク領域２１０のスライス径２１１は、たとえば０．５μｍから３μｍまでの間とすることができ、有利には約２μｍとすることができる。互いに隣接する横方向マスク領域２１０間のスライス間隔２２１は、たとえば０．５μｍから２μｍの間とすることができ、好適には約１μｍとすることができる。有利には、横方向マスク領域２１０を六角形グリッドに配列することができる。
第４のステップ７４０において、窒化物半導体層３００の第１の層部分３１０をマスク層２００のマスク開口部２２０内に堆積させ、その後エッチバックする。窒化物半導体層３００の第１の層部分３１０は、たとえば窒化ガリウム（ＧａＮ）を含むことができ、約９０ｎｍの厚さで第１の層部分３１０を堆積させることができる。第１の層部分３１０の堆積は、たとえば有機金属気相成長用の装置（ＭＯＶＰＥ装置）にて行うことができる。有利には、第１の層部分３１０の材料を名目上アンドープとする。第１の層部分３１０の堆積後、この第１の層部分３１０をエッチバックする。このエッチバックはたとえば、ＭＯＶＰＥ装置のＴＭＧａ源を閉じてシラン（ＳｉＨ４）を反応器内に導入することにより行うことができる。その際にはＮ２／Ｈ２／ＮＨ３雰囲気が発生し、この雰囲気中にて窒化ガリウムが脱着し、窒化シリコン（ＳｉＮ）の成長が生じる。その際には、２つのプロセスが拮抗する。エッチバックはたとえば５分にわたって実施することができ、これにより、結晶ひずみのモニタリングを行うことができる。本方法の簡単な態様では、第４のステップ７４０は省略することができる。
第５のステップ７５０では、窒化物半導体層３００の第２の層部分３２０を成長させる第１の成長工程１５を行う。第２の層部分３２０は、有利には窒化ガリウム（ＧａＮ）を含む。その際には成長条件は、主に縦方向の成長方向１２に成長が生じるように、かつ、横断面が台形状であるウェブ３４０が形成されるように選択される。このような成長条件では、たとえば、III 族半導体に対してＶ族半導体の比を１０００未満と小さくすることができる。温度はたとえば１０００℃未満とすることができる。このとき、シラン（ＳｉＨ４）の供給を再び終了させることができる。
第６のステップ７６０において、窒化物半導体層３００の第３の層部分３３０を成長させるための第２の成長工程２５を実施する。第３の層部分３３０も、有利には窒化ガリウム（ＧａＮ）を含む。第２の成長工程２５は、優先的に横成長方向１１に成長が生じる成長パラメータで実施される。これにより、先行のステップ７５０において形成したウェブ３４０間の角錐台形の空きスペース３５０が閉じられてコアレッセンスする。第２の成長工程２５中の成長条件には、たとえば、Ｖ族半導体と III 族半導体との比を大きくすること、および、１０００℃を上回る高温にすることを含むことができる。よって、第６のステップ７６０が終わると、窒化物半導体層３００は、欠陥密度１１０が横方向に変わる閉じられた層となる。
第７のステップ７７０において、機能層積層体６００を窒化物半導体層３００の表面上に堆積させる。この機能層積層体６００に発光活性層が含まれる。機能層積層体６００は、有利にはＬＥＤ構造である。
別のオプションのステップにおいて、先行のステップにて作製した層構造体１００を更に処理して、完全なオプトエレクトロニクス素子を完成させる。ステップ７８０ないし８１０は、この更なる処理手段の一例を示している。
第８のステップ７８０において、層構造体１００を支持基板に接合する。この接合は、層構造体１００の機能層積層体６００が支持基板の方を向くように行われる。支持基板はたとえばシリコン基板とすることができる。
第９のステップ７９０において、基板５００および核生成層４００を、層構造体１００の他の部分から剥離する。この剥離はたとえば、レーザリフトオフと称される処理によって行うことができる。核生成層４００が窒化アルミニウム（ＡｌＮ）を含む場合には、窒化アルミニウム（ＡｌＮ）のバンドエッジにより、まず最初に、たとえば窒化ガリウム（ＧａＮ）を含む窒化物半導体層３００において分離が発生する。マスク層２００の横方向マスク領域２１０では、窒化シリコン（ＳｉＮ）から成る中間の層が分離領域として機能する。このようにして、マスク層２００の横方向マスク領域２１０の二酸化シリコン（ＳｉＯ２）から成る一部は、剥離後の窒化物半導体層３００に付着して残り、当該マスク層２００の横方向マスク領域２１０の二酸化シリコン（ＳｉＯ２）から成る他の一部は、核生成層４００と基板５００とに付着した状態のままとなる。
窒化物半導体層３００に残った二酸化シリコン（ＳｉＯ２）から成る層は、第１０のステップ８００において、パターニングされた光取り出し構造部を生成するためのハードマスクとして用いることができる。
核生成層４００と基板５００とに付着したままとなった二酸化シリコン（ＳｉＯ２）から成る層は、第１１のステップ８１０において剥離することができる。核生成層４００は基板５００表面に残る。基板５００はその後、方法７００を実施するために再利用することができる。
本願は、独国特許出願第１０２０１２２１７６４４．６号の優先権を主張するものであり、これを引用することにより、その開示内容は本願の開示内容に含まれるものとする。
有利な実施例に基づいて本発明を詳細に図解および説明したが、本発明は、本願にて開示した実施例に限定されることはなく、むしろ当業者であれば、これらの実施例から、本発明の保護範囲を逸脱することなく他の態様を導き出すことができる。
１０ 第１の処理状態
１１ 横成長方向
１２ 縦成長方向
１５ 第１の成長工程
２０ 第２の処理状態
２５ 第２の成長工程
３０ 第３の処理状態
４０ 第４の処理状態
１００ 層構造体
１１０ 欠陥
１１１ 折れ曲がった欠陥
１１２ 更に続く欠陥
１２０ 欠陥密度が高い横方向領域
１３０ 欠陥密度が低い横方向領域
１３１ 穴
２００ マスク層
２１０ 横方向マスク領域
２１１ スライス径
２２０ マスク開口部
２２１ スライス間隔
２３０ 六角形グリッド
３００ 窒化物半導体層
３０１ ｃ面
３０２ 側面
３１０ 第１の層部分
３２０ 第２の層部分
３２１ 台形状の横断面
３３０ 第３の層部分
３４０ ウェブ
３４１ ウェブ幅
３５０ 角錐台状の空きスペース
３５１ ウェブ間隔
３６０ 横方向グリッド
４００ 核生成層
５００ 基板
６００ 機能層積層体
７００ 方法
７１０ 基板を準備する
７２０ 核生成層を設ける
７３０ マスク層を設けてパターニングする
７４０ 窒化物半導体層の第１の層部分を設けてエッチバックする
７５０ 窒化物半導体層の第２の層部分を成長させる第１の成長工程
７６０ 窒化物半導体層の第３の層部分を成長させる第２の成長工程
７７０ 機能層積層体を堆積させる
７８０ 層構造体を支持体に接合する
７９０ 層構造体を剥離する
８００ パターニングされた光取り出し構造部を生成する
８１０ 基板を再利用する

Claims (16)

  1. オプトエレクトロニクス素子の製造方法であって、
    ・基板（５００）を準備するステップと、
    ・前記基板（５００）の表面上に核生成層（４００）を設けるステップと、
    ・前記核生成層（４００）上にマスク層（２００）を設け、スライス状の横方向マスク領域（２１０）を形成するように当該マスク層（２００）をパターニングするステップと、ただし、前記マスク層は複数の開口部（２２０）を有し、
    ・第１の成長工程（１５）で窒化物半導体（３２０）を成長させ、生成される当該窒化物半導体のｃ面において、主に縦方向に成長が生じるようにし、成長方向（１２）に局所的に台形状の横断面（３２１）をそれぞれ有する複数のウェブ（３４０）を形成し、当該複数のウェブ（３４０）が横方向グリッド（３６０）を成すステップと、ただし前記第１の成長工程（１５）の前に、前記マスク層（２００）の前記開口部（２２０）内に窒化物半導体（３１０）を堆積させ、その後、エッチバックを行い、
    ・第２の成長工程（２５）で、前記複数の各ウェブ（３４０）間の空きスペース（３５０）を閉じるように、窒化物半導体（３３０）を用いて前記ウェブ（３４０）をラテラルオーバーグロースし、縦方向において前記ウェブの側面（３０２）のうちいずれかにぶつかった欠陥（１１０）は当該いずれかの側面（３２０）において折れ曲がり、かつ、前記ウェブのｃ面にぶつかった欠陥（１１０）は縦方向に続いていくことにより、前記ウェブの上方の横方向区画における欠陥密度が高くなるようにするステップと
    を有することを特徴とする製造方法。
  2. オプトエレクトロニクス素子の製造方法であって、
    ・基板（５００）を準備するステップと、
    ・前記基板（５００）の表面上に核生成層（４００）を設けるステップと、
    ・前記核生成層（４００）上にマスク層（２００）を設け、スライス状の横方向マスク領域（２１０）を形成するように当該マスク層（２００）をパターニングするステップと、ただし、前記マスク層（２００）は、二酸化シリコンを含む２つの層を有し、窒化シリコンを含む層により、前記マスク層（２００）の、前記二酸化シリコンを含有する２つの層を分離し、
    ・第１の成長工程（１５）で窒化物半導体（３２０）を成長させ、生成される当該窒化物半導体のｃ面において、主に縦方向に成長が生じるようにし、成長方向（１２）に局所的に台形状の横断面（３２１）をそれぞれ有する複数のウェブ（３４０）を形成し、当該複数のウェブ（３４０）が横方向グリッド（３６０）を成すステップと、
    ・第２の成長工程（２５）で、前記複数の各ウェブ（３４０）間の空きスペース（３５０）を閉じるように、窒化物半導体（３３０）を用いて前記ウェブ（３４０）をラテラルオーバーグロースし、縦方向において前記ウェブの側面（３０２）のうちいずれかにぶつかった欠陥（１１０）は当該いずれかの側面（３２０）において折れ曲がり、かつ、前記ウェブのｃ面にぶつかった欠陥（１１０）は縦方向に続いていくことにより、前記ウェブの上方の横方向区画における欠陥密度が高くなるようにするステップと
    を有することを特徴とする製造方法。
  3. 前記ウェブは前記第１の成長工程（１５）後、断面図で見て、ｃ面を有する台形状の横断面を有する、
    請求項１または２記載の製造方法。
  4. 前記ウェブの側面（３０２）が互いにぶつかって前記ｃ面が消失する前に、前記第１の成長工程を中止する、
    請求項１から３までのいずれか１項記載の製造方法。
  5. 前記ウェブは前記第１の成長工程後、前記マスク層からの距離が大きくなるにつれて広幅になっていく角錐台状の空きスペース（３５０）を包囲している、
    請求項１から４までのいずれか１項記載の製造方法。
  6. 前記各角錐台状の空きスペース（３５０）は、六角形の底面を有する、
    請求項５記載の製造方法。
  7. 前記第２の成長工程において、前記角錐台状の空きスペース（３５０）を前記ウェブ（３４０）の側面から横方向に閉じ、かつ、当該ウェブのｃ面のオーバーグロースも行う、
    請求項６記載の製造方法。
  8. 複数の前記スライス状の横方向マスク領域（２１０）を、横方向の六角形グリッド（２３０）に配列する、
    請求項１から７までのいずれか１項記載の製造方法。
  9. 前記スライス状の横方向マスク領域（２１０）を、０．５μｍから３μｍまでの間の径長（２１１）で形成する、
    請求項１から８までのいずれか１項記載の製造方法。
  10. 複数の前記スライス状の横方向マスク領域（２１０）を、０．５μｍから２μｍまでの間の幅（２２１）の領域（２２０）によって相互に分離して形成する、
    請求項１から９までのいずれか１項記載の製造方法。
  11. コアレッセンスを促進させる成長パラメータで、前記第２の成長工程（２５）を実施する、
    請求項１から１０までのいずれか１項記載の製造方法。
  12. 前記第１の成長工程（１５）を、前記第２の成長工程（２５）より低い温度で実施する、
    請求項１から１１までのいずれか１項記載の製造方法。
  13. 前記第２の成長工程（２５）の後、発光活性層を有する機能層積層体（６００）を堆積させる、
    請求項１から１２までのいずれか１項記載の製造方法。
  14. 前記核生成層（４００）はアルミニウムを含む、
    請求項１から１３までのいずれか１項記載の製造方法。
  15. 前記マスク層（２００）は、二酸化シリコンを含む２つの層を有し、
    窒化シリコンを含む層により、前記マスク層（２００）の、前記二酸化シリコンを含有する２つの層を分離する、
    請求項１記載の製造方法。
  16. 前記核生成層（４００）上に位置する層構造体（２００，３００，６００）を剥離し、
    剥離後の前記層構造体（２００，３００，６００）に付着している前記マスク層（２００）の一部を、パターニングされた光取り出し構造部を形成するためのハードマスクとして使用する、
    請求項１から１５までのいずれか１項記載の製造方法。
JP2015533534A 2012-09-27 2013-09-18 オプトエレクトロニクス素子の製造方法 Expired - Fee Related JP6207616B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102012217644.6A DE102012217644A1 (de) 2012-09-27 2012-09-27 Optoelektronisches Bauelement
DE102012217644.6 2012-09-27
PCT/EP2013/069356 WO2014048805A1 (de) 2012-09-27 2013-09-18 Optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements

Publications (2)

Publication Number Publication Date
JP2016500915A JP2016500915A (ja) 2016-01-14
JP6207616B2 true JP6207616B2 (ja) 2017-10-04

Family

ID=49261502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015533534A Expired - Fee Related JP6207616B2 (ja) 2012-09-27 2013-09-18 オプトエレクトロニクス素子の製造方法

Country Status (6)

Country Link
US (1) US9466759B2 (ja)
JP (1) JP6207616B2 (ja)
KR (1) KR20150058502A (ja)
CN (1) CN104685642B (ja)
DE (1) DE102012217644A1 (ja)
WO (1) WO2014048805A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014116999B4 (de) 2014-11-20 2025-09-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102015107661B4 (de) 2015-05-15 2021-03-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements
DE102016103346B4 (de) * 2016-02-25 2025-04-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips
US20180277713A1 (en) * 2017-03-21 2018-09-27 Glo Ab Red light emitting diodes having an indium gallium nitride template layer and method of making thereof
CN110603651B (zh) * 2017-05-05 2023-07-18 加利福尼亚大学董事会 移除衬底的方法
US20190198709A1 (en) 2017-12-22 2019-06-27 Lumileds Llc Iii-nitride multi-color on wafer micro-led enabled by tunnel junctions
US11211527B2 (en) 2019-12-19 2021-12-28 Lumileds Llc Light emitting diode (LED) devices with high density textures
US11264530B2 (en) 2019-12-19 2022-03-01 Lumileds Llc Light emitting diode (LED) devices with nucleation layer
US12408481B2 (en) 2019-12-19 2025-09-02 Lumileds Llc Light emitting diode (LED) devices with nucleation layer
EP4144896A4 (en) * 2020-04-28 2024-07-10 Kyocera Corporation METHOD FOR MANUFACTURING A SEMICONDUCTOR ELEMENT
WO2022205462A1 (en) * 2021-04-02 2022-10-06 Applied Materials, Inc. Nucleation layers for growth of gallium-and-nitrogen-containing regions

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5328549A (en) 1980-04-10 1994-07-12 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
EP1041610B1 (en) 1997-10-30 2010-12-15 Sumitomo Electric Industries, Ltd. GaN SINGLE CRYSTALLINE SUBSTRATE AND METHOD OF PRODUCING THE SAME
EP1071143A4 (en) * 1997-12-08 2004-06-30 Mitsubishi Cable Ind Ltd LIGHT-EMITTING DEVICE BASED ON GaN AND METHOD FOR PRODUCING A GaN CRYSTAL
JP3557441B2 (ja) * 2000-03-13 2004-08-25 日本電信電話株式会社 窒化物半導体基板およびその製造方法
JP2002338396A (ja) * 2001-05-14 2002-11-27 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体基板およびその製造方法
US7420218B2 (en) * 2004-03-18 2008-09-02 Matsushita Electric Industrial Co., Ltd. Nitride based LED with a p-type injection region
US7445673B2 (en) 2004-05-18 2008-11-04 Lumilog Manufacturing gallium nitride substrates by lateral overgrowth through masks and devices fabricated thereof
JP2007184411A (ja) 2006-01-06 2007-07-19 Sony Corp 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法
WO2008115135A1 (en) * 2007-03-16 2008-09-25 Sebastian Lourdudoss Semiconductor heterostructures and manufacturing thereof
US7759689B2 (en) * 2007-05-07 2010-07-20 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Photonic crystal structures and methods of making and using photonic crystal structures
WO2009023722A1 (en) * 2007-08-14 2009-02-19 Nitek, Inc. Micro-pixel ultraviolet light emitting diode
US7888270B2 (en) * 2007-09-04 2011-02-15 National Chiao Tung University Etching method for nitride semiconductor
CN101542759B (zh) * 2008-06-02 2012-10-03 香港应用科技研究院有限公司 半导体晶圆和半导体器件及其制作方法
TWI405257B (zh) * 2009-04-08 2013-08-11 榮創能源科技股份有限公司 分離基板與半導體層的方法
KR101034053B1 (ko) 2010-05-25 2011-05-12 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101804408B1 (ko) * 2011-09-05 2017-12-04 엘지이노텍 주식회사 발광소자
DE102012101211A1 (de) 2012-02-15 2013-08-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements
DE102012107001A1 (de) 2012-07-31 2014-02-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
JP6280005B2 (ja) 2014-08-28 2018-02-14 株式会社東芝 情報処理装置、画像投影装置および情報処理方法

Also Published As

Publication number Publication date
CN104685642B (zh) 2017-08-04
KR20150058502A (ko) 2015-05-28
JP2016500915A (ja) 2016-01-14
US20150270434A1 (en) 2015-09-24
US9466759B2 (en) 2016-10-11
CN104685642A (zh) 2015-06-03
WO2014048805A1 (de) 2014-04-03
DE102012217644A1 (de) 2014-03-27

Similar Documents

Publication Publication Date Title
JP6207616B2 (ja) オプトエレクトロニクス素子の製造方法
JP3815335B2 (ja) 半導体発光素子及びその製造方法
JP6242688B2 (ja) 半導体装置及び製造方法
JP5180050B2 (ja) 半導体素子の製造方法
JP6025933B2 (ja) 発光ダイオードの製造方法
JP5313651B2 (ja) 半導体素子の製造方法
JP4451846B2 (ja) 窒化物半導体素子の製造方法
CN102593293A (zh) 模板、其制造方法以及制造半导体发光器件的方法
JPWO2000004615A1 (ja) 半導体レーザ、半導体装置及びその製造方法
JP5612516B2 (ja) 半導体素子の製造方法
JP5603812B2 (ja) 半導体素子の製造方法
JP5343225B2 (ja) Ｉｉ−ｖｉ族またはｉｉｉ−ｖ族化合物系半導体発光素子用エピタキシャルウエハ、および、その製造方法
JP5519347B2 (ja) 半導体素子の製造方法
KR101373398B1 (ko) 고효율 발광다이오드 제조방법
JP2010177552A (ja) 極性面を有する窒化物半導体成長基板
JP5946333B2 (ja) Ｉｉｉ族窒化物半導体デバイス及びその製造方法
JP5281536B2 (ja) 半導体発光装置の製造方法
KR101471621B1 (ko) 습식식각을 통한 GaN 기판 분리방법
JP5836166B2 (ja) 半導体素子および半導体素子の製造方法
KR20130089618A (ko) 고효율 발광다이오드 제조방법
CN100362710C (zh) 氮化物半导体元件及其制造方法和氮化物半导体基板的制造方法
KR20140131891A (ko) 3족 질화물 반도체 적층체
JP2013197571A (ja) 窒化物半導体積層体
KR101504732B1 (ko) 3족 질화물 반도체 적층체 및 이를 제조하는 방법
KR20100050348A (ko) 질화물계 반도체 발광소자의 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150427

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160509

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161020

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170711

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170814

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170905

R150 Certificate of patent or registration of utility model

Ref document number: 6207616

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees