JP4451846B2 - 窒化物半導体素子の製造方法 - Google Patents

窒化物半導体素子の製造方法 Download PDF

Info

Publication number
JP4451846B2
JP4451846B2 JP2005508004A JP2005508004A JP4451846B2 JP 4451846 B2 JP4451846 B2 JP 4451846B2 JP 2005508004 A JP2005508004 A JP 2005508004A JP 2005508004 A JP2005508004 A JP 2005508004A JP 4451846 B2 JP4451846 B2 JP 4451846B2
Authority
JP
Japan
Prior art keywords
layer
substrate
nitride semiconductor
mask
convex portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005508004A
Other languages
English (en)
Other versions
JPWO2004064212A1 (ja
Inventor
岳 菅原
靖利 川口
明彦 石橋
俊哉 横川
敦 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2004064212A1 publication Critical patent/JPWO2004064212A1/ja
Application granted granted Critical
Publication of JP4451846B2 publication Critical patent/JP4451846B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0207—Substrates having a special shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1003—Waveguide having a modified shape along the axis, e.g. branched, curved, tapered, voids
    • H01S5/1017—Waveguide having a void for insertion of materials to change optical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure

Description

本発明は、半導体レーザや半導体発光装置などの半導体素子の製造方法に関する。
窒化物半導体は、そのバンドギャップの大きさから短波長発光素子の材料として有望視されており、光情報処理分野などへの応用が期待されている。なかでも、窒化ガリウム系化合物半導体（例えば、ＧａＮ、ＡｌＧａＮ、ＧａＩｎＮ、ＡｌＧａＩｎＮなどのＧａＮ系半導体）は研究が盛んに行われ、青色発光ダイオード（ＬＥＤ）や緑色ＬＥＤが実用化されている。また、光ディスク装置の大容量化のために、４００ｎｍ帯に発振波長を有する半導体レーザが必要とされており、ＧａＮ系半導体を材料とする半導体レーザが注目され、現在では実用レベルに達しつつある。
窒化物半導体結晶を成長させる基板としては、窒化物半導体のバルク基板を用いることが好ましいが、高価で入手が困難であることから、一般にはサファイア基板やＳｉＣ基板等が用いられている。ところが、これらの基板は、窒化物半導体結晶と格子整合しないため、例えば、サファイア基板上に形成したＧａＮ層には、約１×１０９ｃｍ−２の転位密度で転位が存在する。この転位は、製造した半導体素子の信頼性低下の原因となるため、従来から転位密度の低減が検討されている。具体的には、基板と窒化物半導体層との間に空隙部が形成されるように結晶成長させることで、転位密度を低減する方法が知られている。
例えば、特開２００１―２７４０９３号公報には、基板の結晶成長面に凹凸を設け、ＧａＮ系化合物半導体などの結晶を凸部の上方部から横方向に結晶成長させることにより、半導体層で覆われた凹部が空隙部となる半導体基板の製造方法が開示されている。
また、特開２００１−１６８０４２号公報には、結晶成長面に凹凸を有する基板の凹面にＳｉＯ２などからなるマスクを設け、凸部の上方部を起点として横方向に結晶成長させることにより、半導体層で覆われた凹部が空隙部となる半導体基板の製造方法が開示されている。
また、特開２００２−９００４号公報には、基板上に形成したＧａＮ層に凸部をストライプ状に形成し、凹部の底面及び側壁にマスクを形成した後、凸部の上面から横方向に結晶成長させることにより、半導体層で覆われた凹部が空隙部となる半導体基板の製造方法が開示されている。
具体的には、図１０に示すように、まず、サファイア基板１００１上に５００℃でＴＭＧとＮＨ3とを供給してＧａＮバッファ層（図示せず）を堆積した後、基板温度を１０２０℃まで昇温させ、ＴＭＧとＮＨ3とを供給し、ＧａＮ層１００２を堆積する。ついで、図１１に示すように、フォトリソグラフィー技術によってＧａＮ層１００２の表面にストライプ状のレジスト１００３を形成し、このレジスト１００３をマスクとしたドライエッチングによって、ＧａＮ層１００２の表面をリセス状（凹状）に加工する。次に、図１２に示すように、ＥＣＲスパッタ法を用いて、シリコン窒化膜からなる誘電体１００４を表面全体に堆積する。そして、図１３に示すように、リフトオフによって、レジスト１００３及びその上方の誘電体１００４を除去する。この後、ＭＯＶＰＥ法を用いて、ＧａＮ層１００２における凸部上面の露出部分を種結晶としてＧａＮの選択横方向成長を行うと、横方向成長してきた隣接するＧａＮ同士が合体し、図１４に示すように、基板表面に平坦な連続膜であるＧａＮ層１００５が形成される。この結果、ＧａＮ層１００５の下方には、空隙部１００６が形成される。
上記各公報に開示された半導体基板の製造方法は、いずれも基板上の凸部上面近傍を起点として窒化物半導体結晶を成長させることにより、凹部を空隙部とするものであるが、特開２００１―２７４０９３号公報に開示されているように基板表面にマスクを設けない場合や、特開２００１−１６８０４２号公報に開示されているように基板の凹部底面にのみマスクを設ける場合には、半導体層の下方に空隙部が形成されないおそれがあるという問題があった。
また、特開２００２−９００４号公報に開示された半導体基板の製造方法は、基板凹部の底面及び側面にマスクを形成するものであり、上記従来の半導体基板の製造方法と比較した場合には、空隙部の形成が容易である。ところが、マスクの形成がスパッタ法により行われるので、凹凸の段差被覆性が良好でなく、基板凹部側面の被覆性が不十分になり易い。このため、基板と半導体層との間に空隙部を確実に形成する点で、更に改良の余地があった。また、凸部上面のレジストパターン及び窒化シリコン膜の除去をリフトオフ法により行うため、凸部上面のレジストパターンを均一に除去することが困難であり、凸部上面に残留した一部のレジストパターンが結晶成長の妨げになるおそれがあった。
（先行文献の一覧）
特開２００１―２７４０９３号公報
特開２００１−１６８０４２号公報
特開２００２−９００４号公報（欧州特許公開第１１０４０３１号公報と内容同一）
特開２００１−１７６８１３号公報
特開２００１−３４２１００号公報（の段落番号００２２）
国際公開第０１／８４６０８号パンフレット（欧州特許公開第１２７８２３３号公報と内容同一）
本発明は、このような問題を解決すべくなされたものであって、基板と窒化物半導体層との間に空隙部を確実に形成することで、信頼性の高い窒化物半導体素子の製造方法の提供を目的とする。
本発明の前記目的は、空隙からなる凹部およびIII族窒化物からなる凸部が表面に形成されている基板上に、前記凸部の上面を種結晶としてIII族窒化物の結晶を横方向成長させることにより窒化物半導体層を形成する横方向成長工程、および前記窒化物半導体層の表面に、活性層を有する窒化物半導体積層体を形成する積層体形成工程を順に有し、前記基板の格子定数は、前記III族窒化物の格子定数とは異なり、前記基板は誘電体からなるマスクを有しており、前記III族窒化物の結晶を９００℃以上の温度で横方向成長させ、前記マスクは、前記凸部の側面にのみ形成され、前記凸部の上面は露出しており、かつ前記凹部には基板が露出しており、前記マスクの高さＬ１は、５０ｎｍ以上５０００ｎｍ以下であり、前記凹部の幅Ｌ２は、５０００ｎｍ以上５００００ｎｍ以下であり、前記凹部のアスペクト比Ｌ１／Ｌ２は、０．００１以上１．０以下である、窒化物半導体素子の製造方法により達成される。
上記した構成の窒化物半導体素子の製造方法において、前記横方向成長工程は、III族窒化物からなるシード層を前記基板上に成長させるシード層形成工程と、前記シード層の表面に凸部形成用マスク層を堆積するマスク層堆積工程と、前記凸部形成用マスク層をパターニングするマスク層パターニング工程と、パターニングされた前記凸部形成用マスク層をマスクとして前記シード層をエッチングするシード層エッチング工程と、前記凸部形成用マスク層を除去することにより、前記シード層からなる凸部及び前記基板が露出する凹部を形成するマスク層除去工程と、前記凸部を含む前記基板の表面に、層状の誘電体を形成する誘電体形成工程と、前記誘電体に対して異方性エッチングを行い、前記凸部の上面の誘電体及び前記凹部の底面の誘電体を除去することにより、前記凸部の側面にのみ前記誘電体からなるマスクを残存させるマスク形成工程とを有する。
以下、本発明の実施の形態について図面を参照しながら説明する。図１〜図８は、本発明の一実施形態に係る窒化物半導体基板の製造方法を説明するための工程断面図である。
まず、図１に示すように、基板１０１上に５００℃でＴＭＧとＮＨ3とを供給して、ＧａＮからなるバッファ層（図示せず）を堆積した後、１０２０℃まで昇温させ、ＴＭＧとＮＨ3とを供給し、ＧａＮに代表されるIII族窒化物からなるシード層１０２を堆積する。ついで、図２に示すように、プラズマＣＶＤ法によりＳｉＯ2からなる凸部形成用マスク層１０３を堆積する。シード層１０２の材料として、本実施形態ではＧａＮとしているが、ＩｎやＡｌを含むＧａＮ系材料であってもよく、更に、他のIII族窒化物であってもよい。また、本実施形態においては、基板１０１としてサファイア基板を用いているが、ＳｉＣ基板などIII族窒化物と格子定数が異なる材料の他の基板であってもよい。
次に、フォトリソグラフィーにより、ストライプ状のレジストパターン（図示せず）を凸部形成用マスク層１０３の表面に形成する。レジストパターンの寸法は、例えば、幅３ミクロン、パターンの繰り返し周期は１５ミクロンである。そして、上記レジストパターンをマスクにして、フッ素系ガスを用いた反応性イオンエッチングを行い、図３に示すように、凸部形成用マスク層１０３をパターニングする。
さらに、レジスト除去後、パターニングされた凸部形成用マスク層１０３をマスクにして、塩素系ガスを用いた反応性イオンエッチングにより、図４に示すように、シード層１０２をパターニングし、基板１０１の一部を露出させる。
ついで、バッファードフッ酸によるウェットエッチングを行って、凸部形成用マスク層１０３を除去する。この結果、図５に示すように、基板１０１の表面にシード層１０２からなる複数の凸部１０２ａが形成され、各凸部１０２ａ間に、基板１０１が露出する凹部１０２ｂが形成される。この凹部１０２ｂは空隙を構成している。凸部１０２ａの側面は、後述するマスクの形成を容易にするために、基板１０１の表面に対して略垂直であることが好ましい。このためには、凸部形成用マスク層１０３の材料として、シード層１０２（本実施形態ではＧａＮ）に対して比較的大きなエッチング選択比を確保できる材料（本実施形態ではＳｉＯ2）を使用することが好ましい。
次に、図６に示すように、ＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）法によって、凸部１０２ａ及び凹部１０２ｂを含む基板表面全体を被覆するように、例えば厚さ約３００ｎｍのシリコン窒化膜からなる誘電体１０４を堆積する。誘電体１０４の形成は、コンフォーマルな凹凸の被覆特性が得られる方法で行うことが好ましく、上述したＬＰＣＶＤ法の他に、プラズマＣＶＤ法、常圧ＣＶＤ法、光ＣＶＤ法などを例示することができる。また、誘電体１０４は、シリコン窒化膜の他に、シリコン酸化膜、シリコン酸窒化膜、アルミニウム酸化膜、アルミニウム酸窒化膜、チタン酸化膜、ジルコニウム酸化膜、ニオブ酸化膜などを用いることもでき、あるいは、これら２以上の積層体であってもよい。基板表面全体を被覆する誘電体１０４の厚みは、凸部１０２ａの高さ等にもよるが、１０ｎｍ以上５０００ｎｍ以下であることが好ましく、５０ｎｍ以上５００ｎｍ以下であることがより好ましい。
ついで、基板表面に対して、フッ素系ガスを用いた反応性イオンエッチングを行う。この反応性イオンエッチングにおいては、凸部１０２ａの上面及び凹部１０２ｂの底面を被覆する誘電体１０４が除去される一方、凸部１０２ａの側面に形成された誘電体１０４は残存するように、プラズマ発光強度のモニタリング等によりエッチング膜厚を制御する。エッチング条件の一例を挙げると、導入ガスがＣＦ４（２０sccm）、エッチング時間が３００秒、反応室圧力が６．７Ｐａ、電力が８０ｗである。
このような異方性エッチングにより、図７に示すように、凹部１０２ｂの底面には基板１０１が露出し、凸部１０２ａには、誘電体１０４からなるマスク１０４ａが側面のみに形成され、凸部１０２ａの上面は露出した状態になる。
次に、ＭＯＣＶＤ（Metal-Organic Chemical Vapor Deposition）法を用いて、基板表面に半導体層を形成する。半導体層の材料としては、シード層１０２と同様にIII族窒化物とすることができ、特にＧａＮ系材料が好適である。本実施形態においては、III族原料をＴＭＧ（トリメチルガリウム）、Ｖ族原料をＮＨ３（アンモニア）としている。Ｖ族元素とIII族元素との原料流量比（Ｖ／III比）は３０００〜５０００が好ましく、圧力は１．３×１０４〜４．０×１０４Ｐａが好ましく、温度は９００〜１１００℃が好ましい。
このような選択成長条件の下で、露出する凸部１０２ａを種結晶として横方向に結晶成長すると、隣接する凸部１０２ａ間で成長した結晶がつながり、図８に示すように、凹部１０２ｂが空隙部の状態でＧａＮからなる半導体層１０６が形成される。
半導体層１０６を形成するための結晶成長条件のうち、温度条件は特に重要である。結晶成長温度が低すぎると、凹部１０２ｂの底部に結晶が生成されて空隙部が消滅するおそれがある一方、温度が高すぎると、横方向成長中の結晶側面の平滑性が損なわれるおそれがあることから、上述したように、９００℃以上であることが必要であり、１１００℃以下の温度範囲であることが好ましく、９５０℃以上１０８０℃以下がより好ましい。また、後述する理由からも、９００℃以上であることが必要である。
本実施形態の窒化物半導体素子の製造方法によれば、凹凸を有する基板表面全体にＣＶＤ法により誘電体１０４を形成し、この誘電体層に対して異方性エッチングを施すことにより、誘電体１０４からなるマスク１０４ａを凸部１０２ａの側面に確実に残存させることができる。この結果、凸部１０２ａの直上から横方向に結晶成長する際に、半導体層１０６により凹部１０２ｂが埋められることが防止され、半導体層１０６の下方に空隙部を確実に形成することができる。
ＧａＮからなる凸部１０２ａは、サファイアからなる基板１０１上に形成されているため、格子不整合により結晶欠陥を有している。この結晶欠陥は、半導体層１０６の成長時において直上方向に成長する結果、半導体層１０６における凸部１０２ａの近傍は、転位密度が約１×１０９ｃｍ−２の高転位密度領域となっている。これに対し、半導体層１０６における凹部１０２ｂの直上領域は、凸部１０２ａを種結晶として横方向に結晶成長した領域であるため、転位密度が約１×１０７ｃｍ−２の低転位密度領域となっている。したがって、高転位密度領域に対して低転位密度領域が相対的に大きい窒化物半導体基板を得るためには、凹部１０２ｂの幅をできる限り大きくすることが好ましい。但し、凹部１０２ｂの幅が大きくなりすぎると、マスク１０４ａの高さによっては、基板１０１と半導体層１０６との間に空隙部を維持し難くなる。
すなわち、図７において、マスク１０４ａの高さＬ１は、大きすぎるとシード層１０２の厚みが大きくなりすぎて必要なエッチング量が過剰となる一方、小さすぎると空隙部の形成が困難になることから、５０ｎｍ以上５０００ｎｍ以下であることが必要であり、５００ｎｍ以上２０００ｎｍ以下がより好ましく、８００ｎｍ以上１２００ｎｍ以下が好ましい。
また、凹部１０２ｂの幅（隣接する凸部１０２ａの側面の間）Ｌ２は、大きすぎると空隙部の形成が困難になる一方、小さすぎると十分な低転位密度領域が得られなくなるため、５０００ｎｍ以上５００００ｎｍ以下である必要があり、８０００ｎｍ以上２００００ｎｍ以下であることが好ましく、１００００ｎｍ以上１５０００ｎｍ以下であることがより好ましい。
更に、凹部１０２ｂのアスペクト比（Ｌ１／Ｌ２）は、大きすぎると凸部１０２ａの形成のためのエッチング工程が過剰となる一方、小さすぎると空隙部の形成が困難になるため、０．００１以上１．０以下であることが必要であり、０．０１以上０．５以下が好ましく、０．０５以上０．１５以下がより好ましい。
Ｌ１及びＬ２を変えることにより種々のアスペクト比に対する半導体基板の評価を行った結果を表１に示す。表１に示すように、アスペクト比（Ｌ１／Ｌ２）は、０．００１以上１．０以下が良好であることを実験により確認した。
Figure 0004451846
本実施形態においては、Ｌ１を１０００ｎｍ、Ｌ２を１２０００ｎｍとしており、アスペクト比（Ｌ１／Ｌ２）は、約０．０８である。
また、図７において、マスク１０４ａの幅Ｌ３は、大きすぎると必要な誘電体１０４の膜厚が過剰となる一方、小さすぎると誘電体１０４の異方性エッチング工程のプロセスマージンが狭くなることから、１０ｎｍ以上１０００ｎｍ以下が好ましく、５０ｎｍ以上５００ｎｍ以下がより好ましく、１００ｎｍ以上３００ｎｍ以下が更に好ましい。但し、Ｌ３＜Ｌ２／２である。本実施形態においては、Ｌ３を２００ｎｍとしている。
また、凸部１０２ａの幅Ｌ４は、大きすぎると半導体層１０６の低転位密度領域が相対的に小さくなる一方、小さすぎると種結晶が形成されにくくなることから、５００ｎｍ以上１００００ｎｍ以下が好ましく、１０００ｎｍ以上５０００ｎｍ以下がより好ましく、２０００ｎｍ以上４０００ｎｍ以下が更に好ましい。本実施形態においては、Ｌ４を３０００ｎｍとしている。
ここで、サファイヤ基板１０１上に結晶が成長しない理由は、おおよそ以下のようなものであると考えられている。
一般的にサファイヤ基板にＴＭＧやＮＨ３などの原料ガスを供給すると、サファイヤ基板上にＧａＮからなる結晶が成長する。
しかし、９００℃以上の高温の雰囲気下では、サファイヤ基板１０１の表面に到達したＧａおよびＮを主体とする原料は、ＧａＮの結晶格子と比較して約１４％も格子間距離がずれているサファイヤとは結合せず、サファイヤ基板１０１の表面上で反発してしまう。ＳｉＣ基板など、ＧａＮ基板以外の基板（すなわち、ＧａＮの結晶格子と比較して格子間距離がずれている基板）についても同様である。
一方、本発明においては、マスク１０４ａの高さＬ１は、５０ｎｍ以上５０００ｎｍ以下であり、凹部１０２ｂの幅Ｌ２は、５０００ｎｍ以上５００００ｎｍ以下であり、凹部１０２ｂのアスペクト比Ｌ１／Ｌ２は、０．００１以上１．０以下であるため、サファイヤ基板１０１の表面の近くには、ＧａＮに代表されるIII族窒化物からなる凸部１０２が存在する。この凸部１０２の上面に到達したＧａおよびＮを主体とする原料は、凸部１０２の格子が有する格子間距離がほぼ同じであるため、凸部１０２を種結晶として結晶として成長すると考えられている。
このようにして図８に示すような半導体層１０６を形成し、この半導体層１０６と基板１０１とからなる板状III族窒化物体を得た後、図９に示すように、公知の方法により、ｎ型窒化物半導体層、多重量子井戸構造からなる活性層、およびｐ型窒化物半導体層を順次積層することにより、窒化物半導体素子が得られる。なお、これらのｎ型窒化物半導体層、活性層、およびｐ型窒化物半導体層をまとめて窒化物半導体積層体という。
具体的には、窒化物半導体基板１００の表面層をｎ―ＧａＮ層１０６ａとした後、n-Ａｌ0.07Ｇａ0.93Ｎクラッド層１０７、ｎ−ＧａＮ光ガイド層１０８、多重量子井戸（ＭＱＷ）活性層１０９、ｐ−ＧａＮ光ガイド層１１０、ｐ−Ａｌ0.07Ｇａ0.93Ｎクラッド層１１１、及びｐ−ＧａＮ層１１２を順次堆積する。そして、ｐ−ＧａＮ層１１２およびｐ−Ａｌ0.07Ｇａ0.93Ｎクラッド層１１１を、幅２ミクロン程度のリッジストライプ形状に加工し、リッジ部Ｒの両脇を絶縁膜１１３で覆い、電流注入領域を形成する。リッジ部Ｒは、空隙部である凹部１１２ｂ直上の低転位密度領域に形成する。また、ｐ−ＧａＮ層１１２を含む絶縁膜１１３の表面の一部にｐ電極１１４を設けると共に、エッチングによって一部を露出させたn-ＧａＮ層１０６に、ｎ電極１１５を設ける。
こうして得られた半導体レーザは、ｐ電極１１４とｎ電極１１５との間に電圧を印加することにより、ｐ電極１１４から正孔が、ｎ電極１１５から電子が、それぞれＭＱＷ活性層１０９に向けて注入され、ＭＱＷ活性層１０９で利得を生じることによりレーザ発振（波長４０４ｎｍ）を起こす。この半導体レーザによれば、本実施形態に係る窒化物半導体基板の表面に、活性層を含む半導体積層体が形成されるので、素子としての信頼性を高めることができ、歩留まりを向上させることができる。
半導体層１０６を形成した後、窒化物半導体基板を得るためには、半導体層１０６の種結晶となっている凸部１０２ａに、基板１０１の裏面側より紫外線レーザ光ＵＬ（Ｎｄ：ＹＡＧレーザ第３高調波（波長３５５ｎｍ））を照射する。これにより、凸部１０２ａのＧａＮが光化学的に劣化し、基板１０１と半導体層１０６とが分離される。こうして、ＧａＮからなる半導体層１０６を有する窒化物半導体基板を製造することができる。
基板１０１に照射する紫外線レーザ光の波長は、１５０ｎｍ〜４００ｎｍの範囲であることが好ましい。また、照射するレーザビームのフォーカス位置を凸部１０２ａに設定し、ビームウエストが凸部１０２ａの幅以下であることが好ましい。
レーザビームの走査方法としては主に、（１）ガルバノミラーとｆ−θレンズとの組み合わせ、（２）ポリゴンミラーとｆ−θレンズとの組み合わせ、（３）ｘ−ｙステージによる移動の３つの方法が考えられる。ビームのフォーカス位置を正確に保持するためには、（３）のｘ−ｙステージを移動する方法で走査することが好ましい。ここで、走査する方向はストライプの方向、すなわちＧａＮの＜１−１００＞方向であることが好ましい。
また、基板１０１と半導体層１０６との分離をより効果的に行うため、紫外線レーザ光の照射前に、半導体層１０６形成後の基板に対して、窒素雰囲気下に代表される不活性雰囲気下にて約１０００℃で６時間程度の熱アニールを施すようにしてもよい。この場合、凸部１０２ａのＧａＮから窒素原子抜け等のダメージを受けないように、アニール温度は１２００℃以下に維持することが好ましい。
また、凸部１０２ａがＩｎＧａＮからなる場合、ＧａＮに比べて基板１０１との格子不整合度が大きく、相分離によってＩｎＧａＮの結晶性が低下して欠陥及びボイドが多数発生する。相分離を起こしたＩｎＧａＮは、熱エネルギーや光エネルギーにより劣化されやすくなり、熱アニールおよびレーザ光照射によりＩｎＧａＮのみが選択的に除去されるため、基体１０１とＧａＮ系半導体層１０６とを容易に分離することができる。
以上のように、本発明によれば、基板と窒化物半導体層との間に空隙部を確実に形成することで、信頼性の高い窒化物半導体素子の製造方法を提供することができる。
第１図は、III族窒化物からなるシード層１０２を基板１０１上に成長させるシード層形成工程を示している。 第２図は、シード層１０２の表面に凸部形成用マスク層１０３を堆積するマスク層堆積工程を示している。 第３図は、凸部形成用マスク層１０３をパターニングするマスク層パターニング工程を示している。 第４図は、パターニングされた凸部形成用マスク層１０３をマスクとしてシード層１０２をエッチングするシード層エッチング工程を示している。 第５図は、凸部形成用マスク層１０３を除去することにより、シード層１０２からなる凸部１０２ａ及び基板１０１が露出する凹部１０２ｂを形成するマスク層除去工程を示している。 第６図は、凸部１０２ａを含む基板１０１の表面に、層状の誘電体１０４を形成する誘電体形成工程を示している。 第７図は、誘電体１０４に対して異方性エッチングを行い、凸部１０２ａの上面の誘電体１０４及び凹部１０２ｂの底面の誘電体１０４を除去することにより、凸部１０２ａの側面にのみ誘電体１０４からなるマスク１０４ａを残存させるマスク形成工程を示している。 第８図は、空隙からなる凹部１０２ｂおよびIII族窒化物からなる凸部１０２ａが表面に形成されている基板１０１上に、凸部１０２ａの上面を種結晶としてIII族窒化物の結晶を横方向成長させることにより窒化物半導体層１０６を形成する横方向成長工程を示している。 第９図は、窒化物半導体層１０６の表面に、活性層を有する窒化物半導体積層体を形成する積層体形成工程を示しており、上記窒化物半導体基板の製造方法により得られた窒化物半導体基板を用いて製造された、本発明の一実施形態に係る半導体素子の断面図でもある。 第１０図は、従来の窒化物半導体基板の製造方法を説明するための工程断面図である。 第１１図は、従来の窒化物半導体基板の製造方法を説明するための工程断面図である。 第１２図は、従来の窒化物半導体基板の製造方法を説明するための工程断面図である。 第１３図は、従来の窒化物半導体基板の製造方法を説明するための工程断面図である。 第１４図は、従来の窒化物半導体基板の製造方法を説明するための工程断面図である。

Claims (8)

  1. 空隙からなる凹部およびIII族窒化物からなる凸部が表面に形成されている基板上に、前記凸部の上面を種結晶としてIII族窒化物の結晶を横方向成長させることにより窒化物半導体層を形成する横方向成長工程、および、前記窒化物半導体層の表面に、活性層を有する窒化物半導体積層体を形成する積層体形成工程を順に有し、
    前記基板の格子定数は、前記III族窒化物の格子定数とは異なり、
    前記基板は誘電体からなるマスクを有しており、
    前記III族窒化物の結晶を９００℃以上の温度で横方向成長させ、
    前記マスクは、前記凸部の側面にのみ形成され、前記凸部の上面は露出しており、かつ、前記凹部には基板が露出しており、
    前記マスクの高さＬ１は、５０ｎｍ以上５０００ｎｍ以下であり、
    前記凹部の幅Ｌ２は、５０００ｎｍ以上５００００ｎｍ以下であり、
    前記凹部のアスペクト比Ｌ１／Ｌ２は、０．００１以上１．０以下である窒化物半導体素子の製造方法であって、
    前記横方向成長工程は、
    III族窒化物からなるシード層を前記基板上に成長させるシード層形成工程と、
    前記シード層の表面に凸部形成用マスク層を堆積するマスク層堆積工程と、
    前記凸部形成用マスク層をパターニングするマスク層パターニング工程と、
    パターニングされた前記凸部形成用マスク層をマスクとして前記シード層をエッチングするシード層エッチング工程と、
    前記凸部形成用マスク層を除去することにより、前記シード層からなる凸部及び前記基板が露出する凹部を形成するマスク層除去工程と、
    前記凸部を含む前記基板の表面に、層状の誘電体を形成する誘電体形成工程と、
    前記誘電体に対して異方性エッチングを行い、前記凸部の上面の誘電体及び前記凹部の底面の誘電体を除去することにより、前記凸部の側面にのみ前記誘電体からなるマスクを残存させるマスク形成工程とを有する窒化物半導体素子の製造方法。
  2. 前記窒化物半導体層は、１１００℃以下で結晶成長させることにより形成される請求項１に記載の窒化物半導体素子の製造方法。
  3. 前記III族窒化物は、ＧａＮ系材料である請求項１に記載の窒化物半導体素子の製造方法。
  4. 前記基板は、サファイア基板である請求項１に記載の窒化物半導体素子の製造方法。
  5. 前記マスクの幅Ｌ３は、１０ｎｍ以上１０００ｎｍ以下である請求項１に記載の窒化物半導体素子の製造方法。
  6. 前記凸部の幅Ｌ４は、５００ｎｍ以上１００００ｎｍ以下である請求項１に記載の窒化物半導体素子の製造方法。
  7. 前記半導体層は、圧力が１．３×１０４Ｐａ以上４．０×１０４Ｐａ以下で結晶成長させることにより形成される請求項１に記載の窒化物半導体素子の製造方法。
  8. 前記半導体層は、Ｖ族元素とIII族元素との原料流量比（Ｖ／III比）が３０００以上５０００以下で結晶成長させることにより形成される請求項１に記載の窒化物半導体素子の製造方法。
JP2005508004A 2003-01-14 2004-01-14 窒化物半導体素子の製造方法 Expired - Fee Related JP4451846B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2003005685 2003-01-14
JP2003005685 2003-01-14
JP2003173173 2003-06-18
JP2003173173 2003-06-18
PCT/JP2004/000201 WO2004064212A1 (ja) 2003-01-14 2004-01-14 窒化物半導体素子及びその製造方法、並びに窒化物半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2004064212A1 JPWO2004064212A1 (ja) 2006-05-18
JP4451846B2 true JP4451846B2 (ja) 2010-04-14

Family

ID=32716393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005508004A Expired - Fee Related JP4451846B2 (ja) 2003-01-14 2004-01-14 窒化物半導体素子の製造方法

Country Status (3)

Country Link
US (1) US6927149B2 (ja)
JP (1) JP4451846B2 (ja)
WO (1) WO2004064212A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
JP2004273661A (ja) * 2003-03-07 2004-09-30 Sumitomo Chem Co Ltd 窒化ガリウム単結晶基板の製造方法
KR100506739B1 (ko) * 2003-12-23 2005-08-08 삼성전기주식회사 알루미늄(Ａｌ)을 함유한 질화물 반도체 결정 성장방법
WO2006062084A1 (ja) * 2004-12-08 2006-06-15 Sumitomo Electric Industries, Ltd. 半導体レーザ素子およびその製造方法
US7527742B2 (en) * 2005-06-27 2009-05-05 Momentive Performance Materials Inc. Etchant, method of etching, laminate formed thereby, and device
DE102005010821B4 (de) * 2005-03-07 2007-01-25 Technische Universität Berlin Verfahren zum Herstellen eines Bauelements
JP4656410B2 (ja) * 2005-09-05 2011-03-23 住友電気工業株式会社 窒化物半導体デバイスの製造方法
GB2436398B (en) * 2006-03-23 2011-08-24 Univ Bath Growth method using nanostructure compliant layers and HVPE for producing high quality compound semiconductor materials
US8188573B2 (en) * 2006-08-31 2012-05-29 Industrial Technology Research Institute Nitride semiconductor structure
TWI393174B (zh) * 2009-03-23 2013-04-11 Ind Tech Res Inst 氮化物半導體基板及其製造方法
TWI319893B (en) * 2006-08-31 2010-01-21 Nitride semiconductor substrate, method for forming a nitride semiconductor layer and method for separating the nitride semiconductor layer from the substrate
JP5076746B2 (ja) * 2006-09-04 2012-11-21 日亜化学工業株式会社 窒化物半導体レーザ素子及びその製造方法
GB0701069D0 (en) * 2007-01-19 2007-02-28 Univ Bath Nanostructure template and production of semiconductors using the template
JP2009049044A (ja) 2007-08-13 2009-03-05 Sumitomo Electric Ind Ltd 半導体レーザを作製する方法
US8652947B2 (en) * 2007-09-26 2014-02-18 Wang Nang Wang Non-polar III-V nitride semiconductor and growth method
US8118934B2 (en) * 2007-09-26 2012-02-21 Wang Nang Wang Non-polar III-V nitride material and production method
TWI411125B (zh) * 2008-03-05 2013-10-01 Advanced Optoelectronic Tech 三族氮化合物半導體發光元件之製造方法及其結構
GB2460898B (en) 2008-06-19 2012-10-10 Wang Nang Wang Production of semiconductor material and devices using oblique angle etched templates
KR101142082B1 (ko) * 2009-03-12 2012-05-03 주식회사 엘지실트론 질화물 반도체 기판 및 그 제조 방법과 이를 이용한 질화물반도체 소자
US8178427B2 (en) * 2009-03-31 2012-05-15 Commissariat A. L'energie Atomique Epitaxial methods for reducing surface dislocation density in semiconductor materials
JP4647020B2 (ja) * 2009-07-30 2011-03-09 キヤノン株式会社 窒化物半導体の微細構造の製造方法
JP2011216578A (ja) * 2010-03-31 2011-10-27 Advanced Power Device Research Association 窒化物半導体及び窒化物半導体素子
KR101781438B1 (ko) * 2011-06-14 2017-09-25 삼성전자주식회사 반도체 발광소자의 제조방법
US9574135B2 (en) * 2013-08-22 2017-02-21 Nanoco Technologies Ltd. Gas phase enhancement of emission color quality in solid state LEDs
KR20160008382A (ko) 2014-07-14 2016-01-22 서울대학교산학협력단 반도체 적층 구조, 이를 이용한 질화물 반도체층 분리방법 및 장치

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5281283A (en) * 1987-03-26 1994-01-25 Canon Kabushiki Kaisha Group III-V compound crystal article using selective epitaxial growth
CA1321121C (en) * 1987-03-27 1993-08-10 Hiroyuki Tokunaga Process for producing compound semiconductor and semiconductor device using compound semiconductor obtained by same
ATE550461T1 (de) * 1997-04-11 2012-04-15 Nichia Corp Wachstumsmethode für einen nitrid-halbleiter
US6363515B1 (en) * 1997-12-30 2002-03-26 Intel Corporation Early power estimation tool for high performance electronic system design
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
JP4005701B2 (ja) * 1998-06-24 2007-11-14 シャープ株式会社 窒素化合物半導体膜の形成方法および窒素化合物半導体素子
JP3471685B2 (ja) 1999-03-17 2003-12-02 三菱電線工業株式会社 半導体基材及びその製造方法
JP3441415B2 (ja) 1999-12-13 2003-09-02 三菱電線工業株式会社 半導体結晶の製造方法
US6940098B1 (en) * 1999-03-17 2005-09-06 Mitsubishi Cable Industries, Ltd. Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
EP1104031B1 (en) * 1999-11-15 2012-04-11 Panasonic Corporation Nitride semiconductor laser diode and method of fabricating the same
JP3571641B2 (ja) 1999-11-15 2004-09-29 松下電器産業株式会社 窒化物半導体素子
JP3518455B2 (ja) * 1999-12-15 2004-04-12 日亜化学工業株式会社 窒化物半導体基板の作製方法
JP2001196697A (ja) * 2000-01-13 2001-07-19 Fuji Photo Film Co Ltd 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子
JP2001217503A (ja) * 2000-02-03 2001-08-10 Matsushita Electric Ind Co Ltd ＧａＮ系半導体発光素子およびその製造方法
JP4665286B2 (ja) 2000-03-24 2011-04-06 三菱化学株式会社 半導体基材及びその製造方法
JP3946427B2 (ja) 2000-03-29 2007-07-18 株式会社東芝 エピタキシャル成長用基板の製造方法及びこのエピタキシャル成長用基板を用いた半導体装置の製造方法
JP2001313259A (ja) 2000-04-28 2001-11-09 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子
JP4356208B2 (ja) * 2000-08-01 2009-11-04 ソニー株式会社 窒化物半導体の気相成長方法
JP4206629B2 (ja) * 2000-10-04 2009-01-14 パナソニック株式会社 半導体装置の製造方法および半導体装置ならびに半導体基板の製造方法
US6599362B2 (en) * 2001-01-03 2003-07-29 Sandia Corporation Cantilever epitaxial process

Also Published As

Publication number Publication date
US20040251519A1 (en) 2004-12-16
JPWO2004064212A1 (ja) 2006-05-18
WO2004064212A1 (ja) 2004-07-29
US6927149B2 (en) 2005-08-09

Similar Documents

Publication Publication Date Title
JP4451846B2 (ja) 窒化物半導体素子の製造方法
JP3594826B2 (ja) 窒化物半導体発光素子及びその製造方法
JP3785970B2 (ja) Ｉｉｉ族窒化物半導体素子の製造方法
KR100634340B1 (ko) 질화물 반도체 소자 및 그 제조방법
JP4288743B2 (ja) 窒化物半導体の成長方法
JP4284188B2 (ja) 窒化物系半導体基板の製造方法および窒化物系半導体装置の製造方法
JP4005275B2 (ja) 窒化物半導体素子
US8330144B2 (en) Semi-polar nitride-based light emitting structure and method of forming same
JP2002016000A (ja) 窒化物系半導体素子および窒化物系半導体基板
JP2011501398A (ja) 半導体層構造
JP3804485B2 (ja) 半導体レーザー素子の製造方法
WO2005124950A1 (ja) Iii族窒化物半導体光素子およびその製造方法
JP4106516B2 (ja) 窒化物半導体基板の成長方法
JP3678061B2 (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JP4211358B2 (ja) 窒化物半導体、窒化物半導体素子及びそれらの製造方法
JP4255168B2 (ja) 窒化物半導体の製造方法及び発光素子
JP2008028375A (ja) 窒化物半導体レーザ素子
JP2007134741A (ja) 窒化物半導体構造とその製造方法および発光素子
WO2006106928A1 (ja) 窒化ガリウム系化合物半導体レーザ素子の製造方法及び窒化ガリウム系化合物半導体レーザ素子
JP2009212343A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
CN100362710C (zh) 氮化物半导体元件及其制造方法和氮化物半导体基板的制造方法
JPH11274556A (ja) 半導体発光素子及びその製造方法
JP2002359436A (ja) 窒化物半導体レーザダイオード、並びにその製造方法
JP4517770B2 (ja) 窒化物半導体素子
JP5532082B2 (ja) 窒化物半導体レーザ素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100128

R150 Certificate of patent or registration of utility model

Ref document number: 4451846

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140205

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees