JP4656410B2 - 窒化物半導体デバイスの製造方法 - Google Patents

窒化物半導体デバイスの製造方法 Download PDF

Info

Publication number
JP4656410B2
JP4656410B2 JP2005255813A JP2005255813A JP4656410B2 JP 4656410 B2 JP4656410 B2 JP 4656410B2 JP 2005255813 A JP2005255813 A JP 2005255813A JP 2005255813 A JP2005255813 A JP 2005255813A JP 4656410 B2 JP4656410 B2 JP 4656410B2
Authority
JP
Japan
Prior art keywords
defect
region
position control
upper layer
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005255813A
Other languages
English (en)
Other versions
JP2007073569A (ja
Inventor
成二 中畑
康二 上松
英章 中幡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2005255813A priority Critical patent/JP4656410B2/ja
Priority to KR1020060064633A priority patent/KR101200182B1/ko
Priority to CNB2006101101518A priority patent/CN100468627C/zh
Priority to EP06017373A priority patent/EP1760767A3/en
Priority to US11/514,979 priority patent/US7528055B2/en
Publication of JP2007073569A publication Critical patent/JP2007073569A/ja
Priority to HK07109694.3A priority patent/HK1102243A1/xx
Priority to US12/409,752 priority patent/US7834423B2/en
Application granted granted Critical
Publication of JP4656410B2 publication Critical patent/JP4656410B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

この発明は少ない工程数で欠陥密度の低い良好な窒化物半導体デバイスを製造する方法とその方法によって製造された窒化物半導体デバイスに関する。
特開２００２−２６１０１４「窒化物半導体素子の製造方法」
特開平１１−００１３９９ 「窒化ガリウム半導体単結晶基板の製造方法並びにその基板を用いた窒化ガリウムダイオード」
特開２００３−１６５７９９（特願２００１−２８４３２４、特願２００２−２３０９２５）「単結晶窒化ガリウム基板およびその成長方法並びにその製造方法」
特開２００３−１８３１００（特願２００１ー３１１０１８、特願２００２−２６９３８７）「単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法」
特許文献１は窒化物半導体と異なる好ましくは３ｍｍ以上の厚さの下地基板（サファイヤ）の上に０．３μｍ以下のＩｎＧａＮバッファ層と１００μｍ以上の厚みのＧａＮ結晶を成長させ、下地基板を研磨によって除去し、ＧａＮの基板を得、ＧａＮ基板を研磨して平坦にしその上に窒化物半導体の薄膜を積層してＬＤを作製する方法を述べている。
これはサファイヤ（Ａｌ２Ｏ３）、スピネル（ＭｇＡｌ２Ｏ４）など異種の厚い下地基板の上にバッファ層を介して厚いＧａＮの膜を作り、サファイヤ下地基板を研磨で除去しＧａＮの独立基板を得てから、ＧａＮバッファ層、クラック防止層、ｎ側クラッド層、ｎ側光ガイド層、活性層、ｐ側キャップ層、ｐ側光ガイド層、ｐ側クラッド層、ｐ側コンタクト層などの窒化物半導体薄膜を積層したエピタキシャル基板を作製する。ｐ側の側辺をエッチング除去してリッジ型とし、ｎ側電極、ｐ側電極を形成する。それは多数のデバイスが形成された基板であるから、境界線に沿って機械的手段によって切り出して個々のチップに分離する。これは２回の研磨と一回の機械的素子分離の工程が必要である。
特許文献２は酸化物基板（サファイヤ）の上にＧａＮの結晶を成長させ、酸化物基板を除去して、ＧａＮの結晶基板を得て、その上にＧａＮの結晶をさらに成長させ十分な厚さのＧａＮ結晶を作りその表面を平滑に研磨してＧａＮのウエハ−を得るというＧａＮ基板の製造方法を述べている。これはサファイヤ基板の除去のための研磨と、ＧａＮ結晶の研磨と２度も研磨しなければならない。こうして得られたＧａＮ基板にｐ型、ｎ型のＩｎＧａＮ、ＡｌＧａＮ、ＧａＮ薄膜を成長させデバイスを作った場合、機械的手段でＧａＮ基板を切りチップ分離して個々別々の素子にしなければならない。次の特許文献３、４は窒化物半導体デバイスの作製手法と直接の関係はない。だから本発明に最も近い先行技術ではない。しかし本発明で重要な役割をするので予め説明する。
特許文献３は本出願人による窒化ガリウム基板の新規な製造方法を述べている。本発明で重要な役割をする基板を製造する基礎の技術となるので挙げた。図１〜図１０によって説明する。図１のように下地基板（ＧａＡｓ、ＳｉＣ、サファイヤ、スピネル単結晶）ＵＳの上に孤立した点状（ドット状）のマスクＭ（ＳｉＯ２、ＳｉＮ、Ｗ、Ｐｔなど）を付けておく。縦断面図では図７に示すような状態である。その上に窒化ガリウムを気相成長させる。マスクＭ上は成長しにくく成長が遅れ、穴になる。そのようにして図２、図３のようにマスクＭの上にファセットＦよりなる穴（ピット）を作り出す。
縦断面図では図８のようになる。ファセットＦは６角錐、１２角錐ピットを形成する。ここでは簡単のため６角錐のファセットＦよりなるファセットピットを示す。マスク以外ではピットはできない。図２、図３のように成長条件を調節しマスクＭ上のファセットを維持しながら窒化ガリウム結晶を成長させる。図２、図３は角錐のファセットの方位が違う。下地基板とマスク配置を決めれば図２、３の何れの方位のファセットピットも生成することができる。転位Ｄは成長面と直角に伸びるから内向きに転位Ｄが移動しファセットピット底へ転位Ｄが集中する。ピット底の部分に転位Ｄを捕獲する。縦断面図では図９のような状態になる。マスクＭ上位置にできる転位が集中した部分を欠陥集合領域Ｈと呼ぶ。
その他の部分は転位が減って低転位の単結晶となる。ファセットＦの直下の部分は低欠陥単結晶領域Ｚとなる。ここは単結晶低転位で伝導度が高い。ファセットで覆いきれないでＣ面が存在しつつ成長したときＣ面の直下に成長した部分はＣ面成長領域Ｙと呼び単結晶低転位で伝導度は低い。マスクＭの上も欠陥集合領域Ｈで覆われる。図４のようなファセットピットが隣接し合うようになって成長を続ける。
結晶がかなりの厚さになったら上面を研磨してファセットピットを除去し、下地基板を研削、エッチングなどで除去して窒化ガリウムの自立基板を得る。それが図５に示すものである。縦断面図では図１０のようになる。この窒化ガリウム基板は、Ｈ、Ｚ、Ｙよりなる。透明なので肉眼では区別が分からない。ＣＬ（カソードルミネセンス）によって区別が分かる。この成長法はマスクの配列と欠陥集合領域Ｈの配列がドット状なのでドット型と呼びその他のものと区別する。欠陥集合領域Ｈは孤立点であり閉曲線をなさない。
低欠陥単結晶領域ＺとＣ面成長領域Ｙは何れも低転位の単結晶（共通の結晶方位を持つ）であるから、本発明では両者を含めて低欠陥領域ＺＹということにする。またＣ面成長領域Ｙがない場合は、自立基板として図６に示すような欠陥集合領域Ｈと低欠陥単結晶領域Ｚとのみからなる窒化ガリウム基板を得る。この場合は低欠陥単結晶領域Ｚを低欠陥領域ＺＹということになる。
特許文献４は本出願人による窒化ガリウム基板の新規な製造方法を述べている。下地基板の上に平行線状（ストライプ状）のマスクＭを付けておき（図１１）その上に窒化ガリウムを気相成長させる。マスクＭの上は成長しにくい。マスクＭの上にファセットＦ、Ｆが対向するファセット溝を作り出しマスクＭ上のファセットＦを維持しながら窒化ガリウム結晶を成長させることによりファセット溝の底へ転位を集中捕獲する。
図１２にそのような状態を示す。成長が進むとマスクＭの上が転位の集中した結晶によって覆われる。マスク位置にできる転位が集中した部分を欠陥集合領域Ｈと呼ぶ。その他の部分は転位が減って低転位の単結晶となる。平行なファセットＦ、Ｆ直下の部分は低欠陥単結晶領域Ｚと呼び伝導度が高い。ファセットＦで覆いきれないでＣ面が存在しつつ成長したときＣ面の直下に成長した部分はＣ面成長領域Ｙと呼び伝導度は低い。ある程度の厚みになると表面のファセット面を研磨などで平坦にし、下地基板を除去して窒化ガリウムだけの自立基板とする。
図１３、図１４はそれを示す。図１３はＣ面成長領域Ｙがある場合のものである。図１４はＣ面成長領域Ｙがない場合のものである。ファセットＦの大きさを制御してＣ面成長領域Ｙを発生させたりなくしたりできる。この成長法はマスクの配列と欠陥集合領域Ｈの配列が平行線状なのでストライプ型と呼びその他のものと区別する。欠陥集合領域Ｈは孤立平行線であり開直線である。本発明のように閉曲線をなさない。
低欠陥単結晶領域ＺとＣ面成長領域Ｙは何れも低転位の単結晶（共通の結晶方位を持つ）であるから、本発明ではＺとＹの両者を含めて低欠陥領域ＺＹということにする。ドット型の欠陥集合領域Ｈは孤立点で閉曲線でない。ストライプ型の欠陥集合領域Ｈも開直線であり閉曲線でない。ドット型もストライプ型も孤立点か開曲線の欠陥集合領域Ｈを持ち本発明を適用する基板にならない。しかし、本発明の基板製造技術の基礎となるので説明した。
研磨、切断などの工程数を減らすことのできる窒化物半導体デバイス作製方法を提供することが本発明の第１の目的である。欠陥密度の低い半導体層を有する窒化物半導体デバイスを与えることが本発明の第２の目的である。繰り返し基板を用いることができて高価な窒化物半導体基板の消費を削減できる窒化物半導体デバイスの製造方法を提供することが本発明の第３の目的である。
閉曲線をなす結晶成長速度の遅い欠陥の集合した欠陥集合領域Ｈと結晶成長速度の速い低欠陥領域ＺＹの位置が予め決まっている窒化物半導体欠陥位置制御基板Ｓ（ＡｌｘＩｎｙＧａ１ーｘ−ｙＮ：０≦ｘ≦１、０≦ｙ≦１）を用い、低欠陥領域ＺＹにデバイスの内部が、欠陥集合領域Ｈに境界線が来るように窒化ガリウム基板の上に窒化物半導体層（上層部Ｂ）をエピタキシャル成長させ、レーザ照射或いは機械的手段で欠陥位置制御基板Ｓと成長層（上層部Ｂ）を分離する。上層部Ｂの欠陥集合領域Ｈの上に成長した部分は薄いので自然に切れて、個々のチップに分離される。つまり上下分離と水平分離が同時的になされる。欠陥位置制御基板Ｓは繰り返し使用する。「結晶成長速度が速い」或いは「結晶成長速度が遅い」というのはその上に窒化物半導体の薄膜を成長させたときに成長速度が速いとか遅いという意味である。それ自体が成長するときに成長速度が遅いとか速いということではない。
「結晶成長速度の遅い欠陥の集合した閉曲線をなす欠陥集合領域と結晶成長速度の速い低欠陥の領域の位置が予め決まっている基板」というのは冗長である。だから簡単に「欠陥位置制御基板」と呼び記号Ｓで表すことにする。これは前記の特許文献３、４の呈示した方法によって作られる。欠陥領域というのは欠陥集合領域Ｈに対応し、低欠陥領域というのは低欠陥領域ＺＹに対応する。欠陥位置制御基板Ｓといっても欠陥の集合した領域の位置だけがハッキリしているのではなく欠陥の少ない領域の位置もハッキリしているということである。しかも欠陥集合領域では窒化物半導体結晶（ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＮ、ＡｌＮ、ＡｌＩｎＧａＮ）の成長が遅くて、低欠陥領域では窒化物半導体結晶の成長が速いという性質がある。
さらに欠陥集合領域Ｈが閉曲線（Ｃｌｏｓｅｄ Ｌｏｏｐ）をなすということが重要である。閉曲線というのは曲線上の任意の一点から出発し曲線に沿って移動する動点が有限の長さを移動したあと必ず元の位置へ帰って来るような曲線をいう。閉曲線の欠陥集合領域Ｈが低欠陥領域ＺＹを囲んでいる。低欠陥領域ＺＹが閉曲線で囲まれ孤立した形状になりデバイスの固有の形状と合致させる。特許文献３、４で欠陥集合領域Ｈは孤立点又は開直線であった。本発明では、欠陥集合領域Ｈが閉曲線でなければならない。下地基板の上に形成するマスクの形状によって欠陥集合領域Ｈをどのような形状にでもできる。欠陥集合領域Ｈを任意の閉曲線にすることもできる。
欠陥位置制御基板Ｓに対して、その上に成長する多数の層を纏めて「上層部」と呼びＢで表すことにする。上層部Ｂは、デバイスの種類によって異なる構成を持つが、ｎ型、ｐ型のＧａＮ、ＡｌＧａＮ、ＩｎＧａＮの薄膜の積層体である。欠陥位置制御基板Ｓは均一でなく成長の遅い欠陥集合領域Ｈと、成長の速い低欠陥領域ＺＹとからなる。その上に同じ条件で窒化物半導体を成長させると、低欠陥領域ＺＹには十分窒化物半導体結晶が成長するが、欠陥集合領域Ｈの上には殆ど結晶が成長せず殆ど欠陥集合領域Ｈが露呈したまま残る。
だから上層部Ｂは欠陥位置制御基板Ｓの低欠陥領域ＺＹでは厚く、欠陥集合領域Ｈでは薄い。上層部Ｂはそのように不均一な成長をする。成長速度が場所によって変わるので選択成長ということもできる。そこで成長速度の低い欠陥集合領域Ｈの上にデバイスの境界線を、成長速度の高い低欠陥領域ＺＹにデバイスの内部を対応させる。閉曲線よりなる欠陥集合領域Ｈが素子単位の境界線になる。素子単位がデバイス１個になる。だから上層部は複数のデバイスに当たる積層体を含む。上層部は電極を含む場合もあり、電極を含まない場合もある。
さらにバンドギャップの狭い結晶からなる分離層Ｑを欠陥位置制御基板Ｓと上層部Ｂの間に設けて分離層Ｑをレーザ照射によって蒸発させチップＣを相互に分離するという手法も可能である。分離層Ｑはバンドギャップが狭くレ−ザ光を当てると分離層Ｑが分解し消失する。そのために欠陥位置制御基板Ｓと上層部Ｂが上下に分離する。
分離層ＱのバンドギャップをＥｇｑとし、欠陥位置制御基板ＳのバンドギャップをＥｇｓとし、上層部Ｂのｊ番面の層のバンドギャップをＥｇｊとする。レ−ザ光波長λ及び分離層Ｑ、上層部Ｂ、欠陥位置制御基板Ｓに課せられた条件はＥｇｑ＜ｈｃ／λ＜Ｅｇｓ及びＥｇｑ＜ｈｃ／λ＜ｍｉｎ｛Ｅｇｊ｝ということである。ｍｉｎ｛…｝というのは｛…｝の最小値を意味する記号である。以後ｍｉｎ｛Ｅｇｊ｝＝Ｅｇｂと書くこともある。上層部Ｂを構成する半導体層の内、最小のバンドギャップを意味する。ｈはプランク定数、ｃは真空中の光速である。
半導体、絶縁体はバンドギャップより小さいエネルギーの光を透過し、バンドギャップより大きいエネルギーの光を吸収するから、上の不等式を満たすレ−ザ光を当てると、分離層Ｑがレ−ザ光を吸収して加熱され熱分解し消失する。だから上層部Ｂと欠陥位置制御基板Ｓが上下方向に瞬時に分離する。
上層部Ｂでは、欠陥集合領域Ｈで成長層が薄く弱いので欠陥集合領域Ｈを境界線として自然にチップ分離できる。
上層部Ｂの結晶は基板から上下方向に分離すると直ちに相互に横方向分離するのである。だからチップ分離の工程が省かれることになる。これが本発明の最大の利点である。
欠陥位置制御基板（ＡｌＩｎＧａＮ）Ｓ自体はそのまま分離されて残る。だから欠陥位置制御基板は再び基板として利用できる。つまり欠陥位置制御基板Ｓは上層部Ｂの窒化物半導体の形成によって損なわれないので繰り返し使用できる。これも本発明の大きな利点である。
本発明は、閉曲線をなし成長速度の遅い欠陥集合領域Ｈと成長速度の速い低欠陥領域ＺＹを持ちその位置が予め決まっているような欠陥位置制御基板Ｓの上に、窒化物半導体よりなる上層部Ｂをエピタキシャル成長させ、上層部Ｂの上に電極Ｅを設けるか或いは設けず、レーザ照射によって欠陥位置制御基板Ｓから上層部Ｂを上下分離して同時に上層部ＢをチップＣへ分離するようになっている。
或いは、閉曲線をなす成長速度の遅い欠陥集合領域Ｈと成長速度の速い低欠陥領域ＺＹを持ちその位置が予め決まっているような欠陥位置制御基板Ｓの上に、分離層Ｑを設け、その上に窒化物半導体よりなる上層部Ｂをエピタキシャル成長させ、上層部Ｂの上に電極Ｅを設けるか或いは設けず、レーザ照射、機械的手段によって分離層Ｑから、欠陥位置制御基板Ｓと上層部Ｂを上下分離して同時に上層部ＢをチップＣへ分離するようになっている。
チップ分離してから下面の電極をチップ毎に形成する。上面の電極はウエハ−の段階で作製することもあり、チップ分離してから上面電極を作ることもある。
上層部Ｂを欠陥位置制御基板Ｓから外すと同時に、チップ分離できてしまうので、チップ分離の工程を省くことができる。製造工程を大幅に削減することができるのでコストを削減できる。
欠陥位置制御基板Ｓは無傷で残る。欠陥位置制御基板Ｓは何度も繰り返し使用することができる。基板Ｓも高価な窒化物半導体であるからそれを繰り返し使用することによるコスト削減の効果は大きい。
［１．欠陥位置制御基板Ｓ（図１６、図１８、図１９、図２０）］
組成は、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１）であるが、欠陥集合領域Ｈと低欠陥領域ＺＹの配分された位置が予め決まっているようなＡｌＩｎＧａＮ基板である。それは特許文献３、４において初めて与えられたものである。下地基板ＵＳの上にマスクＭを形成しマスクＭ上で結晶成長が遅れるのでマスクＭ上はファセットピットやファセット溝ができその他の領域の転位をファセット底へ引き寄せるので、マスク上の部分は転位が高密度に集結した欠陥集合領域Ｈとなりその他の部分は低転位の単結晶ＺＹとなる。
だから本発明は前記の特許文献３、４の基板を出発原料とする。低欠陥領域ＺＹの上には窒化物半導体の成長が速く、欠陥集合領域Ｈでは窒化物半導体の成長が遅い。しかも欠陥集合領域Ｈが閉曲線をなすように設けられる。欠陥集合領域Ｈが閉曲線というのは特許文献３、４にはない。特許文献３のドット型では欠陥集合領域Ｈが孤立点となっており、特許文献４のストライプ型では欠陥集合領域Ｈは平行直線群となる。いずれも閉曲線ではない。
本発明の出発基板は、特許文献３、４のファセット成長によって欠陥集合領域Ｈと低欠陥領域ＺＹを含むように作られしかも欠陥集合領域Ｈが閉曲線であるということを要件とする。それは欠陥集合領域Ｈに沿って切断したときに素子分が相互に分離できるためである。その閉曲線が素子一単位になる。だから素子一単位分の輪郭になるように欠陥位置制御基板Ｓに欠陥集合領域Ｈを形成するようにすれば良い。欠陥集合領域Ｈが閉曲線でなければならないのはそれがデバイスの外形そのものを決めるからである。マスクＭの上に欠陥集合領域ＨができるのでマスクＭの形状で欠陥集合領域Ｈの形状を自由に決められる。
特許文献３、４のように欠陥位置制御基板Ｓにおいて欠陥集合領域Ｈや低欠陥領域ＺＹは縦方向に成長し、欠陥集合領域Ｈは、方位が反転した単結晶となっている。そのようになるのは、低欠陥領域ＺＹがＣ面成長し、表面をＧａ面、裏面をＮ面とし、欠陥集合領域Ｈが表面をＮ面、裏面をＧａ面とする場合だけである。つまりマスク付き基板の上にＣ面成長したときだけ、欠陥集合領域Ｈと低欠陥領域ＺＹが形成される。ということは欠陥位置制御基板Ｓは表面がＣ面（一部は−Ｃ面）であるということである。
六方晶系の結晶にはＣ面以外に代表面としてＭ面（｛１−１００｝）やＡ面（｛１１−２０｝）があり、多くの場合、｛１−１００｝面が劈開面である。しかし｛１−１００｝面或いは｛１１−２０｝の上に、前記のような閉曲線の欠陥集合領域Ｈとそれによって囲まれる低欠陥領域ＺＹを形成できるかどうかは不明である。｛１−１００｝面或いは｛１１−２０｝面を持つ大型の窒化物半導体結晶は未だ作られていない。マスクＭを付けてその上に窒化物半導体を成長させた場合、欠陥集合領域Ｈと低欠陥領域ＺＹのような結晶方位が反転した領域になるかどうか不明である。またその上に窒化物半導体を成長させたときに成長速度の選択性があるかどうかも分からない。現在のところ、欠陥位置制御基板ＳというのはＣ面成長した結晶に限られる。だから劈開面が水平面にならない。従って自然劈開によって上下分離するということはできない。
窒化物半導体は三方晶系或いは六方晶系のものが多いのでチップＣの輪郭線を劈開に合わせようとするとチップ形状（閉曲線形状）は正方形、正六角形、正三角形、平行四辺形、菱型等の形状となる。その場合は欠陥位置制御基板Ｓにおける欠陥集合領域Ｈは正六角形、正三角形、平行四辺形、菱型等となる。
しかし本発明は劈開を利用しないでチップ分離する手法であるからチップ輪郭線を劈開面に合わせる必要はない。正方形矩形の輪郭線を持つチップＣとすることもできる。その場合は欠陥集合領域Ｈは正方形矩形となる。正方形、正六角形、正三角形、平行四辺形、菱型等、閉曲線形状の横寸法の最大値は５０ｍｍ、最小値は０．２ｍｍ程度である。
図１５は下地基板ＵＳの上に正方形の閉曲線を持つマスクＭを形成した下地基板の一部の平面図である。その上に窒化物半導体（ＡｌＩｎＧａＮ）をファセット成長させて適当な厚みにしてファセット部分を研磨して下地基板ＵＳを除去し窒化物半導体（ＡｌＩｎＧａＮ）の自立基板としたものの一部平面図が図１６である。これはマスクＭの上の部分が欠陥集合領域Ｈとなりそれは閉曲線を構成する。閉曲線によって囲まれた部分が単結晶で低転位の低欠陥領域ＺＹとなる。低欠陥領域ＺＹは半導体デバイスの一単位となる。但しＺＹもＨも透明であり肉眼では区別が付かない。ＣＬ（カソードルミネセンス）や蛍光顕微鏡で観察して初めて区別が分かる。
図１７は下地基板ＵＳの上に正六角形の閉曲線を持つマスクＭを形成した下地基板の一部の平面図である。その上に窒化物半導体（ＡｌＩｎＧａＮ）をファセット成長させて適当な厚みにしてファセット部分を研磨して下地基板ＵＳを除去し窒化物半導体（ＡｌＩｎＧａＮ）の自立基板としたものの一部平面図が図１８である。これはマスクＭの上の部分が欠陥集合領域Ｈとなりそれは閉曲線を構成する。閉曲線によって囲まれた部分が低欠陥領域ＺＹとなる。低欠陥領域ＺＹは半導体デバイスの一単位となる。この基板を使うと正六角形デバイスができる。この場合もＺＹもＨも透明であり肉眼では区別が付かない。ＣＬ（カソードルミネセンス）や蛍光顕微鏡で観察して初めて区別が分かる。
それ以外にも正三角形、平行四辺形などの欠陥集合領域Ｈを持つ窒化物半導体欠陥位置制御基板Ｓを用いることもできる。図１９は正三角形欠陥集合領域Ｈを持つ欠陥位置制御基板Ｓの例を示す。図１５〜図１８と同じようにマスクＭの上に欠陥集合領域ＨができマスクＭ位置と欠陥集合領域Ｈ位置は１対１に対応する。だからここではマスクＭの図は省略し欠陥位置制御基板Ｓだけを示す。正三角形の欠陥集合領域Ｈが閉曲線をなす。それに囲まれて低転位の単結晶である低欠陥領域ＺＹが存在する。
図２０は平行四辺形（菱型）の欠陥集合領域Ｈを持つ窒化物半導体欠陥位置制御基板Ｓの一部平面図である。平行四辺形の辺をなすように欠陥集合領域Ｈが存在する。閉曲線の欠陥集合領域Ｈによって囲まれた部分が低欠陥領域ＺＹである。
欠陥位置制御基板Ｓは前記の特許文献３、４の手法で作ることができる。閉曲線にするというのが新たな要件である。それだけでなく、ここでは欠陥位置制御基板Ｓの特別な性質を利用してデバイス作製を容易にする。
それはどういう性質であるのか？それは欠陥集合領域Ｈの上に窒化物半導体結晶は成長しにくいが、低欠陥領域ＺＹの上に窒化物半導体結晶は容易に成長する、という性質である。これは特許文献３、４を発明した頃には分からなかった特別の性質である。そもそも欠陥集合領域Ｈの正体は一体何であるのか？というのが特許文献３、４を発明した頃は分からなかった。今は欠陥集合領域Ｈの正体もかなり分かってきている。
下地基板は三回対称性を持つものを用いる。その上に成長した窒化物半導体はＣ面を上面に持つ。しかしファセット成長させるので成長の途中では平坦なＣ面はあまり存在せず斜めファセット面が殆ど全面を覆っている。成長が終わってファセット面を研磨すると平坦面となる。この平坦面はＣ面であるべきである。低欠陥領域ＺＹでは確かにＣ面である。つまり低欠陥領域ＺＹの上面はＧａ面（Ｃ面）であるし下面はＮ面であるということが分かってきた。
それは予想通りである。ところが欠陥集合領域Ｈは単結晶であるが、ｃ軸が反転した単結晶であることが分かってきた。つまり欠陥集合領域Ｈの上面はＮ面であり、下面はＧａ面である。欠陥位置制御基板Ｓというのは、Ｇａ面が表面にある低欠陥領域ＺＹと、Ｎ面が表面にある欠陥集合領域Ｈが組合わさってできている。裏面で見るとその反対である。裏面では欠陥集合領域ＨはＧａ面に、低欠陥領域ＺＹはＮ面となっている。
それだけなら本発明を成立させる要件はまだ存在しないのであるが、その後、欠陥集合領域Ｈの上（Ｎ面）には窒化物半導体が成長しにくく、低欠陥領域ＺＹ（Ｇａ面）の上には窒化物半導体が成長しやすいという成長速度の選択性があることが分かってきた。Ｇａ面とＮ面の成長速度の選択性の発見は全く新規なものである。先に下地基板（ＧａＡｓ、サファイヤ、ＳｉＣ）の上にマスク（ＳｉＯ２、ＳｉＮ、Ｗ、Ｐｔ）を付けた場合にマスクＭの上には窒化ガリウムが成長しにくいということを述べた。だからマスクＭを底とするファセットＦが形成されやすかったのである。それは下地基板ＵＳとマスクＭの間の成長速度の不均一性（選択性）であった。
本発明がここで新規に発見したのはそうではなく、ファセット成長法で作った窒化物半導体（ＡｌＩｎＧａＮ）基板の、欠陥集合領域Ｈの上で成長速度が遅く、低欠陥領域ＺＹの上で成長速度が速いという成長速度の不均一性である。そのような選択性の発見は新規のものである。ＨとＺＹの繰り返しよりなる窒化物半導体基板自体（欠陥位置制御基板Ｓ）が新規であるからその上に成長する結晶の成長速度の選択性の発見は全く新規なものである。
本発明はそのような窒化物半導体欠陥位置制御基板ＳのＨとＺＹでの成長速度の選択性をうまく利用する。Ｈ、ＺＹの上の成長速度をＶＨ、ＶＺＹとする。ここでいう選択性というのはＶＨ＜ＶＺＹということである。
本発明は、欠陥位置制御基板Ｓの上に分離層Ｑを介し上層部Ｂを成長させることもあり、分離層Ｑなしで上層部Ｂを成長させることもある。
分離層Ｑを成長させても、欠陥集合領域Ｈの上には殆ど成長せず、専ら低欠陥領域ＺＹの上に成長する。その上に上層部Ｂを形成すると、欠陥集合領域Ｈの上には成長せず、低欠陥領域ＺＹの上だけに成長する。それは、欠陥位置制御基板Ｓの成長速度選択性という性質（ＶＨ＜ＶＺＹ）がその上にエピタキシャル成長させた窒化物半導体によって受け継がれるということである。それは欠陥集合領域Ｈが単に欠陥が多いからというのではなくて結晶方位が全く反転しているからである。欠陥集合領域ＨのＮ面の上に成長した分離層Ｑや上層部ＢはやはりＮ面を上面として成長しなければならない。エピタキシャル成長というのはそういうことである。ところがＮ面とＧａ面では選択性があり結晶方位は保持されるから成長層の数や厚みが増えてもそれは不変の性質として維持される。
理想的には、成長層は低欠陥領域ＺＹだけに載り、欠陥集合領域Ｈの上にはエピタキシャル成長層が載らないということになる。多少欠陥集合領域Ｈの上に結晶が薄く載ってもそれはＫＯＨでエッチングすると簡単に取れてしまう。それによって欠陥集合領域Ｈ上の境界線溝がハッキリする。
そこでエピタキシャル成長した結晶に、レーザ照射による衝撃や機械的な応力を加えると、上層部Ｂが、欠陥位置制御基板Ｓから簡単に取れる。上下方向の分離とともに横方向にもチップ分離する。そのように本発明は、欠陥位置制御基板ＳのＨとＺＹでの成長速度の違いを有効に利用している。
図１６、図１８、図１９、図２０などの閉曲線の欠陥集合領域Ｈとそれで囲まれる低欠陥領域ＺＹを含むＡｌＩｎＧａＮ欠陥位置制御基板Ｓを本発明の出発基板として採用できる。
［２．分離層Ｑ（図２１）］
分離層Ｑは欠陥位置制御基板Ｓと上層部Ｂの間にあって上下分離するときに消失或いは破断するものである。欠陥集合領域Ｈの上では成長しにくく低欠陥領域ＺＹの上では成長しやすいという選択性は分離層Ｑに対してもあるので好都合である。図２１には欠陥位置制御基板Ｓの上に分離層Ｑを成長させた状態を示す。低欠陥領域ＺＹの上（ＡｌＩｎＧａ面）には成長するが、欠陥集合領域Ｈの上（Ｎ面）には殆ど成長しない。成長時間や材料の節減のため分離層Ｑは十分に薄いものであることが望ましい。
分離層Ｑは例えば３ｎｍ〜１０００ｎｍ程度の厚みとする。１０００ｎｍを越えてもよいのであるが材料が無駄である。３ｎｍ以下であるとレ−ザ光を選択的に吸収して分離層Ｑから分離するという訳に行かない。上下分離手段Ｗによって分離層Ｑは省くこともできる。上下分離手段Ｗによって分離層Ｑは異なる。レーザ照射Ｌによって分離する場合はバンドギャップＥｇｑが欠陥位置制御基板ＳのバンドギャップＥｇｓ、上層部Ｂの最小バンドギャップＥｇｂよりも小さいという条件がある。それに加えて、レーザの波長λがこれらバンドギャップの中間のエネルギーを持つという条件が必要である。
Ｅｇｑ＜ｈｃ／λ＜Ｅｇｓ、Ｅｇｑ＜ｈｃ／λ＜Ｅｇｂ
半導体はバンドギャップより小さいエネルギー（ｈｃ／λ）の光を吸収できないが、バンドギャップより大きいエネルギーの光を吸収することができる。図２８はそれを説明する。欠陥位置制御基板Ｓの上に分離層Ｑ、上層部Ｂが成長しているとする。その右側にバンドギャップＥｇを書いている。レーザ光のエネルギーはｈν（ｈはプランク定数、νは波数ν＝ｃ／λ）によって表される。分離層Ｑのバンドギャップはｈνより小さく、上層部Ｂのバンドギャップはばらつきはあるがｈνより大きい。上の不等式のような波長のレ−ザ光は、上層部Ｂ、欠陥位置制御基板Ｓを透過するが、分離層Ｑで全部吸収される。分離層Ｑが急速に加熱され分解されるから分離層Ｑを切断面として上層部Ｂと欠陥位置制御基板Ｓが上下分離する。
上の不等式を満たす分離層Ｑの素材として、例えばＩｎＮ層がバンドギャップが小さくてどのようなＢ、Ｓの組み合わせに対しても利用できる。ＩｎＮはあまり用途がないし良い結晶ができないせいもあり長い間バンドギャップがいくらか分からず、２ｅＶとか１．７ｅＶとか言われていた。それが現在は０．７ｅＶ程度らしいということが分かっている。そのためＩｎＮのバンドギャップはＧａＮ、ＡｌＮより低く、それらの混晶であるＡｌＩｎＧａＮのどれよりもバンドギャップが低いものとなる。
上下分離手段Ｗが機械的なものである場合は、分離層Ｑは機械的に脆い素材とする。例えばＣ（炭素）、Ｆｅ（鉄）、Ｍｇ（マグネシウム）の何れかをドープしたＧａＮ結晶等を分離層Ｑとする。Ｃ、Ｆｅ、Ｍｇ等をドープしたＧａＮは脆く剥がれやすい結晶を作る。上下の層Ｂ，Ｑに横方向のずり応力を掛けるか、上下の層Ｂ，Ｑを吸着して引っ張り応力を掛ける。それによって上層部Ｂが欠陥位置制御基板Ｓから離れる。
［３．上層部Ｂ（図２２）］
分離層Ｑの上に上層部Ｂをエピタキシャル成長させる。様々な組成を持つ窒化物半導体層の積層体である。欠陥集合領域Ｈの上には殆ど成長せず、低欠陥領域ＺＹの上にのみ成長する。だから図２２のように、低欠陥領域ＺＹの上に台形（メサ型）の上層部Ｂが成長する。図２２は上面の電極Ｅを形成しない場合である。欠陥集合領域Ｈの上に当たる部分は境界線となる。これが欠陥位置制御基板Ｓの好都合なところである。台形1つがデバイスに対応する。
本発明は発光ダイオード、レ−ザダイオードなどの発光素子、整流器、バイポーラトランジスタ、電界効果トランジスタ、ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ：高電子移動度トランジスタ）などの電子素子、温度センサ、圧力センサ、放射線センサ、可視／紫外光検出器などの半導体センサ、ＳＡＷデバイス（Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ Ｄｅｖｉｃｅ）：表面弾性波素子）、振動子、共振器、発振器、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）部品、圧電アクチュエータ等のデバイス用の基板として広く用いられる。上層部Ｂの構造は窒化物半導体系のデバイスの目的によって異なってくる。本発明において上層部Ｂの構造は多様である。
発光素子の場合は、基板部分、バッファ層、クラッド層、活性層、クラッド層、コンタクト層という構造となる。「基板部分」というのは、欠陥位置制御基板の一部ではない。欠陥位置制御基板Ｓは回収して再利用するからデバイスの一部にならない。チップ分離したときに機械的強度を維持するための基幹となる部分が必要である。その部分がここでいう「基板部分」である。後では単にｎ−ＧａＮ基板とか、ｎ−ＧａＮとか書くが、欠陥位置制御基板Ｓの一部と解してはならない。図３７〜図４０に完成したデバイスの縦断面図を示す。上層部Ｂというのは、完成したデバイスから上電極や下電極を除去した層構造の部分である。
受光素子の場合は基板部分、バッファ層、受光層、窓層、コンタクト層というようになる。ショットキーダイオードの場合は、基板部分、ｎ型層ということである。ＨＥＭＴの場合は基板部分，ｉ型層、ｉ型層というような構造となる。上層部Ｂを欠陥位置制御基板Ｓから分離した後、ｎ側電極、ｐ側電極を形成する。より具体的に上層部Ｂを述べる。
（ＬＥＤの場合：図３７）上から順に
ｐ型ＧａＮ層６５
ｐ型ＡｌＧａＮ層６４
ＧａＮ／ＩｎＧａＮ−ＭＱＷ６３ （ＧａＮ／ＩｎＧａＮ）３
ＡｌＧａＮ層６２
ｎ型ＧａＮ層６０
ｎ型ＧａＮ層６０が前記の基板部分に当たる。ここでＭＱＷ６３はＧａＮとＩｎＧａＮの２層を３回積層したものである。
（ＨＥＭＴの場合；図３８）上から順に
ｉ−ＡｌＧａＮ７３
ｉ−ＧａＮ７２
ＧａＮ基板７０
ＧａＮ基板７０が前記の基板部分に当たる。
（ショットキーダイオードの場合；図３９）上から順に
ｎ――ＧａＮ８２
ｎ−ＧａＮ基板８０
ｎ−ＧａＮ基板８０が前記の基板部分に当たる。
（縦型ＭＩＳトランジスタの場合；図４０） 上から順に
ｎ＋型ＧａＮ９５
ｐ型ＧａＮ９３
ｎ−−ＧａＮ９２
ｎ−ＧａＮ基板９０
ｎ−ＧａＮ基板９０が前記の基板部分に当たる。
［４．上層部Ｂ＋電極Ｅ（図２６）］
上層部Ｂはエピタキシャル成長層の積層体であるが、その上に電極Ｅを形成した状態までウエハ−プロセスで行ってから上層部Ｂと欠陥位置制御基板Ｓを分離する場合もある。基板部分がｎ型であれば、上層部Ｂの上の電極はｐ側電極であることが多い。しかし素子構造によっては上面にｐ側、ｎ側電極の両方を設けることもできる。そのようにすれば通常のウエハ−プロセスと同じで電極形成もウエハ−プロセスの中で行うことができる。上層部Ｂは、発光素子の場合は、基板部分、バッファ層、クラッド層、活性層、クラッド層、コンタクト層、電極という構造となる。受光素子の場合は基板部分、バッファ層、受光層、窓層、コンタクト層、電極のような構造になる。ショットキーダイオードの場合は、基板部分、ｎ型層、ショットキー電極ということである。ＨＥＭＴの場合は基板部分、ｉ型層、ｉ型層、電極という構造となる。上層部Ｂを欠陥位置制御基板Ｓから分離した後チップＣの裏面に残りの電極を形成する。
（ＬＥＤの場合；図３７）上から順に
ｐ電極（ニッケルＮｉ）６６
ｐ型ＧａＮ層６５
ｐ型ＡｌＧａＮ層６４
ＧａＮ／ＩｎＧａＮ−ＭＱＷ６３ （ＧａＮ／ＩｎＧａＮ）３
ＡｌＧａＮ層６２
ｎ型ＧａＮ層６０
ここでＭＱＷはＧａＮとＩｎＧａＮの２層を３回積層したものである。
（ＨＥＭＴの場合；図３８）上から順に
ソース電極７４、ドレイン電極（Ｔｉ／Ａｌ／Ｔｉ／Ａｕ）７５、ゲート電極（Ａｕ）７６
ｉ−ＡｌＧａＮ７３
ｉ−ＧａＮ７２
ＧａＮ基板７０
（ショットキーダイオードの場合；図３９）上から順に
ショトキー電極（Ａｕ）８３
ｎ−−ＧａＮ８２
ｎ−ＧａＮ基板８０
（縦型ＭＩＳトランジスタの場合；図４０） 上から順に
ソース電極（Ｔｉ／Ａｌ／Ｔｉ／Ａｕ）９７
ゲート電極（Ａｕ）９９
ｎ＋型ＧａＮ９５
ｐ型ＧａＮ９３
ｎ−−ＧａＮ９２
ｎ−ＧａＮ基板９０
［５．上下水平分離手段（図２３、図２７）］
次に上層部Ｂを欠陥位置制御基板Ｓから上下方向に分離する。図２３、図２７にそれを示す。分離層Ｑの部分を破壊して、上層部Ｂと欠陥位置制御基板Ｓを上下に分離する。分離手段について述べる。上層部Ｂは欠陥集合領域Ｈを境界として横方向には予め分離しているから、本発明の場合は上下方向に分離すると同時に横方向にチップ分離する。だから分離手段というのは上下水平方向の分離手段だということになる。レーザ照射による手段と機械的な手段がある。また分離層Ｑを用いる場合と分離層Ｑを用いない場合がある。
（５Ａ．分離層Ｑを用いレーザ照射で分離する場合）
欠陥位置制御基板Ｓと上層部Ｂの間に分離層Ｑを形成する。分離層Ｑの厚みは3nm〜1000nmである。分離層Ｑも欠陥集合領域Ｈの上には成長しにくく低欠陥領域ＺＹの上に成長しやすいという便利な性質がある。レーザ照射によって分離層Ｑだけを分解させるという場合は、分離層Ｑのバンドギャップが半導体層のどれよりも狭いものとし、半導体レーザのエネルギーが分離層Ｑのバンドギャップより大きく、その他の半導体層のどれよりも小さくなるようにする。分離層ＱのバンドギャップをＥｇｑとし、欠陥位置制御基板ＳのバンドギャップをＥｇｓとし、上層部Ｂのｊ番面の層のバンドギャップをＥｇｊとする。レ−ザ光波長λ及び分離層Ｑ、上層部Ｂ、欠陥位置制御基板Ｓに課せられた条件はＥｇｑ＜ｈｃ／λ＜Ｅｇｓ及びＥｇｑ＜ｈｃ／λ＜ｍｉｎ｛Ｅｇｊ｝である。
半導体、絶縁体はバンドギャップより小さいエネルギーの光を透過し、バンドギャップより大きいエネルギーの光を吸収する。それは図２８に示す通りである。上の不等式を満たすレ−ザ光を当てると、分離層Ｑがレ−ザ光を吸収して加熱され熱分解し消失する。だから上層部Ｂと欠陥位置制御基板Ｓが上下方向に瞬時に分離する。ＩｎＮ層を例えば分離層Ｑとする。これはＡｌＧａＩｎＮ結晶の中で最もバンドギャップが小さいのでレ−ザ光を選択的に吸収し熱分解する。
上層部Ｂでは、欠陥集合領域Ｈで成長層が薄く弱いので欠陥集合領域Ｈを境界線として自然にチップ分離できる。上下方向分離と同時に水平方向分離できチップＣが切り放される。分離層Ｑの残留物Ｑ’が欠陥位置制御基板Ｓに残ることもある。それは研磨やエッチング等で除去できる。表面が平坦平滑になった欠陥位置制御基板Ｓは再利用できる。
（５Ｂ．分離層Ｑを用い機械的手段で分離する場合）
欠陥位置制御基板Ｓと上層部Ｂの間に分離層Ｑを形成する。分離層Ｑの厚みは3nm〜1000nmである。機械的手段で分離層Ｑを境界として上層部Ｂと欠陥位置制御基板Ｓを上下に分離する。脆い結晶であることが分離層Ｑに求められる。例えば、炭素Ｃ、マグネシウムＭｇ、鉄ＦｅをドープしたＧａＮ膜を脆性の分離層Ｑとすることができる。欠陥位置制御基板Ｓを固定し上層部Ｂを引上げると脆性の分離層Ｑから分離する。
（５Ｃ．分離層Ｑを用いずレーザ照射で分離する場合）
分離層Ｑを用いないで上下分離することもできる。欠陥位置制御基板Ｓの上に直接に上層部Ｂを形成する。この場合は、犠牲となって破断する部分がないので機械的手段で上下分離するという訳に行かない。だから機械的な分離手段を適用することができない。レーザ照射による光分離だけが可能である。この場合は、レ−ザ光を上層部Ｂが吸収して一部が分解して欠陥位置制御基板Ｓから上下分離するということになる。欠陥位置制御基板ＳのバンドギャップＥｇｓと上層部Ｂのバンドギャップの最小値Ｅｇｂとレーザ波長λはＥｇｂ＜ｈｃ／λ＜Ｅｇｓという不等式を満足しなければならない。
［６．上面電極の形成（図２４）］
図２３のように上層部Ｂがチップ分離される。その個々のチップＣの上面に上側電極Ｐ、Ｐを形成する。図２４に示す用に上側電極を持つチップができる。これは図２１〜２３に示す用にウエハ−プロセスで上側電極Ｐ、Ｐを形成しなかった場合である。しかし図２６、図２７のように、ウエハ−プロセスで上側電極Ｐ，Ｐを形成することもできる。その場合はチップ分離してからの上側電極Ｐ、Ｐの形成は不要である。
［７．下面電極の形成（図２５）］
次にチップ毎に上層部Ｂの裏面に下側電極Ｒを形成する。これによってデバイスチップができる。ウエハ−プロセスの過程で下側電極Ｒを形成できないのが本発明の欠点である。しかし図３８のように下側電極Ｒが不要のものもある。
［８．チップの形状の整形（図２９〜図３６）］
欠陥集合領域Ｈを境界とする成長をした上層部Ｂはメサ型（台形）になることが多い。メサ型でもデバイスとして機能することもある。しかし上下面が同じ大きさの直方体チップが良いという場合もある。その場合はチップ分離してから側面、端面を研磨して側壁を直角に仕上げる。
図２９は正方形底面、上面を持つメサ型のチップＣを示す。メサ型であっても良い場合はこのままの形状とする。また図３０のように端面、側面を加工してこれらの面を直角にした直方体のデバイスとすることもできる。図３１はチップ分離した正三角形のメサ型のチップＣである。端面を加工して図３２のような端面が直角の正三角形チップＣとすることもできる。図３３はメサ型の平行四辺形チップＣである。これもそのまま使えるし、図３４のように端面を直角にした平行四辺形のチップＣとすることもできる。図３５はメサ型の正六角形チップＣである。これも加工して図３６のような端面が直角の正六角形チップＣとすることもできる。
［９．最終的なデバイスの形状（図３７〜図４０）］
メサ型でもいいのであるが、ここでは端面側面を直角にしたデバイスの電極を付けたチップＣの状態を示す。積層構造は欠陥位置制御基板Ｓを含まず上層部Ｂだけからなる。上層部Ｂの厚みは１０μｍ〜６００μｍとする。通常の半導体デバイスのように基板も含むように切り出したものは基板が厚いのでデバイスの積層部の厚みは３００μｍ〜６００μｍ程度ある。しかし本発明は、半導体積層構造は上層部Ｂだけからなるので、上層部Ｂ厚みが１０μｍ〜３００μｍであることも可能である。
（ＬＥＤの場合；図３７）上から順に
ｐ電極（ニッケルＮｉ）６６
ｐ型ＧａＮ層６５
ｐ型ＡｌＧａＮ層６４
ＧａＮ／ＩｎＧａＮ−ＭＱＷ６３ （ＧａＮ／ＩｎＧａＮ）３
ＡｌＧａＮ層６２
ｎ型ＧａＮ層６０
ｎ電極（Ｔｉ／Ａｌ／Ｔｉ／Ａｕ）６７
（ＨＥＭＴの場合；図３８）上から順に
ソース電極７４、ドレイン電極（Ｔｉ／Ａｌ／Ｔｉ／Ａｕ）７５、ゲート電極（Ａｕ）７６
ｉ−ＡｌＧａＮ７３
ｉ−ＧａＮ７２
ＧａＮ層７０
（ショットキーダイオードの場合；図３９）上から順に
ショトキー電極（Ａｕ）８３
ｎ−−ＧａＮ８２
ｎ−ＧａＮ基板８０
オーミック電極（ｎ電極：Ｔｉ／Ａｌ／Ｔｉ／Ａｕ）８４
（縦型ＭＩＳトランジスタの場合；図４０） 上から順に
ソース電極（Ｔｉ／Ａｌ／Ｔｉ／Ａｕ）９７
ゲート電極（Ａｌ）９９
ｎ＋型ＧａＮ９５
ｐ型ＧａＮ９３
ｎ−−ＧａＮ９２
ｎ−ＧａＮ基板９０
ドレイン電極（Ｔｉ／Ａｌ／Ｔｉ／Ａｕ）９４
特許文献３によって提案された下地基板ＵＳの上に孤立点状のマスクＭを形成しマスクＭの上にファセットピットを形成しファセットＦを維持しながら窒化ガリウム結晶を成長させることによってファセットピット底に欠陥集合領域Ｈを形成しその他の部分を低転位にするファセット成長法において、下地基板ＵＳにドットマスクを形成した状態の下地基板ＵＳの平面図。
特許文献３によって提案された下地基板ＵＳの上に孤立点状のマスクＭを形成しマスクＭの上にファセットピットを形成しファセットＦを維持しながら窒化ガリウム結晶を成長させることによってファセットピット底に欠陥集合領域Ｈを形成しその他の部分を低転位にするファセット成長法において、下地基板ＵＳにドットマスクを形成し窒化ガリウムを成長させマスクＭの上にファセットピットを生じさせファセットＦによって転位Ｄをピット底へ集める様子を示す窒化ガリウム結晶の平面図。ファセット稜線がマスクＭを結ぶ正三角形の辺に平行に生じている。
特許文献３によって提案された下地基板ＵＳの上に孤立点状のマスクＭを形成しマスクＭの上にファセットピットを形成しファセットＦを維持しながら窒化ガリウム結晶を成長させることによってファセットピット底に欠陥集合領域Ｈを形成しその他の部分を低転位にするファセット成長法において、下地基板ＵＳにドットマスクを形成し窒化ガリウムを成長させマスクＭの上にファセットピットを生じさせファセットＦによって転位Ｄをピット底へ集める様子を示す窒化ガリウム結晶の平面図。ファセット稜線がマスクを結ぶ正三角形の辺に直角に生じている。
特許文献３によって提案された下地基板ＵＳの上に孤立点状のマスクＭを形成しマスクＭの上にファセットピットを形成しファセットＦを維持しながら窒化ガリウム結晶を成長させることによってファセットピット底に欠陥集合領域Ｈを形成しその他の部分を低転位にするファセット成長法において、下地基板ＵＳにドットマスクを形成し窒化ガリウムを成長させマスクＭの上にファセットピットを生じさせファセットＦによって転位Ｄをピット底へ集めるようにし深いファセットピットを形成した状態の窒化ガリウム結晶の平面図。
特許文献３によって提案された下地基板ＵＳの上に孤立点状のマスクＭを形成しマスクＭの上にファセットピットを形成しファセットＦを維持しながら窒化ガリウム結晶を成長させることによってファセットピット底に欠陥集合領域Ｈを形成しその他の部分を低転位にするファセット成長法によって結晶成長させ下地基板ＵＳを除去し単独の窒化ガリウム基板としたものがマスクＭ上にできた欠陥集合領域ＨとファセットＦの下にできた低欠陥単結晶領域Ｚとファセットの継ぎ目にできたＣ面成長領域Ｙとよりなることを示す窒化ガリウム結晶の平面図。
特許文献３によって提案された下地基板ＵＳの上に孤立点状のマスクＭを形成しマスクＭの上にファセットピットを形成しファセットＦを維持しながら窒化ガリウム結晶を成長させることによってファセットピット底に欠陥集合領域Ｈを形成しその他の部分を低転位にするファセット成長法によって結晶成長させ下地基板ＵＳを除去し単独の窒化ガリウム基板としたものがマスクＭ上にできた欠陥集合領域ＨとファセットＦの下にできた低欠陥単結晶領域Ｚとよりなることを示す窒化ガリウム結晶の平面図。
特許文献３によって提案された下地基板ＵＳの上に孤立点状のマスクＭを形成しマスクＭの上にファセットピットを形成しファセットＦを維持しながら窒化ガリウム結晶を成長させることによってファセットピット底に欠陥集合領域Ｈを形成しその他の部分を低転位にするファセット成長法において、下地基板ＵＳにドットマスクを形成した状態の下地基板ＵＳの縦断面図。
特許文献３によって提案された下地基板ＵＳの上に孤立点状のマスクＭを形成しマスクＭの上にファセットピットを形成しファセットＦを維持しながら窒化ガリウム結晶を成長させることによってファセットピット底に欠陥集合領域Ｈを形成しその他の部分を低転位にするファセット成長法において、下地基板ＵＳにドットマスクを形成し窒化ガリウムを成長させるとマスクＭの上の成長が遅れマスクＭの上にファセットピットを生じファセットＦによって転位Ｄをピット底へ集める様子を示す窒化ガリウム結晶の縦断面図。
特許文献３によって提案された下地基板ＵＳの上に孤立点状のマスクＭを形成しマスクＭの上にファセットピットを形成しファセットＦを維持しながら窒化ガリウム結晶を成長させることによってファセットピット底に欠陥集合領域Ｈを形成しその他の部分を低転位にするファセット成長法において、下地基板ＵＳにドットマスクを形成し窒化ガリウムを成長させマスクＭの上にファセットピットを生じさせファセットＦによって転位をピット底へ集めピット底が欠陥集合領域Ｈになりファセットの下が低欠陥単結晶領域Ｚになりファセットの継ぎ目がＣ面成長領域Ｙになる様子を示す窒化ガリウム結晶の平面図。ファセット稜線がマスクＭを結ぶ正三角形の辺に直角に生じている。
特許文献３によって提案された下地基板ＵＳの上に孤立点状のマスクＭを形成しマスクＭの上にファセットピットを形成しファセットＦを維持しながら窒化ガリウム結晶を成長させることによってファセットピット底に欠陥集合領域Ｈを形成しその他の部分を低転位にするファセット成長法によって結晶成長させ下地基板ＵＳを除去し単独の窒化ガリウム基板としたものがマスクＭ上にできた欠陥集合領域ＨとファセットＦの下にできた低欠陥単結晶領域ＺとファセットＦの継ぎ目にできたＣ面成長領域Ｙとよりなるか或いは、ＨとＺからなることを示す窒化ガリウム結晶の平面図。
特許文献４によって提案された下地基板ＵＳの上に平行直線状のストライプマスクを形成しマスクＭの上に平行なファセット溝を形成しファセット溝を維持しながら窒化ガリウム結晶を成長させることによってファセット溝底に欠陥集合領域Ｈを形成しその他の部分を低転位にするファセット成長法において、下地基板ＵＳにストライプマスクを形成した状態の下地基板の平面図。
特許文献４によって提案された下地基板ＵＳの上に平行直線状のストライプマスクを形成しマスクＭの上に平行なファセット溝を形成しファセット溝を維持しながら窒化ガリウム結晶を成長させることによってファセット溝底に欠陥集合領域Ｈを形成しその他の部分を低転位にするファセット成長法において、下地基板ＵＳにストライプマスクを形成し窒化ガリウムを成長させマスクＭの上にファセット溝を生じさせファセットＦによって転位Ｄをファセット溝の底へ集める様子を示す窒化ガリウム結晶の平面図。
特許文献４によって提案された下地基板ＵＳの上に平行直線状のマスクＭを形成しマスクＭの上に平行なファセット溝を形成しファセットＦを維持しながら窒化ガリウム結晶を成長させることによってファセットピット底に欠陥集合領域Ｈを形成しその他の部分を低転位にするファセット成長法において、下地基板ＵＳを除去し研磨して、ファセット溝底が欠陥集合領域Ｈになりファセット溝の下が低欠陥単結晶領域Ｚになりファセット溝の継ぎ目がＣ面成長領域Ｙになった窒化ガリウム自立基板の平面図。
特許文献４によって提案された下地基板ＵＳの上に平行直線状のマスクＭを形成しマスクＭの上に平行なファセット溝を形成しファセットＦを維持しながら窒化ガリウム結晶を成長させることによってファセットピット底に欠陥集合領域Ｈを形成しその他の部分を低転位にするファセット成長法において、下地基板ＵＳを除去し研磨して、ファセット溝底が欠陥集合領域Ｈになりファセット溝の下が低欠陥単結晶領域Ｚになった窒化ガリウム自立基板の平面図。
本発明に必要な閉曲線の欠陥集合領域Ｈを有する欠陥位置制御基板Ｓを製造するため、下地基板ＵＳの上に正方形のマスクＭを付けその上にＡｌＩｎＧａＮ結晶をファセット成長させる直前の状態を示す下地基板ＵＳの平面図。
下地基板ＵＳの上に正方形のマスクＭを付けその上にＡｌＩｎＧａＮ結晶をファセット成長させ、マスクＭ上に欠陥集合領域Ｈを生成し、マスクＭ以外の部分に低欠陥領域ＺＹを生成することによって製造した本発明に必要な閉曲線（正方形）の欠陥集合領域Ｈを有する欠陥位置制御基板Ｓの平面図。
本発明に必要な閉曲線の欠陥集合領域Ｈを有する欠陥位置制御基板Ｓを製造するため、下地基板ＵＳの上に正六角形のマスクＭを付けその上にＡｌＩｎＧａＮ結晶をファセット成長させる直前の状態を示す下地基板の平面図。
下地基板ＵＳの上に正六角形のマスクＭを付けその上にＡｌＩｎＧａＮ結晶をファセット成長させ、マスクＭ上に欠陥集合領域Ｈを生成し、マスクＭ以外の部分に低欠陥領域ＺＹを生成することによって製造した本発明に必要な閉曲線（正六角形）の欠陥集合領域Ｈを有する欠陥位置制御基板Ｓの平面図。
下地基板ＵＳの上に正三角形のマスクＭを付けその上にＡｌＩｎＧａＮ結晶をファセット成長させ、マスクＭ上に欠陥集合領域Ｈを生成し、マスクＭ以外の部分に低欠陥領域ＺＹを生成することによって製造した本発明に必要な閉曲線（正三角形）の欠陥集合領域Ｈを有する欠陥位置制御基板Ｓの平面図。
下地基板ＵＳの上に平行四辺形のマスクＭを付けその上にＡｌＩｎＧａＮ結晶をファセット成長させ、マスクＭ上に欠陥集合領域Ｈを生成し、マスクＭ以外の部分に低欠陥領域ＺＹを生成することによって製造した本発明に必要な閉曲線（平行四辺形）の欠陥集合領域Ｈを有する欠陥位置制御基板Ｓの平面図。
閉曲線の欠陥集合領域Ｈと欠陥集合領域Ｈによって囲まれる低欠陥領域ＺＹとを含む欠陥の位置の予め決められた欠陥位置制御基板Ｓの上に分離層Ｑを成長させると欠陥集合領域Ｈの上には殆ど成長せず低欠陥領域ＺＹの上に成長することを説明するための欠陥位置制御基板Ｓと分離層Ｑの縦断面図。
閉曲線の欠陥集合領域Ｈと欠陥集合領域Ｈによって囲まれる低欠陥領域ＺＹとを含む欠陥の位置の予め決められた欠陥位置制御基板Ｓの上に分離層Ｑ、上層部Ｂを成長させると欠陥集合領域Ｈの上には殆ど成長せず低欠陥領域ＺＹの上に成長することを説明するための欠陥位置制御基板Ｓと分離層Ｑ、上層部Ｂの縦断面図。
閉曲線の欠陥集合領域Ｈと欠陥集合領域Ｈによって囲まれる低欠陥領域ＺＹとを含む欠陥の位置の予め決められた欠陥位置制御基板Ｓの上に分離層Ｑ、上層部Ｂを成長させると欠陥集合領域Ｈの上には殆ど成長せず低欠陥領域ＺＹの上に成長し隣接素子単位は横方向分離した状態にある薄膜・基板にレーザ照射或いは機械的手段によって応力を加え上層部Ｂを欠陥位置制御基板Ｓから上下分離した状態の縦断面図。上下分離と同時に横方向分離（チップ分離）する。基板を切断せず、一挙にチップ分離することができる。
チップ分離された素子の単位毎に上側電極Ｐを形成した状態を示すチップ断面図。
チップ分離された素子の単位毎に下側電極Ｒを形成した状態を示すチップ縦断面図。
図２２のように欠陥位置制御基板Ｓの上に上層部Ｂを積層しさらに上部電極Ｐをウエハ−プロセスで形成した状態を示す縦断面図。
上部電極Ｐを有する上層部Ｂを、機械的手段或いは光学的手段によって、欠陥位置制御基板Ｓから上下分離した状態の縦断面図。基板を切断せず一挙にチップ分離できる。基板は再利用できる。
分離層Ｑのバンドギャップより高いエネルギー（ｈν）で欠陥位置制御基板Ｓ、上層部Ｂのバンドギャップより低いエネルギー（ｈν）の光を上下何れから窒化物半導体薄膜・基板に照射しても、光は基板Ｓ、上層部Ｂでは吸収されず、分離層Ｑでのみ吸収されることを示す説明図。
正方形の欠陥集合領域Ｈとそれによって囲まれた低欠陥領域ＺＹよりなる欠陥位置制御基板Ｓの上に分離層Ｑを介し或いは介さずに窒化物半導体を気相成長させ上層部Ｂを形成し、機械的或いは光学的手段で欠陥位置制御基板Ｓから分離された正方形メサ型上層部ＢからなるチップＣの斜視図。
図２９の正方形メサ型上層部Ｂからなるチップの端面側面を研磨して上下面と直角の端面側面を持つ正方形チップＣにしたものの斜視図。
正三角形の欠陥集合領域Ｈとそれによって囲まれた低欠陥領域ＺＹよりなる欠陥位置制御基板Ｓの上に分離層Ｑを介し或いは介さずに窒化物半導体を気相成長させ上層部Ｂを形成し、機械的或いは光学的手段で欠陥位置制御基板Ｓから分離された正三角形メサ型上層部ＢからなるチップＣの斜視図。
図３１の正三角形メサ型上層部ＢからなるチップＣの端面側面を研磨して上下面と直角の端面側面を持つ正三角形チップＣにしたものの斜視図。
平行四辺形の欠陥集合領域Ｈとそれによって囲まれた低欠陥領域ＺＹよりなる欠陥位置制御基板Ｓの上に分離層Ｑを介し或いは介さずに窒化物半導体を気相成長させ上層部Ｂを形成し、機械的或いは光学的手段で欠陥位置制御基板Ｓから分離された平行四辺形メサ型上層部ＢからなるチップＣの斜視図。
図３３の平行四辺形メサ型上層部ＢからなるチップＣの端面側面を研磨して上下面と直角の端面側面を持つ平行四辺形チップＣにしたものの斜視図。
正六角形の欠陥集合領域Ｈとそれによって囲まれた低欠陥領域ＺＹよりなる欠陥位置制御基板Ｓの上に分離層Ｑを介し或いは介さずに窒化物半導体を気相成長させ上層部Ｂを形成し、機械的或いは光学的手段で欠陥位置制御基板Ｓから分離された正六角形メサ型上層部ＢからなるチップＣの斜視図。
図３５の正六角形メサ型上層部ＢからなるチップＣの端面側面を研磨して上下面と直角の端面側面を持つ正六角形チップＣにしたものの斜視図。
ＬＥＤ用に形成された上層部Ｂを欠陥位置制御基板Ｓから光学的又は機械的手段でチップ分離し上層部Ｂに上側電極Ｐや下側電極Ｒを取り付けた状態のＬＥＤ素子チップの構造を示す断面図。
ＨＥＭＴ用に形成された上層部Ｂを欠陥位置制御基板Ｓから光学的又は機械的手段でチップ分離し上層部Ｂに上側電極Ｐや下側電極Ｒを取り付けた状態のＨＥＭＴ素子チップの構造を示す断面図。
ショットキーダイオード用に形成された上層部Ｂを欠陥位置制御基板Ｓから光学的又は機械的手段でチップ分離し上層部Ｂに上側電極Ｐや下側電極Ｒを取り付けた状態のショットキーダイオード素子チップの構造を示す断面図。
縦型トランジスタ用に形成された上層部Ｂを欠陥位置制御基板Ｓから光学的または機械的手段でチップ分離し上層部Ｂに上側電極Ｐや下側電極Ｒを取り付けた状態の縦型トランジスタ素子チップの構造を示す断面図。
符号の説明
Ｓ 欠陥位置制御基板
ＺＹ 低欠陥領域
Ｈ 欠陥集合領域
Ｂ 上層部
Ｃ チップ
Ｙ Ｃ面成長領域
Ｚ 低欠陥単結晶領域
Ｑ 分離層
６０ ｎ型ＧａＮ層
６２ ＡｌＧａＮ層
６３ ＭＱＷ
６４ ｐ型ＡｌＧａＮ層
６５ ｐ型ＧａＮ層
６６ ｐ電極
６７ ｎ電極
７０ ＧａＮ基板
７２ ｉ−ＧａＮ
７３ ｉ−ＡｌＧａＮ
７４ ソース電極
７５ ドレイン電極
７６ ゲート電極
８０ ｎ−ＧａＮ基板
８２ ｎ−−ＧａＮ
８３ ショットキー電極
８４ オーミック電極
９０ ｎ−ＧａＮ基板
９２ ｎ−−ＧａＮ
９３ ｐ−ＧａＮ
９４ ドレイン電極
９５ ｎ＋−ＧａＮ
９７ ソース電極
９９ ゲート電極

Claims (10)

  1. 閉曲線状に形成された欠陥集合領域Ｈと欠陥集合領域Ｈによって囲まれた低欠陥領域ＺＹを含む窒化物半導体（ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ：０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）欠陥位置制御基板Ｓの上に、デバイスを構成するための複数の窒化物半導体層（ＡｌｕｊＩｎｖｊＧａ１−ｕｊ−ｖｊＮ：０≦ｕｊ≦１、０≦ｖｊ≦１、ｕｊ＋ｖｊ≦１）を積層して上層部Ｂを形成する工程と、上層部Ｂを欠陥位置制御基板Ｓから上下に分離する工程とを含み、上層部Ｂを該上下分離工程と同時に横方向に欠陥集合領域Ｈに沿って分離して個々のチップに分離し、欠陥位置制御基板Ｓは再利用するようにしたことを特徴とする窒化物半導体デバイスの製造方法。
  2. 閉曲線状に形成された欠陥集合領域Ｈと欠陥集合領域Ｈによって囲まれた低欠陥領域ＺＹを含む窒化物半導体（ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ：０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）欠陥位置制御基板Ｓの上に、バンドギャップＥｇｑの狭い窒化物半導体の分離層Ｑを成長させ、その上にデバイスを構成するための複数の窒化物半導体層（ＡｌｕｊＩｎｖｊＧａ１−ｕｊ−ｖｊＮ：０≦ｕｊ≦１、０≦ｖｊ≦１、ｕｊ＋ｖｊ≦１）を積層して上層部Ｂとし、分離層ＱのバンドギャップＥｇｑより高く上層部Ｂの層のバンドギャップの最小値Ｅｇｂ（ｍｉｎ｛Ｅｇｊ｝）より低いエネルギーを持つ（Ｅｇｑ＜ｈｃ／λ＜Ｅｇｂ）レ−ザ光を照射することによって分離層Ｑを分解させ上層部Ｂを欠陥位置制御基板Ｓから上下に分離すると同時に横方向に欠陥集合領域Ｈに沿って分離して個々のチップに分離し、欠陥位置制御基板Ｓは再利用するようにしたことを特徴とする窒化物半導体デバイスの製造方法。
  3. 閉曲線状に形成された欠陥集合領域Ｈと欠陥集合領域Ｈによって囲まれた低欠陥領域ＺＹを含む窒化物半導体（ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ：０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）欠陥位置制御基板Ｓの上に、脆性の窒化物半導体の分離層Ｑを成長させ、その上にデバイスを構成するための複数の窒化物半導体層（ＡｌｕｊＩｎｖｊＧａ１−ｕｊ−ｖｊＮ：０≦ｕｊ≦１、０≦ｖｊ≦１、ｕｊ＋ｖｊ≦１）を積層して上層部Ｂとし、欠陥位置制御基板Ｓと上層部Ｂとにずり又は引っ張り応力を加えて分離層Ｑを破壊して、上層部Ｂを欠陥位置制御基板Ｓから上下に分離すると同時に横方向に欠陥集合領域Ｈに沿って分離して個々のチップに分離し、欠陥位置制御基板Ｓは再利用するようにしたことを特徴とする窒化物半導体デバイスの製造方法。
  4. 欠陥集合領域Ｈと低欠陥領域ＺＹを含み欠陥集合領域Ｈが低欠陥領域ＺＹを囲む閉曲線状に形成された窒化物半導体（ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ：０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）欠陥位置制御基板Ｓの上に、欠陥位置制御基板ＳのバンドギャップＥｇｓより小さいバンドギャップＥｇｊを持つデバイスを構成するための複数の窒化物半導体層（ＡｌｕｊＩｎｖｊＧａ１−ｕｊ−ｖｊＮ：０≦ｕｊ≦１、０≦ｖｊ≦１、ｕｊ＋ｖｊ≦１）を積層して上層部Ｂとし、欠陥位置制御基板ＳのバンドギャップＥｇｓより低く上層部Ｂの層のバンドギャップの最小値Ｅｇｂ（ｍｉｎ｛Ｅｇｊ｝）より高いエネルギーを持つ（Ｅｇｑ＜ｈｃ／λ＜Ｅｇｓ）レ−ザ光を照射することによって上層部Ｂの一部を分解させ上層部Ｂを欠陥位置制御基板Ｓから上下に分離すると同時に横方向に欠陥集合領域Ｈに沿って分離して個々のチップに分離し、欠陥位置制御基板Ｓは再利用するようにしたことを特徴とする窒化物半導体デバイスの製造方法。
  5. 欠陥集合領域Ｈの上には窒化物系半導体は遅い成長速度で成長し、低欠陥領域ＺＹの上には窒化物系半導体は速い成長速度で成長するものであることを特徴とする請求項１〜４のいずれかに記載の窒化物系半導体デバイスの製造方法。
  6. 上層部Ｂの上面に電極を形成してから上層部Ｂを欠陥位置制御基板Ｓから上下分離するようにしたことを特徴とする請求項１〜５の何れかに記載の窒化物半導体デバイスの製造方法。
  7. 上層部Ｂの下面に電極を必要とするデバイスの場合、チップ分離した後個々のチップの上層部Ｂ下面に電極形成するようにしたことを特徴とする請求項１〜６の何れかに記載の窒化物半導体デバイスの製造方法。
  8. 脆性の分離層Ｑが、炭素（Ｃ）、鉄（Ｆｅ）或いはマグネシウム（Ｍｇ）をドープした窒化物半導体層であり、３ｎｍ〜１０００ｎｍであることを特徴とする請求項３に記載の窒化物半導体デバイスの製造方法。
  9. バンドギャップの狭い分離層Ｑが、ＩｎＮ層であり、３ｎｍ〜１０００ｎｍであることを特徴とする請求項３に記載の窒化物半導体デバイスの製造方法。
  10. 欠陥位置制御基板Ｓの直径が１０ｍｍ〜１５０ｍｍ（６インチ）であり、上層部Ｂの一単位の水平方向の寸法が０．２ｍｍ以上５０ｍｍ以下であって、厚みが１０μｍ〜６００μｍであることを特徴とする請求項１〜９の何れかに記載の窒化物半導体デバイスの製造方法。
JP2005255813A 2005-09-05 2005-09-05 窒化物半導体デバイスの製造方法 Expired - Fee Related JP4656410B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2005255813A JP4656410B2 (ja) 2005-09-05 2005-09-05 窒化物半導体デバイスの製造方法
KR1020060064633A KR101200182B1 (ko) 2005-09-05 2006-07-10 질화물 반도체 디바이스의 제조 방법 및 질화물 반도체디바이스
CNB2006101101518A CN100468627C (zh) 2005-09-05 2006-08-07 氮化物半导体器件的制造方法及氮化物半导体器件
EP06017373A EP1760767A3 (en) 2005-09-05 2006-08-21 Method of producing a nitride semiconductor device and nitride semiconductor device
US11/514,979 US7528055B2 (en) 2005-09-05 2006-09-05 Method of producing a nitride semiconductor device and nitride semiconductor device
HK07109694.3A HK1102243A1 (en) 2005-09-05 2007-09-06 Nitride semiconductor components and method of manufacturing the same
US12/409,752 US7834423B2 (en) 2005-09-05 2009-03-24 Method of producing a nitride semiconductor device and nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005255813A JP4656410B2 (ja) 2005-09-05 2005-09-05 窒化物半導体デバイスの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010256702A Division JP5146702B2 (ja) 2010-11-17 2010-11-17 窒化物半導体デバイス

Publications (2)

Publication Number Publication Date
JP2007073569A JP2007073569A (ja) 2007-03-22
JP4656410B2 true JP4656410B2 (ja) 2011-03-23

Family

ID=37199188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005255813A Expired - Fee Related JP4656410B2 (ja) 2005-09-05 2005-09-05 窒化物半導体デバイスの製造方法

Country Status (6)

Country Link
US (2) US7528055B2 (ja)
EP (1) EP1760767A3 (ja)
JP (1) JP4656410B2 (ja)
KR (1) KR101200182B1 (ja)
CN (1) CN100468627C (ja)
HK (1) HK1102243A1 (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060127743A (ko) * 2005-06-06 2006-12-13 스미토모덴키고교가부시키가이샤 질화물 반도체 기판과 그 제조 방법
JP5082752B2 (ja) 2006-12-21 2012-11-28 日亜化学工業株式会社 半導体発光素子用基板の製造方法及びそれを用いた半導体発光素子
US20080303033A1 (en) * 2007-06-05 2008-12-11 Cree, Inc. Formation of nitride-based optoelectronic and electronic device structures on lattice-matched substrates
JP2009004566A (ja) * 2007-06-21 2009-01-08 Sumitomo Electric Ind Ltd 半導体装置および半導体装置の製造方法
KR101374090B1 (ko) * 2007-07-26 2014-03-17 아리조나 보드 오브 리젠츠 퍼 앤 온 비하프 오브 아리조나 스테이트 유니버시티 에피택시 방법들과 그 방법들에 의하여 성장된 템플릿들
JP5333814B2 (ja) * 2007-09-12 2013-11-06 アイシン精機株式会社 パワー半導体モジュール、インバータ装置、及びインバータ一体型モータ
JP2009231820A (ja) * 2008-02-29 2009-10-08 Sanyo Electric Co Ltd 半導体レーザ素子およびその製造方法
US8284810B1 (en) 2008-08-04 2012-10-09 Soraa, Inc. Solid state laser device using a selected crystal orientation in non-polar or semi-polar GaN containing materials and methods
JP5608969B2 (ja) * 2008-10-20 2014-10-22 富士通株式会社 化合物半導体装置及びその製造方法
TWI385705B (zh) * 2008-10-31 2013-02-11 Syn Mate Co Ltd A laser module for separating the substrate and the epitaxial layer and a method thereof
KR101539246B1 (ko) 2008-11-10 2015-07-24 삼성전자 주식회사 광추출 효율이 향상된 발광 장치의 제조 방법 및 그 방법으로 제조된 발광 장치
US8247886B1 (en) 2009-03-09 2012-08-21 Soraa, Inc. Polarization direction of optical devices using selected spatial configurations
US8791499B1 (en) 2009-05-27 2014-07-29 Soraa, Inc. GaN containing optical devices and method with ESD stability
US9000466B1 (en) 2010-08-23 2015-04-07 Soraa, Inc. Methods and devices for light extraction from a group III-nitride volumetric LED using surface and sidewall roughening
US9583678B2 (en) 2009-09-18 2017-02-28 Soraa, Inc. High-performance LED fabrication
JP5625338B2 (ja) * 2009-11-30 2014-11-19 日亜化学工業株式会社 電界効果トランジスタ
JP2011129718A (ja) 2009-12-17 2011-06-30 Showa Denko Kk 基板、テンプレート基板、半導体発光素子、半導体発光素子の製造方法、半導体発光素子を用いた照明装置および電子機器
US8658436B2 (en) 2010-04-19 2014-02-25 Tokyo Electron Limited Method for separating and transferring IC chips
KR101169540B1 (ko) * 2010-06-15 2012-07-27 이형곤 기판과 분할기구, 성장박막 및 성장, 분리, 가열방법, 에피웨이퍼, 발광다이오드
US9450143B2 (en) 2010-06-18 2016-09-20 Soraa, Inc. Gallium and nitrogen containing triangular or diamond-shaped configuration for optical devices
US8293551B2 (en) 2010-06-18 2012-10-23 Soraa, Inc. Gallium and nitrogen containing triangular or diamond-shaped configuration for optical devices
US8313964B2 (en) 2010-06-18 2012-11-20 Soraa, Inc. Singulation method and resulting device of thick gallium and nitrogen containing substrates
WO2012060600A2 (ko) * 2010-11-03 2012-05-10 Lee Hyeonggon 기판과 분할기구, 성장박막 및 성장, 분리, 가열방법, 에피웨이퍼, 발광다이오드
JP5557721B2 (ja) * 2010-12-10 2014-07-23 株式会社日立製作所 太陽電池の製造方法
US8686431B2 (en) 2011-08-22 2014-04-01 Soraa, Inc. Gallium and nitrogen containing trilateral configuration for optical devices
TWI484626B (zh) * 2012-02-21 2015-05-11 Formosa Epitaxy Inc 半導體發光元件及具有此半導體發光元件的發光裝置
CN102623309B (zh) * 2012-04-13 2015-03-11 中国电子科技集团公司第十三研究所 一种高压功率半导体器件的结终端制造方法及专用刀具
JP5656930B2 (ja) * 2012-07-05 2015-01-21 古河電気工業株式会社 窒化物系化合物半導体素子
JP2014075527A (ja) * 2012-10-05 2014-04-24 Nippon Telegr & Teleph Corp <Ntt> 半導体素子構造およびその作製法
US9978904B2 (en) 2012-10-16 2018-05-22 Soraa, Inc. Indium gallium nitride light emitting devices
JP5818853B2 (ja) * 2013-10-15 2015-11-18 株式会社トクヤマ ｎ型窒化アルミニウム単結晶基板を用いた縦型窒化物半導体デバイス
US9419189B1 (en) 2013-11-04 2016-08-16 Soraa, Inc. Small LED source with high brightness and high efficiency
US9698053B2 (en) 2013-11-25 2017-07-04 The Board Of Trustees Of The Leland Stanford Junior University Laser liftoff of epitaxial thin film structures
KR20160008382A (ko) 2014-07-14 2016-01-22 서울대학교산학협력단 반도체 적층 구조, 이를 이용한 질화물 반도체층 분리방법 및 장치
US9873170B2 (en) 2015-03-24 2018-01-23 Nichia Corporation Method of manufacturing light emitting element
KR20170129983A (ko) * 2016-05-17 2017-11-28 삼성전자주식회사 발광소자 패키지, 이를 이용한 디스플레이 장치 및 그 제조방법
CN110739289B (zh) * 2018-07-19 2021-05-04 欣兴电子股份有限公司 基板结构及其制造方法
JP7229729B2 (ja) * 2018-11-08 2023-02-28 株式会社ディスコ Ｆａｃｅｔ領域の検出方法および検出装置ならびにウエーハの生成方法およびレーザー加工装置
WO2021066042A1 (ja) * 2019-09-30 2021-04-08 京セラ株式会社 半導体素子の製造方法
EP4144896A4 (en) * 2020-04-28 2024-07-10 Kyocera Corp METHOD FOR MANUFACTURING A SEMICONDUCTOR ELEMENT
CN114267636B (zh) * 2021-06-02 2023-10-10 青岛昇瑞光电科技有限公司 功率芯片单元的制造方法、功率封装模块的制造方法及功率封装模块

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051590A (ja) * 2001-08-03 2003-02-21 Sony Corp 半導体素子の製造方法及び半導体素子
JP2003165799A (ja) * 2001-09-19 2003-06-10 Sumitomo Electric Ind Ltd 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法
JP2003183100A (ja) * 2001-10-09 2003-07-03 Sumitomo Electric Ind Ltd 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法
JP2003324069A (ja) * 2002-04-30 2003-11-14 Sumitomo Electric Ind Ltd 窒化ガリウム成長用基板及び窒化ガリウム成長用基板の製造方法並びに窒化ガリウム基板の製造方法
JP2004059363A (ja) * 2002-07-29 2004-02-26 Sumitomo Electric Ind Ltd 窒化物半導体結晶の製造方法
WO2004064212A1 (ja) * 2003-01-14 2004-07-29 Matsushita Electric Industrial Co. Ltd. 窒化物半導体素子及びその製造方法、並びに窒化物半導体基板の製造方法
JP2004335646A (ja) * 2003-05-06 2004-11-25 Sumitomo Electric Ind Ltd ＧａＮ基板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH111399A (ja) 1996-12-05 1999-01-06 Lg Electron Inc 窒化ガリウム半導体単結晶基板の製造方法並びにその基板を用いた窒化ガリウムダイオード
US6348096B1 (en) * 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
JP3438674B2 (ja) 1999-10-21 2003-08-18 松下電器産業株式会社 窒化物半導体素子の製造方法
JP3690340B2 (ja) * 2001-03-06 2005-08-31 ソニー株式会社 半導体発光素子及びその製造方法
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
JP4104305B2 (ja) * 2001-08-07 2008-06-18 三洋電機株式会社 窒化物系半導体チップおよび窒化物系半導体基板
JP4920152B2 (ja) 2001-10-12 2012-04-18 住友電気工業株式会社 構造基板の製造方法および半導体素子の製造方法
JP4290358B2 (ja) 2001-10-12 2009-07-01 住友電気工業株式会社 半導体発光素子の製造方法
JP4388720B2 (ja) 2001-10-12 2009-12-24 住友電気工業株式会社 半導体発光素子の製造方法
US6693426B1 (en) 2002-02-09 2004-02-17 Intematix Corporation Spatially resolved spin resonance detection
JP3910043B2 (ja) 2001-10-29 2007-04-25 シャープ株式会社 窒化物半導体レーザ素子、その製造方法および半導体光学装置
JP4131101B2 (ja) 2001-11-28 2008-08-13 日亜化学工業株式会社 窒化物半導体素子の製造方法
US6617261B2 (en) * 2001-12-18 2003-09-09 Xerox Corporation Structure and method for fabricating GaN substrates from trench patterned GaN layers on sapphire substrates
JP4284188B2 (ja) * 2001-12-20 2009-06-24 パナソニック株式会社 窒化物系半導体基板の製造方法および窒化物系半導体装置の製造方法
JP3926271B2 (ja) 2002-01-10 2007-06-06 シャープ株式会社 Ｉｉｉ族窒化物半導体レーザ素子及びその製造方法
JP3951743B2 (ja) 2002-02-28 2007-08-01 松下電器産業株式会社 半導体装置およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051590A (ja) * 2001-08-03 2003-02-21 Sony Corp 半導体素子の製造方法及び半導体素子
JP2003165799A (ja) * 2001-09-19 2003-06-10 Sumitomo Electric Ind Ltd 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法
JP2003183100A (ja) * 2001-10-09 2003-07-03 Sumitomo Electric Ind Ltd 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法
JP2003324069A (ja) * 2002-04-30 2003-11-14 Sumitomo Electric Ind Ltd 窒化ガリウム成長用基板及び窒化ガリウム成長用基板の製造方法並びに窒化ガリウム基板の製造方法
JP2004059363A (ja) * 2002-07-29 2004-02-26 Sumitomo Electric Ind Ltd 窒化物半導体結晶の製造方法
WO2004064212A1 (ja) * 2003-01-14 2004-07-29 Matsushita Electric Industrial Co. Ltd. 窒化物半導体素子及びその製造方法、並びに窒化物半導体基板の製造方法
JP2004335646A (ja) * 2003-05-06 2004-11-25 Sumitomo Electric Ind Ltd ＧａＮ基板

Also Published As

Publication number Publication date
US20090189253A1 (en) 2009-07-30
HK1102243A1 (en) 2007-11-09
KR20070025975A (ko) 2007-03-08
US7834423B2 (en) 2010-11-16
CN1929090A (zh) 2007-03-14
KR101200182B1 (ko) 2012-11-13
EP1760767A3 (en) 2011-08-17
CN100468627C (zh) 2009-03-11
US7528055B2 (en) 2009-05-05
EP1760767A2 (en) 2007-03-07
JP2007073569A (ja) 2007-03-22
US20070054476A1 (en) 2007-03-08

Similar Documents

Publication Publication Date Title
JP4656410B2 (ja) 窒化物半導体デバイスの製造方法
JP5024722B2 (ja) 窒化物半導体基板とその製造方法
KR101894691B1 (ko) 복합 기판의 형성 및 복합 기판 상 ⅲ-ⅴ족 발광 장치 성장 방법
JP3491538B2 (ja) 窒化物半導体の成長方法及び窒化物半導体素子
DE102014223196A1 (de) Verfahren zur Herstellung von Gallium und Stickstoff tragenden Laser-Bauelementen mit verbesserter Verwendung von Substratmaterial
JP2001085736A (ja) 窒化物半導体チップの製造方法
JP2009081428A (ja) 半導体発光素子およびその製造方法
JP4204163B2 (ja) 半導体基板の製造方法
JP3804485B2 (ja) 半導体レーザー素子の製造方法
JP5146702B2 (ja) 窒化物半導体デバイス
US9029174B2 (en) Method for manufacturing semiconductor device
JPH08250802A (ja) 半導体レーザ及びその製造方法
US20230170220A1 (en) Manufacturing method of semiconductor element
EP2449604B1 (en) Controlling pit formation in a iii-nitride device
JP2006165070A (ja) 窒化物半導体結晶の製造方法
JP2002009003A (ja) 半導体基板およびその作製方法および発光素子
JP2009238834A (ja) 窒化物系半導体層を有する支持基板およびその形成方法
JP4224952B2 (ja) 窒化物半導体発光素子及びその製造方法
JPH1197803A (ja) 半導体発光装置
JP4141076B2 (ja) Ｉｉｉ族窒化物半導体基板の製造方法
JP2002289541A (ja) ＧａＮ系半導体結晶の形成方法及びその結晶を用いたＧａＮ系半導体素子の製造方法
JP4869179B2 (ja) 半導体基板およびその製造方法
KR101263205B1 (ko) 반도체 소자용 박막 접합 기판 제조방법
JP2001189531A (ja) 半導体基板および半導体発光素子およびその作製方法
JP5416754B2 (ja) 半導体基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080321

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100922

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101215

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees