KR101263205B1 - 반도체 소자용 박막 접합 기판 제조방법 - Google Patents

반도체 소자용 박막 접합 기판 제조방법 Download PDF

Info

Publication number
KR101263205B1
KR101263205B1 KR1020110087949A KR20110087949A KR101263205B1 KR 101263205 B1 KR101263205 B1 KR 101263205B1 KR 1020110087949 A KR1020110087949 A KR 1020110087949A KR 20110087949 A KR20110087949 A KR 20110087949A KR 101263205 B1 KR101263205 B1 KR 101263205B1
Authority
KR
South Korea
Prior art keywords
thin film
layer
substrate
epitaxial growth
sacrificial layer
Prior art date
Application number
KR1020110087949A
Other languages
English (en)
Other versions
KR20130024477A (ko
Inventor
김민주
김동현
이보현
서중원
장봉희
박승용
유율리아
김미경
김동운
Original Assignee
삼성코닝정밀소재 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성코닝정밀소재 주식회사 filed Critical 삼성코닝정밀소재 주식회사
Priority to KR1020110087949A priority Critical patent/KR101263205B1/ko
Publication of KR20130024477A publication Critical patent/KR20130024477A/ko
Application granted granted Critical
Publication of KR101263205B1 publication Critical patent/KR101263205B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Lasers (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 반도체 소자용 박막 접합 기판 제조방법에 관한 것으로서 더욱 상세하게는 다양한 두께의 박막을 얻을 수 있고, 공정을 간소화할 수 있으며, 궁극적으로는 박막의 에피 재성장 공정 없이, 박막의 전이 만으로 반도체 소자를 제조할 수 있는 반도체 소자용 박막 접합 기판 제조방법에 관한 것이다.
이를 위해, 본 발명은 희생층으로 구분되는 복수개의 결정질 박막을 일 방향을 따라 샌드위치 구조의 에피 성장층으로 성장시키는 에피 성장단계; 상기 에피 성장층에 이종 기판을 접합시키는 기판 접합단계; 및 상기 이종 기판과 가장 가까운 상기 희생층을 경계로 레이저 또는 화학적 리프트 오프 방식으로 상기 결정질 박막을 상기 에피 성장층으로부터 분리시키는 박막 분리단계를 포함하는 것을 특징으로 하는 반도체 소자용 박막 접합 기판 제조방법을 제공한다.

Description

반도체 소자용 박막 접합 기판 제조방법{METHOD OF FABRICATING SUBSTRATE HAVING THIN FILM OF JOINED FOR SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자용 박막 접합 기판 제조방법에 관한 것으로서 더욱 상세하게는 다양한 두께의 박막을 얻을 수 있고, 공정을 간소화할 수 있으며, 궁극적으로는 박막의 에피 재성장 공정 없이, 박막의 전이 만으로 반도체 소자를 제조할 수 있는 반도체 소자용 박막 접합 기판 제조방법에 관한 것이다.
레이저 다이오드나 발광다이오드 등과 같은 반도체 소자의 성능 및 수명은 해당 소자를 구성하는 여러 요소들에 의해 결정되는데, 특히, 소자들이 적층되는 베이스 기판에 의해 많은 영향을 받는다. 이에 따라, 양질의 반도체 기판 제조를 위한 여러 방법이 제시되고 있다. 그리고 Ⅲ-Ⅴ족 화합물 반도체 기판에 대한 관심이 높아지고 있다.
여기서, 대표적인 Ⅲ-Ⅴ족 화합물 반도체 기판으로 GaN 기판을 들 수 있는데, GaN 기판은 GaAs 기판, InP 기판 등과 함께, 반도체 소자에 적합하게 이용되고 있지만, GaAs 기판 및 InP 기판에 비해 제조 비용이 매우 비싸다. 이에 따라, GaN 기판이 이용되고 있는 반도체 소자의 제조 비용이 매우 비싸지는데, 이는, GaN 기판과, GaAs 기판 및 InP 기판의 제조 방법의 차이에 유래한다.
즉, GaAs 기판 및 InP 기판에 대해서는, 브릿지만법, 초크랄스키법 등의 액상법에 의해 결정 성장을 행하기 때문에 결정 성장 속도가 빠르고, 예컨대 100 시간 정도의 결정 성장 시간으로 두께 200㎜ 이상의 큰 GaAs 결정질 벌크 및 InP 결정질 벌크를 용이하게 얻을 수 있기 때문에, 이러한 두께의 큰 결정질 벌크로부터 각각 두께 200㎛ 내지 400㎛ 정도의 GaAs 및 InP 기판을 대량으로, 예컨대, 100개 이상 절취할 수 있다.
이에 반해, GaN 기판에 대해서는 HVPE(hydride vapor phase epitaxy)법, MOCVD(metal organic chemical vapor deposition)법 등의 기상법에 의해 결정 성장을 행하기 때문에 결정 성장 속도가 느리고, 예컨대, 100 시간 정도의 결정 성장 시간 동안 두께 10㎜ 정도의 GaN 결정질 벌크 밖에 얻을 수 없다. 이러한 두께의 결정으로부터는 두께 200㎛ 내지 400㎛ 정도의 GaN 기판을 소량, 예컨대, 10개 정도밖에 절취할 수 없다.
그러나 GaN 기판의 절취 개수를 증가시키기 위해, GaN 결정질 벌크로부터 절취하는 GaN막의 두께를 얇게 하면, 기계적 강도가 저하되어, 자립 기판이 될 수 없다. 따라서, GaN 결정질 벌크로부터 절취되는 GaN 박막의 강도를 보강하는 방법이 요구되었다.
종래의 GaN 박막의 보강 방법에는 GaN과는 화학 조성이 다른 이종 기판에 GaN 박막을 접합한 기판(이하, 접합 기판이라고 함)을 제조하는 방법이 있다. 그러나 종래의 접합 기판의 제조 방법으로 제조한 접합 기판은 GaN 박막 상에 반도체층을 적층시키는 공정 중 GaN 박막이 이종 기판으로부터 쉽게 박리되는 문제가 있었다.
이를 해결하기 위해, 이온 주입을 통한 박막 분리 방법이 제안되었다. 이 방법은 이종 기판과 접합될 GaN 결정질 벌크의 일면에 수소, 헬륨 또는 질소 이온을 조사를 통해 주입시켜 이온 주입층 즉, 손상층을 형성하고, 손상층이 형성된 GaN 결정질 벌크를 이종 기판에 직접 접합 및 열처리 후 손상층 상의 GaN 결정질 벌크를 분리시켜 GaN 박막 접합 기판을 제조하였다.
하지만, 이와 같은 종래의 방법은 GaN 결정질 벌크에 손상층을 형성하기 위해 그 일면에 단위 면적당 일정한 양의 이온을 주입하였는데, 이러한 방식의 이온 주입은 GaN 결정질 벌크 내부의 결정 손상을 유발시켜, 결국, 휨 현상과 같은 외형 변형을 초래하게 된다.
본 발명의 배경이 되는 기술은 대한민국 등록특허공보 제10-0940748호(2010.01.29.)에 개시되어 있다.
본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 다양한 두께의 박막을 얻을 수 있고, 공정을 간소화할 수 있으며, 궁극적으로는 박막의 에피 재성장 공정 없이, 박막의 전이 만으로 반도체 소자를 제조할 수 있는 반도체 소자용 박막 접합 기판 제조방법을 제공하는 것이다.
이를 위해, 본 발명은 희생층으로 구분되는 복수개의 결정질 박막을 일 방향을 따라 샌드위치 구조의 에피 성장층으로 성장시키는 에피 성장단계; 상기 에피 성장층에 이종 기판을 접합시키는 기판 접합단계; 및 상기 이종 기판과 가장 가까운 상기 희생층을 경계로 레이저 또는 화학적 리프트 오프 방식으로 상기 결정질 박막을 상기 에피 성장층으로부터 분리시키는 박막 분리단계를 포함하는 것을 특징으로 하는 반도체 소자용 박막 접합 기판 제조방법을 제공한다.
여기서, 상기 에피 성장단계에서는 상기 희생층과 상기 결정질 박막 사이에 레이저 충격 흡수층 및 스트레스 완충층을 형성시킬 수 있다.
그리고 상기 에피 성장단계에서는 상기 희생층과 상기 결정질 박막 사이에 에칭 저지층 및 스트레스 완충충을 형성시킬 수 있다.
이때, 상기 에피 성장단계에서는 상기 결정질 박막을 n-클래드층, MQW(multi-quantum well) 및 p-클래드층의 적층구조로 성장시킬 수 있다.
게다가, 상기 n-클래드층 및 상기 p-클래드층은 GaN계 Ⅲ-Ⅴ족 질화물 반도체 물질로 형성될 수 있다.
또한, 상기 박막 분리단계에서는 상기 희생층에 레이저를 조사하여 상기 희생층을 용융 또는 기화시킨 후 상기 결정질 박막을 상기 에피 성장층으로부터 분리시킬 수 있다.
더불어, 상기 이종 기판, 상기 결정질 박막과 상기 이종 기판 간의 접합에 사용되는 접합 물질, 상기 결정질 박막, 레이저 소스 및 상기 희생층 순으로 에너지 밴드 갭이 점차 작아질 수 있다.
그리고 상기 이종 기판의 배면에서 상기 레이저를 상기 희생층으로 조사할 수 있다.
또한, 상기 희생층의 측면에서 상기 레이저를 상기 희생층으로 조사할 수 있다.
아울러, 상기 박막 분리단계에서는 화학적 에칭을 통해 상기 희생층을 제거하여 상기 결정질 박막을 상기 에피 성장층으로부터 분리시킬 수 있다.
이때, 상기 에칭 전 상기 에피 성장층과 상기 이종 기판을 에칭액으로부터 보호하기 위해 상기 에피 성장층과 상기 이종 기판에 대한 마스킹(masking) 공정을 진행할 수 있다.
게다가, 상기 결정질 박막의 일면에 상기 희생층을 성장시키되, 상기 희생층은 소정의 패턴을 가질 수 있다.
이때, 상기 박막 분리단계에서는 레이저 또는 화학적 리프트 오프 방식으로 상기 이종 기판과 가장 가까운 상기 희생층을 제거한 다음, 제거한 상기 희생층을 경계로 상기 결정질 박막을 상기 에피 성장층으로부터 물리적으로 분리시킬 수 있다.
본 발명에 따르면, 결정질 박막 성장 시 결정질 박막과 희생층을 번갈아 성장 즉, 샌드위치 구조의 에피 성장층으로 성장시킴으로써, 개별 결정질 박막의 성장 높이를 자유자재로 조절하여 다양한 두께의 결정질 박막을 얻을 수 있을 뿐만 아니라 결정질 박막의 두께 재현성이 탁월하여 양산 적용이 용이한 효과가 있다.
또한, 본 발명에 따르면, 종래의 이온 주입 공정을 사용하지 않음으로써, 공정을 간소화할 수 있고, 종래 이온 주입 시 발생되던 결정질 박막의 변형을 방지할 수 있다.
또한, 본 발명에 따르면, 이종 기판과의 접합 후 결정질 박막과 에피 성장층 간의 분리를 위한 열처리 공정이 필요치 않음에 따라, 결정질 박막과 이종 기판 간의 열팽창 계수(coefficient of thermal expansion; CTE) 차이로 인해 발생되는 박막 접합 기판의 휨이나 크랙 발생 가능성을 감소시킬 수 있다.
또한, 본 발명에 따르면, 결정질 박막을 다층 박막 구조로 설계함으로써, 에피 성장, 본딩 공정 등에서 발생하는 열적, 기계적 스트레스를 감소시킬 수 있다.
또한, 본 발명에 따르면, 결정질 박막 성장 시 샌드위치 구조로 MQW 및 전도층을 성장시킴으로써, 에피 성장층을 이루는 결정질 박막의 재성장 공정 없이 결정질 박막 전이 공정 만으로도 발광 다이오드와 같은 반도체 소자를 제조할 수 있다.
즉, 본 발명에 따르면, 종래보다 반도체 소자 제조 공정을 획기적으로 감소시킬 수 있고, 이에 따라, 현재의 에피 성장층을 이루는 구조에서 적용 가능한 다양한 기능의 다층 구조로 응용할 수 있다.
도 1은 본 발명의 실시 예에 따른 반도체 소자용 박막 접합 기판 제조방법을 공정 순으로 나타낸 공정 순서도.
도 2 내지 도 4는 본 발명의 실시 예에 따른 반도체 소자용 박막 접합 기판 제조방법을 개략적으로 나타낸 공정 모식도.
도 5 내지 도 7은 본 발명의 일 실시 예에 따른 반도체 소자용 박막 접합 기판 제조방법을 공정 순으로 나타낸 공정 모식도.
도 8은 본 발명의 일 실시 예에 따른 에피 성장층의 적층 구조를 나타낸 단면도.
도 9 및 도 10은 본 발명의 다른 실시 예에 따른 반도체 소자용 박막 접합 기판 제조방법을 공정 순으로 나타낸 공정 모식도.
도 11은 본 발명의 다른 실시 예에 따른 에피 성장층의 적층 구조를 나타낸 단면도.
도 12 내지 도 15는 본 발명의 또 다른 실시 예에 따른 반도체 소자용 박막 접합 기판 제조방법을 공정 순으로 나타낸 공정 모식도.
도 16은 본 발명의 실시 예에 따른 발광 다이오드용으로 적용되는 에피 성장층의 적층 구조를 나타낸 단면도.
이하에서는 첨부된 도면들을 참조하여 본 발명의 실시 예에 따른 반도체 소자용 박막 접합 기판 제조방법에 대해 상세히 설명한다.
아울러, 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.
먼저, 도 1 내지 도 4에 도시한 바와 같이, 본 발명의 실시 예에 따른 반도체 소자용 박막 접합 기판 제조방법은, 결정질 박막(110)의 강도 보강을 위해 이와는 화학 조성이 다른 이종 기판(150)을 접합하여 반도체 소자용 박막 접합 기판을 제조하기 위한 방법으로, 에피 성장단계(S1), 기판 접합단계(S2) 및 박막 분리단계(S3)를 포함한다.
먼저, 에피 성장단계(S1)는 희생층(120)으로 구분되는 복수개의 결정질 박막(110)을 일 방향을 따라 샌드위치 구조의 에피 성장층(100)으로 성장시키는 단계이다. 에피 성장단계(S1)에서는 최초, 성장될 결정질 박막(110)과 격자 정합성이 높은 물질로 이루어진 하지 기판에 HVPE법, HDC법 등의 방법을 통해 결정질 박막(110)을 성장시킨다. 그리고 하나의 결정질 박막(110)을 소정의 두께로 성장시킨 후 그 상면에 희생층(120)을 형성하고, 형성된 희생층(120) 상면에 다시 결정질 박막(110)을 성장시키는데, 이러한 공정은 목표로 하는 결정질 박막(110)의 개수를 충족시킬 때까지 반복 진행되며, 이를 통해, 샌드위치 구조의 에피 성장층(100)이 만들어진다. 이때, 에피 성장층(100)을 성장시킨 하지 기판은 에피 성장이 완료된 다음 연삭 등의 방법을 통해 에피 성장층(100)으로부터 제거된다. 이와 같이, 에피 성장층(100)을 샌드위치 구조로 성장시키면, 개별 결정질 박막(110)의 성장 높이를 자유자재로 조절하여 다양한 두께의 결정질 박막(110)을 얻을 수 있다. 그리고 이 경우 결정질 박막(110)의 두께 재현성이 탁월하여 양산 적용이 용이할 수 있다. 또한, 샌드위치 구조의 에피 성장층(100) 즉, 복수개의 결정질 박막(110)으로 이루어진 다층 박막 구조로 에피 성장층(100)을 설계하여 성장시키면, 종래의 벌크 형태의 에피 성장 및 이의 본딩 공정 등에서 발생하는 열적, 기계적 스트레스를 감소시킬 수 있다.
여기서, 에피 성장단계에서는 후속공정으로 진행되는 박막 분리 방식에 따라, 희생층(120)과 결정질 박막(110) 사이에 레이저 충격 흡수층(121) 및 스트레스 완충층(122)을 형성시키거나 희생층(120)과 결정질 박막(110) 사이에 에칭 저지층(221) 및 스트레스 완충층(122)을 형성시킬 수 있는데, 이에 대해서는 하기에서 보다 상세히 설명하기로 한다.
또한, 에피 성장단계(S1)에서는 후속공정으로 진행되는 이종 기판(150)과의 접합을 위해 결정질 박막(110)의 표면을 연마하여 경면으로 형성할 수 있다. 여기서, 결정질 박막(110)으로는 GaN계 Ⅲ-Ⅴ족 질화물 반도체 물질이 사용될 수 있는데, 예컨대, GaN, GaAs, AlGaN, InP, AiN 및 Si로 이루어진 후보 물질 중 선택된 어느 하나의 물질을 사용할 수 있다. 결정질 박막(110)으로 GaN을 사용할 경우 이와 격자 정합성이 높은 GaAs 기판, 사파이어 기판, SiC 기판 등을 하지 기판으로 사용할 수 있다. 그리고 결정질 박막(110)으로 GaN을 사용할 경우 이종 기판(150)과의 접합을 위해 연마하는 면은 결정질 박막(110)의 N 표면(질소 원자 표면)이 되고, 이 N 표면이 이종 기판(150)과 접합되는 접합면이 된다. 이때, 결정질 박막(110)의 반대면에는 Ga 표면(갈륨 원자 표면)이 나타난다.
한편, 에피 성장단계(S1)를 통해 에피 성장층(100)을 성장시킨 후 기판 접합단계(S2)를 진행하기 전에 결정질 박막(110)과 이종 기판(150)과의 접합 강도를 높이기 위해, 결정질 박막(110)의 N 표면 즉, 접합면에 대한 연마를 통해 최대 표면 거칠기(Rmax)를 제어함과 더불어 접합면에 대한 연마 후 에칭 공정을 진행하여 접합면의 평균 표면 거칠기(Ra)를 제어해 줄 수 있다. 이때, 접합면에 대한 최대 표면 거칠기(Rmax)는 10㎛ 이하로, 평균 표면 거칠기(Ra)는 1㎚ 이하로 제어하는 것이 바람직하다.
다음으로, 기판 접합단계(S2)는 에피 성장층(100)에 이종 기판(150)을 접합시키는 단계이다. 즉, 기판 접합단계(S2)에서는 접합 물질(130)을 사용하여 에피 성장층(100)과 이종 기판(150)을 서로 접합시킨다. 이때, 후속으로 진행되는 분리 공정의 한 방식으로 사용할 수 있는 레이저의 통과를 용이하게 하기 위해, 에피 성장층(100)을 이루는 결정질 박막(110)보다는 크고, 이종 기판(150)보다는 작은 에너지 밴드 갭(energy band gap)을 갖는 접합 물질(130)을 사용하는 것이 바람직하다.
다음으로, 박막 분리단계(S3)는 이종 기판(150)과 가장 가까운 상기 희생층(120)을 경계로 레이저 또는 화학적 리프트 오프 방식으로 결정질 박막(110)을 에피 성장층(100)으로부터 분리시키는 단계이다. 즉, 본 발명의 실시 예에서는 종래의 이온 주입 공정 대신 복수개의 결정질 박막(110)을 구분하는 희생층(120) 제거를 통해 복수개의 결정질 박막(110)을 분리시킴에 따라, 종래보다 공정을 간소화할 수 있고, 종래 이온 주입 시 발생되던 결정질 벌크나 박막의 변형을 방지할 수 있다. 그리고 본 발명의 실시 예에서는 결정질 박막(110) 분리 시 열처리 공정이 생략되므로, 결정질 박막(110)과 이종 기판(150) 간의 열팽창 계수(coefficient of thermal expansion; CTE) 차이로 인해 발생되는 박막 접합 기판의 휨이나 크랙(crack) 발생 가능성을 감소시킬 수 있다.
본 발명의 실시 예에서는 박막 분리단계(S3)에 선택적으로 적용되는 분리 방식에 따라 다양한 기능성 층을 구비할 수 있다. 즉, 박막 분리단계(S3)에서 레이저 리프트 오프(laser lift off) 방식을 사용하는 경우, 결정질 박막(110)의 손상을 방지하기 위해, 희생층(120)과 결정질 박막(110) 사이에 레이저 충격 흡수층(121) 및 스트레스 완충층(122)을 적층 형성시킬 수 있다. 또한, 박막 분리단계(S3)에서 화학적 리프트 오프(chemical lift off) 방식을 사용하는 경우, 희생층(120)과 결정질 박막(110) 사이에 에칭 저지층(221) 및 스트레스 완충층(122)을 적층 형성시킬 수 있는데, 이에 대해서는 하기의 실시 예를 통해 보다 상세히 설명하기로 한다.
도 5 내지 도 7은 본 발명의 일 실시 예에 따른 반도체 소자용 박막 접합 기판 제조방법을 공정 순으로 나타낸 공정 모식도이다. 본 발명의 일 실시 예는 레이저 리프트 오프 방식을 통해 결정질 박막(110)을 에피 성장층(100)으로부터 분리시켜, 결정질 박막(110)과 이종 기판(150)의 접합으로 이루어진 반도체 소자용 박막 접합 기판을 제조한다.
먼저, 도 5에 도시한 바와 같이, 박막 분리단계(S3)에서는 이종 기판(150)의 배면에서 레이저를 희생층(120)으로 조사하여 희생층(120)을 용융시키거나 시화시킬 수 있다. 이와 같이, 희생층(120)이 레이저에 의해 용융 또는 기화되면, 도 7에 도시한 바와 같이, 에피 성장층(100)의 하층을 이루고 이종 기판(150)과 접합된 결정질 박막(110)이 에피 성장층(100)으로부터 분리되어, 결정질 박막(110)과 이종 기판(150)의 접합으로 이루어진 박막 접합 기판을 형성하게 된다. 이 경우, 단 한번의 레이저 샷으로 결정질 박막(110)과 에피 성장층(100)의 분리가 가능하므로, 분리되는 결정질 박막(110) 및 에피 성장층(100)의 손상을 최소화시킬 수 있다.
여기서, 도 5에 도시한 바와 같이, 레이저를 이종 기판(150)의 배면에서 조사함에 따라, 레이저의 통과를 용이하게 하기 위해, 이종 기판(150), 결정질 박막(110)과 이종 기판(150) 접합에 사용되는 접합 물질(130), 결정질 박막(110), 레이저 소스 및 희생층(120) 순으로 에너지 밴드 갭이 점차 작아지도록 제어하는 것이 바람직하다. 하지만, 앞서 설명한 바와 같이, 접합 물질(130)이 매우 얇은 층을 이룰 경우에는 에너지 밴드 갭의 크기와 상관없이 레이저의 통과가 용이해질 수 있다.
아울러, 도 6에 도시한 바와 같이, 박막 분리단계(S3)에서는 이종 기판(150)의 측면에서 레이저를 희생층(120)으로 조사하여 희생층(120)을 용융시키거나 기화시킬 수 있다. 이와 같이, 희생층(120)이 조사되는 레이저에 의해 용융 또는 기화되면, 도 7에 도시한 바와 같이, 에피 성장층(100)의 하층을 이루고 이종 기판(150)과 접합된 결정질 박막(110)이 에피 성장층(100)으로부터 분리되어, 결정질 박막(110)과 이종 기판(150)의 접합으로 이루어진 박막 접합 기판을 형성하게 된다.
즉, 도 5 및 도 6에 도시한 바와 같이, 레이저 리프트 오프 방식에서는 공정 환경이나 조건에 따라 희생층(120)을 타겟으로 하는 다양한 방향에서 레이저를 조사하여 이를 용융 또는 기화시킬 수 있다.
여기서, 레이저 리프트 오프 방식을 통해 희생층(120)에 레이저를 조사하는 경우 분리 대상이 아닌 에피 성장층(100)의 다른 결정질 박막(110)까지 레이저에 의해 손상될 수 있다. 따라서, 도 8에 도시한 바와 같이, 박막 분리단계(S3)에서 레이저 리프트 오프 방식을 적용하는 경우 에피 성장단계(S1)에서는 희생층(120)을 기준으로, 그 상면에 레이저 충격 흡수층(121) 및 스트레스 완충층(122)을 차례로 적층시켜 레이저로 인한 에피 성장층(100)의 손상을 최소화시킬 수 있다. 즉, 결정질 박막(110) 성장 시 결정질 박막(110)/희생층(120)/레이저 충격 흡수층(121)/스트레스 완충층(122)을 일 방향 즉, 성장 방향을 따라 순차 반복적으로 성장 혹은 형성시킬 수 있다.
도 9 및 도 10은 본 발명의 다른 실시 예에 따른 반도체 소자용 박막 접합 기판 제조방법을 공정 순으로 나타낸 공정 모식도이다. 본 발명의 다른 실시 예는 화학적 리프트 오프 방식을 통해 결정질 박막(110)을 에피 성장층(200)으로부터 분리시켜, 분리된 결정질 박막(110)과 이종 기판(150)의 접합으로 이루어진 반도체 소자용 박막 접합 기판을 제조한다.
도 9에 도시한 바와 같이, 박막 분리단계(S3)에서는 서로 접합되어 있는 이종 기판(150)과 에피 성장층(200) 중 분리의 경계가 되는 희생층(120)을 에칭액(E)을 사용하여 제거한다. 이와 같이, 희생층(120)을 에칭액(E)에 침지시켜 에칭하면, 도 10에 도시한 바와 같이, 에피 성장층(200)의 하층을 이루고 이종 기판(150)과 접합된 결정질 박막(110)이 에피 성장층(200)으로부터 분리되어, 결정질 박막(110)과 이종 기판(150)의 접합으로 이루어진 박막 접합 기판을 형성하게 된다. 이와 같이, 에칭을 통해 희생층(120)을 제거하면, 분리면에 대한 연마 등의 후공정 없이도 깔끔한 단면을 얻을 수 있어, 박막 분리단계(S3)에서 진행되는 공정을 획기적으로 단축시킬 수 있다. 여기서, 희생층(120)에 대한 에칭을 진행하는 경우, 에칭액(E)에 의해 주변 에피 성장층(200)이나 이종 기판(150)이 손상될 수 있다. 따라서, 희생층(120)에 대한 에칭을 진행하기 전에 에피 성장층(200)과 이종 기판(150)을 에칭액(E)으로부터 보호하기 위해 에피 성장층(200)과 이종 기판(150)에 대한 마스킹(masking) 공정을 진행하는 것이 바람직하다.
이와 더불어, 에칭액(E)에 의해 제거되는 희생층(120)의 상면과 하면에 맞닿아 있는 결정질 박막(110)들의 표면이 에칭액(E)에 의해 손상되는 것을 방지할 필요가 있다. 따라서, 도 11에 도시한 바와 같이, 박막 분리단계(S3)에서 화학적 리프트 오프 방식을 적용하는 경우 에피 성장단계(S1)에서는 희생층(120)을 기준으로, 그 상면에 에칭 저지층(221) 및 스트레스 완충층(122)을 차례로 적층시켜 에칭액(E)으로 인한 결정질 박막(110)의 표면 손상을 최소화시킬 수 있다. 즉, 결정질 박막(110) 성장 시 결정질 박막(110)/희생층(120)/에칭 저지층(221)/스트레스 완충층(122)을 일 방향 즉, 성장 방향을 따라 순차 반복적으로 성장 혹은 형성시킬 수 있다.
한편, 도 12 내지 도 15는 본 발명의 또 다른 실시 예에 따른 반도체 소자용 박막 접합 기판 제조방법을 공정 순으로 나타낸 공정 모식도이다. 본 발명의 또 다른 실시 예는 본 발명의 일 실시 예에 따른 레이저 리프트 오프 방식 또는 본 발명의 다른 실시 예에 따른 화학적 리프트 오프 방식을 진행한 후 물리적으로 결정질 박막(110)을 에피 성장층(300)으로부터 분리시켜, 결정질 박막(110)과 이종 기판(150)의 접합으로 이루어진 반도체 소자용 박막 접합 기판을 제조한다.
박막 분리단계(S3)에서의 물리적인 분리 방식은 결정질 박막(110) 사이에 희생층(320)이 부분적으로 형성된 경우 적용할 수 있다.
이를 위해, 먼저, 도 12에 도시한 바와 같이, 에피 성장단계(S1)에서는 결정질 박막(110)의 일면에 소정의 패턴을 갖는 희생층(320)을 성장시킨다. 이때, 마스크 공정을 통해 소정의 패턴을 갖는 희생층(320)을 성장시킬 수 있다. 그리고 얇은 두께 성장으로 인한 불균일 성장을 통해 소정의 패턴을 갖는 희생층(320)을 성장시킬 수도 있는데, 여기서, 얇은 두께 성장은 핵 성장이 결정질 박막(110)의 표면 전체를 덮지 않을 정도의 두께를 의미한다. 아울러, 에피 성장층(300)으로부터 결정질 박막(110)을 물리적으로 분리시키기 전 레이저 리프트 오프 또는 화학적 리프트 오프 방식으로, 분리의 경계가 되는 희생층(320)을 제거하므로, 이에 따른 에피 성장층(300)의 손상을 방지하기 위해, 희생층(320)에 레이저 충격 흡수층(121)과 스트레스 완충층(122)을 적층 형성하거나 에칭 저지층(221)과 스프레스 완충층(122)을 적층 형성할 수 있다.
그 다음, 도 13에 도시한 바와 같이, 에피 성장층(300)과 이종 기판(150)을 접합 물질(130)을 매개로 서로 접합시킨다.
그 다음, 도 14에 도시한 바와 같이, 레이저 리프트 오프 방식 또는 화학적 리프트 오프 방식을 통해, 분리의 경계가 되는 희생층(320)을 제거한다. 여기서, 레이저 리프트 오프 방식을 적용하는 경우 희생층(320) 제거 시 증기압에 의해 결정질 박막(110)의 분리가 발생될 수도 있다.
이와 같이, 소정 패턴을 갖는 희생층(320)을 제거하면, 부분적으로 형성되어 있던 희생층(320) 제거로 인해, 경계 부분의 결합력이 약화된다. 이때, 이 경계 부분에 물리적인 힘을 가하면, 도 15에 도시한 바와 같이, 에피 성장층(300)의 하층을 이루고 이종 기판(150)과 접합된 결정질 박막(110)이 에피 성장층(300)으로부터 분리되어, 결정질 박막(110)과 이종 기판(150)의 접합으로 이루어진 박막 접합 기판을 형성하게 된다.
한편, 도 16은 본 발명의 실시 예에 따른 발광 다이오드용으로 적용되는 에피 성장층의 적층 구조를 나타낸 단면도이다. 즉, GaN계 Ⅲ-Ⅴ족 질화물 반도체 물질로 이루어지는 n-클래드층(111), 활성층으로 작용하는 MQW(multi quantum well)(112) 및 GaN계 Ⅲ-Ⅴ족 질화물 반도체 물질로 이루어지는 p-클래드층(113)을 차례로 성장시키고, 이 순서로 순차 반복적으로 성장시켜 샌드위치 구조를 이루는 에피 성장층을 성장시킬 수 있다. 여기서, MQW(112)는 예컨대, InGaN 우물 층 상에 InGaN 양자 도트를 혼합함으로써 성장시킬 수 있고, MQW(112)를 형성시킨 후에 InGaN 양자 도트의 외부 확산을 방지하기 위해 AlN층을 형성하여 MQW(112)를 캐핑(capping)시킬 수 있다. 그리고 도시하진 않았지만, p-클래드층(113) 상에 투명전극과 같은 전도층을 형성할 수 있다. 이와 같이, 샌드위치 구조의 에피 성장층을 성장시킨 다음 이종 기판(150)과의 접합 후 희생층(120)을 경계로 분리시키면, n-클래드층(111)/MQW(112)/p-클래드층(113)의 적층으로 이루어지는 수직형 발광 다이오드 소자(LED)로 형성된다. 즉, 본 발명의 실시 예에서는 n-클래드층(111)/MQW(112)/p-클래드층(113)의 단순 전이를 통해, 간단하게 수직형 발광 다이오드 소자를 제조할 수 있다. 그리고 이와 같은 방식으로 다양한 기능성 층을 형성하여 다양한 반도체 소자의 제조에 응용할 수 있음은 물론이다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100, 200, 300: 에피 성장층 110: 결정질 박막
111: n-클래드층 112: MQW
113: p-클래드층 120, 320: 희생층
121: 레이저 충격 흡수층 122: 스트레스 완충층
130: 접합 물질 150: 이종 기판
221: 에칭 저지층
E: 에칭액

Claims (13)

  1. 희생층으로 구분되는 복수개의 결정질 박막을 일 방향을 따라 샌드위치 구조의 에피 성장층으로 성장시키는 에피 성장단계;
    상기 에피 성장층에 이종 기판을 접합시키는 기판 접합단계; 및
    상기 이종 기판과 가장 가까운 상기 희생층을 경계로 레이저 또는 화학적 리프트 오프 방식으로 상기 결정질 박막을 상기 에피 성장층으로부터 분리시키는 박막 분리단계;
    를 포함하는 것을 특징으로 하는 반도체 소자용 박막 접합 기판 제조방법.
  2. 제1항에 있어서,
    상기 에피 성장단계에서는 상기 희생층과 상기 결정질 박막 사이에 레이저 충격 흡수층 및 스트레스 완충층을 형성시키는 것을 특징으로 하는 반도체 소자용 박막 접합 기판 제조방법.
  3. 제1항에 있어서,
    상기 에피 성장단계에서는 상기 희생층과 상기 결정질 박막 사이에 에칭 저지층 및 스트레스 완충층을 형성시키는 것을 특징으로 하는 반도체 소자용 박막 접합 기판 제조방법.
  4. 제2항 또는 제3항에 있어서,
    상기 에피 성장단계에서는 상기 결정질 박막을 n-클래드층, MQW(multi-quantum well) 및 p-클래드층의 적층구조로 성장시키는 것을 특징으로 하는 반도체 소자용 박막 접합 기판 제조방법.
  5. 제4항에 있어서,
    상기 n-클래드층 및 상기 p-클래드층은 GaN계 Ⅲ-Ⅴ족 질화물 반도체 물질로 이루어지는 것을 특징으로 하는 반도체 소자용 박막 접합 기판 제조방법.
  6. 제4항에 있어서,
    상기 박막 분리단계에서는 상기 희생층에 레이저를 조사하여 상기 희생층을 용융 또는 기화시킨 후 상기 결정질 박막을 상기 에피 성장층으로부터 분리시키는 것을 특징으로 하는 반도체 소자용 박막 접합 기판 제조방법.
  7. 제6항에 있어서,
    상기 이종 기판, 상기 결정질 박막과 상기 이종 기판 간의 접합에 사용되는 접합 물질, 상기 결정질 박막, 레이저 소스 및 상기 희생층 순으로 에너지 밴드 갭이 점차 작아지는 것을 특징으로 하는 반도체 소자용 박막 접합 기판 제조방법.
  8. 제6항에 있어서,
    상기 이종 기판의 배면에서 상기 레이저를 상기 희생층으로 조사하는 것을 특징으로 하는 반도체 소자용 박막 접합 기판 제조방법.
  9. 제6항에 있어서,
    상기 희생층의 측면에서 상기 레이저를 상기 희생층으로 조사하는 것을 특징으로 하는 반도체 소자용 박막 접합 기판 제조방법.
  10. 제4항에 있어서,
    상기 박막 분리단계에서는 화학적 에칭을 통해 상기 희생층을 제거하여 상기 결정질 박막을 상기 에피 성장층으로부터 분리시키는 것을 특징으로 하는 반도체 소자용 박막 접합 기판 제조방법.
  11. 제10항에 있어서,
    상기 에칭 전 상기 에피 성장층과 상기 이종 기판을 에칭액으로부터 보호하기 위해 상기 에피 성장층과 상기 이종 기판에 대한 마스킹(masking) 공정을 진행하는 것을 특징으로 하는 반도체 소자용 박막 접합 기판 제조방법.
  12. 제4항에 있어서,
    상기 결정질 박막의 일면에 상기 희생층을 성장시키되,
    상기 희생층은 패턴을 갖는 것을 특징으로 하는 반도체 소자용 박막 접합 기판 제조방법.
  13. 제12항에 있어서,
    상기 박막 분리단계에서는 레이저 또는 화학적 리프트 오프 방식으로 상기 이종 기판과 가장 가까운 상기 희생층을 제거한 다음, 제거한 상기 희생층을 경계로 상기 결정질 박막을 상기 에피 성장층으로부터 물리적으로 분리시키는 것을 특징으로 하는 반도체 소자용 박막 접합 기판 제조방법.
KR1020110087949A 2011-08-31 2011-08-31 반도체 소자용 박막 접합 기판 제조방법 KR101263205B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110087949A KR101263205B1 (ko) 2011-08-31 2011-08-31 반도체 소자용 박막 접합 기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110087949A KR101263205B1 (ko) 2011-08-31 2011-08-31 반도체 소자용 박막 접합 기판 제조방법

Publications (2)

Publication Number Publication Date
KR20130024477A KR20130024477A (ko) 2013-03-08
KR101263205B1 true KR101263205B1 (ko) 2013-05-10

Family

ID=48176545

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110087949A KR101263205B1 (ko) 2011-08-31 2011-08-31 반도체 소자용 박막 접합 기판 제조방법

Country Status (1)

Country Link
KR (1) KR101263205B1 (ko)

Also Published As

Publication number Publication date
KR20130024477A (ko) 2013-03-08

Similar Documents

Publication Publication Date Title
JP4656410B2 (ja) 窒化物半導体デバイスの製造方法
JP5031365B2 (ja) エピタキシャル成長層の形成方法
EP2743966B1 (en) Epitaxial layer wafer having void for separating growth substrate therefrom and semiconductor device fabricated using the same
US20110124139A1 (en) Method for manufacturing free-standing substrate and free-standing light-emitting device
KR101761309B1 (ko) ＧａＮ 박막 구조물, 그의 제조 방법, 및 그를 포함하는 반도체 소자
TW201025681A (en) Method for manufacturing semiconductor light emitting element
JP2020519026A (ja) 基板を除去する方法
JP2012513113A (ja) 歪み処理複合半導体基板及びそれを形成する方法
JP6831814B2 (ja) 複数のイオン注入を用いた窒化ガリウム基板の製造方法
EP2669961A2 (en) Method of manufacturing thin-film bonded substrate used for semiconductor device
JP2010177353A (ja) 窒化ガリウム系半導体電子デバイスを作製する方法
US8263984B2 (en) Process for making a GaN substrate
US20120168768A1 (en) Semiconductor structures and method for fabricating the same
US20130115753A1 (en) Method of manufacturing thin film-bonded substrate
KR101263205B1 (ko) 반도체 소자용 박막 접합 기판 제조방법
US20230170220A1 (en) Manufacturing method of semiconductor element
US9029174B2 (en) Method for manufacturing semiconductor device
JP5056272B2 (ja) 窒化ガリウム系半導体面発光素子、および窒化ガリウム系半導体面発光素子を作製する方法
JP5146702B2 (ja) 窒化物半導体デバイス
KR20130051232A (ko) 박막 접합 기판 및 그 제조방법
KR101914361B1 (ko) 복수의 이온 주입을 이용한 질화갈륨 기판의 제조 방법
KR101230394B1 (ko) 반도체 소자용 박막 접합 기판 제조방법
WO2015050350A1 (ko) 전이 기판 제조방법, 이에 의해 제조된 전이 기판, 및 이를 이용한 반도체 소자 제조방법
US20210320006A1 (en) Method of manufacturing a semiconductor component, and workpiece
KR101118789B1 (ko) 반도체 레이저 다이오드의 거울면 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee