JP2012513113A - 歪み処理複合半導体基板及びそれを形成する方法 - Google Patents

歪み処理複合半導体基板及びそれを形成する方法 Download PDF

Info

Publication number
JP2012513113A
JP2012513113A JP2011541617A JP2011541617A JP2012513113A JP 2012513113 A JP2012513113 A JP 2012513113A JP 2011541617 A JP2011541617 A JP 2011541617A JP 2011541617 A JP2011541617 A JP 2011541617A JP 2012513113 A JP2012513113 A JP 2012513113A
Authority
JP
Japan
Prior art keywords
strained
substrate
iii
nitride material
strain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011541617A
Other languages
English (en)
Inventor
ファブリス ルテルトル，
ジャン−マルク ビトー，
アリス ブッサゴル，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2012513113A publication Critical patent/JP2012513113A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】 支持基板上に歪みＩＩＩ族窒化物材料シード層を含む複合基板を作製する新規な方法を提供する。
【解決手段】 複合基板を作製する方法は、ＩＩＩ族窒化物材料において所望の格子歪みを発生させて、複合基板上に形成すべきデバイス構造の格子定数に実質的に適合する格子定数を得るステップを含む。ＩＩＩ族窒化物材料は、Ｇａ極性又はＮ極性で形成され得る。所望の格子歪みは、ＩＩＩ族窒化物材料と成長基板の間にバッファ層を形成するか、ＩＩＩ族窒化物材料中にドーパントを注入するかあるいは不純物を導入して、その格子定数を変化させるか、又は熱膨張係数（ＣＴＥ）を有するＩＩＩ族窒化物材料を異なるＣＴＥを有する成長基板上に形成することによって発生され得る。
【選択図】 図１

Description

[0001]本発明は、一般的には、半導体構造又はデバイスの製造において用いられる工学的基板の製造、半導体構造又はデバイスの製造の間に形成される中間体構造、及び工学的基板に用いる半導体構造又はデバイスに関する。
[0002]半導体材料の１つ以上の層を含む基板は、種々の半導体構造及びデバイス、例えば、集積回路（ＩＣ）デバイス（例えば、論理プロセッサやメモリデバイス）、放射発光デバイス（例えば、発光ダイオード（ＬＥＤ）、共振空洞発光ダイオード（ＲＣＬＥＤ）、垂直空洞面発光レーザー（ＶＣＳＥＬ）、放射検出デバイス（例えば、光学センサ）が含まれるものを形成するために用いられる。このような半導体デバイスは、従来、半導体デバイスの表面の上に更に／又はその中に層ごとの方法で（即ち、リソグラフィ的に）形成される。
[0003]歴史的に、半導体デバイス製造業において用いられてきたこのような半導体基板の大多数は、シリコン材料の薄いディスク又は“ウエハ”から構成されている。このようなシリコン材料のウエハは、最初に大きな一般に円柱形のシリコン単結晶インゴットを形成し、その後単結晶インゴットの縦軸に垂直に薄く切って、複数のシリコンウエハを形成することによって製造される。このようなシリコンウエハは、約３０センチメートル（３０ｃｍ）又はそれ以上（約１２インチ（１２ｉｎ）以上）の大きさの直径を持つことがあり得る。シリコンウエハは一般的には数百ミクロン（例えば、７００ミクロン）以上の厚さを持つが、シリコンウエハの主な表面上の半導体材料の非常に薄い層（例えば、約３００ナノメートル（３００ｎｍ）未満）のみが実際にはシリコンウエハ上の能動デバイスを形成するために用いられる。
[0004]半導体デバイスの速度と出力効率が、実際には基板の残りのバルク半導体材料から半導体デバイスを形成するために用いられる半導体基板上の半導体材料の部分を電気的に絶縁することによって改善され得ることが発見された。その結果、誘電体材料（例えば、二酸化シリコン（ＳｉＯ２）、窒化シリコン（Ｓｉ３Ｎ４）、又は酸化アルミニウム（Ａｌ２Ｏ３））の層上に配置された半導体材料の比較的薄い層（例えば、約３００ナノメートル（３００ｎｍ）未満の厚さを持つ層）を含む、いわゆる“工学的基板”が開発された。必要により、誘電体材料の層が比較的薄い（例えば、薄すぎて従来の半導体デバイス製造装置では処理できない）ことがあってもよく、また、半導体材料と誘電体材料の層が比較的大きなホスト又はベース基板上に配置されて、製造装置による工学的基板全体の処理を容易にすることがあってもよい。その結果、ベース基板は、当該技術において“ハンドル”又は“ハンドリング”基板としばしば呼ばれる。ベース基板は、シリコン以外の半導体材料を含むこともあり得る。
[0005]種々の工学的基板は、当該技術において既知であり、半導体材料、例えば、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ＩＩＩ-Ｖ族半導体材料、ＩＩ-Ｖ族半導体材料を含み得る。
[0006]例えば、工学的基板は、ベース基板の表面上に形成されるＩＩＩ-Ｖ族半導体材料、例えば酸化アルミニウム（Ａｌ２Ｏ３）（“サファイア”と呼ばれることがあり得る）のエピタキシャル層を含み得る。このような工学的基板を用いて、追加の材料層がＩＩＩ-Ｖ族半導体材料のエピタキシャル層の上に形成され処理（例えば、パターン形成）されて、工学的基板上に１つ以上のデバイスが形成され得る。
[0007]半導体層における、例えばＩＩＩ族窒化物材料における歪みは、多くの理由から望ましくないことがあり得る。歪み層は、一般に、欠陥／転位密度が増加し、膜においてクラック形成さえも生じ得る。例えば、歪み効果は、このようなデバイスに必要とされるインジウム割合の増加が高歪みレベルを導入するので、高インジウム含量のＩｎＧａＮ発光デバイスにとって主な損失となる。これらの層は、極めて薄い厚さと低インジウム含量でのみ成長して、材料の目標に到達するのに実用的でない方法にする、材料の相分離の開始と層を通るインジウムの不均一な分配が生じることを防止することができる。
[0008]歪みが誘導される１つの方法は、半導体層が処理中に受け得る温度変化による。半導体層が高温で異種基板あるいは複合構造の上に形成される（例えば、エピタキシャル成長する）場合、得られた構造が室温に冷却されるにつれて、それぞれ隣接した材料によって示される熱膨張係数（ＣＴＥ）の違いのため、半導体材料の層の結晶格子に格子歪みが誘導され得る。下にある材料が半導体材料によって示される熱膨張係数より大きい熱膨張係数を示す場合には、半導体材料は得られた構造を冷却する際に圧縮歪みの状態で配置され得る。対照的に、下にある材料が半導体材料によって示される熱膨張係数より小さい熱膨張係数を示す場合には、半導体材料は得られた構造を冷却する際に引張歪みの状態で配置され得る。このような格子歪みが生成され得るデバイスに制限を課す様々な半導体デバイスやプロセスがある。
[0009]ＩｎＧａＮ／ＡｌＧａＮ膜の成長のためのシードとして緩和した（即ち、無歪み）ＧａＮの使用は、ＩｎＧａＮの場合、相分離材料の開始と層を通って得られるインジウムの不均一な分配、あるいはＡｌＧａＮの場合、膜の起こり得る亀裂を防止するために、極めて薄い厚さと低インジウム／アルミニウム含量に制限される。一例として、膜が相分離され、格子不整合誘導歪み効果によって分解され得るので、インジウム含量が７％より大きい膜は、厚く（即ち、＞５００ｎｍ）なりにくい。
[0010]上記の観点から、基板技術には、その上に成長するかあるいは堆積させるエピタキシャル膜との格子不整合を減少あるいは取り消すのに適切な格子定数を与えることが求められている。
[0011]本発明の実施形態は、複合基板上に形成すべきデバイス構造（例えば、ＩｎＧａＮベースの発光体）に実質的に適合する格子定数を有する支持基板（例えば、ＧａＮ・オン・サファイアＧＡＮＯＳ又はＧａＮ・オン・インシュレータ、ＧＡＮＯＩ等）上に歪みＩＩＩ族窒化物材料シード層（例えば、ＧａＮ等）を備える複合基板を作製することに関する。
[0012]ある実施形態において、半導体基板を製造する方法は、所望の格子歪みを有する第１の基板上のＩＩＩ族窒化物材料と、ＩＩＩ族窒化物材料の第１の表面上のＧａ面と、ＩＩＩ族窒化物材料の第２表面上のＮ面を形成することによって歪みドナー構造を形成するステップを含んでいる。接着表面が選ばれ、ここで、接着表面は、Ｎ極性の複合基板を形成する第１の表面あるいはＧａ極性の複合基板を形成する第２の表面である。弱くなったゾーンは、歪みドナー構造内に所定の深さで形成されて、接着表面と弱くなったゾーンの間の歪みシード層と弱くなったゾーンと接着表面と反対の表面の間の残りの歪みドナー構造を画成する。方法は、また、支持基板をＩＩＩ族窒化物材料の接着表面に結合するステップと、残りの歪みドナー構造を歪みシード層から弱くなったゾーンで分離して、支持基板と歪みシード層を備える歪み複合基板を形成するステップとを含む。
[0013]他の実施形態において、半導体基板を製造する方法は、所望の格子歪みを有する成長基板上のＩＩＩ族窒化物材料と、ＩＩＩ族窒化物材料の第１の表面上のＧａ面を形成することによって歪みドナー構造を形成するステップを含む。弱くなったゾーンは、歪みドナー構造内に所定の深さに形成されて、第１の表面と弱くなったゾーンの間の歪みシード層と弱くなったゾーンと成長基板の間の残りの歪みドナー構造を画成する。方法は、また、支持基板をＩＩＩ族窒化物材料の第１の表面に結合するステップと、歪みドナー構造を歪みシード層から弱くなったゾーンで分離して、支持基板と歪みシード層を備える歪み複合基板を形成するステップとを含む。
[0014]更に実施形態において、半導体基板を製造する方法は、歪みドナー構造を形成するステップを含む。ドナー構造は、所望の格子定数を有する成長基板上のＩＩＩ族窒化物材料と、ＩＩＩ族窒化物材料の第１の表面上のＧａ面を形成し、キャリア基板を第１の表面に結合し、成長基板を除去して、Ｎ面を持つＩＩＩ族窒化物材料の第２の表面を露出させることによって形成される。方法は、また、歪みドナー構造内に弱くなったゾーンを所定の深さに形成して、第２の表面と弱くなったゾーンの間の歪みシード層と弱くなったゾーンと第１の表面の間の残りの歪みドナー構造を画成するステップを含む。方法は、また、支持基板をＩＩＩ族窒化物材料の第２の表面に結合するステップと、歪みドナー構造を歪みシード層から弱くなったゾーンで分離して、支持基板と歪みシード層を備える歪み複合基板を形成するステップを含む。
[0015]更に実施形態において、歪み複合基板は、支持基板と支持基板上に配置されたＩＩＩ族窒化物材料を含む歪みシード層を含む。歪みシード層は、第２の支持基板上に形成される所望の格子歪みを持つＩＩＩ族窒化物材料を含む歪みドナー構造から取り外される。
[0016]更なる実施形態において、半導体デバイスは、歪み複合基板と歪み複合基板上に配置された半導体デバイス層を含み、半導体デバイス上で少なくとも１つの電子的要素、少なくとも１つの光子的要素、又はこれらの組み合わせが形成される。歪み複合基板は、支持基板と、支持基板上に配置されたＩＩＩ族窒化物材料を含む歪みシード層を含む。歪みシード層は、第２の支持基板上に形成された所望の格子定数を持つＩＩＩ族窒化物材料を含む歪みドナー構造から取り外される。
歪み複合基板と歪みドナー構造を生じる種々の作用の間に形成され得る構造の簡易断面図である。 歪み複合基板と歪みドナー構造を生じる種々の作用の間に形成され得る構造の簡易断面図である。 歪み複合基板と歪みドナー構造を生じる種々の作用の間に形成され得る構造の簡易断面図である。 歪み複合基板と歪みドナー構造を生じる種々の作用の間に形成され得る構造の簡易断面図である。 Ｎ極性歪み複合基板とＧＡ極性歪みドナー構造を生じる種々の作用の間に形成され得る構造の簡易断面図である。 Ｇａ極性複合基板とＮ極性歪みドナー構造を生じる種々の作用の間に形成され得る構造の簡易断面図である。
[0017]明細書は、本発明とみなされることを特に指摘し明確に主張している特許請求の範囲で終わっているが、本発明の利点は本発明の説明から添付の図と共に読み取る場合により容易に確認され得る。
[0021]本明細書に示される例示は、具体的な材料、装置、システム、又は方法の実際の見解を意味するのではなく、本発明を記載するために使われている説明を単に理想化している。更に、図面で共通する要素は、同じ符号を保持し得る。
[0022]本明細書に用いられる用語“ＩＩＩ-Ｖ族半導体材料”は、周期表のＩＩＩＡ族（Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｔｉ）から１つ以上の元素と周期表のＶＡ族（Ｎ、Ｐ、Ａｓ、Ｓｂ、Ｂｉ）から１つ以上の元素から主に構成される材料を意味し含んでいる。
[0023]本明細書に用いられる用語“熱膨張係数”は、材料又は構造に関連して用いられる場合、温度間隔（例えば、冷却又は加熱プロセス段階）にわたって材料又は構造の平均線熱膨張係数を意味する。
[0024]本明細書に用いられる用語“工学的基板”は、広義において、２つ以上の材料層を含む基板を意味し含み、その上に１つ以上の半導体デバイスを製造する基板として用いられるものである。工学的基板としては、限定されない例として、半導体・オン・インシュレーター型基板が挙げられる。
[0025]本明細書に用いられる用語“エピタキシャル材料層”は、少なくとも実質的に単結晶の材料、及び既知の結晶方位を示す単結晶を形成している材料層を意味する。
[0026]本明細書に用いられる用語“格子定数”は、表面の面で測定される単位セルの原子間の距離を意味し含んでいる。
[0027]本明細書に用いられる用語“成長格子定数”は、半導体材料のエピタキシャル層に関して用いられる場合、半導体材料の層が高温でエピタキシャル成長されるので、半導体材料層によって示される平均格子定数を意味する。
[0028]本明細書に用いられる用語“格子歪み”は、材料層に関して用いられる場合、材料層の表面に少なくとも実質的に平行な方向の結晶格子の歪みを意味する。同様に、用語“平均格子定数”は、材料層に関して用いられる場合、材料層の表面と少なくとも実質的に平行な方向の平均格子定数を意味する。格子歪みは圧縮歪みあるいは引張歪みであり得る。
[0029]同様に、用語“歪み”は、格子間隔が同種の弛緩した結晶においてこのような材料に通常直面するものと異なるような材料について結晶格子が通常の間隔から変形した（例えば、伸張あるいは圧縮）ことを示すために用いられる。
[0030]本明細書に用いられる用語“緩和”又は“緩和した”のそれぞれは、エネルギー的に好ましい方法で配向した非対称ユニット（原子や分子のような）を含む、無歪み結晶構造を持つ半導体材料の層を包含及び意味する。用語“緩和している”は、材料内の格子歪みが少なくとも部分的に軽減され且つ材料がその平衡格子定数に近いかあるいはそれに達するようにバルク位置に相対する材料層において原子の位置を変化させることを意味し含んでいる。
[0031]見出しは、詳細な説明のある種の項の場所を決めるのを援助するために本明細書に含まれる。これらの見出しは、個々の見出しの下に記載される概念の範囲を限定するものとみなすべきではない。更に、個々の見出しに記載される概念は、一般に、明細書全体の他の項においても適用できる。
[0032]本発明の実施形態は、その上に形成すべきデバイス構造（例えば、ＩｎＧａＮベースの発光体）に実質的に適合している格子定数を有する支持体（例えば、ＧａＮ・オン・サファイアＧＡＮＯＳ又はＧａＮ・オン・インシュレーターＧＡＮＯＩ等）上に歪みＩＩＩ族窒化物シード層（例えば、ＧａＮ等）を備える複合基板を作製することに関する。
[0033]格子整合は、デバイス構造に対する成長温度においてより密接に適合するように構成され得る。成長温度における格子定数は、異なる方法で処理され得る。一方法は、初期応力、つまり、Ｔ０におけるシード層中の格子定数（Ｌ）を変化させることである、即ち、材料Ｌ（Ｔ０）に圧縮応力を与えることである。他の方法は、基板／シードを処理して、成長温度Ｌにおける好ましい歪みの程度、つまり、好ましい格子定数（ΔＴ、ΔＣＴＥ）を得ることであり、即ち、格子定数は成長温度とＣＴＥの関数である。言い換えると、全応力、従って、その結果生じる格子定数は、Ｌ（Ｔ）＝Ｌ（Ｔ０）＋Ｌ（ΔＴ、ΔＣＴＥ）のように温度の関数として表され得る。本出願は、主に、シード層中の圧縮応力、即ち、Ｌ（Ｔ０）を処理することに関する。
[0034]従って、本発明の実施形態は、歪みドナー構造から供与される歪みシード層を含む、歪み処理ＩＩＩ族窒化物複合基板の形成のための方法及び構造を包含する。本発明の実施形態は、組成と極性を含む選ばれた結晶特性を有する大面積歪みドナーを作製するために最適化され得る。本発明の実施形態は、面内の格子定数を処理することによって、ＩＩＩ族窒化物ドナー構造における歪みの程度（圧縮又は引張）を管理する。
[0035]更に、複合基板のシード層における歪みと格子定数は、その上に堆積すべきシード層とデバイス構造の間の格子不整合を改善するように処理される。ある実施形態において、複合基板の支持基板の熱膨張係数は、デバイス構造の成長温度におけるシード層とデバイス構造の間の格子不整合を改善するように選ばれる。
[0036]複数のシード層がドナー構造の歪みＩＩＩ族窒化物材料から剥離され且つ多くの支持構造に移されて、単一の歪みドナー構造から複数の工学的複合基板が作製され得る。
[0037]ある実施形態において、歪みドナー構造の歪みＩＩＩ族窒化物材料の極性はＧａ極性か又はＮ極性のいずれかであり得る。
[0038]ドナー構造の歪みＩＩＩ族窒化物材料における歪みは、多くの方法又は方法の組み合わせを用いて生成され得る。第１の実施形態として、歪みＩＩＩ族窒化物材料における歪みは、ＩＩＩ族窒化物材料とその上に成長された初期成長基板の間の熱膨張係数の不整合によって生成され得る。
[0039]第２の実施形態として、初期成長基板の上に形成されるＩＩＩ族窒化物材料とバッファ層の間の格子不整合によって生成され得る。
[0040]第３の実施形態として、成長基板、又はその上にＩＩＩ族窒化物材料が成長するバッファ層は、不純物あるいはドーパント混入に供して、格子定数を変化させ、ＩＩＩ族窒化物材料におけるその後の歪みにつながり得る。
[0041]最初に、歪みドナー構造と、複合基板と、デバイス構造を形成するプロセスが述べられる。次に、ドナー構造における歪みを含むこれらの３つの方法のそれぞれの追加の詳細を以下に述べる。
[0042]本明細書に用いられる要素番号は、全般的に番号を有する要素（例えば、１１０）、詳しくは番号に続いてアルファプレフィクスを有する要素（例えば、１１０Ａ、１１０Ｂ等）のある種の実施形態を意味し得る。
歪み処理ドナー構造
[0043]図１Ａ-図１Ｄは、歪みドナー構造と歪み複合基板を生じる種々の作用の間に形成され得る構造の簡易断面図である。図１Ａにおいて、ＩＩＩ族窒化物材料を含む歪みドナー構造１３０は、基板１１０上に形成される。
[0044]限定されない例として、本明細書に記載される取り外しプロセスは、ＳＭＡＲＴ-ＣＵＴＴＭ技術を用い得る。このようなプロセスは、例えば、Ｂｒｕｅｌの米国特許第ＲＥ３９,４８４号、Ａｓｐａｒらの米国特許第６,３０３,４６８号、Ａｓｐａｒらの米国特許第６,３３５,２５８号、Ｍｏｒｉｃｅａｕら著の同第６,７５６,２８６号、Ａｓｐａｒらの同第６,８０９,０４４号、Ａｓｐａｒらの第６,９４６,３６５号、Ｄｕｐｏｎｔの米国特許出願公開第２００６／００９９７７６号に詳細に説明され、これらの各々の開示内容は本明細書に全体で援用されている。しかしながら、所定の弱くなった領域を用いることを含む複合材料のウエハを製造するのに適した他のプロセスも用い得ることは理解されるべきである。
[0045]取り外しプロセスを行うために、所定の弱くなったゾーン１６０は、歪みドナー構造１３０中に形成され得る。図１Ａは、ＳＭＡＲＴ-ＣＵＴＴＭ技術の使用を示し、ここで、水素イオン又は他のイオンのような原子種１７０がドーズとエネルギーとともに接着表面１３５を通って注入されて、歪みドナー構造１３０において弱くなったゾーン１６０を生じる。弱くなったゾーン１６０は、主な接着表面１３５に実質的に平行であり且つ原子種注入プロセスのパラメータに基づき所定の深さにある。
[0046]図１Ｂに示されるように、従って、歪みシード層１９０は、接着表面１３５と弱くなったゾーン１６０の間に形成される。更に、残りの歪みドナー構造２９０は、弱くなったゾーン１６０と接着表面１３５と反対の表面の間に形成される。支持基板２１０は、接着表面１３５に結合される。接着表面１３５と支持基板２１０の反対の面は、充分な結合を確実にするために結合する前に準備され得る。歪みドナー構造１３０と支持基板２１０の全体の構造は、弱くなったゾーン１６０が更に弱くなるように炉（図示せず）に配置され加熱され得る。熱エネルギーを与える代わりに、他の形の追加のエネルギー、例えば、機械的エネルギー、化学的エネルギー、又は熱と、機械エネルギーと、化学エネルギーの組み合わせが、弱めるステップと取り外しステップの間に用いられ得る。
[0047]分離後にこのように形成された構造は、図１Ｄに示されるように歪みＩＩＩ族窒化物材料の薄層を更に供与することができる残りの歪みドナー構造２９０と図１Ｃに示されるように歪み複合基板２３０である。歪み複合基板２３０は、歪みシード層１９０と支持基板２１０を含む。
[0048]図１Ｃに示されるように、複合基板は追加の処理のために反転させ得る。更に処理ステップを行う前に、歪み複合基板２３０は、例えば、研磨、洗浄、又はこれらの組み合わせの表面処理を受けることがあり得る。追加の処理は、限定されない例として、複合基板上にデバイス構造２４０を加えるステップを含み得る。デバイス構造２４０は、ドープ半導体材料と、非ドープ半導体材料と、電子的要素、光子的要素、及びこれらの組み合わせを生じる当該技術において既知である活性領域の多層を含み得る。
[0049]残りの歪みドナー構造２９０は、図１Ａ-図１Ｄにおいて示されるように、プロセスを繰り返すことによって追加の歪み複合構造を形成するために再使用され得る。もちろん、更に処理ステップを行う前に、残りの歪みドナー構造２９０は、表面処理、例えば、研磨、洗浄、又はこれらの組み合わせを受けることがあり得る。更に、残りの歪みＩＩＩ族窒化物材料が残りの歪みドナー構造２９０上に堆積されて、供与用の材料の供給が補充され得る。
[0050]ある実施形態において、歪みドナー構造１３０の歪みＩＩＩ族窒化物材料の極性は、Ｇａ極性か又はＮ極性のいずれかであり得る。歪み複合基板が反転されることから、歪み複合基板２３０におけるシード層１９０の歪みＩＩＩ族窒化物材料の極性は、歪みドナー構造１６０のＩＩＩ族窒化物材料の極性から反転する。従って、Ｇａ極性ドナー材料により、Ｎ極性歪みシード層１９０が得られ、Ｎ極性ドナー材料によりＧａ極性歪みシード層１９０が得られる。あるデバイス用途においては、Ｇａ極性歪みシードを持つことは好ましいことがあり得る。
Ｇａ極性歪みドナー構造
[0051]図２（Ａ）-図２（Ｅ）は、Ｇａ極性歪みドナー構造からＮ極性歪み複合基板を生じる種々の作用の間に形成され得る構造の簡易断面図である。図２（Ａ）において、初期成長基板１１０は、同種又は異種の基板として準備される。成長基板１１０は、ＩＩＩ族窒化物材料１３０Ａ中に所望の歪みレベルを与えるために選ばれるＣＴＥを含み、その後成長基板１１０に付加される。
[0052]ある実施形態において、バッファ層１２０は、成長基板１１０上に堆積され得る。バッファ層１２０は、以下により充分に記載される。他の実施形態は、バッファ層１２０を用いなくてもよい。必要により更に歪み処理バッファ層１２０を含んでもよい、ＩＩＩ族窒化物材料の層１３０Ａが堆積される。ＩＩＩ族窒化物材料１３０Ａは、堆積されたＧａ極性の極性である（Ｇａ極性は、一般にＮ極性よりも高い品質であり、一般にデバイス製造に好ましい）。得られた構造は、歪みＧａ極性ＩＩＩ族窒化物材料１３０であるので、成長基板１１０、場合によりバッファ層１２０上に歪みＧａ極性ＩＩＩ族窒化物材料１３０Ａとともに歪みドナー構造１８０Ａを作製する。成長基板上の材料はＧａ極性であるが、しかしながらＧａ極性材料のＮ面１３１は成長基板１１０又は場合によりバッファ層１２０と接触している。更に、接着表面１３５はＧａ面である。
[0053]図２（Ｂ）-図２（Ｅ）に示される残りの作用と構造は、それぞれ図１Ａ-図１Ｄに関して上で述べたものと同一である。従って、種々の構造の極性を示すことを除いて図２（Ｂ）-図２（Ｅ）の詳細を述べる必要がない。
[0054]図２（Ｂ）及び図２（Ｃ）は、ＩＩＩ族窒化物材料１３０ＡがＧａ極性として構成されることを示す図である。同様に、図２（Ｅ）は、残りの歪みドナー構造２９０ＡがＧａ極性として構成されることを示す図である。図２（Ｄ）において、歪みシード層１９０Ａは、図２（Ｃ）に示される歪みシード層１９０Ａに相対して反転される。従って、歪み複合基板２３０ＡはＮ極性として構成され、デバイス構造２４０はＮ極性材料のＮ面上に形成される。
Ｎ極性歪み処理ドナー構造
[0055]図３（Ａ）-図３（Ｈ）は、Ｎ極性歪みドナー構造からＧａ極性複合基板を生じる種々の作用の間に形成され得る構造の簡易断面図である。図３（Ａ）において、初期成長基板１１０は、異種あるいは同種のいずれかの基板を準備する。成長基板１１０は、ＩＩＩ族窒化物材料１３０Ｂにおいて所望の歪みレベルを与えるために選ばれるＣＴＥを含み、その後成長基板１１０に付加される。
[0056]ある実施形態において、バッファ層１２０は、成長基板１１０上に堆積され得る。他の実施形態は、バッファ層１２０を用いなくてもよい。
[0057]必要により更に歪み処理バッファ層１２０を含んでもよい、ＩＩＩ族窒化物材料の層１３０Ｂが堆積される。ＩＩＩ族窒化物材料１３０Ｂは、堆積されたＧａ極性の極性である（Ｇａ極性は一般にＮ極性より高い品質であり、一般にデバイス製造に好ましい）。成長基板上の材料はＧａ極性であるが、しかしながらＧａ極性材料のＮ面１３１は成長基板１１０又は場合によりバッファ層１２０と接触している。更に、上面はＧａ面１３２である。
[0058]図３（Ｂ）において、キャリア基板１５０は、ＩＩＩ族窒化物材料１３０Ｂの露出したＧａ面１３２に結合される。キャリア基板１５０のＣＴＥは、ＩＩＩ族窒化物材料１３０Ｂにおける歪みレベルに著しい変化がないように成長基板１１０に実質的に等しいか、あるいはキャリア基板１５０は、ＩＩＩ族窒化物材料における歪みが更に処理されるように初期成長基板１１０と異なるＣＴＥを持ってもよい。ＩＩＩ族窒化物材料１３０Ｂに歪みを与える種々の方法が以下で更に充分に述べられる。
[0059]図３（Ｃ）において、成長基板１１０が除去され、必要によりバッファ層１２０も除去されてもよい。層は、研削、エッチング、イオン注入、レーザリフトオフ、又はその他の適切なプロセスによって除去され得る。得られた構造は反転され、極性が反転したＩＩＩ族窒化物材料１３０Ｂが得られる。結果として、キャリア基板１５０上の歪みＮ極性ＩＩＩ族窒化物材料１３０Ｂとともに歪みドナー構造１８０Ｂが、キャリア基板１５０と露出したＮ面１３１に結合したＧａ面１３２で作製される。
[0060]図３（Ｄ）-図３（Ｇ）に示される残りの作用と構造は、それぞれ図１Ａ-図１Ｄについて上で述べたものと同一である。従って、種々の構造の極性を示すことを除いて図３（Ｄ）-図３（Ｇ）の詳細を述べる必要がない。
[0061]図３（Ｄ）及び図３（Ｅ）は、ＩＩＩ族窒化物材料１３０ＢがＮ極性として構成される（即ち、Ｎ面１３１は、支持基板２１０に対する接着表面１３５である）ことを示す図である。同様に、図３（Ｇ）は、残りの歪みドナー構造２９０ＢがＮ極性として構成されることを示す図である。図３（Ｆ）において、歪みシード層１９０Ｂは、図３（Ｅ）に示されるように歪みシード層１９０Ｂに相対して反転される。従って、歪み複合基板２３０ＢはＧａ極性として構成され、デバイス構造２４０はＧａ極性材料のＧａ面上に形成される。
ＩＩＩ族窒化物ドナー構造において歪みを誘導する
[0062]上で述べた実施形態のいずれにおいても、歪みは多くの方法で歪みドナー構造において誘導され得る。本明細書において詳述される３つの個々の方法は、ＣＴＥ不整合による歪み、バッファ層法による歪み、不純物又はドーパント混入法による歪み（例えば、拡散、イオン注入、これらの双方の組み合わせ）である。更に、ある実施形態は、歪みを誘導するために、２つ以上の異なる方法の組み合わせを含み得る。第１に、歪み誘導法の各々を詳細に述べる。第２に歪み誘導法の各々の限定されない例を述べる。
[0063]本明細書に記載される種々の層を形成し除去するのに多くの既知のプロセスを用いることできる。これらのプロセスの一部は、有機金属気相エピタキシー（ＭＯＶＰＥ）、ハイドライド気相エピタキシー（ＨＶＰＥ）、分子線エピタキシー（ＭＢＥ）、反応性イオンエッチング（ＲＩＥ）である。
歪みがＣＴＥ不整合法から誘導されたＩＩＩ族窒化物ドナー構造
[0064]歪みドナー構造１８０の歪みＩＩＩ族材料１３０における歪みのレベルと種類（引張又は圧縮）は、成長基板１１０が同種材料あるいは複数の異なる層でできた複合基板であり得るかを初期成長基板１１０の選択によって処理され得る。
[0065]例えば、サファイア成長基板上のＧａＮの成長を考える。ＧａＮに対する熱膨張係数は、サファイアより著しく小さい（即ち、サファイアの８.６×１０-６℃-１と比べてＧａＮが５.６×１０-６℃-１）。それ故、ＧａＮ成長サイクルの完了時に、（例えば、〜約１１００℃の）室温に冷却する際のＣＴＥの差がＧａＮ層を圧縮歪み下に、サファイア層を引張歪み下に置くことになるであろう。
[0066]他の実施形態において、ＩＩＩ族窒化物材料１３０は引張歪み下にあるように処理されることになり、それによって、ＩＩＩ族窒化物材料１３０の面内格子定数が“引き伸ばされる”。引張歪みは、ＩｎＧａＮベースのデバイス構造２４０との格子不整合を減少するＧａＮ格子定数の引き伸ばしに好ましいものであり得る。引張歪みを歪みドナー構造１８０のＩＩＩ族窒化物材料１３０への移動を達成するために、ＩＩＩ族窒化物材料１３０より低い平均熱膨張係数を有する初期成長基板１１０上にＩＩＩ族窒化物材料を成長させることが好ましい。限定されない例として、可能なある成長基板１１０は、ＳｉＣ（４.５×１０-６℃-１）、Ｓｉ（３.５×１０-６℃-１）、ＧａＡｓ（５.４×１０-６℃-１）、ＡｌＡｓ（３.５×１０-６℃-１）である。ＣＴＥ値は、標準処理温度範囲［２５℃-１０００℃］に示される。前に述べたように、ＩＩＩ-Ｖ族窒化物材料よりも大きいＣＴＥ値を持つ基板の使用が、ＩＩＩ族窒化物ドナー材料へ圧縮歪みを導入する別の実施形態において用いることができ、これらの構造が低歪みレベルを持つＡｌＧａＮ膜を得るのに望ましいこともまた評価されるべきである。
歪みがバッファ層法によって誘導されたＩＩＩ族窒化物ドナー構造
[0067]歪みＩＩＩ族窒化物材料中の歪みは、歪み誘導バッファ層１２０を用いて１つ以上の下にある層との格子不整合によって生じ得る。バッファ層１２０の平均格子定数がＩＩＩ族窒化物材料１３０の平衡格子定数より大きい場合には、引張歪みが次のドナー材料において作製される。逆に、バッファ層１２０の平均格子定数がＩＩＩ族窒化物材料１３０の平衡格子定数より小さい場合には、圧縮歪みが次のドナー材料において作製される。
[0068]引張歪みは、ＩｎＧａＮベースのデバイス構造の層２４０との不整合を減少するための、残族窒化物材料１３０の引き伸ばしに対して好ましいことがあり得るが、一方で圧縮歪みはＡｌＧａＮベースのデバイス構造の層２４０との不整合を減少するためのＩＩＩ族窒化物材料１３０の圧縮に対して好ましいことがあり得る。
[0069]バッファ層１２０の材料は、ＩＩＩ族窒化物に対する成長条件下で実質的に安定でなければならないので、適切な歪み誘導層１２０のインサイチュ堆積に続いて好ましいＩＩＩ族窒化物材料１３０の堆積が可能である。バッファ層の堆積が標準ＩＩＩ族窒化物ＣＶＤ技術よって可能でない場合には、歪み誘導層１２０は、例えば、ＭＢＥ、スパッタ堆積、又はＰＶＤによってエキスサイチュで堆積され得る。
[0070]歪み誘導バッファ層１２０上に後に成長したＩＩＩ族窒化物材料１３０の厚さは、欠陥生成による歪み緩和の開始のために臨界厚さ未満に維持されるので、適度に低い欠陥密度を維持しつつＩＩＩ族窒化物材料１３０に誘導される歪みの程度が維持され得る。限定されない例として、ＩＩＩ族窒化物材料１３０の格子定数を増加するバッファ層１２０に適したある材料としては、アルミニウムガリウムインジウム窒化物（ＡｌＧａＩｎＮ）、酸化亜鉛（ＺｎＯ）の適切な合金組成物、及び窒化ハフニウム（ＨｆＮ）、窒化スカンジウム（ＳｃＮ）のような遷移金属の適切な窒化物又は酸化物が挙げられるがこれらに限定されない。
歪みが不純物又はドーパント混入によって誘導されるＩＩＩ族窒化物ドナー構造
[0071]ＩＩＩ族窒化物材料を適切な種でドーピングすることによって、格子定数を拡大あるいは収縮して、その後の成長層をより適切に整合することが可能である。通例、シリコン、ＧａＮに対する一般的なｎ型ドーパントは、より小さなシリコンイオンがカラムＩＩＩ族格子サイトに置き換わるため、ＩＩＩ族窒化物格子に摂動を与え得ることが知られている。例えば、Ｃｈｉｎｅら（ＰｈｙｓｉｃａＳｔａｔｕｓ Ｓｏｌｉｄｉ Ａ ２０３ １９５４）を参照のこと、ここで、ＧａＮの面内格子定数は、シリコンドーピング濃度９×１０１８ｃｍ-３に対して３.１８９オングストロームの無歪み値から３.１９１８オングストロームに増加することが分かった。更に、Ｋａｗａｈａｒａｚｕｋａら（Ｊｏｕｒｎａｌ ｏｆ ＣｒｙｓｔａｌＧｒｏｗｔｈ，３０１ ４１４ ２００７）を参照のこと、ここで、ＢｅドーパントとＭｇドーパントをＧａＮ格子へ導入すると圧縮歪みが導入された。
[0072]限定されない例として、イオン種を拡散プロセス、イオン注入、又はこれらの組み合わせによって格子に導入することができる。ある実施形態において、窒化物材料の薄いバッファ層は成長基板１１０の表面上に堆積させることができる。次に、バッファ層を衝突ドーパント種とともに予め指定された深さと密度に供する。導入されたドーパント種の濃度に対する正確な制御は、材料に導入された歪み量を制御するのに非常に望ましい。限定されない例として、ドーパント種としては、Ｓｉ、Ｇｅ、Ｓｎ、Ｍｇ、Ｂｅ、Ｚｎ及びＣｄが挙げられる。この実施形態に適したイオン種のリストは、以前に挙げたものに限定すべきではなく、面内格子定数の変化を誘導しながらＩＩＩ-Ｖ族窒化物材料の格子へ混入できるイオン種も包含する。
ＣＴＥ不整合実施形態の実施形態
[0073]第１の実施形態として、ＩＩＩ族窒化物歪みドナー構造１８０を形成し用いて、歪み複合基板２３０を形成する。歪みドナー構造は、サファイアキャリア基板１５０上に結合されている厚さが（０.１〜１０００μｍ）の歪みＮ極性ＧａＮドナー材料１３０を含んでいる。この例は、図３（Ａ）-図３（Ｇ）に示されるように作用と構造に実質的に従う。
[0074]この実施形態において、シリコン成長基板１１０が用いられる。バッファ層１２０、例えば、ＡｌＮ、ＡｌＧａＮ、又は他の適切な材料はシリコン成長基板１１０上に配置され、続いてＧａ極性ＧａＮ材料１３０が堆積される。ＧａＮ材料１３０に得られる歪みは、１００〜２００ＭＰａの範囲であり、成長条件や膜厚に左右される。予想される貫通転位密度（ＴＤＤ）は、１×１０６−５×１０９／ｃｍ２の範囲（図３（Ａ））にある。
[0075]サファイアキャリア基板１５０が、結合層としてＳｉ３Ｎ４／ＳｉＯ２の組み合わせを用いてシリコン成長基板１１０の反対にＧａ極性ＧａＮ材料１３０の露出したＧａ面に結合する。結合した構造は、予備結合表面処理として、熱アニール及び／又はプラズマ活性化によって強化され得る（図３（Ｂ））。
[0076]バッファ層１２０の裏面は、機械的研削、ラッピング、研磨、及びＫＯＨ、ＴＭＡＨ、ＨＦ／ＨＮＯ３の混合物を含むがこれらに限定さない選択的エッチング剤によるエッチングによってシリコン成長基板１１０を排除することによって露出され得る。バッファ層１２０は、ＲＩＥ、選択的エッチング、研磨、又はこれらの組み合わせによってＧａＮ材料１３０の底面を露出させるために除去され得る（図３（Ｃ））。所望される場合には、ＧａＮ材料１３０の厚さは、バッファ層１２０を除去するのと同様のプロセスによって調整され得る。
[0077]得られた歪みドナー構造１８０をサファイア支持基板２１０上に移して、歪み複合基板２３０が形成され得る。移動は、ウエハ結合、ウエハ機械的除去、ＳＭＡＲＴ-ＣＵＴＴＭ技術の組み合わせ、又はレーザリフトオフを用いて達成され得る。得られた構造は、結合層（ＳｉＯ２／Ｓｉ３Ｎ４）の使用によるサファイア支持基板２１０の最上部上の薄膜歪みＧａ極性ＧａＮシード層１９０である。ＧａＮ膜に圧力を加えて、面内格子定数を増加させて、その上に堆積すべきＩｎＧａＮ活性デバイス層２４０（例えば、Ｉｎ０.１５Ｇａ０.８５Ｎ）により良く適合する。この実施形態に代わりに、歪みドナー構造１８０は、サファイアキャリア基板よりむしろシリコンキャリア基板１５０上に結合したＧａＮ材料１３０を含んでいることに留意されたい。
[0078]第２の実施形態として、ＩＩＩ族窒化物歪みドナー構造１８０を形成し用いて、歪み複合基板２３０が形成される。歪みドナー構造は、サファイアキャリア基板１５０上に結合される厚さが（０.１〜１０００μｍ）の歪みＮ極性ＧａＮドナー材料１３０を含んでいる。この実施形態は、実質的に図３（Ａ）-図３（Ｇ）に示される作用と構造に従う。
[0079]この実施形態において、炭化シリコン成長基板１１０が用いられる。バッファ層１２０、例えば、ＡｌＮ、ＡｌＧａＮ、又はその他の適切な材料がシリコン成長基板１１０上に配置され、続いてＧａ極性ＧａＮ材料１３０が堆積される。ＧａＮ材料１３０において得られる歪みは、-１００〜２００ＭＰａにあり、成長条件や膜厚に左右される。予想されるＴＤＤは、１×１０６−５×１０９／ｃｍ２の範囲にある。
[0080]サファイアキャリア基板１５０は、結合層としてＳｉＯ２を用いて炭化シリコン成長基板１１０の反対のＧａ極性ＧａＮ材料１３０の露出Ｇａ面に結合される。結合構造は、予備結合表面処理として熱アニール及び／又はプラズマ活性化の使用によって強化され得る。
[0081]バッファ層１２０の裏面は、機械的研削、ラッピング、研磨、選択的エッチングによって炭化シリコン成長基板１１０の除去によって露出され得る。
[0082]ＧａＮの厚さが＜１μｍである場合、ＳＭＡＲＴ-ＣＵＴＴＭ技術を用いて、ＧａＮ膜を通ってＳｉＣ基板中に直接イオンを注入することによってＳｉＣを除去することが可能である。ＧａＮの厚さが１μｍより厚い場合、ＳｉＣの排除は、最上ＧａＮ基板に注入するとともにバッファ層より上の分離を誘導することによって達成され得る。この場合、バッファ層を除去する必要が無い。
[0083]さもなければ、バッファ層１２０は、ＲＩＥ、選択的エッチング、研磨、又はこれらの組み合わせによってＧａＮ材料１３０の下面を露出するために除去され得る。所望される場合には、ＧａＮ材料１３０の厚さは、バッファ層１２０を除去するのと同様のプロセスによって調整され得る。
[0084]得られた歪みドナー構造１８０をサファイア支持基板２１０上に移して、歪み複合基板２３０が形成され得る。移動は、ウエハ結合、機械的ウエハ除去、ＳＭＡＲＴ-ＣＵＴＴＭ技術の組み合わせ、又はレーザリフトオフを用いて達成され得る。得られた構造は、結合層（ＳｉＯ２／Ｓｉ３Ｎ４）の使用によるサファイア支持基板２１０の最上部上のＧａ極性である薄膜歪みシード層１９０である。ＧａＮ膜に圧力を加えて、面内格子定数を増加させて、その上に堆積すべきＩｎＧａＮ活性デバイス層２４０（例えば、Ｉｎ０.１５Ｇａ０.８５Ｎ）により良く適合する。この実施形態の代わりに、歪みドナー構造１８０がサファイアキャリア基板よりむしろシリコンキャリア基板上に結合されたＧａＮを含むことに留意されたい。
バッファ層実施形態の実施形態
[0085]第１の例として、ＩｎＧａＮ（又はＧａＮ）ドナー構造を形成する。この実施形態は、実質的に図３（Ａ）-図３（Ｇ）に示される作用と構造に従う。この実施形態において、サファイア成長基板１１０が用いられる。ＺｎＯが、例えば、ＭＯＶＰＥ、ＨＶＰＥ、又はＭＢＥによってサファイア成長基板１１０上にバッファ層１２０として堆積される。
[0086]格子整合したＩｎ０.１８Ｇａ０.８２Ｎ又は歪みＧａＮが、例えば、ＨＶＰＥ、ＭＢＥ、又はＭＯＣＶＤによってＺｎＯバッファ層１２０の表面上に成長する。窒化物材料の厚さが臨界厚さ未満に維持されて、歪みＩＩＩ族窒化物材料の成長の場合の欠陥形成の開始が防止され得る。
[0087]サファイアキャリア基板１５０が、結合層としてＳｉＯ２を用いてサファイア成長基板１１０の反対の歪みＩＩＩ族窒化物材料１３０の表面に結合される。結合構造は、予備結合表面処理として熱アニール及び／又はプラズマ活性化の使用によって強化され得る。
[0088]バッファ層１２０の裏面は、希塩酸中でＺｎＯ歪み誘導層１２０をエッチングすることによる湿式化学リフトオフによってサファイア成長基板１１０を排除することによって露出され得る。所望される場合には、ＧａＮ材料１３０の厚さがＲＩＥ、選択的エッチング、研磨、又はこれらの組み合わせによって調整され得る。
[0089]ＺｎＯは３.２５オングストロームの格子定数を有するので、発光デバイス（本明細書において光学的要素とも言われる）の製造に用いられる一般値である、インジウム含量が約１８％のＩｎＧａＮに格子整合する。更に、ＺｎＯは、２つの材料（即ち、いずれも８.６×１０-６℃-１のＣＴＥを有する、以下の表２を参照）の間の熱膨張係数の優れた整合のため、サファイア上に堆積する理想的な材料である。更に、ＺｎＯは前方に比較的まっすぐにエッチングされて、構造を分離し、これはＲｏｇｅｒｓらのＡｐｐｌｉｅｄＰｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ ９１ ０７１１２０ ２００７に示されている。
[0090]得られた歪みドナー構造１８０は、サファイア支持基板２１０、又は他の適切な基板に移して、歪み複合基板２３０が形成され得る。移動は、ウエハ結合、ウエハ機械的除去、ＳＭＡＲＴ-ＣＵＴＴＭ技術の組み合わせ、又はレーザーリフトオフを用いて達成され得る。得られた構造は、結合層（ＳｉＯ２／Ｓｉ３Ｎ４）の使用によるサファイア支持基板２１０の最上部が終端のＧａ面である薄膜歪みシード層１９０である。
[0091]第２の実施形態として、ＩｎＧａＮ（又はＧａＮ）ドナー構造が形成される。この実施形態は、図３（Ａ）-図３（Ｇ）に示される作用と構造に実質的に従う。この実施形態において、ＳｉＣ成長基板１１０が用いられる。インジウム含量が＞１８％の窒化アルミニウムインジウム（ＡｌｘＩｎ１-ｘＮ）が、例えば、ＭＯＶＰＥ、ＨＶＰＥ、又はＭＢＥによってＳｉＣ成長基板１１０上にバッファ層１２０として堆積される。
[0092]ＩｎＧａＮ（又はＧａＮ）は、例えば、ＨＶＰＥ又はＭＯＶＰＥによりＡｌＩｎＮバッファ層１２０の表面上に成長する。窒化物材料の厚さは、臨界厚さ未満に維持されて、歪みＩＩＩ-Ｖ窒化物材料成長の場合の欠陥形成の開始が防止され得る。
[0093]サファイアキャリア基板１５０は、結合層としてＳｉＯ２を用いてサファイア成長基板１１０の反対の歪みＩＩＩ族窒化物材料１３０の表面に結合される。結合構造は、予備結合表面処理として、熱アニール及び／又はプラズマ活性化の使用によって強化され得る。
[0094]バッファ層１２０の裏面は、機械的研削、ラッピング、研磨、選択的エッチングによってＳｉＣ成長基板１１０を除去することによって露出され得る。歪みを誘導するＡｌＩｎＮバッファ層１２０を反応性イオンエッチング、研磨、又はこれらの組み合わせによって除去して、ＩｎＧａＮ（又はＧａＮ）の底部分を露出させる。所望される場合には、ＧａＮ材料１３０の厚さがＲＩＥ、選択的エッチング、研磨、又はこれらの組み合わせによって調整されてもよい。
[0095]ＡｌＩｎＮは、インジウム組成物が約１８％、即ち、Ａｌ０.８２Ｉｎ０.１８Ｎである場合、その格子がＧａＮに整合するので窒化物成長のための合金としてかなりの可能性を保持する。それ故、ＡｌＩｎＮ層上のＧａＮの上の層成長の歪みは、約１８％レベルに調整することによって強度と方向が変化し得る。言い換えると、インジウム含量が１８％より増加すると、圧縮歪みの増加につながり、１８％より減少すると、引張歪みが増加することになる。更に、ＡｌＩｎＮ層中のインジウム含量も、上記の実施形態で記載されるように、１８％レベルを超えると、ＩｎＧａＮ成長のための格子整合ベースを得ることができる。
[0096]更に、炭化シリコン基板の使用は、ＧａＮより小さい値（即ち、５.６×１０-６℃-１に対して４.５×１０-６℃-１）を有するＳｉＣのＣＴＥのため、ＩＩＩ族窒化物ドナー構造の格子に引張歪みの程度を更に導入するであろう。その上、ＩＩＩ族窒化物材料成長の後のウエハ冷却直後、ＧａＮ層はＳｉＣ層より接触することを望むが、しかしＳｉＣ層のより低いＣＴＥによって不可能であり、ＧａＮ膜中の引張歪みをもたらす。
[0097]他の実施形態において、支持基板２１０は歪みドナー構造１８０に結合する場合があり、歪み複合基板２３０は残りの歪みドナー構造２９０から分離され得る。
[0098]第３の実施形態として、ＩｎＧａＮ（又は、ＧａＮ）ドナー構造が形成される。この実施形態は、図３（Ａ）-図３（Ｇ）に示される作用と構造に実質的に従う。この実施形態において、ＳｉＣ成長基板１１０が用いられる。ＨｆＮ（又は、ＳｃＮ）の歪み薄層は、例えば、ＭＯＶＰＥ、ＨＶＰＥ、又はＭＢＥによってＳｉＣ成長基板１１０上にバッファ層１２０として堆積される。
[0099]ＩｎＧａＮ（又は、ＧａＮ）は、例えば、ＨＶＰＥ又はＭＯＶＰＥによりＨｆＮ（又はＳｃＮ）バッファ層１２０の表面上に成長する。ＩＩＩ族窒化物材料の厚さは、臨界厚さ未満に維持されて、歪みＩＩＩ族窒化物材料の各々場合において欠陥生成の開始が防止され得る。
[00100]サファイアキャリア基板１５０は、結合層としてＳｉＯ２を用いてサファイア成長基板１１０の反対のＩＩＩ族窒化物材料１３０の表面に結合される。結合構造は、予備結合表面処理として熱アニール及び／又はプラズマ活性化によって強化され得る。
[00101]バッファ層１２０の裏面は、機械的研削、ラッピング、研磨、及び選択的エッチングによってＳｉＣ成長基板１１０を排除することによって露出され得る。歪みを誘導するＨｆＮ（又はＳｃＮ）バッファ層１２０が除去され、反応性イオンエッチング、研磨、又はこれらの組み合わせによってＩｎＧａＮ（又はＧａＮ）の底部分が露出される。所望される場合には、ＧａＮ材料１３０の厚さは、ＲＩＥ、選択的エッチング、研磨、又はこれらの組み合わせによって調整され得る。
[00102]多くの遷移金属化合物が、ＩＩＩ族窒化物に密接に格子整合され、ＩＩＩ族窒化物材料の成長条件下において比較的安定である。特に興味深い材料はＨｆＮであり、ＧａＮ（０００１）／ＨｆＮ（１１１）に対して＋０.３５％の格子不整合を有するので、その後のＩＩＩ族窒化物層に引張歪みの程度を誘導するであろう。また、ＨｆＮは、ＩＩＩ族窒化物材料の成長に適切であると示されている。例えば、ＡｒｍｉｔａｇｅらのＡｐｐｌｉｅｄＰｈｙｓｉｃｓ Ｌｅｔｔｅｒ ８１，１４５０，２００２を参照のこと。更に、ＳｃＮは、引張歪みを誘導しつつ、同様にＩＩＩ族窒化物の成長に適合することが示されている。例えば、ＭｏｒａｍらＪｏｕｒｎａｌｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ ２９８ ２６８ ２００７を参照のこと。前述したように、ＳｉＣ基板もまた、ＩｎＧａＮ（ＧａＮ）層において引張歪みの程度を更に誘導するであろう。
[00103]その他の実施形態において、支持基板２１０は歪みドナー構造１８０に結合することができ、歪み複合基板２３０は残りの歪みドナー構造２９０から分離され得る。
実施例イオン注入の実施形態
[00104]第１の例として、ＩｎＧａＮ（又は、ＧａＮ）ドナー構造は、歪み誘導イオン種の導入によって形成される。この実施形態は、図３（Ａ）-図３（Ｇ）に示される作用と構造に実質的に従う。この実施形態において、サファイア成長基板１１０が用いられる。ＧａＮ薄層１３０は、例えば、ＭＯＶＰＥ、ＨＶＰＥ、又はＭＢＥによってサファイア成長基板１１０上に堆積される。
[00105]ＧａＮ薄層は、シリコン又は他の適したドーパント種で約１×１０１９ｃｍ-３のＧａＮの所望の歪みを得るのに適したドーパント濃度まで添加される。ドーパントは、半導体構造のアニールによって活性化されて、放射線損傷へアニールするとともに不純物を置換部位（又は格子間部位）に送ることができる。
[00106]その後のＩｎＧａＮ（又はＧａＮ）の層は、ＨＶＰＥ又はＭＯＣＶＤによってドープされた（即ち、歪んだ）層の表面上に成長する。窒化物材料の厚さは、歪みＩＩＩ-Ｖ族窒化物材料の成長の場合、欠陥形成の開始の臨界的厚さ未満に維持される。
[00107]サファイアキャリア基板１５０は、結合層としてＳｉＯ２を用いて、サファイア成長基板１１０の反対の歪みＩＩＩ族窒化物材料１３０の表面に結合される。結合構造は、予備結合表面処理として熱アニール及び／又はプラズマ活性化の使用によって強化され得る。
[00108]ＩＩＩ族窒化物材料の裏面は、機械的研削、ラッピング、研磨、又はレーザリフトオフによってサファイア成長基板１１０を排除することによって露出され得る。所望される場合には、ＧａＮ材料１３０の厚さは、ＲＩＥ、選択的エッチング、研磨、又はこれらの組み合わせによって調整され得る。
[00109]その他の実施形態において、支持基板２１０は歪みドナー構造１８０に結合することができ、歪み複合基板２３０は残りの歪みドナー構造２９０から分離され得る。
[00110]本明細書に記載される種々の材料に対する格子定数とＣＴＥを、それぞれ表１と表２に示す。
Figure 2012513113
Figure 2012513113
[00111]本発明をある種の好ましい実施形態に関して本明細書に記載してきたが、当業者はそのように限定されないことを認識し理解するであろう。むしろ、好ましい実施形態に対して多くの付加、削除、修正が下文に特許請求される本発明の範囲から逸脱することなくなされ得る。更に、一実施形態からの特徴は、なお発明者らが企図した本発明の範囲内に包含されつつ、他の実施形態の特徴と組み合わせることができる。
１１０…基板、１２０…バッファ層、１３０…歪みドナー構造、１３１…Ｎ面、１３２…Ｇａ面、１３５…接着表面、１５０…キャリヤ基板、１６０…弱くなったゾーン、１７０…原子種、１８０…歪みドナー構造、１９０…歪みシード層、２１０…支持基板、２３０…歪み複合構造、２４０…デバイス構造、２９０…残りの歪みドナー構造。

Claims (18)

  1. 半導体基板を製造する方法であって、
    所望の格子歪みを有する第１の基板上にＩＩＩ族窒化物材料と、該ＩＩＩ族窒化物材料の第１の表面上にＧａ面と、該ＩＩＩ族窒化物材料の第２の表面上にＮ面を形成することによって、歪みドナー構造を形成するステップと、
    接着表面を選ぶステップであって、該接着表面が、Ｎ極性複合基板を形成する該第１の表面又はＧａ極性複合基板を形成する該第２の表面である、前記ステップと、
    該歪みドナー構造における弱くなったゾーンを所定の深さで形成して、該接着表面と該弱くなったゾーンの間に歪みシード層と、該弱くなったゾーンと該接着表面の反対の表面の間に残りの歪みドナー構造とを画成するステップと、
    該ＩＩＩ族窒化物材料の該接着表面に支持基板を結合するステップと、
    該残りの歪みドナー構造を該歪みシード層から該弱くなったゾーンで分離して、該支持基板と該歪みシード層とを備える歪み複合基板を形成するステップと、
    を含む、前記方法。
  2. 該歪みドナー構造を形成するステップが、成長基板上の該ＩＩＩ族窒化物材料を該ＩＩＩ族窒化物材料の該第１の表面上の該Ｇａ面と共に形成する工程を更に含む、請求項１に記載の方法。
  3. 該歪みドナー構造を形成するステップが、
    該第１の表面に該Ｇａ面を有する該ＩＩＩ族窒化物材料を成長基板上に形成する工程と、
    該第１の表面にキャリヤ基板を結合する工程と、
    該成長基板を除去して、Ｎ面を有する該ＩＩＩ族窒化物材料の第２の表面を露出させる工程と、
    を更に含む、請求項１に記載の方法。
  4. 該所望の格子歪みを有する該第1の基板上に該ＩＩＩ族窒化物材料を形成するステップが、該ＩＩＩ族窒化物材料のＣＴＥと異なるＣＴＥを有する該第1の基板を選ぶ工程であって、成長サイクルと冷却後に、室温の該ＩＩＩ族窒化物材料が、室温の緩和したＩＩＩ族窒化物材料に相対する歪みの下に配置される、前記工程を含む、請求項１に記載の方法。
  5. 第1の基板を選ぶステップが、Ｓｉ、ＳｉＣ、ＧａＡｓ、及びＡｌＡｓからなる群より材料を選ぶ工程を含む、請求項４に記載の方法。
  6. 該所望の格子歪みを有する該第1の基板上に該ＩＩＩ族窒化物材料を形成するステップが、該第１の基板と該ＩＩＩ族窒化物材料の間に少なくとも１つのバッファ層を形成する工程であって、該少なくとも１つのバッファ層の平均格子定数が、該ＩＩＩ族窒化物材料の平衡格子定数と異なる、前記工程を更に含む、請求項１に記載の方法。
  7. 該少なくとも１つのバッファ層が、ＡｌＧａＩｎＮ、ＺｎＯ、ＨｆＮ、及びＳｃＮからなる群より選ばれる、請求項６に記載の方法。
  8. 該所望の格子歪みを有する該第１の基板上に該ＩＩＩ族窒化物材料を形成するステップが、該ＩＩＩ族窒化物材料の格子定数を変化させるように構成されたドーパント又は不純物で該ＩＩＩ族窒化物材料をドープする工程を更に含む、請求項１に記載の方法。
  9. 該ドーパント又は不純物が、Ｓｉ、Ｇｅ、Ｓｎ、Ｍｇ、Ｂｅ、Ｚｎ及びＣｄからなる群より選ばれる、請求項８に記載の方法。
  10. 該残りの歪みドナー構造を再使用して、該弱くなったゾーンを形成し、該支持基板を結合し、更に該残りの歪みドナー構造上の該歪みドナー構造を分離するステップを反復することにより追加の歪み複合基板を形成するステップを更に含む、請求項１に記載の方法。
  11. 該所望の格子歪みが、該歪みシード層上に形成すべきデバイス構造の格子定数に実質的に適合する該歪みシード層における格子定数を生じるように選ばれる、請求項１に記載の方法。
  12. 該所望の格子歪みが、引張歪みである、請求項１に記載の方法。
  13. 該所望の格子歪みが、圧縮歪みである、請求項１に記載の方法。
  14. 支持基板と、
    該支持基板上に配置されたＩＩＩ族窒化物材料を含む歪みシード層と、
    を備え、該歪みシード層が、所望の格子歪みを有する第２の支持基板上に形成される該ＩＩＩ族窒化物材料を含む歪みドナー構造から取り外される、歪み複合基板。
  15. 該歪みシード層が、半導体デバイス層を受け入れるように構成される該歪みシード層の表面上にＧａ面極性を含む、請求項１４に記載の歪み複合基板。
  16. 該歪みシード層が、半導体デバイス層を受け入れるように構成される該歪みシード層の表面上にＮ面極性を含む、請求項１４に記載の歪み複合基板。
  17. 該所望の格子歪みが、該歪みシード層上に形成すべき半導体デバイス層の格子定数に実質的に適合する該歪みシード層において格子定数を生じる、請求項１４に記載の歪み複合基板。
  18. 少なくとも１つの電子的要素、少なくとも１つの光子的要素、又はこれらの組み合わせを形成するように該歪み複合基板上に配置された半導体デバイス層を更に備える、請求項１４に記載の歪み複合基板。
JP2011541617A 2008-12-19 2008-12-19 歪み処理複合半導体基板及びそれを形成する方法 Withdrawn JP2012513113A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2008/003597 WO2010070377A1 (en) 2008-12-19 2008-12-19 Strain engineered composite semiconductor substrates and methods of forming same

Publications (1)

Publication Number Publication Date
JP2012513113A true JP2012513113A (ja) 2012-06-07

Family

ID=40949292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011541617A Withdrawn JP2012513113A (ja) 2008-12-19 2008-12-19 歪み処理複合半導体基板及びそれを形成する方法

Country Status (6)

Country Link
EP (1) EP2377153A1 (ja)
JP (1) JP2012513113A (ja)
KR (1) KR101226073B1 (ja)
CN (1) CN102246291B (ja)
SG (1) SG171714A1 (ja)
WO (1) WO2010070377A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017228577A (ja) * 2016-06-20 2017-12-28 株式会社アドバンテスト 化合物半導体装置の製造方法
JP2019507496A (ja) * 2016-01-20 2019-03-14 マサチューセッツ インスティテュート オブ テクノロジー キャリア基板上のデバイスの製造
JP2021019162A (ja) * 2019-07-23 2021-02-15 株式会社ディスコ 光デバイスの移設方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101659738B1 (ko) * 2010-07-08 2016-09-26 엘지이노텍 주식회사 발광 소자 제조방법
FR2978605B1 (fr) * 2011-07-28 2015-10-16 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice comprenant une couche fonctionnalisee sur un substrat support
KR102002898B1 (ko) 2012-09-04 2019-07-23 삼성전자 주식회사 반도체 버퍼 구조체 및 이를 포함하는 반도체 소자
CN106449368B (zh) * 2016-11-24 2020-05-12 清华大学 半导体结构以及制备方法
TWI701715B (zh) * 2017-06-06 2020-08-11 黃知澍 N-face III族/氮化物磊晶結構及其主動元件與其積體化之極性反轉製作方法
CN112585305B (zh) * 2018-08-09 2023-03-28 信越化学工业株式会社 GaN层叠基板的制造方法
CN112735944A (zh) * 2021-01-05 2021-04-30 西安电子科技大学 氮极性面GaN材料及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2871172B1 (fr) * 2004-06-03 2006-09-22 Soitec Silicon On Insulator Support d'epitaxie hybride et son procede de fabrication
US8334155B2 (en) * 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device
US7638410B2 (en) * 2005-10-03 2009-12-29 Los Alamos National Security, Llc Method of transferring strained semiconductor structure
JP5604102B2 (ja) * 2006-06-21 2014-10-08 独立行政法人科学技術振興機構 安熱法による成長で作製された、窒素面またはＭ面ＧａＮ基板を用いた光電子デバイスと電子デバイス

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019507496A (ja) * 2016-01-20 2019-03-14 マサチューセッツ インスティテュート オブ テクノロジー キャリア基板上のデバイスの製造
JP7201141B2 (ja) 2016-01-20 2023-01-10 マサチューセッツ インスティテュート オブ テクノロジー キャリア基板上のデバイスの製造
JP2017228577A (ja) * 2016-06-20 2017-12-28 株式会社アドバンテスト 化合物半導体装置の製造方法
JP7028547B2 (ja) 2016-06-20 2022-03-02 株式会社アドバンテスト 化合物半導体装置の製造方法
JP2021019162A (ja) * 2019-07-23 2021-02-15 株式会社ディスコ 光デバイスの移設方法
JP7253994B2 (ja) 2019-07-23 2023-04-07 株式会社ディスコ 光デバイスの移設方法
TWI846906B (zh) * 2019-07-23 2024-07-01 日商迪思科股份有限公司 光元件之移設方法

Also Published As

Publication number Publication date
KR101226073B1 (ko) 2013-01-25
EP2377153A1 (en) 2011-10-19
CN102246291A (zh) 2011-11-16
CN102246291B (zh) 2015-12-16
WO2010070377A1 (en) 2010-06-24
SG171714A1 (en) 2011-07-28
KR20110081331A (ko) 2011-07-13

Similar Documents

Publication Publication Date Title
US8679942B2 (en) Strain engineered composite semiconductor substrates and methods of forming same
KR101226073B1 (ko) 변형 조절된 복합 반도체 기판들 및 그의 형성 방법
JP7025773B2 (ja) 半導体基板本体及びその上の機能層を分離する方法
KR101236211B1 (ko) 선택되거나 제어된 격자 파라미터들을 갖는 반도체 물질층들을 이용하여 반도체 구조물들 또는 소자들을 제조하는 방법
JP5031365B2 (ja) エピタキシャル成長層の形成方法
JP5101263B2 (ja) 半導体ヘテロ構造
JP5907730B2 (ja) 低減した格子ひずみを備えた半導体材料、同様に包含する半導体構造体、デバイス、および、加工された基板を製造する方法
JP6028280B2 (ja) 半導体構造又は半導体素子を製造する方法
US10796905B2 (en) Manufacture of group IIIA-nitride layers on semiconductor on insulator structures
US8486771B2 (en) Methods of forming relaxed layers of semiconductor materials, semiconductor structures, devices and engineered substrates including same
US8481407B2 (en) Processes for fabricating heterostructures
JP2008153671A6 (ja) 半導体ヘテロ構造
US20120309172A1 (en) Epitaxial Lift-Off and Wafer Reuse
JP2007524222A (ja) エピタキシャル基板の製造方法
JP6831814B2 (ja) 複数のイオン注入を用いた窒化ガリウム基板の製造方法
JP2021536673A (ja) ダイヤモンド基板上の半導体、ダイヤモンド基板上の半導体の調製に使用する前駆体、およびその製造方法
JP2013247362A (ja) 半導体素子用薄膜貼り合わせ基板の製造方法
KR101459365B1 (ko) 층 수송을 위한 금속성 운반체를 포함하는 반도체 기판 및 이의 제조 방법
KR20130051232A (ko) 박막 접합 기판 및 그 제조방법
KR101914361B1 (ko) 복수의 이온 주입을 이용한 질화갈륨 기판의 제조 방법

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20130305