JP5101263B2 - 半導体ヘテロ構造 - Google Patents
半導体ヘテロ構造 Download PDFInfo
- Publication number
- JP5101263B2 JP5101263B2 JP2007325121A JP2007325121A JP5101263B2 JP 5101263 B2 JP5101263 B2 JP 5101263B2 JP 2007325121 A JP2007325121 A JP 2007325121A JP 2007325121 A JP2007325121 A JP 2007325121A JP 5101263 B2 JP5101263 B2 JP 5101263B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thickness
- sige
- strained
- composition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 38
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 59
- 229910052710 silicon Inorganic materials 0.000 claims description 51
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 47
- 239000010703 silicon Substances 0.000 claims description 47
- 239000000203 mixture Substances 0.000 claims description 42
- 229910052732 germanium Inorganic materials 0.000 claims description 37
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 33
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000003475 lamination Methods 0.000 claims 2
- 235000012431 wafers Nutrition 0.000 description 37
- 238000000034 method Methods 0.000 description 15
- 239000000463 material Substances 0.000 description 14
- 239000002243 precursor Substances 0.000 description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 6
- 125000004429 atom Chemical group 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910003465 moissanite Inorganic materials 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 229910003811 SiGeC Inorganic materials 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
- H01L29/151—Compositional structures
- H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
- H01L29/155—Comprising only semiconductor materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
- H01L21/02507—Alternating layers, e.g. superlattice
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/0251—Graded layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明は、第１の面内格子定数をもつ支持基板と、該支持基板上に形成されていて、格子緩和状態おいて第２の面内格子定数を上部にもつ緩衝構造と、および該緩衝構造上に形成された組成非傾斜層の多層積層とを備えた半導体ヘテロ構造に関するものである。
このようなヘテロ構造は、半導体材料の利用可能な層を取り外したあとのドナー・ウェーハのウェーハの再利用のために用いられるものであり、特許文献１によってよく知られている。この文献は例えば図７に示すような、シリコン支持基板１を備えているドナー・ウェーハ１６のようなウェーハ構造に関して記述している。この基板上にはゲルマニウムの組成がだんだんと増加する組成傾斜したＳｉＧｅ緩衝層２が形成されていて、緩衝層２上には格子緩和したＳｉＧｅ層３， ３’と歪シリコン層４，８とが交互に積層された多層積層が形成されることを特長としている。
緩衝層２は支持基板１と多層積層のいろいろな層の結晶構造間で格子定数ａlおよびａ2を調節して、それによって上部にある多層積層中の欠陥密度を低減する機能を持っている。この機能を達成するために、緩衝層２は支持基板１との界面では、支持基板１の格子定数ａlにほとんど一致する格子定数をもち、多層積層との界面では、緩衝層２に直接隣接する多層積層の層３の格子定数ａ2とほぼ一致する格子定数を持つ。
表面で良好な構造的緩和を実現し、格子定数の差に関連する欠陥を閉じ込めるために、緩衝層２の厚さはＧｅの表面濃度が３０％未満の場合には１から３μｍの範囲内に選ばれる。
格子緩和したＳｉＧｅ層３は緩衝層２のＧｅ濃度とほとんど同一の、約２０％のような、一様な濃度のＧｅ濃度と、通常は約０．５から１μｍの範囲の厚さとをもって形成される。
格子緩和したＳｉＧｅ層３上に形成される歪シリコン層４は格子緩和のための臨界膜厚を超えてはならない。Ｇｅの濃度が約２０％の格子緩和したＳｉＧｅの２つの層の間に挿入された歪Ｓｉで出来た層４に関しては、臨界膜厚は約２０ナノメートルのオーダーである。
用いられる多層積層は歪シリコン層４，８のような少なくとも２つの有用な層を形成するために十分な厚さを持っている。この有用層は取り外しが出来る。ドナー・ウェーハから取り外される前にこの有用層の露出した表面を平坦化するための別の材料も取り外される。この特許文献１に記述された例によれば、イオン注入によってドナー・ウェーハ内に脆弱部分を形成する工程と、ドナー・ウェーハを受け取り用ウェーハと接合する工程と、この接合されたウェーハ対を熱的および／または機械的処理或いは他の形のエネルギーを加える処理によって脆弱になった部分でそれを切り離す工程とを含む、いわゆるスマート・カット（登録商標）技術を用いて、有用層はドナー・ウェーハから切り離すことが出来る。
特許文献１に記載のプロセスの原理は層の切り離しとウェーハの再利用にとっては好適なものであるが、最上層の凹凸を十分に小さくするために多重の研磨工程を必要とする。実際に、研磨工程の回数を減らすと、ドナー・ウェーハ１６の最上層８の表面９の凹凸は２μｍｘ２μｍの走査面積上で７から１０ÅＲＭＳの範囲であり、それ故に公知のドナー・ウェーハ構造はスマート・カット（登録商標）工程にとって重要な直接ウェーハ接合工程には適さないことが示された。
それ故に本発明の目的は、より小さな表面凹凸をもつ上記のタイプの半導体ヘテロ構造を提供することである。
上記の目的は、該組成非傾斜層が歪み層であり、かつ、該歪み層が前記第１および第２の格子定数の中間の第３の面内格子定数を格子緩和状態において有する半導体材料からなる、歪を有する平坦化層を少なくとも１つ含んで構成されることを特徴とする、前記のタイプのヘテロ構造によって達成される。
本発明の半導体ヘテロ構造のようなもので構成されているドナー・ウェーハと受け取り用ウェーハの直接接合工程は、多層積層に少なくとも１つの歪を有する平坦化層を備え、その平坦化層の面内格子定数の値を第１と第２の格子定数値の中間になるように選択することによって、困難なく達成可能であるということは本発明に関する驚くべき発見である。このアイディアを用いれば、組成非傾斜の平坦化層の表面凹凸が下地の緩衝構造の表面凹凸に比べて低減するばかりでなく、この平坦化層の上に形成される多層積層の層もその利益を受けて、表面凹凸が低減する。その結果、半導体ヘテロ構造の最上層の表面凹凸は現状技術で作製されるヘテロ構造に比べて低減し、接合工程が容易になる。これは平坦化層の上に形成される多層積層の層が、下地の平坦化層の歪をもっているものの平坦な表面上に成長することによるものである。
この文脈において「面内格子定数」はさまざまな層の界面に実質的に平行な方向におけるさまざまな層の格子定数に対応していて、層が格子緩和状態において示す格子定数を指している。実際、格子定数は用いられる材料に依存するが、それが成膜される下層となる材料の性質にも依存することは知られている。以下に色々な層の格子定数の値を比較することが出来るように、格子定数はその層が格子緩和状態にある時の値を言うのが常であり、擬似格子整合成長或いはコメンシュレート成長という用語で知られるヘテロエピタキシャル条件下にある、格子歪みを受けた状態における値を言うのではない。界面は２つの格子定数で特徴付けられるので、上に記した条件は両方の格子定数に対して満たされるか、或いは一方だけで満たされる。ついでに、ヘテロ構造の最上層は必ずしも最終の層ではなく、格子が歪んでいるか緩和しているかに関わらず、更なる層がその上に備えられることもありうる。
本発明の好適なる実施例によれば、前記の緩衝構造は支持基板上に形成された少なくとも空間的に組成傾斜した緩衝層を備える。空間的に組成傾斜した緩衝層は、欠陥の密度を最小にするようにしながら、下地の支持基板と多層積層として成膜される材料の間を徐々に或いは階段的に格子定数を適合させるために用いられる。
本発明の好適なる例においては、前記の緩衝構造は組成傾斜した緩衝層上に形成された格子緩和した層を備える。組成傾斜した緩衝層の上の組成非傾斜の格子緩和した層は格子緩和した層上に形成される多層積層の層の結晶品質を改善する助けになる。
もし前記の格子緩和した層が組成傾斜したＳｉＧｅ緩衝層上に形成され、組成傾斜したＳｉＧｅ緩衝層の最大のゲルマニウム組成に一致するゲルマニウム組成を持つような格子緩和したＳｉＧｅ層であるときは更に有利である。組成傾斜した緩衝層の最上層にて得られるＧｅ濃度に一致する一定のＧｅ濃度をもつＳｉＧｅの組成非傾斜の格子緩和した層は出来上がる半導体ヘテロ構造の結晶品質を増進させるために特に好適である。
緩衝構造はゲルマニウム組成が増大していく組成傾斜したＳｉＧｅ緩衝層であり、前記の多層積層が、ＳｉＧｅ層が０％と、組成傾斜したＳｉＧｅ緩衝層の最大ゲルマニウム組成未満であるパーセンテージとの中間のゲルマニウム組成をもつ交互積層のＳｉＧｅ層を含んでいるのが好適である。このヘテロ構造は受け取り用ウェーハ即ち持ち運び用ウェーハ上へ転送するために必要な、非常に小さな表面凹凸をもった歪ＳｉＧｅおよび／またはＳｉ層を提供するものである。
特に、前記の多層積層はＳｉＧｅ平坦化層と歪シリコン層との交互積層からなるものである。この構造においては、ＳｉＧｅ平坦化層は、その上に形成される歪シリコン層が非常に良好な結晶性と、それ故に、非常に小さな表面凹凸を確実に持つようにするものである。
本発明の１つの有利な構成においては、前記の多層積層は最上層に歪シリコン層をもっている。この歪シリコン層は表面凹凸が非常に小さく、更なる表面平坦化の工程を行うことなく、持ち運び用ウェーハ或いは受け取り用ウェーハと呼ばれる他のウェーハと直接接合することが出来る。歪シリコン層は厚さが非常に薄く、それ故に、更なる表面平坦化工程を行うのに適さないゆえに、上記のことは特に有利なことである。
本発明の好適なる例では、前記の多層積層は格子緩和したＳｉＧｅ層上に形成されている第１の歪シリコン層を含んで構成され、前記の多層積層の他の層は該第１の歪シリコン層上に形成される。この構造では、該第１の歪シリコン層は、歪を有する平坦化層を含む多層積層の次の歪み層の成長のために、規定された歪を含むベースを提供するものである。
本発明の他の実施例では、前記の多層積層は格子緩和したＳｉＧｅ層上で、前記第１の歪シリコン層の下に形成された第１のＳｉＧｅ平坦化層を含んで構成され、多層積層の他の層は前記第１のＳｉＧｅ平坦化層上に形成される。この構造は前記第１の歪シリコン層とその上に形成される多層積層の他の層が平坦化層の平坦化された準表面上に成長でき、それゆえに優れた表面特性をもつという利点を持っている。
本発明の更なる例によると、前記の組成傾斜したＳｉＧｅ緩衝層の前記の最大のゲルマニウム組成は約２０％であり、前記のＳｉＧｅ平坦化層は約１１％から約１９．５％の範囲のゲルマニウム組成をもつ。この構造においては、構造の最上層の表面凹凸は２μｍｘ２μｍの走査面積内で１ÅＲＭＳ未満の値にまで低減できた。
特には、前記の多層積層の前記のＳｉＧｅ平坦化層のそれぞれは約２００Åから約６００Åの厚さをもつ。この範囲の厚さをもつ平坦化層は非常に小さな表面凹凸をもつ歪み層を形成するために特に安定な条件を提供する。
前記の多層積層の前記の歪シリコン層のそれぞれは約５０Åから約２５０Åの厚さをもつのが好適である。この範囲の厚さは十分に薄く、格子緩和を起こす厚さ以下であるが、この歪シリコン層を持ち運び用ウェーハまたは受け取り用ウェーハ上へ良好に転送するためには十分な厚さである。
本発明の別の変形例によれば、前記の組成傾斜したＳｉＧｅ緩衝層の前記の最大のゲルマニウム組成は約４０％である。この緩衝層は該緩衝層上に高歪み層を持つ多層積層を形成するためには特に好適である。これらの高歪み層は非常に良好な電子特性を示す。
支持基板がシリコン、サファイヤ、ＳｉＣ あるいはＧａＡｓを含んでいて、緩衝構造がＶ−Ｖ族、ｌｌｌ−Ｖ族あるいはｌｌ−Ｖｌ族の１原子合金に属している原子合金から形成される場合には、本発明は特に良好な応用の可能性を持つ。これらの材料にもとづいて、本発明は優れた表面特性の全てを持つさまざまな半導体ヘテロ構造となることができる。
多層積層の組成非傾斜層はＳｉ、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＩｎＰ、ＩｎＧａＡｓ、ＡｌＮ、ＩｎＮおよび／またはＧａＮを含んで構成するのが好適である。これらの半導体材料は本発明を用いて接合工程中に他のウェーハに困難なく転送することが出来るので、高品質の製品を作り出す、非常に高効率の転送技術が提供されることになる。
図１は本発明の１つの実施例による例示的半導体ヘテロ構造１０を概略的に示す。ヘテロ構造１０は支持基板１と、緩衝層２からなる緩衝構造と、格子緩和した層３と、その上に形成された多層積層２０とからなる。
図１に示した例では、支持基板１はシリコンウェーハである。本発明の他の実施例では、支持基板１はサファイヤ、ＳｉＣ或いはＧａＡｓのような材料からなるか、それらを含んで構成される。更には支持基板１の上部だけがシリコン，サファイヤ、ＳｉＣ，あるいはＧａＡｓからなる場合もある。
支持基板１は、少なくとも緩衝構造との界面の領域においては面内格子定数ａlをもつ。
緩衝層２は、図１では、段々と増加するゲルマニウム組成をもつ、少なくとも空間的に組成傾斜したＳｉ1-xＧｅx緩衝層であり、格子緩和状態にある最上部では第２の面内格子定数ａ2をもつ。Ｓｉ1-xＧｅx緩衝層（ＳｉＧｅ緩衝層）はシリコン支持基板１上にエピタキシャル成長されるのが好適である。図示された例では、緩衝層２は２つの化合物すなわちシリコンとゲルマニウムからなり、その組成濃度は緩衝層２の厚さ方向に変化する。このようにすることによって、組成傾斜した緩衝層２内の格子定数はゆっくりと変化する。例えばシリコン基板１側の界面では格子定数が下地のシリコン基板１のそれと一致するようにｘ＝０でスタートする。それからゲルマニウム濃度はほぼ２０％まで増大し、それにつれて面内格子定数は大きくなる。しかしながら、最終的ゲルマニウム濃度は、例えば３０％または４０％となるように自由に選択でき、１００％に達することも可能である。
緩衝層２の成長は、例えばエピタキシャル装置の中で標準のプロセス条件を用いた化学気相成膜のような現状技術を用いて達成できる。シリコン・ゲルマニウムの成膜のために適した前駆体ガスは、例えばＳｉＨ4、Ｓｉ3Ｈ8、Ｓｉ2Ｈ6、ＤＣＳあるいはＴＣＳおよびＧｅＨ4、ＧｅＨ3Ｃｌ、ＧｅＨ2Ｃ１2、ＧｅＨＣ１3あるいはＧｅＣ１4を含み、キャリアガスとしてはＨ2が一緒に用いられる。前駆体ガスとその分解温度に依存して成膜温度が表１に見られるように選択される。この表はゲルマニウム組成が約２０％までのＳｉ1-xa2Ｇｅxa2の成長に適したいくつかの可能な例を表している。組成傾斜はＳｉおよび／またはＧｅの前駆体の量を調節することによって達成できる。代替手段として、成膜は分子線エピタキシー法を用いて行うことが出来る。
図に明示はされてはいないが次の工程では、化学機械研磨（ＣＭＰ）を含んで構成される表面処理が行われ、組成傾斜したＳｉ1-xa2Ｇｅxa2緩衝層２上または引き続く層３上の表面の凹凸が走査面積２μｍｘ２μｍに対して約１．３ÅＲＭＳの凹凸をもつ表面が得られる。そこで達成された構造は熱処理工程をうける。即ち、弗化水素酸ＨＦに浸漬して、水素Ｈ2中約３分、約８００から８５０℃の範囲の温度で加熱される。この工程は緩衝層２の表面から酸化物を除去するために用いられるが、熱処理工程は表面凹凸を約２．６ÅＲＭＳまで増大させることになる。
緩衝層２は支持基板１と緩衝層２の上にある半導体構造のいろいろな層の結晶構造間で格子定数ａlとａ2を調整して、それにより上部の多層積層中の欠陥の密度を低減する機能を持っている。この機能を達成するために、緩衝層２は支持基板１との界面では支持基板１の格子定数ａlにほぼ同一の格子定数をもち、多層積層との界面では緩衝層２に直接隣接する格子緩和した層３の格子定数ａ2とほぼ同一の格子定数をもつ。
本発明の他の変形例では、緩衝層２は支持基板１との界面から出発してｘが０から１まで変わるＡｌxＧａ1-xＮからなることが出来る。本発明の更なる、不図示の実施例においては、緩衝層２は組成非傾斜層であってもよいし、及び／またはＳｉ或いはＧｅを含んで構成されてもよく、或いはＧａＡｓ、ＩｎＰ、ＩｎＧａＡｓ、ＡｌＮ、ＩｎＮ、あるいはＧａＮなどのＶ−Ｖ族、ｌｌｌ−Ｖ族、或いはｌｌ−Ｖｌ族のような１原子合金に属する原子合金から形成されてもよい。
格子緩和した層３は図１では格子緩和したＳｉＧｅ層３であり、下地の組成傾斜したＳｉＧｅ緩衝層２の中の最高のゲルマニウム量に一致するゲルマニウム量を持っている。示された例では、Ｇｅ量は約２０％である。本発明の他の実施例では格子緩和したＳｉＧｅ層３のＧｅ濃度はこのパーセンテージとは異なることがある。本発明の更にほかの実施例では、格子緩和した層３は省略でき、それ故、多層積層２０が緩衝層２上に直接形成される。
図１の実施例においては、歪シリコン層４が格子緩和した層３上に形成される。歪シリコン層の代わりに、他のいかなる組成非傾斜の歪ＳｉＧｅ層を格子緩和した層３上に形成することも出来る。
ＳｉＧｅあるいはＳｉにかわって、多層積層２０の組成非傾斜層はＳｉ、Ｇｅ、ＳｉＧｅ、ＳｉＧｅＣ、ＧａＡｓ、ＩｎＰ、ＩｎＧａＡｓ、ＡｌＮ、ＩｎＮおよび／またはＧａＮを含んで構成されてもよい。
図１を参照すると、組成非傾斜の歪ＳｉＧｅ平坦化層５が歪シリコン層４上に形成される。歪を有する平坦化層５は平坦化層５が格子緩和状態にて第３の面内格子定数ａ3をもつようなＧｅ濃度を含んで構成される。第３の格子定数ａ3は支持基板１の前記第１の格子定数ａ1と緩衝層２の最上層の前記第２の格子定数ａ2の中間の値である。
この平坦化層５はシリコンとゲルマニウムの同じ化合物の一定の組成を持って、ただし緩衝層２の最上部の最終層の組成とは異なる組成Ｓｉ1-xa3Ｇｅxa3をもって成長される。同じ化合物を持っているので、各化合物に対して供給される前駆体ガスの量を除いては、本質的には同じ成長条件を選ぶことが出来る。緩衝層２と格子整合してはいない平坦化層５および更なる層の全ての厚さは臨界膜厚未満でなければならない。これはこの厚さ以上になると発生する転位やその他の欠陥の核生成を防ぐためである。臨界膜厚の値は緩衝層２と平坦化層５との間のＧｅ濃度の差に依存し、成膜温度にも依存する。最良の結果は平坦化層５の厚さが１，０００Å未満、具体的には約２００Åから６００Åまでの範囲の厚さ、更に具体的には約４００Åの厚さに対して達成された。平坦化層５の組成は、この層５の面内格子定数ａ3が緩衝層２の最終層の面内格子定数ａ2より小さくなるように選ばれる。この例では緩衝層２の最上部のゲルマニウム組成は２０％であるので、平坦化層５の適当なパーセンテージはゲルマニウムが１１％から１９．５％であり、特には１７．５％である。緩衝層２のＧｅが４０％のときは平坦化層５のＧｅ濃度は３５％と３９．５％の間である。
図１の多層積層２０は交互積層のＳｉＧｅ層からなっている。該ＳｉＧｅ層はゲルマニウム量として０％と組成傾斜したＳｉＧｅ緩衝層２の最大のゲルマニウム量より少ないパーセンテージとの中間の値を持っている。具体的には多層積層２０は歪ＳｉＧｅ層５，５’，５’’，５’’’と歪シリコン層４，４’，４’’，４’’’，６との交互積層からなっている。
図示された例では、組成傾斜したＳｉＧｅ緩衝層２の最大のゲルマニウム量は約２０％であり、前記のＳｉＧｅ平坦化層５，５’，５’’，５’’’は約１１から約１９％の範囲のゲルマニウム量を持つ。
多層積層２０の前記のＳｉＧｅ平坦化層５，５’，５’’，５’’’のそれぞれは約２００Åから約６００Åの範囲の厚さをもち、前記多層積層２０の前記の歪シリコン層４，４’’，４’’’，６のそれぞれは約５０Åから約２５０Åの範囲の厚さをもち、前記の多層積層２０は約１，０００Åから約３，４００Åの範囲の厚さをもつ。
具体的な例では、多層積層２０のＳｉＧｅ平坦化層５，５’，５’’，５’’’は約４００Åの厚さを持ち、歪シリコン層４，４’’，４’’’，６は約２００Åの厚さを持ち、多層積層２０の全体は約２，６００Åの厚さをもつ。
図１における平坦化層５と歪シリコン層４’との間の既に埋め込まれた界面は２．５ÅＲＭＳ未満、特には２．０ÅＲＭＳ未満、さらに特には１．８ÅＲＭＳ未満の凹凸をもっているということは注目すべきである。
多層積層構造２０の最上部の歪シリコン層６はその表面７の凹凸は非常に小さい。図示した例では半導体ヘテロ構造１０の表面凹凸は２μｍｘ２μｍの走査面積内で１Å以下である。更なる変形例によれば、歪シリコン層６の代わりに最上層としてＧｅ, Ｓｉ1-yＧｅyあるいはＳｉＧｅＣの層を成長しても良い。
半導体ヘテロ構造を作製するための本発明の方法の他の実施例によれば、組成非傾斜の平坦化層５の成長中は、緩衝層２の形成中に用いられる成長温度よりも低い成長温度が用いられる。組成非傾斜のＳｉ1-xＧｅx層５の成長温度は組成傾斜した緩衝層２の成長温度よりも約５０℃から約５００℃低くなるように選ばれる。緩衝層２の成長期間中は高い成長速度を確保するために高い成膜温度を探すのが通常であるが、組成非傾斜層５の成長温度を低く選ぶことによって、たとえ成長速度は低くなっても、Ｓｉ1-xＧｅx緩衝層２の表面の、山の部分よりも谷の部分に材料を優先的に成膜することが可能である。その結果、平坦化が起こる。この効果は、第１の実施例において適用された、より小さな面内格子定数を持つという既に説明した利点につけ加えるべき利点である。このように、半導体へテロ構造１０およびまた格子歪みシリコン層６である最上層７の平坦化の一層の改善が起こる。
実際、成長温度が高いと、到達する原子の全熱エネルギーが高く、原子が成膜される表面のエネルギーである表面エネルギーは無視できるようになるので、平坦化には積極的な影響を及ぼすことはない。しかしながらこの例のように熱エネルギーが比較的低いと、谷に原子が成膜することによって全表面が小さくなりエネルギー利得が観測されるようになり、表面エネルギーが積極的な影響力を持つことになる。このように、この場合には表面の平坦化が生じる。しかしながら、もし温度が低すぎると、熱エネルギーが十分ではなくなり、到達した原子が谷の中の好適な核形成サイトにまで移動して表面エネルギーを低減することができない。
本発明のこの変形例を用いると、表面凹凸特性は埋込界面でも、また最上層６の表面７でも両方とも改善される。緩衝層２のベーク後の凹凸が約２．６ÅＲＭＳの程度である場合に、約２００Åの厚さの格子歪みシリコン層６については１．１５ÅＲＭＳという表面凹凸値が達成された。組成非傾斜層５と格子歪みシリコン層６の間の埋込界面でも１．８ÅＲＭＳ未満及び１ÅＲＭＳという低い、改良された凹凸値を持っていた。
実際に用いられる有利な温度範囲は層の材料に依存し、例えばＳｉ1-xＧｅx層に対してはゲルマニウムの量、用いる前駆体ガス、および層厚に依存する。表２は平坦化層５に対する好適なる温度をＳｉ1-xＧｅxにおけるゲルマニウムのパーセンテージの関数として示す。
平坦化層５のＣＶＤ成膜に対して、前駆体をその分解温度が表２に示した温度領域よりも低いか、少なくともその近くとなるように選ばなければならない。その結果、平坦化層５の成長に対しては緩衝層２とは異なる前駆体を用いるか、或いは用いる必要があるということが起こる。
図２は本発明の別の例示目的の実施例による別の半導体ヘテロ構造１１を概略的に示す。半導体ヘテロ構造１１の図１の半導体ヘテロ構造との違いは平坦化層５が格子緩和した層３の直接上に成長される点である。半導体ヘテロ構造１１の支持基板１、緩衝層２、格子緩和した層３および多層積層２１の色々な層の特性に関しては図１の半導体構造１０における対応する層の記述を参照されたい。
図１および２における例示目的の半導体ヘテロ構造１０および１１は本発明の基本原理を実証するために、即ち、歪み層が、支持基板１に関する第１の格子定数ａlと緩衝層２に関する第２の格子定数ａ2との中間であるところの、格子緩和状態で第３の面内格子定数ａ3をもつ半導体材料からなる、歪を有する平坦化層を少なくとも１つ含んでいることを特徴とする該歪み層である組成非傾斜層を持つ多層積層を提供するために示されているだけであるということを注意すべきである。中の配置、厚さおよび層の数は本発明のそれぞれの実施例に依存して変えることができる。
半導体ヘテロ構造１１は図１の半導体ヘテロ構造１０と同様に最上層６の表面７で同様に凹凸が少ない。
それ故に、半導体構造１０，１１は、以下に記述するように、半導体構造１０，１１から有用な層を切り離すために、持ち運び用ウェーハまたは受け取り用ウェーハと直接ウェーハ接合するのに非常に好適である。
図３は注入工程中の図２の実施例を概略的に示す。示された例ではイオン注入は半導体ヘテロ構造１１内を多層積層２１の色々な層を通して平坦化層５’まで行われる。本発明の他の、不図示の実施例では、別の注入深さが選ばれる。
注入は所定のドーズとエネルギーを持った、例えば水素イオン或いは他の希ガスのような原子種１２を注入することによって行われる。注入によって脆弱化面１３が平坦化層５’内に形成される。本発明の他の変形例では、所定の分離面或いは脆弱化面１３が層５’’’，５’’，５’，５，４’’’，４’’，４’のどれか１つの中に、或いはこれらの中の２つの層の界面に位置するように注入条件を選ぶことが出来る。いずれの場合も脆弱化面１３は、半導体ヘテロ構造１０, １１から転送される有用な最上層６の下であり、かつドナー構造を再生するための助けとして用いることになる歪み層４の上に位置することになる。
図４は持ち運び用ウェーハ１４との接合工程のあとの図３の実施例を概略的に示す。半導体ヘテロ構造１１の表面凹凸が非常に小さいので、困難なことはなく、接合の前に表面７を平坦化する必要もなく、その表面７で持ち運び用ウェーハ１４と直接接合が出来る。
本発明の別の実施例では、接合工程のまえに持ち運び用ウェーハ１４上および／または本発明の半導体ヘテロ構造１０,１１上に絶縁層を形成することも出来る。絶縁層は自然にできる絶縁物、或いは成長によって形成された絶縁物、或いは持ち運び用ウェーハ１４の酸化によって形成されたものである。
そこで、熱的および／または機械的な処理或いは他のタイプのエネルギーを図４に示した注入と接合された構造に加えると、所定の脆弱化面１３に沿ってこの構造が分離することになる。例えば、図４に示したドナー・ウェーハと持ち運び用ウェーハの複合体はそこで（不図示の）炉内に置かれ、加熱されると所定の分離面１３が脆弱になり、ついにはドナー・ウェーハ１０,１１の残りの部分が切り離されることになる。
図５は分離工程のあとの図４の実施例の分離部分を概略的に示す。
次に、多層積層２１の不要な層５’’’’，４’’’、５’’’、４’’，５’’，４’，５’が、好適にはエッチングによって除去される。もし不要な層５’’’’，４’’’，５’’’，４’’，５’’，４’，５’がＳｉＧｅのような、一般的に１つの材料からなる場合には、これらの層は１回のエッチング工程で除去できる。もし不要な層５’’’’，４’’’，５’’’，４’’，５’’，４’，５’がＳｉＧｅと歪シリコンのような異なる材料からなる場合には、これらの層を除去するために何回かのエッチング工程を行う必要がある。
また、層１，２，３，５および、存在していれば４の層から形成される本構造の層の残留部分はエッチストップの歪み層４に関してして選択的に除去される。これにより更なるドナー基板の準備のためのドナー・ウェーハの再生が出来る。
図６は平坦化層を除去した後の図５の実施例を概略的に示す。出来あがった構造は持ち運び用ウェーハ１４とその上に形成された有用層６とからなる。
改良された表面凹凸特性を持つ基板を有して電気的或いは光学的特性の向上が達成できるので、本発明の半導体ヘテロ構造１０,１１を半導体デバイスに用いると有利である。
Claims (3)
- 半導体ヘテロ構造であって
第１の面内格子定数（ａ1）をもつ支持基板（１）であって、少なくとも最上部がシリコンである支持基板と、
該支持基板（１）上にエピタキシャルに形成されていて、格子緩和状態において第２の面内格子定数（ａ2）を上部にもつ、ゲルマニウム組成がゼロ％から２０％まで増大していく組成傾斜したＳｉＧｅ緩衝層であって、前記ＳｉＧｅ緩衝層の表面は、化学機械研磨が行われ、弗化水素酸に浸漬し水素Ｈ２中３分、８００℃から８５０℃の範囲の温度で加熱され、表面の組成がＳｉ０．８Ｇｅ０．２である前記組成傾斜したＳｉＧｅ緩衝層と、
該組成傾斜したＳｉＧｅ緩衝層上に形成され、ゲルマニウム組成が０％と前記組成傾斜したＳｉＧｅ緩衝層の最大ゲルマニウム組成未満であるパーセンテージとの中間にあるゲルマニウム組成を持つ歪ＳｉＧｅ平坦化層（５，５’，５’’，５’’’，５’’’’）と、歪シリコン層（４，４’，４’’，４’’’，６）との交互積層と、
を備え、
前記交互積層は、臨界膜厚未満の厚さの前記歪シリコン層が形成され、該歪ＳｉＧｅ平坦化層が前記第１および第２の面内格子定数（ａ1，ａ2）の中間の第３の面内格子定数（ａ3）を格子緩和状態において有し、かつ、１１％から１９．５％の範囲のゲルマニウムの組成をもつ臨界膜厚未満の厚さの該歪ＳｉＧｅ平坦化層が形成され、その後、５０Åから２５０Åの範囲の厚さの歪シリコン層と２００Åから６００Åの範囲の厚さの歪ＳｉＧｅ平坦化層が交互に３回積層され、最上部に、５０Åから２５０Åの範囲の厚さの歪シリコン層が形成されたことを特徴とする半導体ヘテロ構造。 - 半導体ヘテロ構造であって
第１の面内格子定数（ａ1）をもつ支持基板（１）であって、少なくとも最上部がシリコンである支持基板と、
該支持基板（１）上にエピタキシャルに形成されていて、格子緩和状態において第２の面内格子定数（ａ2）を上部にもつ、ゲルマニウム組成がゼロ％から４０％まで増大していく組成傾斜したＳｉＧｅ緩衝層であって、前記ＳｉＧｅ緩衝層の表面は、化学機械研磨が行われ、弗化水素酸に浸漬し水素Ｈ２中３分、８００℃から８５０℃の範囲の温度で加熱され、表面の組成がＳｉ０．６Ｇｅ０．４である前記組成傾斜したＳｉＧｅ緩衝層と、
該組成傾斜したＳｉＧｅ緩衝層上に形成され、ゲルマニウム組成が０％と前記組成傾斜したＳｉＧｅ緩衝層の最大ゲルマニウム組成未満であるパーセンテージとの中間にあるゲルマニウム組成を持つ歪ＳｉＧｅ平坦化層（５，５’，５’’，５’’’，５’’’’）と、歪シリコン層（４，４’，４’’，４’’’，６）との交互積層と、
を備え、
前記交互積層は、臨界膜厚未満の厚さの前記歪シリコン層が形成され、前記第１および第２の面内格子定数（ａ1，ａ2）の中間の第３の面内格子定数（ａ3）を格子緩和状態において有し、かつ、３５％から３９．５％の範囲のゲルマニウムの組成をもつ臨界膜厚未満の厚さの該歪ＳｉＧｅ平坦化層が形成され、その後、５０Åから２５０Åの範囲の厚さの歪シリコン層と２００Åから６００Åの範囲の厚さの歪ＳｉＧｅ平坦化層が交互に３回積層され、最上部に、５０Åから２５０Åの範囲の厚さの歪シリコン層が形成されたことを特徴とする半導体ヘテロ構造。 - 前記交互積層の厚さは１０００Åから３４００Åの範囲であることを特徴とする、請求項１または２に記載の半導体ヘテロ構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP06291955A EP1933384B1 (en) | 2006-12-15 | 2006-12-15 | Semiconductor heterostructure |
| EP06291955.0 | 2006-12-15 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2008153671A JP2008153671A (ja) | 2008-07-03 |
| JP2008153671A6 JP2008153671A6 (ja) | 2008-09-25 |
| JP5101263B2 true JP5101263B2 (ja) | 2012-12-19 |
Family
ID=38016685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007325121A Active JP5101263B2 (ja) | 2006-12-15 | 2007-12-17 | 半導体ヘテロ構造 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7544976B2 (ja) |
| EP (1) | EP1933384B1 (ja) |
| JP (1) | JP5101263B2 (ja) |
| KR (1) | KR100934039B1 (ja) |
| CN (1) | CN101207016B (ja) |
| SG (1) | SG144032A1 (ja) |
| TW (1) | TWI354319B (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1763069B1 (en) * | 2005-09-07 | 2016-04-13 | Soitec | Method for forming a semiconductor heterostructure |
| EP1933384B1 (en) * | 2006-12-15 | 2013-02-13 | Soitec | Semiconductor heterostructure |
| US7998835B2 (en) * | 2008-01-15 | 2011-08-16 | Globalfoundries Singapore Pte. Ltd. | Strain-direct-on-insulator (SDOI) substrate and method of forming |
| TWI457984B (zh) * | 2008-08-06 | 2014-10-21 | Soitec Silicon On Insulator | 應變層的鬆弛方法 |
| US20100044827A1 (en) * | 2008-08-22 | 2010-02-25 | Kinik Company | Method for making a substrate structure comprising a film and substrate structure made by same method |
| JP5810718B2 (ja) * | 2011-03-18 | 2015-11-11 | 富士ゼロックス株式会社 | シリコン層転写用基板及び半導体基板の製造方法 |
| US9105469B2 (en) * | 2011-06-30 | 2015-08-11 | Piquant Research Llc | Defect mitigation structures for semiconductor devices |
| DE102011107657A1 (de) * | 2011-07-12 | 2013-01-17 | Nasp Iii/V Gmbh | Monolithische integrierte Halbleiterstruktur |
| FR2995447B1 (fr) | 2012-09-07 | 2014-09-05 | Soitec Silicon On Insulator | Procede de separation d'au moins deux substrats selon une interface choisie |
| CN103066157B (zh) * | 2013-01-07 | 2016-03-30 | 中国科学院上海微系统与信息技术研究所 | 一种降低InP基InGaAs异变材料表面粗糙度的方法 |
| US9490123B2 (en) * | 2014-10-24 | 2016-11-08 | Globalfoundries Inc. | Methods of forming strained epitaxial semiconductor material(S) above a strain-relaxed buffer layer |
| US9577042B1 (en) * | 2015-08-13 | 2017-02-21 | Globalfoundries Inc. | Semiconductor structure with multilayer III-V heterostructures |
| US9685456B2 (en) * | 2015-09-04 | 2017-06-20 | Stmicroelectronics, Inc. | Method for manufacturing a transistor having a sharp junction by forming raised source-drain regions before forming gate regions and corresponding transistor produced by said method |
| US9484439B1 (en) | 2015-09-21 | 2016-11-01 | International Business Machines Corporation | III-V fin on insulator |
| JP6493197B2 (ja) * | 2015-12-18 | 2019-04-03 | 株式会社Sumco | シリコンゲルマニウムエピタキシャルウェーハの製造方法およびシリコンゲルマニウムエピタキシャルウェーハ |
| JP7158842B2 (ja) * | 2017-01-23 | 2022-10-24 | アイメック・ヴェーゼットウェー | パワーエレクトロニクス装置用のｉｉｉ－ｎ系基板およびその製造方法 |
| KR102618207B1 (ko) * | 2022-07-01 | 2024-01-02 | 주식회사 비아트론 | 에피택시 공정을 이용한 반도체 소자 제조 방법 및 이를 위한 제조 장치 |
| WO2024005276A1 (ko) * | 2022-07-01 | 2024-01-04 | 주식회사 비아트론 | 에피택시 공정을 이용한 반도체 소자 제조 방법 및 이를 위한 제조 장치 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1168147C (zh) * | 1999-01-14 | 2004-09-22 | 松下电器产业株式会社 | 半导体结晶的制造方法 |
| JP3516623B2 (ja) * | 1999-01-14 | 2004-04-05 | 松下電器産業株式会社 | 半導体結晶の製造方法 |
| JP4212228B2 (ja) * | 1999-09-09 | 2009-01-21 | 株式会社東芝 | 半導体装置の製造方法 |
| JP4207548B2 (ja) * | 2002-11-28 | 2009-01-14 | 株式会社Ｓｕｍｃｏ | 半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ |
| JP4296726B2 (ja) * | 2001-06-29 | 2009-07-15 | 株式会社Ｓｕｍｃｏ | 半導体基板の製造方法及び電界効果型トランジスタの製造方法 |
| JP3970011B2 (ja) * | 2001-12-11 | 2007-09-05 | シャープ株式会社 | 半導体装置及びその製造方法 |
| AU2003274922A1 (en) * | 2002-08-23 | 2004-03-11 | Amberwave Systems Corporation | Semiconductor heterostructures having reduced dislocation pile-ups and related methods |
| WO2004061944A1 (en) * | 2003-01-07 | 2004-07-22 | S.O.I.Tec Silicon On Insulator Technologies | Recycling of a wafer comprising a multi-layer structure after taking-off a thin layer |
| US7217949B2 (en) * | 2004-07-01 | 2007-05-15 | International Business Machines Corporation | Strained Si MOSFET on tensile-strained SiGe-on-insulator (SGOI) |
| JP2006080278A (ja) * | 2004-09-09 | 2006-03-23 | Toshiba Ceramics Co Ltd | 歪みシリコンウエハおよびその製造方法 |
| KR100601976B1 (ko) * | 2004-12-08 | 2006-07-18 | 삼성전자주식회사 | 스트레인 실리콘 온 인슐레이터 구조체 및 그 제조방법 |
| EP1933384B1 (en) * | 2006-12-15 | 2013-02-13 | Soitec | Semiconductor heterostructure |
-
2006
- 2006-12-15 EP EP06291955A patent/EP1933384B1/en active Active
-
2007
- 2007-02-08 US US11/672,663 patent/US7544976B2/en active Active
- 2007-10-12 TW TW096138302A patent/TWI354319B/zh active
- 2007-11-13 KR KR1020070115542A patent/KR100934039B1/ko active IP Right Grant
- 2007-11-15 SG SG200717773-6A patent/SG144032A1/en unknown
- 2007-12-17 CN CN2007101996984A patent/CN101207016B/zh active Active
- 2007-12-17 JP JP2007325121A patent/JP5101263B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US7544976B2 (en) | 2009-06-09 |
| TWI354319B (en) | 2011-12-11 |
| JP2008153671A (ja) | 2008-07-03 |
| KR20080055624A (ko) | 2008-06-19 |
| SG144032A1 (en) | 2008-07-29 |
| TW200826160A (en) | 2008-06-16 |
| EP1933384A1 (en) | 2008-06-18 |
| CN101207016A (zh) | 2008-06-25 |
| KR100934039B1 (ko) | 2009-12-28 |
| EP1933384B1 (en) | 2013-02-13 |
| US20080142844A1 (en) | 2008-06-19 |
| CN101207016B (zh) | 2012-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5101263B2 (ja) | 半導体ヘテロ構造 | |
| JP2008153671A6 (ja) | 半導体ヘテロ構造 | |
| JP5068635B2 (ja) | 半導体ヘテロ構造を作製する方法 | |
| US10833186B2 (en) | Gallium nitride epitaxial structures for power devices | |
| JP4907256B2 (ja) | 半導体ヘテロ構造、および半導体ヘテロ構造を形成する方法 | |
| US7276428B2 (en) | Methods for forming a semiconductor structure | |
| JP2008141206A6 (ja) | 半導体ヘテロ構造を作製する方法 | |
| US8679942B2 (en) | Strain engineered composite semiconductor substrates and methods of forming same | |
| TWI269371B (en) | A method of preparation of an epitaxial substrate | |
| TW200824037A (en) | GaN donor substrate with a N surface and a Ga surface | |
| CN102246291B (zh) | 应变改造复合半导体基片和其形成方法 | |
| CN107667416B (zh) | 制造绝缘体上半导体的方法 | |
| JP6831814B2 (ja) | 複数のイオン注入を用いた窒化ガリウム基板の製造方法 | |
| JP2006319310A (ja) | 積層層構造およびその形成方法 | |
| JP4213896B2 (ja) | 半導体基板の製造方法 | |
| US7767548B2 (en) | Method for manufacturing semiconductor wafer including a strained silicon layer | |
| KR100797210B1 (ko) | 다층구조의 제조방법 | |
| WO2023127249A1 (ja) | 高特性エピタキシャル成長用基板とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111026 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111031 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111128 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120628 |
|
| RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20120629 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120629 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120720 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120828 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120831 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120918 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120926 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5101263 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |