JP5810718B2 - シリコン層転写用基板及び半導体基板の製造方法 - Google Patents
シリコン層転写用基板及び半導体基板の製造方法 Download PDFInfo
- Publication number
- JP5810718B2 JP5810718B2 JP2011167678A JP2011167678A JP5810718B2 JP 5810718 B2 JP5810718 B2 JP 5810718B2 JP 2011167678 A JP2011167678 A JP 2011167678A JP 2011167678 A JP2011167678 A JP 2011167678A JP 5810718 B2 JP5810718 B2 JP 5810718B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- substrate
- transfer
- compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02376—Carbon, e.g. diamond-like carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
Description
本発明は、シリコン層転写用基板及び半導体基板の製造方法に関するものである。
シリコン（Ｓｉ）基板上に形成したシリコン層を他の基板に転写してシリコン層を有する半導体基板を製造する方法がある。このように基板上に形成した単結晶シリコンを他の基板に転写する方法として、例えば、Ｓｉ／ＳｉＧｅ／Ｓｉ基板となる積層構造からＳｉＧｅ層を犠牲層として剥離転写する方法がある。
例えば、シリコン基板の上にＳｉＧｅ層を設け、更に歪シリコン層を形成した基板から歪シリコン層を他の基板（シリコン基板）に転写する方法が提案されている（特許文献１〜３参照）。
特許文献１では、多孔質なＳｉＧｅ層を形成することが開示されている。
特許文献２では、水素のイオン注入を２度行い、第一のイオン注入ではＳｉＧｅ層の歪緩和を行い、第二のイオン注入では基板剥離のための注入を行うことが開示されている。
特許文献３では、犠牲層となるＳｉＧｅ層に溶液の浸入穴を形成し、エッチング液を供給することが開示されている。
特許文献１では、多孔質なＳｉＧｅ層を形成することが開示されている。
特許文献２では、水素のイオン注入を２度行い、第一のイオン注入ではＳｉＧｅ層の歪緩和を行い、第二のイオン注入では基板剥離のための注入を行うことが開示されている。
特許文献３では、犠牲層となるＳｉＧｅ層に溶液の浸入穴を形成し、エッチング液を供給することが開示されている。
本発明は、欠陥の少ない転写用シリコン層を有するシリコン層転写用基板を提供することを目的とする。
上記課題は、以下の手段により解決される。
請求項１に係る発明は、 第１の基板であるシリコン基板と、
前記シリコン基板上に配置された犠牲層であって、シリコンと、ゲルマニウム及び炭素から選ばれる少なくとも一種の元素との化合物からなる少なくとも１層のシリコン化合物層を有し、該犠牲層を構成する化合物層が全て臨界膜厚以下の厚みを有する犠牲層と、 前記犠牲層上に配置されたシリコン層であって、第２の基板に転写される転写用シリコン層と、を備え、
前記シリコン基板及び前記シリコン層の少なくとも一方に前記犠牲層に通じる溝又は穴が設けられており、
前記犠牲層が、前記シリコン化合物層として、シリコンとゲルマニウムとの化合物からなる第１のシリコン化合物層と、シリコンと炭素との化合物からなる第２のシリコン化合物層とが交互に積層された積層構造を有するシリコン層転写用基板。
請求項２に係る発明は、 第１の基板であるシリコン基板と、
前記シリコン基板上に配置された犠牲層であって、シリコンと、ゲルマニウム及び炭素から選ばれる少なくとも一種の元素との化合物からなる少なくとも１層のシリコン化合物層を有し、該犠牲層を構成する化合物層が全て臨界膜厚以下の厚みを有する犠牲層と、 前記犠牲層上に配置されたシリコン層であって、第２の基板に転写される転写用シリコン層と、を備え、
前記シリコン基板及び前記シリコン層の少なくとも一方に前記犠牲層に通じる溝又は穴が設けられており、
前記犠牲層が、シリコンとゲルマニウム又は炭素との化合物からなるシリコン化合物層と、前記転写用シリコン層とは別のシリコン層とが交互に積層されており、前記シリコン化合物層が前記転写用シリコン層と接触する積層構造を有するシリコン層転写用基板。
請求項３に係る発明は、 第１の基板であるシリコン基板と、
前記シリコン基板上に配置された犠牲層であって、シリコンと、ゲルマニウム及び炭素から選ばれる少なくとも一種の元素との化合物からなる少なくとも１層のシリコン化合物層を有し、該犠牲層を構成する化合物層が全て臨界膜厚以下の厚みを有する犠牲層と、 前記犠牲層上に配置されたシリコン層であって、第２の基板に転写される転写用シリコン層と、を備え、
前記シリコン基板及び前記シリコン層の少なくとも一方に前記犠牲層に通じる溝又は穴が設けられており、
前記犠牲層が、シリコンとゲルマニウム又は炭素との化合物からなるシリコン化合物層と、化合物半導体層とが交互に積層されており、前記シリコン化合物層が前記転写用シリコン層と接触する積層構造を有するシリコン層転写用基板。
請求項４に係る発明は、 前記化合物半導体層が、ガリウム及び燐からなる化合物半導体層である請求項３に記載のシリコン層転写用基板。
請求項５に係る発明は、 請求項１〜請求項４のいずれか一項に記載のシリコン層転写用基板を用意する工程と、 前記シリコン層転写用基板の転写用シリコン層に第２の基板を接着させて複合基板とする工程と、
前記犠牲層をエッチングするためのエッチング液を前記複合基板に接触させ、前記溝又は穴を通じて前記犠牲層の少なくとも一部を除去する工程と、
前記犠牲層の少なくとも一部を除去した前記複合基板から、前記転写用シリコン層が転写された前記第２の基板を分離する工程と、
を有する半導体基板の製造方法。
請求項１に係る発明は、 第１の基板であるシリコン基板と、
前記シリコン基板上に配置された犠牲層であって、シリコンと、ゲルマニウム及び炭素から選ばれる少なくとも一種の元素との化合物からなる少なくとも１層のシリコン化合物層を有し、該犠牲層を構成する化合物層が全て臨界膜厚以下の厚みを有する犠牲層と、 前記犠牲層上に配置されたシリコン層であって、第２の基板に転写される転写用シリコン層と、を備え、
前記シリコン基板及び前記シリコン層の少なくとも一方に前記犠牲層に通じる溝又は穴が設けられており、
前記犠牲層が、前記シリコン化合物層として、シリコンとゲルマニウムとの化合物からなる第１のシリコン化合物層と、シリコンと炭素との化合物からなる第２のシリコン化合物層とが交互に積層された積層構造を有するシリコン層転写用基板。
請求項２に係る発明は、 第１の基板であるシリコン基板と、
前記シリコン基板上に配置された犠牲層であって、シリコンと、ゲルマニウム及び炭素から選ばれる少なくとも一種の元素との化合物からなる少なくとも１層のシリコン化合物層を有し、該犠牲層を構成する化合物層が全て臨界膜厚以下の厚みを有する犠牲層と、 前記犠牲層上に配置されたシリコン層であって、第２の基板に転写される転写用シリコン層と、を備え、
前記シリコン基板及び前記シリコン層の少なくとも一方に前記犠牲層に通じる溝又は穴が設けられており、
前記犠牲層が、シリコンとゲルマニウム又は炭素との化合物からなるシリコン化合物層と、前記転写用シリコン層とは別のシリコン層とが交互に積層されており、前記シリコン化合物層が前記転写用シリコン層と接触する積層構造を有するシリコン層転写用基板。
請求項３に係る発明は、 第１の基板であるシリコン基板と、
前記シリコン基板上に配置された犠牲層であって、シリコンと、ゲルマニウム及び炭素から選ばれる少なくとも一種の元素との化合物からなる少なくとも１層のシリコン化合物層を有し、該犠牲層を構成する化合物層が全て臨界膜厚以下の厚みを有する犠牲層と、 前記犠牲層上に配置されたシリコン層であって、第２の基板に転写される転写用シリコン層と、を備え、
前記シリコン基板及び前記シリコン層の少なくとも一方に前記犠牲層に通じる溝又は穴が設けられており、
前記犠牲層が、シリコンとゲルマニウム又は炭素との化合物からなるシリコン化合物層と、化合物半導体層とが交互に積層されており、前記シリコン化合物層が前記転写用シリコン層と接触する積層構造を有するシリコン層転写用基板。
請求項４に係る発明は、 前記化合物半導体層が、ガリウム及び燐からなる化合物半導体層である請求項３に記載のシリコン層転写用基板。
請求項５に係る発明は、 請求項１〜請求項４のいずれか一項に記載のシリコン層転写用基板を用意する工程と、 前記シリコン層転写用基板の転写用シリコン層に第２の基板を接着させて複合基板とする工程と、
前記犠牲層をエッチングするためのエッチング液を前記複合基板に接触させ、前記溝又は穴を通じて前記犠牲層の少なくとも一部を除去する工程と、
前記犠牲層の少なくとも一部を除去した前記複合基板から、前記転写用シリコン層が転写された前記第２の基板を分離する工程と、
を有する半導体基板の製造方法。
請求項１、２、３、４に係る発明によれば、犠牲層が単層である場合に比べ、厚みが大きい犠牲層を有するシリコン層転写用基板が提供される。
請求項５に係る発明によれば、犠牲層を構成する化合物層が臨界膜厚以上の厚みを有するシリコン層転写用基板を用いる場合に比べ、欠陥の少ない転写用シリコン層を有する半導体基板の製造方法が提供される。
請求項５に係る発明によれば、犠牲層を構成する化合物層が臨界膜厚以上の厚みを有するシリコン層転写用基板を用いる場合に比べ、欠陥の少ない転写用シリコン層を有する半導体基板の製造方法が提供される。
本実施形態について図面を参照しつつ詳細に説明する。なお、同一の機能を有する部材には、全図面を通して同じ符号を付与し、重複する説明は省略する場合がある。
シリコン基板上に格子定数の異なるＳｉＧｅをエピタキシャル成長すると歪が生じる。結果的には、欠陥が生じ、ＳｉＧｅ層が緩和する。欠陥の生じたＳｉＧｅ層上にＳｉ層を形成すると、Ｓｉ層にも欠陥が生じる。このＳｉ層を他の基板に転写し、転写したＳｉ層に素子を作製すると、Ｓｉ層の欠陥がデバイス性能を悪化させてしまう。
この方法では、Ｇｅを含む層が犠牲層の役割をすることからＧｅ濃度を下げることはエッチングレートを下げることでもあり、一定のＧｅ濃度が必要である。
良好なＳｉ層を得ることと一定以上のＧｅ濃度の膜を犠牲層に使うことはトレードオフの関係にある。
この方法では、Ｇｅを含む層が犠牲層の役割をすることからＧｅ濃度を下げることはエッチングレートを下げることでもあり、一定のＧｅ濃度が必要である。
良好なＳｉ層を得ることと一定以上のＧｅ濃度の膜を犠牲層に使うことはトレードオフの関係にある。
欠陥の少ない転写用シリコン層を得るには、Ｓｉ基板と転写用シリコン層との間に介在する犠牲層は、Ｓｉ基板表面とほぼ平行な方向の格子間隔がＳｉ基板とほぼ同等に保った方がよいが、結果的に犠牲層は歪を持つ層になる。一方、表面のＳｉ層は無歪状態であることが望ましい。
ここで、炭素（Ｃ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）の各格子定数は以下の通りである。
Ｃ： ３．５６７オングストローム
Ｓｉ：５．４３１オングストローム
Ｇｅ：５．６５８オングストローム
ここで、炭素（Ｃ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）の各格子定数は以下の通りである。
Ｃ： ３．５６７オングストローム
Ｓｉ：５．４３１オングストローム
Ｇｅ：５．６５８オングストローム
本発明者は、犠牲層を構成する化合物層が臨界膜厚以下となるように構成すれば、犠牲層上に成長させたシリコン層に歪みが生じにくく、欠陥の少ない転写用シリコン層を有するシリコン層転写用基板が得られることを見出した。
本実施形態に係るシリコン層転写用基板は、第１の基板であるシリコン基板と、前記シリコン基板上に配置された犠牲層であって、シリコンと、ゲルマニウム及び炭素から選ばれる少なくとも一種の元素との化合物からなる少なくとも１層のシリコン化合物層を有し、該犠牲層を構成する化合物層が全て臨界膜厚以下の厚みを有する犠牲層と、前記犠牲層上に配置されたシリコン層であって、第２の基板に転写される転写用シリコン層と、を備え、前記シリコン基板及び前記シリコン層の少なくとも一方に前記犠牲層に通じる溝又は穴が設けられているシリコン層転写用基板である。
本実施形態に係るシリコン層転写用基板は、第１の基板であるシリコン基板と、前記シリコン基板上に配置された犠牲層であって、シリコンと、ゲルマニウム及び炭素から選ばれる少なくとも一種の元素との化合物からなる少なくとも１層のシリコン化合物層を有し、該犠牲層を構成する化合物層が全て臨界膜厚以下の厚みを有する犠牲層と、前記犠牲層上に配置されたシリコン層であって、第２の基板に転写される転写用シリコン層と、を備え、前記シリコン基板及び前記シリコン層の少なくとも一方に前記犠牲層に通じる溝又は穴が設けられているシリコン層転写用基板である。
−シリコン層転写用基板−
＜第１実施形態＞
図１は、第１の実施形態に係るシリコン層転写用基板の層構成を概略的に示している。本実施形態に係るシリコン層転写用基板１０では、第１の基板であるシリコン基板１２と、シリコン基板１２上に、犠牲層としてシリコンとゲルマニウムとの化合物からなるシリコン化合物層（ＳｉＧｅ層１４）が配置されている。ＳｉＧｅ層の厚さは臨界膜厚以下となっている。ＳｉＧｅ層１４上には転写用のシリコン層１６が配置されている。
なお、本実施形態に係る犠牲層の一部をエッチングするためのエッチング液（エッチング液）の浸入口として、シリコン基板１２及びシリコン層１６の少なくとも一方に設けられ、犠牲層に通じる溝又は穴を有するが、図１では、かかるエッチング液浸入口は省略されている。後述する図３〜図１０でもエッチング液浸入口は省略されている。
＜第１実施形態＞
図１は、第１の実施形態に係るシリコン層転写用基板の層構成を概略的に示している。本実施形態に係るシリコン層転写用基板１０では、第１の基板であるシリコン基板１２と、シリコン基板１２上に、犠牲層としてシリコンとゲルマニウムとの化合物からなるシリコン化合物層（ＳｉＧｅ層１４）が配置されている。ＳｉＧｅ層の厚さは臨界膜厚以下となっている。ＳｉＧｅ層１４上には転写用のシリコン層１６が配置されている。
なお、本実施形態に係る犠牲層の一部をエッチングするためのエッチング液（エッチング液）の浸入口として、シリコン基板１２及びシリコン層１６の少なくとも一方に設けられ、犠牲層に通じる溝又は穴を有するが、図１では、かかるエッチング液浸入口は省略されている。後述する図３〜図１０でもエッチング液浸入口は省略されている。
本実施形態における臨界膜厚とは、結晶内で転位が発生して格子歪みが緩和する膜厚を意味し、格子整合し、良好な結晶でエピピタキシャル成長した層が得られる膜厚の上限である。なお、本実施形態でいう臨界膜厚は、Matthews-Blakesleeの理論値に基づくものである。
図２は、ＳｉＧｅ層におけるＧｅ濃度（組成比）と臨界膜厚との関係を示している。例えば、ＳｉＧｅ層のＧｅの組成比が２０％の場合、厚さが１０ｎｍ程度であれば臨界膜厚以下であるため、このＳｉＧｅ層上にＳｉ層をエピタキシャル成長させても歪が生じにくく、欠陥の少ないＳｉ層が形成される。一方、ＳｉＧｅ層の厚さが３０ｎｍになると臨界膜厚を超えるため、Ｓｉ層をエピタキシャル成長したときに歪が生じて、欠陥が多いＳｉ層が形成されてしまう。
図２は、ＳｉＧｅ層におけるＧｅ濃度（組成比）と臨界膜厚との関係を示している。例えば、ＳｉＧｅ層のＧｅの組成比が２０％の場合、厚さが１０ｎｍ程度であれば臨界膜厚以下であるため、このＳｉＧｅ層上にＳｉ層をエピタキシャル成長させても歪が生じにくく、欠陥の少ないＳｉ層が形成される。一方、ＳｉＧｅ層の厚さが３０ｎｍになると臨界膜厚を超えるため、Ｓｉ層をエピタキシャル成長したときに歪が生じて、欠陥が多いＳｉ層が形成されてしまう。
一方、ＳｉＧｅ層を犠牲層とした場合、Ｓｉ層を他の基板に転写させる際、犠牲層の一部をエッチングによって除去するため、エッチングレートの関係上、膜厚を大きくする方が有利である。そこで、例えば、Ｇｅの組成比が１％となるＳｉ０．９９Ｇｅ０．０１層を形成する場合、１００ｎｍの膜厚にしても臨界膜厚以下となり、その上にエピタキシャル成長させた表面Ｓｉ層には貫通転位の発生が抑制され、欠陥が少ない転写用Ｓｉ層を有するシリコン層転写用基板が得られる。
＜第２実施形態＞
図３は、第２の実施形態に係るシリコン層転写用基板の層構成を概略的に示している。本実施形態に係るシリコン層転写用基板２０では、犠牲層として、シリコンと炭素との化合物からなり、臨界膜厚以下のシリコン化合物層（ＳｉＣ層２４）が配置され、ＳｉＣ層２４上には転写用のシリコン層が配置されている。
本実施形態でも、ＳｉＣ層２４の厚さが臨界膜厚以下であるため、欠陥が少ない転写用Ｓｉ層１６を有するシリコン層転写用基板が得られる。また、先と同様にＳｉＣ層２４におけるＣの組成比が小さいほどＳｉＣ層２４の臨界膜厚は大きくなるので、後工程のエッチングに有利な厚さ（例えば、１００ｎｍ程度）のＳｉＣ層としてもよい。
図３は、第２の実施形態に係るシリコン層転写用基板の層構成を概略的に示している。本実施形態に係るシリコン層転写用基板２０では、犠牲層として、シリコンと炭素との化合物からなり、臨界膜厚以下のシリコン化合物層（ＳｉＣ層２４）が配置され、ＳｉＣ層２４上には転写用のシリコン層が配置されている。
本実施形態でも、ＳｉＣ層２４の厚さが臨界膜厚以下であるため、欠陥が少ない転写用Ｓｉ層１６を有するシリコン層転写用基板が得られる。また、先と同様にＳｉＣ層２４におけるＣの組成比が小さいほどＳｉＣ層２４の臨界膜厚は大きくなるので、後工程のエッチングに有利な厚さ（例えば、１００ｎｍ程度）のＳｉＣ層としてもよい。
＜第３実施形態＞
図４は、第３の実施形態に係るシリコン層転写用基板の層構成を概略的に示している。本実施形態に係るシリコン層転写用基板３０では、犠牲層として、シリコンと、ゲルマニウムと、炭素との化合物からなるシリコン化合物層（ＳｉＧｅＣ層３４）が配置され、ＳｉＧｅＣ層上には転写用のシリコン層１６が配置されている。
本実施形態でもＳｉＧｅＣ層３４を臨界膜厚以下にすることで、表面Ｓｉ層１６には貫通転位が発生し難く、欠陥が少ない転写用Ｓｉ層１６を有するシリコン層転写用基板３０が得られる。
図４は、第３の実施形態に係るシリコン層転写用基板の層構成を概略的に示している。本実施形態に係るシリコン層転写用基板３０では、犠牲層として、シリコンと、ゲルマニウムと、炭素との化合物からなるシリコン化合物層（ＳｉＧｅＣ層３４）が配置され、ＳｉＧｅＣ層上には転写用のシリコン層１６が配置されている。
本実施形態でもＳｉＧｅＣ層３４を臨界膜厚以下にすることで、表面Ｓｉ層１６には貫通転位が発生し難く、欠陥が少ない転写用Ｓｉ層１６を有するシリコン層転写用基板３０が得られる。
＜第４実施形態＞
図５は、第４の実施形態に係るシリコン層転写用基板の層構成を概略的に示している。本実施形態に係るシリコン層転写用基板４０では、犠牲層が、シリコンとゲルマニウムとの化合物からなる第１のシリコン化合物層（ＳｉＧｅ層４４）と、シリコンと炭素との化合物からなる第２のシリコン化合物層（ＳｉＣ層４６）とが交互に積層された積層構造を有し、犠牲層上に転写用のシリコン層１６が配置されている。
本実施形態では、犠牲層を構成する各層（ＳｉＧｅ層４４及びＳｉＣ層４６）を全て臨界膜厚以下にすることで、表面Ｓｉ層１６には貫通転位が発生し難く、欠陥が少ない転写用Ｓｉ層を有するシリコン層転写用基板４０が得られる。
図５は、第４の実施形態に係るシリコン層転写用基板の層構成を概略的に示している。本実施形態に係るシリコン層転写用基板４０では、犠牲層が、シリコンとゲルマニウムとの化合物からなる第１のシリコン化合物層（ＳｉＧｅ層４４）と、シリコンと炭素との化合物からなる第２のシリコン化合物層（ＳｉＣ層４６）とが交互に積層された積層構造を有し、犠牲層上に転写用のシリコン層１６が配置されている。
本実施形態では、犠牲層を構成する各層（ＳｉＧｅ層４４及びＳｉＣ層４６）を全て臨界膜厚以下にすることで、表面Ｓｉ層１６には貫通転位が発生し難く、欠陥が少ない転写用Ｓｉ層を有するシリコン層転写用基板４０が得られる。
なお、図５では、犠牲層の最下層がＳｉＧｅ層４４、最上層がＳｉＣ層４６で構成されているが、このような積層構造に限定されず、例えば、図６に示すシリコン層転写用基板５０のように最下層がＳｉＣ層４６、最上層がＳｉＧｅ層４４で構成してもよい。
このような積層構造を有する犠牲層とすれば、犠牲層全体の厚さを大きくし易く、エッチング液浸入口として、犠牲層に通じる溝又は穴の大きく形成することで、エッチング液が犠牲層に到達し易くなる。
このような積層構造を有する犠牲層とすれば、犠牲層全体の厚さを大きくし易く、エッチング液浸入口として、犠牲層に通じる溝又は穴の大きく形成することで、エッチング液が犠牲層に到達し易くなる。
なお、犠牲層における積層数は特に限定されないが、生産性の低下を抑制するとともに、厚さを大きくする観点から、２層以上２０層以下が望ましく、４層以上８層以下がより望ましい。
また、犠牲層全体の厚さは、生産性、エッチングなどの観点から、５０ｎｍ以上３μｍ以下が望ましく、２００ｎｍ以上１μｍ以下がより望ましい。
また、犠牲層全体の厚さは、生産性、エッチングなどの観点から、５０ｎｍ以上３μｍ以下が望ましく、２００ｎｍ以上１μｍ以下がより望ましい。
＜第５実施形態＞
図７は、第５の実施形態に係るシリコン層転写用基板の層構成を概略的に示している。本実施形態に係るシリコン層転写用基板６０では、犠牲層が、シリコンとゲルマニウムとの化合物からなるシリコン化合物層（ＳｉＧｅ層４４）と、転写用シリコン層１６とは別のシリコン層（Ｓｉ層４８）とが交互に積層されており、ＳｉＧｅ層４４が転写用シリコン層１６と接触する積層構造を有している。
本実施形態では、犠牲層を構成するシリコン化合物層（ＳｉＧｅ層４４）を全て臨界膜厚以下にすることで、表面Ｓｉ層１６には貫通転位が発生し難く、欠陥が少ない転写用Ｓｉ層を有するシリコン層転写用基板が得られる。
なお、犠牲層の積層数及び全体の厚さについては、第４実施形態と同様である。
図７は、第５の実施形態に係るシリコン層転写用基板の層構成を概略的に示している。本実施形態に係るシリコン層転写用基板６０では、犠牲層が、シリコンとゲルマニウムとの化合物からなるシリコン化合物層（ＳｉＧｅ層４４）と、転写用シリコン層１６とは別のシリコン層（Ｓｉ層４８）とが交互に積層されており、ＳｉＧｅ層４４が転写用シリコン層１６と接触する積層構造を有している。
本実施形態では、犠牲層を構成するシリコン化合物層（ＳｉＧｅ層４４）を全て臨界膜厚以下にすることで、表面Ｓｉ層１６には貫通転位が発生し難く、欠陥が少ない転写用Ｓｉ層を有するシリコン層転写用基板が得られる。
なお、犠牲層の積層数及び全体の厚さについては、第４実施形態と同様である。
＜第６実施形態＞
図８は、第６の実施形態に係るシリコン層転写用基板の層構成を概略的に示している。本実施形態に係るシリコン層転写用基板７０では、犠牲層が、シリコンと炭素との化合物からなるシリコン化合物層（ＳｉＣ層４６）と、転写用シリコン層１６とは別のシリコン層（Ｓｉ層４８）とが交互に積層されており、ＳｉＣ層４６が転写用シリコン層１６と接触する積層構造を有している。
本実施形態でも、犠牲層を構成するシリコン化合物層（ＳｉＣ層４６）を全て臨界膜厚以下にすることで、表面Ｓｉ層１６には貫通転位が発生し難く、欠陥が少ない転写用Ｓｉ層を有するシリコン層転写用基板７０が得られる。
なお、犠牲層の積層数及び全体の厚さについては、第４実施形態と同様である。
図８は、第６の実施形態に係るシリコン層転写用基板の層構成を概略的に示している。本実施形態に係るシリコン層転写用基板７０では、犠牲層が、シリコンと炭素との化合物からなるシリコン化合物層（ＳｉＣ層４６）と、転写用シリコン層１６とは別のシリコン層（Ｓｉ層４８）とが交互に積層されており、ＳｉＣ層４６が転写用シリコン層１６と接触する積層構造を有している。
本実施形態でも、犠牲層を構成するシリコン化合物層（ＳｉＣ層４６）を全て臨界膜厚以下にすることで、表面Ｓｉ層１６には貫通転位が発生し難く、欠陥が少ない転写用Ｓｉ層を有するシリコン層転写用基板７０が得られる。
なお、犠牲層の積層数及び全体の厚さについては、第４実施形態と同様である。
＜第７実施形態＞
図９は、第７の実施形態に係るシリコン層転写用基板の層構成を概略的に示している。本実施形態に係るシリコン層転写用基板８０では、犠牲層が、シリコンとゲルマニウムとの化合物からなるシリコン化合物層（ＳｉＧｅ層４４）と、ガリウム（Ｇａ）とリン（Ｐ）の化合物半導体層（ＧａＰ層５２）とが交互に積層されており、ＳｉＧｅ層４４が転写用シリコン層１６と接触する積層構造を有している。
本実施形態でも、犠牲層を構成するＳｉＧｅ層４４とＧａＰ層５２を全て臨界膜厚以下にすることで、表面Ｓｉ層１６には貫通転位が発生し難く、欠陥が少ない転写用Ｓｉ層を有するシリコン層転写用基板８０が得られる。
なお、犠牲層の積層数及び全体の厚さについては、第４実施形態と同様である。
図９は、第７の実施形態に係るシリコン層転写用基板の層構成を概略的に示している。本実施形態に係るシリコン層転写用基板８０では、犠牲層が、シリコンとゲルマニウムとの化合物からなるシリコン化合物層（ＳｉＧｅ層４４）と、ガリウム（Ｇａ）とリン（Ｐ）の化合物半導体層（ＧａＰ層５２）とが交互に積層されており、ＳｉＧｅ層４４が転写用シリコン層１６と接触する積層構造を有している。
本実施形態でも、犠牲層を構成するＳｉＧｅ層４４とＧａＰ層５２を全て臨界膜厚以下にすることで、表面Ｓｉ層１６には貫通転位が発生し難く、欠陥が少ない転写用Ｓｉ層を有するシリコン層転写用基板８０が得られる。
なお、犠牲層の積層数及び全体の厚さについては、第４実施形態と同様である。
＜第８実施形態＞
図１０は、第８の実施形態に係るシリコン層転写用基板の層構成を概略的に示している。本実施形態に係るシリコン層転写用基板９０では、犠牲層が、シリコンと炭素との化合物からなるシリコン化合物層（ＳｉＣ層４６）と、ガリウム（Ｇａ）とリン（Ｐ）の化合物半導体層（ＧａＰ層５２）とが交互に積層されており、ＳｉＣ層４６が転写用シリコン層１６と接触する積層構造を有している。
本実施形態でも、犠牲層を構成するＳｉＣ層４６とＧａＰ層５２を全て臨界膜厚以下にすることで、表面Ｓｉ層には貫通転位が発生し難く、欠陥が少ない転写用Ｓｉ層を有するシリコン層転写用基板９０が得られる。
なお、犠牲層の積層数及び全体の厚さについては、第４実施形態と同様である。
図１０は、第８の実施形態に係るシリコン層転写用基板の層構成を概略的に示している。本実施形態に係るシリコン層転写用基板９０では、犠牲層が、シリコンと炭素との化合物からなるシリコン化合物層（ＳｉＣ層４６）と、ガリウム（Ｇａ）とリン（Ｐ）の化合物半導体層（ＧａＰ層５２）とが交互に積層されており、ＳｉＣ層４６が転写用シリコン層１６と接触する積層構造を有している。
本実施形態でも、犠牲層を構成するＳｉＣ層４６とＧａＰ層５２を全て臨界膜厚以下にすることで、表面Ｓｉ層には貫通転位が発生し難く、欠陥が少ない転写用Ｓｉ層を有するシリコン層転写用基板９０が得られる。
なお、犠牲層の積層数及び全体の厚さについては、第４実施形態と同様である。
なお、第７実施形態及び第８実施形態では、犠牲層を構成する化合物半導体層として、ＧａＰ層を有する場合について説明したが、化合物半導体層はこれに限定されず、例えば、ＧａＡｓ、ＩｎＡｓ、ＧａＳｂ、ＩｎＳｂ、ＩｎＰ、ＧａＡｓＳｂ、ＡｌＧａＡｓ、ＡｌＮ、ＩｎＮ、ＢＮ、ＧａＮなどを形成してもよい。
−半導体基板の製造方法−
次に、本実施形態に係るシリコン層転写用基板を用いて半導体基板を製造する方法について説明する。
図１１及び図１２は、本実施形態に係るシリコン層転写用基板を用いた半導体基板の製造方法の工程を概略的に示している。
次に、本実施形態に係るシリコン層転写用基板を用いて半導体基板を製造する方法について説明する。
図１１及び図１２は、本実施形態に係るシリコン層転写用基板を用いた半導体基板の製造方法の工程を概略的に示している。
＜シリコン層転写用基板を用意する工程＞
前記いずれかの本実施形態に係るシリコン層転写用基板１００を用意する。
まず、単結晶シリコン基板１２を用意し、洗浄した後、シリコン基板１２上に犠牲層を構成する化合物層が臨界膜厚以下となるように犠牲層１０４を形成する。犠牲層１０４を形成する方法としては、ＣＶＤ法、ＭＢＥ法、スパッタ法、真空蒸着法等が挙げられる。
次いで、犠牲層１０４上に転写用シリコン層１６（単結晶、多結晶、又は非晶質）を形成する（図１１（Ａ））。
転写用シリコン層１６は、例えばエピタキシャル成長法によって犠牲層１０４上に形成すればよい。転写用シリコン層１６の厚さは、転写後の用途に応じて決めればよく、例えば、１００ｎｍ以上１μｍ以下である。
前記いずれかの本実施形態に係るシリコン層転写用基板１００を用意する。
まず、単結晶シリコン基板１２を用意し、洗浄した後、シリコン基板１２上に犠牲層を構成する化合物層が臨界膜厚以下となるように犠牲層１０４を形成する。犠牲層１０４を形成する方法としては、ＣＶＤ法、ＭＢＥ法、スパッタ法、真空蒸着法等が挙げられる。
次いで、犠牲層１０４上に転写用シリコン層１６（単結晶、多結晶、又は非晶質）を形成する（図１１（Ａ））。
転写用シリコン層１６は、例えばエピタキシャル成長法によって犠牲層１０４上に形成すればよい。転写用シリコン層１６の厚さは、転写後の用途に応じて決めればよく、例えば、１００ｎｍ以上１μｍ以下である。
シリコン層転写用基板１００には、犠牲層１０４に通じるエッチング液浸入用の溝又は穴（エッチング液浸入口１８）を設ける（図１１（Ｂ））。
エッチング液浸入口１８は、シリコン基板１２及びシリコン層１６の少なくとも一方に設ければよい。なお、エッチング液浸入口１８は、深さ方向に少なくとも犠牲層１０４まで達する必要があり、転写用シリコン層１６側から浸入口１８を設ける場合、シリコン基板１２まで達してもよい。
具体的には、図１３（Ａ）に示すように転写用シリコン層１６と犠牲層１０４を貫通してシリコン基板１２の表面に達しているエッチング液浸入口１８Ａ、図１３（Ｂ）に示すように転写用シリコン層１６と犠牲層１０４を貫通し、さらにシリコン基板１２の一部の深さまで達するエッチング液浸入口１８Ｂ、あるいは、図１３（Ｃ）に示すように転写用シリコン層１６を貫通し、犠牲層１０４の一部の深さまで達するエッチング液浸入口１８Ｃが挙げられる。
図１３（Ｂ）に示すようにエッチング液浸入口１８Ｂがシリコン基板１２の途中まで達していれば、転写用シリコン層１６と犠牲層１０４の厚みが薄い（例えば１μｍ未満）場合でも、浸入口１８Ｂを通じて犠牲層１０４へのエッチング液の供給が円滑に行われる。
一方、図１３（Ａ）に示すようにエッチング液浸入口１８Ａがシリコン基板１２の表面まで達した形態では、次の接着工程でシリコン層転写用基板１００の転写用シリコン層１６と該シリコン層１６の転写先である第２の基板２００を接着させる際、塗布精度の低い塗布技術を適用すると、接着剤が浸入口１８Ａの内部にはみ出して転写先の第２の基板１２の表面まで達し、第１の基板であるシリコン基板と第２の基板とが接着し、その後のエッチング液による犠牲層除去工程及び分離工程に影響する可能性がある。しかし、図１３（Ｃ）に示すようにエッチング液浸入口１８Ｃが犠牲層１０４の途中まで達し、シリコン基板１２には達していない場合、転写用シリコン層１８から接着剤がはみ出してもシリコン基板１２と第２の基板２００とが接着することが回避される。そのため、次工程では犠牲層１０４がエッチングされ、シリコン層１２が転写した第２の基板とシリコン基板１２とが容易に分離される。
上記理由から、図１３に示すエッチング液浸入口の３つの形態のうち、図１３（Ｂ）に示すようにシリコン基板１２の途中まで達するエッチング液浸入口１８Ｂまたは図１３（Ｃ）に示すように犠牲層１０４の途中まで達するエッチング液浸入口１８Ｃを設けることが望ましい。
なお、図１１及び図１２に示す半導体基板の製造方法では、図１３（Ｃ）に示す形態のエッチング液浸入口１８を形成した場合について説明するが、図１３（Ａ）または図１３（Ｂ）に示す形態のエッチング液浸入口１８Ａ，１８Ｂを形成してもよい。
浸入口同士の間隔は、分離プロセスに必要な時間に関係し、特に規定しないが、間隔が狭い方が、後工程でのより分離プロセス時間が短く済む。エッチング液浸入口１８を形成する方法としては、フッ硝酸によるウェットエッチングやＡｒ、Ｏ２、ＳＦ６ガスを用いたドライエッチングなどが挙げられる。
エッチング液浸入口１８は、シリコン基板１２及びシリコン層１６の少なくとも一方に設ければよい。なお、エッチング液浸入口１８は、深さ方向に少なくとも犠牲層１０４まで達する必要があり、転写用シリコン層１６側から浸入口１８を設ける場合、シリコン基板１２まで達してもよい。
具体的には、図１３（Ａ）に示すように転写用シリコン層１６と犠牲層１０４を貫通してシリコン基板１２の表面に達しているエッチング液浸入口１８Ａ、図１３（Ｂ）に示すように転写用シリコン層１６と犠牲層１０４を貫通し、さらにシリコン基板１２の一部の深さまで達するエッチング液浸入口１８Ｂ、あるいは、図１３（Ｃ）に示すように転写用シリコン層１６を貫通し、犠牲層１０４の一部の深さまで達するエッチング液浸入口１８Ｃが挙げられる。
図１３（Ｂ）に示すようにエッチング液浸入口１８Ｂがシリコン基板１２の途中まで達していれば、転写用シリコン層１６と犠牲層１０４の厚みが薄い（例えば１μｍ未満）場合でも、浸入口１８Ｂを通じて犠牲層１０４へのエッチング液の供給が円滑に行われる。
一方、図１３（Ａ）に示すようにエッチング液浸入口１８Ａがシリコン基板１２の表面まで達した形態では、次の接着工程でシリコン層転写用基板１００の転写用シリコン層１６と該シリコン層１６の転写先である第２の基板２００を接着させる際、塗布精度の低い塗布技術を適用すると、接着剤が浸入口１８Ａの内部にはみ出して転写先の第２の基板１２の表面まで達し、第１の基板であるシリコン基板と第２の基板とが接着し、その後のエッチング液による犠牲層除去工程及び分離工程に影響する可能性がある。しかし、図１３（Ｃ）に示すようにエッチング液浸入口１８Ｃが犠牲層１０４の途中まで達し、シリコン基板１２には達していない場合、転写用シリコン層１８から接着剤がはみ出してもシリコン基板１２と第２の基板２００とが接着することが回避される。そのため、次工程では犠牲層１０４がエッチングされ、シリコン層１２が転写した第２の基板とシリコン基板１２とが容易に分離される。
上記理由から、図１３に示すエッチング液浸入口の３つの形態のうち、図１３（Ｂ）に示すようにシリコン基板１２の途中まで達するエッチング液浸入口１８Ｂまたは図１３（Ｃ）に示すように犠牲層１０４の途中まで達するエッチング液浸入口１８Ｃを設けることが望ましい。
なお、図１１及び図１２に示す半導体基板の製造方法では、図１３（Ｃ）に示す形態のエッチング液浸入口１８を形成した場合について説明するが、図１３（Ａ）または図１３（Ｂ）に示す形態のエッチング液浸入口１８Ａ，１８Ｂを形成してもよい。
浸入口同士の間隔は、分離プロセスに必要な時間に関係し、特に規定しないが、間隔が狭い方が、後工程でのより分離プロセス時間が短く済む。エッチング液浸入口１８を形成する方法としては、フッ硝酸によるウェットエッチングやＡｒ、Ｏ２、ＳＦ６ガスを用いたドライエッチングなどが挙げられる。
ここで転写用シリコン層１６に電気回路などのデバイスを作製してもよい。デバイス作製には、フォトリソグラフィ法など、通常のシリコンプロセスを用いる。電気回路は、トランジスタ、キャパシタ、抵抗、ダイオード等が組み合わさったものであるか、それぞれのデバイスのみでもよい。
エッチング液浸入口１８の形成は、電気回路作製工程中のプロセスと兼ねてもよい。Ｇｅの融点が９３７℃であることから、９３７℃より低いプロセス温度であることが望ましい。
エッチング液浸入口１８の形成は、電気回路作製工程中のプロセスと兼ねてもよい。Ｇｅの融点が９３７℃であることから、９３７℃より低いプロセス温度であることが望ましい。
＜接着工程＞
シリコン層転写用基板１００の転写用シリコン層１６に第２の基板２００を接着させて複合基板とする（図１１（Ｃ））。
第２の基板２００は、シリコン層を転写した後の半導体基板の用途に応じて選択すればよく、例えば、ＰＥＴ、ＰＥＮ、ポリイミドフィルムなどの樹脂基板、ガラス基板、シリコン基板、金属フィルム、配線を有する基板等が挙げられる。
接着は、水溶性、非水溶性、熱硬化、ＵＶ硬化等の接着剤又は両面粘着シート３２を介して接着してもよいし、接着剤３２を介さずに接着てもよい。
シリコン層転写用基板１００の転写用シリコン層１６に第２の基板２００を接着させて複合基板とする（図１１（Ｃ））。
第２の基板２００は、シリコン層を転写した後の半導体基板の用途に応じて選択すればよく、例えば、ＰＥＴ、ＰＥＮ、ポリイミドフィルムなどの樹脂基板、ガラス基板、シリコン基板、金属フィルム、配線を有する基板等が挙げられる。
接着は、水溶性、非水溶性、熱硬化、ＵＶ硬化等の接着剤又は両面粘着シート３２を介して接着してもよいし、接着剤３２を介さずに接着てもよい。
＜犠牲層除去工程＞
接着工程後、犠牲層をエッチングするためのエッチング液を複合基板に接触させ、前記溝又は穴を通じて犠牲層の少なくとも一部を除去する（図１２（Ｄ））。
エッチング液浸入口１８からエッチング液が犠牲層に到達し、犠牲層を構成するＧｅまたはＣを選択的に除去するエッチング液を用いる。例えば、過酸化水素水や水のように酸化させる溶液中に複合基板を浸漬して犠牲層１０４の一部を除去する。
犠牲層１０４のエッチングを促進させるため、エッチング液４２は加温状態であってよい。なお、犠牲層１０４を完全に溶かして分離するまで溶液中に入れる必要はなく、例えば、基板平面方向にへき開して、転写用シリコン層１６が接着した第２の基板２００が、複合基板から分離する程度まで犠牲層１０４の一部を除去すればよい。
接着工程後、犠牲層をエッチングするためのエッチング液を複合基板に接触させ、前記溝又は穴を通じて犠牲層の少なくとも一部を除去する（図１２（Ｄ））。
エッチング液浸入口１８からエッチング液が犠牲層に到達し、犠牲層を構成するＧｅまたはＣを選択的に除去するエッチング液を用いる。例えば、過酸化水素水や水のように酸化させる溶液中に複合基板を浸漬して犠牲層１０４の一部を除去する。
犠牲層１０４のエッチングを促進させるため、エッチング液４２は加温状態であってよい。なお、犠牲層１０４を完全に溶かして分離するまで溶液中に入れる必要はなく、例えば、基板平面方向にへき開して、転写用シリコン層１６が接着した第２の基板２００が、複合基板から分離する程度まで犠牲層１０４の一部を除去すればよい。
＜分離工程＞
犠牲層１０４の少なくとも一部を除去した複合基板から、転写用シリコン層１６が転写された第２の基板２００を分離する。
例えば、前記したように接合基板を基板平面方向にへき開して、複合基板から転写用シリコン層１６が接着した第２の基板２００を分離する。これにより、第２の基板２００上に欠陥の少ないシリコン層１６を有する半導体基板３００が得られる（図１２（Ｅ））。
犠牲層１０４の少なくとも一部を除去した複合基板から、転写用シリコン層１６が転写された第２の基板２００を分離する。
例えば、前記したように接合基板を基板平面方向にへき開して、複合基板から転写用シリコン層１６が接着した第２の基板２００を分離する。これにより、第２の基板２００上に欠陥の少ないシリコン層１６を有する半導体基板３００が得られる（図１２（Ｅ））。
なお、第２の基板２００上にシリコン層１６を転写した後は、このシリコン層１６を加工して、配線、保護層の形成等を追加してもよい。また、転写したシリコン層１６を、更に、第３の基板に転写をしても良い。
以下実施例によって本発明を説明する。ただし実施例１〜３は、参考例に相当する。なお、本発明はこれらの実施例によってのみ限定されるものではない。
（実施例１）
図１に示す層構成を有するシリコン層転写用基板を作製した。
単結晶シリコン基板上に犠牲層として、分子線エピタキシー法（ＭＢＥ法）によってＳｉＧｅ層（Ｓｉ：Ｇｅ＝９９：１、厚み：１μｍ）を形成した。
次いで、ＳｉＧｅ層上に、転写用シリコン層（厚み：５００ｎｍ）をエピタキシャル成長によって形成した。
次いで、転写用シリコン層側に、フォトリソグラフィ法によってレジストマスクを形成する（レジストマスクのサイズ100μm×100μm）。フッ硝酸により転写用シリコン層を除去する。この溝が犠牲層のエッチング液浸入口となる。
次いで、厚さ１μｍの接着層（京セラケミカル社製、商品名：ＣＴ４２００Ｈ）を有するガラス基板を接着層を介して転写用シリコン層側に１５０℃で加熱接着して複合基板とした。
図１に示す層構成を有するシリコン層転写用基板を作製した。
単結晶シリコン基板上に犠牲層として、分子線エピタキシー法（ＭＢＥ法）によってＳｉＧｅ層（Ｓｉ：Ｇｅ＝９９：１、厚み：１μｍ）を形成した。
次いで、ＳｉＧｅ層上に、転写用シリコン層（厚み：５００ｎｍ）をエピタキシャル成長によって形成した。
次いで、転写用シリコン層側に、フォトリソグラフィ法によってレジストマスクを形成する（レジストマスクのサイズ100μm×100μm）。フッ硝酸により転写用シリコン層を除去する。この溝が犠牲層のエッチング液浸入口となる。
次いで、厚さ１μｍの接着層（京セラケミカル社製、商品名：ＣＴ４２００Ｈ）を有するガラス基板を接着層を介して転写用シリコン層側に１５０℃で加熱接着して複合基板とした。
この複合基板を、過酸化水素水を含むエッチング溶液（濃度：２０％）に、６時間浸漬した。
次いで、複合基板を水平方向にへき開してガラス基板上にシリコン層を有する半導体基板を得た。
次いで、複合基板を水平方向にへき開してガラス基板上にシリコン層を有する半導体基板を得た。
（実施例２）
図３に示す層構成を有するシリコン層転写用基板を作製した。
ここで犠牲層としてＳｉ０．９９Ｃ０．０１層（厚み：１００ｎｍ）を形成したこと以外は、実施例１と同様にしてシリコン層転写用基板を作製し、これを用いて半導体基板を作製した。
図３に示す層構成を有するシリコン層転写用基板を作製した。
ここで犠牲層としてＳｉ０．９９Ｃ０．０１層（厚み：１００ｎｍ）を形成したこと以外は、実施例１と同様にしてシリコン層転写用基板を作製し、これを用いて半導体基板を作製した。
（実施例３）
図４に示す層構成を有するシリコン層転写用基板を作製した。
ここで犠牲層としてＳｉＧｅＣ層（Ｓｉ：Ｇｅ：Ｃ＝７０：２７：３、厚み：１μｍ）を形成したこと以外は、実施例１と同様にしてシリコン層転写用基板を作製し、これを用いて半導体基板を作製した。
図４に示す層構成を有するシリコン層転写用基板を作製した。
ここで犠牲層としてＳｉＧｅＣ層（Ｓｉ：Ｇｅ：Ｃ＝７０：２７：３、厚み：１μｍ）を形成したこと以外は、実施例１と同様にしてシリコン層転写用基板を作製し、これを用いて半導体基板を作製した。
（実施例４）
図６に示す層構成を有するシリコン層転写用基板を作製した。
ここで犠牲層としてＳｉＣ層（Ｓｉ：Ｃ＝７０：３、厚み：５ｎｍ）、ＳｉＧｅ層（Ｓｉ：Ｇｅ＝７０：２７、厚み：５ｎｍ）を形成しＳｉＣ層、ＳｉＧｅ層の順で積層し、これを１０回繰り返したこと以外は、実施例１と同様にしてシリコン層転写用基板を作製し、これを用いて半導体基板を作製した。
図６に示す層構成を有するシリコン層転写用基板を作製した。
ここで犠牲層としてＳｉＣ層（Ｓｉ：Ｃ＝７０：３、厚み：５ｎｍ）、ＳｉＧｅ層（Ｓｉ：Ｇｅ＝７０：２７、厚み：５ｎｍ）を形成しＳｉＣ層、ＳｉＧｅ層の順で積層し、これを１０回繰り返したこと以外は、実施例１と同様にしてシリコン層転写用基板を作製し、これを用いて半導体基板を作製した。
（実施例５）
図７に示す層構成を有するシリコン層転写用基板を作製した。
ここで犠牲層としてＳｉＧｅ層（Ｓｉ：Ｇｅ＝９０：１０、厚み：１０ｎｍ）、Ｓｉ層（厚み：３０ｎｍ）を形成し、ＳｉＧｅ層、Ｓｉ層の順で積層し、これを１０回繰り返し、さらにＳｉＧｅ層を１層形成したこと以外は、実施例１と同様にしてシリコン層転写用基板を作製し、これを用いて半導体基板を作製した。
図７に示す層構成を有するシリコン層転写用基板を作製した。
ここで犠牲層としてＳｉＧｅ層（Ｓｉ：Ｇｅ＝９０：１０、厚み：１０ｎｍ）、Ｓｉ層（厚み：３０ｎｍ）を形成し、ＳｉＧｅ層、Ｓｉ層の順で積層し、これを１０回繰り返し、さらにＳｉＧｅ層を１層形成したこと以外は、実施例１と同様にしてシリコン層転写用基板を作製し、これを用いて半導体基板を作製した。
（実施例６）
図９に示す層構成を有するシリコン層転写用基板を作製した。
ここで犠牲層としてＳｉＧｅ層（Ｓｉ：Ｇｅ＝９０：１０、厚み：１０ｎｍ）、ＧａＰ層（厚み：３０ｎｍ）を形成し、これを５回繰り返し、さらにＳｉＧｅ層を１層形成したこと以外は、実施例１と同様にしてシリコン層転写用基板を作製し、これを用いて半導体基板を作製した。
図９に示す層構成を有するシリコン層転写用基板を作製した。
ここで犠牲層としてＳｉＧｅ層（Ｓｉ：Ｇｅ＝９０：１０、厚み：１０ｎｍ）、ＧａＰ層（厚み：３０ｎｍ）を形成し、これを５回繰り返し、さらにＳｉＧｅ層を１層形成したこと以外は、実施例１と同様にしてシリコン層転写用基板を作製し、これを用いて半導体基板を作製した。
（比較例１）
犠牲層として、ＳｉＧｅ層（Ｓｉ：Ｇｅ＝９０：１０、厚み：４００ｎｍ）を形成したこと以外は、実施例１と同様にしてシリコン層転写用基板を作製し、これを用いて半導体基板を作製した。
犠牲層として、ＳｉＧｅ層（Ｓｉ：Ｇｅ＝９０：１０、厚み：４００ｎｍ）を形成したこと以外は、実施例１と同様にしてシリコン層転写用基板を作製し、これを用いて半導体基板を作製した。
（比較例２）
犠牲層として、ＳｉＧｅ層（Ｓｉ：Ｇｅ＝７０：３０、厚み：１００ｎｍ）を形成したこと以外は、実施例１と同様にしてシリコン層転写用基板を作製し、これを用いて半導体基板を作製した。
犠牲層として、ＳｉＧｅ層（Ｓｉ：Ｇｅ＝７０：３０、厚み：１００ｎｍ）を形成したこと以外は、実施例１と同様にしてシリコン層転写用基板を作製し、これを用いて半導体基板を作製した。
上記作製した実施例及び比較例で作製した半導体基板の表面Ｓｉ層の質と犠牲層の膜厚について以下の方法により評価した。
−厚さ−
断面ＴＥＭ観察によって犠牲層の膜厚を評価した。
断面ＴＥＭ観察によって犠牲層の膜厚を評価した。
以下に評価基準を示す。
Ｇ１：５００ｎｍ以上
Ｇ２：２００ｎｍ以上５００ｎｍ未満
Ｇ３：２００ｎｍ未満
Ｇ１：５００ｎｍ以上
Ｇ２：２００ｎｍ以上５００ｎｍ未満
Ｇ３：２００ｎｍ未満
−品質−
結晶品質の評価は貫通転位密度によって評価した。
Ｓｅｃｃｏ液（Ｋ２Ｃｒ２ Ｏ７とフッ酸と水の混合液）で表面を選択的にエッチング（Ｓｅｃｃｏエッチング）することによりピットとして検出が可能である。
結晶品質の評価は貫通転位密度によって評価した。
Ｓｅｃｃｏ液（Ｋ２Ｃｒ２ Ｏ７とフッ酸と水の混合液）で表面を選択的にエッチング（Ｓｅｃｃｏエッチング）することによりピットとして検出が可能である。
以下に評価基準を示す。
Ｇ１：１０１ｃｍ−２未満
Ｇ２：１０１ｃｍ−２以上１０４ｃｍ−２未満
Ｇ３：１０４ｃｍ−２以上１０６ｃｍ−２未満
Ｇ４：１０６ｃｍ−２以上
Ｇ１：１０１ｃｍ−２未満
Ｇ２：１０１ｃｍ−２以上１０４ｃｍ−２未満
Ｇ３：１０４ｃｍ−２以上１０６ｃｍ−２未満
Ｇ４：１０６ｃｍ−２以上
結果を表１に示す。
１０ シリコン層転写用基板
１２ シリコン基板（第１の基板）
１４、２４、３４、４４、４６、４８、５２、１０４ 犠牲層
１６ 転写用シリコン層
１８、１８Ａ、１８Ｂ、１８Ｃ エッチング液浸入口（溝又は穴）
２０、３０、４０、５０、６０、７０、８０、９０、１００ シリコン層転写用基板
３２ 接着層
２００ 第２の基板
３００ 半導体基板
１２ シリコン基板（第１の基板）
１４、２４、３４、４４、４６、４８、５２、１０４ 犠牲層
１６ 転写用シリコン層
１８、１８Ａ、１８Ｂ、１８Ｃ エッチング液浸入口（溝又は穴）
２０、３０、４０、５０、６０、７０、８０、９０、１００ シリコン層転写用基板
３２ 接着層
２００ 第２の基板
３００ 半導体基板
Claims (5)
- 第１の基板であるシリコン基板と、
前記シリコン基板上に配置された犠牲層であって、シリコンと、ゲルマニウム及び炭素から選ばれる少なくとも一種の元素との化合物からなる少なくとも１層のシリコン化合物層を有し、該犠牲層を構成する化合物層が全て臨界膜厚以下の厚みを有する犠牲層と、 前記犠牲層上に配置されたシリコン層であって、第２の基板に転写される転写用シリコン層と、を備え、
前記シリコン基板及び前記シリコン層の少なくとも一方に前記犠牲層に通じる溝又は穴が設けられており、
前記犠牲層が、前記シリコン化合物層として、シリコンとゲルマニウムとの化合物からなる第１のシリコン化合物層と、シリコンと炭素との化合物からなる第２のシリコン化合物層とが交互に積層された積層構造を有するシリコン層転写用基板。 - 第１の基板であるシリコン基板と、
前記シリコン基板上に配置された犠牲層であって、シリコンと、ゲルマニウム及び炭素から選ばれる少なくとも一種の元素との化合物からなる少なくとも１層のシリコン化合物層を有し、該犠牲層を構成する化合物層が全て臨界膜厚以下の厚みを有する犠牲層と、 前記犠牲層上に配置されたシリコン層であって、第２の基板に転写される転写用シリコン層と、を備え、
前記シリコン基板及び前記シリコン層の少なくとも一方に前記犠牲層に通じる溝又は穴が設けられており、
前記犠牲層が、シリコンとゲルマニウム又は炭素との化合物からなるシリコン化合物層と、前記転写用シリコン層とは別のシリコン層とが交互に積層されており、前記シリコン化合物層が前記転写用シリコン層と接触する積層構造を有するシリコン層転写用基板。 - 第１の基板であるシリコン基板と、
前記シリコン基板上に配置された犠牲層であって、シリコンと、ゲルマニウム及び炭素から選ばれる少なくとも一種の元素との化合物からなる少なくとも１層のシリコン化合物層を有し、該犠牲層を構成する化合物層が全て臨界膜厚以下の厚みを有する犠牲層と、 前記犠牲層上に配置されたシリコン層であって、第２の基板に転写される転写用シリコン層と、を備え、
前記シリコン基板及び前記シリコン層の少なくとも一方に前記犠牲層に通じる溝又は穴が設けられており、
前記犠牲層が、シリコンとゲルマニウム又は炭素との化合物からなるシリコン化合物層と、化合物半導体層とが交互に積層されており、前記シリコン化合物層が前記転写用シリコン層と接触する積層構造を有するシリコン層転写用基板。 - 前記化合物半導体層が、ガリウム及び燐からなる化合物半導体層である請求項３に記載のシリコン層転写用基板。
- 請求項１〜請求項４のいずれか一項に記載のシリコン層転写用基板を用意する工程と、 前記シリコン層転写用基板の転写用シリコン層に第２の基板を接着させて複合基板とする工程と、
前記犠牲層をエッチングするためのエッチング液を前記複合基板に接触させ、前記溝又は穴を通じて前記犠牲層の少なくとも一部を除去する工程と、
前記犠牲層の少なくとも一部を除去した前記複合基板から、前記転写用シリコン層が転写された前記第２の基板を分離する工程と、
を有する半導体基板の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011167678A JP5810718B2 (ja) | 2011-03-18 | 2011-07-29 | シリコン層転写用基板及び半導体基板の製造方法 |
| US13/365,794 US9018738B2 (en) | 2011-03-18 | 2012-02-03 | Silicon layer transfer substrate and method of manufacturing semiconductor substrate |
| CN201210061282.7A CN102683352B (zh) | 2011-03-18 | 2012-03-09 | 硅层转印基板以及半导体基板的制造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011061609 | 2011-03-18 | ||
| JP2011061609 | 2011-03-18 | ||
| JP2011167678A JP5810718B2 (ja) | 2011-03-18 | 2011-07-29 | シリコン層転写用基板及び半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012212840A JP2012212840A (ja) | 2012-11-01 |
| JP5810718B2 true JP5810718B2 (ja) | 2015-11-11 |
Family
ID=46815038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011167678A Active JP5810718B2 (ja) | 2011-03-18 | 2011-07-29 | シリコン層転写用基板及び半導体基板の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9018738B2 (ja) |
| JP (1) | JP5810718B2 (ja) |
| CN (1) | CN102683352B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107933064B (zh) * | 2017-11-10 | 2019-05-07 | 上海天马微电子有限公司 | 一种转印基板及其制作方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003197881A (ja) * | 2001-12-27 | 2003-07-11 | Seiko Epson Corp | 半導体集積回路、半導体集積回路の製造方法、半導体素子部材、電気光学装置、電子機器 |
| US7309620B2 (en) * | 2002-01-11 | 2007-12-18 | The Penn State Research Foundation | Use of sacrificial layers in the manufacture of high performance systems on tailored substrates |
| JP2003249641A (ja) * | 2002-02-22 | 2003-09-05 | Sharp Corp | 半導体基板、その製造方法及び半導体装置 |
| US7018909B2 (en) * | 2003-02-28 | 2006-03-28 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Forming structures that include a relaxed or pseudo-relaxed layer on a substrate |
| JP2005191457A (ja) | 2003-12-26 | 2005-07-14 | Canon Inc | 半導体基体とその作製方法、半導体装置 |
| JP2005322857A (ja) * | 2004-05-11 | 2005-11-17 | Nippon Telegr & Teleph Corp <Ntt> | 光共振器および光共振器の製造方法 |
| US7265030B2 (en) | 2004-07-20 | 2007-09-04 | Sharp Laboratories Of America, Inc. | Method of fabricating silicon on glass via layer transfer |
| US7229901B2 (en) * | 2004-12-16 | 2007-06-12 | Wisconsin Alumni Research Foundation | Fabrication of strained heterojunction structures |
| US7776715B2 (en) * | 2005-07-26 | 2010-08-17 | Micron Technology, Inc. | Reverse construction memory cell |
| US7268051B2 (en) * | 2005-08-26 | 2007-09-11 | Corning Incorporated | Semiconductor on glass insulator with deposited barrier layer |
| US7361574B1 (en) * | 2006-11-17 | 2008-04-22 | Sharp Laboratories Of America, Inc | Single-crystal silicon-on-glass from film transfer |
| EP1928020B1 (en) * | 2006-11-30 | 2020-04-22 | Soitec | Method of manufacturing a semiconductor heterostructure |
| EP1933384B1 (en) * | 2006-12-15 | 2013-02-13 | Soitec | Semiconductor heterostructure |
| JP2010062493A (ja) * | 2008-09-08 | 2010-03-18 | Stanley Electric Co Ltd | 半導体発光素子および半導体発光素子の製造方法 |
| TWI411129B (zh) * | 2009-12-31 | 2013-10-01 | Epistar Corp | 發光二極體的形成方法 |
| CN101866874B (zh) * | 2010-06-01 | 2013-05-22 | 中国科学院上海微系统与信息技术研究所 | 一种利用层转移技术制备绝缘体上锗硅材料的方法 |
-
2011
- 2011-07-29 JP JP2011167678A patent/JP5810718B2/ja active Active
-
2012
- 2012-02-03 US US13/365,794 patent/US9018738B2/en not_active Expired - Fee Related
- 2012-03-09 CN CN201210061282.7A patent/CN102683352B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012212840A (ja) | 2012-11-01 |
| US20120238071A1 (en) | 2012-09-20 |
| US9018738B2 (en) | 2015-04-28 |
| CN102683352A (zh) | 2012-09-19 |
| CN102683352B (zh) | 2016-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10680132B2 (en) | Non-destructive wafer recycling for epitaxial lift-off thin-film device using a superlattice epitaxial layer | |
| US9064698B1 (en) | Thin-film gallium nitride structures grown on graphene | |
| JP2018535536A (ja) | グラフェンベースの層転写のためのシステム及び方法 | |
| US7687378B2 (en) | Fabricating method of nitride semiconductor substrate and composite material substrate | |
| EP2151856A1 (en) | Relaxation of strained layers | |
| JP2005064188A (ja) | 基板の回収方法および再生方法、ならびに半導体ウエハの製造方法 | |
| JP5946771B2 (ja) | 半導体基板上のラージエリアガリウム窒化物又は他の窒化物ベース構造のための応力補償 | |
| KR102533932B1 (ko) | 사전 패터닝된 메사들을 통한 스트레인 경감 에피택셜 리프트-오프 | |
| JP2020500424A (ja) | 層転写のための転位フィルタ処理のためのシステムおよび方法 | |
| CN104025282A (zh) | 用于释放多个半导体器件层的外延剥离 | |
| JP2019134101A (ja) | 半導体素子の製造方法 | |
| EP2151861A1 (en) | Passivation of etched semiconductor structures | |
| KR101021775B1 (ko) | 에피택셜 성장 방법 및 이를 이용한 에피택셜층 적층 구조 | |
| TW201222732A (en) | Methods for processing a semiconductor wafer, a semiconductor wafer and a semiconductor device | |
| KR101341824B1 (ko) | 중간 에피택셜 구조 및 에피택셜 구조의 제조 방법 | |
| JP5810718B2 (ja) | シリコン層転写用基板及び半導体基板の製造方法 | |
| KR101216367B1 (ko) | 변형층들의 이완을 위한 보강층들 | |
| KR101836934B1 (ko) | 질화갈륨계 광검출 소자의 제조방법 및 그에 의해 제조된 질화갈륨계 광검출 소자 | |
| US20220367275A1 (en) | Method and structure for thin-film fabrication | |
| JPWO2013187078A1 (ja) | 半導体基板、半導体基板の製造方法および複合基板の製造方法 | |
| JP2009081318A (ja) | 半導体ウェハ | |
| JP2014216356A (ja) | 半導体基板、半導体基板の製造方法および複合基板の製造方法 | |
| TWI408732B (zh) | The epitaxial structure with easy removal of the sacrificial layer and its manufacturing method | |
| JP2014150248A (ja) | 素子形成用基板の作製方法 | |
| TW202332005A (zh) | 三色3d dram堆疊與製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140619 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150310 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150312 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150818 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150831 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5810718 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |