KR101341824B1 - 중간 에피택셜 구조 및 에피택셜 구조의 제조 방법 - Google Patents
중간 에피택셜 구조 및 에피택셜 구조의 제조 방법 Download PDFInfo
- Publication number
- KR101341824B1 KR101341824B1 KR1020110139891A KR20110139891A KR101341824B1 KR 101341824 B1 KR101341824 B1 KR 101341824B1 KR 1020110139891 A KR1020110139891 A KR 1020110139891A KR 20110139891 A KR20110139891 A KR 20110139891A KR 101341824 B1 KR101341824 B1 KR 101341824B1
- Authority
- KR
- South Korea
- Prior art keywords
- etch stop
- temporary
- layer
- stop layer
- epitaxial
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 24
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 239000011737 fluorine Substances 0.000 claims description 6
- 229910052731 fluorine Inorganic materials 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 229910002601 GaN Inorganic materials 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 claims description 2
- 125000001153 fluoro group Chemical group F* 0.000 claims description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 7
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910019974 CrSi Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Weting (AREA)
- Led Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
에피택셜 구조의 제조 방법은 (a) 임시기판(2) 위에 상기 임시기판(2)을 부분적으로 노출시키는 패터닝된 희생층(3)을 형성하는 단계; (b) 상기 패터닝된 희생층(3) 및 임시 기판(2) 위에 임시 에피택셜 필름(4)을 측면 및 에피택셜 성장시키는 단계; (c) 상기 임시 에피택셜 필름(4) 위에 제1 식각 중단층(5)을 형성하는 단계; (d) 상기 제1 식각 중단층(5) 위에 에피택셜층 단위(6)를 형성하는 단계; (e) 제1 식각제를 이용하여 상기 패터닝된 희생층(3)을 제거하는 단계; 및 (f) 제2 식각제를 이용하여 상기 임시 에피택셜 필름(4)을 제거하는 단계를 포함한다.
Description
관련 출원에 대한 상호 참조
본원은 2010 12. 23 자로 출원된 대만 출원 제 099145520 호의 우선권을 주장한다.
본 발명은 중간 에피택셜 구조 및 에피택셜 구조의 제조 방법에 관한 것이다.
광전자 소자 내 에피택셜층의 에피택셜 성장에 적합한 기판은 종종 저조한 열 또는 전기 전도성을 가진다. 따라서, 이러한 문제 및 에피택셜 품질을 고려하여, 광전자 소자의 제작은 대개 에피택셜층의 에피택셜 성장을 위하여 사용되는 임시 기판으로부터 에피택셜층을 제거하는 단계를 포함한다
대개, 희생층이 에피택셜층과 임시 기판 사이에 형성되어, 상기 희생층을 불화수소산 (HF)과 같은 불소-함유 식각제를 이용하여 식각함으로써 상기 에피택셜층을 상기 임시 기판으로부터 제거할 수 있다.
그러나, 상기 불소-함유 식각제는 희생층을 신속히 식각할 수 있으나, 상기 식각제는 식각 장치의 부식을 초래할 수 있으며 환경에 유해할 것이다.
발명의 개요
따라서, 본 발명의 목적은 상기 종래기술과 관련된 문제점들을 극복할수 있는 중간 에피택셜 구조 및 에피택셜 구조의 제조 방법을 제공하는 것이다.
본 발명의 일 측면에 따르면,
(a) 임시기판 위에 상기 임시기판을 부분적으로 노출시키는 패터닝된 희생층을 형성하는 단계;
(b) 상기 패터닝된 희생층 및 임시 기판 위에 임시 에피택셜 필름을 측면 및 에피택셜 성장시키는 단계;
(c) 상기 임시 에피택셜 필름 위에 제1 식각 중단층을 형성하는 단계;
(d) 상기 제1 식각 중단층 위에 에피택셜층 단위를 형성하는 단계;
(e) 제1 식각제를 이용하여 상기 임시 에피택셜 필름보다 큰 식각 속도를 가지는 상기 패터닝된 희생층을 제거하는 단계; 및
(f) 제2 식각제를 이용하여 상기 제1 식각 중단층보다 큰 식각 속도를 가지는 상기 임시 에피택셜 필름을 제거하여, 상기 제1 식각 중단층과 상기 에피택셜층 단위의 어셈블리로부터 상기 임시 기판을 분리하는 단계
를 포함하는, 에피택셜 구조의 제조 방법이 제공된다.
본 발명의 다른 측면에 따르면,
임시 기판;
상기 임시 기판 상에 형성되어 상기 임시 기판을 부분적으로 노출시키는 패터닝된 희생층;
상기 패터닝된 희생층 및 상기 패터닝된 희생층으로부터 노출되는 상기 임시 기판 상에 측면 및 에피택셜 성장한 임시 에피택셜층;
상기 패터닝된 희생층의 반대편에 상기 임시 에피택셜층 상에 형성되는 제1 식각 중단층; 및
상기 임시 에피택셜층의 반대편에 상기 제1 식각 중단층 상에 형성되는 에피택셜층 단위
를 포함하는, 중간 에피택셜 구조가 제공된다.
본 발명에 따르면, 희생층(3)이 패터닝되므로 식각 장비 및 환경에 악영향을 미치는 불소-함유 용액이 감소된 양으로 사용될 수 있다.
기타 본 발명의 특징 및 이점들이 첨부 도면을 참조로 하여 이하 본 발명의 바람직한 구현예의 상세한 설명에서 명백하여질 것이다.
도 1은 본 발명에 따른 에피택셜 구조의 제조 방법의 바람직한 구현예를 예시하는 흐름도이다.
도 2 내지 9는 도 1에서 예시되는 방법의 연속적인 단계를 예시하는 개략도이다.
도 10은 도 1에 예시되는 방법에 추가로 포함되는, 제1 식각 중단층의 하부 표면상에 제2 식각 중단층을 형성하는 단계를 예시하는 개략도이다.
도 11은 도 1에 예시되는 방법에 추가로 포함되는, 제1 식각 중단층의 상부 표면상에 제2 식각 중단층을 형성하는 단계를 예시하는 개략도이다.
도 12는 도 1에 예시되는 방법에 추가로 포함되는, 제1 식각 중단층의 상하부 표면상에 두 개의 제2 식각 중단층들을 형성하는 단계를 예시하는 개략도이다.
도 1은 본 발명에 따른 에피택셜 구조의 제조 방법의 바람직한 구현예를 예시하는 흐름도이다.
도 2 내지 9는 도 1에서 예시되는 방법의 연속적인 단계를 예시하는 개략도이다.
도 10은 도 1에 예시되는 방법에 추가로 포함되는, 제1 식각 중단층의 하부 표면상에 제2 식각 중단층을 형성하는 단계를 예시하는 개략도이다.
도 11은 도 1에 예시되는 방법에 추가로 포함되는, 제1 식각 중단층의 상부 표면상에 제2 식각 중단층을 형성하는 단계를 예시하는 개략도이다.
도 12는 도 1에 예시되는 방법에 추가로 포함되는, 제1 식각 중단층의 상하부 표면상에 두 개의 제2 식각 중단층들을 형성하는 단계를 예시하는 개략도이다.
도 1을 참조로 하면, 본 발명에 따른 에피택셜 구조의 제조 방법의 바람직한 구현예는 다음 단계를 포함한다.
단계(10)에서, 패터닝된 희생층(3)이 임시 기판(2) 상에 형성된다 (도 2 참조). 상기 임시 기판(2)은 예를 들어, 실리콘, 사파이어(Al2O3), 탄화규소, 갈륨 비소 등으로 이루어질 수 있고, 상기 패터닝된 희생층(3)으로부터 부분적으로 노출된다. 상기 패터닝된 희생층(3)은 산화물로 이루어지며, 바람직하게 실리콘 옥사이드로 이루어진다.
단계(11)에서, 임시 에피택셜 필름(4)이 상기 패터닝된 희생층(3) 및 상기 임시 기판(2) 위에서 측면 및 에피택셜 성장한다 (도 3 참조). 바람직한 구현예에서, 상기 임시 에피택셜 필름(4)은 갈륨 니트라이드(GaN)이다.
단계(12)에서, 제2 식각 중단층(5)은 상기 임시 에피택셜 필름(4) 위에서 성장하여 0.001 마이크로미터 이상의 두께를 가지며, 500℃ 내지 1200℃ 범위의 에피택셜 온도를 가진다. 상기 제1 식각 중단층(5)은 알루미늄 함유 질화물로 이루어진다. 바람직하게, 상기 알루미늄-함유 질화물은 알루미늄 니트라이드, 알루미늄 인듐 갈륨 니트라이드 등과 같이 적어도 5% 원자비의 알루미늄을 포함한다.
단계(13)에서, 에피택셜층 단위(6)가 상기 제1 식각 중단층(5) 위에서 성장하여 (도 5 참조) 중간 에피택셜 구조를 형성한다. 상기 에피택셜층 단위(6)는 연이은 공정에서 상이한 구성요소들의 에피택셜 성장을 위한 갈륨 니트라이드층이거나, 또는 발광 다이오드 (LED) 요소일 수 있다.
단계(14)에서, 영구 기판(7)이 상기 에피택셜층 단위(6) 위에 상기 제1 식각중단층(5)의 반대편에 형성된다. 상기 영구 기판(7)은 실리콘, 구리-함유 물질, 몰리브덴, 유연성 물질 등으로 이루어질 수 있다. 이외에도, 실제 요구 조건에 따라, 상기 영구 기판(7)은 우수한 열 전도성을 가지는 물질로 이루어져 방열 기판으로서 역할을 할 수 있다.
단계(15)에서, 상기 패터닝된 희생층(3)이 제1 식각제를 이용하여 제거된다 (도 7 참조). 상기 패터닝된 희생층(3)은 상기 임시 에피택셜 필름(4)보다 큰 식각 속도를 가진다. 상기 제1 식각제는 바람직하게 불화수소산(HF), 완충 산화물 식각(buffered oxide etch: BOE) 용액 등과 같은 불소-함유 용액이고, 더 바람직하게 HF이다. 상기 희생층(3)이 패터닝되므로, 배경 기술에서 기재한 바와 같이 식각 장비 및 환경에 악영향을 미치는 상기 불소-함유 용액이 감소된 양으로 사용될 수 있다.
상기 패터닝된 희생층(3)을 제거한 후에, 채널(40)을 상기 임시 에피택셜 필름(4)과 상기 임시 기판(2) 사이에 형성한다. 따라서, 상기 임시 에피택셜 필름(4)은 제2 식각제에 반응성일 수 있는 증가된 표면적을 가짐으로써, 상기 임시 에피택셜 필름(4)의 식각 속도를 증가시킬 수 있다.
단계(16)에서, 상기 제2 식각제가 상기 채널(40) 내로 도입되어 상기 임시 에피택셜 필름(4)을 식각 및 제거한다. 따라서, 도 8에 도시되는 바와 같이, 상기 임시 기판(2)이 상기 제1 식각 중단층(5), 상기 에피택셜층 단위(6) 및 상기 영구 기판(7)의 어셈블리부터 제거된다. 상기 제2 식각제는 바람직하게 수산화칼륨 용액 및 인산 용액으로부터 선택되고, 더 바람직하게, 인산 용액이다. 이러한 단계에서, 상기 임시 에피택셜 필름(4)은 상기 제1 식각 중단층(5)보다 큰 식각 속도를 가진다. 바람직하게, 상기 임시 에피택셜 필름(4)의 식각 속도는 상기 제1 식각 중단층(5)의 식각 속도보다 적어도 5 배 크다. 이와 같이, 상기 제1 식각 중단층(5)을 이용하여 상기 에피택셜층 단위(6)가 상기 제1 식각제에 의하여 식가되는 것을 보호할 수 있다. 따라서, 상기 제1 식각 중단층(5)을 이용하면, 상기 에피택셜층 단위(6)는 상기 제2 식각제에 의하여 식각되지 않을 것이다.
다른 구현예에서, 제2 식각 중단층(8)이 상기 제1 식각 중단층(5)의 상하부 표면 중 적어도 하나 위에 형성될 수 있다 (도 10 내지 12 참조). 상기 제2 식각 중단층(8)은 바람직하게 질소-함유 물질 및 실리콘-함유 물질로부터 선택되는 물질로 이루어지고, 0.001 마이크로미터 이상의 두께를 가지며, 500℃ 내지 1200℃ 범위의 에피택셜 온도를 가진다. 상기 질소-함유 물질의 예는 갈륨 니트라이드, 인듐 갈륨 니트라이드 등을 포함한다. 상기 질소-함유 물질은 바람직하게 적어도 20% 원자비의 질소를 포함하는 실리콘 니트라이드 물질(예를 들어, Si3N4)이다. 상기 실리콘-함유 물질의 예는 실리콘, 실리콘 니트라이드 등을 포함한다. 상기 실리콘-함유 물질은 바람직하게 적어도 30% 원자비의 실리콘을 포함하는 규소화물 물질 (예를 들어, CrSix, TaSix)이다. 상기 제1 및 제2 식각 중단층들(5,8)을 이용하면, 상기 에피택셜 층 단위(6)를 보다 효율적인 방식으로 보호할 수 있다.
최종적으로 단계(17)에서, 상기 제1 식각 중단층(5) 및 제2 식각 중단층(들)(8) (있다면)을 제거한다 (도 9 참조). 유도결합 플라스마 식각 공정 (ICP), 반응성 이온 식각 공정 (RIE), 또는 연마 공정을 상기 에피택셜층 단위(6)에 손상을 야기하지 않고 이 단계에서 사용할 수 있다.
본 발명은 가장 실행가능하고 바람직한 구현예로 간주되는 것과 관련하여 기재되었으나, 본 발명은 개시되는 구현예로 한정되지 않으며 최광의의 해석 및 균등 범위 및 사상 내에 포함되는 다양한 배열들을 포함하는 것으로 의도됨을 이해할 것이다.
Claims (20)
- (a) 임시기판 위에 상기 임시기판을 부분적으로 노출시키는 패터닝된 희생층을 형성하는 단계;
(b) 상기 패터닝된 희생층 및 임시 기판 위에 임시 에피택셜 필름을 측면 및 에피택셜 성장시키는 단계;
(c) 상기 임시 에피택셜 필름 위에 제1 식각 중단층을 형성하는 단계;
(d) 상기 제1 식각 중단층 위에 에피택셜층 단위를 형성하는 단계;
(e) 제1 식각제를 이용하여 상기 임시 에피택셜 필름보다 큰 식각 속도를 가지는 상기 패터닝된 희생층을 제거하는 단계; 및
(f) 제2 식각제를 이용하여 상기 제1 식각 중단층보다 큰 식각 속도를 가지는 상기 임시 에피택셜 필름을 제거하여, 상기 제1 식각 중단층과 상기 에피택셜층 단위의 어셈블리로부터 상기 임시 기판을 분리하는 단계
를 포함하는 에피택셜 구조의 제조 방법. - 제1항에 있어서,
상기 패터닝된 희생층은 실리콘 옥사이드로 이루어지는 것을 특징으로 하는 방법. - 제1항에 있어서,
단계 (d) 후에,
(g) 상기 제1 식각 중단층의 반대편에 상기 에피택셜층 단위 위에 영구 기판을 형성하는 단계를 추가로 포함하는 방법. - 제1항에 있어서,
단계 (f)에서, 상기 임시 에피택셜 필름의 식각 속도는 상기 제1 식각 중단층의 식각 속도보다 적어도 5 배 큰 것을 특징으로 하는 방법. - 제1항에 있어서,
상기 제1 식각 중단층은 알루미늄-함유 질화물로 이루어지는 것을 특징으로 하는 방법. - 제5항에 있어서,
상기 알루미늄-함유 질화물은 적어도 5% 원자비(Atomic Ratio)의 알루미늄을 포함하는 것을 특징으로 하는 방법. - 제1항에 있어서,
상기 제1 식각제는 불소-함유 용액인 것을 특징으로 하는 방법. - 제1항에 있어서,
상기 제2 식각제는 수산화칼륨 용액 및 인산 용액으로 이루어지는 군으로부터 선택되는 것을 특징으로 하는 방법. - 제1항에 있어서,
(h) 상기 제1 식각 중단층의 상하부 표면 중 어느 하나 위에 제2 식각 중단층을 형성하는 단계를 추가로 포함하는 방법. - 제9항에 있어서,
상기 제2 식각 중단층은 질소-함유 물질 및 실리콘-함유 물질로 이루어지는 군으로부터 선택되는 것을 특징으로 하는 방법. - 제10항에 있어서,
상기 질소-함유 물질은 적어도 20% 원자비(Atomic Ratio)의 질소를 포함하는 실리콘 니트라이드 물질인 것을 특징으로 하는 방법. - 제10항에 있어서,
상기 실리콘-함유 물질은 적어도 30% 원자비(Atomic Ratio)의 실리콘을 포함하는 규소화물 물질인 것을 특징으로 하는 방법. - 임시 기판;
상기 임시 기판 상에 형성되어 상기 임시 기판을 부분적으로 노출시키는 패터닝된 희생층;
상기 패터닝된 희생층 및 상기 패터닝된 희생층으로부터 노출되는 상기 임시 기판 상에 측면 및 에피택셜 성장한 임시 에피택셜층;
상기 패터닝된 희생층의 반대편에 상기 임시 에피택셜층 상에 형성되는 제1 식각 중단층; 및
상기 임시 에피택셜층의 반대편에 상기 제1 식각 중단층 상에 형성되는 에피택셜층 단위를 포함하며,
상기 제1 식각 중단층의 상하부 표면 중 어느 하나 위에 형성되는 제2 식각 중단층을 추가로 포함하는 중간 에피택셜 구조. - 제13항에 있어서,
상기 패터닝된 희생층은 실리콘 옥사이드로 이루어지고, 상기 임시 에피택셜 필름은 갈륨 니트라이드로 이루어지는 것을 특징으로 하는 중간 에피택셜 구조. - 제13항에 있어서,
상기 제1 식각 중단층은 알루미늄-함유 질화물로 이루어지는 것을 특징으로 하는 중간 에피택셜 구조. - 제15항에 있어서,
상기 알루미늄-함유 질화물은 적어도 5% 원자비(Atomic Ratio)의 알루미늄을 포함하는 것을 특징으로 하는 중간 에피택셜 구조. - 삭제
- 제13항에 있어서,
상기 제2 식각 중단층은 질소-함유 물질 및 실리콘-함유 물질로 이루어지는 군으로부터 선택되는 것을 특징으로 하는 중간 에피택셜 구조. - 제18항에 있어서,
상기 질소-함유 물질은 적어도 20% 원자비의 질소를 포함하는 실리콘 니트라이드 물질인 것을 특징으로 하는 중간 에피택셜 구조. - 제18항에 있어서,
상기 실리콘-함유 물질은 적어도 30% 원자비(Atomic Ratio)의 실리콘을 포함하는 규소화물 물질인 것을 특징으로 하는 중간 에피택셜 구조.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW099145520A TWI434329B (zh) | 2010-12-23 | 2010-12-23 | Epitaxial structure with etch stop layer and its manufacturing method |
| TW099145520 | 2010-12-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120072328A KR20120072328A (ko) | 2012-07-03 |
| KR101341824B1 true KR101341824B1 (ko) | 2013-12-17 |
Family
ID=46315561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110139891A KR101341824B1 (ko) | 2010-12-23 | 2011-12-22 | 중간 에피택셜 구조 및 에피택셜 구조의 제조 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8603886B2 (ko) |
| KR (1) | KR101341824B1 (ko) |
| CN (1) | CN102569551B (ko) |
| TW (1) | TWI434329B (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI408732B (zh) * | 2010-12-23 | 2013-09-11 | Nat Univ Chung Hsing | The epitaxial structure with easy removal of the sacrificial layer and its manufacturing method |
| WO2015009669A1 (en) * | 2013-07-16 | 2015-01-22 | The Government Of The United States Of America, As Represented By The Secretary Of The Navy | Lift-off of epitaxial layers from silicon carbide or compound semiconductor substrates |
| KR101988889B1 (ko) * | 2015-03-26 | 2019-06-14 | 한국전자통신연구원 | 기판소자의 제조방법 |
| KR102608902B1 (ko) * | 2016-06-14 | 2023-12-04 | 삼성전자주식회사 | 질화물 반도체 기판 제조방법 |
| CN113764968B (zh) * | 2021-09-07 | 2022-11-22 | 中国科学院半导体研究所 | 一种去除外延片衬底的方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020137342A1 (en) * | 2001-03-23 | 2002-09-26 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing nitride semiconductor substrate |
| US20100200880A1 (en) * | 2008-06-06 | 2010-08-12 | Hong Kong Applied Science And Technology Research Institute Co. Ltd. | Semiconductor wafers and semiconductor devices and methods of making semiconductor wafers and devices |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101409229B (zh) * | 2007-10-12 | 2012-01-04 | 台达电子工业股份有限公司 | 外延基板及发光二极管装置的制造方法 |
| WO2010124059A2 (en) * | 2009-04-24 | 2010-10-28 | Wakonda Technologies, Inc. | Crystalline thin-film photovoltaic structures and methods for forming the same |
| US8501597B2 (en) * | 2010-07-30 | 2013-08-06 | Academia Sinica | Method for fabricating group III-nitride semiconductor |
-
2010
- 2010-12-23 TW TW099145520A patent/TWI434329B/zh not_active IP Right Cessation
-
2011
- 2011-12-20 US US13/331,423 patent/US8603886B2/en active Active
- 2011-12-20 CN CN201110428930.3A patent/CN102569551B/zh active Active
- 2011-12-22 KR KR1020110139891A patent/KR101341824B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020137342A1 (en) * | 2001-03-23 | 2002-09-26 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing nitride semiconductor substrate |
| US20100200880A1 (en) * | 2008-06-06 | 2010-08-12 | Hong Kong Applied Science And Technology Research Institute Co. Ltd. | Semiconductor wafers and semiconductor devices and methods of making semiconductor wafers and devices |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102569551A (zh) | 2012-07-11 |
| US20120161149A1 (en) | 2012-06-28 |
| US8603886B2 (en) | 2013-12-10 |
| CN102569551B (zh) | 2014-12-17 |
| KR20120072328A (ko) | 2012-07-03 |
| TW201227803A (en) | 2012-07-01 |
| TWI434329B (zh) | 2014-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100941305B1 (ko) | 질화물 반도체 기판 및 그 제조 방법 | |
| CN107170668B (zh) | 一种自支撑氮化镓制备方法 | |
| US9064698B1 (en) | Thin-film gallium nitride structures grown on graphene | |
| KR101341824B1 (ko) | 중간 에피택셜 구조 및 에피택셜 구조의 제조 방법 | |
| KR101591677B1 (ko) | 고품위 질화물계 반도체 성장방법 | |
| US7947576B2 (en) | Method of manufacturing by etching a semiconductor substrate horizontally without creating a vertical face | |
| CN108701710B (zh) | 制造纳米棒的方法以及通过该方法制造的纳米棒 | |
| JP2018514083A (ja) | プレパターニングされたメサを経由する歪み緩和エピタキシャルリフトオフ | |
| CN102347214B (zh) | 一种用于生长厚膜GaN材料的图形化模板的制备方法 | |
| US20070298592A1 (en) | Method for manufacturing single crystalline gallium nitride material substrate | |
| US8698284B2 (en) | Nitride-based semiconductor substrates having hollow member pattern and methods of fabricating the same | |
| KR20170113796A (ko) | 질화갈륨계 광검출 소자의 제조방법 및 그에 의해 제조된 질화갈륨계 광검출 소자 | |
| TW201324838A (zh) | 具有空氣介質層之半導體光電元件及空氣介質層之製作方法 | |
| KR101392366B1 (ko) | 질화물 발광 다이오드 제조방법 | |
| TWI451480B (zh) | 三族氮化物半導體之製造方法 | |
| US8680554B2 (en) | Epitaxial structure and method for making the same | |
| US20120128939A1 (en) | Patterned substrate for epitaxially growing semiconductor material, and method for patterning a substrate | |
| TWI405353B (zh) | Method for manufacturing photovoltaic element | |
| US20200273702A1 (en) | Defect-free heterogeneous substrates | |
| CN113707770A (zh) | 一种硅衬底GaN的加工工艺 | |
| KR20150144936A (ko) | 사파이어 기판의 표면 패턴 형성 방법 | |
| TWI462153B (zh) | Separation method of epitaxial substrate | |
| CN111128688A (zh) | n型氮化镓自支撑衬底的制作方法 | |
| JP2010182979A (ja) | ＧａＮ系化合物半導体の成長方法及び成長層付き基板 | |
| KR20160028772A (ko) | 질화물 반도체 기판 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20161209 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20181204 Year of fee payment: 6 |
|
| R401 | Registration of restoration |