KR101591677B1 - 고품위 질화물계 반도체 성장방법 - Google Patents

고품위 질화물계 반도체 성장방법 Download PDF

Info

Publication number
KR101591677B1
KR101591677B1 KR1020140128804A KR20140128804A KR101591677B1 KR 101591677 B1 KR101591677 B1 KR 101591677B1 KR 1020140128804 A KR1020140128804 A KR 1020140128804A KR 20140128804 A KR20140128804 A KR 20140128804A KR 101591677 B1 KR101591677 B1 KR 101591677B1
Authority
KR
South Korea
Prior art keywords
mask layer
nitride
substrate
based semiconductor
etching
Prior art date
Application number
KR1020140128804A
Other languages
English (en)
Inventor
이동선
서동주
이준엽
강창모
성원석
박문도
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR1020140128804A priority Critical patent/KR101591677B1/ko
Priority to US14/859,898 priority patent/US9455144B2/en
Priority to JP2015188635A priority patent/JP2016072631A/ja
Application granted granted Critical
Publication of KR101591677B1 publication Critical patent/KR101591677B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30617—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Abstract

기판 상에 제1 마스크층을 형성하고 상기 제1 마스크층 상에 제2 마스크층을 형성하는 단계; 상기 제1 마스크층 및 상기 제2 마스크층을 건식 식각하여 상기 기판의 일부가 오프닝된 영역을 형성하는 단계; 상기 오프닝된 영역에서 상기 제1 마스크층을 선택적으로 습식 식각하여 기판의 일부가 노출된 리세스 영역을 형성하는 단계; 상기 리세스 영역에 제3 마스크층을 형성하는 단계; 및 상기 제3 마스크층 측면의 노출된 기판으로부터 질화물계 반도체를 성장시켜 상기 오프닝된 영역으로 성장을 확장하는 단계를 포함하는, 고품위 질화물계 반도체 성장방법이 제공된다.
본 발명에 따르면, 기판과 질화물계 반포체의 계면에서의 격자상수 불일치에 따른 관통 전위를 획기적으로 줄이고 공정 실패율을 감소시키며, 박막의 결함을 최소화하여 광소자의 신뢰성을 확보할 수 있다.

Description

고품위 질화물계 반도체 성장방법{METHOD FOR GROWING NITRIDE-BASED SEMICONDUCTOR WITH HIGH QUALITY}
본 발명은 고품위 질화물계 반도체 성장방법에 관한 것이다. 보다 상세하게는 관통전위(threading dislocation) 결함이 획기적으로 감소된 고품위 질화물계 반도체 성장방법에 관한 것이다.
사파이어 등의 기판에 GaN을 성장시켜 전자소자를 제조하는 기술에 있어서, 기판과 GaN의 계면에서 격자상수 불일치에 따른 격자 부정합의 정도가 크게 나타난다(도 5a 참조). 이러한 격자상수 불일치에 따른 전위(dislocation)가 GaN 박막 내부로 전파되어 LED, 태양전지 등의 전자소자 성능을 심각하게 저하시키는 원인이 되고 있으며, 사파이어 기판 상에 보다 낮은 결함 밀도의 GaN 박막을 성장시키는 것이 LED의 성능과 신뢰성을 향상시키는 해결방안이 되고 있다.
이에 대한 해결방안으로 사파이어 기판 또는 사파이어 기판에 얇게 성장된 GaN 박막의 표면 상에 SiNx 또는 SiO2 물질로 마스크 패터닝을 형성한 후 GaN 박막을 성장하는 에피텍시 측면 과성장(ELOG; Epitaxy Lateral Overgrowth)법이 개발되었다(도 5c 참조).
그러나, 이러한 ELOG법은 SiO2 마스크가 이종접합에 따른 GaN 박막 속 결함의 전파를 차단하여 감소시킴에 따라 관통전위(threading dislocation) 결함이 107 cm-2 수준으로 대폭 감소하였으나, 결정 성장 과정이 2단계에 걸쳐 시행되기 때문에 오염 등에 의한 공정 실패율이 증가된다는 문제점이 제기되어 왔다.
이와 같은 ELOG법의 문제점을 보완하기 위해 사파이어 기판 상에 미세 요철을 형성한 패턴형성 사파이어 기판(PSS; patterned sapphire substrate)이 최근 널리 이용되어 왔으며(도 5b 참조), 이러한 PSS는 일반적으로 수 ㎛ 크기의 다각형이나 원뿔을 사방 수 ㎛의 일정한 간격으로 양각 또는 음각으로 배열시킨 것으로, 패턴의 깊이 또는 높이는 통상 0.5㎛ 내외로서 건식 또는 습식 식각법으로 형상화시킨다.
이러한 PSS를 이용하여 GaN 단결정을 성장시키는 방법은 원천적인 문제점인 결함 밀도를 개선하는 것은 아니며, 다만 LED를 제작했을 때 음각 형태의 기판 계면에서부터 빛이 반사됨에 따라 평면의 일반 사파이어 기판을 사용했을 때보다 광소자의 빛 추출율을 약 15% 정도 향상시키는 방법이다. 이는 기판 계면의 반사에 의한 집광 효과에 기인한 것이며, GaN 박막의 결함이 줄어든 것에 기인하지 않기 때문에 광소자의 신뢰성에 여전히 문제점이 존재하게 된다.
또한, 전술한 ELOG법과 PSS법의 경우 포토 리소그래피(Photolithography) 공정을 이용하여 SiO2를 증착한 후, 건식 혹은 습식 식각을 통해 미세 패터닝을 하는 것이 필수적이기 때문에 공정상 복잡해지고 이로 인한 불량률이 발생할 수 있다는 공통된 문제점을 안고 있으며, 소자의 성능에 가장 큰 영향을 주는 수직으로 생성되는 관통전위(threading dislocation)를 획기적으로 감소하지는 못하였다.
한국 공개특허번호 제2005-0000511호
본 발명의 일 측면은 기판과 질화물계 반포체의 계면에서의 격자상수 불일치에 따른 관통 전위를 획기적으로 감소시킬 수 있고, 결정 성장 과정이 비교적 단순하여 불량률 발생이 줄어든 질화물계 반도체 성장방법을 제시하고자 한다.
그러나, 본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일 측면은, 기판 상에 제1 마스크층을 형성하고 상기 제1 마스크층 상에 제2 마스크층을 형성하는 단계; 상기 제1 마스크층 및 상기 제2 마스크층을 건식 식각하여 상기 기판의 일부가 오프닝된 영역을 형성하는 단계; 상기 오프닝된 영역에서 상기 제1 마스크층을 선택적으로 습식 식각하여 기판의 일부가 노출된 리세스 영역을 형성하는 단계; 상기 리세스 영역에 제3 마스크층을 형성하는 단계; 및 상기 제3 마스크층 측면의 노출된 기판으로부터 질화물계 반도체를 성장시켜 상기 오프닝된 영역으로 성장을 확장하는 단계를 포함하는, 고품위 질화물계 반도체 성장방법을 제공한다.
본 발명에 의하면, 기판과 질화물계 반포체의 계면에서의 격자상수 불일치에 따른 관통 전위를 획기적으로 줄이고 공정 실패율을 감소시키며, 박막의 결함을 최소화하여 광소자의 신뢰성을 확보할 수 있다.
도 1a 내지 도 1f는 본 발명의 일 실시예에 따른, 고품위 질화물계 반도체 성장방법을 도식화한 도면이다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른, 고품위 질화물계 반도체를 기판으로부터 분리하는 과정을 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 따라 성장한 고품위 질화물계 반도체의 주사전자현미경 사진이다.
도 4는 본 발명의 일 실시예에 따라 형성된 T자형 마스크층과 재성장한 GaN층을 도식화한 그림이다.
도 5는 종래의 질화물계 반도체(GaN) 성장방법 상의 문제점을 나타내는 그림이다.
아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
본원 명세서 전체에서, 어떤 부재가 다른 부재 "상에" 또는 "상부에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. 본원 명세서 전체에서 사용되는 정도의 용어 "약", "실질적으로" 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 본원 명세서 전체에서 사용되는 정도의 용어 "~(하는) 단계" 또는 "~의 단계"는 "~ 를 위한 단계"를 의미하지 않는다.
본원 명세서 전체에서, 마쿠시 형식의 표현에 포함된 "이들의 조합"의 용어는 마쿠시 형식의 표현에 기재된 구성 요소들로 이루어진 군에서 선택되는 하나 이상의 혼합 또는 조합을 의미하는 것으로서, 상기 구성 요소들로 이루어진 군에서 선택되는 하나 이상을 포함하는 것을 의미한다.
본 명세서에서 "구성된다" 또는 "포함한다" 등의 용어는 명세서 상에 기재된 여러 구성 요소들, 또는 여러 단계들을 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다.
또한, 본 명세서에서 사용되는 제 1, 제 2 등과 같이 서수를 포함하는 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제 1 구성요소는 제 2 구성 요소로 명명될 수 있고, 유사하게 제 2 구성 요소도 제 1 구성 요소로 명명될 수 있다.
본 발명은 사파이어, Si 등의 기판에 GaN, InGaN 등과 같은 질화물계 반도체를 성장시킴에 있어서, 식각 과정을 통하여 T자 형태로 형성된 유전체 마스크 혹은 금속 마스크를 이용하여 격자 부정합에 의한 전위(dislocation)를 감소시키는 기술에 관한 것이다. 나아가, 기판 상에 질화물계 반도체층을 성장시킨 후, 상기 질화물계 반도체층으로부터 기판을 분리하는 것을 개시한다.
기판은 질화물계 반도체층을 성장시킬 수 있는 기판이면 한정하지 않으며, 절연성 기판, 도전성 기판 또는 회로 기판일 수 있다. 예를 들어, 사파이어, Si, 유리, Quartz, GaN, GaAs, SiC, ZnO 및 MgO로 이루어지는 군으로부터 선택될 수 있다. 또한, 금속 기판, 세라믹 기판 또는 PCB 기판일 수 있다.
본 발명에서 질화물계 반도체란 예를 들면 AlN, GaN, InN과 같은 2원계(元系), AlxGa1-xN, AlxIn1-xN, GaxIn1-xN(모두 0<x<1)과 같은 3원계, AlxGayIn1-x-yN(0<x<1, 0<y<1, 0<x+y<1)의 4원계를 포괄하는 일반식 AlxGayIn1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 표현될 수 있다. 본 명세서에서는, 별도로 언급하지 않는 한, 단순히 질화물계 반도체라고 하는 경우에는 전도형을 p형 또는 n형으로 가정하기 위하여 불순물이 도핑된 질화물계 반도체도 포함하는 것으로 한다.
이하, 본 발명의 고품위 질화물계 반도체 성장방법을 도 1a 내지 도 1f, 그리고 도 2a 내지 도 2d를 참조하면서 설명하고자 한다.
먼저 기판(100) 상에 제1 마스크층(200a)을 형성하고 상기 제1 마스크층(200a) 상에 제2 마스크층(200b)을 형성한다. 상기 제1 마스크층(200a) 및 상기 제2 마스크층(200b)은 에칭 마스크 역할을 하는 것으로서, 후술하는 T자 형태의 마스크 제조를 위하여 상기 제1 마스크층(200a)은 상기 제2 마스크층(200b)보다 식각률(etching rate)이 큰 것이 바람직하다.
상기 제1 마스크층(200a) 및 상기 제2 마스크층(200b)은 유전체 또는 금속물질인 것이 바람직하며, 각각 독립적으로 다결정 실리콘, 다결정 질화물 반도체 등의 다결정 반도체, 산화 규소(SiOx), 질화 규소(SiNx), 산화 티탄(TiOx), 산화 지르코늄(ZrOx) 등의 산화물, 질화물, 티탄(Ti), 텅스텐(W)과 같은 고융점 금속을 포함할 수 있다. 구체적인 예로는, SiO2, SiN, Si3N4, ZnS, Ta2O5, TiO2, ZrO2, Y2O3, STO(SrTiO3), BST((Ba,Sr)TiO3), PZT(PbZrxTiyOz) 및 실리콘옥시나이트라이드(SiON) 중 어느 하나의 물질을 포함하는 것일 수 있으나, 특별히 제한되는 것은 아니다.
상기 제1 마스크층(200a) 및 상기 제2 마스크층(200b)을 형성하는 방법은 MOCVD(Metal Organic Chemical Vapor Deposition), CSVT(Close Space Vapour phase Transport), PECVD(Plasma Enhanced Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy), 전자빔증발(E-beam evaporation) 또는 HVPE(Hydride Vapor Phase Epitaxy) 등의 기술을 이용하여 형성할 수 있다.
이어서, 상기 제1 마스크층(200a) 및 상기 제2 마스크층(200b)을 건식 식각하여 상기 기판(100)의 일부가 오프닝된 영역(300)을 형성한다. 식각 가스를 이용하여 수행된 건식 식각에 의하여 이방성 식각이 이루어질 수 있다.
상기 건식 식각 공정의 예로는 플라즈마 식각, 이온 빔 밀링(Ion Beam Milling), RIE (Reactive Ion Etching), MERIE (Magnetically Enhanced RIE), ICP (Inductively Coupled Plasma), TCP (Transformer Coupled Plasma), ECR (Electron Cyclotron Resonance)등을 들 수 있다. 상기 식각 가스는 Cl2, HBr, HCl, SF6, CF4, CHF3, NF3, O2 또는 CFCs(ChloroFluoroCarbons)로 이루어지는 군에서 선택된 하나 이상의 가스를 이용할 수 있으나, 이에 제한되는 것은 아니다. 또한, 상기 건식 식각은 N2, Ar 및 He 중 하나 이상의 불활성 가스를 더 포함하여 이용할 수도 있다. 상기 건식 식각의 공정 시간에 따라 상기 오프닝된 영역(300)의 크기를 조절할 수 있다. 상기 오프닝된 영역(300)은, 예를 들면, 다각형, 특히 육각형, 삼각형, 사각형 중에서 선택될 수 있는 스트라이프 또는 점 개구이거나 이러한 개구들의 조합일 수 있다.
상기 건식 식각하기 전에 상기 제2 마스크층(200b) 상에 패턴을 형성하는 단계를 더 포함할 수도 있다. 리프트오프(liftoff) 기술 등을 이용하여 다양한 패턴을 갖도록 형성될 수 있다. 예를 들어, 상기 제2 마스크층(200b)은 스트라이프 패턴, 다각형 패턴 등의 형상을 갖도록 형성될 수 있다. 상기 제2 마스크층(200b)을 에칭 마스크로 활용하여 제1 마스크층(200a)을 에칭하여 제2 마스크층(200b)에서 기판(100)의 표면까지 도달하는 개구를 형성하여 개구 내에서 기판(100)의 상면이 노출되는 오프닝된 영역(300)을 형성할 수 있다.
상기 건식 식각을 통하여 오프닝된 영역(300)에서 상기 제1 마스크층(200a)을 선택적으로 습식 식각하여 기판(100)의 일부가 노출된 리세스 영역(400)을 형성한다. 습식 식각 공정에 의하여 등방성 식각이 이루어질 수 있다. 이때, 상기 제1 마스크층(200a)은 상기 제2 마스크층(200b)보다 식각률(etching rate)이 크므로, 제1 마스크층(200a)이 선택적으로 식각되게 된다.
상기 습식식각을 위한 식각액은 유전체 또는 금속을 포함하는 마스크층을 식각할 수 있는 것이라면 무방하며, 그 예로, 불산(HF), 염산(HCl), 질산(HNO3), 황산(H2SO4), 인산(H3PO4), 옥살산(oxalic acid), 완충 산화물 에칭제(buffered oxide etchant, BOE), 수산화나트륨(NaOH), 수산화칼륨(KOH), 과산화수소(H2O2), 아세톤(Acetone), 테트라메틸암모늄 하이드록사이드(TMAH; Tetramethyl armmonium hydroxide), 에틸렌디아민(ethylenediamine), 파이로카테콜(pyrocatechol), 하이드라진 킬레이팅 아민(hydrazine chelating amines), 1,2-디아미노에탄, N,N-디메틸아세트아마이드(N,N-Dimethylacetamide), Water 중 어느 하나 또는 이들의 조합에 의한 혼합용액을 사용할 수 있다. 이외에 전기화학식각(Electro-Chemical Etching; ECE) 공정을 배제하는 것은 아니다. 습식 식각 공정은 상온 ~ 350℃ 온도에서 수행할 수 있다.
상기 습식 식각을 통하여 형성된 상기 오프닝된 영역(300)에 제3 마스크층(200c)을 형성한다. 상기 제3 마스크층(200c)은 상기 제1 마스크층(200a) 또는 제2 마스크층(200b)과 구성물질이 동일하거나 상이한 것일 수 있다. 도 3의 사진을 통해 오프닝된 영역(300)과 그 내부에 형성된 제3 마스크층(200c)(SiO2)을 확인할 수 있다.
그 다음으로는 상기 제3 마스크층(200c) 측면의 노출된 기판(100)으로부터 질화물계 반도체를 성장시켜 상기 오프닝된 영역(300)으로 성장을 확장한다. 상기 질화물계 반도체는 수직 성장에 더하여 에피택시 측면 과성장(Epitaxy Lateral Overgrowth)을 동반하여 성장할 수 있다. 질화물계 반도체의 성장은 HVPE(Halide Vapour Phase Epitaxy), CSVT(Close Space Vapour Phase Transport)가 사용될 수 있지만, MOVPE(Metal Organic Vapour Phase Epitaxy)를 바람직하게 사용하여 실행된다.
상기 오프닝된 영역(300)으로 성장이 확장된 질화물계 반도체는 측면 성장을 동반하여 재성장하고, 따라서, 인접하는 다른 오프닝된 영역으로부터 재성장한 질화물 반도체와 합쳐져(merge) 상기 제2 마스크층(200b)의 상부를 덮을 수 있다. 이때, 상기 제2 마스크층(200b)의 상부를 덮은 질화물 반도체층(500)이 형성될 수 있다.
상기 제2 마스크층(200b)과 상기 재성장한 질화물계 반도체층(500) 사이에는 하나 또는 복수의 임의의 마스크층이 추가로 개입될 수 있으며, 예를 들어, 도 11f에 도시한 바와 같이 제3 마스크층(200c)이 개재될 수 있다. 이는 상기 리세스 영역(400)에 제3 마스크층(200c)을 형성하는 과정에서 형성된 제3 마스크층(200c)일 수 있다.
상기 제2 마스크층(200b)이 안정적으로 질화물계 반도체에 의해 덮이도록, 마스크층(제1 마스크층(200a) 및 제2 마스크층(200b))의 높이 및 폭을 조절할 수 있다. 예를 들어, 마스크층의 폭은 1 내지 50㎛로 형성될 수 있고, 바람직하게는 3 내지 10㎛로 형성될 수 있다. 또한, 마스크층의 높이는 약 6㎛로 형성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
상기 제2 마스크층(200b) 상에 재성장된 질화물계 반도체층(500)은 ELO(Epitaxial Lateral Overgrowth) 기술을 이용하여 형성된 것으로 마스크층에 의해 하층으로부터의 관통전위가 가려지거나 성장방향을 따라 옆으로 휘게 되므로 표면까지 도달하는 결정결함의 수는 획기적으로 줄어들게 된다.
나아가, 상기 마스크층의 높이 및 폭에 따라, 질화물계 반도체의 측면 성장 속도와 수직 성장 속도의 비율이 조절될 수 있다. 예를 들어, 질화물계 반도체의 수직 성장 속도와 측면 성장 속도의 비율은 1:2 내지 2:1의 범위를 가질 수 있고, 바람직하게는 1:2 내지 1:1의 범위를 가질 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
상기 오프닝된 영역(300)은 질화물계 반도체가 제2 마스크층(200b) 상부로 재성장하는 시드로서 역할할 수 있고, 또한, 후술하는 마스크층(200) 제거 후에 제2 마스크층(200b) 상부에 재성장한 질화물계 반도체층(500)과 기판(100)을 접합하는 역할을 할 수 있다. 그러므로, 오프닝된 영역(300)은 질화물계 반도체층(500)이 성장되도록 시드로서 기능할 수 있는 정도의 폭을 갖는 것이 바람직하다. 이에 더하여, 마스크층(200) 제거 후에, 기판(100)을 질화물계 반도체층(500)으로부터 용이하게 분리하기 위하여 접합 면적이 최소화되는 것이 바람직하다. 따라서, 오프닝된 영역(300)의 폭은 0.5 내지 2㎛로 형성될 수 있으며, 나아가, 약 1㎛로 형성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.
이후, 상기 제1 마스크층(200a), 상기 제2 마스크층(200b) 및 상기 제3 마스크층(200c)을 제1 식각 용액을 사용하여 습식 식각하여 제거하고, 오프닝된 영역(300)에 성장한 질화물계 반도체는 제2 식각용액을 사용하여 제거함으로써 제2 마스크층(200b) 상에 재성장한 질화물계 반도체층(500)을 기판(100)으로부터 분리할 수 있다.
상세하게는, 먼저 제1 식각 용액을 이용하여 제1 마스크층(200a), 상기 제2 마스크층(200b) 및 상기 제3 마스크층(200c)을 제거하여 공동(void)을 형성한다. 이때 사용할 수 있는 제1 식각 용액은 HCl 및 H2SO4 중 적어도 하나를 포함할 수 있고, 상술한 리세스 영역(400)을 형성하기 위한 식각 용액 중에서 선택하여 사용할 수도 있다.
이어서, 제2 식각 용액은 상기 공동(void) 및 마스크층(제1 마스크층(200a), 상기 제2 마스크층(200b) 및 상기 제3 마스크층(200c))이 제거된 영역을 채널로 이용하며, 기판(100)과 질화물계 반도체층(500) 사이로 침투할 수 있다. 상기 제2 식각 용액은 상기 공동(void)으로부터 상기 오프닝된 영역(300)에 성장된 질화물계 반도체를 측면 식각하여 제거할 수 있다. 제2 식각 용액은 KOH, HF 및 BOE(Buffered Oxide Etchant) 중 적어도 하나를 포함할 수 있고, 상술한 리세스 영역(400)을 형성하기 위한 식각 용액 중에서 선택하여 사용할 수도 있다.
제2 식각 용액을 사용하는 대신에 또는 이와 병행하여 물리적·화학적 방법으로 질화물계 반도체층(500)을 기판(100)으로부터 분리할 수도 있다. 또한, 상기 오프닝된 영역(300)의 폭을 조절하여 질화물계 반도체층(500)의 형성 및 기판(100) 분리를 더욱 용이하게 할 수도 있다.
상기 제1 식각 용액을 사용하는 경우 및 상기 제2 식각 용액을 사용하는 경우의 습식 식각을 위한 식각액 및 공정 조건은 상술한 바와 같으므로 중복기재는 생략한다.
제2 마스크층(200b) 상에 재성장한 질화물계 반도체층(500)은 상술한 바와 같이 전위 등 결정 결함이 현저하게 억제된, 결정성이 양호한 상태이므로, 이를 분리하여 전자소자에 활용하면 소자의 성능 향상을 기대할 수 있다.
본 발명의 방법에 따라 성장된 질화물계 반도체는 LED, P-N 접촉, 박막 트랜지스터, 단일 접합 태양전지, 다중 접합 태양전지, 포토다이오드, 레이져, 센서, 전기-광학 소자, CMOS 소자, MOSFET 소자, MESFET 소자, 태양전지(photovoltaic cell), 미세전자기계적 소자, 나노전자기계적 소자(nanoelectromechanical device), HEMT 소자, 발광 트랜지스터 등에 활용할 수 있을 것으로 기대된다.
이하, 실시예를 통해 본 발명을 상세히 설명한다. 다만, 하기 실시예는 본 발명을 보다 상세히 설명하기 위한 예일 뿐, 본 발명의 권리범위를 제한하지는 않는다.
[실시예]
GaN 기판 상에 MOCVD 방법을 통하여 SiO2층(제1 마스크층), SiN층(제2 마스크층)을 순차적으로 형성하였다. 이후 상기 SiN층 위에 패턴을 형성하고 건식의 반응성 이온 에칭(RIE)을 통하여 상기 SiO2층, SiN층을 수직 식각하여 상기 기판의 일부가 오프닝된 영역을 형성하였다.
이어서, BOE 습식 식각을 통하여 오프닝된 영역에서 상기 SiO2층(제1 마스크층)을 선택적으로 식각하여 리세스 영역을 형성하였다. 그 다음으로 상기 리세스 영역에 SiO2층(제3 마스크층)을 MOCVD 방법을 통하여 형성하였다. 상기 리세스 영역에 형성된 SiO2층 측면의 노출된 기판으로부터 GaN을 성장시켜 오프닝된 영역으로 성장을 확장한 다음 상기 SiN층 상부로 재성장시켜 인접하는 오프닝된 영역으로부터 재성장한 GaN이 합쳐지도록 하였다. 이와 같이 형성된 T자형 마스크층과 재성장한 GaN층은 도 4에 도식화하였다. 리세스 영역에 성장한 GaN은 관통 전위(Threading Dislocations)이 크게 나타나는 것으로 예상되나, SiN층 상부에 재성장한 GaN은 SiN층(제2 마스크층) 및 SiO2층(제3 마스크층)이 하부로부터 전파되는 관통 전위를 막아 전위가 거의 없는 상태로 예상된다.
그리고 나서, 전위가 거의 없는 부분의 GaN을 얻기 위하여, KOH 습식 식각을 통하여 상기 제1 마스크층, 제2 마스크층, 및 제3 마스크층을 제거하고, 이어서 상기 오프닝된 영역에 형성된 GaN을 추가로 제거하여 기판으로부터 GaN을 분리하였다.
분리된 GaN의 전위밀도는 106 cm-2 이하로 얻어졌으며, 이는 종래의 방법으로 성장된 GaN의 전위밀도는 108 ~ 1010 cm-2 보다 현저하게 낮은 값으로 평가된다.

Claims (11)

  1. 기판 상에 제1 마스크층을 형성하고 상기 제1 마스크층 상에 제2 마스크층을 형성하는 단계;
    상기 제1 마스크층 및 상기 제2 마스크층을 건식 식각하여 상기 기판의 일부가 오프닝된 영역을 형성하는 단계;
    상기 오프닝된 영역에서 상기 제1 마스크층을 선택적으로 습식 식각하여 기판의 일부가 노출된 리세스 영역을 형성하는 단계;
    상기 오프닝된 영역에 제3 마스크층을 증착하는 단계; 및
    상기 제3 마스크층 측면의 노출된 기판으로부터 질화물계 반도체를 성장시켜 상기 오프닝된 영역으로 성장을 확장하는 단계를 포함하는, 고품위 질화물계 반도체 성장방법.
  2. 제 1항에 있어서,
    상기 오프닝된 영역으로 성장이 확장된 질화물계 반도체가 재성장하여 인접하는 다른 오프닝된 영역으로부터 재성장한 질화물 반도체와 합쳐져 상기 제2 마스크층 상부를 덮은 후, 상기 제1 마스크층, 상기 제2 마스크층 및 상기 제3 마스크층을 습식 식각하여 공동(void)을 형성하는 단계; 및
    상기 공동(void)으로부터 상기 오프닝된 영역에 성장된 질화물계 반도체를 제거하는 단계를 더 포함하는, 고품위 질화물계 반도체 성장방법.
  3. 제 1항에 있어서,
    상기 건식 식각하기 전에 상기 제2 마스크층 상에 패턴을 형성하는 단계를 더 포함하는, 고품위 질화물계 반도체 성장방법.
  4. 제 1항에 있어서,
    상기 제1 마스크층, 상기 제2 마스크층 및 상기 제3 마스크층은 각각 독립적으로 SiO2, SiN, Si3N4, ZnS, Ta2O5, TiO2, ZrO2, Y2O3, STO(SrTiO3), BST((Ba,Sr)TiO3), PZT(PbZrxTiyOz) 및 실리콘옥시나이트라이드(SiON) 중 어느 하나의 물질을 포함하는 것인, 고품위 질화물계 반도체 성장방법.
  5. 제 1항에 있어서,
    상기 제1 마스크층은 상기 제2 마스크층보다 식각률이 큰 것인, 고품위 질화물계 반도체 성장방법.
  6. 제 1항에 있어서,
    상기 제3 마스크층은 상기 제1 마스크층 또는 제2 마스크층과 구성물질이 동일하거나 상이한 것인, 고품위 질화물계 반도체 성장방법.
  7. 제 1항에 있어서,
    상기 습식식각은 불산(HF), 염산(HCl), 질산(HNO3), 황산(H2SO4), 인산(H3PO4), 옥살산(oxalic acid), 완충 산화물 에칭제(buffered oxide etchant, BOE), 수산화나트륨(NaOH), 수산화칼륨(KOH), 과산화수소(H2O2), 아세톤(Acetone), 테트라메틸암모늄 하이드록사이드(TMAH; Tetramethyl armmonium hydroxide), 에틸렌디아민(ethylenediamine), 파이로카테콜(pyrocatechol), 하이드라진 킬레이팅 아민(hydrazine chelating amines), 1,2-디아미노에탄, N,N-디메틸아세트아마이드(N,N-Dimethylacetamide), Water 중 어느 하나 또는 이들의 조합에 의한 혼합용액을 사용하며, 상온 ~ 350℃ 온도에서 습식 식각하는 것인, 고품위 질화물계 반도체 성장방법.
  8. 제 1항에 있어서,
    상기 건식 식각은 Cl2, HBr, HCl, SF6, CF4, CHF3, NF3, O2 또는 CFCs(ChloroFluoroCarbons)로 이루어지는 군에서 선택된 하나 이상의 가스를 이용하는 것인, 고품위 질화물계 반도체 성장방법.
  9. 제 1항에 있어서,
    상기 건식 식각은 N2, Ar 및 He 중 하나 이상의 불활성 가스를 더 포함하여 이용하는 것인, 고품위 질화물계 반도체 성장방법.
  10. 제 1항에 있어서,
    상기 기판은 사파이어, Si, 유리, Quartz, GaN, GaAs, SiC, ZnO 및 MgO로 이루어지는 군으로부터 선택되는 것인, 고품위 질화물계 반도체 성장방법.
  11. 제 1항에 있어서,
    상기 질화물계 반도체는 AlxGayIn1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 나타내어지는 것인, 고품위 질화물계 반도체 성장방법.
KR1020140128804A 2014-09-26 2014-09-26 고품위 질화물계 반도체 성장방법 KR101591677B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140128804A KR101591677B1 (ko) 2014-09-26 2014-09-26 고품위 질화물계 반도체 성장방법
US14/859,898 US9455144B2 (en) 2014-09-26 2015-09-21 Method for growing nitride-based semiconductor with high quality
JP2015188635A JP2016072631A (ja) 2014-09-26 2015-09-25 高品位窒化物系半導体成長方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140128804A KR101591677B1 (ko) 2014-09-26 2014-09-26 고품위 질화물계 반도체 성장방법

Publications (1)

Publication Number Publication Date
KR101591677B1 true KR101591677B1 (ko) 2016-02-18

Family

ID=55458010

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140128804A KR101591677B1 (ko) 2014-09-26 2014-09-26 고품위 질화물계 반도체 성장방법

Country Status (3)

Country Link
US (1) US9455144B2 (ko)
JP (1) JP2016072631A (ko)
KR (1) KR101591677B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180034879A (ko) * 2016-09-28 2018-04-05 한국과학기술연구원 친수성 층을 이용하여 에피택셜 리프트오프 공정을 고속화하기 위한 반도체 소자의 제조 방법
KR20190118921A (ko) * 2018-04-11 2019-10-21 삼성에스디아이 주식회사 실리콘 질화막 에칭 조성물 및 이를 이용한 에칭 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437427B1 (en) * 2015-12-30 2016-09-06 International Business Machines Corporation Controlled confined lateral III-V epitaxy
JP6657963B2 (ja) * 2016-01-05 2020-03-04 富士電機株式会社 Ｍｏｓｆｅｔ
JP6879177B2 (ja) * 2017-11-24 2021-06-02 住友電気工業株式会社 窒化物半導体素子の製造方法
US11145507B2 (en) * 2019-12-16 2021-10-12 Wafer Works Corporation Method of forming gallium nitride film over SOI substrate
WO2021192075A1 (ja) * 2020-03-25 2021-09-30 日本電信電話株式会社 半導体層の形成方法
JP2022143230A (ja) * 2021-03-17 2022-10-03 東京エレクトロン株式会社 基板処理方法および基板処理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144031A (ja) * 1999-11-12 2001-05-25 Sony Corp 半導体装置の製造方法
KR20050000511A (ko) 2002-04-15 2005-01-05 더 리전츠 오브 더 유니버시티 오브 캘리포니아 무극성 질화 갈륨 박막의 전위 감소
KR20050069034A (ko) * 2003-12-30 2005-07-05 엘지전자 주식회사 질화물 반도체막 성장 방법
KR100638869B1 (ko) * 2005-06-21 2006-10-27 삼성전기주식회사 질화물계 화합물층을 형성하는 방법 및 이를 이용한 ＧａＮ기판 및 수직구조 질화물계 반도체 발광소자를 제조하는방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3634150A (en) * 1969-06-25 1972-01-11 Gen Electric Method for forming epitaxial crystals or wafers in selected regions of substrates
JPH0621457A (ja) * 1992-07-02 1994-01-28 Seiko Epson Corp 半導体装置の製造方法
JP3995790B2 (ja) * 1998-04-10 2007-10-24 シャープ株式会社 結晶製造方法
US6495385B1 (en) * 1999-08-30 2002-12-17 The Regents Of The University Of California Hetero-integration of dissimilar semiconductor materials
JP3863720B2 (ja) * 2000-10-04 2006-12-27 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
JP2002261392A (ja) * 2001-02-27 2002-09-13 Sanyo Electric Co Ltd 窒化物系半導体素子および窒化物系半導体の形成方法
JP3454791B2 (ja) * 2001-03-01 2003-10-06 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
JP2002280314A (ja) * 2001-03-22 2002-09-27 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法、及びそれに基づくｉｉｉ族窒化物系化合物半導体素子
EP2595177A3 (en) * 2005-05-17 2013-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities related methods for device fabrication
WO2007112066A2 (en) * 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
JP5237780B2 (ja) * 2008-12-17 2013-07-17 スタンレー電気株式会社 半導体発光素子の製造方法
JP5180050B2 (ja) * 2008-12-17 2013-04-10 スタンレー電気株式会社 半導体素子の製造方法
JP5681937B2 (ja) * 2010-11-25 2015-03-11 株式会社パウデック 半導体素子およびその製造方法
KR101471621B1 (ko) * 2013-08-14 2014-12-11 광주과학기술원 습식식각을 통한 GaN 기판 분리방법
KR102098827B1 (ko) * 2013-09-26 2020-04-08 엘지이노텍 주식회사 발광소자 및 발광소자 패키지
US20150137072A1 (en) * 2013-11-19 2015-05-21 Gwangju Institute Of Science And Technology Mask for forming semiconductor layer, semiconductor device, and method of fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144031A (ja) * 1999-11-12 2001-05-25 Sony Corp 半導体装置の製造方法
KR20050000511A (ko) 2002-04-15 2005-01-05 더 리전츠 오브 더 유니버시티 오브 캘리포니아 무극성 질화 갈륨 박막의 전위 감소
KR20050069034A (ko) * 2003-12-30 2005-07-05 엘지전자 주식회사 질화물 반도체막 성장 방법
KR100638869B1 (ko) * 2005-06-21 2006-10-27 삼성전기주식회사 질화물계 화합물층을 형성하는 방법 및 이를 이용한 ＧａＮ기판 및 수직구조 질화물계 반도체 발광소자를 제조하는방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180034879A (ko) * 2016-09-28 2018-04-05 한국과학기술연구원 친수성 층을 이용하여 에피택셜 리프트오프 공정을 고속화하기 위한 반도체 소자의 제조 방법
KR20190118921A (ko) * 2018-04-11 2019-10-21 삼성에스디아이 주식회사 실리콘 질화막 에칭 조성물 및 이를 이용한 에칭 방법
KR102362365B1 (ko) 2018-04-11 2022-02-11 삼성에스디아이 주식회사 실리콘 질화막 에칭 조성물 및 이를 이용한 에칭 방법

Also Published As

Publication number Publication date
JP2016072631A (ja) 2016-05-09
US9455144B2 (en) 2016-09-27
US20160093492A1 (en) 2016-03-31

Similar Documents

Publication Publication Date Title
KR101591677B1 (ko) 고품위 질화물계 반도체 성장방법
US6100104A (en) Method for fabricating a plurality of semiconductor bodies
US8878252B2 (en) III-V compound semiconductor epitaxy from a non-III-V substrate
KR100500863B1 (ko) Ｉｉｉ족 질화물계 화합물 반도체의 제조 방법 및ｉｉｉ족 질화물계 화합물 반도체 소자
TWI416615B (zh) 分離二種材料系統之方法
US8759169B2 (en) Method for producing silicon semiconductor wafers comprising a layer for integrating III-V semiconductor components
JP5313651B2 (ja) 半導体素子の製造方法
US20150295132A1 (en) Epitaxial layer wafer having void for separating growth substrate therefrom and semiconductor device fabricated using the same
JP2008211228A (ja) 窒化物系半導体素子の製造方法
CN103548154A (zh) 半导体器件及制造方法
KR101146819B1 (ko) 단결정 기판의 제조방법, 이에 의해 제조된 단결정 기판, 상기 단결정 기판을 포함하는 발광소자, 및 이의 제조방법
US10553426B2 (en) Method for obtaining a semi-polar nitride layer on a crystalline substrate
US11139167B2 (en) Method making it possible to obtain on a crystalline substrate a semi-polar layer of nitride obtained with at least one of the following materials: gallium (Ga), indium (In) and aluminium (Al)
US20100009476A1 (en) Substrate structure and method of removing the substrate structure
KR101341824B1 (ko) 중간 에피택셜 구조 및 에피택셜 구조의 제조 방법
US20070298592A1 (en) Method for manufacturing single crystalline gallium nitride material substrate
KR101933778B1 (ko) 질화 갈륨 기판의 제조 방법
US8173462B2 (en) Manufacturing method of nitride crystalline film, nitride film and substrate structure
JP4283840B2 (ja) Ｉｉｉ族窒化物半導体の製造方法
KR101652791B1 (ko) 반도체 소자 제조 방법
TWI451480B (zh) 三族氮化物半導體之製造方法
JP2003151908A (ja) 窒化物半導体基板の製造方法
KR102126186B1 (ko) 질화 갈륨 기판의 제조 방법
US20210005444A1 (en) Method for manufacturing a silicon on nitride substrate
KR101660735B1 (ko) 질화물 반도체 박막 성장 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190107

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 5