JP4283840B2 - Iii族窒化物半導体の製造方法 - Google Patents

Iii族窒化物半導体の製造方法 Download PDF

Info

Publication number
JP4283840B2
JP4283840B2 JP2006289055A JP2006289055A JP4283840B2 JP 4283840 B2 JP4283840 B2 JP 4283840B2 JP 2006289055 A JP2006289055 A JP 2006289055A JP 2006289055 A JP2006289055 A JP 2006289055A JP 4283840 B2 JP4283840 B2 JP 4283840B2
Authority
JP
Japan
Prior art keywords
layer
group iii
nitride semiconductor
iii nitride
etch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006289055A
Other languages
English (en)
Other versions
JP2008108843A (ja
Inventor
雅人 樹神
栄子 林
雅裕 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2006289055A priority Critical patent/JP4283840B2/ja
Priority to US11/976,450 priority patent/US7696071B2/en
Publication of JP2008108843A publication Critical patent/JP2008108843A/ja
Application granted granted Critical
Publication of JP4283840B2 publication Critical patent/JP4283840B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02433Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647Lateral overgrowth
    • H01L21/0265Pendeoepitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Weting (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)

Description

本発明は、結晶欠陥の少ないIII 族窒化物半導体、およびその製造方法に関するものである。
通常、III 族窒化物半導体結晶基板を得るためにサファイア基板上にIII 族窒化物半導体層を形成しているが、III 族窒化物半導体とサファイアの格子定数の違いによりIII 族窒化物半導体結晶基板には多くの転位が生じてしまう。なかでもスクリュー転位は、マイクロパイプと呼ばれる膜厚方向に貫通する直径数nmの空孔を生じさせ、III 族窒化物半導体を用いて半導体素子を作製した場合に電流リークの原因となり、半導体素子の性能を劣化させてしまうので、転位密度は低いことが望ましい。
転位密度を低減させる方法の一つとして、特許文献1、2に記載のIII 族窒化物半導体の製造方法がある。その製造方法は、III 族窒化物半導体層をエッチングしてエッチピットを形成し、そのIII 族窒化物半導体層上に新たにIII 族窒化物半導体層をエッチピットを覆うようにエピタキシャル成長させる、というものである。この製造方法によると、下層のIII 族窒化物半導体層の転位密度よりも上層のIII 族窒化物半導体層の転位密度の方が低くなる。
この製造方法で用いる、エッチピットを形成するためのエッチング方法として、特許文献1はアンモニアもしくは水素ガスによるエッチングが示されている。また、特許文献2には、リン酸、硫酸、KOHによるウェットエッチング、または、HCl、Cl2 、BCl3 ガスによるエッチングが示されている。
また、エッチピットの形状に関しては、特許文献1には記述が見られず、特許文献2には、円錐状、六角錐状、すり鉢状、部分球状、およびそれらの複合した形状のエッチピットが形成されることが記述されている。
特開2002−367909 特開2002−261027
しかし、上記ウェットエッチングでは、エッチング溶液の使用温度はいずれも高く、安全性に疑問がある。また、KOH溶液はIII 族窒化物半導体に付着し洗浄するのに手間がかかる。また、ガスによるエッチングは処理温度が高温であり、そのためガスエッチングに用いるマスク材とIII 族窒化物半導体の間で反応が生じ、表面の組成が変化してしまう。さらに、マスク材もエッチングされるため、十分な大きさのエッチピットを形成することが難しい。また、上記いずれの文献にも六角柱状のエッチピットについての記述は見られない。
そこで本発明の目的は、安全性が高く、取り扱いが容易で、十分な大きさのエッチピットを得られるエッチング方法を導入することで、より転位密度の低いIII 族窒化物半導体を製造することである。本発明のもう1つの目的は、転位密度の低い新たな構造のIII 族窒化物半導体の提供である。
第1の発明は、III 族窒化物半導体からなる第1層の上面をTMAH水溶液によりウェットエッチングしてエッチピットを形成する工程と、第1層の上面にIII 族窒化物半導体からなる第2層を、エッチピットの上部を覆うように形成する工程とを有することを特徴とするIII 族窒化物半導体の製造方法である。
ここで、III 族窒化物半導体とは、GaN、AlGaN、InGaN、AlGaInNなど、一般式Alx Gay Inz N(x+y+z=1、0≦x、y、z≦1)で表される化合物半導体である。III 族窒化物半導体には伝導型をn型、p型とするための不純物がドープされていてもよい。
第2層はエッチピットを覆うように形成されていればよく、エッチピットの全部または一部を埋めるように第2層が形成されていてもよい。それらは第2層の成長条件によって制御することができる。エッチピットの一部を埋めるように第2層が形成されている場合は、エッチピットの一部は空洞として第1層中に残ることとなる。
TMAH(水酸化テトラメチルアンモニウム:(CH3 4 NOH)水溶液はIII 族窒化物半導体のC面以外の面をエッチングすることができるため、エッチピットを形成することができる。TMAH水溶液の濃度は5〜50%、温度は50〜100℃であると望ましい。より望ましくは、濃度5〜25%、温度80℃〜100℃である。特に、第2の発明のように第1層の主面がC面であれば、第1層は膜厚方向にはエッチングされず、マイクロパイプの側面には第1層のC面以外の面が露出しているため、膜厚を薄くすることなくエッチピットを形成することができる。この第2の発明の場合、エッチングはマイクロパイプの側面である第1層をM面を維持したまま進行するため、第1層のM面を側面とする六角柱状のエッチピットが形成される。
このエッチングにより、マイクロパイプが発生する原因、つまりはスクリュー転位発生の原因となった結晶方位のずれた領域を除去することができ、第1層の結晶方位のずれがない正常な領域を核として第2層を成長させることができる。そのため、第2層は第1層よりも転位密度が低くなる。
第1層と第2層は同一組成のIII 族窒化物半導体である必要はなく、たとえば、第1層をGaN、第2層をAlGaNとしてもよい。しかし、第3の発明のように、第1層と第2層を同一組成のIII 族窒化物半導体とすると、当然ながら格子定数も同一であるから、より第2層の転位密度を低減することができる。
また、第4の発明のように、第2層をELO法により形成すると、第1層のエッチピットを覆い塞ぐのが容易となり、第2層の膜厚を薄く抑えることができる。
第5の発明のように、エッチピットの直径は1μm以上となるよう、TMAH水溶液の濃度、温度、エッチング時間を調整するとよい。TMAH水溶液は比較的低温で用いることができ、取り扱いが容易であるため、そのような調整も容易にできる。直径を1μm以上とすれば、結晶方位のずれた領域をほぼ除去することができる。
第1層をサファイア等の基板上に形成する場合は、格子定数の不整合を緩和するために、第1層とサファイア等の基板の間にバッファ層を介在させることが望ましい。第1層の転位密度が低くなるため、第2層の転位密度もより低くすることができる。
第2層を再度TMAH水溶液でエッチングしてエッチピットを形成し、第2層上に新たにIII 族窒化物半導体層を形成する、というように、本発明の製造方法を繰り返し用いると、より転位密度の低いIII 族窒化物半導体層を形成することができる。
第6の発明は、第1の発明から第5の発明のいずれかにおいて、第2層はエッチピットの全部または一部を埋めるように形成されていて、第2層を形成する工程の後、第1層表面より上の第2層の領域を除去する工程を有することを特徴とするIII 族窒化物半導体の製造方法である。
エッチピットを埋めた第2層の領域は、エッチングにより第1層の結晶方位のずれが除去されているため新たにスクリュー転位が発生することは少ないが、それ以外の第2層の領域ではスクリュー転位が発生する場合がある。そこで、エッチピットを埋めた領域以外の第2層の領域を除去することでスクリュー転位密度を低減するのが、第6の発明である。第2層を除去する方法としては、第1層表面が露出するまでエッチバックする方法などを用いるとよい。この第1層表面が露出した状態からさらにその上面に、第1層と同一組成または異組成のIII 族窒化物半導体層を成長させてもよい。
第1の発明のように、第1層をTMAH水溶液によりウェットエッチングし、エッチピットを形成すると、大きなエッチピット径を容易に得ることができ、結晶方位がずれた領域を十分に除去できる。したがって、第2層の転位密度は第1層の転位密度に比べて低く、良質なIII 族窒化物半導体を得ることができる。また、ガスエッチングを用いた場合のように、III 族窒化物半導体層の表面の組成を変化させてしまうこともない。特に、第1層の主面をC面とすれば、第1層の正常な領域までもエッチングしてしまうことがなく、第1層の膜厚を薄くすることがない。
第6の発明では、第2層の新たに転位が発生する可能性の高い領域を除去することで転位密度を低減している。
以下、本発明の具体的な実施例を図を参照にしながら説明するが、本発明は実施例に限定されるものではない。
図1は、実施例1のGaN基板の製造工程を模式的な断面図で示したものである。まず、C面を主面とするサファイア基板1上に膜厚3μmのGaN層2(本発明の第1層に相当)をエピタキシャル成長させた。したがって、GaN層2の主面はC面である。このとき、GaN層2を貫通し、サファイア基板1の表面に達するマイクロパイプ3が発生する(図1a)。マイクロパイプ3は直径数nmの微小な空孔である。このマイクロパイプはスクリュー転位によるもので、サファイア基板1とGaN層2の格子定数の違いなどに起因する結晶方位の揺らいだ領域がGaN層2に存在するためである。
次に、温度85℃、濃度25%のTMAH水溶液により1時間ウェットエッチングを行った。TMAH水溶液はGaNのC面はエッチングできないが、C面以外の面はエッチングできる。GaN層2の表面はC面であるから、マイクロパイプ3の側面にはGaN層2のC面以外の面が露出している。したがって、TMAH水溶液はマイクロパイプ3の側面であるGaN層2をエッチングし、エッチピット4が形成される(図1b)。エッチピット4の側面にはGaN層2のM面が露出するため、エッチピット4は六角柱状である。図2は、このようにして形成されたGaN層2表面のエッチピットを撮影した光学顕微鏡写真である。大きさのほぼ揃った、六角柱状の多数のエッチピットを確認できる。また、一部はエッチピット同士が重なり、より大きなエッチピットを形成していることがわかる。エッチピットの平均直径は約6μm、エッチピット密度(つまりスクリュー転位密度)は1×106 cm-2であった。
次に、GaN層2上にGaN層5(本発明の第2層に相当)を、GaN層2のエッチングされなかった部分を核としてELO法により横方向に5μm、縦方向に1.25μm成長させてエッチピット4の上部を覆った(図1c)。このとき、エッチピット4は完全には埋まらず、空洞部分が残る。
以上の工程により形成されたGaN層5のスクリュー転位密度を調べるために、再度TMAH水溶液により30分ウェットエッチングを行い、エッチピットを形成させた。図3は、GaN層5表面のエッチピットを撮影した光学顕微鏡写真である。直径が大小異なる2種類のエッチピットが形成されているのが見て取れる。大きいエッチピットは直径2〜5μmで、GaN層2のエッチピットが複数重なってより大きなエッチピットを形成したためにGaN層5の横方向成長で塞ぎ切れなかったことによるものである。小さいエッチピットは直径1μm以下で、GaN層5の形成により新たに発生したマイクロパイプに起因するものである。このマイクロパイプはGaN層5を貫通しGaN層2表面1に達するものであり、サファイア基板1までは到達していない。図3の白い部分はGaN層2のエッチピットがGaN層5によって完全には埋められず、空洞として残った部分である。白い部分と隣接する小さいエッチピットがいくつかあるが、これはGaN層2をエッチングした際に結晶方位の揺らいだ領域を除去しきれなかったことにより、その上部のGaN層5にマイクロパイプが発生したためと考えられる。大小2種類のエッチピットを合計したエッチピット密度は8×104 cm-2であり、GaN層2のエッチピット密度と比較すると1/25に減少している。
このように、GaN層5のエッチピット密度は、GaN層2のエッチピット密度と比べて大幅に低減していることがわかる。
図4は、実施例2のGaN基板の製造工程を模式的な断面図で示したものである。図1cまでは同一の工程であるため、省略する。実施例1の製造方法により形成したGaN層5には、上で説明したように、新たにマイクロパイプが発生している。この新たにGaN層5に発生したマイクロパイプは、おもにエッチピット上部以外のGaN層5の領域に発生している。その様子を示したのが図4aである。マイクロパイプ6はそのようなマイクロパイプを例示したものである。そこで実施例2では、GaN層2の表面が露出するまでGaN層5をエッチバックすることで、マイクロパイプ6を除去している(図4b)。GaN層2表面下部のGaN層5の領域が残るが、この領域には新たなマイクロパイプはあまり発生していない。また、GaN層2はエッチピットを形成することでマイクロパイプを除去してあるため、転位が少ない。したがって、実施例2による製造方法で得られるGaN基板は転位の少ない基板である。
実施例において、サファイア基板1とGaN層2の間にバッファ層を介在させてもよい。GaN層2の転位密度を減少させることができるので、GaN層5の転位密度も減少する。また、GaN層2の主面をC面としたが、本発明はC面に限るものではない。A面やM面などを用いても実施例と同様にエッチピットを形成できる。また、実施例1の製造方法を繰り返し用いてもよい。つまり、GaN層5を再度TMAH水溶液によりウェットエッチングしてエッチピットを形成し、GaN層5上に新たにGaN層を形成する、というのを数回繰り返し、GaN層2上にエッチピットが形成された複数のGaN層を形成するのである。このように実施例1の製造方法を繰り返すとより転位密度を低減することができる。
また、実施例2において、図4bの状態からさらに上面に、同一組成または異なる組成のIII 族窒化物半導体を成長させてもよい。欠陥密度の低い面からの成長であるから、良質なIII 族窒化物半導体を得ることができる。
本発明のIII 族窒化物半導体を半導体素子の製造に用いることで、半導体素子の特性を向上できる。
実施例1のGaN基板の製造工程図。 エッチピットを撮影した光学顕微鏡写真。 エッチピットを撮影した光学顕微鏡写真。 実施例2のGaN基板の製造工程図。
符号の説明
1:サファイア基板
2、5:GaN層
3、6:マイクロパイプ
4:エッチピット

Claims (6)

  1. III 族窒化物半導体からなる第1層の上面をTMAH水溶液によりウェットエッチングしてエッチピットを形成する工程と、
    前記第1層の上面にIII 族窒化物半導体からなる第2層を、前記エッチピットの上部を覆うように形成する工程と、
    を有することを特徴とするIII 族窒化物半導体の製造方法。
  2. 前記第1層はC面を主面とすることを特徴とする請求項1に記載のIII 族窒化物半導体の製造方法。
  3. 前記第1層のIII 族窒化物半導体と前記第2層のIII 族窒化物半導体の組成が同一であることを特徴とする請求項1または請求項2に記載のIII 族窒化物半導体の製造方法。
  4. 前記第2層は、ELO法により形成することを特徴とする請求項1ないし請求項3のいずれか1項に記載のIII 族窒化物半導体の製造方法。
  5. 前記エッチピットの直径は、1μm以上であることを特徴とする請求項1ないし請求項4のいずれか1項に記載のIII 族窒化物半導体の製造方法。
  6. 前記第2層はエッチピットの全部または一部を埋めるように形成されていて、
    前記第2層を形成する工程の後、前記第1層表面より上の第2層の領域を除去する工程を有することを特徴とする請求項1ないし請求項5のいずれか1項に記載のIII 族窒化物半導体の製造方法。
JP2006289055A 2006-10-24 2006-10-24 Iii族窒化物半導体の製造方法 Active JP4283840B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006289055A JP4283840B2 (ja) 2006-10-24 2006-10-24 Iii族窒化物半導体の製造方法
US11/976,450 US7696071B2 (en) 2006-10-24 2007-10-24 Group III nitride based semiconductor and production method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006289055A JP4283840B2 (ja) 2006-10-24 2006-10-24 Iii族窒化物半導体の製造方法

Publications (2)

Publication Number Publication Date
JP2008108843A JP2008108843A (ja) 2008-05-08
JP4283840B2 true JP4283840B2 (ja) 2009-06-24

Family

ID=39358997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006289055A Active JP4283840B2 (ja) 2006-10-24 2006-10-24 Iii族窒化物半導体の製造方法

Country Status (2)

Country Link
US (1) US7696071B2 (ja)
JP (1) JP4283840B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008108844A (ja) * 2006-10-24 2008-05-08 Toyota Central R&D Labs Inc トレンチ構造またはメサ構造を有するiii族窒化物半導体装置およびその製造方法
JP6301259B2 (ja) 2011-11-21 2018-03-28 サン‐ゴバン、クリストー、エ、デテクトゥールSaint−Gobain Cristaux & Detecteurs 半導体基板および形成方法
JP2013214686A (ja) * 2012-04-04 2013-10-17 Furukawa Co Ltd Iii族窒化物半導体層およびiii族窒化物半導体層の製造方法
FR3010228B1 (fr) * 2013-08-30 2016-12-30 St Microelectronics Tours Sas Procede de traitement d'une couche de nitrure de gallium comportant des dislocations

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3216118B2 (ja) 1997-03-11 2001-10-09 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
WO1999067815A1 (en) * 1998-06-23 1999-12-29 Trustees Of Boston University Crystallographic wet chemical etching of iii-nitride material
US6380569B1 (en) 1999-08-10 2002-04-30 Rockwell Science Center, Llc High power unipolar FET switch
JP3583375B2 (ja) 2001-03-02 2004-11-04 三菱電線工業株式会社 GaN系半導体基材およびその製造方法
JP4631214B2 (ja) 2001-06-05 2011-02-16 ソニー株式会社 窒化物半導体膜の製造方法
US7303630B2 (en) * 2003-11-05 2007-12-04 Sumitomo Electric Industries, Ltd. Method of growing GaN crystal, method of producing single crystal GaN substrate, and single crystal GaN substrate
JP4645034B2 (ja) 2003-02-06 2011-03-09 株式会社豊田中央研究所 Iii族窒化物半導体を有する半導体素子
EP1492209B1 (en) * 2003-06-27 2008-01-09 Nichia Corporation Nitride semiconductor laser device having current blocking layer and method of manufacturing the same
JP4534444B2 (ja) 2003-07-10 2010-09-01 日亜化学工業株式会社 窒化物半導体レーザ及びその製造方法
US7459380B2 (en) * 2006-05-05 2008-12-02 Applied Materials, Inc. Dislocation-specific dielectric mask deposition and lateral epitaxial overgrowth to reduce dislocation density of nitride films
JP2008108844A (ja) 2006-10-24 2008-05-08 Toyota Central R&D Labs Inc トレンチ構造またはメサ構造を有するiii族窒化物半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20080105903A1 (en) 2008-05-08
JP2008108843A (ja) 2008-05-08
US7696071B2 (en) 2010-04-13

Similar Documents

Publication Publication Date Title
JP5135501B2 (ja) 窒化物単結晶基板の製造方法及びこれを利用した窒化物半導体発光素子の製造方法
US9455144B2 (en) Method for growing nitride-based semiconductor with high quality
JP2012142545A (ja) テンプレート、その製造方法及びこれを用いた垂直型窒化物半導体発光素子の製造方法
JP2008150284A (ja) 窒化物半導体基板及びその製造方法
US7888270B2 (en) Etching method for nitride semiconductor
TW201810383A (zh) 通過在生長期間消除氮極性面的生長在異質基板上的無堆疊錯誤的半極性及非極性GaN
US20130207237A1 (en) Method for producing gallium nitride substrates for electronic and optoelectronic devices
US11342179B2 (en) Semiconductor structure having a Si substrate heterointegrated with GaN and method for fabricating the same
JP2013214686A (ja) Iii族窒化物半導体層およびiii族窒化物半導体層の製造方法
KR101178505B1 (ko) 반도체 기판과 이의 제조 방법
US11139167B2 (en) Method making it possible to obtain on a crystalline substrate a semi-polar layer of nitride obtained with at least one of the following materials: gallium (Ga), indium (In) and aluminium (Al)
JP4283840B2 (ja) Iii族窒化物半導体の製造方法
US9029860B2 (en) Structure including gallium nitride substrate and method of manufacturing the gallium nitride substrate
JP2007246289A (ja) 窒化ガリウム系半導体基板の作製方法
JP2009224758A (ja) 複合半導体基板とその製造方法
US20150079769A1 (en) Semiconductor device and method of manufacturing the same
JP2010171427A (ja) 低欠陥密度を有するエピタキシャル構造およびその製造方法
US9391235B2 (en) Patterned substrate for epitaxially growing semiconductor material, and method for patterning a substrate
JP5946333B2 (ja) Iii族窒化物半導体デバイス及びその製造方法
JP2012204602A (ja) 立方晶炭化珪素膜の製造方法
JP2017071525A (ja) 半導体積層体の製造方法
KR101379341B1 (ko) 마스크 패턴을 삽입한 고품질 반도체 소자용 기판의 제조 방법
JP2005136200A (ja) 窒化物半導体結晶層の作製方法、窒化物半導体結晶層、及び窒化物半導体結晶層作製用の基材
CN109378368B (zh) 在PSS衬底上沿半极性面外延生长GaN基片的方法
JP6178206B2 (ja) Iii族窒化物半導体層の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080807

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090317

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090319

R150 Certificate of patent or registration of utility model

Ref document number: 4283840

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140327

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250