TW201810383A - 通過在生長期間消除氮極性面的生長在異質基板上的無堆疊錯誤的半極性及非極性ＧａＮ - Google Patents

通過在生長期間消除氮極性面的生長在異質基板上的無堆疊錯誤的半極性及非極性ＧａＮ Download PDF

Info

Publication number
TW201810383A
TW201810383A TW106127291A TW106127291A TW201810383A TW 201810383 A TW201810383 A TW 201810383A TW 106127291 A TW106127291 A TW 106127291A TW 106127291 A TW106127291 A TW 106127291A TW 201810383 A TW201810383 A TW 201810383A
Authority
TW
Taiwan
Prior art keywords
gan
group iii
iii nitride
substrate
crystal
Prior art date
Application number
TW106127291A
Other languages
English (en)
Inventor
中 韓
宋杰
Original Assignee
耶魯大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 耶魯大學 filed Critical 耶魯大學
Publication of TW201810383A publication Critical patent/TW201810383A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/10—Etching in solutions or melts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30617—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本發明描述在圖案化異質基板上形成具有低堆疊錯誤密度的III族氮化物材料磊晶層的方法和結構。可從圖案化基板的晶體生長面生長基本上沒有堆疊錯誤的GaN的半極性定向及非極性定向。可使用蝕刻移除堆疊錯誤(若存在)。使用雜質的晶體生長可從造成堆疊錯誤形成的面消除晶體生長，並允許實質上沒有堆疊錯誤的III族氮化物材料的生長。

Description

通過在生長期間消除氮極性面的生長在異質基板上的無堆疊錯誤的半極性及非極性GaN 【相關申請案】
本申請案主張以下權益：美國臨時申請案第62/374,643號，名稱為「通過在生長期間消除氮極性面的生長在藍寶石上的無堆疊錯誤的半極性及非極性GaN」，其於2016年8月12日提申，以及美國臨時申請案第62/374,666號，名稱為「在藍寶石基板上製造無堆疊錯誤之半極性GaN的方法」，其於2016年8月12日提申。前述申請案的整體揭露內容藉由參考方式併入於本發明中。
背景
本技術關於用於在異質基板上形成半極性及非極性III族氮化物層及裝置的方法和結構。
廣泛認為氮化鎵(GaN)和其他III族氮化物材料是製造積體裝置所欲的材料。這些材料一般具有比矽基半導體還寬的能帶間隙，並且可用於製作發出可見光譜之綠光和藍光區域輻射的電光裝置(例如LED和二 極體雷射)。而且，因為其寬廣的能帶間隙，所以當用於製造積體化電晶體時，III族氮化物材料可以展現更高的崩潰電壓，而使這些材料對於高功率電子設備有吸引力。
像矽一樣，III族氮化物材料可以生長成高純度、晶狀材料。但不像矽，III族氮化物材料的生長一般要比矽更困難和更昂貴，因此III族氮化物材料的塊狀基板(bulk substrate)目前在商業上的可行性不如塊狀矽基板。因此，已經研究用於在矽或其他晶狀基板上磊晶生長積體電路等級之III族氮化物層的方法。一旦生長，則可使用平面微製造技術來製造積體裝置於III族氮化物磊晶層中。
本發明所描述的是關於在圖案化異質基板(patterned foreign substrate，PFS)上形成無堆疊錯誤的半極性和非極性III族氮化物層(諸如GaN層)的方法和結構。舉例而言，藍寶石基板可圖案化成具有表面格柵結構以提供暴露的c面表面，且GaN可從這些晶體生長表面來生長。可以在生長之前進行遮罩製程，以避免Ga在圖案化藍寶石基板(PSS)的其他表面的成核與生長。GaN的生長可以持續，如此材料在PSS上聚結且形成連續GaN層。在一些具體實例中，含有堆疊錯誤的區域可被選擇性蝕刻並自層移除。可進行隨後的包括雜質摻雜劑的GaN的磊晶再生長，以填充基本上無堆疊錯誤的GaN的經移除部分。在一些情況下，回蝕係不需要的，且初始晶體生長係有使用雜質摻雜劑。本技術可以應用於多樣的III族氮化物組成物。
一些具體實例關於一種用於在圖案化異質基板上形成III族氮化物材料的方法。一種方法，其可包含以下動作：從位於圖案化異質基 板上的分離的晶體生長表面生長III族氮化物晶體；在III族氮化物晶體中形成含有堆疊錯誤的區域；及蝕刻該III族氮化物晶體以移除含有堆疊錯誤的區域並重塑該III族氮化物晶體。在一些態樣中，該III族氮化物材料包含鎵。
在一些情況下，蝕刻含有堆疊錯誤的區域及重塑IIII族氮化物晶體可包含在液體KOH蝕刻劑中各向異性地蝕刻III族氮化物晶體。KOH蝕刻劑的濃度(在水中，以重量計)可在約5%至約50%之間。在一些實施中，蝕刻劑可經加熱至約20℃至約80℃之間的溫度。
根據一些態樣，從分離的晶體生長表面生長III族氮化物晶體可包含形成於晶體生長表面上的緩衝層上的III族氮化物材料之金屬有機化學氣相沉積。在沉積期間，NH3氣體的流動速率可在約0.5slm至約4slm之間。根據一些實施，沉積期間之三甲基鎵或三乙基鎵氣體的流動速率可在約10sccm至約50sccm之間。緩衝層可包含低溫GaN緩衝層。
在一些實施中，一種用於在圖案化異質基板上形成III族氮化物材料的方法可進一步包含形成緩衝層。
根據一些實施，蝕刻含有堆疊錯誤的區域可包含移除含有堆疊錯誤的(0001)面。在一些情況下，從分離的晶體生長表面生長III族氮化物晶體可包含形成半極性GaN面，其大約平行於圖案化藍寶石基板之製程表面。在一些態樣中，半極性GaN面可為(2021)面。在一些情況下，從分離的晶體生長表面生長III族氮化物晶體可包含形成非極性GaN面，其大約平行於圖案化藍寶石基板之製程表面。
在一種用於在圖案化異質基板上形成III族氮化物材料的方法的一些實施中，可進一步包含在經重塑的III族氮化物晶體上、使用雜質 摻雜劑地生長GaN或包含鎵的III族氮化物合金。在一些情況下，晶體生長表面可被覆蓋有抑制III族氮化物材料的磊晶生長的保形披覆之圖案化藍寶石基板的區域分開。
一些具體實例關於一種在圖案化異質基板上形成III族氮化物材料的磊晶層的方法。一種方法，其可包含以下動作：接受具有形成於其上的分離的III族氮化物晶體之圖案化異質基板；進一步生長III族氮化物晶體以包括雜質摻雜劑；及消除進一步生長的形成堆疊錯誤之III族氮化物晶體上的結晶生長面。在一些情況下，進一步生長III族氮化物晶體包含生長GaN或GaN的合金。被消除的晶體生長面可為GaN的(0001)面。
根據一些態樣，GaN或GaN的合金具有大約平行於製程表面的半極性面定向，且其中半極性面定向在非極性面的60度內。
根據一些實施，進一步生長III族氮化物晶體可包含使用Ge作為雜質摻雜劑。在一些情況下，進一步生長III族氮化物晶體可包含使用Ge作為雜質摻雜劑，以在約1×1018cm-3至約1×1019cm-3之間的摻雜劑密度摻雜GaN或GaN的合金。根據一些態樣，進一步生長III族氮化物晶體可包含在分離的III族氮化物晶體上的GaN或GaN的合金的金屬有機化學氣相沉積。在一些實施中，沉積期間之NH3氣體的流動速率是在約0.5slm至約5slm之間。在一些情況下，沉積期間之三甲基鎵或三乙基鎵氣體的流動速率是在約10μmol/min至約200μmol/min之間。根據一些實施，沉積溫度是在約950℃至約1070℃之間。沉積壓力可在約50mbar至約400mbar之間。
一種在圖案化異質基板上形成III族氮化物材料的磊晶層的方法，其可進一步包含繼續生長III族氮化物晶體，直到分離的III族氮化物 晶體橫跨圖案化藍寶石基板地聚結成連續層；且在連續層上不使用雜質摻雜劑地進一步生長III族氮化物材料。一些實例可進一步包含平坦化連續層以在磊晶層上形成製程表面。
一些具體實例關於一種基板，其包含具有分離的晶體生長面以及在該分離的晶體生長面間的該基板表面的掩蔽區域之圖案化基板，以及形成在圖案化基板上方的含有雜質摻雜劑之III族氮化物材料的第一區域，該雜質摻雜劑消除當III族氮化物材料在掩蔽區域上生長時形成堆疊錯誤的III族氮化物材料的晶體生長面。根據一些實施，雜質摻雜劑可為Ge。在一些情況下，掩蔽區域可包含在圖案化基板上形成的保形氧化物披覆。
在一些態樣中，III族氮化物材料可包含GaN或GaN的合金。在一些情況下，被消除的晶體生長面可為GaN或GaN的合金的(0001)面。
根據一些實施，基板可進一步包含形成在第一區域上方的不含雜質摻雜劑的III族氮化物材料的第二區域。第二區域可包含GaN或GaN的合金，其具有定向為大約平行於基板的製程表面的半極性面或非極性面。在一些態樣中，半極性面可在非極性面的60度內。
一些實施可進一步包含形成於晶體生長表面上的低溫GaN緩衝層。一些實施可進一步包含，替代地或另外地，形成於晶體生長表面上的低溫AlN緩衝層。
一些具體實例關於一種在圖案化基板上形成III族氮化物材料的磊晶層的方法。一種方法，其可包含以下動作：接受具有晶體生長面之圖案化基板，晶體生長面形成於其上且被圖案化基板的掩蔽區域分開， 圖案化基板上覆蓋有避免III族氮化物材料在掩蔽區域上形成的材料；且使用雜質摻雜劑在圖案化基板上的緩衝層上生長III族氮化物晶體，該雜質摻雜劑消除形成堆疊錯誤的III族氮化物材料的生長面。在一些情況下，被消除的晶體生長面為GaN的(0001)面。
在一些例子中，一種方法可進一步包含以下動作：繼續III族氮化物晶體的生長，直到III族氮化物晶體橫跨圖案化基板地聚結成連續層；不使用雜質摻雜劑地進一步生長連續層；且平坦化該連續層以在磊晶層上形成製程表面。
根據一些態樣，III族氮化物材料可包含GaN或GaN的合金。在一些實施中，在緩衝層上生長III族氮化物晶體可包含使用Ge作為雜質摻雜劑。在一些情況下，在緩衝層上生長III族氮化物晶體可包含使用Ge作為雜質摻雜劑、以在約1×1018cm-3至約1×1019cm-3之間的摻雜劑密度摻雜GaN或GaN的合金。在一些態樣中，在緩衝層上生長III族氮化物晶體包含GaN或GaN的合金的金屬有機化學氣相沉積。在沉積期間，NH3氣體的流動速率可在約0.5slm至約5slm之間。在沉積期間，三甲基鎵或三乙基鎵氣體的流動速率可在約10μmol/min至約200μmol/min之間。在一些情況下，沉積溫度可在約950℃至約1070℃之間。沉積壓力可在約50mbar至約400mbar之間。
前述設備和方法具體實例可用前述或下文進一步詳細描述的態樣、特徵及動作的任何適當組合來實現。從下面配合伴隨圖式的敘述可以更完整理解本教示的這些和其他態樣、具體實例及特徵。
熟習該項技術者將了解在此所述的圖只是為了示範而已。應瞭解，在一些情行中，具體實例的多樣態樣可以被誇張或放大顯示以利於理解具體實例。圖式未必按照比例，而是強調示範本教示的原理。在圖式中，相同的元件符號一般而言在全篇多樣的圖中是指如相同特徵、功能類似的及/或結構類似的元件。於有關微製造的圖式，可以僅顯示一個裝置及/或部分基板以簡化圖式。實務上，許多裝置或結構可平行地製造而橫跨基板的大面積或整個基板。圖式不打算以任何方式來限制本教示的範圍。
圖1係根據一些具體實例的示出了部分基板的正視圖，其包含磊晶生長在圖案化藍寶石基板上地III族氮化物材料；圖2A及圖2B顯示根據一些具體實例的與用於圖案化藍寶石基板之方法有關的結構；圖2C、圖2D、圖2E及圖2F顯示根據一些具體實例的與用於將圖案化藍寶石基板之所選表面加以遮罩之方法有關的結構；圖2G顯示根據一些具體實例的在圖案化藍寶石基板上的半極性GaN的形成；圖2H係根據一些具體實例的掃描式電子顯微照片，其以平面圖呈現在圖案化藍寶石基板的一部分上所形成的鎵極性半極性GaN條紋；圖3係根據一些具體實例掃描式電子顯微照片，其以剖面圖呈現在圖案化藍寶石基板上所形成之聚結的半極性GaN；圖4A係根據一些具體實例的穿透式電子顯微照片，其呈現在圖案化藍寶石基板上之聚結GaN磊晶層中的堆疊錯誤； 圖4B示出了根據一些具體實例的在圖案化藍寶石基板生長面上的半極性GaN晶體的形成；圖5呈現根據一些具體實例的陰極發光圖像，其係從形成在圖案化藍寶石基板上之半極性GaN之聚結磊晶層所紀錄；圖6A及圖6B說明根據一些具體實例的從圖案化藍寶石基板的生長面的半極性GaN晶體的生長；圖6C示出了根據一些具體實例的在圖案化藍寶石基板上的半極性GaN晶體的聚結；圖6D示出了根據一些具體實例的在蝕刻聚結Ga晶體以移除具有堆疊錯誤的區域後餘下的磊晶GaN結構；圖6E示出了根據一些具體實例的半極性GaN的再生長、聚結層；圖6F係根據一些具體實例的圖案化藍寶石基板上GaN的再生長、聚結層的掃描式電子顯微照片；圖7A說明可根據本具體實例生成的III族氮化物材料的其他定向(例如非極性)；圖7B示出了根據一些具體實例的在蝕刻該材料以移除具有堆疊錯誤的區域後餘下的磊晶GaN結構；圖7C示出了根據一些具體實例的非極性GaN的再生長層；圖8係在已經消除了與(0001)面的生長有關的堆疊錯誤的圖案化藍寶石基板上再生長的鎵極性半極性GaN之掃描式電子顯微照片；圖9呈現根據一些具體實例的從形成在具有減少的堆疊錯 誤的圖案化藍寶石基板上之聚結半極性GaN之磊晶層所紀錄的陰極發光圖像；圖10A係以<0002>的繞射向量照的穿透式電子顯微照片；圖10B係以<1010>的繞射向量照的穿透式電子顯微照片；圖11係在已經消除了與(0001)面的生長有關的堆疊錯誤且沒有使用回蝕程序的圖案化藍寶石基板上生長的鎵極性半極性GaN(gallium-polar semipolar GaN)之掃描式電子顯微照片。
當下面的實施方式參照圖式時，可能使用「頂部」、「底部」、「上部」、「下部」、「垂直」、「水平」和類似的空間參考。舉例而言，當參照圖式時，「垂直」可以用於指垂直於基板表面的方向，且「水平」可以用於指平行於基板表面的方向。「上部」、「頂部」或「之上」可以用於指離開基板的垂直方向，而「下部」、「底部」或「之下」可以用於指朝向基板的垂直方向。此種參考是為了教示而使用，並不打算作為對於具體化裝置的絕對參考。具體化裝置可以採取任何適合的方式做空間上的定向，其可以不同於圖式所示的定向。
從下面配合圖式所列出的實施方式，具體實例的特徵和優點將變得更明顯。
因為其寬的能帶間隙數值，所以III族氮化物材料(諸如GaN)是製造綠波長或藍波長發光裝置和製作高功率或高電壓電晶體所欲的材料。本發明人已經認出和體會III族氮化物材料的一些晶體定向可以提供優於其他晶體定向的改善裝置效能。舉例而言，相較於極性或非極性定向， 半極性氮化鎵材料對於高效率發光二極體可是有利的。在極性GaN中，舉例而言，與發光二極體中的電流方向對齊的晶體內的高極化場可以抑制載子復合並降低裝置的效率並有助於量子侷限史塔克效應(quantum confined Stark effect)。使用具有氮極性的半極性氮化鎵定向(本發明稱為氮極性半極性GaN，nitrogen-polar semipolar GaN)可以提高發光裝置的效率，從而減少歸因於量子侷限史塔克(Stark)效應的非所欲的波長偏移。
雖然本發明人已經在圖案化藍寶石基板上形成半極性GaN磊晶層，但是所形成的GaN層的一些區域可能表現出高密度的非所欲的堆疊錯誤(stacking fault，SF)。高密度SF可為載子提供替代的復合途徑，並且不利地影響諸如發光二極體管(LED)和電晶體的半導體裝置的效能。因此，當在磊晶層中製造半導體裝置時，應避免通常橫跨基板的以規則圖案形式出現的這些區域。
本發明人已經設想了用於在圖案化異質基板(PFS)上，諸如圖案化藍寶石基板或圖案化矽基材，形成無SF的GaN或其它III族氮化物組合物的磊晶層的方法和結構。該方法可以用於在大面積基板(直徑達450mm或更大的基板)上形成基本上無SF的氮化鎵材料。根據一些具體實例，在磊晶期間初始地與SF形成的區域可以被選擇性地從基板上蝕刻掉，留下藉由空隙間隔開的積體電路級III族氮化物材料的區域。隨後的再生長可用於填充基本上不含SF的積體電路級半導體的空隙區域。在具體實例中，不含SF的III族氮化物材料可以使用雜質摻雜劑從PFS生長。
在圖1中示出了包含在圖案化基板105上形成的III族氮化物材料的磊晶層120之基板100的實例。圖案化基板105可以是結晶體(例 如，藍寶石、矽等)，並且具有橫跨基板表面的圖案化表面結構110(例如，被溝槽分離的肋部)的陣列。表面結構110和基板105可以包含多個近似平面的表面，其中至少一些由遮罩材料140所覆蓋，其防止晶體從基板的區域生長。在一些具體實例中，一些表面可以是稍微彎曲的且不需要如所示的那樣是直的。該等表面可以定向於不同的方向。舉例而言，表面法向量可以指向不同的方向，這在一些情況下可能是晶向。
為了簡化以下說明，圖案化基板105將主要被描述為圖案化藍寶石基板(PSS)。應理解，在其它具體實例中，除藍寶石之外的晶狀材料(例如，矽、碳化矽、砷化鎵等)可用於圖案化基板105。本發明不限於圖案化藍寶石基板。
根據一些具體實例，PSS的一些表面可以不被遮罩材料140所覆蓋，並且包含晶體生長表面115。這些暴露的表面可以引發III族氮化物材料的磊晶生長，而遮罩材料140可以抑制III族氮化物材料的生長。根據一些具體實例，晶體生長表面115可以大約平行(例如在10毫弧度內)於藍寶石的(0001)c面晶面，其具有圖1中箭號130所示的法線方向。晶體生長表面115可以是垂直的(90°)或者以在0°和90°之間的角度θ傾斜。
選擇藍寶石基板105的切割可以確定藍寶石c面晶面的定向或角度。選擇蝕刻程序(例如，調適蝕刻條件)可以確定藍寶石基板105上的晶體生長表面115的傾斜角θ。在一些具體實例中，使傾斜角θ大約與藍寶石的c面晶面的角度相同，這決定了隨後生長的III族氮化物材料的定向。以這種方式，幾乎任何III族氮化物材料的晶面與其上可以形成積體電路裝置的基板的完成的製程表面可以大約平行或者以所欲的角度傾斜。圖1中 的表面125被描繪為平行於完成的製程表面(未示出)以及平行於其中形成圖案的藍寶石基板105的製程表面。
圖2A-2B示出了根據一些具體實例的與一種用於形成圖案化藍寶石基板之方法有關的結構。對於此實例，可切割起初未蝕刻的藍寶石基板105使得其(2243)面大約平行於基板的頂部表面108。其他具體實例可具有以不同結晶學定向切割的藍寶石基板105。光阻劑210可以被沉積和圖案化在藍寶石基板105的表面上。根據一些具體實例，光阻劑可以被圖案化成周期性格柵，使得棒狀光阻劑210沿著基板的表面而延伸(至圖2A所示的頁面裡)。光阻劑圖案可以對齊於藍寶石基板的結晶學定向，使得棒狀光阻劑210所延伸的方向大約垂直(例如在10毫弧度內)於藍寶石基板105的(1100)面。根據一些具體實例，光阻劑210可以是軟性光阻劑(例如聚合性光阻劑)，或者在一些實施中可以是硬性光阻劑(例如圖案化的無機材料)。在一些情況下，光阻劑可加以圖案化而具有傾斜側壁215，如圖式所示。
乾式蝕刻程序(例如反應性離子蝕刻(reactive ion etching，RIE)程序)可以用於蝕刻藍寶石基板105，如圖2B所示。蝕刻製程可以是各向異性的或半各向異性的。根據一些具體實例，蝕刻程序可以是半選擇性的，亦即它在主要蝕刻基板105的同時還蝕刻一些光阻劑210。對於半選擇性蝕刻，隨著藍寶石基板105的蝕刻進行，除了溝槽被蝕刻到基板裡外，光阻劑210還可被回蝕。在一些具體實例中，氯基蝕刻劑可以用於蝕刻藍寶石。用於藍寶石的蝕刻氣體實例可包括BCl3、Cl2及Ar或其一些組合。蝕刻壓力可在10毫托和100毫托之間。在一些實施中，可以包括小量的光阻劑蝕刻劑(例如用於聚合性光阻劑的O2)作為蝕刻劑氣體以回蝕一些光阻劑210。
視用於光阻劑及/或在基板上的材料而定，在其它具體實例中可以使用其它的蝕刻劑或蝕刻程序。在一些實施中，用於藍寶石基板的蝕刻劑可以部分地蝕刻光阻劑210。舉例而言，當使用矽(Si)作為基板時，可以使用強鹼溶液(諸如KOH)來各向異性地濕式蝕刻Si並暴露(111)面(GaN可以從其生長)。(111)面可以暴露在藉由濕式蝕刻產生的凹槽中。(111)面可以相對於Si基板的平坦表面以0°和90°之間的任何角度定向。
當溝槽正被蝕刻而部分地回蝕光阻劑的結果可以沿著藍寶石基板105中的溝槽產生以一角度θ傾斜的傾斜側壁112，如圖2B所描繪的。根據一些具體實例，側壁相對於藍寶石基板105的未蝕刻表面並不定向於90°，側壁反而可以定向於0°和90°之間、或大約在這些數值之間。在一些情況下，側壁可以定向在60°和80°之間、或大約在這些數值之間。在一些情況下，側壁可以定向在65°和75°之間、或大約在這些數值之間。經蝕刻之藍寶石側壁112的斜率可以藉由調整光阻劑210的蝕刻速率(例如調整用於光阻劑之蝕刻劑的濃度)、及/或調整光阻劑210之側壁215的斜率(例如調整用於圖案化光阻劑的暴露和顯影條件)、及/或調整用於藍寶石蝕刻的蝕刻參數來控制。
根據一些具體實例，蝕刻到藍寶石裡之溝槽的間隔或間距P可以在0.25微米(μm)至10μm之間、或大約在這些數值之間。在一些具體實例中，溝槽之間的間距可以不是周期性的。根據一些具體實例，溝槽的蝕刻深度D可以在50奈米(nm)至2μm之間、或大約這些數值之間。在一些具體實例中，溝槽的寬度可以大約等於間距P的一半、或等於間距P的一半。在其它具體實例中，溝槽的寬度可以大於或小於間距P的一半。 在蝕刻溝槽之後，可以使用乾式蝕刻、溶劑或溶解光阻劑210的基板清潔程序而從基板105移除任何剩餘的光阻劑。
在移除光阻劑之後，遮罩層140可以形成在藍寶石基板上之一些圖案化的表面上。本發明人已經發現包含蒸鍍氧化物(例如以電子束蒸鍍程序所沉積的氧化矽)的遮罩層140在將圖案化的藍寶石基板105之非所欲的III族氮化物生長的表面加以遮罩是不夠的。相信在後續高溫(high-temperature，HT)III族氮化物生長條件下所遭遇之無再現性的晶體生長結果是歸因於小於一單位的黏著係數、表面擴散及電子束蒸鍍之氧化矽的再次蒸發。為了克服有關蒸鍍氧化物遮罩層的問題，本發明人已經發展出形成高溫保形披覆的方法以將藍寶石基板的所擇表面加以遮罩。
根據一些具體實例，高溫保形披覆220可以形成在圖案化的藍寶石基板105之表面上，如圖2C所示。根據一些具體實例，HT保形披覆可包含氧化物(例如氧化矽)或氮化物(例如氮化矽)，其可以藉由HT保形沉積程序而形成。沉積期間的溫度可在600℃至1000℃之間、或大約在這些溫度之間。舉例而言，氧化物可以藉由化學氣相沉積(chemical vapor deposition，CVD)程序(諸如電漿增強化學氣相沉積(plasma enhanced chemical vapor deposition，PECVD))而沉積。在一些實施中，氧化物或氮化物披覆220可以藉由原子層沉積(atomic layer deposition，ALD)程序而沉積。根據一些具體實例，保形披覆的厚度可以在10nm至50nm之間、或大約在這些數值之間，並且可以覆蓋基板105的所有圖案化表面，如圖式中所示。與藉由電子束蒸發產生的披覆不同，保形披覆可具有均勻的厚度，而不管基板面的定向如何。
根據一些具體實例，隨後可以進行遮蔽式蒸鍍以在氧化物披覆220上形成光阻劑230，如圖2D-2E所示。舉例而言，基板105可以在電子束蒸鍍系統中相對於標靶而傾斜成一角度。於蒸鍍期間，蒸鍍物228可以入射在氧化物披覆220的暴露表面上。披覆的一些「被遮蔽表面」225可以藉由覆蓋表面而隱藏或篩選成免於入射的蒸鍍物228。這些被遮蔽表面225可不被蒸鍍物228所披覆。在一些具體實例中，蒸鍍物包含金屬(例如Cr、Ni、Al、Ti、Au、Ag當中任一者或其組合)，然而在一些具體實例中也可以使用其他材料。
在一些具體實例中，光微影術可以用於在保形披覆220的所選表面上形成光阻。然而，光微影術會需要幾個製程步驟(例如光阻劑沉積、曝光及顯影)，並且須要將光罩對齊於基板特徵。
遮蔽式蒸鍍可以用於以一個步驟來在氧化物220的所選表面上形成硬性光阻劑230，而不須將遮罩對齊於基板，這導致如圖2E所示的結構。篩選而免於蒸鍍物的被遮蔽表面225可以具有暴露的氧化物層220，其覆蓋圖案化藍寶石基板之c面表面，但是不包括金屬或其他保護性光阻劑230的外層。然後可以進行選擇性各向異性乾式蝕刻，以從被遮蔽表面225移除氧化物披覆220並且暴露底下的藍寶石。根據一些具體實例，乾式蝕刻可以包含用於蝕刻氧化物披覆220的氟基蝕刻劑。蝕刻可以暴露圖案化藍寶石基板之底下的晶體生長表面115，如圖2F所示。在一些具體實例中，濕式蝕刻(例如緩衝的氧化物蝕刻)可以用於從被遮蔽表面225移除氧化物披覆220。在一些實施中，濕式或乾式蝕刻可以不是選擇性的，並且可以是定時蝕刻。在一些情況下，移除披覆220的蝕刻可以在移除披覆之 後還部分地蝕刻藍寶石。
根據一些具體實例，光阻劑230可以用乾式或濕式蝕刻程序或基板清潔程序來移除。舉例而言，金屬(例如Cr)硬披覆可以用適合的金屬蝕刻劑來移除。在一些實施中，基板可以在製備時加以清潔以供磊晶生長III族氮化物材料。舉例而言，基板可以在載入金屬有機化學氣相沉積反應器裡做後續晶體生長之前先在丙酮、甲醇及皮拉那(piranha)溶液中清潔。
本發明人已經發覺和體會到需要在圖案化藍寶石基板105之暴露的晶體生長表面115小心製備及形成緩衝層，以形成積體電路級品質以及所欲極性的半極性III族氮化物材料。試驗及優化了幾種緩衝層程序，其包括低溫(low-temperature，LT)氮化鋁(AlN)、高溫AlN及低溫GaN緩衝層程序，以獲得提供從圖案化藍寶石基板的所欲極性的半極性GaN的合適生長之緩衝層程序。根據第一緩衝層程序，可以從圖案化藍寶石基板105可靠地生長鎵極性半極性GaN。根據第二緩衝層程序，可以從圖案化藍寶石基板105可靠地生長氮極性半極性GaN。
根據一些具體實例，第一緩衝層程序可用於例如從晶體生長表面115形成鎵極性半極性GaN。在第一緩衝層程序中，可以使PSS 105歷經清潔程序，接著是LT GaN緩衝層生長程序，其可以在相同的生長反應器中進行。清潔程序可包含在氫(H2)氛圍中將基板加熱至1000℃至1200℃之間、或大約在這些數值之間。在一些情況下，緩衝層可以於400℃至650℃之間、或大約在這些數值之間的溫度的GaN磊晶生長條件下形成。根據一些具體實例，LT GaN緩衝層在約500℃的溫度下形成。在一些情況下，腔室壓力可以維持在50mbar至400mbar之間、或大約在這些數值之間。NH3 的流動速率可以在1slm至4slm之間、或大約在這些數值之間，且三甲基鎵(TMGa)的流動速率可以在5sccm至50sccm之間、或大約在這些數值之間。根據一些具體實例，緩衝層可以生長到10nm至50nm之間、或大約在這些數值之間的厚度。
本發明人已經發現加熱到高於900℃的LT GaN緩衝層可以比LT AlN層更容易擴散。在一些具體實例中，LT GaN緩衝層可以從PSS 105的其他氧化物覆蓋表面做遷移和再分布，以暴露c面晶體生長表面115。此再分布可以促進GaN在晶體生長表面做選擇性生長。在一些實施中，可以在形成鎵極性半極性GaN前使用LT AlN緩衝層。舉例而言，前述第一緩衝層程序可以使用三甲基鋁(TMAl)代替TMGa。
在根據第一緩衝層程序生長LT緩衝層後，基板的溫度可以爬升以用於從晶體生長表面來HT生長鎵極性半極性GaN。根據一些具體實例，在引入用於GaN生長的反應物前，LT GaN緩衝層可以在850℃至1150℃之間、或大約在這些數值之間的溫度下退火達一段時間。退火時間可以在1分鐘至10分鐘之間、或大約在這些數值之間。根據一些實施，鎵極性半極性GaN的HT生長可以例如發生在900℃至1150℃之間的溫度、或大約在這些數值之間。
根據其他具體實例，第二緩衝層程序可用於例如從晶體生長表面115形成氮極性半極性GaN。在第二緩衝層程序中，PSS 105可以做熱清潔，如針對第一緩衝層程序所述。然後可以進行氮化程序以氮化暴露的晶體生長表面115。根據一些具體實例，氮化程序可包含在包含氮氣(N2)和氨氣(NH3)的混合物氛圍中加熱PSS 105至850℃至1050℃之間、或大約在這 些數值之間的溫度。N2的流動速率可以在2slm至8slm之間、或大約在這些數值之間。NH3的流動速率可以在1slm至6slm之間、或大約在這些數值之間。氮化持續時間可以在0.5分鐘至5分鐘之間、或大約在這些數值之間。由於氮化，所以從在晶體生長表面115的c面藍寶石的生長相較於圖案化藍寶石基板105之其他表面而言會是最不偏好的。因此，需要遮罩層140(例如保形氧化物披覆220)，以避免在其他藍寶石表面有不想要的晶體生長。
在氮化之後，可以使PSS歷經LT GaN緩衝層程序；在此期間，在一些實施中，基板加熱到400℃至650℃之間、或大約在這些數值之間。在一些情形下，基板可以加熱到約500℃，並且腔室壓力可以維持在100mbar至300mbar之間、或大約在這些數值之間。NH3的流動速率可以在0.5slm至5slm之間、或大約在這些數值之間。三甲基鎵(TMGa)的流動速率可以在5sccm至50sccm之間、或大約在這些數值之間。LT GaN緩衝層可以生長到20nm至100nm之間、或大約在這些數值之間的厚度。在一些具體實例中，緩衝層可以生長到大於50nm且小於100nm的厚度。當LT GaN緩衝層是在以下條件所形成時發現了氮極性半極性GaN的改善的生長條件：腔室壓力是約200mbar、NH3的流動速率是約1slm、TMGa的流動速率是約40sccm、且緩衝層生長到約80nm的厚度。
在根據第二緩衝層程序生長LT GaN緩衝層之後，基板的溫度可以爬升，以用於從晶體生長表面來HT生長氮極性半極性GaN。在一些實施中，LT GaN緩衝層可以在HT生長氮極性半極性GaN材料之前先退火。本發明人已經發現當LT GaN緩衝層的退火時間相較於生長鎵極性半極性GaN所用時間而減少達三倍時，後續生長氮極性半極性GaN有改善的結 果。在退火期間，H2流動速率可以在2slm至8slm之間、或大約在這些數值之間。NH3流動速率可以在0.5slm至6slm之間、或大約在這些數值之間。退火持續時間可以在0.5分鐘至3分鐘之間、或大約在這些數值之間。退火溫度可以在850℃至1150℃之間、或大約在這些數值之間。
相較於生長鎵極性半極性GaN來看，從LT GaN緩衝來生長氮極性半極性GaN的困難歸因於緩衝層退火期間基於緩衝極性所發生的不同相變化，以及歸因於圖案化藍寶石基板上所發生之選擇性程序。舉例而言，Ga極性GaN的LT GaN緩衝層在退火期間可以經歷熟化再結晶時期(其可以由原位反射度追蹤圖中的似鼻尖峰所指出)。於再結晶階段期間，可發生GaN的分解和再沉積，這可有利於基板上之纖鋅礦(Wurtzite)相成核的生長。
相對而言，並且如反射度測量所可見，N極性GaN緩衝層可以不經歷此種相變化，因此HT GaN生長可以進行，而不會有瞬時振盪所造成的粗糙化恢復時期。對於N極性GaN來說，以掃描式電子顯微鏡(scanning electron microscopy，SEM)和原子力顯微鏡(atomic force microscopy，AFM)來檢視緩衝層和起初生長階段則顯示緩衝層有增強的分解。GaN分解的速率限制性程序可以歸因於在基板表面形成了GaH。鎵極性和氮極性之間的分解速率差異可以歸因於晶體結構中的鍵結組態，其中在每個雙層中，金屬離子只具有一個對氮原子的背鍵結(back bond)(在氮極性的情形)而非三個鍵結(鎵極性)。對於Ga極性GaN緩衝層來說，能夠做到均勻晶體生長的因素是LT GaN緩衝層於退火期間再分布到c-藍寶石晶體生長表面上。由於再分布不輕易以氮化的藍寶石表面和N極性LT GaN緩衝層所發生，故 可以導致稀疏的成核，並且已經由本發明人觀察到。為了改善N極性情形的後續晶體生長均勻性，可以增加緩衝層的厚度，並且可以減少緩衝層的退火時間。
根據一些具體實例，緩衝層可以從不同於後續生長材料的材料來形成。舉例而言，緩衝層可以由任何適合的III族氮化物合金所形成(例如AlN、InN、AlGaN、InGaN、InAlGaN)，而後續生長的磊晶層可以包含GaN或其他III族氮化物材料。在一些實施中，緩衝層可以由GaN所形成，並且後續生長的半極性磊晶層可以包含任何其他適合的III族氮化物合金。其他半極性材料的形成可須要添加其他的反應物或以其他的反應物取代，諸如三甲基鋁(TMA)或三乙基鋁(TEA)作為鋁的來源，以及三甲基銦(TMI)或三乙基銦(TEI)作為銦的來源。用於形成GaN磊晶層的反應物可以包括三乙基鎵(TEGa)或三甲基鎵(TMGa)。於生長或再生長半極性III族氮化物磊晶層期間，這些氣體的流動速率可以在5sccm至65sccm之間。
在形成緩衝層後，可以進行半極性III族氮化物材料的磊晶生長。隨著從晶體生長表面115生長半極性III族氮化物材料(例如鎵極性半極性GaN)的進行，III族氮化物晶體250的島狀物可以首先橫跨圖案化藍寶石基板105之表面而形成，如圖2G所示。因為圖案化藍寶石基板105上的傾斜的晶體生長表面115，所以III族氮化物晶體250可以所選的結晶面(例如鎵極性半極性GaN為(2021)或氮極性半極性GaN為(2021))來生長，其方向平行於藍寶石基板105之原始的平坦表面。氮極性半極性GaN晶體250的晶向在圖2G中是以軸202所顯示。
根據一些具體實例，在形成緩衝層後，用於III族氮化物材 料的磊晶生長程序可以包含金屬有機化學氣相沉積(MOCVD)。在一些具體實例中，可以使用分子束磊晶(molecular beam epitaxy，MBE)或氣相磊晶(vapor phase epitaxy，VPE)製程。對於薄層，可以使用原子層沉積。對於示例性MOCVD方法，生長條件可以包含在980℃至1070℃之間、或大約在這些溫度之間的生長溫度、以及在50mbar至300mbar之間、或大約在這些壓力之間的腔室壓力。NH3氣體的流動速率可以在0.5slm至4slm之間、或大約在這些流動速率之間。三甲基鎵或三乙基鎵的流動速率可以在10sccm至50sccm之間、或大約在這些流動速率之間。
圖2H是掃描式電子顯微照片，其以平面圖顯示根據一些具體實例的從經掩蔽和圖案化藍寶石基板105所生長的鎵極性半極性GaN晶體250。PSS包含相隔約6μm的晶體生長表面115，且藍寶石基板中之溝槽的蝕刻深度D是約1μm。晶體生長表面的定向是從基板的製程表面大約θ=75°。PSS基板上的其他表面則以PECVD氧化物加以遮罩，如上面關於圖2C-2F所述。約20nm厚的LT GaN緩衝層無氮化地形成在基板的晶體生長表面115上。在其它具體實例中，可以使用LT AlN緩衝。GaN緩衝層的生長條件為：約200mbar的壓力、約500℃的溫度、約1slm的NH3流動以及約40sccm的TMGa流動速率。對於LT AlN緩衝層，可以使用約25sccm的TMAl流動速率。接下來，鎵極性半極性GaN在以下磊晶生長條件下生長：約1030℃、約100mbar、約40sccm的TMGa以及約1slm的NH3。圖2H的顯微照片顯示棒狀GaN晶體250，其可從晶體生長表面115以高空間均勻性生長。
磊晶生長可以持續，使得III族氮化物晶體250聚結以在PSS 105上形成連續的磊晶半導體層120，再次參照圖1。在PSS上形成的聚結的半極性GaN磊晶層120的掃描電子顯微鏡(SEM)圖像顯示於圖3。GaN層的厚度係約8微米。根據一些具體實例，聚結磊晶層的厚度可以在100nm至20微米之間，儘管在一些情況下可以生長更厚的層。
在一些實施中並且取決於III族氮化物定向，磊晶層120的上表面可具有平行於晶體生長表面115的隆脊310，其起源於結晶生長平面(例如鎵極性半極性GaN的(1010)和(1011)平面)之交叉。當基板隨後被平坦化(例如，藉由化學機械研磨或磨光及研磨)時，所得到的製程表面可以大約平行於不同晶面或與不同晶面定向成所欲的角度。對於圖3所示的實例，GaN磊晶層上的最終製程表面125可大約平行於GaN半導體的(2021)面。
本發明人已發現，在PSS上形成的聚結III族氮化物磊晶層120的區域中可能發生堆疊錯誤。雖然在光學顯微鏡或SEM下觀察磊晶層時SF可能不明顯(例如參見圖3)，但可以以兩種方式觀察SF。第一種方法是使用穿透式電子顯微鏡(TEM)檢查磊晶層的薄橫截面。用TEM得到的半極性GaN磊晶層的圖像如圖4A所示。可能存在區域410，其包括在顯微照片中顯示為線性暗帶的基面堆疊錯誤。SF是一種可能對半導體裝置產生不利影響的晶體缺陷。
當GaN晶體沿著異質界面在[0001]方向生長時，SF可能發生，如圖4B所示。堆疊錯誤區域410可形成為III族氮化物晶體250的島狀物，其在[0001]方向上從基板105的掩蔽區域上的PSS上的晶體生長表面115生長。SF區域410可以藉由更大的均勻區域420而分離，其中晶體在其它方向上形成，且基本上不含SF，儘管在這些均勻區域中可能以相當低的密 度存在一些缺陷。
也可以使用磊晶層的面積的陰極發光(CL)測量來觀察堆疊錯誤。在CL測量中，高能電子撞擊磊晶層，並使層發光。含有缺陷的區域在顯微鏡下觀察時可能不發光並顯示為黑色。圖5呈現對於形成在PSS 105上的鎵極性半極性GaN磊晶層120得到的CL圖像(磊晶層120的平面圖)。堆疊錯誤區域410看起來是橫跨基板表面的暗帶。暗帶的間距大約等於PSS上晶體生長表面115的間距。
根據一些具體實例，可以通過一或多種處理技術來最小化或消除含有堆疊錯誤的區域。一種方法可包含在SF的區域形成後終止磊晶層120的生長並且選擇性地蝕刻掉堆疊錯誤區域410。然後可以使用隨後的選擇性生長方法來再生長III族氮化物材料以填充藉由堆疊錯誤區域410的移除而形成的空隙。選擇性生長方法可以是其中，使非所欲的面(例如，圖4A及圖4B的實例中的(0001)面)的生長速率加速超過其他晶體生長面(例如，此實例中的(1010)和(1011)方向)的生長速率的方法。根據Wulff本人，生長速率最高的晶體面將比生長速度較低的面更快地終止，而晶體形狀將以生長速率較低的面為主。(0001)生長面的消除可以將其作為SF形成的來源移除。
圖6A-6E呈現了與可用於最小化或消除在PFS上形成的III族氮化物材料的磊晶層中的堆疊錯誤區域的處理步驟有關的結構。儘管所示的實例以與前述相同的GaN的半極性定向繼續，但是具體實例並不僅限於所描述的半極性定向。處理步驟可以應用於包括非極性定向的GaN的其它定向，並且可以應用於其它III族氮化物材料。其他GaN的定向包括但不限於(1122)、(1120)、(1011)、(1010)及(3031)定向。本發明人已經認出和體會， 非極性面定向的60度內、或大約在該值內的面定向，對於半導體裝置應用，諸如LED、雷射及電晶體來說可是所欲的。超過60度，磊晶形成的III族氮化物材料內的極化場及/或參差差排可能不利地影響裝置效能。
根據一些具體實例，可提供具有晶體生長表面115之圖案化藍寶石基板105及掩蔽PSS基板105的其它表面之披覆220作為基板，以於其上形成III族氮化物材料。晶體生長表面可大約平行於藍寶石基板的c面晶面(0001)，且可以是垂直的或以所欲的角度自垂直傾斜。在所示的實例中，具有平行於(2021)面的製程表面的鎵極性半極性GaN是所欲的。因此，可選擇藍寶石基板以具有(2243)製程表面定向(例如，藍寶石的[2243]方向大約平行於待生長GaN的[2021]方向)。GaN晶體250的磊晶生長可使用前述任何一種緩衝層及用於鎵極性半極性GaN、氮極性半極性GaN、或非極性GaN的磊晶程序來進行(例如，結合圖2G、圖2H、和圖3所敘述的)。當晶體250生長時，堆疊錯誤區域410可沿(0001)面於[0001]方向形成，如圖6A所示。
當晶體250的尺寸增加時，在晶體的上表面上可以容易地看到明確的面。對於所示的實例，(1010)面和(1011)面可形成在上表面上，如圖6B所示。當晶體250擴大而橫越PSS基板105時，堆疊錯誤區域410的尺寸可能會增加。與在[0001]方向上形成的半導體相比，在[0001]方向上形成的半導體可具有明顯更小或可忽略的堆疊錯誤。在一些情況下，磊晶生長可持續直到晶體250聚結，如圖6C所示；然而，在本具體實例中，晶體250的聚結不是必需的。
在形成SF區域410後，可對基板及晶體250進行選擇性蝕 刻，從而移除堆疊錯誤並重塑晶體。根據一些具體實例，選擇性蝕刻可以是優先蝕刻所形成的晶體250的某些面並在其它面上停止的濕式、各向異性蝕刻。舉例而言，可使用濕式氫氧化鉀(KOH)蝕刻。KOH的濃度(在水中，以重量計)可在5%至50%之間，或大約在這些數值之間。KOH溶液可加熱至20℃至80℃之間，或大約在這些數值之間的溫度。在一些實施中，KOH的濃度(在水中，以重量計)可在20%至50%之間、或大約在這些數值之間，並且蝕刻溫度可在30℃至80℃之間，或大約在這些數值之間。蝕刻時間可在1分鐘至60分鐘之間，這取決於晶體250的尺寸、蝕刻劑濃度、及蝕刻溫度。在一些可能需要相同或不同晶體定向的實施中，可以使用其它蝕刻劑，諸如但不限於，氫氧化鈉(NaOH)、硫酸(H2SO4)、磷酸(H3PO4)。
根據一些具體實例，選擇性蝕刻將在某些晶面上停止，使得蝕刻自行終止且回蝕不需要精確定時。舉例而言，KOH蝕刻可快速地蝕刻晶體250的(0001)面並有效地停止在(1010)、(1011)和(1011)面上。在一些情況下，(1010)、(1011)、及(1011)面的蝕刻速率可比(0001)面的蝕刻速率慢至少十倍。所形成的經重塑晶體結構(對於鎵-半極性GaN)可如圖6D所示出現。根據一些具體實例，剩餘的頂側面可包含(1011)面和(1011)面。經重塑晶體650之間可能存在空隙610。
在SF區域410的回蝕和移除之後，可以用去離子水清洗基板，並且可以採用選擇性生長程序在經重塑晶體650上再生長GaN。選擇性生長可包含金屬有機化學氣相沉積(MOCVD)程序，其中使所選擇的面的生長速率比一或多個其它生長面更快。由於堆疊錯誤係於此面的初始生長期間在GaN的(0001)基面產生，因此在再生長期間減少或消除(0001)基面生 長面是所欲的，以便消除堆疊錯誤。
根據動力Wulff圖的理論，在晶體的凸起生長期間，生長速度快的面將消失且晶體形狀將以生長速度較慢的面為主。為了在再生長期間消除(0001)生長面，(0001)生長速率應至少相對於(1011)面的生長速率增加，使得GaN晶體形狀將以(1011)面及其他生長緩慢的面為主。
本發明人經過多次試驗發現，改變包括溫度、壓力、V/III比、及TMGa流動速率的MOCVD生長參數不能使(0001)面的生長速率快於(1011)面的生長速率。由於(0001)生長面在所有GaN面之間的生長速度最慢，因而(0001)生長面總是再次出現，且半極性GaN的經重塑晶體650再生長回到表明(0001)面的存在的圖6B中所示的形狀。
本發明人隨後發現，在再生長期間添加一些雜質物質，諸如但不限於鍺(Ge)，可以顯著提高N極(0001)生長面的生長速率。在一些情況下也可以使用其他雜質摻雜劑，諸如Si、As、B、P、Sn或Ga。所得到的再生長晶體可以從(0001)面消除生長並形成穩定的生長面(1011)、(1010)和(1011)，如圖6E所示。晶體的再生長或繼續生長部分670可包括雜質摻雜劑。圖8中呈現了PSS上再生長的鎵極性半極性GaN的SEM圖像實例。根據一些具體實例，再生長可繼續直到空隙610被覆蓋，且經重塑晶體650生長至它們聚結。
根據一些具體實例，再生長可包含MOCVD，且條件可如下。再生長溫度可在950℃至1070℃之間，或大約在這些數值之間。壓力可以在50mbar至400mbar之間，或大約在這些數值之間。TMGa或TEGa流動速率可在10μmol/min至200μmol/min之間，或大約在這些數值之間。NH3 的流動速率可在0.5slm至5slm之間、或大約在這些數值之間。雜質摻雜程度(例如，Ge的摻雜程度)可以在1×1017cm-3至5×1019cm-3之間，或大約在這些數值之間。於較低及較高的摻雜濃度，觀察到了形成堆疊錯誤。根據一些具體實例，摻雜範圍可在1×1018cm-3至1×1019cm-3之間，或大約在這些數值之間。
經重塑晶體650在再生長期間聚結後，可中斷雜質摻雜。然後可以生長所欲的III族氮化物材料的厚層(例如，在2微米至20微米之間)。所得到的磊晶層680可具有如圖6F所示的隆脊310，但與圖3所示的情況相比，可能具有大大降低的SF密度。舉例而言，圖3所示的樣品的SF密度可高達1×106cm-2，且根據本具體實例製造的III族氮化物材料的磊晶層的SF密度可不大於102cm-2。根據一些具體實例，舉例而言，可以隨後將基板平坦化(例如，使用化學機械研磨)以移除隆脊310，並產生平行於(2021)鎵極性半極性面的平坦製程表面。
如上所述，可以在PSS上形成無堆疊錯誤III族氮化物材料的其它定向。圖7A至圖7C呈現了與形成非極性GaN有關的結構。對於非極性定向來說，可選擇其c面定向於垂直基板表面的藍寶石基板106。基板106可被圖案化為具有垂直側壁，其大致平行於藍寶石的c面。可以如上所述從晶體生長面715形成非極性GaN的晶體720，如圖7A所示。隨著晶體720的生長，堆疊錯誤區域410隨著晶體在掩蔽區域上展開，可在[0001]方向上形成。
可使用隨後的蝕刻來移除堆疊錯誤區域410並重塑晶體，如圖7B所示。所得到的生長面可包含(1011)、(1010)和(1011)面。如上所述， 可進行隨後的使用雜質摻雜劑的再生長，以形成無堆疊錯誤晶體730，如圖7C所示。無堆疊錯誤晶體730的生長可繼續，直到它們在PSS上聚結。可以終止摻雜劑，且可在基板106上形成無SF、非極性GaN的厚層。
儘管圖6E及圖7C中呈現了兩種不同的晶體定向，可以從極性到非極性的任何定向形成晶體，且最終晶面不需要平行於成品基板的製程表面。任何選定的晶面可平行於製程表面或相對於製程表面以所欲的角度定向。磊晶晶體的定向主要由藍寶石基板的切割決定。儘管使藍寶石基板的經蝕刻側壁112平行於藍寶石的c面晶面可能是有益的，但經蝕刻側壁112可從藍寶石的c面傾斜達5度，而不會明顯地影響III族氮化物晶體形成。
當形成諸如GaN的III族氮化物材料的氮極性定向時，在(0001)生長面處可能形成或不形成SF。在氮極性定向中，(0001)生長面可遠離掩蔽區域形成而不是沿其表面形成。反之，(0001)生長面可以沿經掩蔽表面形成並產生堆疊錯誤。因此，可使用雜質摻雜劑來增加(0001)生長面的生長速率。在一些情況下，Ge可作為摻雜劑在前述界定的範圍內添加，以消除(0001)生長面。
圖8是呈現在圖案化藍寶石基板105上的鎵極性半極性GaN的再生長、無堆疊錯誤晶體的SEM顯微照片。回蝕及使用Ge摻雜劑再生長後所得到的生長面是(1011)、(1010)和(1011)面。藍寶石基板的其他定向可能導致其他的所得到的生長面。對於該實例來說，藍寶石基板105上的圖案的週期為約6微米。在其它具體實例中也可使用其它週期。根據一些實施，週期可以是奈米級的，例如在20nm至500nm之間。於較小的週期， 歷經回蝕及使用雜質進行再生長的磊晶層部分可明顯小於當週期在5微米量級上的部分。歷經回蝕和再生長的GaN層的較薄部分可能導致微米級厚的聚結磊晶層的表面處的較低缺陷密度。
(2021)GaN(呈現於圖6F中)的7微米厚磊晶層的結晶品質由陰極發光(CL)表徵。發射波長為365nm的平面圖單色CL圖像呈現於圖9中。與圖5的CL圖像相比，此圖呈現了堆疊錯誤的的週期性圖案(橫跨GaN層的暗帶)係不存在。圖9的圖像呈現了由白色箭頭標記的一些短的離散暗線，其可能與在GaN和藍寶石基板之間的界面處產生的螺紋狀差排的叢集相關。圖9的CL圖像呈現了磊晶GaN中堆疊錯誤及其他缺陷的顯著減少。
用於圖9所生產的樣品在以下條件下製備。使用MOCVD反應器，在約200mbar的壓力下進行從經LT GaN緩衝層覆蓋的PSS的晶體生長表面的初始晶體生長。生長溫度為約1030℃。TMGa流動速率為約100μmol/min且NH3流動速率為約1slm。
對晶體進行KOH蝕刻，其中KOH的濃度(在水中，以重量計)為約10%，且蝕刻溫度為約40℃。蝕刻時間為40分鐘。
使用MOCVD反應器在100mbar的壓力下進行晶體再生長。生長溫度為約1030℃。TMGa流動速率為約160μmol/min且NH3流動速率為約1slm。Ge雜質摻雜程度為約5×1018cm-3。
還使用穿透電子顯微鏡檢查(2021)GaN的磊晶樣品以評估堆疊錯誤的存在。TEM顯微照片如圖10A及圖10B所示。該圖像是在雙光束條件下及分別以<0002>和<1010>繞射向量的包括再生長Ge摻雜(2021)GaN的明場TEM圖像。通常，於<1010>的g向量，基面堆疊錯誤是可見的， 而於<0002>的g向量，基面堆疊錯誤則是不可見的。然而，在GaN中基面堆疊錯誤是不可見的。再生長Ge摻雜的GaN在再生長區域1020中顯示由白色箭頭標示的暗反差。這些區域含有雜質摻雜劑且位於PSS的表面附近。這些變暗區域在兩個g向量定向都是可見的。這些再生長區域1020表明在再生長期間可能藉由Ge摻雜產生缺陷。這些缺陷可能是Ge沉澱物，類似於在低溫下生長GaAs中觀察到的砷沉澱物。然而，除了一些螺紋狀差排之外，在Ge摻雜GaN上方的區域中沒有觀察到堆疊錯誤。這些結果表明，可以在圖案化藍寶石基板上形成各種定向的無堆疊錯誤GaN。
雖然上述方法和具體實例包括初始晶體生長、回蝕以移除因在異質表面上N極性(0001)GaN面的橫向生長造成的堆疊錯誤、及重塑初始晶體等步驟，以及進一步的使用雜質摻雜劑生長經重塑晶體，本發明人已經認出並體會在一些情況下可以省略回蝕程序。在一些具體實例中，具有合適緩衝層的PFS上的晶體(例如，圖6A中的晶體250)的初始生長可以使用諸如Ge的雜質摻雜劑進行。利用雜質摻雜劑的初始生長可快速消除(0001)生長面，並防止在晶體生長的初始階段期間形成堆疊錯誤區域410。反之，初始晶體可與(1011)、(1010)和(1011)面形成，如圖6D所示。使用雜質摻雜劑的生長可繼續直到晶體聚結，例如，如圖6E所示。頂替指出起因於摻雜劑的缺陷的形成之更明顯可見的再生長區域1020，包括初始生長晶體的磊晶層的初始部分可全部摻雜雜質摻雜劑，且在TEM中作相同顯示。在生長晶體聚結後，為了隨後的基本上無堆疊錯誤之III族氮化物生長，可中斷摻雜劑。
圖11中的SEM圖像呈現了使用Ge摻雜劑進行晶體初始生 長的PSS上形成的半極性GaN晶體1150。生長條件包含具有腔室壓力為約200mbar且溫度為約1030℃的MOCVD。TMGa流動速率為約25sccm且NH3流動速率為約1slm。Ge雜質摻雜程度為約5×1018cm-3。在一些具體實例中，腔室壓力可在100mbar至300mbar之間，或大約在這些數值之間。生長期間的溫度可在1000℃至1050℃之間，或約在1000℃至1050℃之間、或大約在這些數值之間。TMGa流動速率可在60μmol/min至160μmol/min之間，或大約在這些數值之間。NH3流動速率可在1slm至3slm之間，或大約在這些數值之間。根據一些具體實例，Ge雜質摻雜程度可在1×1018cm-3至2×1019cm-3之間，或大約在這些數值之間。
圖11所示的晶體結構類似於圖6E所示者，即使沒有使用回蝕程序。結果表明，在圖案化藍寶石基板上的III族氮化物材料的半極性生長中的SF可在晶體生長期間使用雜質添加劑被有效地消除，而不需要非原位蝕刻以移除含有堆疊錯誤的區域以及晶體再生長步驟。在晶體1150聚結後，可以中斷雜質摻雜劑以形成基本無堆疊錯誤的連續磊晶層。磊晶層可以被平坦化(例如，使用CMP程序)以產生適於積體電路的微製造的平坦製程表面。
上述用於生長III族氮化物材料的結構和方法可以用於在圖案化藍寶石基板上形成氮極性半極性GaN或鎵極性半極性GaN。所得的結構可以使用一些標準技術(諸如MOCVD、蝕刻、化學機械研磨等)而大量生產，並且可以縮放到不同的基板尺寸。這些程序可以避免與生長塊狀GaN晶體及從此種人造胚晶來產生晶圓有關的花費。習用而言，氮極性半極性GaN僅可以藉由將昂貴的塊狀GaN基板加以切片而產生，而在可得性和尺 寸上有所限制。上述的結構和方法可以做到在比較不昂貴的藍寶石基板上合成氮極性半極性GaN平面，該基板在商業上是成熟的並且是廣泛可得的。
雖然上述的結構和方法主要關於形成鎵極性半極性(2021)GaN和氮極性半極性(2021)GaN磊晶層，但是該等方法亦可以用於形成其他的半極性面定向。舉例而言，非極性(1120)、及(1010)以及半極性(1011)、(1011)、(1122)、(1122)可以使用具有不同結晶學定向之圖案化藍寶石基板來生長。藉由使用正確切片的藍寶石基板，磊晶層中大約任何的晶體定向都可以是可能的。
雖然已經描述了半極性及非極性GaN的磊晶生長，但是其他III族氮化物材料(例如(Al,In,Ga)N)的半極性及非極性定向可以根據一些具體實例來生長。本結構和方法也可以用於形成多樣的半極性及非極性的包括GaN之III族氮化物合金(例如，AlGaN、InGaN、InAlGaN)。在一些情況下，在初始晶體聚結後可生長不同的材料。舉例而言，初始晶體可以是GaN，且III族氮化物合金可在它們聚結後在晶體上生長。在一些實施中，部分或所有的磊晶生長層可加以摻雜以具有n型或p型導電性，使得積體電路裝置(諸如電晶體、二極體、閘流體、LED和雷射二極體)可以製造於磊晶層中。在一些情況下，摻雜可以在磊晶生長期間完成，及/或在生長後完成(例如使用離子注入至磊晶層中)。
氮極性半極性GaN平面可以提供解決方案給發光二極體(LED)的挑戰，諸如「效率萎縮(efficiency droop)」(LED的效率隨著注入電流增加而滑落)及「綠色隔閡(green gap)」(LED的效率隨著發射波長從藍增加到綠到黃而滑落)。非極性或半極性GaN可以是減少效率萎縮和改善較長波長發 光二極體效率的有用候選者。以寬的量子井(quantum well，QW)來設計裝置卻不由於量子侷限史塔克效應而遭受效率劣化的能力則可以由於增加了作用體積而在高載子密度下做到高效率。舉例而言，自從起初在2009年示範了綠光雷射二極體(laser diode，LD)，半極性(2021)定向最近已顯得是用於高效率、長波長的LED和LD的領先候選者。進一步調查半極性定向所已經產生的結果顯示(2021)定向在載子傳輸和效率萎縮方面具有優於(2021)定向的有利性質。如計算所可顯示，(2021)定向之極化場所指的方向與其(2021)對應者相反。以極化場減少許多而言(約25%的Ga極性GaN)，這極化場的方向是在相同的大小等級並且相反於內建的接合場，而允許(2021)GaN中所製造之QW的能帶輪廓更靠近平坦能帶條件。這可以增加電子重疊、改善輻射效率、改善萎縮特徵。附帶而言，(2021)定向顯示增加了InGaN的均質性、提高銦在較高溫度下的併入而產出較高品質的作用層、改善傳輸性質而能夠提高QW之間載子濃度的均勻性、減少熱萎縮。此種特徵使氮極性半極性GaN對於整合裝置的製造而言是極度所欲的。
結論
「大約」和「約」等詞可以用於意謂在一些具體實例中之目標尺度的±20%裡、在一些具體實例中之目標尺度的±10%裡、在一些具體實例中之目標尺度的±5%裡、更在一些具體實例中之目標尺度的±2%裡。「大約」和「約」等詞可以包括目標尺度。
如在此所用的選擇性蝕刻包含使基板與蝕刻劑接觸，其優選地以比第二材料快的速度蝕刻至少一種材料。在一些情況下，第二材料可以形成為硬遮罩(例如無機材料，諸如氧化物、氮化物、金屬或類似者)或軟 遮罩(例如光阻或聚合物)。在一些具體實例中，第二材料可以是裝置結構之具有不同於第一材料的材料特徵(例如摻雜密度、材料組成或晶體結構)的部分。蝕刻可以是乾式蝕刻或濕式蝕刻。
在此所述的科技可以具體化方法，而已經提供其至少一個範例。作為該方法的部分的動作可以採取任何適合的方式來排序。因此，具體實例可以建構成以不同於示範的次序來進行動作，其可以包括同時進行某些動作，即使在示範性具體實例中顯示成依序的動作。此外，方法在一些具體實例中可以包括多於所示範的動作，並且在其它具體實例中包括少於所示範的動作。
雖然圖式典型而言顯示小部分的磊晶生長之III族氮化物層，但是將體會大面積或整個基板可以覆蓋了此種磊晶生長層。此外，磊晶層可加以平坦化(例如藉由化學機械研磨來為之)，並且積體電路裝置(例如電晶體、二極體、閘流體、發光二極體、雷射二極體、光二極體和類似者)可以使用磊晶生長材料來製造。在一些具體實例中，積體電路裝置可以用於消費性電子裝置，諸如智慧型電話、平板、個人數位助理(PDA)、電腦、電視、感測器、照明器材、顯示器、以及特用積體電路。
因此已經描述了本發明的至少一示範性具體實例，故熟習此項技藝者將輕易想到多樣的更動、修改和改進。此種更動、修改和改進打算是在本發明的精神和範圍裡。因此，前面的敘述只是舉例而已並且不打算是限制性的。本發明僅受限於如下面申請專利範圍及其均等者所界定的。
100‧‧‧基板
102‧‧‧軸
105‧‧‧圖案化基板/藍寶石基板/PPS
106‧‧‧藍寶石基板
108‧‧‧頂部表面
110‧‧‧表面結構
112‧‧‧傾斜側壁
115‧‧‧晶體生長表面
120‧‧‧磊晶層
125‧‧‧表面
130‧‧‧箭頭
140‧‧‧遮罩材料

Claims (50)

  1. 一種在圖案化異質基板上形成III族氮化物材料的方法，該方法包含：從位於該圖案化異質基板上的分離的晶體生長表面生長III族氮化物晶體；在該III族氮化物晶體中形成含有堆疊錯誤的區域；及蝕刻該III族氮化物晶體以移除含有堆疊錯誤的區域並重塑該III族氮化物晶體。
  2. 如申請專利範圍第1項之方法，其中該III族氮化物材料包括鎵。
  3. 如申請專利範圍第2項之方法，其中蝕刻該含有堆疊錯誤的區域及重塑該III族氮化物晶體包含在液體KOH蝕刻劑中各向異性地蝕刻該III族氮化物晶體。
  4. 如申請專利範圍第3項之方法，其中該KOH蝕刻劑的濃度(在水中，以重量計)係在約5%至約50%之間。
  5. 如申請專利範圍第3項之方法，其中該蝕刻劑係加熱至約20℃至約80℃之間的溫度。
  6. 如申請專利範圍第2項之方法，其中從該分離的晶體生長表面生長該III族氮化物晶體包含形成於該晶體生長表面上的緩衝層上的III族氮化物材料之金屬有機化學氣相沉積。
  7. 如申請專利範圍第6項之方法，其中沉積期間之NH3氣體的流動速率係在約0.5slm至約4slm之間。
  8. 如申請專利範圍第6項之方法，其中沉積期間之三甲基鎵或三乙基鎵氣體的流動速率係在約10sccm至約50sccm之間。
  9. 如申請專利範圍第6項之方法，其中該緩衝層包含低溫GaN緩衝層。
  10. 如申請專利範圍第6項之方法，其進一步包含形成該緩衝層。
  11. 如申請專利範圍第2項之方法，其中蝕刻該含有堆疊錯誤的區域包含移除含有堆疊錯誤的(0001)面。
  12. 如申請專利範圍第2項之方法，其中從該分離的晶體生長表面生長該III族氮化物晶體包含形成半極性GaN面，其約平行於圖案化藍寶石基板之製程表面。
  13. 如申請專利範圍第12項之方法，其中該半極性GaN面係(2021)面。
  14. 如申請專利範圍第2項之方法，其中從該分離的晶體生長表面生長該III族氮化物晶體包含形成非極性GaN面，其約平行於圖案化藍寶石基板之製程表面。
  15. 如申請專利範圍第2項之方法，其進一步包含在經重塑的III族氮化物晶體上使用雜質摻雜劑生長GaN或包含鎵的III氮化物合金。
  16. 如申請專利範圍第1項之方法，其中該晶體生長表面被覆蓋有抑制III族氮化物材料的磊晶生長的保形披覆之圖案化藍寶石基板的區域分開。
  17. 一種在圖案化異質基板上形成III族氮化物材料磊晶層的方法，該方法包含：接收具有形成於其上的分離的III族氮化物晶體之圖案化異質基板；及進一步生長該III族氮化物晶體以包括雜質摻雜劑；及消除形成堆疊錯誤的進一步生長的III族氮化物晶體上的晶體生長 面。
  18. 如申請專利範圍第17項之方法，其中進一步生長該III族氮化物晶體包含生長GaN或GaN的合金。
  19. 如申請專利範圍第18項之方法，其中該GaN或該GaN的合金具有約平行於製程表面的半極性定向且其中該半極性定向在非極性面的60度內。
  20. 如申請專利範圍第18項之方法，其中進一步生長該III族氮化物晶體包含使用Ge作為該雜質摻雜劑。
  21. 如申請專利範圍第18項之方法，其中進一步生長該III族氮化物晶體包含使用Ge作為該雜質摻雜劑以在約1×1018cm-3至約1×1019cm-3之間的摻雜劑密度摻雜該GaN或該GaN的合金。
  22. 如申請專利範圍第18項之方法，其中進一步生長該III族氮化物晶體包含該分離的III族氮化物晶體上的該GaN或該GaN的合金的金屬有機化學氣相沉積。
  23. 如申請專利範圍第22項之方法，其中沉積期間之NH3氣體的流動速率係在約0.5slm至約5slm之間。
  24. 如申請專利範圍第22項之方法，其中沉積期間之三甲基鎵或三乙基鎵氣體的流動速率係在約10μmol/min至約200μmol/min之間。
  25. 如申請專利範圍第22項之方法，其中沉積溫度係在約950℃至約1070℃之間。
  26. 如申請專利範圍第22項之方法，其中沉積壓力係在約50mbar至約400mbar之間。
  27. 如申請專利範圍第17項之方法，其中被消除的該晶體生長面係GaN的(0001)面。
  28. 如申請專利範圍第17項之方法，其進一步包含：繼續該III族氮化物晶體的生長直到該分離的III族氮化物晶體橫跨圖案化藍寶石基板聚結成連續層；及不使用雜質摻雜劑在該連續層上進一步生長III族氮化物材料。
  29. 如申請專利範圍第28項之方法，其進一步包含平坦化該連續層以在該磊晶層上形成製程表面。
  30. 一種基板，其包含：具有分離的晶體生長面以及在該分離的晶體生長表面間的該基板表面的掩蔽區域之圖案化基板；及形成在該圖案化基板上方的含有雜質摻雜劑之III族氮化物材料的第一區域，該雜質摻雜劑消除當該III族氮化物材料在該掩蔽區域上生長時形成堆疊錯誤的該III族氮化物材料的晶體生長面。
  31. 如申請專利範圍第30項之基板，其中該III族氮化物材料包含GaN或GaN的合金。
  32. 如申請專利範圍第31項之基板，其中被消除的晶體生長面係該GaN或該GaN的合金的(0001)面。
  33. 如申請專利範圍第30項之基板，其進一步包含形成在該第一區域上方的不含雜質摻雜劑的III族氮化物材料的第二區域。
  34. 如申請專利範圍第33項之基板，其中該第二區域包含GaN或GaN的合金，其具有定向為約平行於該基板的製程表面的半極性面或非極性 面。
  35. 如申請專利範圍第34項之基板，其中該半極性面係在非極性面的60度內。
  36. 如申請專利範圍第30項之基板，其中該雜質摻雜劑係Ge。
  37. 如申請專利範圍第30項之基板，其進一步包含形成於該晶體生長表面上的低溫GaN緩衝層。
  38. 如申請專利範圍第30項之基板，其進一步包含形成於該晶體生長表面上的低溫AlN緩衝層。
  39. 如申請專利範圍第30項之基板，其中該掩蔽區域包含在該圖案化基板上形成的保形氧化物披覆。
  40. 一種在圖案化基板上形成III族氮化物材料磊晶層的方法，該方法包含：接受具有晶體生長面之圖案化基板，該晶體生長面形成於該圖案化基板上且被該圖案化基板的掩蔽區域分開，該圖案化基板上覆蓋有避免III族氮化物材料形成於該掩蔽區域上的材料；及使用雜質摻雜劑在該圖案化基板上的緩衝層上形成III族氮化物晶體，該雜質摻雜劑消除形成堆疊錯誤的該III族氮化物材料的生長面。
  41. 如申請專利範圍第40項之方法，其進一步包含：繼續該III族氮化物晶體的生長直到該III族氮化物晶體橫跨該圖案化基板聚結成連續層；及不使用雜質摻雜劑進一步生長該連續層；及平坦化該連續層以在該磊晶層上形成製程表面。
  42. 如申請專利範圍第40項之方法，其中該III族氮化物材料包含GaN或 GaN的合金。
  43. 如申請專利範圍第42項之方法，其中在該緩衝層上生長該III族氮化物晶體包含使用Ge作為該雜質摻雜劑。
  44. 如申請專利範圍第42項之方法，其中在該緩衝層上生長該III族氮化物晶體包含使用Ge作為該雜質摻雜劑以在約1×1018cm-3至約1×1019cm-3之間的摻雜劑密度摻雜該GaN或該GaN的合金。
  45. 如申請專利範圍第42項之方法，其中在該緩衝層上生長該III族氮化物晶體包含該GaN或該GaN的合金的金屬有機化學氣相沉積。
  46. 如申請專利範圍第45項之方法，其中沉積期間之NH3氣體的流動速率係在約0.5slm至約5slm之間。
  47. 如申請專利範圍第45項之方法，其中沉積期間之三甲基鎵或三乙基鎵氣體的流動速率係在約10μmol/min至約200μmol/min之間。
  48. 如申請專利範圍第45項之方法，其中沉積溫度係在約950℃至約1070℃之間。
  49. 如申請專利範圍第45項之方法，其中沉積壓力係在約50mbar至約400mbar之間。
  50. 如申請專利範圍第40項之方法，其中被消除的該晶體生長面係GaN的(0001)面。
TW106127291A 2016-08-12 2017-08-11 通過在生長期間消除氮極性面的生長在異質基板上的無堆疊錯誤的半極性及非極性ＧａＮ TW201810383A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662374643P 2016-08-12 2016-08-12
US201662374666P 2016-08-12 2016-08-12
US62/374,643 2016-08-12
US62/374,666 2016-08-12

Publications (1)

Publication Number Publication Date
TW201810383A true TW201810383A (zh) 2018-03-16

Family

ID=61163411

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106127291A TW201810383A (zh) 2016-08-12 2017-08-11 通過在生長期間消除氮極性面的生長在異質基板上的無堆疊錯誤的半極性及非極性ＧａＮ

Country Status (6)

Country Link
US (1) US10896818B2 (zh)
JP (1) JP2019531245A (zh)
KR (1) KR20190038639A (zh)
CN (1) CN109564850A (zh)
TW (1) TW201810383A (zh)
WO (1) WO2018031876A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017113383B4 (de) * 2017-06-19 2023-03-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
US10892159B2 (en) 2017-11-20 2021-01-12 Saphlux, Inc. Semipolar or nonpolar group III-nitride substrates
JP7462332B2 (ja) * 2019-01-16 2024-04-05 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 溝を使用した素子の除去のための方法
TWI728364B (zh) * 2019-05-21 2021-05-21 國立陽明交通大學 氮化鎵異質整合於矽基板之半導體結構及其製造方法
CN110335924B (zh) * 2019-06-24 2020-11-17 南京大学 具有非极性、半极性面的图形蓝宝石衬底、可见光通信光源及其制备方法
US11515408B2 (en) * 2020-03-02 2022-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Rough buffer layer for group III-V devices on silicon
CN111948235B (zh) * 2020-08-07 2022-09-20 广西大学 测量半极性面ⅲ族氮化物薄膜缺陷密度的方法及其应用
CN112992653B (zh) * 2021-02-04 2023-05-23 南京信息工程大学 具有非对称周期结构的iii族氮化物复合衬底及其加工方法
WO2023219463A1 (ko) * 2022-05-12 2023-11-16 주식회사 소프트에피 3족 질화물 반도체 발광소자

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2629636B1 (fr) 1988-04-05 1990-11-16 Thomson Csf Procede de realisation d'une alternance de couches de materiau semiconducteur monocristallin et de couches de materiau isolant
US4948456A (en) 1989-06-09 1990-08-14 Delco Electronics Corporation Confined lateral selective epitaxial growth
FR2682128B1 (fr) 1991-10-08 1993-12-03 Thomson Csf Procede de croissance de couches heteroepitaxiales.
US5587014A (en) 1993-12-22 1996-12-24 Sumitomo Chemical Company, Limited Method for manufacturing group III-V compound semiconductor crystals
US5888853A (en) 1997-08-01 1999-03-30 Advanced Micro Devices, Inc. Integrated circuit including a graded grain structure for enhanced transistor formation and fabrication method thereof
US6177688B1 (en) 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
JP3555500B2 (ja) 1999-05-21 2004-08-18 豊田合成株式会社 Ｉｉｉ族窒化物半導体及びその製造方法
US6617226B1 (en) 1999-06-30 2003-09-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
WO2001034877A1 (en) 1999-11-10 2001-05-17 Memc Electronic Materials, Inc. Alkaline etching solution and process for etching semiconductor wafers
US6599361B2 (en) 2001-06-18 2003-07-29 National Research Council Of Canada GaN selective growth on SiC substrates by ammonia-source MBE
UA82180C2 (uk) 2001-10-26 2008-03-25 АММОНО Сп. с о. о Об'ємний монокристал нітриду галію (варіанти) і основа для епітаксії
WO2003089696A1 (en) 2002-04-15 2003-10-30 The Regents Of The University Of California Dislocation reduction in non-polar gallium nitride thin films
US7211143B2 (en) 2002-12-09 2007-05-01 The Regents Of The University Of California Sacrificial template method of fabricating a nanotube
US6972438B2 (en) 2003-09-30 2005-12-06 Cree, Inc. Light emitting diode with porous SiC substrate and method for fabricating
US7390750B1 (en) 2004-03-23 2008-06-24 Cypress Semiconductor Corp. Method of patterning elements within a semiconductor topography
US7271094B2 (en) 2004-11-23 2007-09-18 Advantech Global, Ltd Multiple shadow mask structure for deposition shadow mask protection and method of making and using same
US20060131606A1 (en) 2004-12-18 2006-06-22 Amberwave Systems Corporation Lattice-mismatched semiconductor structures employing seed layers and related fabrication methods
JP5063594B2 (ja) 2005-05-17 2012-10-31 台湾積體電路製造股▲ふん▼有限公司 転位欠陥密度の低い格子不整合半導体構造およびこれに関連するデバイス製造方法
TW200703463A (en) 2005-05-31 2007-01-16 Univ California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)
KR101155176B1 (ko) 2005-07-12 2012-06-11 삼성전자주식회사 방향성이 조절된 단결정 와이어 및 이를 적용한트랜지스터의 제조방법
US7951617B2 (en) 2005-10-06 2011-05-31 Showa Denko K.K. Group III nitride semiconductor stacked structure and production method thereof
US7755172B2 (en) 2006-06-21 2010-07-13 The Regents Of The University Of California Opto-electronic and electronic devices using N-face or M-plane GaN substrate prepared with ammonothermal growth
US9909230B2 (en) 2006-04-07 2018-03-06 Sixpoint Materials, Inc. Seed selection and growth methods for reduced-crack group III nitride bulk crystals
CN102694087B (zh) 2006-04-25 2015-02-25 新加坡国立大学 电子器件及其制造方法
US7755103B2 (en) 2006-08-03 2010-07-13 Sumitomo Electric Industries, Ltd. Nitride gallium semiconductor substrate and nitride semiconductor epitaxial substrate
WO2008051503A2 (en) 2006-10-19 2008-05-02 Amberwave Systems Corporation Light-emitter-based devices with lattice-mismatched semiconductor structures
US7989322B2 (en) 2007-02-07 2011-08-02 Micron Technology, Inc. Methods of forming transistors
US20100117188A1 (en) 2007-03-05 2010-05-13 General Electric Company Method for producing trench isolation in silicon carbide and gallium nitride and articles made thereby
US20090032799A1 (en) 2007-06-12 2009-02-05 Siphoton, Inc Light emitting device
US20090001416A1 (en) 2007-06-28 2009-01-01 National University Of Singapore Growth of indium gallium nitride (InGaN) on porous gallium nitride (GaN) template by metal-organic chemical vapor deposition (MOCVD)
JP5903714B2 (ja) 2007-07-26 2016-04-13 ソイテックＳｏｉｔｅｃ エピタキシャル方法およびこの方法によって成長させられたテンプレート
WO2009035648A1 (en) 2007-09-14 2009-03-19 Kyma Technologies, Inc. Non-polar and semi-polar gan substrates, devices, and methods for making them
US8673074B2 (en) 2008-07-16 2014-03-18 Ostendo Technologies, Inc. Growth of planar non-polar {1 -1 0 0} M-plane and semi-polar {1 1 -2 2} gallium nitride with hydride vapor phase epitaxy (HVPE)
US20100187568A1 (en) 2009-01-28 2010-07-29 S.O.I.Tec Silicon On Insulator Technologies, S.A. Epitaxial methods and structures for forming semiconductor materials
CA2653581A1 (en) 2009-02-11 2010-08-11 Kenneth Scott Alexander Butcher Migration and plasma enhanced chemical vapour deposition
TW201108328A (en) 2009-08-21 2011-03-01 Univ Nat Central Method for fabricating a semi-polar nitride semiconductor
US8247317B2 (en) 2009-09-16 2012-08-21 Applied Materials, Inc. Methods of solid phase recrystallization of thin film using pulse train annealing method
JP5365454B2 (ja) 2009-09-30 2013-12-11 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
EP2529394A4 (en) 2010-01-27 2017-11-15 Yale University Conductivity based selective etch for gan devices and applications thereof
DE102010011895B4 (de) 2010-03-18 2013-07-25 Freiberger Compound Materials Gmbh Verfahren zur Herstellung eines semipolaren Gruppe III-Nitrid-Kristalls, Substrat, freistehendes semipolares Substrat und Verwendung der Substrate
US20110244663A1 (en) 2010-04-01 2011-10-06 Applied Materials, Inc. Forming a compound-nitride structure that includes a nucleation layer
US20110254134A1 (en) 2010-04-19 2011-10-20 Theeradetch Detchprohm Method of Group III Metal - Nitride Material Growth Using Metal Organic Vapor Phase Epitaxy
US8189639B2 (en) 2010-05-28 2012-05-29 Corning Incorporated GaN-based laser diodes with misfit dislocations displaced from the active region
US8372671B2 (en) 2010-06-21 2013-02-12 Micron Technology, Inc. Solid state devices with semi-polar facets and associated methods of manufacturing
US20120025195A1 (en) 2010-07-28 2012-02-02 Massachusetts Institute Of Technology Confined Lateral Growth of Crystalline Material
TWI416762B (zh) 2010-08-23 2013-11-21 Univ Nat Sun Yat Sen 同質異相量子井
JP5778914B2 (ja) 2010-11-04 2015-09-16 キヤノン株式会社 電気機械変換装置の製造方法
KR101789592B1 (ko) 2010-11-08 2017-10-25 삼성전자주식회사 반도체 소자의 제조 방법
US8482103B2 (en) 2010-12-09 2013-07-09 Industrial Technology Research Institute Nitride semiconductor template and fabricating method thereof
DE102010056409A1 (de) * 2010-12-26 2012-06-28 Azzurro Semiconductors Ag Gruppe-III-Nitrid basierte Schichtenfolge, Halbleiterbauelement, umfassend eine Gruppe-III-Nitrid basierte Schichtenfolge und Verfahren zur Herstellung
JP2012184144A (ja) 2011-03-07 2012-09-27 Tokuyama Corp 窒化ガリウム結晶積層基板及びその製造方法
JP2014520388A (ja) * 2011-05-13 2014-08-21 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 非ｃ−平面（Ａｌ，Ｇａ，Ｉｎ）に対するシリコン（Ｓｉ）ドーピングによる、傾斜欠陥形成の抑制および臨界厚の増加
US8252684B1 (en) 2011-05-30 2012-08-28 Nanya Technology Corp. Method of forming a trench by a silicon-containing mask
US8648414B2 (en) 2011-07-01 2014-02-11 Micron Technology, Inc. Semiconductor structures including bodies of semiconductor material, devices including such structures and related methods
US20130029472A1 (en) 2011-07-26 2013-01-31 Samsung Corning Precision Materials Co., Ltd. GaN BONDED SUBSTRATE AND METHOD OF MANUFACTURING GaN BONDED SUBSTRATE
KR101271723B1 (ko) * 2011-10-06 2013-06-04 한국광기술원 적층결함이 제거된 ⅲ족 질화물 기판의 제조방법
KR101393624B1 (ko) * 2012-01-27 2014-05-12 한국광기술원 적층결함이 제거된 반분극 질화물 소자의 제조방법
US10435812B2 (en) 2012-02-17 2019-10-08 Yale University Heterogeneous material integration through guided lateral growth
EP2832901A4 (en) * 2012-03-30 2015-07-08 Mitsubishi Chem Corp GROUP 13 METAL NITRIDE CRYSTALS OF THE PERIODIC TABLE OF ELEMENTS AND PROCESS FOR THE MANUFACTURE OF GROUP 13 METAL NITRIDE CRYSTALS OF THE PERIODIC TABLE OF ELEMENTS
US9281902B2 (en) 2012-04-24 2016-03-08 The Royal Institution For The Advancement Of Learning/ Mcgill University Methods and systems for optical receivers
JP2014118323A (ja) * 2012-12-17 2014-06-30 Mitsubishi Chemicals Corp 周期表第１３族金属窒化物半導体結晶の製造方法及び周期表第１３族金属窒化物半導体結晶
WO2014144698A2 (en) 2013-03-15 2014-09-18 Yale University Large-area, laterally-grown epitaxial semiconductor layers
TWI671800B (zh) 2014-04-16 2019-09-11 耶魯大學 獲得平面的半極性氮化鎵表面的方法
WO2015160903A1 (en) 2014-04-16 2015-10-22 Yale University Nitrogen-polar semipolar gan layers and devices on sapphire substrates

Also Published As

Publication number Publication date
US20190228969A1 (en) 2019-07-25
CN109564850A (zh) 2019-04-02
JP2019531245A (ja) 2019-10-31
KR20190038639A (ko) 2019-04-08
WO2018031876A1 (en) 2018-02-15
US10896818B2 (en) 2021-01-19

Similar Documents

Publication Publication Date Title
TW201810383A (zh) 通過在生長期間消除氮極性面的生長在異質基板上的無堆疊錯誤的半極性及非極性ＧａＮ
US9978589B2 (en) Nitrogen-polar semipolar and gallium-polar semipolar GaN layers and devices on sapphire substrates
US9978845B2 (en) Method of obtaining planar semipolar gallium nitride surfaces
JP5807044B2 (ja) 複数の窒化物ナノワイヤの製造方法
US7790584B2 (en) Method of growing semi-polar nitride single crystal thin film and method of manufacturing nitride semiconductor light emitting diode using the same
US10892159B2 (en) Semipolar or nonpolar group III-nitride substrates
US8125001B2 (en) Method for manufacturing gallium oxide based substrate, light emitting device, and method for manufacturing the light emitting device
US8878211B2 (en) Heterogeneous substrate, nitride-based semiconductor device using same, and manufacturing method thereof
KR20120095080A (ko) 무극성 또는 반극성 ｉｉｉ족 질화물 기반 발광 다이오드 및 이의 제조방법
JP2018056551A (ja) 発光素子及びその製造方法
US9515146B2 (en) Nitride semiconductor layer, nitride semiconductor device, and method for manufacturing nitride semiconductor layer
US8253125B2 (en) Semiconductor light emitting device and method of manufacturing the same
KR100935974B1 (ko) 질화물 반도체 발광소자의 제조 방법
US12106959B2 (en) Nonpolar or semipolar group III-nitride substrates
KR100773559B1 (ko) 반도체 소자 및 그 제조방법
KR20130124766A (ko) 저결함 질화물 반도체층을 갖는 고품질 반도체 소자용 기판의 제조 방법
KR101660735B1 (ko) 질화물 반도체 박막 성장 방법
KR101471425B1 (ko) 양자섬을 삽입한 고품질 반도체 소자용 기판의 제조 방법
KR20130135440A (ko) 마스크 패턴을 삽입한 고품질 반도체 소자용 기판의 제조 방법