CN109564850A - 通过在生长期间消除氮极性小面而在异质衬底上生长的无堆垛层错的半极性和非极性gan - Google Patents

通过在生长期间消除氮极性小面而在异质衬底上生长的无堆垛层错的半极性和非极性gan Download PDF

Info

Publication number
CN109564850A
CN109564850A CN201780049506.3A CN201780049506A CN109564850A CN 109564850 A CN109564850 A CN 109564850A CN 201780049506 A CN201780049506 A CN 201780049506A CN 109564850 A CN109564850 A CN 109564850A
Authority
CN
China
Prior art keywords
iii
gan
crystal
growth
facet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780049506.3A
Other languages
English (en)
Inventor
韩重
宋杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yale University
Original Assignee
Yale University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yale University filed Critical Yale University
Publication of CN109564850A publication Critical patent/CN109564850A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/10—Etching in solutions or melts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30617—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

描述了用于在图案化的异质衬底上形成具有低堆垛层错密度的第III族氮化物材料的外延层的方法和结构。可以从图案化的衬底的晶体生长小面生长基本上没有堆垛层错的GaN的半极性和非极性取向。可以使用蚀刻去除堆垛层错(如果存在)。使用杂质的晶体生长可以消除从造成堆垛层错形成的小面的晶片生长，并且允许第III族氮化物材料的基本上无堆垛层错的生长。

Description

通过在生长期间消除氮极性小面而在异质衬底上生长的无堆 垛层错的半极性和非极性GAN
相关申请
本申请要求2016年8月12日提交的题为“Stacking-Fault-Free Semipolar andNonpolar GaN Grown on Sapphire by Eliminating the Nitrogen Polar FacetsDuring the Growth，”的美国临时申请序列号62/374,643和2016年8月12日提交的题为“AMethod to Produce Stacking-Fault-Free Semipolar GaN Grown on SapphireSubstrates，”的美国临时申请序列号62/374,666的权益。上述申请的全部公开内容通过引用结合于此。
技术领域
该技术涉及在异质衬底上形成半极性和非极性第III族氮化物层以及器件的方法和结构。
背景技术
氮化镓(gallium nitride，GaN)和其他第III族氮化物材料被广泛认为是用于制造集成器件的理想材料。这些材料通常具有比硅基半导体更宽的带隙，并且可以用于制造在可见光谱的绿色和蓝色区域中发射辐射的电光器件(例如，LED和二极管激光器)。另外，由于它们的宽带隙，当被用于制造集成晶体管时，第III族氮化物材料可以呈现出更高的击穿电压，使得这些材料对于高功率电子器件具有吸引力。
与硅相同的是，第III族氮化物材料可以生长为高纯度的结晶材料。与硅不同的是，第III族氮化物材料通常与硅相比生长更困难且更昂贵，因此第III族氮化物材料的块体衬底目前在商业上无法像块体硅衬底那样可行。因此，已经研究了用于在硅或其他晶体衬底上外延生长集成电路级第III族氮化物层的方法。一旦生长，可以使用平面微加工技术在第III族氮化物外延层中制造集成器件。
发明内容
描述了与在图案化的异质衬底(PFS)上形成无堆垛层错的半极性和非极性第III族氮化物层(例如GaN层)相关的方法和结构。例如，可以使用表面栅格结构图案化蓝宝石衬底以提供暴露的c面表面，可以从这些晶体生长表面生长GaN。可以在生长之前执行掩盖过程，以防止GaN在图案化的蓝宝石衬底(PSS)的其他表面处成核与生长。可以继续GaN的生长，使得材料在PSS上方聚结并形成连续的GaN层。在一些实施方案中，可以选择性地蚀刻包含堆垛层错的区域并将其从层中去除。可以执行随后的包括杂质掺杂剂的GaN的外延再生长，以使用基本上无堆垛层错的GaN填充被去除的部分中。在一些情况下，不需要回蚀刻，并且初始晶体生长与杂质掺杂剂一起。该技术可以应用于各种不同的第III族氮化物组合物。
一些实施方案涉及一种用于在图案化的异质衬底上形成第III族氮化物材料的方法。一种方法可以包括：从位于图案化的异质衬底上的分开的晶体生长表面生长第III族氮化物晶体的动作；在第III族氮化物晶体中形成含有堆垛层错的区域；以及蚀刻第III族氮化物晶体以去除包含堆垛层错的区域并使第III族氮化物晶体形状改变。在一些方面，第III族氮化物材料包括镓。
在一些情况下，蚀刻包含堆垛层错的区域和使第III族氮化物晶体形状改变可以包括在液体KOH蚀刻剂中各向异性地蚀刻第III族氮化物晶体。KOH蚀刻剂的浓度可以为按重量计在水中大约5％至大约50％KOH。在一些实现方案中，蚀刻剂可被加热至大约20℃至大约80℃的温度。
根据一些方面，从分开的晶体生长表面生长第III族氮化物晶体可以包括在形成在晶体生长表面上的缓冲层上的第III族氮化物材料的金属有机化学气相沉积。在沉积期间NH3气体的流量可以在大约0.5slm至大约4slm之间。根据一些实现方案，在沉积期间三甲基镓或三乙基镓气体的流量可以在大约10sccm至大约50sccm之间。缓冲层可以包括低温GaN缓冲层。
在一些实现方案中，用于在图案化的异质衬底上形成第III族氮化物材料的方法还可以包括形成缓冲层。
根据一些实现方案，蚀刻包含堆垛层错的区域可以包括去除包含堆垛层错的(0001)小面(facets)。在一些情况下，从分开的晶体生长表面生长第III族氮化物晶体可以包括形成与图案化的蓝宝石衬底的处理表面近似平行的半极性GaN小面。在一些方面，半极性GaN小面可以是(2021)小面。在一些情况下，从分开的晶体生长表面生长第III族氮化物晶体可以包括形成与图案化的蓝宝石衬底的处理表面近似平行的非极性GaN小面。
用于在图案化的异质衬底上形成第III族氮化物材料的方法的一些实现方案还可以包括在形状改变的第III族氮化物晶体上使用杂质掺杂剂生长GaN或包含镓的第III族氮化物合金。在一些情况下，晶体生长表面可以被图案化的蓝宝石衬底的覆盖有共形涂层的区域分开，该共形涂层抑制第III族氮化物材料的外延生长。
一些实施方案涉及一种用于在图案化的异质衬底上形成第III族氮化物材料的外延层的方法。一种方法可以包括：接收其上形成有分开的第III族氮化物晶体的图案化的异质衬底的动作；进一步生长包括杂质掺杂剂的第III族氮化物晶体；以及消除进一步生长的第III族氮化物晶体上的形成堆垛层错的晶体生长小面。在一些情况下，进一步生长第III族氮化物晶体包括生长GaN或GaN的合金。被消除的晶体生长小面可以是GaN的(0001)小面。
根据一些方面，GaN或GaN的合金具有近似平行于处理表面的半极性小面取向，其中半极性小面取向在非极性小面的60度内。
根据一些实施方案，进一步生长第III族氮化物晶体可以包括使用Ge作为杂质掺杂剂。在一些情况下，进一步生长第III族氮化物晶体可以包括使用Ge作为杂质掺杂剂来掺杂GaN或GaN的合金，其中掺杂剂密度在大约1×1018cm-3至大约1×1019cm-3之间。根据一些方面，进一步生长第III族氮化物晶体可以包括在分开的第III族氮化物晶体上的GaN或GaN的合金的金属有机化学气相沉积。在一些实现方案中，在沉积期间NH3气体的流量在大约0.5slm至大约5slm之间。在一些情况下，在沉积期间三甲基镓或三乙基镓气体的流量在大约10μmol/min至大约200μmol/min之间。根据一些实现方案，沉积温度在大约950℃至大约1070℃之间。沉积压力可以在大约50毫巴至大约400毫巴之间。
在图案化的异质衬底上形成第III族氮化物材料的外延层的方法还可以包括：继续第III族氮化物晶体的生长，直到分开的第III族氮化物晶体聚结成跨图案化的蓝宝石衬底的连续层；以及在没有杂质掺杂剂的情况下在连续层上进一步生长第III族氮化物材料。一些实现方案还可以包括平坦化连续层以在外延层上形成处理表面。
一些实施方案涉及一种衬底，其包括：具有分开的晶体生长小面的图案化衬底，衬底表面在分开的晶体生长小面之间具有掩盖区域；以及在图案化衬底上方形成的包含杂质掺杂剂的第III族氮化物材料的第一区域，当第III族氮化物材料在掩盖区域上方生长时，其消除第III族氮化物材料的形成堆垛层错的晶体生长小面。根据一些实现方案，杂质掺杂剂可以是Ge。在一些情况下，掩盖区域可以包括形成在图案化衬底上方的共形氧化物涂层。
在一些方面，第III族氮化物材料可以包括GaN或GaN的合金。在一些情况下，被消除的晶体生长小面是GaN或GaN的合金的(0001)小面。
根据一些实现方案，衬底还可以包括第III族氮化物材料的第二区域，其不包含在第一区域上方形成的杂质掺杂剂。第二区域可以包括具有半极性或非极性小面的GaN或GaN的合金，所述半极性或非极性小面近似平行于衬底的处理表面取向。在一些方面，半极性小面可以在非极性小面的60度内。
一些实现方案还可以包括形成在晶体生长表面上的低温GaN缓冲层。替选地或另外，一些实现方案可以包括形成在晶体生长表面上的低温AlN缓冲层。
一些实施方案涉及一种用于在图案化衬底上形成第III族氮化物材料的外延层的方法。一种方法可以包括接收图案化衬底的动作，该图案化衬底具有形成在其上的晶体生长小面，并且晶体生长小面被图案化衬底的掩盖区域分开，所述掩盖区域覆盖有防止第III族氮化物材料在掩盖区域上形成的材料；以及使用杂质掺杂剂在图案化衬底上的缓冲层上生长第III族氮化物晶体，杂质掺杂剂消除了第III族氮化物材料的形成堆垛层错的生长小面。在一些情况下，被消除的晶体生长小面是GaN的(0001)小面。
在一些情况下，方法还可以包括：继续第III族氮化物晶体的生长的动作，直到第III族氮化物晶体聚结成跨图案化衬底的连续层；在没有使用杂质掺杂剂的情况下进一步生长连续层；以及平坦化连续层以在外延层上形成处理表面。
根据一些方面，第III族氮化物材料可以包括GaN或GaN的合金。在一些实现方案中，在缓冲层上生长第LII族氮化物晶体可以包括使用Ge作为杂质掺杂剂。在一些情况下，在缓冲层上生长第III族氮化物晶体可以包括使用Ge作为杂质掺杂剂来掺杂GaN或GaN的合金，其中掺杂剂密度在大约1×1018cm-3至大约1×1019cm-3之间。在一些方面，在缓冲层上生长第III族氮化物晶体包括GaN或GaN的合金的金属有机化学气相沉积。在沉积期间NH3气体的流量可以在大约0.5slm至大约5slm之间。在沉积期间三甲基镓或三乙基镓气体的流量可以在大约10μmol/min至大约200μmol/min之间。在一些情况下，沉积温度可以在大约950℃至大约1070℃之间。沉积压力可以在大约50毫巴至大约400毫巴之间。
前述装置和方法实施方案可以利用上文或下面进一步详细描述的方面、特征和动作的任何合适组合来实现。从以下结合附图的描述中，可以更全面地理解本教导的这些和其他方面、实施方案和特征。
附图说明
本领域技术人员将理解，本文描述的附图仅用于说明目的。应当理解，在一些情况下，可以夸大或放大地示出实施方案的各个不同方面以便于理解实施方案。附图不一定按比例绘制，而是将重点放在说明本教导的原理上。在附图中，相同的附图标记在各个不同附图中通常指代相同的特征、功能相似和/或结构相似的元件。在附图涉及微加工的情况下，可以仅示出一个器件和/或衬底的一部分以简化附图。实际上，可以跨衬底的大面积或整个衬底上并行地制造大量的多个器件或结构。附图不旨在以任何方式限制本教导的范围。
图1是根据一些实施方案的描绘了包括在图案化的蓝宝石衬底上外延生长的第III族氮化物材料的衬底的一部分的正视图。
图2A和图2B描绘了根据一些实施方案的与用于图案化的蓝宝石衬底的过程相关联的结构；
图2C、图2D、图2E和图2F描绘了根据一些实施方案的与用于掩盖图案化的蓝宝石衬底的选定表面的过程相关联的结构；
图2G描绘了根据一些实施方案的在图案化的蓝宝石衬底上形成半极性GaN；
图2H是在平面图中示出根据一些实施方案的在图案化的蓝宝石衬底的一部分上形成的镓极性的半极性GaN条带的扫描电子显微照片；
图3是示出根据一些实施方案的在图案化的蓝宝石衬底上形成的聚结的半极性GaN的截面图的扫描电子显微照片；
图4A是示出根据一些实施方案的在图案化的蓝宝石衬底上的GaN的聚结外延层中的堆垛层错的透射电子显微照片；
图4B描绘了根据一些实施方案的在图案化的蓝宝石衬底的生长表面上形成半极性GaN晶体；
图5示出了根据一些实施方案的从在图案化的蓝宝石衬底上形成的半极性GaN的聚结外延层记录的阴极发光图像；
图6A和图6B示出了根据一些实施方案的来自图案化的蓝宝石衬底的生长表面的半极性GaN晶体的生长；
图6C描绘了根据一些实施方案的半导体GaN晶体在图案化的蓝宝石衬底上的聚结；
图6D描绘了根据一些实施方案的在蚀刻聚结的GaN晶体以去除具有堆垛层错的区域之后保留的外延GaN的结构；
图6E描绘了根据一些实施方案的再生长的半极性GaN的聚结层；
图6F是根据一些实施方案的在图案化的蓝宝石衬底上的再生长的GaN的聚结层的扫描电子显微照片；
图7A示出了根据本发明该实施方案可以产生第III族氮化物材料的其他取向(例如，非极性)；
图7B描绘了根据一些实施方案的在蚀刻所述材料以去除具有堆垛层错的区域之后保留的外延GaN的结构；
图7C描绘了根据一些实施方案的非极性GaN的再生长层；
图8是在图案化的蓝宝石衬底上再生长的镓极性的半极性GaN的扫描电子显微照片，其中与(0001)小面的生长相关的堆垛层错已被消除；
图9示出了根据一些实施方案的从具有减少的堆垛层错的图案化的蓝宝石衬底上形成的半极性GaN的聚结外延层记录的阴极发光图像；
图10A是用衍射矢量<0002>拍摄的透射电子显微照片；
图10B是用衍射矢量<1010>拍摄的透射电子显微照片；以及
图11是在图案化的蓝宝石衬底上生长的镓极性的半极性GaN的扫描电子显微照片，其中与(0001)小面的生长相关的堆垛层错已被消除并且没有使用回蚀刻工艺。
当参考以下详细描述中的附图时，可以使用空间参考“顶部”、“底部”、“上部”、“下部”、“垂直”、“水平”等。例如，当参考附图时，“垂直”可以用于表示正交于衬底表面的方向，并且“水平”可以用于表示平行于衬底表面的方向。“上部”、“顶部”或“上方”可以用于表示远离衬底的垂直方向，而“下部”、“底部”或“下方”可以用于表示朝向衬底的垂直方向。这些参考用于教导目的，并不旨在作为实施的器件的绝对参考。实施的器件可以以任何合适的方式在空间上取向，该方式可以与附图中所示的取向不同。
通过下面结合附图给出的详细描述，实施方案的特征和优点将变得更加明显。
具体实施方式
由于其宽带隙值，诸如GaN的第III族氮化物材料是用于制造绿色波长或蓝色波长发光器件以及用于制造高功率或高电压晶体管的理想材料。发明人已经认识并理解，第III族氮化物材料的一些晶体取向可以提供优于其他晶体取向的改善的器件性能。例如，与极性或非极性取向相比，半极性氮化镓材料对于高效发光二极管会是有益的。在极性GaN中，晶体内与发光二极管中的电流方向一致的高极化场例如能够抑制载流子复合并降低器件的效率并有助于量子限制的斯塔克效应(Stark effect)。使用具有氮极性的半极性氮化镓取向(在本文中称为氮极性的半极性GaN)可以提高发光器件的效率，从而减少由于量子限制斯塔克效应引起的不希望的波长偏移。
尽管发明人已经在图案化的蓝宝石衬底上形成了半极性GaN的外延层，但是所形成的GaN层的一些区域可能呈现出高密度的不期望的堆垛层错(stacking faults，SF)。高密度的SF可以为载流子提供替选的复合路径，并且对诸如发光二极管(LED)和晶体管的半导体器件的性能产生不利影响。因此，当在外延层中制造半导体器件时，应该避免这些通常跨衬底以规则图案出现的区域。
发明人已经构思了用于在图案化的异质衬底(patterned foreign substrates，PFS)(例如，图案化的蓝宝石衬底或图案化的硅衬底)上形成无SF的GaN或其他第III族氮化物组合物的外延层的方法和结构。例如，该方法可以用于在大面积衬底(直径达450mm或更大的衬底)上形成基本上无SF的氮化镓材料。根据一些实施方案，可以从衬底中选择性地蚀刻掉在外延期间最初与SF一起形成的区域，留下由空隙(void)间隔开的集成电路级第III族氮化物材料的区域。可以使用随后的再生长来用基本上无SF的集成电路级半导体填充空隙区域。在实施方案中，可以使用杂质掺杂剂从PFS生长无SF的第III族氮化物材料。
图1中描绘了包括在图案化的衬底105上方形成的第III族氮化物材料的外延层120的衬底100的示例。图案化的衬底105可以是结晶的(例如，蓝宝石、硅等)，并且具有跨衬底的表面被图案化的表面结构110(例如，由沟槽分开的肋(ribs))的阵列。表面结构110和衬底105可以包括多个近似平坦的表面，其中的至少一些表面被防止晶体从衬底的区域生长的掩盖材料140覆盖。表面中的一些在一些实施方案中可以是略微弯曲的，并且不需要如所描绘的那样是直的。表面可以沿不同方向取向。例如，表面法向矢量可以指向不同的方向，在某些情况下可以是结晶方向。
为了简化以下说明，将图案化的衬底105主要描述为图案化的蓝宝石衬底(patterned sapphire substrate，PSS)。应当理解，在其他实施方案中，除了蓝宝石之外的其他结晶材料(例如，硅、碳化硅、砷化镓等)可以用于图案化的衬底105。本发明不仅限于图案化的蓝宝石衬底。
根据一些实施方案，PSS的表面中的一些可以不被掩盖材料140覆盖，并且可以包括晶体生长表面115。这些暴露表面可以引发第III族氮化物材料的外延生长，而掩盖材料140可以抑制第III族氮化物材料的生长。根据一些实施方案，晶体生长表面115可以与蓝宝石的(0001)c面小面近似平行(例如，在10mrad内)，具有图1中的箭头130所示的法线方向[0001]。晶体生长表面115可以是垂直的(90°)或以0°至90°之间的角度θ倾斜。
选择蓝宝石衬底105的切口可以确定蓝宝石的c面小面的取向或角度。选择蚀刻工艺(例如，定制蚀刻条件)可以确定蓝宝石衬底105上的晶体生长表面115的倾斜角度θ。在一些实施方案中，使倾斜角度θ与蓝宝石的c面小面的角度近似相同，这决定了随后生长的第III族氮化物材料的取向。以这种方式，第III族氮化物材料的几乎任何晶面可以相对于衬底的其上可以形成集成电路器件的完成的处理表面近似平行，或相对于衬底的其上可以形成集成电路器件的完成的处理表面以所需的角度倾斜。图1中的表面125被描绘为平行于完成的处理表面(未示出)，并且平行于蓝宝石衬底105的图案形成在其中的处理表面。
图2A至图2B描绘了根据一些实施方案的与用于形成图案化的蓝宝石衬底的方法相关联的结构。对于该示例，可以切割最初未蚀刻的蓝宝石衬底105，使得其(2243)面近似平行于衬底的顶表面108。其他实施方案可以具有以不同结晶取向切割的蓝宝石衬底105。可以在蓝宝石衬底105的表面上沉积并图案化抗蚀剂210。根据一些实施方案，抗蚀剂可以被图案化为周期性栅格，使得抗蚀剂210的条沿着衬底的表面延伸(如图2A所示进入页面中)。抗蚀剂图案可以与蓝宝石衬底的结晶取向对准，使得抗蚀剂210的条在与蓝宝石衬底105的(1100)面近似正交(例如，在10mrad内)的方向上延伸。根据一些实施方案，抗蚀剂210可以是软抗蚀剂(例如，聚合物抗蚀剂)，或者在一些实现方案中可以是硬抗蚀剂(例如，图案化的无机材料)。在一些情况下，抗蚀剂可以被图案化以具有如附图中所示的倾斜的侧壁215。
如图2B所示，可以使用干法蚀刻工艺(例如，反应离子蚀刻(reactive ionetching，RIE)工艺)来蚀刻蓝宝石衬底105。蚀刻工艺可以是各向异性的或半各向异性的。根据一些实施方案，蚀刻工艺可以是半选择性的，因为其蚀刻抗蚀剂210中的一些，而主要蚀刻衬底105。在半选择性蚀刻中，随着对蓝宝石衬底105的蚀刻进行，除了沟槽被蚀刻到衬底中之外，抗蚀剂210可以回蚀刻。在一些实施方案中，氯基蚀刻剂可以用于蚀刻蓝宝石。用于蓝宝石的示例性蚀刻气体可以包括BCl3、Cl2和Ar或其一些组合。蚀刻压力可以在10毫托至100毫托之间。在一些实现方案中，可以包含少量用于抗蚀剂的蚀刻剂(例如，用于聚合物抗蚀剂的O2)作为回蚀刻一些抗蚀剂210的蚀刻剂气体。
根据用于抗蚀剂的材料和/或衬底材料，在其他实施方案中可以使用其他蚀刻剂或蚀刻工艺。在一些实现方案中，用于蓝宝石衬底的蚀刻剂可以部分地蚀刻抗蚀剂210。例如，当硅(Si)用作衬底时，可以使用强碱溶液(例如，KOH)来各向异性地湿法蚀刻Si，并且暴露可以从其生长GaN的(111)小面。(111)小面可以暴露在通过湿法蚀刻产生的凹槽中。(111)小面可以相对于Si衬底的平坦表面以0°至90°之间的任何角度取向。
如图2B所示，在沟槽被蚀刻时部分地回蚀刻抗蚀剂的结果可以产生沿着蓝宝石衬底105中的沟槽以角度θ倾斜的倾斜侧壁112。根据一些实施方案，代替相对于蓝宝石衬底105的未蚀刻表面取向90°的侧壁，侧壁可以在0°至90°之间取向，或者大约在这些值之间。在一些情况下，侧壁可以在60°至80°之间取向，或者大约在这些值之间。在一些情况下，侧壁可以在65°至75°之间取向，或者大约在这些值之间。可以通过调整抗蚀剂210的蚀刻速率(例如，调整用于抗蚀剂的蚀刻剂的浓度)和/或调整抗蚀剂210的侧壁215的斜率(例如，调整用于图案化抗蚀剂的曝光和显影条件)和/或调整用于蓝宝石蚀刻的蚀刻参数来控制蚀刻的蓝宝石侧壁112的斜率。
根据一些实施方案，蚀刻到蓝宝石中的沟槽的间隔或间距P可以在0.25微米(μm)至10μm之间，或者大约在这些值之间。在一些实施方案中，沟槽之间的间隔可以不是周期性的。根据一些实施方案，沟槽的蚀刻深度D可以在50纳米(nm)至2μm之间，或者大约在这些值之间。在一些实施方案中，沟槽的宽度可以近似等于或等于间距P的一半。在其他实施方案中，沟槽的宽度可以大于或小于间距P的一半。在蚀刻沟槽之后，可以使用溶解抗蚀剂210的干法蚀刻、溶剂或衬底清洁过程从衬底105去除任何保留的抗蚀剂。
在去除抗蚀剂之后，可以在蓝宝石衬底上的图案化表面中的一些上方形成掩盖层140。发明人已经发现，包括蒸镀的氧化物(例如，通过电子束蒸镀过程沉积的硅氧化物)的掩盖层140在图案化的蓝宝石衬底105的不期望生长第III族氮化物的掩盖表面上是不够的。在随后的高温(HT)第III氮化物生长条件下遇到的不可重复的晶体生长结果被认为归因于电子束蒸镀的硅氧化物的不太一致的粘附系数、表面扩散和重新蒸镀。为了克服与蒸镀的氧化物掩盖层相关的问题，发明人开发了一种用于形成高温共形涂层(conformalcoating)以掩盖蓝宝石衬底的选定表面的方法。
根据一些实施方案，如图2C所示，可以在图案化的蓝宝石衬底105的表面上方形成高温共形涂层220。根据一些实施方案，HT共形涂层可以包括可以通过HT共形沉积过程形成的氧化物(例如，硅氧化物)或氮化物(例如，硅氮化物)。沉积期间的温度可以在600℃至1000℃之间，或者大约在这些温度之间。例如，可以通过(CVD)过程(例如，等离子体增强化学气相沉积(PECVD)沉积氧化物。在一些实现方案中，可以通过原子层沉积(ALD)过程沉积氧化物或氮化物涂层220。根据一些实施方案，共形涂层的厚度可以在10nm至50nm之间，或者大约在这些值之间，并且如附图中所示，可以覆盖衬底105的所有图案化表面。例如，与电子束蒸镀产生的涂层不同，共形涂层可以具有均匀的厚度，而与衬底表面的取向无关。
根据一些实施方案，如图2D至图2E中所示，可以随后执行遮蔽蒸镀(shadowevaporation)以在氧化物涂层220的一部分上方形成抗蚀剂230。例如，衬底105可以相对于电子束蒸镀系统中的目标以一定角度倾斜。在蒸镀期间，蒸镀物228可以入射在氧化物涂层220的暴露表面上。涂层的一些“遮蔽表面”225可以通过交叠表面从入射的蒸镀物228中隐藏或屏蔽。这些遮蔽表面225可以不被蒸镀物228涂覆。在一些实施方案中，蒸镀物包括金属(例如，Cr、Ni、Al、Ti、Au、Ag中的任何一种或组合)，但在一些实施方案中可以使用其他材料。
在一些实施方案中，可以使用光刻在共形涂层220的选定表面上方形成抗蚀剂。然而，光刻将需要若干处理步骤(例如，抗蚀剂沉积、曝光和显影)，并且需要将光掩模与衬底特征件对准。
可以使用遮蔽蒸镀在一个步骤中在氧化物220的选定表面上方形成硬抗蚀剂230，而不需要将掩模与衬底对准，从而产生如图2E所示的结构。将蒸镀物屏蔽的遮蔽表面225可以具有覆盖图案化的蓝宝石衬底的c面表面的暴露的氧化物层220，但是不包括金属或其他保护性抗蚀剂230的覆盖层(overlayer)。然后可以执行选择性的各向异性干法蚀刻，以从遮蔽表面225去除氧化物涂层220并暴露下面的蓝宝石。根据一些实施方案，干法蚀刻可以包括用于蚀刻氧化物涂层220的氟基蚀刻剂。如图2F所示，蚀刻可以暴露图案化的蓝宝石衬底的下面的晶体生长表面115。在一些实施方案中，可以使用湿法蚀刻(例如，缓冲氧化物蚀刻)从遮蔽表面225去除氧化物涂层220。在一些实现方案中，湿法蚀刻或干法蚀刻可以不是选择性的，并且可以为定时蚀刻。在一些情况下，去除涂层220的蚀刻可以在去除涂层之后部分地蚀刻蓝宝石。
根据一些实施方案，可以使用干法蚀刻或湿法蚀刻工艺或衬底清洁工艺来去除抗蚀剂230。例如，可以用合适的金属蚀刻剂去除金属(例如，Cr)的硬涂层。在一些实现方案中，可以在准备第III族氮化物材料的外延生长时清洁衬底。例如，在加载到金属有机化学气相沉积反应器中以用于随后的晶体生长之前，可以在丙酮、甲醇和piranha溶液中清洁衬底。
发明人已经发现并认识到，需要在图案化的蓝宝石衬底105的暴露的晶体生长表面115处仔细制备和形成缓冲层，以形成具有集成电路级质量和所需极性的半极性第III族氮化物材料。对包括低温(low temperature，LT)铝氮化物(AlN)、高温AlN和低温GaN缓冲层过程在内的若干缓冲层过程进行测试和改进，以获得提供从图案化的蓝宝石衬底适当生长所需极性的半极性GaN的缓冲层过程。根据第一缓冲层过程，可以从图案化的蓝宝石衬底105可靠地生长镓极性的半极性GaN。根据第二缓冲层过程，可以从图案化的蓝宝石衬底105可靠地生长氮极性的半极性GaN。
根据一些实施方案，第一缓冲层过程可以用于例如从晶体生长表面115形成镓极性的半极性GaN。在第一缓冲层过程中，PSS 105可以经受清洁过程，之后经受LT GaN缓冲层生长过程，其可以在相同的生长反应器中进行。清洁过程可以包括在氢气(H2)环境中将衬底加热至1000℃至1200℃之间或大约这些值之间。在一些情况下，缓冲层可以在GaN外延生长条件下在400℃至650℃之间的温度下形成，或者大约在这些值之间形成。根据一些实施方案，LT GaN缓冲层在大约500℃的温度下形成。在一些情况下，室压力可以保持在50毫巴至400毫巴之间，或者大约在这些值之间。NH3的流量可以在1slm至4slm之间，或者大约在这些值之间，并且三甲基镓(TMGa)的流量可以在5sccm至50sccm之间，或者大约在这些值之间。根据一些实施方案，缓冲层可以生长到10nm至50nm之间的厚度，或者大约在这些值之间。
发明人已经发现，加热到900℃以上的LT GaN缓冲层可以比LT AlN层更容易扩散。在一些实施方案中，LT GaN缓冲层可以从PSS 105的其他氧化物覆盖的表面迁移并重新分布到暴露的c面晶体生长表面115。这种重新分布可以促进GaN在晶体生长表面处的选择性生长。在一些实现方案中，可以在形成镓极性的半极性GaN之前使用LT AlN缓冲层。例如，上述第一缓冲层过程可以与取代TMGa的三甲基铝(TMAl)一起使用。
在根据第一缓冲层过程生长LT缓冲层之后，可以升高衬底的温度以使镓极性的半极性GaN从晶体生长表面HT生长。根据一些实施方案，在引入用于GaN生长的反应物之前，LTGaN缓冲层可以在850℃至1150℃之间的温度下或大约在这些值之间的温度下退火一段时间。退火时间可以在1分钟至10分钟之间，或者大约在这些值之间。根据一些实现方案，镓极性的半极性GaN的HT生长例如可以在900℃至1150℃之间的或者大约在这些值之间的温度下发生。
根据其他实施方案，可以使用第二缓冲层过程来例如从晶体生长表面115形成氮极性的半极性GaN。在第二缓冲层过程中，PSS 105可以如第一缓冲层过程所描述的那样进行热清洁。然后可以执行氮化过程以氮化暴露的晶体生长表面115。根据一些实施方案，氮化过程可以包括在包括氮气(N2)和氨气(NH3)的混合物的环境中将PSS105加热至850℃至1050℃之间或大约这些值之间的温度。N2流量可以在2slm至8slm之间，或者大约在这些值之间。NH3流量可以在1slm至6slm之间，或者大约在这些值之间。氮化的持续时间可以在0.5分钟至5分钟之间，或者大约在这些值之间。由于氮化，与图案化的蓝宝石衬底105的其他表面相比，从晶体生长表面115处的c面蓝宝石的生长将是最不利的。因此，需要掩盖层140(例如，共形氧化物涂层220)以防止其他蓝宝石表面处的不想要的晶体生长。
在氮化之后，在一些实现方案中，可以使PSS经受LT GaN缓冲层过程，在此期间，衬底被加热到400℃至650℃之间，或者大约在这些值之间。在一些情况下，衬底可以被加热到大约500℃，并且腔室压力可以保持在100毫巴至300毫巴之间，或者大约在这些值之间。NH3的流量可以在0.5slm至5slm之间，或者大约在这些值之间。三甲基镓(TMGa)的流量可以在5sccm至50sccm之间，或者大约在这些值之间。LT GaN缓冲层可以生长到20nm至100nm之间的厚度，或者大约在这些值之间的厚度。在一些实施方案中，缓冲层可以生长到大于50nm且小于100nm的厚度。当在以下条件下形成LT GaN缓冲层时，发现氮极性的半极性GaN的改善的生长条件：腔室压力为大约200mbar，NH3流量为大约1slm，TMGa流量为大约40sccm，并且缓冲层生长到大约80nm的厚度。
在根据第二缓冲层过程生长LT GaN缓冲层之后，衬底的温度可以升高，以从晶体生长表面HT生长氮极性的半极性GaN。在一些实现方案中，可以在氮极性的半极性GaN材料的HT生长之前对LT GaN缓冲层进行退火。本发明人已发现，当LT GaN缓冲层的退火时间与用于生长镓极性的半极性GaN的退火时间相比减少多达三倍时，氮极性的半极性GaN的随后生长的结果改善。在退火期间，H2流量可以在2slm至8slm之间，或者大约在这些值之间。NH3流量可以在0.5slm至6slm之间，或者大约在这些值之间。退火的持续时间可以在0.5分钟至3分钟之间，或者大约在这些值之间。退火温度可以在850℃至1150℃之间，或者大约在这些值之间。
与生长镓极性的半极性GaN相比，从LT GaN缓冲物中生长氮极性的半极性GaN的难度归因于基于缓冲的极性在缓冲层退火期间发生的不同转变，以及在图案化的蓝宝石衬底上发生的选择性过程。例如，Ga极性的GaN LT-GaN缓冲层可以在退火期间经历熟化重结晶阶段(其可通过原位反射迹线中的鼻状峰指示)。在重结晶阶段期间，可能发生GaN的分解和再沉积，这可以有利于纤维锌矿相核在衬底上的生长。
相反，并且如通过反射率测量可以看出的，N极性GaN缓冲层可以不经历这样的转变，使得HT-GaN生长可以在没有粗糙化恢复阶段且具有瞬时振荡的情况下进行。对于N极性GaN，通过扫描电子显微镜(SEM)和原子力显微镜(AFM)检查缓冲层和初始生长阶段显示缓冲层的分解增强。GaN分解的速率限制过程可以归因于在衬底表面处形成GaH。镓与氮极性之间的分解速率的差异可以归因于晶体结构中的键合配置，其中在每个双层中，金属离子仅具有一个与氮原子的反键(氮极性的情况)，而不是三个键(镓极性)。对于Ga极性的GaN缓冲层，均匀晶体生长的使能因素是在退火期间LT-GaN缓冲层重新分布到c-蓝宝石晶体生长表面上。由于氮化的蓝宝石表面和N极性的LT-GaN缓冲层不容易发生重新分布，因此可以产生稀疏成核，并且已经由发明人观察到。为了改善对N极性情况下的随后晶体生长均匀性，可以增加缓冲层厚度并且可以减少缓冲层退火时间。
根据一些实施方案，缓冲层可以由与随后生长的材料不同的材料形成。例如，缓冲层可以由任何合适的第III族氮化物合金(例如，AlN、InN、AlGaN、InGaN、InAlGaN)形成，而随后生长的外延层可以包括GaN或其他第III族氮化物材料。在一些实现方案中，缓冲层可以由GaN形成，并且随后生长的半极性外延层可以包含任何其它合适的第III族氮化物合金。其他半极性材料的形成可能需要其他反应物(例如，作为铝源的三甲基铝(TMA)或三乙基铝(TEA)和作为铟源的三甲基铟(TMI)或三乙基铟(TEI))的添加或替代。用于形成GaN外延层的反应物可以包括三乙基镓(TEGa)或三甲基镓(TMGa)。在半极性第III族氮化物外延层的生长或再生长期间，这些气体的流量可以在5sccm至65sccm之间。
在形成缓冲层之后，可以进行半极性第III族氮化物材料的外延生长。如图2G所示，随着半极性第III族氮化物材料(例如，镓极性的半极性GaN)的生长从晶体生长表面115进行，可以首先跨图案化的蓝宝石衬底105的表面形成第III族氮化物晶体250的岛。由于图案化的蓝宝石衬底105上的倾斜晶体生长表面115，第III族氮化物晶体250可以在与蓝宝石衬底105的原始平坦表面平行的方向上与选定的结晶面(例如，用于镓极性的半极性GaN的(2021)或用于氮极性的半极性GaN的(2021))一起生长。氮极性的半极性GaN晶体250的晶体学方向由图2G中的轴202描绘。
根据一些实施方案，在形成缓冲层之后，第III族氮化物材料的外延生长过程可以包括金属有机化学气相沉积(metal-organic chemical-vapor deposition，MOCVD)。在一些实施方案中，可以使用分子束外延(molecular-beam epitaxy，MBE)或气相外延(vaporphase epitaxy，VPE)过程。对于薄层，可以使用原子层沉积。对于示例性MOCVD过程，生长条件可以包括980℃至1070℃之间的生长温度，或大约这些温度之间的生长温度，以及50毫巴至300毫巴之间或大约那些压力之间的室压力。NH3气体的流量可以在0.5slm至4slm之间，或者大约在那些流量之间。三甲基镓或三乙基镓的流量可以在10sccm至50sccm之间，或者大约在那些流量之间。
图2H是在平面图中示出了根据一些实施方案的从掩盖的和图案化的蓝宝石衬底105生长的镓极性的半极性GaN晶体250的扫描电子显微照片。PSS包括间隔开大约6μm的晶体生长表面115，蓝宝石衬底中的沟槽的蚀刻深度D为大约1μm。晶体生长表面以相对于衬底的处理表面大约θ＝75°取向。如上面结合图2C至图2F所述，PSS衬底上的其他表面用PECVD氧化物掩盖。在没有氮化的情况下，在衬底的晶体生长表面115上形成大约20nm厚的LT GaN缓冲层。在其他实施方案中，可以使用LT AlN缓冲物。GaN缓冲层的生长条件是：大约200毫巴的压力，大约500℃的温度，大约1slm的NH3流量和大约40sccm的TMGa流量。对于LT AlN缓冲层，可以使用大约25sccm的TMAl流量。随后，在以下外延生长条件下生长镓极性的半极性GaN：大约1030℃，大约100毫巴，大约40sccm的TMGa和大约1slm的NH3。图2H中的显微照片示出了GaN晶体250的条可以以高空间均匀性从晶体生长表面115生长。
再次参照图1，可以继续外延生长，使得第III族氮化物晶体250聚结以在PSS 105上方形成连续的外延半导体层120。在图3中示出了在PSS上形成的聚结的半极性GaN外延层120的扫描电子显微镜(SEM)图像。GaN层的厚度为大约8微米。根据一些实施方案，聚结的外延层的厚度可以在100nm至20微米之间，但在一些情况下可以生长更厚的层。
在一些实现方案中并且根据第III族氮化物取向，外延层120的上表面可以具有平行于晶体生长表面115延伸的脊310，其由晶体学生长面(例如，用于镓极性的半极性GaN的(1010)和(1011)面)的交叉点产生。当随后平坦化衬底(例如，通过化学机械抛光或研磨和抛光)时，所得的处理表面可以相对于不同的晶面近似平行或以所需的角度取向。对于图3中所示的示例，GaN外延层上的最终处理表面125可以与GaN半导体的(2021)小面近似平行。
发明人已经发现，堆垛层错可以发生在PSS上形成的聚结的第III族氮化物外延层120的区域中。尽管当在光学显微镜或SEM下观察外延层时SF可能不明显(例如，参见图3)，但是可以以两种方式观察SF。第一种方法是使用透射电子显微镜(TEM)检查外延层的薄截面。图4A中示出了用TEM获得的半极性GaN外延层的图像。可能存在包括在显微照片中显示为线性暗带的基面堆垛层错的区域410。SF是一种晶体缺陷，其会对半导体器件产生不利影响。
如图4B所示，SF可以在GaN晶体沿着异质界面在[0001]方向上生长时出现。当沿[0001]方向从衬底105的掩盖区域上方的PSS上的晶体生长表面115生长第III族氮化物晶体250的岛时，可以形成堆垛层错区域410。SF区域410可以被其中晶体沿其他方向形成并且基本上没有SF的更大的均匀区域420分开，但一些缺陷可以以相当低的密度存在于这些均匀区域中。
还可以使用外延层的区域的阴极发光(cathodoluminescence，CL)测量来观察堆垛层错。在CL测量中，高能电子撞击外延层并使层发光。当用显微镜观察时，含有缺陷的区域可能不发光并且看起来是暗的。图5示出了对在PSS 105上形成的镓极性的半极性GaN外延层120获得的CL图像(外延层120的平面图)。堆垛层错区域410呈现为跨衬底表面延伸的暗带。暗带的间隔近似等于PSS上的晶体生长表面115的间隔。
根据一些实施方案，可以通过一种或更多种处理技术最小化或消除包含堆垛层错的区域。一种方法可以包括在已形成SF的区域之后终止外延层120的生长并且选择性地蚀刻掉堆垛层错区域410。然后可以使用随后的选择性生长过程来再生长第III族氮化物材料以填充通过去除堆垛层错区域410所形成的空隙。选择性生长过程可以是其中不期望的小面(例如，图4A和图4B的示例中的(0001)小面)的生长速率加速超过其他晶体生长小面(例如，在该示例中为(1010)和(1011)方向)的生长速率的过程。根据Wulff原理，生长速率最高的晶体小面将比生长速率较低的晶体小面更快地终止，并且晶体形状将由具有较低生长速率的小面主导。消除(0001)生长小面可以将其作为SF形成的源去除。
图6A至图6E示出了与可以用于最小化或消除在PFS上方形成的第III族氮化物材料的外延层中的堆垛层错区域的工艺步骤相关的结构。尽管所示的示例继续具有与上述GaN相同的半极性取向，但是实施方案不仅限于所描绘的半极性取向。工艺步骤可以应用于包括非极性取向的GaN的其他取向，并且可以应用于其他第III族氮化物材料。GaN的其他取向包括但不限于(1122)、(1120)、(1011)、(1010)和(3031)取向。发明人已经认识并理解，对于诸如LED、激光器和晶体管的半导体器件应用，非极性小面取向的60度内或大约在该值内的小面取向会是期望的。超过60度时，在外延形成的第III族氮化物材料内的极化场和/或失配位错会不利地影响器件性能。
根据一些实施方案，可以提供具有晶体生长表面115的图案化的蓝宝石衬底105和掩盖PSS衬底105的其他表面的涂层220作为用于在其上形成第III族氮化物材料的衬底。晶体生长表面可以近似平行于蓝宝石衬底的c面小面(0001)，并且可以是垂直的或者以所需的角度相对于垂直方向倾斜。在所示的示例中，期望具有平行于(2021)小面的处理表面的镓极性的半极性GaN。因此，蓝宝石衬底可以被选择为具有(2243)处理表面取向(例如，蓝宝石的[2243]方向近似平行于待生长的GaN的[2021]方向)。可以使用任何上述用于镓极性的半极性、氮极性的半极性或非极性GaN的缓冲层和外延工艺来引发GaN晶体250的外延生长(例如，如结合图2G、图2H和图3所描述的)。如图6A所示，随着晶体250生长，堆垛层错区域410可以沿着(0001)小面在[0001]方向上形成。
随着晶体250尺寸的增加，在晶体的上表面上可以容易地看到明确限定的小面。对于所示的示例，如图6B所示，(1010)和(1011)小面可以形成在上表面上。当晶体250扩展跨过PSS衬底105时，堆垛层错区域410的尺寸可以增加。与在[0001]方向上形成的半导体相比，在[0001]方向上形成的半导体可以具有显著更少的或可忽略的堆垛层错。在一些情况下，在图6C中，外延生长可以继续直到晶体250聚结，然而，在本实施方案中晶体250无需聚结。
在形成SF区域410之后，可以对衬底和晶体250进行选择性蚀刻，去除堆垛层错并使晶体形状改变。根据一些实施方案，选择性蚀刻可以是湿法各向异性蚀刻，其优选地蚀刻形成的晶体250的某些小面并且在其他小面上停止。例如，可以采用湿式氢氧化钾(KOH)蚀刻。KOH浓度可以为按重量计在水中5％至50％的KOH，或大约这些值之间。KOH溶液可以被加热到20℃至80℃之间的温度，或者大约在这些值之间。在一些实现方案中，KOH浓度可以为按重量计在水中在20％至50％KOH之间，或大约在这些值之间，并且蚀刻温度可以在30℃至80℃之间，或者大约在这些值之间。蚀刻时间可以在1分钟至60分钟之间，这取决于晶体250的尺寸，蚀刻剂浓度和蚀刻温度。在可能需要相同或不同晶体取向的一些实现方案中，可以使用其他蚀刻剂，例如但不限于氢氧化钠(NaOH)、硫酸(H2SO4)、磷酸(H3PO4)。
根据一些实施方案，选择性蚀刻将在某些晶体小面上停止，使得蚀刻自终止并且回蚀刻不需要精确定时。例如，KOH蚀刻可以快速蚀刻晶体250的(0001)面并且在(1010)、(1011)和(1011)面上有效地停止。在一些情况下，(1010)、(1011)和(1011)小面的蚀刻速率可以比(0001)小面的蚀刻速率慢至少十倍。得到的形状改变的晶体结构(对于镓半极性GaN)可以如图6D中所示出现。根据一些实施方案，保留的顶侧小面可以包括(1011)小面和(1011)小面。在形状改变的晶体650之间可能存在空隙610。
在回蚀刻和去除SF区域410之后，可以在去离子水中清洁衬底，并且可以采用选择性生长过程以在形状改变的晶体650上再生长GaN。选择性生长可以包括金属有机化学气相沉积(MOCVD)过程，其中所选小面的生长速率比一个或更多个其他生长小面更快。由于在该小面的初始生长期间在GaN的(0001)基面中产生堆垛层错，因此期望在再生长期间减少或消除(0001)基面的生长小面以消除堆垛层错。
根据动力Wulff图的理论，在晶体的凸起生长期间，具有快速生长速率的小面将消失，并且晶体形状将由具有缓慢生长速率的小面主导。为了在再生长期间灭除(0001)生长小面，(0001)生长速率应相对于至少(1011)小面的生长速率增加，使得GaN晶体形状将由(1011)小面和其他缓慢生长的小面主导。
发明人在多次试验后发现，改变MOCVD生长参数——包括温度、压力、V/III比和TMGa流量——不能使(0001)小面的生长速率快于(1011)小面的生长速率。由于(0001)生长小面在所有GaN小面中的生长速率最慢，因此(0001)生长小面总是再次出现，并且半极性GaN的形状改变的晶体650再次再生长成图6B中描绘的指示(0001)生长小面的存在的形状。
发明人随后发现，在再生长期间添加一些杂质物质，例如但不限于锗(Ge)可以显著提高N极性(0001)生长小面的生长速率。在一些情况下可以使用其他杂质掺杂剂，例如Si、As、B、P、Sn或Ga。如图6E所示，所得到的再生长晶体可以消除从(0001)小面的生长，并形成有稳定的生长小面(1011)、(1010)和(1011)。晶体的再生长或连续生长部分670可以包括杂质掺杂剂。图8中示出了PSS上的再生长的镓极性的半极性GaN的示例SEM图像。根据一些实施方案，再生长可以继续直到空隙610被覆盖并且形状改变的晶体650生长直到它们聚结为止。
根据一些实施方案，再生长可以包括MOCVD，并且条件可以如下。再生长温度可以在950℃至1070℃之间，或大约在这些值之间。压力可以在50毫巴至400毫巴之间，或者大约在这些值之间。TMGa或TEGa流量可以在10μmol/min至200μmol/min之间，或者大约在这些值之间。NH3流量可以在0.5slm至5slm之间，或者大约在这些值之间。杂质掺杂水平(例如，Ge的掺杂水平)可以在1×1017cm-3至5×1019cm-3之间，或者大约在这些值之间。对于较低和较高的掺杂水平，观察到堆垛层错形成。根据一些实施方案，掺杂范围可以在1×1018cm-3至1×1019cm-3之间，或者大约在这些值之间。
在形状改变的晶体650在再生长期间聚结之后，可以中断杂质掺杂。然后可以生长所需的第III族氮化物材料的厚层(例如，在2微米至20微米之间)。所得外延层680可以具有如图6F所示的脊310，但是与图3所示的情况相比，SF的密度可以大大降低。例如，图3中所示的样品的SF密度可以高达1×106cm-2，而根据本实施方案制造的第III族氮化物材料的外延层的SF密度可以不大于102cm-2。根据一些实施方案，例如，衬底可以随后被平坦化(例如，使用化学机械抛光)以去除脊310并且产生平行于(2021)镓极性的半极性小面的平面处理表面。
如上所述，可以在PSS上形成无堆垛层错的第III族氮化物材料的其他取向。图7A至图7C示出了与形成非极性GaN相关的结构。对于非极性取向，可以选择蓝宝石衬底106，其c面垂直于衬底表面取向。衬底106可以被图案化成具有与蓝宝石的c面近似平行的垂直侧壁。如图7A所示，非极性GaN的晶体720可以如上所述从晶体生长表面715形成。随着晶体720生长，当晶体在掩盖区域上扩展时，堆垛层错区域410可以在[0001]方向上形成。
如图7B所示，可以使用随后的蚀刻来去除堆垛层错区域410并使晶体形状改变。得到的生长小面可以包括(1011)、(1010)和(1011)小面。如图7C所示，可以执行如上所述的随后的使用杂质掺杂剂的再生长，以形成无堆垛层错的晶体730。无堆垛层错的晶体730的生长可以继续直到它们在PSS上方聚结。可以终止掺杂剂，并且可以在衬底106上方形成厚的无SF的非极性GaN的层。
尽管在图6E和图7C中示出了两种不同的晶体取向，但是晶体可以以从极性到非极性的任何取向形成，并且最终的晶体小面不需要与成品衬底的处理表面平行。任何选定的晶体小面可以相对于处理表面平行或以所需角度取向。外延晶体的取向主要由蓝宝石衬底的切割决定。尽管使蓝宝石衬底的蚀刻侧壁112平行于蓝宝石的c面小面是有益的，但是蚀刻侧壁112可以相对于蓝宝石的c面小面倾斜多达5度而不会明显影响第III族氮化物晶体形成。
当形成诸如GaN的第III族氮化物材料的氮极性取向时，在(0001)生长小面处可以形成或不形成SF。在氮极性取向中，(0001)生长小面可以离开掩盖区域而不是沿着其表面形成。相反，(0001)生长小面可以沿着掩盖表面形成并产生堆垛层错。因此，可以使用杂质掺杂剂来增加(0001)生长小面的生长速率。在一些情况下，可以在上面指定的范围内添加Ge作为掺杂剂以消除(0001)生长小面。
图8是示出在图案化的蓝宝石衬底105上的再生长的无堆垛层错的镓极性的半极性GaN晶体的SEM显微照片。在回蚀刻和用Ge掺杂剂再生长之后得到的生长小面是(1011)、(1010)和(1011)小面。蓝宝石衬底的其他取向可以导致其他所得的生长小面。对于该示例，蓝宝石衬底105上的图案的周期为大约6微米。在其他实施方案中可以使用其他周期。根据一些实现方案，周期可以是纳米级的，例如，在20nm至500nm之间。利用较小的周期，外延层经受回蚀刻和使用杂质再生长的部分可能明显小于周期大约为5微米时的部分。GaN层的经受回蚀刻和再生长的较薄部分可以导致在微米厚的聚结外延层表面处的较低缺陷密度。
通过阴极发光(CL)来表征7微米厚的(2021)GaN外延层(图6F中所示)的结晶质量。图9中示出了发光波长为365nm的单色CL图像的平面图。该图像与图5的CL图像相比较示出了不存在堆垛层错的周期性图案(跨GaN层延伸的暗带)。图9的图像示出了由白色箭头标记的一些短的离散暗线，其可能与在GaN和蓝宝石衬底之间的界面处产生螺旋位错错簇有关。图9的CL图像示出了外延GaN中的堆垛层错和其他缺陷的显著减少。
在以下条件下制备针对图9制作的样品。使用MOCVD反应器在大约200毫巴的压力下进行从PSS的被LT GaN缓冲层覆盖的晶体生长表面的初始晶体生长。生长温度为大约1030℃。TMGa流量为大约100μmol/min，NH3流量为大约1slm。
对晶体进行KOH蚀刻，其中KOH浓度为大约按重量计在水中10％KOH，蚀刻温度为大约40℃。蚀刻时间为40分钟。
使用MOCVD反应器在100毫巴的压力下进行晶体再生长。生长温度为大约1030℃。TMGa流量为大约160μmol/min，NH3流量为大约1slm。Ge杂质掺杂水平为大约5×10l8cm-3。
还使用透射电子显微镜检查(2021)GaN的外延样品以评估堆垛层错的存在。在图10A和图10B中示出了TEM显微照片。图像是明视场TEM图像，其包括在衍射矢量分别为<0002>和<1010>的双光束条件下再生长的Ge掺杂(2021)GaN。通常，基面堆垛层错在<1010>的g矢量的情况下将是可见的，并且在为<0002>的g矢量的情况下不可见。然而，基面堆垛层错在GaN中不可见。再生长的Ge掺杂的GaN在由白色箭头指示的再生长区域1020中呈现暗对比度。这些区域含有杂质掺杂剂，并且位于PSS表面附近。这些暗区域在两个g矢量方向上都是可见的。这些再生长区域1020表明在再生长期间可以通过Ge掺杂产生缺陷。这些缺陷可以是Ge沉淀，类似于在低温下生长的GaAs中观察到的砷沉淀。然而，除了一些螺旋位错之外，在Ge掺杂GaN上方的区域中没有观察到堆垛层错。这些结果表明，可以在图案化的蓝宝石衬底上形成各种不同取向的无堆垛层错的GaN。
尽管上述方法和实施方案包括如下步骤：初始晶体生长；回蚀刻以去除由于异质表面上的N极性(0001)GaN小面的横向生长导致的堆垛层错并且使初始晶体形状改变；以及使用杂质掺杂剂进一步生长形状改变的晶体，但是发明人已经认识并理解在一些情况下可以省略回蚀刻工艺。在一些实施方案中，可以使用诸如Ge的杂质掺杂剂来执行晶体(例如，图6A中的晶体250)在具有合适缓冲层的PFS上的初始生长。使用杂质掺杂剂的初始生长可以快速消除(0001)生长小面，防止在晶体生长的初始阶段期间形成堆垛层错区域410。相反，初始晶体可以形成有如图6D所示的(1011)、(1010)和(1011)小面。例如如图6E所示，使用杂质掺杂剂的生长可以持续直到晶体聚结。代替指示由于掺杂剂而形成缺陷的更明显可见的再生长区域1020，包括初始生长晶体的外延层的初始部分可以全部掺杂有杂质掺杂剂并且在TEM中看起来相同。在生长晶体聚结之后，可以中断掺杂剂以用于随后基本上没有堆垛层错的第III族氮化物生长。
图11中的SEM图像示出了在PSS上形成的半极性GaN晶体1150，其中晶体的初始生长是用Ge掺杂剂进行的。生长条件包括MOCVD，其中室压力为大约200毫巴，温度为大约1030℃。TMGa流量为大约25sccm，NH3流量为大约1slm。Ge杂质掺杂水平为大约5×1018cm-3。在一些实施方案中，腔室压力可以在100毫巴至300毫巴之间，或者大约在这些值之间。生长期间的温度可以在或大约在1000℃至1050℃之间，或大约在这些值之间。TMGa流量可以在60μmol/min至160μmol/min之间，或大约在这些值之间。NH3流量可以在1slm至3slm之间，或大约在这些值之间。根据一些实施方案，Ge杂质掺杂水平可以在1×1018cm-3至2×1019cm-3之间，或者大约在这些值之间。
图11所示的晶体结构与图6E所示的类似，即使没有使用回蚀刻工艺亦如此。结果表明，在晶体生长期间，在没有去除包含堆垛层错的区域的非原位蚀刻并且没有晶体再生长步骤的情况下，可以使用杂质添加剂有效地消除在图案化的蓝宝石衬底上的第III族氮化物材料的半极性生长中的SF。在晶体1150聚结之后，可以中断杂质掺杂剂以形成基本上没有堆垛层错的连续外延层。外延层可以被平坦化(例如，使用CMP过程)以产生适合于集成电路的微加工的平坦处理表面。
上述用于生长第III族氮化物材料的结构和方法可以用于在图案化的蓝宝石衬底上形成氮极性的半极性或镓极性的半极性GaN。所得到的结构可以使用一些标准技术(例如，MOCVD、蚀刻、化学机械抛光等)批量生产，并且可以缩放到不同的衬底尺寸。这些工艺可以避免与试图生长块体GaN晶体、并且从这样的晶锭生产晶片相关的费用。常规地，氮极性的半极性GaN仅可以通过切割昂贵的块体GaN衬底来制造，具有限制性的可用性和尺寸。上述结构和方法可以使得能够在相对便宜的蓝宝石衬底上合成氮极性的半极性GaN面，这在商业上是成熟的并且可广泛获得。
尽管上述结构和方法主要涉及形成镓极性的半极性(2021)GaN和氮极性的半极性(2021)GaN的外延层，但是该方法也可以用于形成其他半极性小面取向。例如，可以使用具有不同结晶取向的图案化的蓝宝石衬底来生长非极性(1120)和(1010)以及半极性(1011)、(1011)、(1122)、(1122)。实际上，通过使用正确切片的蓝宝石衬底，外延层中的任何晶体取向都是可以的。
尽管已经描述了半极性和非极性GaN的外延生长，但是根据一些实施方案可以生长其他第III族氮化物材料(例如，(Al、In、Ga)N)的半极性和非极性取向。该结构和方法还可以用于形成包括GaN(例如，AlGaN、InGaN、InAlGaN)的各种不同半极性和非极性第III族氮化物合金。在一些情况下，在初始晶体聚结之后可以生长不同的材料。例如，初始晶体可以是GaN，并且在它们聚结之后可以在该晶体上方生长第III族氮化物合金。在一些实现方案中，外延生长层的一部分或全部可以被掺杂以具有n型或p型导电性，使得诸如晶体管、二极管、晶闸管、LED和激光二极管的集成电路器件可以在外延层被制造。可以在一些情况下在外延生长期间和/或在生长之后进行掺杂(例如，使用离子注入到外延层中)。
氮极性的半极性GaN面可以为发光二极管(LED)的诸如“效率下降”(LED效率随着注入电流增加而下降)和“绿色间隙”(LED效率随着发光波长从蓝色增加到绿色到黄色而下降)的挑战提供解决方案。非极性或半极性GaN可以是减少效率下降并且提高更长波长发光二极管效率的有用候选者。设计具有宽量子阱(QW)的器件而不受由于量子限制的斯塔克效应导致的效率降低的能力可以使得由于增加的活性体积(active volume)而在高载流子密度下实现高效率。例如，自2009年绿色LD的初始展示以来，半极性(2021)取向最近似乎是高效率和长波长LED和激光二极管(LD)的主要候选者。半极性取向的进一步研究已经产生显示(2021)取向相比于(2021)取向在载体传输和效率下降方面具有有益的特性的结果。如通过计算所示，(2021)取向的极化场指向与其(2021)的取向的极化场相反的方向。随着极化场大大减少(大约为Ga极性GaN的25％)，这种极化场方向具有相同的数量级且与内置结场相反，从而允许在(2021)GaN中制造的QW中的能带分布更接近平带状态。这可以增加电子交叠，提高辐射效率，并改善下降特性。此外，(2021)取向显示出增加的InGaN均匀性，在更高温度下增强的铟掺入，产生更高的有源层质量，使QW之间的载流子浓度的均匀性增强的改善的传输特性，并且降低的热下降。这样的特性使得氮极性的半极性GaN非常适合于集成器件制造。
结论
术语“大约”和“约”可以用于表示在一些实施方案中在目标尺寸的±20％内，在一些实施方案中在目标尺寸的±10％内，在一些实施方案中在目标尺寸的±5％内，但是在一些实施方案中在目标尺寸的±2％范围内。术语“大约”和“约”可以包括目标尺寸。
如本文所用，选择性蚀刻包括使衬底经受蚀刻剂，该蚀刻剂优选相比于第二材料以更快的速率蚀刻至少一种材料。在一些情况下，第二材料可以形成为硬掩模(例如，诸如氧化物、氮化物、金属等的无机材料)或软掩模(例如，光致抗蚀剂或聚合物)。在一些实施方案中，第二材料可以是具有与第一材料不同的材料特性(例如，掺杂密度、材料成分或晶体结构)的器件结构的一部分。蚀刻可以是干法蚀刻或湿法蚀刻。
本文描述的技术可以实施为方法，已经描述了其至少一个示例。作为方法的一部分而执行的动作可以以任何合适的方式排序。因此，可以构造其中以不同于所描述的顺序执行动作的实施方案，其可以包括同时执行一些动作，即使在说明性实施方案中描述为依次性动作。此外，方法在一些实施方案中可以包括比描述的那些更多的动作，而在另一些实施方案中可以包括比描述的那些更少的动作。
尽管附图通常描绘了外延生长的第III族氮化物层的一小部分，但是应当理解，可以用这样的外延生长层覆盖大面积或整个衬底。此外，可以平坦化外延层(例如，通过化学机械抛光)，并且可以使用外延生长的材料制造集成电路器件(例如，晶体管、二极管、晶闸管、发光二极管、激光二极管、光电二极管等)。在一些实施方案中，集成电路器件可以用于消费电子设备(例如智能电话、平板电脑、PDA、计算机、电视机、传感器、灯、显示器)以及专用集成电路。
由此已经描述了本发明的至少一个说明性实施方案，本领域技术人员将容易想到各种改变、修改和改进。这些改变、修改和改进旨在本发明的精神和范围内。因此，前面的描述仅作为示例，并不旨在作为限制。本发明仅由所附权利要求及其等同方案限定。

Claims (50)

1.一种用于在图案化的异质衬底上形成第III族氮化物材料的方法，所述方法包括：
从位于所述图案化的异质衬底上的分开的晶体生长表面生长第III族氮化物晶体；
在所述第III族氮化物晶体中形成含有堆垛层错的区域；以及
蚀刻所述第III族氮化物晶体以去除包含堆垛层错的区域和使所述第III族氮化物晶体形状改变。
2.根据权利要求1所述的方法，其中所述第III族氮化物材料包括镓。
3.根据权利要求2所述的方法，其中蚀刻所述包含堆垛层错的区域和使所述第III族氮化物晶体形状改变包括在液体KOH蚀刻剂中各向异性地蚀刻所述第III族氮化物晶体。
4.根据权利要求3所述的方法，其中所述KOH蚀刻剂的浓度为按重量计在水中大约5％至大约50％的KOH。
5.根据权利要求3所述的方法，其中将所述蚀刻剂加热至大约20℃至大约80℃的温度。
6.根据权利要求1至5中任一项所述的方法，其中从分开的晶体生长表面生长所述第III族氮化物晶体包括在形成于所述晶体生长表面上的缓冲层上金属有机化学气相沉积所述第III族氮化物材料。
7.根据权利要求6所述的方法，其中在所述沉积期间NH3气体的流量在大约0.5slm至大约4slm之间。
8.根据权利要求6所述的方法，其中在所述沉积期间三甲基镓或三乙基镓气体的流量在大约10sccm至大约50sccm之间。
9.根据权利要求6所述的方法，其中所述缓冲层包括低温GaN缓冲层。
10.根据权利要求6所述的方法，还包括形成所述缓冲层。
11.根据权利要求1至5中任一项所述的方法，其中蚀刻所述包含堆垛层错的区域包括去除包含堆垛层错的(0001)小面。
12.根据权利要求1至5中任一项所述的方法，其中从所述分开的晶体生长表面生长所述第III族氮化物晶体包括形成与所述图案化的蓝宝石衬底的处理表面近似平行的半极性GaN小面。
13.根据权利要求12所述的方法，其中所述半极性GaN小面是(2021)小面。
14.根据权利要求1至5中任一项所述的方法，其中从所述分开的晶体生长表面生长所述第III族氮化物晶体包括形成与所述图案化的蓝宝石衬底的处理表面近似平行的非极性GaN小面。
15.根据权利要求1至5中任一项所述的方法，还包括在所述形状改变的第III族氮化物晶体上使用杂质掺杂剂生长包含镓的第III族氮化物合金或GaN。
16.根据权利要求1至5中任一项所述的方法，其中所述晶体生长表面被所述图案化的蓝宝石衬底的覆盖有共形涂层的区域分开，所述共形涂层抑制所述第III族氮化物材料的外延生长。
17.一种用于在图案化的异质衬底上形成第III族氮化物材料的外延层的方法，所述方法包括：
接收其上形成有分开的第III族氮化物晶体的所述图案化的异质衬底；以及
进一步生长所述第III族氮化物晶体以包含杂质掺杂剂；以及
消除所述进一步生长的第III族氮化物晶体上的形成堆垛层错的晶体生长小面。
18.根据权利要求17所述的方法，其中进一步生长所述第III族氮化物晶体包括生长GaN或GaN的合金。
19.根据权利要求18所述的方法，其中所述GaN或所述GaN的合金具有近似平行于处理表面的半极性取向，其中所述半极性取向在非极性小面的60度内。
20.根据权利要求17至19中任一项所述的方法，其中进一步生长所述第III族氮化物晶体包括使用Ge作为所述杂质掺杂剂。
21.根据权利要求17至19中任一项所述的方法，其中进一步生长所述第III族氮化物晶体包括使用Ge作为所述杂质掺杂剂来掺杂所述GaN或所述GaN的合金，其中掺杂剂密度在大约1×1018cm-3至大约1×1019cm-3之间。
22.根据权利要求17至19中任一项所述的方法，其中进一步生长所述第III族氮化物晶体包括在所述分开的第III族氮化物晶体上金属有机化学气相沉积所述GaN或所述GaN的合金。
23.根据权利要求22所述的方法，其中在所述沉积期间NH3气体的流量在大约0.5slm至大约5slm之间。
24.根据权利要求22所述的方法，其中在所述沉积期间三甲基镓或三乙基镓气体的流量在大约10μmol/min至大约200μmol/min之间。
25.根据权利要求22所述的方法，其中沉积温度在大约950℃至大约1070℃之间。
26.根据权利要求22所述的方法，其中沉积压力在大约50毫巴至大约400毫巴之间。
27.根据权利要求17至19中任一项所述的方法，其中被消除的所述晶体生长小面是GaN的(0001)小面。
28.根据权利要求17至19中任一项所述的方法，还包括：
继续所述第III族氮化物晶体的生长，直到所述分开的第III族氮化物晶体聚结成跨所述图案化的蓝宝石衬底的连续层；以及
在没有所述杂质掺杂剂的情况下在所述连续层上进一步生长第III族氮化物材料。
29.根据权利要求28所述的方法，还包括平坦化所述连续层以在所述外延层上形成处理表面。
30.一种衬底，包括：
图案化的衬底，其具有分开的晶体生长小面，所述衬底的表面在所述分开的晶体生长小面之间具有掩盖区域；以及
形成在所述图案化的衬底上方的包含杂质掺杂剂的第III族氮化物材料的第一区域，当所述第III族氮化物材料在所述掩盖区域上方生长时，所述杂质掺杂剂使得所述第III族氮化物材料的形成堆垛层错的晶体生长小面被消除。
31.根据权利要求30所述的衬底，其中所述第III族氮化物材料包括GaN或GaN的合金。
32.根据权利要求31所述的衬底，其中所述被消除的晶体生长小面是所述GaN的或所述GaN的合金的(0001)小面。
33.根据权利要求30至32中任一项所述的衬底，还包括形成在所述第一区域上方的不包含所述杂质掺杂剂的第III族氮化物材料的第二区域。
34.根据权利要求33所述的衬底，其中所述第二区域包括具有半极性或非极性小面的GaN或GaN的合金，所述半极性或非极性小面近似平行于所述衬底的处理表面取向。
35.根据权利要求34所述的衬底，其中所述半极性小面在所述非极性小面的60度内。
36.根据权利要求30至32中任一项所述的衬底，其中所述杂质掺杂剂是Ge。
37.根据权利要求30至32中任一项所述的衬底，还包括形成在所述晶体生长表面上的低温GaN缓冲层。
38.根据权利要求30至32中任一项所述的衬底，还包括形成在所述晶体生长表面上的低温AlN缓冲层。
39.根据权利要求30至32中任一项所述的衬底，其中所述掩盖区域包括形成在所述图案化的衬底上方的共形氧化物涂层。
40.一种用于在图案化的衬底上形成第III族氮化物材料的外延层的方法，所述方法包括：
接收如下图案化的衬底：其上形成有晶体生长小面，并且所述晶体生长小面被所述图案化衬底的掩盖区域分开，所述掩盖区域覆盖有防止第III族氮化物材料在所述掩盖区域上形成的材料；以及
使用杂质掺杂剂在所述图案化的衬底上的缓冲层上生长第III族氮化物晶体，所述杂质掺杂剂使得所述第III族氮化物材料的形成堆垛层错的生长小面被消除。
41.根据权利要求40所述的方法，还包括：
继续所述第III族氮化物晶体的生长，直到所述第III族氮化物晶体聚结成跨所述图案化的衬底的连续层；以及
在没有所述杂质掺杂剂的情况下进一步生长所述连续层；以及
平坦化所述连续层以在所述外延层上形成处理表面。
42.根据权利要求40所述的方法，其中所述第III族氮化物材料包括GaN或GaN的合金。
43.根据权利要求40至42中任一项所述的方法，其中在所述缓冲层上生长所述第III族氮化物晶体包括使用Ge作为所述杂质掺杂剂。
44.根据权利要求40至42中任一项所述的方法，其中在所述缓冲层上生长所述第III族氮化物晶体包括使用Ge作为所述杂质掺杂剂来掺杂所述GaN或所述GaN的合金，掺杂剂密度在大约1×1018cm-3至大约1×1019cm-3之间。
45.根据权利要求40至42中任一项所述的方法，其中在所述缓冲层上生长所述第III族氮化物晶体包括金属有机化学气相沉积所述GaN或所述GaN的合金。
46.根据权利要求45所述的方法，其中在所述沉积期间NH3气体的流量在大约0.5slm至大约5slm之间。
47.根据权利要求45所述的方法，其中在所述沉积期间三甲基镓或三乙基镓气体的流量在大约10μmol/min至大约200μmol/min之间。
48.根据权利要求45所述的方法，其中沉积温度在大约950℃至大约1070℃之间。
49.根据权利要求45所述的方法，其中沉积压力在大约50毫巴至大约400毫巴之间。
50.根据权利要求40至42中任一项所述的方法，其中所述被消除的晶体生长小面是GaN的(0001)小面。
CN201780049506.3A 2016-08-12 2017-08-11 通过在生长期间消除氮极性小面而在异质衬底上生长的无堆垛层错的半极性和非极性gan Pending CN109564850A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662374666P 2016-08-12 2016-08-12
US201662374643P 2016-08-12 2016-08-12
US62/374,643 2016-08-12
US62/374,666 2016-08-12
PCT/US2017/046484 WO2018031876A1 (en) 2016-08-12 2017-08-11 Stacking fault-free semipolar and nonpolar gan grown on foreign substrates by eliminating the nitrogen polar facets during the growth

Publications (1)

Publication Number Publication Date
CN109564850A true CN109564850A (zh) 2019-04-02

Family

ID=61163411

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780049506.3A Pending CN109564850A (zh) 2016-08-12 2017-08-11 通过在生长期间消除氮极性小面而在异质衬底上生长的无堆垛层错的半极性和非极性gan

Country Status (6)

Country Link
US (1) US10896818B2 (zh)
JP (1) JP2019531245A (zh)
KR (1) KR20190038639A (zh)
CN (1) CN109564850A (zh)
TW (1) TW201810383A (zh)
WO (1) WO2018031876A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110335924A (zh) * 2019-06-24 2019-10-15 南京大学 具有非极性、半极性面的图形蓝宝石衬底、可见光通信光源及其制备方法
CN111948235A (zh) * 2020-08-07 2020-11-17 广西大学 测量半极性面ⅲ族氮化物薄膜缺陷密度的方法及其应用

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017113383B4 (de) * 2017-06-19 2023-03-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
US10892159B2 (en) 2017-11-20 2021-01-12 Saphlux, Inc. Semipolar or nonpolar group III-nitride substrates
EP3912184A4 (en) * 2019-01-16 2022-03-02 The Regents of the University of California, A California Corporation PROCEDURE FOR REMOVAL OF DEVICES USING A DIG
TWI728364B (zh) * 2019-05-21 2021-05-21 國立陽明交通大學 氮化鎵異質整合於矽基板之半導體結構及其製造方法
US11515408B2 (en) 2020-03-02 2022-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Rough buffer layer for group III-V devices on silicon
CN112992653B (zh) * 2021-02-04 2023-05-23 南京信息工程大学 具有非对称周期结构的iii族氮化物复合衬底及其加工方法
WO2023219463A1 (ko) * 2022-05-12 2023-11-16 주식회사 소프트에피 3족 질화물 반도체 발광소자

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001034877A1 (en) * 1999-11-10 2001-05-17 Memc Electronic Materials, Inc. Alkaline etching solution and process for etching semiconductor wafers
US20120098102A1 (en) * 2005-05-31 2012-04-26 Japan Science And Technology Agency Defect reduction of non-polar and semi-polar iii-nitrides with sidewall lateral epitaxial overgrowth (sleo)
US20120286241A1 (en) * 2011-05-13 2012-11-15 The Regents Of The University Of California SUPPRESSION OF INCLINED DEFECT FORMATION AND INCREASE IN CRITICAL THICKNESS BY SILICON DOPING ON NON-C-PLANE (Al,Ga,In)N
KR20130037265A (ko) * 2011-10-06 2013-04-16 한국광기술원 적층결함이 제거된 ⅲ족 질화물 기판의 제조방법
KR20130087429A (ko) * 2012-01-27 2013-08-06 한국광기술원 적층결함이 제거된 반분극 질화물 소자의 제조방법
US20130256697A1 (en) * 2010-12-26 2013-10-03 Azzurro Semiconductors Ag Group-iii-nitride based layer structure and semiconductor device
JP2014118323A (ja) * 2012-12-17 2014-06-30 Mitsubishi Chemicals Corp 周期表第１３族金属窒化物半導体結晶の製造方法及び周期表第１３族金属窒化物半導体結晶
US20150093318A1 (en) * 2012-03-30 2015-04-02 Mitsubishi Chemical Corporation Periodic table group 13 metal nitride crystals and method for manufacturing periodic table group 13 metal nitride crystals
WO2015160903A1 (en) * 2014-04-16 2015-10-22 Yale University Nitrogen-polar semipolar gan layers and devices on sapphire substrates

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2629636B1 (fr) 1988-04-05 1990-11-16 Thomson Csf Procede de realisation d'une alternance de couches de materiau semiconducteur monocristallin et de couches de materiau isolant
US4948456A (en) 1989-06-09 1990-08-14 Delco Electronics Corporation Confined lateral selective epitaxial growth
FR2682128B1 (fr) 1991-10-08 1993-12-03 Thomson Csf Procede de croissance de couches heteroepitaxiales.
US5587014A (en) 1993-12-22 1996-12-24 Sumitomo Chemical Company, Limited Method for manufacturing group III-V compound semiconductor crystals
US5888853A (en) 1997-08-01 1999-03-30 Advanced Micro Devices, Inc. Integrated circuit including a graded grain structure for enhanced transistor formation and fabrication method thereof
US6177688B1 (en) 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
JP3555500B2 (ja) 1999-05-21 2004-08-18 豊田合成株式会社 Ｉｉｉ族窒化物半導体及びその製造方法
US6617226B1 (en) 1999-06-30 2003-09-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US6599361B2 (en) 2001-06-18 2003-07-29 National Research Council Of Canada GaN selective growth on SiC substrates by ammonia-source MBE
IL161420A0 (en) 2001-10-26 2004-09-27 Ammono Sp Zoo Substrate for epitaxy
KR100992960B1 (ko) 2002-04-15 2010-11-09 더 리전츠 오브 더 유니버시티 오브 캘리포니아 유기금속 화학기상 증착법에 의해 성장된 무극성 α면질화갈륨 박막
US7211143B2 (en) 2002-12-09 2007-05-01 The Regents Of The University Of California Sacrificial template method of fabricating a nanotube
US6972438B2 (en) 2003-09-30 2005-12-06 Cree, Inc. Light emitting diode with porous SiC substrate and method for fabricating
US7390750B1 (en) 2004-03-23 2008-06-24 Cypress Semiconductor Corp. Method of patterning elements within a semiconductor topography
US7271094B2 (en) 2004-11-23 2007-09-18 Advantech Global, Ltd Multiple shadow mask structure for deposition shadow mask protection and method of making and using same
US20060131606A1 (en) 2004-12-18 2006-06-22 Amberwave Systems Corporation Lattice-mismatched semiconductor structures employing seed layers and related fabrication methods
EP1882268B1 (en) 2005-05-17 2016-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
KR101155176B1 (ko) 2005-07-12 2012-06-11 삼성전자주식회사 방향성이 조절된 단결정 와이어 및 이를 적용한트랜지스터의 제조방법
US7951617B2 (en) 2005-10-06 2011-05-31 Showa Denko K.K. Group III nitride semiconductor stacked structure and production method thereof
US9909230B2 (en) 2006-04-07 2018-03-06 Sixpoint Materials, Inc. Seed selection and growth methods for reduced-crack group III nitride bulk crystals
KR101038069B1 (ko) 2006-04-25 2011-06-01 내셔널 유니버시티 오브 싱가포르 에피택셜 측방향 과도성장 질화갈륨 템플릿 상에 성장된 산화아연막의 방법
JP5604102B2 (ja) 2006-06-21 2014-10-08 独立行政法人科学技術振興機構 安熱法による成長で作製された、窒素面またはＭ面ＧａＮ基板を用いた光電子デバイスと電子デバイス
US7755103B2 (en) 2006-08-03 2010-07-13 Sumitomo Electric Industries, Ltd. Nitride gallium semiconductor substrate and nitride semiconductor epitaxial substrate
US20080187018A1 (en) 2006-10-19 2008-08-07 Amberwave Systems Corporation Distributed feedback lasers formed via aspect ratio trapping
US7989322B2 (en) 2007-02-07 2011-08-02 Micron Technology, Inc. Methods of forming transistors
US20100117188A1 (en) 2007-03-05 2010-05-13 General Electric Company Method for producing trench isolation in silicon carbide and gallium nitride and articles made thereby
US20090032799A1 (en) 2007-06-12 2009-02-05 Siphoton, Inc Light emitting device
US20090001416A1 (en) 2007-06-28 2009-01-01 National University Of Singapore Growth of indium gallium nitride (InGaN) on porous gallium nitride (GaN) template by metal-organic chemical vapor deposition (MOCVD)
EP2171748A1 (en) 2007-07-26 2010-04-07 S.O.I.Tec Silicon on Insulator Technologies Epitaxial methods and templates grown by the methods
WO2009035648A1 (en) 2007-09-14 2009-03-19 Kyma Technologies, Inc. Non-polar and semi-polar gan substrates, devices, and methods for making them
US8673074B2 (en) 2008-07-16 2014-03-18 Ostendo Technologies, Inc. Growth of planar non-polar {1 -1 0 0} M-plane and semi-polar {1 1 -2 2} gallium nitride with hydride vapor phase epitaxy (HVPE)
US20100187568A1 (en) 2009-01-28 2010-07-29 S.O.I.Tec Silicon On Insulator Technologies, S.A. Epitaxial methods and structures for forming semiconductor materials
CA2653581A1 (en) 2009-02-11 2010-08-11 Kenneth Scott Alexander Butcher Migration and plasma enhanced chemical vapour deposition
TW201108328A (en) 2009-08-21 2011-03-01 Univ Nat Central Method for fabricating a semi-polar nitride semiconductor
US8247317B2 (en) 2009-09-16 2012-08-21 Applied Materials, Inc. Methods of solid phase recrystallization of thin film using pulse train annealing method
JP5365454B2 (ja) 2009-09-30 2013-12-11 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
EP2529394A4 (en) 2010-01-27 2017-11-15 Yale University Conductivity based selective etch for gan devices and applications thereof
DE102010011895B4 (de) 2010-03-18 2013-07-25 Freiberger Compound Materials Gmbh Verfahren zur Herstellung eines semipolaren Gruppe III-Nitrid-Kristalls, Substrat, freistehendes semipolares Substrat und Verwendung der Substrate
US20110244663A1 (en) 2010-04-01 2011-10-06 Applied Materials, Inc. Forming a compound-nitride structure that includes a nucleation layer
US20110254134A1 (en) 2010-04-19 2011-10-20 Theeradetch Detchprohm Method of Group III Metal - Nitride Material Growth Using Metal Organic Vapor Phase Epitaxy
US8189639B2 (en) 2010-05-28 2012-05-29 Corning Incorporated GaN-based laser diodes with misfit dislocations displaced from the active region
US8372671B2 (en) 2010-06-21 2013-02-12 Micron Technology, Inc. Solid state devices with semi-polar facets and associated methods of manufacturing
US20120025195A1 (en) 2010-07-28 2012-02-02 Massachusetts Institute Of Technology Confined Lateral Growth of Crystalline Material
TWI416762B (zh) 2010-08-23 2013-11-21 Univ Nat Sun Yat Sen 同質異相量子井
JP5778914B2 (ja) 2010-11-04 2015-09-16 キヤノン株式会社 電気機械変換装置の製造方法
KR101789592B1 (ko) 2010-11-08 2017-10-25 삼성전자주식회사 반도체 소자의 제조 방법
US8482103B2 (en) 2010-12-09 2013-07-09 Industrial Technology Research Institute Nitride semiconductor template and fabricating method thereof
JP2012184144A (ja) 2011-03-07 2012-09-27 Tokuyama Corp 窒化ガリウム結晶積層基板及びその製造方法
US8252684B1 (en) 2011-05-30 2012-08-28 Nanya Technology Corp. Method of forming a trench by a silicon-containing mask
US8648414B2 (en) 2011-07-01 2014-02-11 Micron Technology, Inc. Semiconductor structures including bodies of semiconductor material, devices including such structures and related methods
US20130029472A1 (en) 2011-07-26 2013-01-31 Samsung Corning Precision Materials Co., Ltd. GaN BONDED SUBSTRATE AND METHOD OF MANUFACTURING GaN BONDED SUBSTRATE
WO2013158210A2 (en) 2012-02-17 2013-10-24 Yale University Heterogeneous material integration through guided lateral growth
CA2814578A1 (en) 2012-04-24 2013-10-24 The Royal Institution For The Advancement Of Learning/Mcgill University Method and system for optical receivers
WO2014144698A2 (en) 2013-03-15 2014-09-18 Yale University Large-area, laterally-grown epitaxial semiconductor layers
WO2015160909A1 (en) 2014-04-16 2015-10-22 Yale University Method of obtaining planar semipolar gallium nitride surfaces

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001034877A1 (en) * 1999-11-10 2001-05-17 Memc Electronic Materials, Inc. Alkaline etching solution and process for etching semiconductor wafers
US20120098102A1 (en) * 2005-05-31 2012-04-26 Japan Science And Technology Agency Defect reduction of non-polar and semi-polar iii-nitrides with sidewall lateral epitaxial overgrowth (sleo)
US20130256697A1 (en) * 2010-12-26 2013-10-03 Azzurro Semiconductors Ag Group-iii-nitride based layer structure and semiconductor device
US20120286241A1 (en) * 2011-05-13 2012-11-15 The Regents Of The University Of California SUPPRESSION OF INCLINED DEFECT FORMATION AND INCREASE IN CRITICAL THICKNESS BY SILICON DOPING ON NON-C-PLANE (Al,Ga,In)N
KR20130037265A (ko) * 2011-10-06 2013-04-16 한국광기술원 적층결함이 제거된 ⅲ족 질화물 기판의 제조방법
KR20130087429A (ko) * 2012-01-27 2013-08-06 한국광기술원 적층결함이 제거된 반분극 질화물 소자의 제조방법
US20150093318A1 (en) * 2012-03-30 2015-04-02 Mitsubishi Chemical Corporation Periodic table group 13 metal nitride crystals and method for manufacturing periodic table group 13 metal nitride crystals
JP2014118323A (ja) * 2012-12-17 2014-06-30 Mitsubishi Chemicals Corp 周期表第１３族金属窒化物半導体結晶の製造方法及び周期表第１３族金属窒化物半導体結晶
WO2015160903A1 (en) * 2014-04-16 2015-10-22 Yale University Nitrogen-polar semipolar gan layers and devices on sapphire substrates

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110335924A (zh) * 2019-06-24 2019-10-15 南京大学 具有非极性、半极性面的图形蓝宝石衬底、可见光通信光源及其制备方法
CN111948235A (zh) * 2020-08-07 2020-11-17 广西大学 测量半极性面ⅲ族氮化物薄膜缺陷密度的方法及其应用

Also Published As

Publication number Publication date
WO2018031876A1 (en) 2018-02-15
TW201810383A (zh) 2018-03-16
KR20190038639A (ko) 2019-04-08
JP2019531245A (ja) 2019-10-31
US10896818B2 (en) 2021-01-19
US20190228969A1 (en) 2019-07-25

Similar Documents

Publication Publication Date Title
CN109564850A (zh) 通过在生长期间消除氮极性小面而在异质衬底上生长的无堆垛层错的半极性和非极性gan
US9978845B2 (en) Method of obtaining planar semipolar gallium nitride surfaces
US9444007B2 (en) Nanopyramid sized opto-electronic structure and method for manufacturing of same
US9978589B2 (en) Nitrogen-polar semipolar and gallium-polar semipolar GaN layers and devices on sapphire substrates
KR101374090B1 (ko) 에피택시 방법들과 그 방법들에 의하여 성장된 템플릿들
TWI445054B (zh) 藉由氫化物汽相磊晶術生長減少差排密度之非極性氮化鎵
KR101038069B1 (ko) 에피택셜 측방향 과도성장 질화갈륨 템플릿 상에 성장된 산화아연막의 방법
EP2389693B1 (en) Light emitting diode device and method for manufacturing the same
KR20020071787A (ko) Ⅲ-ⅴ족 화합물 반도체 결정 구조, 이를 포함한 반도체소자, 및 이의 에피택셜 성장 방법
TWI521733B (zh) 用以產生含鎵三族氮化物半導體之方法
CN109103303A (zh) 一种发光二极管外延片的制备方法及发光二极管外延片
SG173524A1 (en) Epitaxial methods and structures for forming semiconductor materials
US20190157069A1 (en) Semipolar amd nonpolar light-emitting devices
US20210175077A1 (en) Semipolar or nonpolar group iii-nitride substrates
Tu et al. Improved output power of InGaN LEDs by lateral overgrowth on Si-implanted n-GaN surface to form air gaps
KR20130135440A (ko) 마스크 패턴을 삽입한 고품질 반도체 소자용 기판의 제조 방법
Wan et al. Microstructural characteristization of InGaN/GaN epitaxial Layers with Pt nanoclusters grown by using MOCVD on c-plane sapphire substrates
JP2004031880A (ja) 窒化ガリウム系化合物半導体装置
Han Growth of gallium nitride layers with very low threading dislocation densities

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190402

WD01 Invention patent application deemed withdrawn after publication