TWI728364B - 氮化鎵異質整合於矽基板之半導體結構及其製造方法 - Google Patents

氮化鎵異質整合於矽基板之半導體結構及其製造方法 Download PDF

Info

Publication number
TWI728364B
TWI728364B TW108117447A TW108117447A TWI728364B TW I728364 B TWI728364 B TW I728364B TW 108117447 A TW108117447 A TW 108117447A TW 108117447 A TW108117447 A TW 108117447A TW I728364 B TWI728364 B TW I728364B
Authority
TW
Taiwan
Prior art keywords
gallium nitride
silicon substrate
silicon
layer
semiconductor structure
Prior art date
Application number
TW108117447A
Other languages
English (en)
Other versions
TW202044494A (zh
Inventor
張翼
莊絜晰
林雨潔
Original Assignee
國立陽明交通大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立陽明交通大學 filed Critical 國立陽明交通大學
Priority to TW108117447A priority Critical patent/TWI728364B/zh
Priority to CN201910456914.1A priority patent/CN110289206A/zh
Priority to JP2019123178A priority patent/JP6804778B2/ja
Priority to US16/519,418 priority patent/US20200373153A1/en
Publication of TW202044494A publication Critical patent/TW202044494A/zh
Priority to US17/116,585 priority patent/US11342179B2/en
Application granted granted Critical
Publication of TWI728364B publication Critical patent/TWI728364B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一種氮化鎵異質整合於矽基板之半導體結構及其製造方法，乃於矽（100）基板上製作百奈米級孔洞，再利用濕蝕刻使矽基板之（111）晶面暴露，並以此（111）晶面作為氮化鋁緩衝層和氮化鎵的成核表面，且在氮化鎵成長時同時通入矽烷以調控矽原子於氮化鎵中的摻雜濃度，從而獲得理想之氮化鎵異質整合於矽基板之半導體結構，藉以應用於矽金屬氧化物半導體場效應電晶體元件，解決因元件持續微縮所產生之崩潰問題。

Description

氮化鎵異質整合於矽基板之半導體結構及其製造方法
本發明係關於一種氮化鎵磊晶生長技術，特別是有關於一種氮化鎵異質整合於矽基板之半導體結構及其製造方法。
三五族化合物半導體－氮化鎵（GaN）材料展示了許多優異的物理特性，例如：高崩潰電壓、寬能隙、高電子飄移速度等等，適合應用於高電流、高耐壓之電子元件。在現有技術中，在藍寶石或碳化矽基板上製備氮化鎵材料的方法已為眾所周知，但是使用這些基板來生長氮化鎵材料的成本較為昂貴。如果以矽基板來做為氮化鎵磊晶層的基板，不僅能減少製造成本，還可降低元件的驅動電壓，提昇散熱效率，增加元件的功率特性。
近年來，將氮化鎵成長在矽基板上的異質整合技術，其未來的發展的潛力無窮，將可大幅提高氮化鎵元件的競爭力與應用範圍。然而，在矽基板上的磊晶技術還有尚待突破的瓶頸；在矽基板上形成氮化鎵磊晶層時，由於氮化鎵與矽基板兩者的晶格常數和熱膨脹係數之差異過大，氮化鎵矽半導體層內容易存在大量的晶體缺陷，導致氮化鎵矽半導體元件的特性下降。
因此，針對上述先前技術之缺失，有需要尋求一種氮化鎵異質整合於矽基板之半導體結構及其製造方法，來改善氮化鎵的磊晶品質，以促進氮化鎵矽半導體技術的可擴展性之提昇。
本發明的主要目的在於提供一種氮化鎵異質整合於矽基板之半導體結構及其製造方法，將氮化鎵磊晶層選擇性成長（SAG）於具有（111）晶面的矽基板，可減少氮化鎵磊晶層之差排缺陷，有效改善在矽基板上成長氮化鎵的磊晶品質，而在成長氮化鎵的同時使矽原子摻雜於其中，以實現異質整合氮化鎵於矽製程中，藉以應用於矽金屬氧化物半導體場效電晶體元件，可解決因為元件持續微縮所產生之崩潰問題。
為了實現上述目的，本發明提出一種氮化鎵異質整合於矽基板之半導體結構，其包含具有（100）晶面之主表面的矽基板，在主表面上形成有氧化層，且通過氧化層於矽基板中形成有百奈米級孔洞，此百奈米級孔洞的壁面是由一側壁和在側壁之下延伸的一傾斜表面所構成，而側壁形成有氮化層，傾斜表面具有矽基板之（111）晶面。氮化鋁緩衝層形成於百奈米級孔洞之傾斜表面上。矽摻雜的氮化鎵磊晶層形成於百奈米級孔洞內並位於氮化鋁緩衝層上。
另外，本發明也提出一種氮化鎵異質整合於矽基板之半導體結構的製造方法，其步驟是先提供一矽基板，矽基板具有（100）晶面的主表面，在主表面成長氧化層；將氧化層進行圖案化以作為硬遮罩，利用反應離子蝕刻方式於矽基板中形成百奈米級孔洞；使用電漿化學氣相沉積方式於百奈米級孔洞內成長氮化層，再利用感應耦合型電漿蝕刻方式移除百奈米級孔洞底壁之氮化層而暴露矽基板之（100）晶面，並留下百奈米級孔洞側壁之氮化層；再使用側壁之氮化層作為阻擋層，利用濕蝕刻方式蝕刻百奈米級孔洞底壁所暴露的矽基板，直至暴露出具有（111）晶面的傾斜表面；然後，使用有機金屬化學氣相沉積方式於百奈米級孔洞中成長氮化鋁緩衝層，再成長氮化鎵磊晶層，同時進行矽摻雜，以獲得矽摻雜的氮化鎵磊晶層。
根據本發明所提供的氮化鎵異質整合於矽基板之半導體結構及其製造方法，相較於傳統的整面磊晶，使用選擇性成長（SAG）技術能夠得到較高的結晶性，這是由於當氮化鎵選擇性成長在設計的百奈米級孔洞區域時，其差排（dislocaiton）將會終結於側壁，且能有效的控制氮化鎵磊晶層之尺寸與形狀。再者，本發明使用濕蝕刻於矽基板製造矽（111）晶面，其提供了氮化鋁緩衝層和氮化鎵磊晶層較佳的成核晶面，促使由矽（111）晶面開始生長的六方晶體氮化鎵合併後，可以獲得立方晶體氮化鎵。另外，在成長氮化鎵同時進行矽原子之摻雜，藉由調控摻雜比例可以進一步獲得理想之氮化鎵矽半導體結構，以控制垂直漏電流。
底下藉由具體實施例配合所附的圖式詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
本發明主要提供一種氮化鎵異質整合於矽基板之半導體結構及其製造方法，其適用於高頻率與高功率之氮化鎵/矽異質接面電晶體技術。
請參照第1A圖～第1F圖，為本發明實施例提供的氮化鎵異質整合於矽基板之半導體結構的製造方法中對應各步驟的剖視結構圖。此製造方法包括以下步驟：
首先，如第1A圖所示，提供一矽基板10，此矽基板10具有（100）晶面的主表面11，利用熱氧化程序，於氧化擴散系統中在矽基板10之主表面11成長一層預定厚度之氧化層20；具體而言，此氧化層20為氧化矽（SiO2 ），氧化層20的厚度為100奈米。
如第1B圖所示，設計奈米孔洞圖案，使用電子束微影技術（electron beam  Lithography）將氧化層20進行圖案化，以使用此氧化層20作為硬遮罩（hard mask），再利用反應離子蝕刻（Reactive-ion etching，RIE）方式於矽基板10中形成百奈米級孔洞30。
在本發明之實施例中，百奈米級孔洞30是穿過100奈米之氧化層20並延伸至矽基板10中，此步驟中，百奈米級孔洞30於矽基板10中的深度約為250奈米；實際應用上，百奈米級孔洞30於矽基板10中的深度可介於250-700奈米的範圍。
如第1C圖，使用電漿化學氣相沉積（Plasma enhanced chemical vapor deposition，PECVD）方式於百奈米級孔洞30的壁面成長一層預定厚度之氮化層40；具體而言，此氮化層40為氮化矽（SiNx），氮化層40的厚度為200奈米。
再如第1D圖所示，利用感應耦合型電漿（Inductively coupled plasma，ICP）蝕刻方式移除百奈米級孔洞30底壁31之氮化層40，使暴露下方之矽基板10之（100）晶面，並留下百奈米級孔洞30側壁（sidewall）32之氮化層40。
接著，如第1E圖所示，使用側壁32之氮化層40作為阻擋層，利用氫氧化鉀（KOH）作為蝕刻液，加熱至80℃，時間持續110秒，濕蝕刻由百奈米級孔洞30底壁31所暴露的矽基板10之（100）晶面，直至暴露出具有矽基板30之（111）晶面的傾斜表面12。
此步驟中，將第1D圖中的百奈米級孔洞30的底壁31往下侵蝕出一V形槽，前述有關百奈米級孔洞30於矽基板10中的深度需進一步定義為百奈米級孔洞30之側壁32於矽基板10中的長度，其介於250-700奈米的範圍，並不涵蓋V形槽的部份。
如第1F圖所示，再使用有機金屬化學氣相沉積（MOCVD）方式於百奈米級孔洞30中成長氮化鋁（AlN）緩衝層50，再成長氮化鎵（GaN）磊晶層60，並同時進行矽摻雜；具體而言，矽摻雜的方法是於氮化鎵磊晶層60成長時藉由引入以矽烷（Sillane，SiH4）稀釋於氫氣中所形成的摻雜氣體，來增加並控制矽原子於氮化鎵磊晶層60中之摻雜濃度，藉以獲得一理想之矽摻雜的氮化鎵磊晶層60。
如圖所示，根據本發明之實施例所揭露之氮化鎵異質整合於矽基板之半導體結構，於矽基板10具有（100）晶面之主表面11上形成有氧化層20，並通過氧化層20於矽基板10中形成有百奈米級孔洞30，此百奈米級孔洞30的壁面是由側壁32和連接於側壁32並由側壁32往下延伸之傾斜表面12所構成；其中，側壁32表面覆蓋有氮化層40，傾斜表面12乃具有矽基板10之（111）晶面。而氮化鋁緩衝層50形成於百奈米孔洞30之傾斜表面12上，矽摻雜的氮化鎵磊晶層60則形成於百奈米級孔洞30內並位於氮化鋁緩衝層50上。
在本發明之實施例中，百奈米級孔洞30的側壁32大略垂直於矽基板10之（100）晶面的主表面11，側壁32底部所連接的傾斜表面12構成一V形槽；就未涵蓋V形槽的情況下，百奈米級孔洞30的側壁32長度包括氧化層20的厚度約100奈米以及百奈米孔洞30位於矽基板10中的深度約250-700奈米，故總共約為350-800奈米的範圍。
請參照第2圖，其顯示本發明之實施例的掃描電子顯微鏡（SEM）影像。此實施例於矽基板10上形成多個百奈米級孔洞30，且每個百奈米級孔洞30於矽基板10表面呈現為大約500奈米寬和5微米（μm）長之長方形圖案。
另外，請參照第3A圖和第3B圖，其顯示本發明之實施例的穿透式電子顯微鏡（TEM）影像。在本發明之實施例中，於矽（100）基板上利用濕蝕刻製造矽（100）基板的（111）晶面，其提供了氮化鋁緩衝層和氮化鎵磊晶層較佳的成核晶面，當兩側壁所成長的六方晶體氮化鎵合併可以獲得立方晶體氮化鎵。如第3A圖所示，百奈米級孔洞底部中央為高度晶格缺陷區域A3，兩側壁至表面部位則成長為高度結晶區域A1、A2和A，經由繞射圖樣分析，如第3B圖所示，其為第3A圖中高度結晶區域A處的局部放大圖，可發現單晶之六方晶體氮化鎵（h-GaN）可由（111）晶面上方開始成長，當於百奈米級孔洞中間合併時，可獲得立方晶體氮化鎵（c-GaN）。
請參閱第4A圖和第4B圖，分別顯示六方晶體氮化鎵（h-GaN）和立方晶體氮化鎵（c-GaN）的電子繞射圖。
此外，請參照第5A至5C圖，其顯示本發明之具有不同的矽摻雜濃度的矽摻雜氮化鎵磊晶層之示意圖；如圖所示，黑色區域表示為高摻雜，斜線區域表示低摻雜，白色區域表示未摻雜；就其摻雜或未摻雜區域之厚度範圍，具體而言，第5A圖為100奈米高摻雜/1000奈米未摻雜，第5B圖為100奈米高摻雜/500奈米低摻雜/500奈米未摻雜，第5C圖為100奈米高摻雜/750奈米低摻雜/250奈米未摻雜。同時，請參照第6圖，其顯示本發明之具有不同的矽摻雜濃度之矽摻雜氮化鎵磊晶層的漏電流量測結果；如圖所示之三條曲線由下而上依序代表第5A圖、第5B圖和第5C圖之矽摻雜氮化鎵磊晶層的量測曲線。
量測結果顯示，本發明之實施例所揭露之氮化鎵異質整合於矽基板之半導體結構，藉由氮化鎵之高能隙材料特性加上進一步調整矽於其中之摻雜濃度，可實現低漏電流（leakage current），而獲得一理想之氮化鎵汲極（GaN drain）結構，以期未來整合於矽金屬氧化物半導體場效應電晶體（Si MOSFET）後，解決因元件持續微縮所產生之元件崩潰（breakdown）問題。
綜上所述，根據本發明所揭露的氮化鎵異質整合於矽基板之半導體結構及其製造方法，利用有機金屬化學氣相沉積將氮化鎵磊晶層選擇性成長在矽（100）基板上設計的百奈米級孔洞中，此百奈米級孔洞暴露出矽基板的（111）晶面來作為成核晶面，其結晶過程的晶格差排（dislocaiton）將會終結於百奈米級孔洞之側壁，而兩側壁所成長的六方晶體氮化鎵於中間合併後，可獲得高結晶度的立方晶體氮化鎵，此選擇性成長技術也能有效的控制及設計氮化鎵磊晶層之尺寸與形狀。
再者，本發明於選擇性成長氮化鎵磊晶層的同時摻雜矽原子，而調控摻雜比例可以控制垂直漏電流，得以獲得理想之氮化鎵汲極結構，藉以能夠應用於異質整合寬能隙氮化鎵汲極於矽金屬氧化物半導體場效應電晶體元件中，有利於用來提升半導體結構的臨界電壓值，具高電流及高轉導值，降低元件待機時之功耗以及提供數位邏輯電路之應用，可以符合未來氮化鎵元件應用之需求。
以上所述之實施例僅係為說明本發明之技術思想及特點，其目的在使熟習此項技藝之人士能夠瞭解本發明之內容並據以實施，當不能以之限定本發明之專利範圍，即大凡依本發明所揭示之精神所作之均等變化或修飾，仍應涵蓋在本發明之專利範圍內。
10:矽基板 11:主表面 12:傾斜表面 20:氧化層 30:百奈米級孔洞 31:底壁 32:側壁 40:氮化層 50:氮化鋁緩衝層 60:氮化鎵磊晶層 A:高度結晶區域 A1:高度結晶區域 A2:高度結晶區域 A3:高度晶格缺陷區域
第1A圖～第1F圖為本發明實施例提供的氮化鎵異質整合於矽基板之半導體結構的製造方法中對應各步驟的剖視結構圖。 第2圖為本發明之實施例的掃描電子顯微鏡（SEM）影像。 第3A圖和第3B圖分別為本發明之實施例的穿透式電子顯微鏡（TEM）影像及其局部放大圖。 第4A圖和第4B圖分別為六方晶體氮化鎵（h-GaN）和立方晶體氮化鎵（c-GaN）的電子繞射圖。 第5A至5C圖分別為本發明中具有不同的矽摻雜濃度之矽摻雜氮化鎵磊晶層的示意圖。 第6圖為本發明中具有不同的矽摻雜濃度之矽摻雜氮化鎵磊晶層的漏電流量測結果。
10:矽基板
12:傾斜表面
20:氧化層
30:百奈米級孔洞
32:側壁
40:氮化層
50:氮化鋁緩衝層
60:氮化鎵磊晶層

Claims (9)

  1. 一種氮化鎵異質整合於矽基板之半導體結構，包含：一矽基板，具有(100)晶面之一主表面，該主表面上形成有一氧化層，並通過該氧化層於該矽基板中形成有一百奈米級孔洞，該百奈米級孔洞的壁面是由一側壁和在該側壁之下延伸的一傾斜表面所構成，該側壁形成有一氮化層，該傾斜表面具有該矽基板之(111)晶面，該側壁係垂直於該(100)晶面之主表面，且該側壁於該矽基板中的長度為250-700奈米；一氮化鋁緩衝層，形成於該百奈米級孔洞之該傾斜表面上；以及一矽摻雜的氮化鎵磊晶層，形成於該百奈米級孔洞內並位於該氮化鋁緩衝層上。
  2. 如請求項1所述之氮化鎵異質整合於矽基板之半導體結構，其中該氧化層的厚度為100奈米。
  3. 如請求項1所述之氮化鎵異質整合於矽基板之半導體結構，其中該矽摻雜的氮化鎵磊晶層包含立方晶體氮化鎵。
  4. 一種氮化鎵異質整合於矽基板之半導體結構的製造方法，包含下列步驟：提供一矽基板，該矽基板具有(100)晶面的一主表面，在該主表面成長一氧化層；將該氧化層進行圖案化以作為硬遮罩，利用反應離子蝕刻方式於該矽基板中形成一百奈米級孔洞；使用電漿化學氣相沉積方式於該百奈米級孔洞內成長一氮化層，再利用感應耦合型電漿蝕刻方式移除該百奈米級孔洞底壁之該氮化層而暴露該矽基板之(100)晶面，並留下該百奈米級孔洞側壁之 該氮化層，該百奈米級孔洞之該側壁於該矽基板中的長度為250-700奈米，且該側壁係垂直於該(100)晶面之主表面；使用該側壁之該氮化層作為阻擋層，利用濕蝕刻方式蝕刻該百奈米級孔洞底壁所暴露的該矽基板，直至暴露出具有(111)晶面的一傾斜表面；以及使用有機金屬化學氣相沉積方式於該百奈米級孔洞中成長一氮化鋁緩衝層，再成長一氮化鎵磊晶層，同時進行矽摻雜，以獲得一矽摻雜的氮化鎵磊晶層。
  5. 如請求項4所述之氮化鎵異質整合於矽基板之半導體結構的製造方法，其中該氧化層係藉由熱氧化方式成長於該矽基板。
  6. 如請求項4所述之氮化鎵異質整合於矽基板之半導體結構的製造方法，其中該氧化層的厚度為100奈米。
  7. 如請求項4所述之氮化鎵異質整合於矽基板之半導體結構的製造方法，其中該濕蝕刻方式係使用氫氧化鉀作為蝕刻液，並加熱至80℃進行蝕刻。
  8. 如請求項4所述之氮化鎵異質整合於矽基板之半導體結構的製造方法，其中該矽摻雜的氮化鎵磊晶層包含立方晶體氮化鎵。
  9. 如請求項4所述之氮化鎵異質整合於矽基板之半導體結構的製造方法，其中該矽摻雜的步驟，係於該氮化鎵磊晶層成長時藉由引入矽烷之摻雜氣體，來增加並控制矽原子於該氮化鎵磊晶層中之摻雜濃度。
TW108117447A 2019-05-21 2019-05-21 氮化鎵異質整合於矽基板之半導體結構及其製造方法 TWI728364B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW108117447A TWI728364B (zh) 2019-05-21 2019-05-21 氮化鎵異質整合於矽基板之半導體結構及其製造方法
CN201910456914.1A CN110289206A (zh) 2019-05-21 2019-05-29 氮化镓异质整合在硅基板的半导体结构及其制造方法
JP2019123178A JP6804778B2 (ja) 2019-05-21 2019-07-01 シリコン基板に窒化ガリウムをヘテロ統合した半導体構造、及びその製造方法
US16/519,418 US20200373153A1 (en) 2019-05-21 2019-07-23 SEMICONDUCTOR STRUCTURE HAVING A Si SUBSTRATE HETEROINTEGRATED WITH GaN AND METHOD FOR FABRICATING THE SAME
US17/116,585 US11342179B2 (en) 2019-05-21 2020-12-09 Semiconductor structure having a Si substrate heterointegrated with GaN and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108117447A TWI728364B (zh) 2019-05-21 2019-05-21 氮化鎵異質整合於矽基板之半導體結構及其製造方法

Publications (2)

Publication Number Publication Date
TW202044494A TW202044494A (zh) 2020-12-01
TWI728364B true TWI728364B (zh) 2021-05-21

Family

ID=68002832

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108117447A TWI728364B (zh) 2019-05-21 2019-05-21 氮化鎵異質整合於矽基板之半導體結構及其製造方法

Country Status (4)

Country Link
US (2) US20200373153A1 (zh)
JP (1) JP6804778B2 (zh)
CN (1) CN110289206A (zh)
TW (1) TWI728364B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI715311B (zh) * 2019-11-26 2021-01-01 國立交通大學 具有寬能隙三五族汲極之金屬氧化物矽半導體場效電晶體及其製造方法
CN113764433A (zh) * 2020-06-02 2021-12-07 合晶科技股份有限公司 半导体基板及其形成方法
US20230299236A1 (en) * 2022-03-15 2023-09-21 Applied Materials, Inc. SUBSTRATE PROCESSING FOR GaN GROWTH

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW550633B (en) * 2001-04-03 2003-09-01 Mitsubishi Heavy Ind Ltd Method for manufacturing semiconductor device
CN101300663A (zh) * 2005-05-17 2008-11-05 琥珀波系统公司 具有降低了的位错缺陷密度的晶格失配的半导体结构和相关的器件制造方法
TW201542892A (zh) * 2014-01-31 2015-11-16 Tokyo Electron Ltd 氮化鎵系結晶之成長方法及熱處理裝置
US20170207307A1 (en) * 2014-01-23 2017-07-20 Intel Corporation Iii-n devices in si trenches
TW201904087A (zh) * 2014-09-03 2019-01-16 晶元光電股份有限公司 發光元件及其製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5084409A (en) * 1990-06-26 1992-01-28 Texas Instruments Incorporated Method for patterned heteroepitaxial growth
US6245144B1 (en) 1999-12-06 2001-06-12 Lucent Technologies Inc. Doping control in selective area growth (SAG) of InP epitaxy in the fabrication of solid state semiconductor lasers
JP4206629B2 (ja) * 2000-10-04 2009-01-14 パナソニック株式会社 半導体装置の製造方法および半導体装置ならびに半導体基板の製造方法
US6635901B2 (en) 2000-12-15 2003-10-21 Nobuhiko Sawaki Semiconductor device including an InGaAIN layer
JP3884969B2 (ja) * 2002-02-15 2007-02-21 宣彦 澤木 半導体発光素子およびその製造方法
EP2937896B1 (en) * 2005-06-02 2022-05-04 The Board of Trustees of the University of Illinois Method of transfering a printable semiconductor element
US20100072515A1 (en) * 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
JP2010118616A (ja) * 2008-11-14 2010-05-27 Seiko Epson Corp 半導体基板の製造方法、半導体基板
SG169921A1 (en) * 2009-09-18 2011-04-29 Taiwan Semiconductor Mfg Improved fabrication and structures of crystalline material
JP5277270B2 (ja) * 2010-07-08 2013-08-28 学校法人立命館 結晶成長方法および半導体素子
US9601583B2 (en) * 2014-07-15 2017-03-21 Armonk Business Machines Corporation Hetero-integration of III-N material on silicon
FR3037711A1 (fr) * 2015-06-18 2016-12-23 Commissariat Energie Atomique Procede permettant d'obtenir sur un substrat cristallin une couche semi-polaire de nitrure obtenu avec l'un au moins parmi les materiaux suivants : gallium (ga), indium (in) et aluminium (al)
FR3048002B1 (fr) * 2016-02-22 2021-07-02 Commissariat Energie Atomique Procede permettant d'obtenir sur un substrat cristallin une couche semi-polaire de nitrure
WO2018031876A1 (en) * 2016-08-12 2018-02-15 Yale University Stacking fault-free semipolar and nonpolar gan grown on foreign substrates by eliminating the nitrogen polar facets during the growth
CN106549038B (zh) * 2016-12-09 2019-08-02 宁波海特创电控有限公司 一种垂直结构的氮化镓异质结hemt
US10163628B1 (en) * 2017-05-31 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Lattice-mismatched semiconductor substrates with defect reduction

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW550633B (en) * 2001-04-03 2003-09-01 Mitsubishi Heavy Ind Ltd Method for manufacturing semiconductor device
CN101300663A (zh) * 2005-05-17 2008-11-05 琥珀波系统公司 具有降低了的位错缺陷密度的晶格失配的半导体结构和相关的器件制造方法
US20170207307A1 (en) * 2014-01-23 2017-07-20 Intel Corporation Iii-n devices in si trenches
TW201542892A (zh) * 2014-01-31 2015-11-16 Tokyo Electron Ltd 氮化鎵系結晶之成長方法及熱處理裝置
TW201904087A (zh) * 2014-09-03 2019-01-16 晶元光電股份有限公司 發光元件及其製造方法

Also Published As

Publication number Publication date
JP2020191434A (ja) 2020-11-26
JP6804778B2 (ja) 2020-12-23
TW202044494A (zh) 2020-12-01
US20200373153A1 (en) 2020-11-26
CN110289206A (zh) 2019-09-27
US20210118670A1 (en) 2021-04-22
US11342179B2 (en) 2022-05-24

Similar Documents

Publication Publication Date Title
TWI728364B (zh) 氮化鎵異質整合於矽基板之半導體結構及其製造方法
TWI440174B (zh) 半導體裝置及其製造方法
US11342442B2 (en) Semiconductor product comprising a heteroepitaxial layer grown on a seed area of a nanostructured pedestal
US10797148B2 (en) III-V semiconductor layers, III-V semiconductor devices and methods of manufacturing thereof
TWI715311B (zh) 具有寬能隙三五族汲極之金屬氧化物矽半導體場效電晶體及其製造方法
CN102024768A (zh) 半导体装置及半导体结构的制造方法
US9496343B2 (en) Secondary use of aspect ratio trapping holes as eDRAM structure
TWI765396B (zh) 超薄鰭式結構及其形成方法
US9786497B2 (en) Double aspect ratio trapping
KR101256465B1 (ko) 질화물계 반도체 소자 및 그 제조 방법
KR101345897B1 (ko) 하니콤 헤테로에피택시를 구비한 반도체장치
US20230010039A1 (en) Semiconductor Structure
CN115347037A (zh) 半导体外延结构及其制备方法
CN113496882A (zh) 碳化硅栅极氧化层迁移率改善的制作方法
CN113496884A (zh) 碳化硅基板的底部氧化层增厚的制作方法
JP2018006410A (ja) Ｉｉｉ−ｖ族化合物の微細構造形成方法