TW201542892A - 氮化鎵系結晶之成長方法及熱處理裝置 - Google Patents

氮化鎵系結晶之成長方法及熱處理裝置 Download PDF

Info

Publication number
TW201542892A
TW201542892A TW104102619A TW104102619A TW201542892A TW 201542892 A TW201542892 A TW 201542892A TW 104102619 A TW104102619 A TW 104102619A TW 104102619 A TW104102619 A TW 104102619A TW 201542892 A TW201542892 A TW 201542892A
Authority
TW
Taiwan
Prior art keywords
gas
crystal
gallium nitride
substrate
gan
Prior art date
Application number
TW104102619A
Other languages
English (en)
Other versions
TWI592526B (zh
Inventor
Kota Umezawa
Yosuke Watanabe
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201542892A publication Critical patent/TW201542892A/zh
Application granted granted Critical
Publication of TWI592526B publication Critical patent/TWI592526B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明提供一種氮化鎵系結晶之成長方法，包含如下步驟：成膜步驟，於矽基板上以350℃以上700℃以下的成膜溫度將含有氮化鋁或氧化鋁之中間層成膜；使結晶核分布的步驟，在含氨或氧之環境氣體中將該矽基板及該中間層加熱，使該中間層所含有的氮化鋁或氧化鋁之結晶核於該矽基板上分布；以及使結晶成長的步驟，以分布在該矽基板上之該結晶核為起點而使氮化鎵系結晶於該矽基板上成長。

Description

氮化鎵系結晶之成長方法及熱處理裝置
本發明之實施形態，係關於一種氮化鎵系結晶之成長方法及熱處理裝置。
作為發光裝置等半導體裝置之構成材料，已知有氮化鎵（GaN）。一般而言，為了使GaN系結晶成長，使用藍寶石基板作為當作基底的基板。例如，第1習知例中已知如下方法：對反應管內供給三甲基鎵（TMGa）氣體及氮（N）氣體，於在反應管內加熱的藍寶石基板上使此等氣體反應，藉而於藍寶石基板上形成GaN結晶層。
此外，為了低價地製造大面積的GaN系半導體裝置，吾人考慮使GaN系結晶於矽（Si）基板上成長。然則，由於Si與GaN反應性高，若使GaN系結晶直接於矽基板上成長則發生回熔蝕刻反應，此一結果，變得難以在矽基板上使良質的GaN結晶成長。為了解決此等問題，已知一種技術：藉由將與Si及GaN雙方親和性皆高的中間層夾設於矽基板與GaN結晶層之間，而防止回熔蝕刻發生。
例如，作為第2習知例，已知一種半導體裝置，於矽基板上依序堆疊初期緩衝區域、多層緩衝區域、及GaN單晶層。此一初期緩衝區域，包含AlN單晶層。此AlN單晶層，係使用三甲基鋁（TMA）及氨（NH3 ）作為原料氣體，在1100℃氣相沉積而藉以形成。第2習知例中之半導體裝置，藉由將AlN單晶層作為中間層夾設於矽基板與GaN單晶層之間，而防止回熔蝕刻發生。
［本發明所欲解決的問題］
第2習知例中，為了使AlN結晶化而以高的成膜溫度形成AlN單晶層。然則，為了使AlN結晶化而必須將矽基板加熱至接近熔點的溫度，亦有因加熱溫度而致使矽基板熔融之情況。因而，吾人考慮於矽基板上以低溫形成非晶質的AlN膜，並於AlN膜上使GaN單結晶成長。然則，以低溫形成AlN膜之情況，在AlN膜上使GaN之結晶成長時，有非晶質的AlN膜之一部分結晶化，而於AlN膜產生裂縫之情況。此一情況，具有因裂縫而使矽基板與GaN反應而發生回熔蝕刻的可能性。
本發明之實施形態，提供一種在使氮化鎵系結晶於矽基板上成長時可抑制回熔蝕刻發生的氮化鎵系結晶之成長方法、及熱處理裝置。 ［解決問題之技術手段］
本發明之一態樣中，提供一種氮化鎵系結晶之成長方法。該方法包含如下步驟：（a）成膜步驟，於矽基板上以350℃以上700℃以下的成膜溫度將含有氮化鋁或氧化鋁之中間層成膜；（b）使結晶核分布的步驟，在含氨或氧之環境氣體中將矽基板及中間層加熱，使中間層所含有的氮化鋁或氧化鋁之結晶核於該矽基板上分布；以及（c）使結晶成長的步驟，以結晶核為起點而使氮化鎵系結晶於矽基板上成長。
本發明之一態樣的熱處理裝置，具備：處理容器；氣體供給部，對處理容器內供給氣體；加熱部，供將收納於處理容器內的被處理體加熱所用；以及控制部，控制氣體供給部及加熱部；控制部以下述方式控制氣體供給部及加熱部：對處理容器內供給含鋁之氣體、及含氮或氧之氣體，將被處理體加熱至350℃以上700℃以下的溫度；對處理容器內供給含氨或氧之氣體，將被處理體加熱；對處理容器內供給含鎵之氣體及含氮之氣體，將被處理體加熱。
以下，參考附圖而對各種實施形態詳細地說明。另，對於各附圖中相同或相當之部分賦予同一符號。在下述詳細說明中，給予大量具體細節俾能夠充分理解本發明。然而，應明白即便不具有此等詳細說明，所屬技術領域中具有通常知識者仍可獲得本發明。其他例子中，為了避免不易理解各種實施形態，並未對習知之方法、程序、系統與構成要素詳加表示。
圖1為，顯示一實施形態的氮化鎵系結晶之成長方法的流程圖。圖1所示之方法M1，例如可使用在發光裝置或功率裝置等的製造上，包含步驟S1～步驟S4。
以下，對於可使用在圖1所示之方法M1的實施中之熱處理裝置1加以說明。圖2為，概略顯示另一實施形態之熱處理裝置1的剖面圖。如圖2所示，熱處理裝置1，具備外管10、內管11、晶圓支持體16、及加熱部20。
外管10，例如以石英玻璃構成，呈上方封閉之圓筒形狀。於外管10之下部設置開口。在外管10的側壁之下端，連接以包圍外管10之開口的方式延伸之凸緣10f。凸緣10f，藉由固定治具12而固定在底板13。
內管11，收納於外管10內。內管11，作為收納被處理體W的處理容器而利用。內管11，例如以石英玻璃構成，呈上方封閉之圓筒形狀。於內管11之下部設置開口。在內管11之側面，形成與外管10連通的孔或狹縫（未圖示）。此外，於內管11之側面的一部分設置擴張部11a，該側面往外側突出。於內管11之下端，連接沿著上下方向，即沿著內管11的長邊方向延伸之凸緣11f。凸緣11f，藉由固定環71固定於凸緣10f。藉此，將內管11對外管10固定。內管11，可通過設置於外管10之下部的開口插入至外管10內。
晶圓支持體16，收納於內管11內。晶圓支持體16，在距離彼此相等之距離的位置，具有沿著內管11的圓筒軸線方向延伸之至少3根支柱16a。複數根支柱16a，各自在垂直方向中以略等間隔形成缺口（未圖示）。晶圓支持體16，藉由將被處理體W插入形成在複數根支柱16a的缺口，而於圓筒軸線方向以略等間隔支持被處理體W。一實施形態中，晶圓支持體16可支持117片被處理體W。具體而言，可將117片被處理體W中之100片被處理體W作為處理對象的被處理體W，將剩餘17片被處理體W作為虛設晶圓（Dummy wafer）。作為處理對象的晶圓之100片被處理體W，使25片被處理體W為1組而將其分為4組，在分組的狀態下被支持於晶圓支持體16。虛設晶圓，在晶圓支持體16之最上部及最下部的位置分別配置各4片，並在處理對象的被處理體W之各組間分別配置各3片。另，被處理體W的片數及配置位置，並未限定於此等形態，可使其為任意片數及配置位置。
此外，晶圓支持體16，係藉由支持棒19自下方支持。支持棒19，被構成為可藉由升降裝置升降的筐體15支持。藉由以該升降裝置使筐體15升降，而可將晶圓支持體16，通過設置於內管11之下部的開口而搬入至內管11內，或自內管11搬出。在筐體15及支持棒19之上升到頂點的位置中，筐體15與外管10之凸緣10f的底面抵接，將外管10密閉。
於外管10之側面連接複數根（圖2中為4根）引導管10a～10d，使其與外管10內連通。引導管10a～10d，沿著外管10的長邊方向配置。於引導管10a～10d，分別插入氣體供給管17a～17d。氣體供給管17a～17d之一端，以與內管11內連通的方式連接內管11之擴張部11a。氣體供給管17a～17d之另一端，隔著一系列的閥群34及流量控制器群32而與氣體源群30分別連接。氣體供給管17a～17d，對內管11內的各組被處理體W分別供給來自氣體源群30的氣體。
圖3為，詳細顯示圖2所示之閥群34、流量控制器群32、及氣體源群30的圖。如圖3所示，氣體源群30，具有複數個（例如4個）氣體源30a～30d。氣體源30a～30d，分別為含鋁（Al）之氣體的氣體源、含鎵（Ga）之氣體的氣體源、含氮之氣體的氣體源、及含氧之氣體的氣體源。作為含Al之氣體，可例示三甲基鋁（TMAl）氣體。作為含鎵（Ga）之氣體，可例示三氯鎵（GaCl3 ）、三甲基鎵（TMGa）、三乙基鎵（TEGa）。作為含氮之氣體，可例示氨（NH3 ）氣體或氮（N2 ）氣體。作為含氧之氣體，可例示O2 氣體、臭氧（O3 ）氣體、或O2 及H2 的混合氣體。
流量控制器群32，具有複數個（例如4個）流量控制器32a～32d。流量控制器群32的流量控制器32a～32d，控制自對應的氣體源供給之氣體的流量。此等流量控制器32a～32d，可為質量流量控制器（MFC），亦可為流量控制系統（FCS）。閥群34，具有複數個（例如4個）閥34a～34d。複數個氣體源30a～30d，分別隔著複數個流量控制器32a～32d及複數個閥34a～34d，而與氣體供給管17a～17d各自連接。複數個氣體源30a～30d的氣體，通過氣體供給管17a～17d之一端而對內管11內噴吐。此等氣體源群30、流量控制器群32、及閥群34，作為對內管11內供給氣體之氣體供給部而利用。另，氣體供給部，可更具有氣體源30a～30d以外之氣體源。
如圖2所示，在擴張部11a與晶圓支持體16之間設置氣體擴散板11b。氣體擴散板11b，例如為以石英玻璃構成的板狀構件。在與氣體擴散板11b的氣體供給管17a～17d之一端面對的位置，分別形成貫通氣體擴散板11b之厚度方向的複數個狹縫（未圖示）。氣體擴散板11b，藉由使自複數個氣體源30a～30d起通過氣體供給管17a～17d而對內管11供給的氣體於狹縫中擴散，而提高往內管11內供給之氣體的均一性。
此外，於外管10之下部，設置排氣口14e。排氣口14e，將通過氣體供給管17a～17d及內管11之狹縫而往外管10內供給的氣體排氣。排氣口14e，隔著排氣管14而與排氣裝置36連接。排氣裝置36，具有渦輪分子泵等真空泵，可將外管10及內管11內減壓至期望的真空度為止。
加熱部20，具有圓筒部23、絕緣部24、發熱部25及蓋部26。加熱部20，供將收納於內管11內之被處理體W加熱所利用。圓筒部23，具有圓筒形狀，配置為包圍外管10之外側。圓筒部23，可配置為使外管10之設置有引導管10a～10d側的側面，較未設置有引導管10a～10d側的側面更接近圓筒部23之內周面。絕緣部24，係沿著圓筒部23之內周面設置。於絕緣部24內，配置發熱部25。發熱部25，與配置在圓筒部23之外周面的電流導入端子25a電性連接，藉由通過該電流導入端子25a自加熱器電源25b供給的電力而發熱。蓋部26，自上方覆蓋圓筒部23。此外，在圓筒部23與蓋部26之間，設置排氣口23e。排氣口23e，將以發熱部25加熱之圓筒部23內的空氣排出。
此外，一實施形態中，熱處理裝置1，可進一步具備控制部Cnt。此一控制部Cnt，為具備處理器、記憶部、輸入裝置、顯示裝置等的電腦，控制熱處理裝置1之各部。此一控制部Cnt，使用輸入裝置，操作者可為了管理熱處理裝置1而進行指令之輸入操作等，此外，藉由顯示裝置，而可將熱處理裝置1之運作狀況視覺化顯示。進一步，於控制部Cnt之記憶部，收納供將在熱處理裝置1實行之各種處理藉由處理器控制所用的控制程式、供因應處理條件而使熱處理裝置1之各部實行處理所用的程式，亦即，收納處理配方。
具體而言，控制部Cnt實行控制，對流量控制器群32、閥群34、排氣裝置36、加熱器電源25b發送控制訊號，使方法M1之各步驟中往內管11供給之氣體的流量、內管11內的壓力及溫度成為設定值。
再度參考圖1並對方法M1加以說明。方法M1之步驟S1中，如圖4（a）所示地準備矽基板SUB。矽基板SUB，可為主面之面方位為（111）的單結晶矽基板。矽基板SUB，搬入至上述熱處理裝置1內而藉由晶圓支持體16支持。另，以下，將矽基板SUB及形成於其上的要素一併稱作被處理體W。
其次，步驟S2，如圖4（b）所示，於矽基板SUB上將中間層IL成膜。中間層IL，含有氮化鋁（AlN）或氧化鋁（AlO3 ）。步驟S2中，藉由控制部Cnt的控制自氣體源群30起將含Al之氣體與含氮之氣體（例如N2 氣體、NH3 氣體）或含氧之氣體（例如O2 氣體）往內管11內供給，使其在以晶圓支持體16支持之矽基板SUB上反應藉而於矽基板SUB上形成中間層IL。此時，中間層IL，係以350℃以上700℃以下之較低溫的成膜溫度形成，具有非晶質的AlN或AlO3 。
接著，施行步驟S3。步驟S3中，藉由控制部Cnt的控制，自氣體源群30起將含氮之氣體或含氧之氣體往內管11內供給，並以加熱部20使內管11內升溫。往內管11內供給的含氮之氣體或含氧之氣體，係作為供將矽基板SUB的表面改質所用之改質氣體而利用。步驟S3，例如在含有NH3 或O2 之環境氣體中將被處理體W加熱。藉此，使中間層IL所含有的氮化鋁或氧化鋁結晶化而產生體積收縮，如圖4（c）所示，於矽基板SUB上形成氮化鋁或氧化鋁之結晶核CN。此等結晶核CN，如圖5所示，以依處理條件而決定的密度於矽基板SUB上分布。結晶核CN的密度，取決於步驟S3中之矽基板SUB的加熱溫度及內管11內的壓力。一實施形態，亦可於步驟S3中將被處理體W的加熱溫度設定為900℃以上1000℃以下的溫度，將內管11內的壓力設定為1Torr（1.33×102 Pa）以上400Torr（4.33×104 Pa）以下的壓力。
因此等結晶核CN的產生而使矽基板SUB之表面的一部分露出。此一露出部分，與NH3 或O2 等改質氣體反應而氮化或氧化。藉此，在矽基板SUB之未形成結晶核CN的區域，形成由氮化矽（SiN）或氧化矽（SiO）構成的改質區域RR。
而後，步驟S4，於矽基板SUB上使GaN系結晶成長。基於此一原因，步驟S4中，藉由控制部Cnt的控制，自氣體源群30起將GaCl3 等含Ga氣體及含氮之氣體（例如N2 氣體、NH3 氣體）往內管11內供給，將內管11內的壓力設定為既定壓力。此外，使用加熱部20將被處理體W加熱至GaN之結晶成長溫度為止。此處，在如GaN系結晶的成長溫度之高溫環境下，使GaN系結晶避開氮化矽及氧化矽而成長。因而步驟S4中，GaN系結晶未自矽基板SUB之改質區域RR成長，而以結晶核CN為起點而成長。如此地，方法M1中，使GaN系結晶以結晶核CN為起點而成長，故抑制矽基板SUB與GaN系結晶之反應。此一結果，可抑制回熔蝕刻的發生。另，方法M1中，能夠以分布在矽基板SUB上之結晶核CN為起點而使GaN系結晶成長，故可使粒徑大的GaN系結晶成長。此外，雖考慮在使用GaCl3 作為含Ga氣體之場合，氯的活性物種蝕刻矽基板SUB之表面的情形，但因在方法M1中將矽基板SUB之表面改質，故可抑制因矽基板SUB之表面被Cl的活性物種蝕刻的情形。
另，GaN系結晶的成長方向，可藉由調整GaN系結晶的成長溫度及壓力而控制。具體而言，GaN系結晶的成長溫度越為低溫，或GaN系結晶成長時的壓力越大，則越可促進GaN系結晶之往縱方向的成長。圖6為，顯示在步驟S4中往縱方向促進GaN系結晶CL之成長的情況中，於矽基板SUB上成長之GaN系結晶CL的一例之圖。此一情況，先以各結晶核CN為起點而使GaN系結晶CL個別地成長（圖6（a）），而後使彼此分離之多個柱狀的GaN系結晶CL於矽基板SUB上往縱方向成長（圖6（b））。
相反地，GaN系結晶的成長溫度越為高溫，或GaN系結晶成長時的壓力越小，則越可促進GaN系結晶之往橫方向的成長。圖7為，顯示在步驟S4中往橫方向促進GaN系結晶CL之成長的情況中，於矽基板SUB上成長之GaN系結晶CL的一例之圖。此一情況，先以各結晶核CN為起點而使GaN系結晶CL個別往橫方向成長（圖7（a）），經由自鄰接之結晶核CN成長的GaN系結晶CL彼此接觸之狀態（圖7（b）），而在橫方向形成覆蓋矽基板SUB之表面的略全面之GaN系結晶CL的膜（圖7（c））。
例如，方法M1，亦可使用與圖2所示之熱處理裝置1不同的裝置實施。例如，步驟S2中，可使用與熱處理裝置1不同的ALD裝置或CVD裝置形成中間層IL。
此外，步驟S4中於矽基板SUB上成長的GaN系結晶，係指至少含有GaN之結晶，亦可為含有其他化合物之結晶。例如，作為GaN系結晶具有GaN結晶及AlGaN結晶。
如同前述，以350℃以上700℃以下等較低溫在矽基板上將中間層成膜。此一中間層，具有非晶質的氮化鋁或氧化鋁。接著，藉由在含氨或氧之環境氣體中將該矽基板加熱，而於矽基板上形成氮化鋁或氧化鋁之結晶核。此時，藉由使中間層結晶化而產生體積縮小的現象，使矽基板之一部分露出。此一矽基板之露出部分，與氨或氧反應而成為氮化或氧化的改質區域。接著，使氮化鎵系之結晶於矽基板上成長。此處，在如氮化鎵系結晶的成長溫度之高溫環境下，使氮化鎵系結晶避開氮化矽及氧化矽而成長。因而，氮化鎵系結晶未自矽基板之改質區域成長，而以結晶核為起點而成長。如此地，上述方法中，氮化鎵系結晶以結晶核為起點而成長，故抑制矽基板與氮化鎵系結晶之反應。此一結果，抑制回熔蝕刻發生的情形。
此外，於矽基板上形成之結晶核的密度，雖取決於該矽基板的加熱溫度，但本形態中，藉由以900℃以上1000℃以下的溫度將矽基板加熱，而能夠使結晶核的密度成為可形成高品質之氮化鎵系結晶的密度。
此外，於矽基板上形成之結晶核的密度雖取決於形成結晶核時的壓力，但本形態中，藉由在1Torr以上400Torr以下的壓力下將矽基板加熱，而能夠使結晶核的密度成為可形成高品質之氮化鎵系結晶的密度。
如同以上說明，若依本發明之各種態樣及各種形態，則提供一種在使氮化鎵系結晶於矽基板上成長時可抑制回熔蝕刻發生的氮化鎵系結晶之成長方法及熱處理裝置。
應知曉本發明所揭露之實施形態的全體內容僅為例示，並非用於限制本發明。實際上，上述實施形態可藉由各式各樣的形態具體實現。此外，上述實施形態，能夠以未脫離添附之申請專利範圍及其主旨的方式，以各種形態省略、置換、變更。本發明之範圍，包含在添附之申請專利範圍及其均等物之範圍內進行的全體變更。
1‧‧‧熱處理裝置
10‧‧‧外管
10a～10d‧‧‧引導管
10f‧‧‧凸緣
11‧‧‧內管
11a‧‧‧擴張部
11b‧‧‧氣體擴散板
11f‧‧‧凸緣
12‧‧‧固定治具
13‧‧‧底板
14‧‧‧排氣管
14e‧‧‧排氣口
15‧‧‧筐體
16‧‧‧晶圓支持體
16a‧‧‧支柱
17a～17d‧‧‧氣體供給管
19‧‧‧支持棒
20‧‧‧加熱部
23‧‧‧圓筒部
23e‧‧‧排氣口
24‧‧‧絕緣部
25‧‧‧發熱部
25a‧‧‧電流導入端子
25b‧‧‧加熱器電源
26‧‧‧蓋部
30‧‧‧氣體源群
30a～30d‧‧‧氣體源
32‧‧‧流量控制器群
32a～32d‧‧‧流量控制器
34‧‧‧閥群
34a～34d‧‧‧閥
36‧‧‧排氣裝置
71‧‧‧固定環
CL‧‧‧GaN系結晶
CN‧‧‧結晶核
Cnt‧‧‧控制部
IL‧‧‧中間層
M1‧‧‧方法
RR‧‧‧改質區域
S1~S4‧‧‧步驟
SUB‧‧‧矽基板
W‧‧‧被處理體
將附圖引用作為本說明書之一部分而顯示本發明之實施形態，並與上述通常性之敘述及後述實施形態之細節，一同說明本發明的概念。
［圖1］係顯示一實施形態的氮化鎵系結晶之成長方法的流程圖。
［圖2］係概略示意在一實施形態的氮化鎵系結晶之成長方法的實施中使用之另一實施形態的熱處理裝置之剖面圖。
［圖3］係詳細示意圖2所示之閥群、流量控制器群、及氣體源群的圖。
［圖4］（a）係顯示步驟S1中所準備之矽基板的圖。
［圖4］（b）係顯示步驟S2中在矽基板上形成中間層之被處理體的圖。
［圖4］（c）係顯示步驟S3中施行加熱處理之被處理體的圖。
［圖5］係顯示結晶核之分布樣子的矽基板之放大俯視圖。
［圖6］（a）～（b）係顯示在步驟S4中使GaN系結晶往縱方向成長之被處理體的圖。
［圖7］（a）～（c）係顯示在步驟S4中使GaN系結晶往橫方向成長之被處理體的圖。
M1‧‧‧方法
S1~S4‧‧‧步驟

Claims (4)

  1. 一種氮化鎵系結晶之成長方法，包含如下步驟： 成膜步驟，於矽基板上以350℃以上700℃以下的成膜溫度將含有氮化鋁或氧化鋁之中間層成膜的步驟； 使結晶核分布的步驟，在含氨或氧之環境氣體中將該矽基板及該中間層加熱，使該中間層所含有的氮化鋁或氧化鋁之結晶核分布於該矽基板上；以及 使結晶成長的步驟，以分布在該矽基板上之該結晶核為起點，使氮化鎵系結晶於該矽基板上成長。
  2. 如申請專利範圍第1項之氮化鎵系結晶之成長方法，其中， 在使該結晶核分布的步驟中，以900℃以上1000℃以下的溫度將該矽基板及該中間層加熱。
  3. 如申請專利範圍第1項之氮化鎵系結晶之成長方法，其中， 於使該結晶核分布的步驟中，在1Torr以上400Torr以下的壓力下將該矽基板及該中間層加熱。
  4. 一種熱處理裝置，具備： 處理容器； 氣體供給部，對該處理容器內供給氣體； 加熱部，用來將收納於該處理容器內的被處理體加熱；以及 控制部，控制該氣體供給部及該加熱部； 該控制部控制該氣體供給部及該加熱部以進行下述作業： 對該處理容器內供給含鋁之氣體、及含氮或氧之氣體，將該被處理體加熱至350℃以上700℃以下的溫度； 對該處理容器內供給含氨或氧之氣體，將該被處理體加熱； 對該處理容器內供給含鎵之氣體及含氮之氣體，將該被處理體加熱。
TW104102619A 2014-01-31 2015-01-27 氮化鎵系結晶之成長方法及熱處理裝置 TWI592526B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014016790A JP6185398B2 (ja) 2014-01-31 2014-01-31 窒化ガリウム系結晶の成長方法及び熱処理装置

Publications (2)

Publication Number Publication Date
TW201542892A true TW201542892A (zh) 2015-11-16
TWI592526B TWI592526B (zh) 2017-07-21

Family

ID=53731589

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104102619A TWI592526B (zh) 2014-01-31 2015-01-27 氮化鎵系結晶之成長方法及熱處理裝置

Country Status (5)

Country Link
US (1) US9966258B2 (zh)
JP (1) JP6185398B2 (zh)
KR (1) KR101840089B1 (zh)
CN (1) CN104821348B (zh)
TW (1) TWI592526B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI728352B (zh) * 2018-08-28 2021-05-21 日商斯庫林集團股份有限公司 熱處理方法
TWI728364B (zh) * 2019-05-21 2021-05-21 國立陽明交通大學 氮化鎵異質整合於矽基板之半導體結構及其製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111690907B (zh) * 2019-03-15 2023-04-18 马鞍山杰生半导体有限公司 一种氮化铝膜及其制备方法和应用

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02141495A (ja) 1988-11-21 1990-05-30 Asahi Chem Ind Co Ltd 窒化アルミニウム単結晶薄膜を有する積層単結晶基板及びその製造方法
US5290393A (en) * 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
JP4981079B2 (ja) 1998-01-16 2012-07-18 三菱マテリアル株式会社 窒化物半導体層付き基板の製造方法
JP4301592B2 (ja) 1998-01-16 2009-07-22 三菱マテリアル株式会社 窒化物半導体層付き基板の製造方法
JP4145437B2 (ja) * 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶ＧａＮの結晶成長方法及び単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
JP4727169B2 (ja) * 2003-08-04 2011-07-20 日本碍子株式会社 エピタキシャル基板、当該エピタキシャル基板の製造方法、当該エピタキシャル基板の反り抑制方法、および当該エピタキシャル基板を用いた半導体積層構造
US7825432B2 (en) * 2007-03-09 2010-11-02 Cree, Inc. Nitride semiconductor structures with interlayer structures
JP5163045B2 (ja) * 2007-10-15 2013-03-13 サンケン電気株式会社 エピタキシャル成長基板の製造方法及び窒化物系化合物半導体素子の製造方法
JP5192785B2 (ja) * 2007-11-21 2013-05-08 新日本無線株式会社 窒化物半導体装置の製造方法
JP4933513B2 (ja) 2008-10-14 2012-05-16 日本電信電話株式会社 窒化物半導体成長用基板
JP5631034B2 (ja) 2009-03-27 2014-11-26 コバレントマテリアル株式会社 窒化物半導体エピタキシャル基板
TW201039381A (en) * 2009-04-29 2010-11-01 Applied Materials Inc Method of forming in-situ pre-GaN deposition layer in HVPE
JP5454283B2 (ja) * 2010-03-26 2014-03-26 沖電気工業株式会社 窒化ガリウム系エピタキシャル成長基板及びその製造方法並びにこの基板を用いて製造される電界効果型トランジスタ
JP5254295B2 (ja) 2010-09-22 2013-08-07 株式会社東芝 成膜装置
JP5702657B2 (ja) 2011-04-18 2015-04-15 東京エレクトロン株式会社 熱処理装置
KR101773091B1 (ko) * 2011-05-20 2017-08-30 엘지이노텍 주식회사 발광 소자 및 그 제조 방법
JP6120204B2 (ja) 2012-09-06 2017-04-26 パナソニック株式会社 エピタキシャルウェハ及びその製造方法、紫外発光デバイス
JP6090899B2 (ja) 2012-09-06 2017-03-08 パナソニック株式会社 エピタキシャルウェハの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI728352B (zh) * 2018-08-28 2021-05-21 日商斯庫林集團股份有限公司 熱處理方法
TWI728364B (zh) * 2019-05-21 2021-05-21 國立陽明交通大學 氮化鎵異質整合於矽基板之半導體結構及其製造方法
US11342179B2 (en) 2019-05-21 2022-05-24 National Chiao Tung University Semiconductor structure having a Si substrate heterointegrated with GaN and method for fabricating the same

Also Published As

Publication number Publication date
KR20150091237A (ko) 2015-08-10
KR101840089B1 (ko) 2018-03-19
US9966258B2 (en) 2018-05-08
JP2015144181A (ja) 2015-08-06
TWI592526B (zh) 2017-07-21
US20150221512A1 (en) 2015-08-06
JP6185398B2 (ja) 2017-08-23
CN104821348A (zh) 2015-08-05
CN104821348B (zh) 2018-07-31

Similar Documents

Publication Publication Date Title
KR101860203B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 기억 매체 및 프로그램
US8138069B2 (en) Substrate pretreatment for subsequent high temperature group III depositions
JP6086942B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6773880B2 (ja) 基板処理装置、半導体装置の製造方法、コンピュータプログラムおよび処理容器
TWI502630B (zh) 熱處理裝置
US20170287778A1 (en) Method and apparatus for forming silicon film and storage medium
JP2012004542A (ja) シリコン膜の形成方法およびその形成装置
KR20120099632A (ko) Ｌｅｄ 제조를 위한 개선된 다중 챔버 분할 프로세스
JP2010219494A (ja) 縦型熱処理装置及び熱処理方法
CN103548116A (zh) 用于预处理iii族氮化物沉积的方法
TWI592526B (zh) 氮化鎵系結晶之成長方法及熱處理裝置
US20220301870A1 (en) Semiconductor manufacturing method and semiconductor manufacturing apparatus
JP2018157095A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2014510397A (ja) インシトゥ水酸化システム
JP2022118209A (ja) 基板処理方法、基板処理装置、半導体装置の製造方法、およびプログラム
JP2014502246A (ja) 金属窒化物成長テンプレート層上にバルクｉｉｉ族窒化物材料を形成する方法、及びその方法によって形成される構造体
US20210202213A1 (en) Substrate processing apparatus, method of manufacturing semiconductor device, and plasma generator
JP6814057B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
US20140174364A1 (en) Heat treatment device
US20160284543A1 (en) Substrate processing apparatus, program and method of manufacturing semiconductor device
US20120052657A1 (en) Method of forming film and substrate processing apparatus
WO2022054855A1 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
WO2021181450A1 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
TW202303989A (zh) 製造功率半導體元件的方法
TW202301439A (zh) 用於製造功率半導體元件的方法