CN104821348B - 氮化镓系结晶的生长方法和热处理装置 - Google Patents

氮化镓系结晶的生长方法和热处理装置 Download PDF

Info

Publication number
CN104821348B
CN104821348B CN201510050339.7A CN201510050339A CN104821348B CN 104821348 B CN104821348 B CN 104821348B CN 201510050339 A CN201510050339 A CN 201510050339A CN 104821348 B CN104821348 B CN 104821348B
Authority
CN
China
Prior art keywords
silicon substrate
crystallization
gas
nuclei
gallium nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510050339.7A
Other languages
English (en)
Other versions
CN104821348A (zh
Inventor
梅泽好太
渡边要介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN104821348A publication Critical patent/CN104821348A/zh
Application granted granted Critical
Publication of CN104821348B publication Critical patent/CN104821348B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Abstract

本发明提供氮化镓系结晶的生长方法和热处理装置。氮化镓系结晶的生长方法包括以下工序：以350℃～700℃的成膜温度在硅基板上进行含有氮化铝或氧化铝的中间层的成膜；在含有氨或氧的气氛中加热所述硅基板和所述中间层，而使所述中间层所含有的氮化铝或氧化铝的结晶核分布在该硅基板上；以及以分布在所述硅基板上的所述结晶核为起点，使氮化镓系结晶在所述硅基板上生长。

Description

氮化镓系结晶的生长方法和热处理装置
技术领域
本发明涉及氮化镓系结晶的生长方法和热处理装置。
背景技术
作为发光器件等半导体器件的构成材料而公知有氮化镓(GaN)。通常，为了使GaN系结晶生长，作为成为基底的基板而使用蓝宝石基板。例如，作为第1以往例而公知有如下一种方法：通过向反应管内供给三甲基镓(TMGa)气体和氮(N2)气并使这些气体在已经在反应管内被加热的蓝宝石基板上发生反应，从而在蓝宝石基板上形成GaN结晶层。
另外，为了廉价地制造大面积的GaN系半导体器件，能够想到使GaN系结晶在硅(Si)基板上生长。但是，由于Si和GaN的反应性较高，因此，若使GaN系结晶直接在硅基板上生长，则会产生回熔蚀刻(日文：メルトバックエッチング)反应，其结果，难以使优质的GaN结晶在硅基板上生长。为了解决这样的问题，公知有如下一种技术：通过使与Si和GaN这两者的亲和性较高的中间层介于硅基板与GaN结晶层之间，从而防止产生回熔蚀刻。
例如，作为第2以往例，公知有一种在硅基板上依次层叠初始缓冲区域、多层缓冲区域、以及GaN单结晶层而成的半导体器件。该初始缓冲区域包括AlN单结晶层。该AlN单结晶层是通过如下方式形成的：将三甲基铝(TMA)和氨(NH3)用作原料气体，在1100℃的条件下进行气相生长。在第2以往例的半导体器件中，通过将AlN单结晶层作为中间层介于硅基板与GaN单结晶层之间，从而防止产生回熔蚀刻。
发明内容
在第2以往例中，为了使AlN结晶化，以较高的成膜温度形成AlN单结晶层。但是，为了使AlN结晶化，需要将硅基板加热至接近熔点的温度，从而由于加热温度硅基板有时会发生熔融。因此，能够想到在硅基板上以低温形成非晶质的AlN膜并使GaN单结晶在AlN膜之上生长。但是，在以低温形成了AlN膜的情况下，在使GaN的结晶在AlN膜上生长时非晶质的AlN膜的一部分会结晶化，从而有时使AlN膜产生裂缝。在该情况下，硅基板和GaN会经由裂缝而发生反应，从而有可能产生回熔蚀刻。
本申请的技术方案提供能够抑制在使氮化镓系结晶在硅基板上生长时产生回熔蚀刻的氮化镓系结晶的生长方法和热处理装置。
在一技术方案中，提供一种氮化镓系结晶的生长方法。该方法包括以下工序：(a)以350℃～700℃的成膜温度在硅基板上进行含有氮化铝或氧化铝的中间层的成膜；(b)在含有氨或氧的气氛中加热硅基板和中间层，而使中间层所含有的氮化铝或氧化铝的结晶核分布在该硅基板上；以及(c)使氮化镓系结晶以结晶核为起点在硅基板上生长。
一技术方案的热处理装置包括：处理容器；气体供给部，其用于向处理容器内供给气体；加热部，其用于对容纳在处理容器内的被处理体进行加热；以及控制部，其用于控制气体供给部和加热部，控制部以如下方式控制气体供给部和加热部：向处理容器内供给含有铝的气体和含有氮或氧的气体，并将被处理体加热至350℃～700℃的温度；向处理容器内供给含有氨或氧的气体，并加热被处理体；以及向处理容器内供给含有镓的气体和含有氮的气体，并加热被处理体。
附图说明
附图是作为本说明书的一部分而编入的，表示本申请的实施方式，这些附图用于连同所述一般性说明和后述的实施方式的详细内容一起说明本申请的概念。
图1是表示一实施方式的氮化镓系结晶的生长方法的流程图。
图2是概略地表示在实施一实施方式的氮化镓系结晶的生长方法时所使用的、另一实施方式的热处理装置的剖视图。
图3是详细地表示图2所示的阀组、流量控制器组、以及气体源组的图。
图4的(a)是表示在工序S1中准备的硅基板的图。
图4的(b)是表示在工序S2中在硅基板上形成中间层后的被处理体的图。
图4的(c)是表示在工序S3中进行加热处理后的被处理体的图。
图5是表示结晶核的分布的情形的硅基板的放大俯视图。
图6是表示在工序S4中使GaN系结晶沿纵向生长后的被处理体的图。
图7是表示在工序S4中使GaN系结晶沿横向生长后的被处理体的图。
具体实施方式
以下，参照附图详细说明各种实施方式。此外，在各附图中，对于相同或相当的部分标注相同的附图标记。在下述详细的说明中，为了能够充分地理解本申请而进行了较多具体的详细说明。然而，不言自明的是，对于本领域的技术人员而言，能够在没有这样的详细说明的情况下得到这些实施方式。在其他例子中，为了避免不易理解各种实施方式，没有详细地示出公知的方法、步骤、系统以及构成要件。
图1是表示一实施方式的氮化镓系结晶的生长方法的流程图。图1所示的方法M1能够用于制造例如发光器件、功率器件等，其包括工序S1～工序S4。
以下，说明能够用于实施图1所示的方法M1的热处理装置1。图2是概略地表示另一实施方式的热处理装置1的剖视图。如图2所示，热处理装置1包括外管10、内管11、晶圆支承体16、以及加热部20。
外管10由例如石英玻璃构成并成为上方闭合的圆筒形状。在外管10的下部设有开口。外管10的侧壁的下端与以包围外管10的开口的方式延伸的凸缘10f相连接。凸缘10f通过固定工具12固定于底板13。
内管11容纳于外管10内。内管11用作容纳被处理体W的处理容器。内管11由例如石英玻璃构成并成为上方闭合的圆筒形状。在内管11的下部设有开口。在内管11的侧面形成有与外管10相连通的孔或狭缝(未图示)。另外，在内管11的侧面的一部分上设有使该侧面向外侧突出而成的扩展部11a。内管11的下端与沿着上下方向、即内管11的长度方向延伸的凸缘11f相连接。凸缘11f借助固定环71固定于凸缘10f。由此，将内管11固定于外管10。内管11能够经由设于外管10的下部的开口插入到外管10内。
晶圆支承体16容纳于内管11内。晶圆支承体16具有至少3根在互相离开相等距离的位置上沿着内管11的圆筒轴线方向延伸的支柱16a。在多根支柱16a上，分别在铅垂方向上以大致等间隔形成有缺口(未图示)。在晶圆支承体16中，通过将被处理体W插入到形成于多根支柱16a的缺口，从而在圆筒轴线方向上以大致等间隔支承被处理体W。在一实施方式中，晶圆支承体16能够支承117张被处理体W。具体而言，在117张被处理体W之中，能够将100张被处理体W作为处理对象的被处理体W，并将其余的17张被处理体W作为仿真晶圆。对于处理对象的晶圆即100张被处理体W，以25张被处理体W为1个组并编组为4个组，在编组了的状态下将被处理体W支承于晶圆支承体16。在晶圆支承体16的最上部和最下部的位置分别配置有4张仿真晶圆，且在处理对象的被处理体W的各组之间分别配置有3张仿真晶圆。此外，被处理体W的张数和配置位置并不限定于这样的形态，而能够为任意的张数和配置位置。
另外，晶圆支承体16被支承杆19自下方支承。支承杆19支承于框体15，该框体15以能够利用升降装置进行升降的方式构成。通过利用该升降装置来使框体15升降，能够将晶圆支承体16经由设于内管11的下部的开口而输入到内管11内或将晶圆支承体16自内管11输出。在框体15和支承杆19上升到最上方的位置，框体15抵接于外管10的凸缘10f的下表面而将外管10密闭。
多根(在图2中为4根)引导管10a～10d以与外管10内相连通的方式连接于外管10的侧面。引导管10a～引导管10d沿着外管10的长度方向排列。在引导管10a～引导管10d内分别插入有气体供给管17a～气体供给管17d。气体供给管17a～气体供给管17d的一端以与内管11内相连通的方式连接于内管11的扩展部11a。气体供给管17a～气体供给管17d的另一端分别经由一系列的阀组34和流量控制器组32而连接于气体源组30。气体供给管17a～气体供给管17d将来自气体源组30的气体分别向内管11内的被处理体W的各组供给。
图3是详细地表示图2所示的阀组34、流量控制器组32、以及气体源组30的图。如图3所示，气体源组30具有多个(例如4个)气体源30a～30d。气体源30a是含铝(Al)气体的气体源，气体源30b是含镓(Ga)气体的气体源，气体源30c是含氮气体的气体源，气体源30d是含氧气体的气体源。作为含Al气体，能够例示出三甲基铝(TMAl)气体。作为含镓(Ga)气体，能够例示出三氯化镓(GaCl3)、三甲基镓(TMGa)、以及三乙基镓(TEGa)。作为含氮气体，能够例示出氨(NH3)气、氮(N2)气。作为含氧气体，能够例示出O2气体、臭氧(O3)气体、或者O2和H2的混合气体。
流量控制器组32具有多个(例如4个)流量控制器32a～32d。流量控制器组32的流量控制器32a～流量控制器32d用于对自对应的气体源供给过来的气体的流量进行控制。这些流量控制器32a～流量控制器32d既可以是质量流量控制器(MFC)，也可以是流量控制系统(FCS)。阀组34具有多个(例如4个)阀34a～34d。多个气体源30a～30d分别经由多个流量控制器32a～32d和多个阀34a～34d而与气体供给管17a～气体供给管17d相连接。多个气体源30a～30d的气体经由气体供给管17a～气体供给管17d的一端向内管11内喷射。这些气体源组30、流量控制器组32、以及阀组34用作向内管11内供给气体的气体供给部。此外，气体供给部也可以还具有气体源30a～气体源30d以外的气体源。
如图2所示，在扩展部11a与晶圆支承体16之间设有气体扩散板11b。气体扩散板11b是由例如石英玻璃构成的板状构件。在气体扩散板11b的与气体供给管17a～气体供给管17d的一端面对的位置上分别形成有沿气体扩散板11b的厚度方向贯穿气体扩散板11b的多个狭缝(未图示)。气体扩散板11b通过使自多个气体源30a～30d经由气体供给管17a～气体供给管17d供给至内管11的气体在狭缝处扩散，从而提高向内管11内供给的气体的均匀性。
另外，在外管10的下部设有排气口14e。排气口14e将通过气体供给管17a～气体供给管17d和内管11的狭缝而供给至外管10内的气体排出。排气口14e经由排气管14与排气装置36相连接。排气装置36具有涡轮分子泵等真空泵，排气装置36能够将外管10和内管11内减压至期望的真空度。
加热部20具有圆筒部23、绝缘部24、发热部25以及盖部26。加热部20用于对容纳在内管11内的被处理体W进行加热。圆筒部23具有圆筒形状并以包围外管10的外侧的方式配置。圆筒部23能够以如下方式配置，即，圆筒部23的靠设有外管10的引导管10a～引导管10d的一侧的侧面比圆筒部23的靠未设有引导管10a～引导管10d的一侧的侧面靠近圆筒部23的内周面。绝缘部24沿着圆筒部23的内周面设置。在绝缘部24内配置有发热部25。发热部25与配置于圆筒部23的外周面的电流导入端子25a电连接，通过自加热电源25b经由该电流导入端子25a供给过来的电力来使发热部25发热。盖部26自上方覆盖圆筒部23。另外，在圆筒部23与盖部26之间设有排气口23e。排气口23e用于将被发热部25加热后的圆筒部23内的空气排出。
另外，在一实施方式中，热处理装置1还能够包括控制部Cnt。该控制部Cnt是包括处理器、存储部、输入装置、以及显示装置等的计算机，用于对热处理装置1的各部分进行控制。在该控制部Cnt中，操作者能够使用输入装置进行命令的输入操作等，以便管理热处理装置1，另外，能够利用显示装置可视化地显示热处理装置1的运行状况。并且，在控制部Cnt的存储部存储有用于利用处理器对热处理装置1所执行的各种处理进行控制的控制程序、用于根据处理条件而使热处理装置1的各部分执行处理的程序，即存储有处理制程。
具体而言，控制部Cnt向流量控制器组32、阀组34、排气装置36、加热电源25b发送控制信号而执行控制，使得在方法M1的各工序中向内管11供给的气体的流量、内管11内的压力和温度成为所设定的值。
再次参照图1说明方法M1。在方法M1的工序S1中，如图4的(a)所示那样准备硅基板SUB。硅基板SUB能够是主表面的面取向为(111)的单结晶硅基板。将硅基板SUB输入到所述热处理装置1内并由晶圆支承体16支承硅基板SUB。此外，以下，将硅基板SUB和形成在硅基板SUB之上的部件一并称作被处理体W。
接着，在工序S2中，如图4的(b)所示，在硅基板SUB上进行中间层IL的成膜。中间层IL具有氮化铝(AlN)或氧化铝(AlO3)。在工序S2中，通过控制部Cnt的控制而自气体源组30将含Al气体和含氮气体(例如，N2气体、NH3气体)、或者含Al气体和含氧气体(例如O2气体)供给至内管11内，并使这些气体在由晶圆支承体16支承的硅基板SUB上发生反应，从而在硅基板SUB上形成中间层IL。此时，中间层IL是以350℃～700℃这样的温度较低的成膜温度形成的，其含有非晶质的AlN或AlO3。
接着，进行工序S3。在工序S3中，通过控制部Cnt的控制，自气体源组30向内管11内供给含氮气体或含氧气体，且利用加热部20来使内管11内升温。向内管11内供给的含氮气体或含氧气体用作用于对硅基板SUB的表面进行改性的改性气体。在工序S3中，在含有例如NH3或O2的气氛中对被处理体W进行加热。由此，中间层IL所含有的氮化铝或氧化铝发生结晶化而产生体积收缩，从而如图4的(c)所示那样在硅基板SUB上形成氮化铝或氧化铝的结晶核CN。如图5所示，该结晶核CN按照由处理条件确定的密度而分布在硅基板SUB上。结晶核CN的密度取决于工序S3中的硅基板SUB的加热温度和内管11内的压力。在一实施方式中，也可以是，在工序S3中，将被处理体W的加热温度设定为900℃～1000℃的温度，并将内管11内的压力设定为1Torr(1.33×102Pa)～400Torr(5.32×104Pa)的压力。
通过生成该结晶核CN而使硅基板SUB的表面的一部分暴露。该暴露部分与NH3或O2这样的改性气体反应而被氮化或被氧化。由此，在硅基板SUB的没有形成结晶核CN的区域中形成由氮化硅(SiN)或氧化硅(SiO)构成的改性区域RR。
接着，在工序S4中，使GaN系结晶在硅基板SUB上生长。因此，在工序S4中，通过控制部Cnt的控制，自气体源组30向内管11内供给GaCl3这样的含Ga气体和含氮气体(例如，N2气体、NH3气体)并将内管11内的压力设定为规定压力。另外，使用加热部20将被处理体W加热至GaN的结晶生长温度。此处，在GaN系结晶的生长温度那样的高温环境下，GaN系结晶避开氮化硅和氧化硅地生长。因此，在工序S4中，GaN系结晶不会自硅基板SUB的改性区域RR生长，而是以结晶核CN为起点生长。这样，在方法M1中，由于GaN系结晶以结晶核CN为起点生长，因此能够抑制硅基板SUB与GaN系结晶之间的反应。其结果，能够抑制产生回熔蚀刻。另外，在方法M1中，由于能够使GaN系结晶以在硅基板SUB上分布的结晶核CN为起点生长，因此能够生长粒径较大的GaN系结晶。另外，在将GaCl3用作含Ga气体的情况下，能够想到氯的活性种会对硅基板SUB的表面进行蚀刻，由于在方法M1中对硅基板SUB的表面进行了改性，因此能够抑制硅基板SUB的表面被Cl的活性种蚀刻。
此外，能够通过对GaN系结晶的生长温度和压力进行调整来控制GaN系结晶的生长方向。具体而言，越是使GaN系结晶的生长温度较低或者越是增大GaN系结晶生长时的压力，越能够促进GaN系结晶沿纵向生长。图6是表示在工序S4中促进GaN系结晶CL沿纵向生长的情况下的、在硅基板SUB上生长的GaN系结晶CL的一个例子的图。在该情况下，首先，使GaN系结晶CL以各个结晶核CN为起点单独地生长(图6的(a))，之后，使互相分开的多个柱状的GaN系结晶CL在硅基板SUB上沿纵向生长(图6的(b))。
相反地，越是使GaN系结晶的生长温度较高或者越是减小GaN系结晶生长时的压力，越能够促进GaN系结晶沿横向生长。图7是表示在工序S4中促进GaN系结晶CL沿横向生长的情况下的、在硅基板SUB上生长的GaN系结晶CL的一个例子的图。在该情况下，首先，使GaN系结晶CL以各个结晶核CN为起点单独地沿横向生长(图7的(a))，在经由自相邻的结晶核CN生长出的GaN系结晶CL互相接触的状态(图7的(b))后，沿横向形成覆盖硅基板SUB的表面的大致整个面的GaN系结晶CL的膜(图7的(c))。
例如，也可以使用与图2所示的热处理装置1不同的装置来实施方法M1。例如，在工序S2中，也可以使用与热处理装置1不同的ALD装置、CVD装置来形成中间层IL。
另外，在工序S4中在硅基板SUB上生长的GaN系结晶是指至少含有GaN的结晶，也可以是含有其他化合物的结晶。例如，作为GaN系结晶，能够含有GaN结晶和AlGaN结晶。
如上所述，以350℃～700℃这样的较低的温度在硅基板上进行中间层的成膜。该中间层含有非晶质的氮化铝或氧化铝。接着，通过在含有氨或氧的气氛中对所述硅基板进行加热，从而在硅基板上形成氮化铝或氧化铝的结晶核。此时，中间层发生结晶化而体积缩小，由此使硅基板的一部分暴露。该硅基板的暴露部分与氨或氧反应而成为被氮化或被氧化的改性区域。接着，使氮化镓系的结晶在硅基板上生长。此处，在氮化镓系结晶的生长温度那样的高温环境下，氮化镓系结晶避开氮化硅和氧化硅地生长。因此，氮化镓系结晶不会自硅基板的改性区域生长，而是以结晶核为起点生长。这样，在所述方法中，由于氮化镓系结晶以结晶核为起点进行生长，因此能够抑制硅基板与氮化镓系结晶之间的反应。其结果，能够抑制产生回熔蚀刻。
另外，形成在硅基板上的结晶核的密度取决于该硅基板的加热温度，而在本形态中，通过以900℃～1000℃的温度来加热硅基板，能够使结晶核的密度为能够形成高品质的氮化镓系结晶的密度。
另外，形成在硅基板上的结晶核的密度取决于形成结晶核时的压力，而在本形态中，通过在1Torr～400Torr的压力条件下对硅基板进行加热，能够使结晶核的密度为能够形成高品质的氮化镓系结晶的密度。
如以上说明那样，采用本发明的各种技术方案和各种形态，能够提供可抑制在使氮化镓系结晶在硅基板上生长时产生回熔蚀刻的氮化镓系结晶的生长方法和热处理装置。
本说明书所记载的实施方式的所有的方面均为例示，而不应认作来限定本发明。实际上，所述实施方式能够以多种形态实现。另外，所述实施方式能够在不脱离附带的权利要求和其主旨的范围内以各种形态进行省略、置换、变更。本发明的范围包括附带的权利要求书以及在与该权利要求书均等的含义和范围内进行的所有的变更。
本申请基于2014年1月31日提出申请的日本特许出愿第2014－016790号的优先权的权益，将该日本申请的全部内容作为参考文献引入于此。

Claims (4)

1.一种氮化镓系结晶的生长方法，其中，
该氮化镓系结晶的生长方法包括以下工序：
以350℃～700℃的成膜温度在硅基板上进行含有氮化铝或氧化铝的中间层的成膜；
在含有氨或氧的气氛中加热所述硅基板和所述中间层，而使所述中间层所含有的氮化铝或氧化铝的结晶核分布在该硅基板上，并使所述硅基板的表面的一部分暴露，暴露部分被氮化或被氧化而形成由氮化硅或氧化硅构成的改性区域；以及
不自所述硅基板的所述改性区域、而以分布在所述硅基板上的所述结晶核为起点，使氮化镓系结晶在所述硅基板上生长。
2.根据权利要求1所述的氮化镓系结晶的生长方法，其中，
在使所述结晶核分布的工序中，以900℃～1000℃的温度加热所述硅基板和所述中间层。
3.根据权利要求1所述的氮化镓系结晶的生长方法，其中，
在使所述结晶核分布的工序中，在1Torr～400Torr的压力条件下加热所述硅基板和所述中间层。
4.一种热处理装置，其中，
该热处理装置包括：
处理容器；
气体供给部，其用于向所述处理容器内供给气体；
加热部，其用于对容纳在所述处理容器内的包含硅基板的被处理体进行加热；以及
控制部，其用于控制所述气体供给部和所述加热部，
所述控制部以如下方式控制所述气体供给部和所述加热部：
向所述处理容器内供给含有铝的气体和含有氮或氧的气体，并将所述被处理体加热至350℃～700℃的温度，从而以350℃～700℃的成膜温度在所述硅基板上进行含有氮化铝或氧化铝的中间层的成膜；
向所述处理容器内供给含有氨或氧的气体，并加热所述被处理体，从而使所述中间层所含有的氮化铝或氧化铝的结晶核分布在该硅基板上，并使所述硅基板的表面的一部分暴露，暴露部分被氮化或被氧化而形成由氮化硅或氧化硅构成的改性区域；以及
向所述处理容器内供给含有镓的气体和含有氮的气体，并加热所述被处理体，从而不自所述硅基板的所述改性区域、而以分布在所述硅基板上的所述结晶核为起点，使氮化镓系结晶在所述硅基板上生长。
CN201510050339.7A 2014-01-31 2015-01-30 氮化镓系结晶的生长方法和热处理装置 Active CN104821348B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014016790A JP6185398B2 (ja) 2014-01-31 2014-01-31 窒化ガリウム系結晶の成長方法及び熱処理装置
JP2014-016790 2014-01-31

Publications (2)

Publication Number Publication Date
CN104821348A CN104821348A (zh) 2015-08-05
CN104821348B true CN104821348B (zh) 2018-07-31

Family

ID=53731589

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510050339.7A Active CN104821348B (zh) 2014-01-31 2015-01-30 氮化镓系结晶的生长方法和热处理装置

Country Status (5)

Country Link
US (1) US9966258B2 (zh)
JP (1) JP6185398B2 (zh)
KR (1) KR101840089B1 (zh)
CN (1) CN104821348B (zh)
TW (1) TWI592526B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7303615B2 (ja) * 2018-08-28 2023-07-05 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
CN111690907B (zh) * 2019-03-15 2023-04-18 马鞍山杰生半导体有限公司 一种氮化铝膜及其制备方法和应用
TWI728364B (zh) * 2019-05-21 2021-05-21 國立陽明交通大學 氮化鎵異質整合於矽基板之半導體結構及其製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102414797A (zh) * 2009-04-29 2012-04-11 应用材料公司 在HVPE中形成原位预GaN沉积层的方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02141495A (ja) 1988-11-21 1990-05-30 Asahi Chem Ind Co Ltd 窒化アルミニウム単結晶薄膜を有する積層単結晶基板及びその製造方法
US5290393A (en) * 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
JP4981079B2 (ja) 1998-01-16 2012-07-18 三菱マテリアル株式会社 窒化物半導体層付き基板の製造方法
JP4301592B2 (ja) 1998-01-16 2009-07-22 三菱マテリアル株式会社 窒化物半導体層付き基板の製造方法
JP4145437B2 (ja) * 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶ＧａＮの結晶成長方法及び単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
JP4727169B2 (ja) * 2003-08-04 2011-07-20 日本碍子株式会社 エピタキシャル基板、当該エピタキシャル基板の製造方法、当該エピタキシャル基板の反り抑制方法、および当該エピタキシャル基板を用いた半導体積層構造
US7825432B2 (en) * 2007-03-09 2010-11-02 Cree, Inc. Nitride semiconductor structures with interlayer structures
JP5163045B2 (ja) * 2007-10-15 2013-03-13 サンケン電気株式会社 エピタキシャル成長基板の製造方法及び窒化物系化合物半導体素子の製造方法
JP5192785B2 (ja) * 2007-11-21 2013-05-08 新日本無線株式会社 窒化物半導体装置の製造方法
JP4933513B2 (ja) 2008-10-14 2012-05-16 日本電信電話株式会社 窒化物半導体成長用基板
JP5631034B2 (ja) 2009-03-27 2014-11-26 コバレントマテリアル株式会社 窒化物半導体エピタキシャル基板
JP5454283B2 (ja) * 2010-03-26 2014-03-26 沖電気工業株式会社 窒化ガリウム系エピタキシャル成長基板及びその製造方法並びにこの基板を用いて製造される電界効果型トランジスタ
JP5254295B2 (ja) 2010-09-22 2013-08-07 株式会社東芝 成膜装置
JP5702657B2 (ja) 2011-04-18 2015-04-15 東京エレクトロン株式会社 熱処理装置
KR101773091B1 (ko) * 2011-05-20 2017-08-30 엘지이노텍 주식회사 발광 소자 및 그 제조 방법
JP6090899B2 (ja) 2012-09-06 2017-03-08 パナソニック株式会社 エピタキシャルウェハの製造方法
JP6120204B2 (ja) 2012-09-06 2017-04-26 パナソニック株式会社 エピタキシャルウェハ及びその製造方法、紫外発光デバイス

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102414797A (zh) * 2009-04-29 2012-04-11 应用材料公司 在HVPE中形成原位预GaN沉积层的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Roughness Analysis of GaN Surfaces at Different Annealing Temperatures for an AlN Buffer Layer;Bae, M. etal;《JOURNAL OF THE KOREAN PHYSICAL SOCIETY》;20070731;第51卷(第1期);第209-213页 *

Also Published As

Publication number Publication date
JP2015144181A (ja) 2015-08-06
KR20150091237A (ko) 2015-08-10
CN104821348A (zh) 2015-08-05
US20150221512A1 (en) 2015-08-06
US9966258B2 (en) 2018-05-08
TWI592526B (zh) 2017-07-21
TW201542892A (zh) 2015-11-16
KR101840089B1 (ko) 2018-03-19
JP6185398B2 (ja) 2017-08-23

Similar Documents

Publication Publication Date Title
JP6339066B2 (ja) Ｌｅｄ製造のためのｐｖｄ緩衝層
CN107078030A (zh) 氮化物半导体衬底的制造方法、氮化物半导体衬底以及其加热装置
JP6773880B2 (ja) 基板処理装置、半導体装置の製造方法、コンピュータプログラムおよび処理容器
KR101860203B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 기억 매체 및 프로그램
CN104067374B (zh) 多个互补气体分配组件
US20170287778A1 (en) Method and apparatus for forming silicon film and storage medium
JP2018527471A (ja) 二次元材料を製造する方法
TWI533355B (zh) 用於使用鹵化物汽相磊晶處理之三族氮化物半導體材料之異質磊晶沈積之改善模板層
US11515146B2 (en) Method of forming gallium oxide film
CN104821348B (zh) 氮化镓系结晶的生长方法和热处理装置
US9023721B2 (en) Methods of forming bulk III-nitride materials on metal-nitride growth template layers, and structures formed by such methods
US7091138B2 (en) Forming method and a forming apparatus of nanocrystalline silicon structure
US20110263098A1 (en) Hybrid deposition chamber for in-situ formation of group iv semiconductors & compounds with group iii-nitrides
US10672617B2 (en) Etching method and etching apparatus
CN103221586B (zh) 在金属氮化物生长模板层上形成块状iii族氮化物材料的方法以及由所述方法形成的结构体
KR20130105512A (ko) 적층 반도체막의 성막 방법
CN109791879B (zh) 碳化硅外延衬底和制造碳化硅半导体器件的方法
WO2013031430A1 (ja) 熱処理装置
KR20120021177A (ko) 막의 형성 방법 및 기판 처리 장치
KR20160029664A (ko) 성막 방법 및 성막 장치
US20120083060A1 (en) Integration of cluster mocvd and hvpe reactors with other process chambers
KR20220138805A (ko) 아몰퍼스 실리콘막의 결정화 방법 및 성막 장치
JP2011157235A (ja) 結晶製造装置及び結晶製造方法
JPH084073B2 (ja) 半導体素子の製法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant