JP6339066B2 - Ｌｅｄ製造のためのｐｖｄ緩衝層 - Google Patents

Ｌｅｄ製造のためのｐｖｄ緩衝層 Download PDF

Info

Publication number
JP6339066B2
JP6339066B2 JP2015509115A JP2015509115A JP6339066B2 JP 6339066 B2 JP6339066 B2 JP 6339066B2 JP 2015509115 A JP2015509115 A JP 2015509115A JP 2015509115 A JP2015509115 A JP 2015509115A JP 6339066 B2 JP6339066 B2 JP 6339066B2
Authority
JP
Japan
Prior art keywords
substrate
chamber
layer
aln
pvd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015509115A
Other languages
English (en)
Other versions
JP2015524020A (ja
Inventor
ミンウェイ チュー，
ミンウェイ チュー，
ロンジュン ワン，
ロンジュン ワン，
ナーグ ビー． パティバンドラ，
ナーグ ビー． パティバンドラ，
シャンミン タン，
シャンミン タン，
ヴィヴェク アグラワル，
ヴィヴェク アグラワル，
チェン−シュン マシュー ツァイ，
チェン−シュン マシュー ツァイ，
ムハマド ラシード，
ムハマド ラシード，
ディネッシュ サイガル，
ディネッシュ サイガル，
プラブラム ゴパール ラジャ，
プラブラム ゴパール ラジャ，
オムカラム ナラマス，
オムカラム ナラマス，
アナンタ サブラマニ，
アナンタ サブラマニ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2015524020A publication Critical patent/JP2015524020A/ja
Application granted granted Critical
Publication of JP6339066B2 publication Critical patent/JP6339066B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Led Devices (AREA)

Description

（関連出願の相互参照）
本出願は、２０１２年４月２６日出願の米国仮特許出願第６１／６３８，８９３号の利益を主張するものであり、この特許文献の内容全体を参照により本明細書に組み込む。
本発明の実施形態は、ＩＩＩ族窒化物材料の分野に関し、詳細には、物理的気相堆積（ＰＶＤ）により形成される窒化アルミニウム緩衝層を有する窒化ガリウムベースの発光ダイオード（ＬＥＤ）の製造に関する。
ＩＩＩ−Ｖ族材料は、半導体産業、および発光ダイオード（ＬＥＤ）などの関連産業において、ますます重要な役割を果たしている。しばしば、欠陥または亀裂を生じずに、ＩＩＩ−Ｖ族材料を異種の基板の上で成長または堆積させる（ヘテロエピタキシとして知られている）ことは難しい。例えば、選択フィルム、例えば窒化ガリウムフィルムの高品質表面保護は、順次に製造される材料層のスタックを使用する多くの用途において簡単ではない。基板とデバイス層の間に１つまたは複数の緩衝層を含むことが、一手法となっている。しかし、ＩＩＩ−Ｖ族材料は、しばしばプロセス条件の影響を受けやすく、製造プロセスの特定の期間にそのような条件を回避するように配慮しなければならない。しかし、敏感なＩＩＩ−Ｖ族フィルムと、損傷をもたらす可能性がある条件との相互作用を回避することも、多くの用途において簡単ではない。
本発明の実施形態は、物理的気相堆積（ＰＶＤ）で形成された窒化アルミニウム緩衝層を有する窒化ガリウムベースの発光ダイオード（ＬＥＤ）の製造を対象とする。
一実施形態では、基板の上に緩衝層を製造する方法が、基板の表面を前処理することを含む。また、この方法は、その後、窒素ベースのガスまたはプラズマを用いて、物理的気相堆積（ＰＶＤ）チャンバ内に収容されたアルミニウム含有ターゲットから基板の表面上に窒化アルミニウム（ＡｌＮ）層を反応性スパッタリングすることも含む。
一実施形態では、半導体装置が、基板と、基板の上に配置された窒化アルミニウム（ＡｌＮ）緩衝層とを含み、ＡｌＮ緩衝層が、根二乗平均で約１ナノメートル未満の粗さと、約２００ａｒｃｓｅｃ未満の（００２）ピークのＦＷＨＭを有する（００２）方向での結晶配向とを有する原子的に滑らかな表面を有する。
一実施形態では、基板の上に緩衝層を製造する方法が、基板の表面上にプレシード層を形成することを含む。また、この方法は、窒素ベースのガスまたはプラズマを用いて、物理的気相堆積（ＰＶＤ）チャンバ内に収容されたアルミニウム含有ターゲットからプレシード層上に窒化アルミニウム（ＡｌＮ）層を反応性スパッタリングすることも含む。
本発明の１つまたは複数の実施形態による、ベンチマーククラスタツールの概略図、ベンチマークＬＥＤ構造、およびベンチマーク時間対堆積プロットを示す図である。 本発明の一実施形態による、ＬＥＤ構造の製造に関するクラスタツールの概略図と、対応する温度対時間プロットとを示す図である。 本発明の一実施形態によるＬＥＤ構造と、対応する時間対堆積プロットとを示す図である。 本発明の一実施形態によるＰＶＤチャンバに関するプロセスキットの断面図である。 本発明の一実施形態によるＰＶＤチャンバに関するプロセスキットの断面図である。 本発明の一実施形態によるＰＶＤチャンバに関するプロセスキットの断面図である。 本発明の一実施形態による、ＰＶＤチャンバ用のパワー送達源の断面図である。 本発明の一実施形態による、ＩＩＩ族窒化物材料の製造に適したＭＯＣＶＤチャンバの概略断面図である。 本発明の一実施形態による、ＩＩＩ族窒化物材料の製造に適したＨＶＰＥチャンバの概略断面図である。
物理的気相堆積（ＰＶＤ）により形成される窒化アルミニウム緩衝層を有する窒化ガリウムベースの発光ダイオード（ＬＥＤ）の製造を述べる。以下の説明では、本発明の実施形態を完全に理解できるように、プロセスチャンバ構成および材料レジームなど、いくつかの具体的な詳細を記載する。これらの具体的な詳細を伴わなくても本発明の実施形態を実施することができることは、当業者には明らかであろう。また、本発明の実施形態を不要に曖昧にしないように、特定のダイオード構成などよく知られているフィーチャは詳述しない。さらに、図面に示される様々な実施形態は、例示的に表したものであり、必ずしも縮尺通りには描かれていないことを理解されたい。さらに、本明細書における実施形態では明示的に開示されないことがあるが、他の配置および構成も本発明の精神および範囲内にあるものとみなされる。
ＬＥＤ製造法は、基板と、アンドープおよび／またはドープ窒化ガリウムのデバイス層との間に窒化ガリウムの緩衝層を形成することを含むことができる。本明細書で述べる実施形態では、そのような窒化ガリウム緩衝層の代わりに、基板と、アンドープおよびドープ窒化ガリウムのデバイス層との間で窒化アルミニウム緩衝層が使用される。窒化アルミニウム層は、ＰＶＤプロセスにおいてスパッタ堆積によって形成することができる。これは、典型的には有機金属気相堆積（ＭＯＣＶＤ）チャンバまたはハイドライド気相エピタキシ（ＨＶＰＥ）チャンバ内で行われるＩＩＩ族窒化物緩衝層の形成とは対照的である。窒化アルミニウム層は、ＰＶＤチャンバ内に収容された窒化アルミニウムターゲットからの非反応性スパッタリングによって形成することができ、あるいは、ＰＶＤチャンバ内に収容され、窒素ベースのガスまたはプラズマと反応させられるアルミニウムターゲットからの反応性スパッタリングによって形成することができる。
１つまたは複数の実施形態に従って、ＧａＮベースのデバイス用のＰＶＤ ＡｌＮ緩衝層に関するプロセス条件を本明細書で述べる。また、１つまたは複数の同じまたは異なる実施形態に従って、窒化ガリウムベースのデバイス用のＰＶＤ窒化アルミニウム緩衝層に関する基板前処理も本明細書で述べる。
本明細書で述べる実施形態の１つまたは複数は、ＬＥＤ製造に使用されるマルチチャンバ製造ツールにおいて、より高いスループットを実現可能にすることができる。また、窒化ガリウム緩衝層ではなく、ＰＶＤにより形成される窒化アルミニウム層を含むことによって、アンドープおよびドープ窒化ガリウムのデバイス層を全体的に薄くすることができる。特定の例では、アンドープ部分を薄くする、または完全になくすことができる。さらに、窒化アルミニウム層を堆積するために使用されるのと同じＰＶＤ堆積チャンバ内で、サファイア基板など受取り基板の予備スパッタ洗浄を行うことができる。さらに、ＰＶＤによる窒化アルミニウム層は、３００℃未満の温度で形成することができるので、ＬＥＤ製造の全体のサーマルバジェットを減少させることができる。対照的に、典型的な窒化ガリウム緩衝層は、５００〜６００℃の間で形成される。本明細書で述べる実施形態の１つまたは複数は、より速い堆積速度、例えば、アンドープおよび／またはｎ型ドープ窒化ガリウムなどの材料に関する成長速度の２倍の堆積速度を実現可能にすることができる。より速い速度を実現することができる理由は、いくつかの実施形態では、アンドープおよび／またはｎ型ドープ窒化ガリウム層を上で成長させるためのより良く整合された結晶配向および形態学的関係を提供することができる窒化アルミニウム（ＡｌＮ）緩衝層上にアンドープおよび／またはｎ型ドープ窒化ガリウム層が形成されるからである。本明細書で述べる実施形態の１つまたは複数は、説明する操作の多くがクラスタツール内でインサイチュで行われるので、酸化物除去操作をなくすことを実現可能にすることができる。本明細書で述べる実施形態の１つまたは複数は、ＰＶＤにより形成される窒化アルミニウム緩衝層上に窒化ガリウムを形成することによって、窒化ガリウム結晶の品質の改良を実現可能にすることができる。
本発明の実施形態は、本明細書で述べるシステムおよび方法の研究中に開発されたベンチマークシステムまたは方法に勝る改良を提供することができる。例えば、図１は、本発明の１つまたは複数の実施形態による、ベンチマーククラスタツールの概略図、ベンチマークＬＥＤ構造、およびベンチマーク時間対堆積プロットを示す。
図１を参照すると、ベンチマーククラスタツール１００は、アンドープおよび／またはｎ型窒化ガリウムＭＯＣＶＤ反応チャンバ１０２（ＭＯＣＶＤ１：ｕ−ＧａＮ／ｎ−ＧａＮ）と、多重量子井戸（ＭＱＷ）ＭＯＣＶＤ反応チャンバ１０４（ＭＯＣＶＤ２：ＭＱＷ）と、ｐ型窒化ガリウムＭＯＣＶＤ反応チャンバ１０６（ＭＯＣＶＤ３：ｐ−ＧａＮ）とを含む。また、ベンチマーククラスタツール１００は、ロードロック１０８と、キャリアカセット１１０と、高電圧用途のための任意選択のさらなるドープおよび／またはｎ型窒化ガリウムＭＯＣＶＤ反応チャンバ１１２とを含むこともでき、それらはすべて図１に示されている。
ベンチマークＬＥＤ構造１２０は、様々な材料層のスタックを含み、層の多くは、ＩＩＩ−Ｖ族材料を含む。例えば、ベンチマークＬＥＤ構造１２０は、シリコンまたはサファイア基板１２２（基板：サファイア、Ｓｉ）と、厚さ２０ナノメートルの緩衝層１２４（ＬＴ緩衝）と、厚さ約４ミクロンのアンドープ／ｎ型窒化ガリウム複合層１２６（ｕ−ＧａＮ／ｎ−ＧａＮ）とを含む。緩衝層１２４は、比較的低い処理温度で形成される窒化ガリウム層でよい。緩衝層１２４とアンドープ／ｎ型窒化ガリウム複合層１２６は、ベンチマーククラスタツール１００のアンドープおよび／またはｎ型窒化ガリウムＭＯＣＶＤ反応チャンバ１０２内で形成される。また、ベンチマークＬＥＤ構造１２０は、３０〜５００ナノメートルの範囲内の厚さを有するＭＱＷ構造１２８を含む。ＭＱＷ構造１２８は、ベンチマーククラスタツール１００のＭＱＷ ＭＯＣＶＤ反応チャンバ１０４内で形成される。また、ベンチマークＬＥＤ構造１２０は、厚さ約２０ナノメートルのｐ型窒化ガリウムアルミニウム層１３０（ｐ−ＡｌＧａＮ）と、５０〜２００ナノメートルの範囲内の厚さを有するｐ型窒化ガリウム層１３２（ｐ−ＧａＮ）とを含む。ｐ型窒化ガリウムアルミニウム層１３０とｐ型窒化ガリウム層１３２は、ベンチマーククラスタツール１００のｐ型窒化ガリウムＭＯＣＶＤ反応チャンバ１０６内で形成される。
ベンチマーク時間対堆積プロット１４０は、ベンチマーククラスタツール１００内でのチャンバ使用を表す。ＭＱＷ ＭＯＣＶＤ反応チャンバ１０４内でのＭＱＷ構造１２８の形成は、約２時間の成長時間を有する。ｐ型窒化ガリウムＭＯＣＶＤ反応チャンバ１０６内でのｐ型窒化ガリウムアルミニウム層１３０とｐ型窒化ガリウム層１３２の形成は、約１時間の成長時間を有する。また、アンドープおよび／またはｎ型窒化ガリウムＭＯＣＶＤ反応チャンバ１０２内での緩衝層１２４とアンドープ／ｎ型窒化ガリウム複合層１２６の形成は、約３．５時間の成長時間を有する。チャンバ１０２のチャンバ洗浄のために、さらに約１時間必要となることがある。したがって、全体として、ベンチマーククラスタツール１００内でベンチマークＬＥＤ構造１２０を製造するためのサイクル時間は、アンドープおよび／またはｎ型窒化ガリウムＭＯＣＶＤ反応チャンバ１０２のサイクル時間によって決定され、これは約４．５時間である。洗浄時間は、必ずしもそうではないが、停止のための時間と、洗浄時間と、回復時間とを含むこともあることを理解されたい。また、チャンバ使用の合間に洗浄が必ず行われるわけではないこともあるので、上記の値は平均を表すこともあることを理解されたい。
図１に関連して述べたアンドープおよび／またはｎ型窒化ガリウムＭＯＣＶＤ反応チャンバ１０２内での緩衝層１２４とアンドープ／ｎ型窒化ガリウム複合層１２６の形成に特有の、ＬＥＤ材料堆積のためのベンチマークタイミングシーケンスを以下に提供する。例えば、約３．５時間の成長時間は、１０分間のサファイア基板の高温処理と、５分間の緩衝層の低温形成と、１０分間の緩衝アニーリング操作と、３０分間の成長回復操作と、２時間のアンドープ／ｎ型窒化ガリウム複合層形成操作と、３０分間の温度勾配および安定化操作（例えば、温度勾配２〜３℃／秒）とに分けられる。
図１に関連して述べたベンチマークシステムおよび方法を参照すると、ベンチマーク手法は、ＬＥＤの各機能層に関して均衡の取れていないタイムフローを生じることがある。例えば、アンドープおよび／またはｎ型窒化ガリウムＭＯＣＶＤ反応チャンバ１０２内での緩衝層１２４とアンドープ／ｎ型窒化ガリウム複合層１２６の形成は、３．５時間であり、ＭＱＷ ＭＯＣＶＤ反応チャンバ１０４内でのＭＱＷ構造１２８の形成は２時間であり、ｐ型窒化ガリウムＭＯＣＶＤ反応チャンバ１０６内でのｐ型窒化ガリウムアルミニウム層１３０とｐ型窒化ガリウム層１３２の形成は１時間である。さらに、上述したように、アンドープおよび／またはｎ型窒化ガリウムＭＯＣＶＤ反応チャンバ１０２内での行程の間に、さらに約１時間のチャンバ洗浄（場合によってはポンプダウン時間を含む）が必要とされることがある。そのような追加のチャンバ洗浄は、基板汚染を避けるために必要とされることがある。したがって、３つのＭＯＣＶＤチャンバを用いた構造１２０の漸進的な成長は、ＭＱＷ ＭＯＣＶＤ反応チャンバ１０４およびｐ型窒化ガリウムＭＯＣＶＤ反応チャンバ１０６に関してかなりの遊休時間を生じ、システム１００の全体的なスループットを減少させる。
本発明の一態様では、ＬＥＤ構造を製造するためのクラスタシステムのスループットは、上述したＭＯＣＶＤ材料成長機能または操作の１つまたはその一部を、ＰＶＤスパッタリング堆積機能または操作で置き換えることによって改良することができる。例えば、図２Ａは、本発明の一実施形態による、ＬＥＤ構造の製造に関するクラスタツールの概略図と、対応する温度対時間プロットとを示す。図２Ｂは、本発明の一実施形態によるＬＥＤ構造と、対応する時間対堆積プロットとを示す。
図２Ａを参照すると、クラスタツール２００は、ＰＶＤ窒化アルミニウムスパッタチャンバ２０２（ＰＶＤ ＡｌＮ）と、アンドープおよび／またはｎ型窒化ガリウムＭＯＣＶＤ反応チャンバ２０４（ＭＯＣＶＤ１：ｕ−ＧａＮ／ｎ−ＧａＮ）と、多重量子井戸（ＭＱＷ）ＭＯＣＶＤ反応チャンバ２０６（ＭＯＣＶＤ２：ＭＱＷ）と、ｐ型窒化ガリウムＭＯＣＶＤ反応チャンバ２０８（ＭＯＣＶＤ３：ｐ−ＧａＮ）とを含む。また、クラスタツール２００は、ロードロック２１０と、キャリアカセット２１２と、移送チャンバ２１４とを含むこともでき、それらはすべて図２Ａに示されている。
したがって、本発明の一実施形態によれば、マルチチャンバシステムは、金属アルミニウムまたはアルミニウム化合物のターゲットを含むＰＶＤチャンバと、アンドープ窒化ガリウムおよび／またはｎ型窒化ガリウムまたはそれら両方を堆積するように適合されたチャンバとを含む。一実施形態では、ＰＶＤチャンバのターゲットは、窒化アルミニウムから構成される。そのような実施形態では、堆積したい材料と同じ材料からターゲットが構成されているので、反応性スパッタリングを使用する必要はない。しかし、代替実施形態では、アルミニウムから構成されるターゲットが使用され、そのアルミニウムターゲットから、窒素源によって、または窒素源の存在下で、窒化アルミニウムの反応性スパッタリングが行われる。一実施形態では、図２Ａに示されるように、アンドープまたはｎ型窒化ガリウムを堆積するように適合されたチャンバは、ＭＯＣＶＤチャンバである。しかし、代替実施形態では、アンドープまたはｎ型窒化ガリウムを堆積するように適合されたチャンバは、ハイドライド気相エピタキシ（ＨＶＰＥ）チャンバである。一実施形態では、図２Ａに示されるように、ＰＶＤチャンバと、アンドープまたはｎ型窒化ガリウムを堆積するように適合されたチャンバとが、クラスタツール構成内に含まれる。しかし、代替実施形態では、ＰＶＤチャンバと、アンドープまたはｎ型窒化ガリウムを堆積するように適合されたチャンバとが、インラインツール構成内に含まれる。本明細書で述べるＰＶＤに基づく堆積プロセスは、標準室温に近い温度で行われることがあり、またはより高温で行われることもある。
図２Ｂを参照すると、ＬＥＤ構造２２０は、様々な材料層のスタックを含み、層の多くは、ＩＩＩ−Ｖ族材料を含む。例えば、ＬＥＤ構造２２０は、シリコンまたはサファイア基板２２２（基板：サファイアＳｉ）と、約１０〜２００ナノメートルの範囲内の厚さを有する窒化アルミニウム層２２４（ＡｌＮ）とを含む。窒化アルミニウム層２２４は、クラスタツール２００のＰＶＤ窒化アルミニウムスパッタチャンバ２０２内でスパッタ堆積によって形成される。また、ＬＥＤ構造２２０は、厚さ約４ミクロンのアンドープ／ｎ型窒化ガリウム複合層またはｎ型窒化ガリウム単層２２６（ｎ−ＧａＮ）を含む。アンドープ／ｎ型窒化ガリウム複合層またはｎ型窒化ガリウム単層２２６は、クラスタツール２００のアンドープおよび／またはｎ型窒化ガリウムＭＯＣＶＤ反応チャンバ２０４内で形成される。また、ＬＥＤ構造２２０は、３０〜５００ナノメートルの範囲内の厚さを有するＭＱＷ構造２２８を含む。ＭＱＷ構造２２８は、クラスタツール２００のＭＱＷ ＭＯＣＶＤ反応チャンバ２０６内で形成される。一実施形態では、ＭＱＷ構造２２８は、ＩｎＧａＮ井戸／ＧａＮバリア材料層の１つまたは複数の磁場対から構成される。また、ＬＥＤ構造２２０は、厚さ約２０ナノメートルのｐ型窒化ガリウムアルミニウム層２３０（ｐ−ＡｌＧａＮ）と、５０〜２００ナノメートルの範囲内の厚さを有するｐ型窒化ガリウム層２３２（ｐ−ＧａＮ）とを含む。ｐ型窒化ガリウムアルミニウム層２３０とｐ型窒化ガリウム層２３２は、クラスタツール２００のｐ型窒化ガリウムＭＯＣＶＤ反応チャンバ２０８内で形成される。上記の厚さまたは厚さ範囲は例示的実施形態であり、他の適切な厚さまたは厚さ範囲も本発明の実施形態の精神および範囲内にあるものとみなされることを理解されたい。
時間対堆積プロット２４０は、クラスタツール２００内でのチャンバ使用を表す。ＭＱＷ ＭＯＣＶＤ反応チャンバ２０６内でのＭＱＷ構造２２８の形成は、約２時間の成長時間を有する。ｐ型窒化ガリウムＭＯＣＶＤ反応チャンバ２０８内でのｐ型窒化ガリウムアルミニウム層２３０とｐ型窒化ガリウム層２３２の形成は、約１時間の成長時間を有する。さらに、本発明の一実施形態によれば、アンドープおよび／またはｎ型窒化ガリウムＭＯＣＶＤ反応チャンバ２０４内でのアンドープ／ｎ型窒化ガリウム複合層またはｎ型窒化ガリウム単層２２６の形成は、わずか約２時間の成長時間を有する。チャンバ２０４のチャンバ洗浄のために、さらに約１時間必要となることがある。しかし、洗浄時間は、停止のための時間と、洗浄時間と、回復時間とを含むこともあることを理解されたい。また、洗浄は、チャンバ使用の合間に必ず行われるわけではないこともあるので、上記の値は平均を表すこともあることを理解されたい。
したがって、窒化ガリウム層１２６を形成するために使用されるＭＯＣＶＤチャンバ内で図１の緩衝層１２４などの緩衝層を形成するのではなく、代わりに窒化アルミニウム緩衝層２２４が含まれ、別のチャンバ内で、特にＰＣＶ窒化アルミニウムスパッタチャンバ２０２内で形成される。ＡｌＮの成長は、（約４００トルから約１０−８トルへの）ポンプ時間を除いて約５分間かかることがあるが、ＭＯＣＶＤチャンバ１とは別のチャンバ内での形成により、クラスタツール２００のスループットが増加する。例えば、全体として、クラスタツール２００内でＬＥＤ構造２２０を製造するためのサイクル時間は、ここでも、アンドープおよび／またはｎ型窒化ガリウムＭＯＣＶＤ反応チャンバ２０４のサイクル時間によって決定され、これは、ベンチマークシステムでの４．５時間に対して、約３時間に短縮される。したがって、３つのＭＯＣＶＤチャンバに加えて１つのＰＶＤチャンバを用いた構造２２０の漸進的な成長は、ＭＱＷ ＭＯＣＶＤ反応チャンバ２０６およびｐ型窒化ガリウムＭＯＣＶＤ反応チャンバ２０８に関する遊休時間をはるかに短くし、システム２００の全体のスループットを改良する。例えば、一実施形態では、ツールスループットは、１日当たり約５．３回の行程から、１日当たり約８回の行程に改良され、約５０％のスループット改良を示す。
再び図２Ａを参照すると、クラスタツール２００内でのＬＥＤ構造の製造に関する代表的な温度対時間プロット２５０が提供される。プロット２５０の領域２５２は、アンドープおよび／またはｎ型窒化ガリウムＭＯＣＶＤ反応チャンバ２０４内で形成されるアンドープ／ｎ型窒化ガリウム複合層またはｎ型窒化ガリウム単層２２６の形成に特有のものである。この領域内では、ただ１つの温度勾配（約１１００℃から約４００℃への低下）が必要とされる。そのような単一勾配事象要件は、上述したようなアンドープおよび／またはｎ型窒化ガリウムＭＯＣＶＤ反応チャンバ１０２内での緩衝層１２４とアンドープ／ｎ型窒化ガリウム複合層１２６の形成に関するタイミングシーケンスとは全く異なる。緩衝層１２４とアンドープ／ｎ型窒化ガリウム複合層１２６の形成の場合には、チャンバは、基板処理のための高温で始まり、緩衝層製造のための温度に低下し、窒化ガリウム堆積のための温度に再び上昇し、最後に、安定化のために再び低下する。しかし、ＭＱＷおよびｐ−ＧａＮの形成に特有のプロット２５０の領域２５４および２５６は、どちらの場合にもほぼ同じであることに留意されたい。一実施形態では、プロット２５０の領域２５８を参照すると、ＰＶＤにより形成される窒化アルミニウムに関する温度対時間のプロットは、約２０〜１２００℃の範囲内での高温（ＨＴ）プロセスまたは低温（ＬＴ）プロセスを含むことができる。
クラスタツール２００に関するスループット改良に加えて、１つのＰＶＤチャンバと３つのＭＯＣＶＤチャンバとを備えるツール構成にはさらなる利益が存在することがある。例えば、第１のＭＯＣＶＤチャンバに送達する必要がある反応ガスがより少量であるので、コスト節約が実現される。ＰＶＤチャンバ技術および設計は、ベンチマーククラスタツール１００のチャンバ１０２のような、緩衝層とデバイス層の両方に専用のＭＯＣＶＤチャンバに関する設定時間および複雑さに比べて単純であることがある。上記のプロセスが、デバイス層２２６のアンドープ窒化ガリウム部分に関する厚さ減少を実現可能にする場合、より単純な全面的な（ｄｏｗｎ−ｔｈｅ−ｌｉｎｅ）エッチバックプロセスを実施することができる。また、このプロセスは、サイクル時間を短縮しながら、材料および動作コストの節約を実現可能にすることもできる。また、窒化ガリウム緩衝層の代わりに窒化アルミニウム緩衝層を使用することによって、ＬＥＤデバイスなどのデバイスの活性層の欠陥の減少を実現することができる。
したがって、本発明の一実施形態によれば、マルチチャンバシステムは、窒化アルミニウムターゲットを含むＰＶＤチャンバと、アンドープまたはｎ型窒化ガリウムを堆積するための第１のＭＯＣＶＤチャンバとを含む。また、マルチチャンバシステムは、多重量子井戸（ＭＱＷ）構造を堆積するための第２のＭＯＣＶＤチャンバと、ｐ型窒化アルミニウムガリウムもしくはｐ型窒化ガリウムまたはそれら両方を堆積するための第３のＭＯＣＶＤチャンバとを含む。一実施形態では、窒化アルミニウムターゲットを有するＰＶＤチャンバは、窒化アルミニウムの非反応性スパッタリング用のものである。特定のそのような実施形態では、ＰＶＤチャンバは、約２０〜２００℃の範囲内の低い温度またはわずかに高い温度での窒化アルミニウムの非反応性スパッタリング用のものである。別の特定のそのような実施形態では、ＰＶＤチャンバは、約２００〜１２００℃の範囲内の高温での窒化アルミニウムの非反応性スパッタリング用のものである。
堆積温度に関係なく、所要の材料特性（例えば、適切な欠陥密度、結晶粒径、結晶配向など）を実現するために、ＬＥＤ構造２２０内に含むのに適した、ＰＶＤにより堆積された窒化アルミニウム層を、ある時点で４００〜１４００℃の範囲内、例えば約９００℃の高温にさらすことが必要となることもあり得る。本発明の一実施形態によれば、窒化アルミニウム層の上に追加の層を製造する前に、ＰＶＤにより堆積された窒化アルミニウム層に対して高速熱処理（ＲＴＰ）プロセスが行われる。このとき、ＲＴＰチャンバは、ＬＥＤ構造２２０に関する上述した製造プロセスに何らかの形で関連付けられることがある。一実施形態では、ＰＶＤチャンバと３つのＭＯＣＶＤチャンバとを含むクラスタツールまたはインラインツールなどのツールが、ＲＴＰチャンバも含む。しかし、代替実施形態では、ＲＴＰプロセスはＰＶＤチャンバ内で行われる。別の代替実施形態では、ＬＥＤ構造２２０に関する上述した製造プロセスに、レーザアニーリング機能が関連付けられる。
第１の態様では、ＰＶＤ窒化アルミニウム緩衝層のための基板前処理を述べる。そのような緩衝層は、例えばＧａＮベースのデバイスに含まれることがある。一実施形態では、ＡｌＮ材料特性を改良する基板前処理プロセスの詳細を、そのような基板前処理に有用なハードウェアと共に述べる。
ＰＶＤ ＡｌＮは、サファイアやシリコンなど異種基板上に成長させるＧａＮベースのＬＥＤおよびパワーデバイス用の緩衝層として使用することができる。ＰＶＤ ＡｌＮ緩衝層は、緩衝層の上に成長させるＧａＮ層の材料品質を改良するために使用することができ、したがってデバイス性能および信頼性を改良するために含むことができる。サファイア上でのＧａＮの典型的なＭＯＣＶＤ成長において、ＰＶＤ ＡｌＮプロセスを使用すると、限定はしないが、基板プリベーク、低温ＭＯＣＶＤ緩衝形成、および何らかの温度上昇操作などの操作を省略することができる。さらに、処理時間を約１０〜３０％短縮することができる。ガリウムに起因する損傷からシリコン基板を保護するためにＡｌＮ層が必要となり得るシリコン上でのＧａＮの成長に関して、特にチャンバ洗浄時間も考慮に入れると、ＰＶＤ ＡｌＮ層は、通常はエピタキシャル成長に基づくプロセスよりも約３〜６時間節約することができる。そのようなプロセス時間短縮は、システムスループットを大幅に高めることができる。ＰＶＤ ＡｌＮの結晶品質が、上に成長させるＧａＮ層の材料品質に直接的な影響を及ぼすことがあることを理解されたい。したがって、以下により詳細に述べるように、一実施形態では、ＰＶＤ ＡｌＮ層は、高い結晶品質およびプロセス再現性の向上を提供する。
一実施形態では、異種基板、例えばサファイアの前処理が実施されて、表面汚染物質および粒子を基板から除去し、またＡｌおよびＮ原子を受け取るように基板表面を準備して、高度に組織化された結晶構造でＡｌＮ結晶層を形成する。１つのそのような実施形態では、基板前処理は、例えばＰＶＤによるＡｌＮの堆積を、約１ナノメートル未満の表面粗さ（根二乗平均で；ＡＦＭに基づいて）および（００２）ＸＲＤ ＦＷＨＭ＜５０ａｒｃｓｅｃで可能にする。さらに、実行毎およびウエハ毎の高いプロセス再現性、ならびにウエハ内部での高い一様性も実現することができる。
一実施形態では、基板前処理は、ＰＶＤ堆積チャンバ内でインサイチュで行われる。１つのそのような実施形態では、基板がチャンバ内に装填され、基板の表面付近でプラズマを発生するためにチャンバのペデスタルにバイアス（電圧）が印加される。特定の実施形態では、発生されるプラズマは、窒素、Ａｒ、水素、または他のガスラジカルおよびイオンを含み、これらを使用して、基板表面汚染物質および粒子を除去し、基板の表面構造を変更して、基板と堆積されるエピタキシャル膜との間のより良い結晶整合を保証することができる。一実施形態では、プラズマ密度、バイアス、および処理時間は、基板表面を効果的に洗浄し、かつ基板表面を損傷しないように調節される（例えば、印加されるバイアスは約−５Ｖ〜−１０００Ｖの範囲内であり、処理時間は約１秒〜１５分の範囲内である）。一実施形態では、対応する電源の周波数は、約１００ｋＨｚ〜１００ＭＨｚの範囲内である。一実施形態では、前処理中のペデスタルの温度は、約−５０℃〜１０００℃の範囲内である。一実施形態では、使用されるハードウェアは、チャンバ本体、１つまたは複数の電源、１つまたは複数のターゲット、マグネトロン、ペデスタル、高温ヒータなどを含み、それらの例は以下により詳細に述べる。
１つのそのような実施形態では、基板前処理に関する上記の操作およびプロセスの組合せを使用して、実施毎およびウエハ毎の高い再現性ならびにウエハ内部での高い一様性を有して、高品質のＡｌＮ堆積が行われる。特定の実施形態では、その後、ＸＲＤ（００２）ＦＷＨＭ＜２００ａｒｃｓｅｃおよびＸＲＤ（１０２）ＦＷＨＭ＜３００ａｒｃｓｅｃを有する高品質ＧａＮをＰＶＤ ＡｌＮ層の上に成長させる。別の特定の実施形態では、その後、ＸＲＤ（００２）ＦＷＨＭ＜１００ａｒｃｓｅｃおよびＸＲＤ（１０２）ＦＷＨＭ＜１５０ａｒｃｓｅｃを有する高品質ＧａＮをＰＶＤ ＡｌＮ層の上に成長させる。一実施形態では、上述した基板前処理の使用は、従来式に準備される基板でしばしば観察されるＡｌＮおよびＧａＮ結晶品質のばらつきを減少させる、またはなくす。
第２の態様では、物理的気相堆積（ＰＶＤ）窒化アルミニウム（ＡｌＮ）緩衝層を形成するためのプロセス条件を述べる。そのような緩衝層は、例えばＧａＮベースのデバイスに含まれることがある。一実施形態では、特定の特性および性質を有するＡｌＮを堆積するために、パラメータプロセス窓が提供される。
発光ダイオード（ＬＥＤ）の製造は、典型的には、基板上の金属有機化学気相堆積（ＭＯＣＶＤ）による低温緩衝層の形成を含む。典型的には、ＭＯＣＶＤによる緩衝層の堆積の後、活性デバイス層、例えば、非ドープ層、Ｓｉドープのｎ型層、ＭＱＷ層、およびＭｇドープのｐ型ＧａＮ層が形成される。基板プレベーキングは、通常は高温（例えば約１０５０℃よりも高い温度）で行われる。対照的に、緩衝層の堆積は、通常は低温（例えば、約５００〜６００℃の範囲内の温度）で行われる。これらのプロセスは、ＭＯＣＶＤプロセスの総時間の約１０〜３０％を占めることがある。エクスサイチュ堆積緩衝層によってＭＯＣＶＤスループットを向上させることができる。したがって、以下により詳細に述べるように、一実施形態では、ＰＶＤによって形成されるエクスサイチュ堆積ＡｌＮ緩衝層を述べる。一実施形態では、ＰＶＤプロセスは、別のチャンバ内で行われる。
一実施形態では、プロセス条件は、ＧａＮデバイス製造で使用するのに適したＡｌＮ緩衝（テンプレート）を有する基板を形成するために提供される。１つのそのような実施形態では、ＡｌＮ緩衝層は、約１ナノメートル未満（根二乗平均で；原子力顕微鏡によって測定される）の粗さと、（００２）方向での良好な結晶配向（ＸＲＤ回折によって検証される；（００２）ピークのＦＷＨＭ＜２００ａｒｃｓｅｃ）とを有する原子的に滑らかな表面を有するように形成される。特定のそのような実施形態では、ＡｌＮ膜厚は、約５００ナノメートル未満である。
一実施形態では、ＡｌＮ緩衝層は、ＰＣＤチャンバ内に収容され、窒素ベースのガスまたはプラズマと反応されるアルミニウム含有ターゲットからの反応性スパッタリングによって形成される。１つのそのような実施形態では、エピタキシ成長のための準備が整っている基板がＰＶＤチャンバ内に装填され、Ａｌ含有ターゲットおよび窒素含有プロセスガスを使用して基板上に連続ＡｌＮ膜が堆積される。しかし、別の実施形態では、ＡｌＮの堆積前に、Ａｌ、ＡｌＯｘ、ＳｉＮｘ、ＺｎＯ、ＺｎＳ、ＺｒＮ、ＴｉＮなどから構成されることがあるプレシード層がまず堆積されて、基板表面を保護し、より高品質のＡｌＮの堆積および／またはＰＶＤ ＡｌＮ層に関する高い堆積速度を可能にする。１つの特定の実施形態では、プレシード層は、より低い出力、圧力、またはガス流量などで、窒素含有ガスを伴わずに、汚染されたＡｌ含有ターゲットをスパッタリングすることによって形成される。プレシード層の堆積後、一実施形態では、Ａｌ含有ターゲットおよび窒素含有プロセスガスを使用してプレシード層上に連続ＡｌＮ膜が堆積される。
一実施形態では、基板の選択肢は、限定はしないが、サファイア、ＳｉＣ、Ｓｉ、ダイヤモンド、ＬｉＡｌＯ２、ＺｎＯ、Ｗ、Ｃｕ、ＧａＮ、ＡｌＧａＮ、ＡｌＮ、ソーダ石灰／高シリカガラス、合致した格子定数および熱膨張率を有する基板、上に成長させる窒化物材料に適合する基板または上に成長させる窒化物材料に合わせて設計された基板、所望の窒化物成長温度で熱的および化学的に安定な基板、ならびにパターン形成されていない基板またはパターン形成された基板を含む。一実施形態では、ターゲットの選択肢は、限定はしないが、Ａｌ含有金属、合金、化合物、例えばＡｌ、ＡｌＮ、ＡｌＧａ、Ａｌ２Ｏ３などを含み、ターゲットは、層適合性およびデバイス性能を改良するためにＩＩ／ＩＶ／ＶＩ族元素でドープされることがある。一実施形態では、スパッタリングプロセスガスは、限定はしないが、Ｎ２、ＮＨ３、ＮＯ２、ＮＯなどの窒素含有ガスと、Ａｒ、Ｎｅ、Ｋｒなどの不活性ガスとを含むことがある。
本発明の一実施形態によれば、ＡｌＮ緩衝層を堆積する前に、基板は、熱的に（例えば、高速熱処理（ＲＴＰ）、高温でのベークなど）、化学的に（Ｈ２Ｏ２、Ｈ２ＳＯ４、ＨＣｌ、ＨＮＯ３、ＨＦ、ＮＨ４Ｆ、原子Ｈなど）、および／または物理的に（例えば、プレスパッタリング）、インサイチュおよび／またはエクスサイチュ手法によって前処理される。
一実施形態では、ＰＶＤチャンバカソードの電源は、約０〜２０ｋＷの範囲内の出力と、約０〜６０ＭＨｚの範囲内の周波数とを有するＲＦ電源を含む。また、ＤＣ供給電源が含まれ、約０〜５０ｋＷの範囲内の出力を有し、またはパルスＤＣ電源が含まれ、約０〜５０ｋＷの範囲内の出力と、約１〜１００ＫＨｚの範囲内の周波数と、約１〜９９％の範囲内のデューティサイクルとを有する。１つのそのような実施形態では、プロセス開始シーケンスは、最初にＲＦ電源をオンに切り替える、最初にＤＣ電源をオンに切り替える、またはＲＦとＤＣを同時にオンに切り替えることを含む。電源がオンに切り替えられる前、後、またはそれと同時に、窒素含有ガスの流れを開始することができることを理解されたい。さらなる実施形態では、例えば、基板浮遊電位を調節するため、チャンバ内の反応物のイオン化比、エネルギー、および移動度を変更するため、堆積された膜の応力を制御するため、表面形態および結晶品質を改良するため、堆積速度を高めるために、コンデンサチューナがペデスタルに接続される。
一実施形態では、ウエハ表面温度およびその一様性を制御するために静電チャックが使用される。一実施形態では、堆積温度範囲は、約２００〜５５０℃、５５０〜１０００℃、または１０００〜１４００℃である。一実施形態では、堆積プロセス範囲は、約０．１〜１００ｍＴｏｒｒである。
本発明の一実施形態によれば、スパッタリング出力、基板バイアス、ガス流量、圧力、温度、およびガス組成中のＩＩＩ／Ｖ比に対する調節が行われて、反応物ガスを金属またはＮリッチにして、垂直成長または横方向成長を促進する。一実施形態では、ＡｌＮ緩衝層に関して約０．１Ａ／ｓよりも高い堆積速度が実現され、この速度は、プロセスを通して可変である。一実施形態では、堆積されるＡｌＮ膜の最終的な厚さは、約１〜１０００ｎｍの範囲内である。
一実施形態では、プロセス終了は、最初にＲＦ電源をオフにする、最初に（パルス）ＤＣ電源をオフにする、またはＲＦとＤＣを同時にオフにすることを含み、プロセスガスは、表面形態、化学量論、および極性を制御するために、電源がオフにされる前に、それと同時に、またはその後にオフにされる。一実施形態では、熱処理（例えば、ＲＴＰ、レーザアニーリング、高温ベークなど）または化学処理（溶液ベース、ガスベースなど）、インサイチュおよびエクスサイチュ処理などを含むプロセス後処理が使用される。一実施形態では、ターゲット取込みおよび／またはガスライン送達によってドーパントが添加されて、例えばＰＶＤ ＡｌＮ膜がその上にＩＩＩ族窒化物デバイスを製造するのに適したものになるように、ＰＶＤ ＡｌＮ膜の電気的、機械的、および光学的特性を調節する。
一実施形態では、堆積されるＰＶＤ ＡｌＮ膜は、単層、多層、または上述したプロセス条件を通して製造される異なる組成または特性を有する複数対の交互層の形態である。全体として、一実施形態では、緩衝層形成プロセスは、目標の圧縮応力または引張り応力（例えば、約−１０ＧＰａ〜１０ＧＰａの範囲内）を有する膜を実現するための応力設計を含む。追加または代替として、プロセスは、約７０％〜１００％の範囲内の密度でＡｌＮ膜を堆積するように調節することができる。
１つのそのような実施形態では、上記の操作およびプロセスの組合せを使用して、ＰＶＤ ＡｌＮ膜が、非常に滑らかな表面（例えばＲＭＳで０．５ナノメートル）を有して堆積され、約４０ナノメートルの厚さで高い材料品質（（００２）ピークのＦＷＨＭが約５０ａｒｃｓｅｃ）である。特定の実施形態では、高品質のＧａＮ膜（（００２）のＦＷＨＭ＜２００ａｒｃｓｅｃおよび（１０２）のＦＷＨＭ＜３００ａｒｃｓｅｃ）が、ＰＶＤ ＡｌＮ層上に形成される。別の実施形態では、高品質のＧａＮ膜（（００２）のＦＷＨＭ＜１００ａｒｃｓｅｃおよび（１０２）のＦＷＨＭ＜１５０ａｒｃｓｅｃ）が、ＰＶＤ ＡｌＮ層上に形成される。したがって、一実施形態では、低温ＭＯＣＶＤ ＧａＮ／ＡｌＮ緩衝層が必要なくなる。一実施形態では、そのようなテンプレート上に堆積された全ＬＥＤスタックは、ＰＶＤ ＡｌＮ層を使用しない同じ構造のＬＥＤに比べて、約１０〜４５％の明るさの改良を示した。
３つのＭＯＣＶＤチャンバと共に１つのＰＶＤチャンバを収容するのに適したツールプラットフォームの例示的実施形態は、Ｏｐｕｓ（商標）ＡｄｖａｎｔＥｄｇｅ（商標）システムまたはＣｅｎｔｕｒａ（商標）システムを含み、どちらもＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ， Ｉｎｃ．（米国カリフォルニア州サンタクララ）から市販されている。本発明の実施形態は、さらに、マルチチャンバ処理プラットフォームの一構成要素として、統合計測（ＩＭ）チャンバを含む。ＩＭチャンバは、本明細書で述べるものなどの複数セグメント化されたスパッタまたはエピタキシャル成長プロセスなど、統合堆積プロセスの適応制御を可能にするために制御信号を提供することができる。ＩＭチャンバは、厚さ、粗さ、組成など様々なフィルム特性を測定するのに適した計測装置を含むことができ、さらに、限界寸法（ＣＤ）、側壁角度（ＳＷＡ）、フィーチャ高さ（ＨＴ）などの格子パラメータを真空下で自動で特徴付けることが可能であることもある。限定はしないが、例として、リフレクトメトリやスキャトロメトリなどの光学技法が挙げられる。特に有利な実施形態では、真空光学ＣＤ（ＯＣＤ）技法が採用され、この技法では、スパッタおよび／またはエピタキシャル成長が進行するときに、開始材料に形成された格子の属性が監視される。他の実施形態では、計測操作は、別個のＩＭチャンバ内ではなくプロセスチャンバ内で、例えばプロセスチャンバ内でインサイチュで行われる。
クラスタツール２００などのマルチチャンバ処理プラットフォームは、さらに、任意選択の基板アライナチャンバと、カセットを保持するロードロックチャンバとを含むことがあり、これらのチャンバは、ロボットハンドラを含む移送チャンバに結合される。本発明の一実施形態では、マルチチャンバ処理プラットフォーム２００の適応制御は、制御装置によって提供される。制御装置は、様々なサブプロセスおよびサブコントローラを制御するための工業環境で使用することができる汎用データ処理システムの任意の形態の１つでよい。一般に、制御装置は、一般的な構成要素の中でもとりわけメモリおよび入出力（Ｉ／Ｏ）回路と通信する中央処理装置（ＣＰＵ）を含む。一例として、制御装置は、本明細書で述べる任意の方法／プロセスの操作の１つまたは複数を実施する、または何らかの形で開始することができる。そのような操作を実施および／または開始する任意のコンピュータプログラムコードは、コンピュータプログラムプロダクトとして具現化することができる。本明細書で述べる各コンピュータプログラムプロダクトは、コンピュータ可読媒体（例えば、フロッピーディスク、コンパクトディスク、ＤＶＤ、ハードドライブ、ランダムアクセスメモリなど）によって担持することができる。
本明細書で企図されるプロセスおよびツール構成に適したＰＶＤチャンバとしては、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ， Ｉｎｃ．（米国カリフォルニア州サンタクララ）から市販されているＥｎｄｕｒａ ＰＶＤシステムを挙げることができる。Ｅｎｄｕｒａ ＰＶＤシステムは、優れたエレクトロマイグレーション耐性および表面形態を提供し、また、維持費が安く、システム信頼性が高い。本明細書で実施されるＰＶＤプロセスは、所要の圧力で、また、プロセスキャビティ内で堆積される種の指向性の流れを生み出す適切なターゲットとウエハの間の距離で行うことができる。やはりＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ， Ｉｎｃ．（米国カリフォルニア州サンタクララ）から市販されているＡＲＩＳＴＯチャンバなどのインラインシステムと適合性があるチャンバは、自動装荷および除荷機能と、磁気的キャリア輸送システムとを提供し、かなり短縮されたサイクル時間を可能にする。やはりＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ， Ｉｎｃ．（米国カリフォルニア州サンタクララ）から市販されているＡＫＴ−ＰｉＶｏｔ ５５ＫＶ ＰＶＤシステムは、スパッタリング堆積用の縦型プラットフォームを有する。ＡＫＴ−ＰｉＶｏｔシステムのモジュールアーキテクチャは、かなり速いサイクル時間を提供し、また多様な構成を実現可能にして、製造効率を最大にする。従来のインラインシステムとは異なり、ＡＫＴ−ＰｉＶｏｔの並列処理機能は、各フィルム層に関する異なるプロセス時間によって引き起こされる障害をなくす。また、システムのクラスタ状の構成が、個々のモジュールの保守中にも連続的な操作を可能にする。含まれるロータリカソード技術が、従来のシステムに比べて約３倍のターゲット利用を可能にする。ＰｉＶｏｔシステムの堆積モジュールは、事前スパッタユニットを特徴とし、事前スパッタユニットは、同じ結果を実現するために他のシステムで必要とされる最大５０枚の基板に対して、ただ１つの基板を使用してターゲット調整を実現可能にする。
本発明の一態様では、適切なプロセスキットの設計が、ＰＶＤプロセスチャンバでのＲＦチャンバ機能に重要となり得る。一例として、図３Ａ〜図３Ｃは、本発明の一実施形態によるＰＶＤチャンバに関するプロセスキットの断面図を示す。図３Ｄは、本発明の一実施形態による、ＰＶＤチャンバ用のパワー送達源の断面図を示す。
図３Ａ〜図３Ｃを参照すると、ＰＶＤチャンバ用のプロセスキット３００は、上側アダプタ３０２と、下側アダプタ３０４と、下側シールド３０６と、ＤＴＥＳＣ３０８とを有する第１の部分（図３Ａ）を含む。また、ＰＶＤチャンバ用のプロセスキット３００は、ターゲット３１０と、ダークスペースシールド３１２と、Ａｌスペーサ３１４とを有する第２の部分（図３Ｂ）も含む。また、ＰＶＤチャンバ用のプロセスキット３００は、カバーリング３１６と、堆積リング３１８とを有する第３の部分（図３Ｃ）も含む。
図３Ｄを参照すると、ＰＶＤチャンバ用のパワー送達源３５０は、ＲＦ整合部３５２と、ＲＦ供給部３５４とを含む。供給源分配プレート３５６（例えばアルミニウム源分配プレート）および接地シールド３５８（例えばアルミニウムシートメタル）も、金属ハウジング３６０およびリング磁石３６２と共に含まれる。パワー送達源３５０は、ＤＣフィルタボックス３６４およびＤＣ供給部３６６も含む。上部プレート３６８および分配プレート３７０も、延長ブロック３７２、シャフト３７４、およびターゲット３７６と共に含まれる。
上述したＭＯＣＶＤチャンバ２０４、２０６、または２０８の１つまたは複数として使用するのに適していることがあるＭＯＣＶＤ堆積チャンバの一例が、図４に示されており、図４を参照しながら説明する。図４は、本発明の一実施形態によるＭＯＣＶＤチャンバの概略断面図である。
図４に示される装置４１００は、チャンバ４１０２と、ガスデリバリシステム４１２５と、遠隔プラズマ源４１２６と、真空システム４１１２とを含む。チャンバ４１０２は、処理体積４１０８を取り囲むチャンバ本体４１０３を含む。シャワーヘッドアセンブリ４１０４が、処理体積４１０８の一端に配設され、基板キャリア４１１４が、処理体積４１０８の他端に配設される。下側ドーム４１１９が、下側体積４１１０の一端に配設され、基板キャリア４１１４が、下側体積４１１０の他端に配設される。基板キャリア４１１４は、プロセス位置で図示されているが、例えば基板４１４０を装荷または除荷することができる下側位置に移動させることができる。下側体積４１１０内で堆積が生じるのを防止する一助となるように、また、チャンバ４１０２から排気口４１０９に排気ガスを送る一助となるように、基板キャリア４１１４の周縁に巡らせて排気リング４１２０を配設させることができる。下側ドーム４１１９は、高純度水晶などの透明材料からなることがあり、基板４１４０の放射加熱のために光が通過できるようにする。放射加熱は、下側ドーム４１１９の下に配設された複数の内側ランプ４１２１Ａおよび外側ランプ４１２１Ｂによって提供することができ、反射器４１６６を使用して、内側および外側ランプ４１２１Ａ、４１２１Ｂによって提供される放射エネルギーへのチャンバ４１０２の露出の制御を補助することができる。また、基板４１４０のより精密な温度制御のために、ランプの追加のリングを使用することもできる。
基板キャリア４１１４は、１つまたは複数の凹部４１１６を含むことができ、凹部４１１６内に、１つまたは複数の基板４１４０を処理中に配設することができる。基板キャリア４１１４は、６つ以上の基板４１４０を搬送することができる。一実施形態では、基板キャリア４１１４は、８つの基板４１４０を搬送する。より多数、またはより少数の基板４１４０を基板キャリア４１１４上で搬送することもできることを理解されたい。典型的な基板４１４０は、サファイア、炭化ケイ素（ＳｉＣ）、シリコン、または窒化ガリウム（ＧａＮ）を含むことがある。ガラス基板４１４０など他のタイプの基板４１４０を処理することもできることを理解されたい。基板４１４０のサイズは、直径５０ｍｍ〜１００ｍｍ以上でよい。基板キャリア４１１４は、２００ｍｍ〜７５０ｍｍの範囲内でよい。基板キャリア４１１４は、ＳｉＣまたはＳｉＣ被覆黒鉛を含めた様々な材料から形成することができる。チャンバ４１０２の内部で、本明細書で述べるプロセスに従って、他のサイズの基板４１４０を処理することもできることを理解されたい。シャワーヘッドアセンブリ４１０４は、従来のＭＯＣＶＤチャンバよりも多数の基板４１４０および／または大きい基板４１４０にわたってより均一な堆積を可能にすることができ、それにより、スループットを高め、基板４１４０当たりの処理コストを減少させる。
基板キャリア４１１４は、処理中に軸の周りで回転することができる。一実施形態では、基板キャリア４１１４は、約２ＲＰＭから約１００ＲＰＭで回転することができる。別の実施形態では、基板キャリア４１１４は、約３０ＲＰＭで回転することができる。基板キャリア４１１４の回転は、基板４１４０の均一な加熱、および各基板４１４０に対する処理ガスの均一な露出の一助となる。
複数の内側および外側ランプ４１２１Ａ、４１２１Ｂを同心円または同心区域（図示せず）内に配置することができ、各ランプ区域に個別に電力供給することができる。一実施形態では、基板４１４０および基板キャリア４１１４の温度を測定するために、高温計（図示せず）など１つまたは複数の温度センサをシャワーヘッドアセンブリ４１０４の内部に配設することができ、温度データは、制御装置（図示せず）に送信することができ、制御装置は、個々のランプ区域への電力を調節して、基板キャリア４１１４にわたって所定の温度プロファイルを維持することができる。別の実施形態では、個々のランプ区域への電力は、前駆体の流れまたは前駆体濃度の不均一性を補償するように調節することができる。例えば、外側ランプ区域の近くの基板キャリア４１１４の領域内で前駆体濃度が低い場合、この領域内での前駆体の枯渇を補償する一助となるように外側ランプ区域への電力を調節することができる。
内側ランプ４１２１Ａおよび外側ランプ４１２１Ｂは、基板４１４０を約４００℃〜約１２００℃の温度に加熱することができる。本発明は、内側ランプ４１２１Ａおよび外側ランプ４１２１Ｂのアレイの使用に限定されないことを理解されたい。チャンバ４１０２およびチャンバ４１０２内部の基板４１４０に適切な温度が適切に加えられることを保証するために、任意の適切な加熱源を利用することができる。例えば、別の実施形態では、加熱源は、基板キャリア４１１４と熱的に接触する抵抗加熱要素（図示せず）を含むことができる。
ガスデリバリシステム４１２５は複数のガス源を含むことがあり、または、実行されるプロセスによっては、発生源のいくつかはガス源ではなく液体源でよく、その場合、ガスデリバリシステムは、液体を気化させるために液体注入システムまたは他の手段（例えばバブラ）を含むことがある。次いで、蒸気をキャリアガスと混合させてから、チャンバ４１０２に送達することができる。前駆体ガス、キャリアガス、パージガス、洗浄／エッチングガスなど様々なガスを、ガスデリバリシステム４１２５から、シャワーヘッドアセンブリ４１０４への個別の供給ライン４１３１、４１３２、および４１３３に供給することができる。供給ライン４１３１、４１３２、および４１３３は、各ラインでのガスの流れを監視および調整または遮断するために、遮断弁およびマスフローコントローラまたは他のタイプの制御装置を含むことができる。
導管４１２９が、遠隔プラズマ源４１２６から洗浄／エッチングガスを受け取ることができる。遠隔プラズマ源４１２６は、ガスデリバリシステム４１２５から供給ライン４１２４を通してガスを受け取ることができ、シャワーヘッドアセンブリ４１０４と遠隔プラズマ源４１２６の間にはバルブ４１３０を配設することができる。バルブ４１３０は、プラズマ用の導管として働くように適合させることができる供給ライン４１３３を通してシャワーヘッドアセンブリ４１０４内に洗浄／エッチングガスまたはプラズマを流すために開放することができる。別の実施形態では、装置４１００が遠隔プラズマ源４１２６を含まないことがあり、洗浄／エッチングガスは、非プラズマ洗浄および／またはエッチング用のガスデリバリシステム４１２５から、シャワーヘッドアセンブリ４１０４への代替の供給ライン構成を使用して送達することができる。
遠隔プラズマ源４１２６は、チャンバ４１０２の洗浄および／または基板４１４０のエッチングに適合された高周波またはマイクロ波プラズマ源でよい。洗浄および／またはエッチングガスを、供給ライン４１２４を通して遠隔プラズマ源４１２６に供給して、プラズマ種を生成することができ、そのプラズマ種を、導管４１２９および供給ライン４１３３を通して送って、シャワーヘッドアセンブリ４１０４を通してチャンバ４１０２内に分散させることができる。洗浄用途のためのガスは、フッ素、塩素、または他の反応性元素を含むことがある。
別の実施形態では、ガスデリバリシステム４１２５および遠隔プラズマ源４１２６は、前駆体ガスを遠隔プラズマ源４１２６に供給してプラズマ種を生成することができるように適切に適合させることができ、そのプラズマ種を、シャワーヘッドアセンブリ４１０４を通して送って、基板４１４０上に例えばＩＩＩ−Ｖ族フィルムなどのＣＶＤ層を堆積することができる。一般に、物質の一状態であるプラズマは、プロセスガス（例えば前駆体ガス）に電気エネルギーまたは電磁波（例えば無線周波やマイクロ波）を送達して、プロセスガスを少なくとも一部分解させて、イオン、電子、および中性粒子（例えばラジカル）などのプラズマ種を生成することによって生成される。一例では、プラズマは、約１００ギガヘルツ（ＧＨｚ）未満の周波数での送達電磁エネルギーによってプラズマ源４１２６の内部領域で生成される。別の例では、プラズマ源４１２６は、約１６２メガヘルツ（ＭＨｚ）の周波数など約０．４キロヘルツ（ｋＨｚ）〜約２００メガヘルツ（ＭＨｚ）の間の周波数で、約４キロワット（ｋＷ）未満の出力レベルで電磁エネルギーを送達するように構成される。生成されるプラズマは、前駆体ガスの発生および活性を高め、したがって、堆積プロセス中に基板の表面に達する活性化されたガスは急速に反応して、改良された物理的および電気的特性を有する層を形成することができると考えられる。
パージガス（例えば窒素）は、シャワーヘッドアセンブリ４１０４から、および／または基板キャリア４１１４の下およびチャンバ本体４１０３の底部の近くに配設された入口または管（図示せず）から、チャンバ４１０２内に送達することができる。パージガスは、チャンバ４１０２の下側体積４１１０に入り、基板キャリア４１１４および排気リング４１２０を通って上方向に流れ、環状排気チャネル４１０５の周りに配設された複数の排気口４１０９内に流れる。排気導管４１０６は、環状排気チャネル４１０５を真空システム４１１２に接続し、真空システム４１１２は、真空ポンプ（図示せず）を含む。チャンバ４１０２の圧力は、バルブシステム４１０７を使用して制御することができ、バルブシステム４１０７は、排気ガスが環状排気チャネル４１０５から引き出される流量を制御する。
上述したチャンバ２０４の代替実施形態（または他のチャンバに関する代替実施形態）のＨＶＰＥチャンバ２０４として使用するのに適していることがあるＨＶＰＥ堆積チャンバの一例を、図５に関して図示して説明する。図５は、本発明の一実施形態による、ＩＩＩ族窒化物材料の製造に適したＨＶＰＥチャンバ５００の概略断面図である。
装置５００は、蓋５０４によって密閉されたチャンバ５０２を含む。第１のガス源５１０からの処理ガスが、ガス分散シャワーヘッド５０６を通してチャンバ５０２に送達される。一実施形態では、ガス源５１０は窒素含有化合物を含む。別の実施形態では、ガス源５１０はアンモニアを含む。一実施形態では、ヘリウムや二原子窒素など不活性ガスも、ガス分散シャワーヘッド５０６またはチャンバ５０２の壁５０８を通して導入される。ガス源５１０とガス分散シャワーヘッド５０６の間にエネルギー源５１２を配設することができる。一実施形態では、エネルギー源５１２はヒータを含む。エネルギー源５１２は、窒素含有ガスからの窒素がより高い反応性をもつように、アンモニアなどガス源５１０からのガスを分解することができる。
第１のガス源５１０からのガスと反応させるために、前駆体材料を、１つまたは複数の第２の前駆体ガス源５１８から送達することができる。前駆体は、前駆体源５１８内の前駆体の上に、および／または前駆体を通して反応性ガスを流すことによって、チャンバ５０２に送達させることができる。一実施形態では、反応性ガスは、二原子塩素など塩素含有ガスを含む。塩素含有ガスは、前駆体源と反応して、塩化物を生成することができる。前駆体と反応する塩素含有ガスの効果を高めるために、塩素含有ガスは、チャンバ５３２内のボート領域を蛇行して通ることがあり、抵抗加熱器５２０によって加熱されることがある。塩素含有ガスがチャンバ５３２を通して蛇行される滞留時間を延ばすことによって、塩素含有ガスの温度を制御することができる。塩素含有ガスの温度を高めることによって、塩素は、より迅速に前駆体と反応することができる。すなわち、温度は、塩素と前駆体の反応に対する触媒となる。
前駆体の反応性を高めるために、第２のチャンバ５３２内部の抵抗加熱器５２０によってボート内で前駆体を加熱することができる。次いで、塩化物反応生成物をチャンバ５０２に送達することができる。反応性塩化物生成物は、まず、管５２２に入り、管５２２の内部で一様に分散する。管５２２は、別の管５２４に接続される。塩化物反応生成物は、第１の管５２２の内部で一様に分散された後、第２の管５２４に入る。次いで、塩化物反応生成物はチャンバ５０２に入り、チャンバ５０２内で窒素含有ガスと混ざり、サセプタ５１４の上に配設された基板５１６の上に窒化物層を形成する。一実施形態では、サセプタ５１４は炭化ケイ素を含む。窒化物層は、例えばｎ型窒化ガリウムを含むことがある。窒素や塩素など他の反応生成物は、排気口５２６を通して排気される。
ＬＥＤおよび関連のデバイスは、例えば、ＩＩＩ−Ｖ族フィルム、特にＩＩＩ族窒化物フィルムの層から製造することができる。本発明のいくつかの実施形態は、専用のＭＯＣＶＤチャンバ内など、製造ツールの専用チャンバ内で窒化ガリウム（ＧａＮ）層を形成することに関する。本発明のいくつかの実施形態では、ＧａＮは、二元化合物ＧａＮフィルムであるが、他の実施形態では、ＧａＮは、三元化合物フィルム（例えば、ＩｎＧａＮ、ＡｌＧａＮ）または四元化合物フィルム（例えば、ＩｎＡｌＧａＮ）である。少なくともいくつかの実施形態では、ＩＩＩ族窒化物材料層は、エピタキシャル成長によって形成される。ＩＩＩ族窒化物材料層は、基板上に直接形成されることがあり、または、基板上に設けられた緩衝層の上に形成されることがある。他の企図される実施形態は、ＰＶＤにより形成される緩衝層、例えばＰＶＤにより形成される窒化アルミニウムの上に直接堆積されたｐ型ドープ窒化ガリウム層を含む。
本発明の実施形態は、上述した選択基板上での層の形成に限定されないことを理解されたい。他の実施形態は、パターン形成されていない、またはパターン形成された任意の適切な単結晶基板の使用を含むことができ、例えば非反応性ＰＶＤ手法で、基板上に高品質の窒化アルミニウム層をスパッタ堆積することができる。基板は、限定はしないが、サファイア（Ａｌ２Ｏ３）基板、シリコン（Ｓｉ）基板、炭化ケイ素（ＳｉＣ）基板、シリコンオンダイヤモンド（ＳＯＤ）基板、水晶（ＳｉＯ２）基板、ガラス基板、酸化亜鉛（ＺｎＯ）基板、酸化マグネシウム（ＭｇＯ）基板、およびリチウムアルミニウムオキシド（ＬｉＡｌＯ２）基板などの１つでよい。マスキングやエッチングなど任意のよく知られている方法を利用して、平坦な基板からポストなどのフィーチャを形成して、パターン形成された基板を作成することができる。しかし、特定の実施形態では、パターン形成されたサファイア基板（ＰＳＳ）が、（０００１）の配向で使用される。パターン形成されたサファイア基板は、光抽出効率を高めるので、ＬＥＤの製造中に使用するのに理想的なものとなり得る。そのような光抽出効率の向上は、新世代の固体発光デバイスの製造に非常に有用である。基板選択基準は、欠陥形成を緩和するための格子整合、および熱応力を緩和するための熱膨張率（ＣＴＥ）整合を含むことができる。
上述したように、ＩＩＩ族窒化物フィルムをドーピングすることができる。ＩＩＩ族窒化物フィルムは、限定はしないが、Ｍｇ、Ｂｅ、Ｃａ、Ｓｒ、または２つの価電子を有する任意のＩ族またはＩＩ族の元素など、任意のｐ型ドーパントを使用してｐ型ドーピングすることができる。ＩＩＩ族窒化物フィルムは、１×１０１６〜１×１０２０ａｔｏｍｓ／ｃｍ３の間の導電性レベルにｐ型ドーピングすることができる。ＩＩＩ族窒化物フィルムは、限定はしないが、ケイ素もしくは酸素、または任意の適切なＩＶ族もしくはＶＩ族元素など、任意のｎ型ドーパントを使用してｎ型ドーピングすることができる。ＩＩＩ族窒化物フィルムは、１×１０１６〜１×１０２０ａｔｏｍｓ／ｃｍ３の間の導電性レベルにｎ型ドーピングすることができる。
上記のプロセスは、クラスタツール、または複数のチャンバを有する他のツール、例えばＬＥＤの層を製造するための専用チャンバを有するように構成されたインラインツールの内部で、専用チャンバ内で行うことができることを理解されたい。また、本発明の実施形態をＬＥＤの製造に限定する必要はないことを理解されたい。例えば、別の実施形態では、限定はしないが電界効果トランジスタ（ＦＥＴ）デバイスなど、ＬＥＤデバイス以外のデバイスを、本明細書で述べる手法によって製造することができる。そのような実施形態では、層の基板の上にｐ型材料が必要ないことがある。ｐ型層の代わりに、ｎ型またはアンドープ材料を使用することもできる。また、堆積および／または熱的アニーリングの様々な組合せなど複数の操作を、単一のプロセスチャンバで行うことができることを理解されたい。
以上、ＰＶＤにより形成される窒化アルミニウム緩衝層の製造を開示した。

Claims (10)

  1. ダイヤモンド基板、ＬｉＡｌＯ ２ 基板、Ｗ基板、Ｃｕ基板、ＡｌＧａＮ基板、およびソーダ石灰／高シリカガラス基板からなる群から一つ選択される基板と、
    前記基板の上に配置された窒化アルミニウム（ＡｌＮ）緩衝層と、
    前記ＡｌＮ緩衝層の上に配置された窒化ガリウム（ＧａＮ）ベースのデバイスを備える半導体装置であって、
    前記ＡｌＮ緩衝層が、根二乗平均で１ナノメートル未満の粗さと、２００ａｒｃｓｅｃ未満の（００２）ピークのＦＷＨＭを有する（００２）方向での結晶配向とを有する原子的に滑らかな表面を有し、前記半導体装置は、
    前記基板と前記ＡｌＮ緩衝層との間に直接配置されたプレシード層
    をさらに備え、前記プレシード層が、ＳｉＮｘ、ＺｎＯ、ＺｎＳ、ＺｒＮ、およびＴｉＮからなる群から選択される層を含む、半導体装置。
  2. 前記ＡｌＮ緩衝層が５００ナノメートル未満の厚さを有する請求項１に記載の半導体装置。
  3. 前記ＡｌＮ緩衝層の前記（００２）方向での前記結晶配向が、５０ａｒｃｓｅｃ未満の前記（００２）ピークのＦＷＨＭを有する請求項１に記載の半導体装置。
  4. 窒化ガリウム（ＧａＮ）ベースのデバイスを形成するために基板上に緩衝層を製造する方法であって、前記方法は、
    基板の表面上にプレシード層を形成すること、および
    窒素ベースのガスまたはプラズマを用いて、物理的気相堆積（ＰＶＤ）チャンバ内に収容されたアルミニウム含有ターゲットから前記プレシード層上に窒化アルミニウム（ＡｌＮ）層を反応性スパッタリングすること
    を含み、
    前記アルミニウム含有ターゲットは、Ａｌ含有金属、合金、化合物からなる群から一つ選択され、かつ、ＩＩ族及びＶＩ族原子からなる群から一つ選択される原子がドープされている、方法。
  5. 前記プレシード層を形成することが、Ａｌ、ＡｌＯｘ、ＳｉＮｘ、ＺｎＯ、ＺｎＳ、ＺｒＮ、およびＴｉＮからなる群から選択される層を形成することを含む請求項４に記載の方法。
  6. 前記プレシード層を形成することは、Ａｌ含有ターゲットの無窒素スパッタリングを含む、請求項４または５に記載の方法。
  7. 前記プレシード層は、前記ＡｌＮ層の反応性スパッタリング中に前記基板の表面を保護する、請求項４から６のいずれか一項に記載の方法。
  8. 反応性スパッタリング法で前記ＡｌＮ層を形成する前に、前記基板に、熱的、化学的、及び物理的な前処理からなる群から選択される前処理をする、請求項４から７のいずれか一項に記載の方法。
  9. 前記基板は、サファイア基板、ＳｉＣ基板、Ｓｉ基板、ダイヤモンド基板、ＬｉＡｌＯ２基板、ＺｎＯ基板、Ｗ基板、Ｃｕ基板、ＧａＮ基板、ＡｌＧａＮ基板、およびソーダ石灰／高シリカガラス基板からなる群から一つから選択される、請求項４から８のいずれか一項に記載の方法。
  10. 前記窒素ベースのガスまたはプラズマは、Ｎ２、ＮＨ３、ＮＯ２、ＮＯからなる群から選択されるガスを含むか、またはベースとする、請求項４から９のいずれか一項に記載の方法。
JP2015509115A 2012-04-26 2013-04-24 Ｌｅｄ製造のためのｐｖｄ緩衝層 Active JP6339066B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261638893P 2012-04-26 2012-04-26
US61/638,893 2012-04-26
US13/868,385 US9396933B2 (en) 2012-04-26 2013-04-23 PVD buffer layers for LED fabrication
US13/868,385 2013-04-23
PCT/US2013/038034 WO2013163323A1 (en) 2012-04-26 2013-04-24 Pvd buffer layers for led fabrication

Publications (2)

Publication Number Publication Date
JP2015524020A JP2015524020A (ja) 2015-08-20
JP6339066B2 true JP6339066B2 (ja) 2018-06-06

Family

ID=49476517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015509115A Active JP6339066B2 (ja) 2012-04-26 2013-04-24 Ｌｅｄ製造のためのｐｖｄ緩衝層

Country Status (6)

Country Link
US (2) US9396933B2 (ja)
JP (1) JP6339066B2 (ja)
KR (2) KR102051026B1 (ja)
CN (2) CN109119518B (ja)
TW (1) TWI603499B (ja)
WO (1) WO2013163323A1 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9396933B2 (en) * 2012-04-26 2016-07-19 Applied Materials, Inc. PVD buffer layers for LED fabrication
US9929310B2 (en) 2013-03-14 2018-03-27 Applied Materials, Inc. Oxygen controlled PVD aluminum nitride buffer for gallium nitride-based optoelectronic and electronic devices
DE102013112785B3 (de) * 2013-11-19 2015-02-26 Aixatech Gmbh Verfahren zur Herstellung eines Verbundkörpers mit zumindest einer funktionellen Schicht oder zur weiteren Herstellung elektronischer oder opto-elektronischer Bauelemente
KR102145205B1 (ko) * 2014-04-25 2020-08-19 삼성전자주식회사 반도체 소자 제조방법 및 증착 장치의 유지보수방법
JP6817072B2 (ja) 2014-05-27 2021-01-20 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドＳｉｌａｎｎａ Ｕｖ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｐｔｅ Ｌｔｄ 光電子デバイス
US11322643B2 (en) 2014-05-27 2022-05-03 Silanna UV Technologies Pte Ltd Optoelectronic device
JP6636459B2 (ja) 2014-05-27 2020-01-29 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドＳｉｌａｎｎａ Ｕｖ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｐｔｅ Ｌｔｄ 半導体構造と超格子とを用いた高度電子デバイス
WO2015181656A1 (en) 2014-05-27 2015-12-03 The Silanna Group Pty Limited Electronic devices comprising n-type and p-type superlattices
CN104103720A (zh) * 2014-07-24 2014-10-15 安徽三安光电有限公司 一种氮化物半导体的制备方法
US10263139B2 (en) 2014-07-24 2019-04-16 Xiamen Sanan Optoelectronics Technology Co., Ltd. Fabrication method of nitride light emitting diodes
US9876143B2 (en) * 2014-10-01 2018-01-23 Rayvio Corporation Ultraviolet light emitting device doped with boron
KR102369933B1 (ko) * 2015-08-03 2022-03-04 삼성전자주식회사 반도체 발광소자 및 그 제조 방법
CN106711020B (zh) * 2015-11-18 2021-09-17 北京北方华创微电子装备有限公司 衬底的氮化方法及氮化镓缓冲层的制备方法
CN105590839B (zh) * 2016-03-22 2018-09-14 安徽三安光电有限公司 氮化物底层、发光二极管及底层制备方法
JP2019524982A (ja) * 2016-05-26 2019-09-05 ジョルゲンソン，ロビー Ｉｉｉａ族窒化物成長システムおよび方法
CN107492478B (zh) * 2016-06-12 2019-07-19 北京北方华创微电子装备有限公司 半导体设备的成膜方法以及半导体设备的氮化铝成膜方法
US10643843B2 (en) 2016-06-12 2020-05-05 Beijing Naura Microelectronics Equipment Co., Ltd. Film forming method and aluminum nitride film forming method for semiconductor apparatus
TWI589023B (zh) * 2016-06-27 2017-06-21 國立暨南國際大學 半導體裝置用基材及使用其之半導體裝置
CN106992231B (zh) * 2017-04-06 2019-05-21 厦门三安光电有限公司 氮化物半导体元件及其制作方法
KR101996424B1 (ko) * 2017-04-24 2019-07-04 아주대학교산학협력단 레이저 다이오드 및 그 제조 방법
CN107119323B (zh) * 2017-04-27 2019-08-06 云南北方驰宏光电有限公司 一种CVDZnS晶体材料的掺杂改性方法
JP6660603B2 (ja) * 2017-12-05 2020-03-11 パナソニックＩｐマネジメント株式会社 スパッタリング方法
US11021788B2 (en) * 2017-12-05 2021-06-01 Panasonic Intellectual Property Management Co., Ltd. Sputtering method
CN109326696B (zh) * 2018-09-19 2021-04-27 华灿光电(苏州）有限公司 一种发光二极管的外延片的制备方法
US11355620B2 (en) * 2018-10-31 2022-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of forming same
CN109768125A (zh) * 2018-12-29 2019-05-17 晶能光电（江西）有限公司 硅基外延片生长方法
CN109888063B (zh) * 2019-01-23 2020-07-07 华灿光电（浙江）有限公司 AlN模板及氮化镓基发光二极管外延片的制备方法
CN109962129B (zh) * 2019-01-28 2020-12-08 华灿光电（浙江）有限公司 AlN模板及氮化镓基发光二极管外延片的制备方法
TWI698546B (zh) * 2019-06-20 2020-07-11 環球晶圓股份有限公司 具有氮化鋁成核層的基板及其製造方法
CN111740004B (zh) * 2020-08-10 2020-11-27 上海陛通半导体能源科技股份有限公司 氮化铝基薄膜结构、半导体器件及其制备方法
CN111739790B (zh) * 2020-08-25 2020-12-18 中电化合物半导体有限公司 一种氮化镓薄膜的外延结构及制备方法
US20220307129A1 (en) * 2021-03-23 2022-09-29 Applied Materials, Inc. Cleaning assemblies for substrate processing chambers

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0576566B1 (en) 1991-03-18 1999-05-26 Trustees Of Boston University A method for the preparation and doping of highly insulating monocrystalline gallium nitride thin films
JP2906971B2 (ja) 1993-12-30 1999-06-21 日本電気株式会社 半導体記憶装置の製造方法
US5652176A (en) 1995-02-24 1997-07-29 Motorola, Inc. Method for providing trench isolation and borderless contact
US6657300B2 (en) * 1998-06-05 2003-12-02 Lumileds Lighting U.S., Llc Formation of ohmic contacts in III-nitride light emitting devices
US6358810B1 (en) * 1998-07-28 2002-03-19 Applied Materials, Inc. Method for superior step coverage and interface control for high K dielectric capacitors and related electrodes
JP3702721B2 (ja) * 1999-03-09 2005-10-05 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子
KR100540246B1 (ko) * 1999-12-22 2006-01-12 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP3836697B2 (ja) * 2000-12-07 2006-10-25 日本碍子株式会社 半導体素子
US7501023B2 (en) * 2001-07-06 2009-03-10 Technologies And Devices, International, Inc. Method and apparatus for fabricating crack-free Group III nitride semiconductor materials
JP3768943B2 (ja) * 2001-09-28 2006-04-19 日本碍子株式会社 Ｉｉｉ族窒化物エピタキシャル基板、ｉｉｉ族窒化物素子用エピタキシャル基板及びｉｉｉ族窒化物素子
JP2003171200A (ja) * 2001-12-03 2003-06-17 Canon Inc 化合物半導体の結晶成長法、及び化合物半導体装置
JP2004006461A (ja) * 2002-05-31 2004-01-08 Nec Corp 半導体装置
JP3867161B2 (ja) * 2002-09-20 2007-01-10 独立行政法人物質・材料研究機構 薄膜素子
WO2005015642A1 (ja) * 2003-08-08 2005-02-17 Sanken Electric Co., Ltd. 半導体装置及びその製造方法
US7012016B2 (en) * 2003-11-18 2006-03-14 Shangjr Gwo Method for growing group-III nitride semiconductor heterostructure on silicon substrate
KR100576857B1 (ko) * 2003-12-24 2006-05-10 삼성전기주식회사 ＧａＮ 반도체 발광소자 및 그 제조방법
JP4833616B2 (ja) * 2004-09-13 2011-12-07 昭和電工株式会社 Ｉｉｉ族窒化物半導体の製造方法
SG124417A1 (en) * 2005-02-02 2006-08-30 Agency Science Tech & Res Method and structure for fabricating III-V nitridelayers on silicon substrates
JP4441415B2 (ja) * 2005-02-07 2010-03-31 国立大学法人東京工業大学 窒化アルミニウム単結晶積層基板
US7776636B2 (en) * 2005-04-25 2010-08-17 Cao Group, Inc. Method for significant reduction of dislocations for a very high A1 composition A1GaN layer
JP4722579B2 (ja) * 2005-06-22 2011-07-13 パナソニック株式会社 共振器およびこれを用いたフィルタ回路の製造方法
US7795050B2 (en) * 2005-08-12 2010-09-14 Samsung Electronics Co., Ltd. Single-crystal nitride-based semiconductor substrate and method of manufacturing high-quality nitride-based light emitting device by using the same
KR100753152B1 (ko) * 2005-08-12 2007-08-30 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
US20110008205A1 (en) * 2006-01-14 2011-01-13 Mangiardi John R Multifunctional floor pads
KR101281684B1 (ko) * 2008-01-25 2013-07-05 성균관대학교산학협력단 질화물 반도체 기판의 제조방법
US20110147786A1 (en) * 2008-04-08 2011-06-23 Song June O Light-emitting device and manufacturing method thereof
WO2009129353A1 (en) * 2008-04-15 2009-10-22 Purdue Research Foundation Metallized silicon substrate for indium gallium nitride light-emitting diode
US7875534B2 (en) * 2008-07-21 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Realizing N-face III-nitride semiconductors by nitridation treatment
CN101335200B (zh) * 2008-08-01 2011-08-17 武汉大学 一种AlN薄膜的制备方法
US8803189B2 (en) * 2008-08-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. III-V compound semiconductor epitaxy using lateral overgrowth
JP2010073760A (ja) * 2008-09-16 2010-04-02 Showa Denko Kk Ｉｉｉ族窒化物半導体積層構造体およびその製造方法
JP2011057474A (ja) * 2009-09-07 2011-03-24 Univ Of Tokyo 半導体基板、半導体基板の製造方法、半導体成長用基板、半導体成長用基板の製造方法、半導体素子、発光素子、表示パネル、電子素子、太陽電池素子及び電子機器
US8642368B2 (en) 2010-03-12 2014-02-04 Applied Materials, Inc. Enhancement of LED light extraction with in-situ surface roughening
KR20110103607A (ko) 2010-03-15 2011-09-21 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US20110244663A1 (en) * 2010-04-01 2011-10-06 Applied Materials, Inc. Forming a compound-nitride structure that includes a nucleation layer
CN103003961B (zh) * 2010-04-30 2015-11-25 波士顿大学理事会 具有能带结构电位波动的高效紫外发光二极管
CN102345091A (zh) * 2010-07-29 2012-02-08 鸿富锦精密工业（深圳）有限公司 涂层、具有该涂层的被覆件及该被覆件的制备方法
CN102345092A (zh) * 2010-07-29 2012-02-08 鸿富锦精密工业（深圳）有限公司 涂层、具有该涂层的被覆件及该被覆件的制备方法
CN102383093A (zh) * 2010-08-31 2012-03-21 鸿富锦精密工业（深圳）有限公司 涂层、具有该涂层的被覆件及该被覆件的制备方法
CN102477531B (zh) * 2010-11-26 2015-03-25 鸿富锦精密工业（深圳）有限公司 被覆件及其制造方法
CN102548308A (zh) * 2010-12-13 2012-07-04 鸿富锦精密工业（深圳）有限公司 壳体及其制造方法
US8409895B2 (en) * 2010-12-16 2013-04-02 Applied Materials, Inc. Gallium nitride-based LED fabrication with PVD-formed aluminum nitride buffer layer
US20120158819A1 (en) 2010-12-21 2012-06-21 Microsoft Corporation Policy-based application delivery
CN102560347A (zh) * 2010-12-27 2012-07-11 鸿富锦精密工业（深圳）有限公司 具有硬质涂层的被覆件及其制备方法
CN102534489A (zh) * 2010-12-30 2012-07-04 鸿富锦精密工业（深圳）有限公司 镀膜件及其制造方法
KR101042562B1 (ko) * 2011-02-28 2011-06-20 박건 Ｗｕｒｔｚｉｔｅ 파우더를 이용한 질화물계 발광소자 및 그 제조 방법
US8778783B2 (en) * 2011-05-20 2014-07-15 Applied Materials, Inc. Methods for improved growth of group III nitride buffer layers
US8980002B2 (en) * 2011-05-20 2015-03-17 Applied Materials, Inc. Methods for improved growth of group III nitride semiconductor compounds
US20130005118A1 (en) * 2011-07-01 2013-01-03 Sung Won Jun Formation of iii-v materials using mocvd with chlorine cleans operations
US8865565B2 (en) * 2011-08-02 2014-10-21 Kabushiki Kaisha Toshiba LED having a low defect N-type layer that has grown on a silicon substrate
US20130082274A1 (en) * 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers
US9396933B2 (en) * 2012-04-26 2016-07-19 Applied Materials, Inc. PVD buffer layers for LED fabrication

Also Published As

Publication number Publication date
WO2013163323A1 (en) 2013-10-31
CN109119518A (zh) 2019-01-01
US9396933B2 (en) 2016-07-19
US11011676B2 (en) 2021-05-18
CN109119518B (zh) 2021-04-02
KR102051026B1 (ko) 2019-12-02
CN104246980A (zh) 2014-12-24
KR20150014470A (ko) 2015-02-06
KR102169569B1 (ko) 2020-10-23
TW201401555A (zh) 2014-01-01
TWI603499B (zh) 2017-10-21
CN104246980B (zh) 2018-08-07
KR20190133304A (ko) 2019-12-02
US20160293798A1 (en) 2016-10-06
JP2015524020A (ja) 2015-08-20
US20130285065A1 (en) 2013-10-31

Similar Documents

Publication Publication Date Title
JP6339066B2 (ja) Ｌｅｄ製造のためのｐｖｄ緩衝層
JP6507211B2 (ja) Ｐｖｄにより形成される窒化アルミニウム緩衝層を有する窒化ガリウムベースのｌｅｄの製造
US11575071B2 (en) Oxygen controlled PVD ALN buffer for GAN-based optoelectronic and electronic devices
US10439099B2 (en) UV light emitting devices and systems and methods for production
US20160079471A1 (en) Uv light emitting devices and systems and methods for production

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170411

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180410

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180509

R150 Certificate of patent or registration of utility model

Ref document number: 6339066

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250