CN104246980A - 用于led制造的pvd缓冲层 - Google Patents

用于led制造的pvd缓冲层 Download PDF

Info

Publication number
CN104246980A
CN104246980A CN201380020953.8A CN201380020953A CN104246980A CN 104246980 A CN104246980 A CN 104246980A CN 201380020953 A CN201380020953 A CN 201380020953A CN 104246980 A CN104246980 A CN 104246980A
Authority
CN
China
Prior art keywords
substrate
chamber
pvd
layer
aln
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380020953.8A
Other languages
English (en)
Other versions
CN104246980B (zh
Inventor
朱鸣伟
汪荣军
纳格·B·帕蒂班德拉
唐先明
维韦卡·阿格拉沃尔
成雄·马修·蔡
穆罕默德·拉希德
迪内希·塞加尔
普拉布兰姆·加帕伊·拉贾
奥姆卡尔姆·纳兰姆苏
阿纳塔·苏比玛尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Priority to CN201810749783.1A priority Critical patent/CN109119518B/zh
Publication of CN104246980A publication Critical patent/CN104246980A/zh
Application granted granted Critical
Publication of CN104246980B publication Critical patent/CN104246980B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

描述利用物理气相沉积(PVD)形成的氮化铝缓冲层来制造氮化镓基发光装置。亦描述用于PVD AlN缓冲层的工艺条件。亦描述用于PVD氮化铝缓冲层的基板预处理。在一实例中，制造缓冲层于基板上的方法包含预处理基板表面。所述方法亦包含随后利用氮基气体或等离子体从安置在物理气相沉积(PVD)腔室内的含铝靶材反应溅射氮化铝(AlN)层至基板表面上。

Description

用于LED制造的PVD缓冲层
相关申请案的交叉引用
本申请案要求享有于2012年4月26日申请的美国临时专利申请案第61/638,893号的权益，将所述临时专利申请案的全部内容以引用方式并入本文中。
技术领域
本发明的实施例涉及III族氮化物材料，且尤其涉及利用物理气相沉积(PVD)形成的氮化铝缓冲层来制造氮化镓基发光二极管(LED)。
背景技术
III-V族材料在半导体和相关产业，例如发光二极管(LED)中起越来越重要的作用。通常，难以在不形成缺陷或裂缝的情况下在异质基板(foreignsubstrate)上生长或沉积III-V族材料(称作异质外延)。例如，在使用依次制造的材料层堆叠的许多应用中，对选定膜(例如氮化镓膜)的高质量表面保护不是简单的。在基板与装置层之间包含一或更多缓冲层是一种方式。然而III-V族材料往往易受工艺条件影响，在制造工艺的特定时期必须小心避免此类条件。然而在许多应用中，避免敏感的III-V族膜与潜在破坏条件相互作用也不是简单的。
发明内容
本发明的实施例涉及利用物理气相沉积(PVD)形成的氮化铝缓冲层来制造氮化镓基发光二极管(LED)。
在一实施例中，制造缓冲层于基板上的方法包含预处理基板的表面。所述方法亦包含随后利用氮基气体或等离子体从安置在物理气相沉积(PVD)腔室内的含铝靶材反应溅射氮化铝(AlN)层于基板表面上。
在一实施例中，半导体设备包括基板和置于基板上的氮化铝(AlN)缓冲层，AlN缓冲层具有粗糙度小于约1纳米均方根的原子级平滑表面和在(002)方向的结晶定向，其中(002)峰的FWHM小于约200弧秒。
在一实施例中，制造缓冲层于基板上的方法包括形成预种晶层于基板表面上。所述方法亦包括利用氮基气体或等离子体从安置在物理气相沉积(PVD)腔室内的含铝靶材反应溅射氮化铝(AlN)层于所述预种晶层上。
附图说明
图1图示根据本发明一或更多实施例的基准(benchmark)群集工具示意图、基准LED结构和基准时间对沉积图。
图2A图示根据本发明一实施例的用于LED结构制造的群集工具示意图和对应的温度对时间图。
图2B图示根据本发明一实施例的发光二极管(LED)结构和对应的时间对沉积图。
图3A至图3C图示根据本发明一实施例的用于PVD腔室的工艺配件截面图。
图3D图示根据本发明一实施例的用于PVD腔室的功率输送源截面图。
图4为根据本发明一实施例的适合用于制造III族氮化物材料的MOCVD腔室的示意截面图。
图5为根据本发明一实施例的适合用于制造III族氮化物材料的HVPE腔室的示意截面图。
具体实施方式
描述利用物理气相沉积(PVD)形成的氮化铝缓冲层来制造氮化镓基发光二极管(LED)。以下说明阐述许多特定细节，比如工艺腔室配置和材料体系，以提供对本发明实施例彻底的理解。对本领域技术人员显而易见的是本发明的实施例可在没有这些特定细节的情况下被实施。在其他情况中，不详述诸如特定二极管配置之类的熟知的特征，以免让本发明的实施例变得晦涩难懂。另外，应理解各图所示各种实施例是示例性说明，而没有必要地按比例绘制。此外，本文实施例中可能未明确揭示其他布置和配置，但所述其他布置和配置仍被视为在本发明的精神和范围内。
LED制造方法能包括在基板与未掺杂和/或掺杂氮化镓装置层之间形成氮化镓缓冲层。在本文所述的实施例中，氮化铝缓冲层用来取代基板与未掺杂和掺杂氮化镓装置层之间的此氮化镓缓冲层。氮化铝层可通过PVD工艺中的溅射沉积形成。这和通常在金属有机气相沉积(MOCVD)腔室或氢化物气相外延(HVPE)腔室中执行的制造III族氮化物缓冲层不相同。氮化铝层可通过从安置在PVD腔室内的氮化铝靶材非反应溅射形成，或者替代地，氮化铝层可通过从安置在PVD腔室内的铝靶材反应溅射及与氮基气体或等离子体反应来形成。
根据一或更多实施例，本文描述用于GaN基装置的PVD AlN缓冲层的工艺条件。根据一或更多相同或不同实施例，本文亦描述用于氮化镓基装置的PVD氮化铝缓冲层的基板预处理。
本文所述一或更多实施例能让用于LED制造的多腔室制造工具有更高产量。另外，通过包括PVD形成的氮化铝层来取代氮化镓缓冲层，可使未掺杂和掺杂氮化镓装置层整体变薄。在特定实例中，未掺杂部分可变薄或完全消除。另外，可在与用于沉积氮化铝层的PVD沉积腔室相同的PVD沉积腔室中执行接收基板的初步溅射清洁，所述接收基板比如蓝宝石基板。此外，由于PVD氮化铝层可在低于300℃的温度下形成，故可减少LED制造的总体热预算。相比之下，典型氮化镓缓冲层在500℃至600℃之间形成。本文所述一或更多实施例能让诸如未掺杂和/或n型掺杂氮化镓之类的材料有更快的沉积速率，例如生长速率的两倍。在一些实施例中，因未掺杂和/或n型掺杂氮化镓层形成于氮化铝(AlN)缓冲层上，所述氮化铝(AlN)缓冲层可为在氮化铝(AlN)缓冲层上生长的未掺杂和/或n型掺杂氮化镓提供较佳的对准晶向和形貌关系，故可达成较快速率。由于许多所述操作在群集工具原位执行，因此本文所述一或更多实施例能免除氧化物移除操作。本文所述一或更多实施例可通过形成氮化镓于PVD形成的氮化铝缓冲层上而能够改善氮化镓结晶质量。
本发明的实施例可提供在研究目前描述的系统和方法期间所研发的对基准系统或方法的改善。例如，图1图示根据本发明一或更多实施例的基准群集工具示意图、基准LED结构和基准时间对沉积图。
参照图1，基准群集工具100包括未掺杂和/或n型氮化镓MOCVD反应腔室102(MOCVD1：u-GaN/n-GaN)、多量子阱(MQW)MOCVD反应腔室104(MOCVD2：MQW)和p型氮化镓MOCVD反应腔室106(MOCVD3：p-GaN)。基准群集工具100亦可包括负载锁定室108、承载盒110和选择性附加的未掺杂和/或n型氮化镓MOCVD反应腔室112以供大量应用，上述腔室皆绘于图1中。
基准LED结构120包括各种材料层的堆叠，许多材料层包括III-V族材料。例如，基准LED结构120包括硅或蓝宝石基板122(基板：蓝宝石、Si)、20纳米厚的缓冲层124(LT缓冲层)和约4微米厚的未掺杂/n型氮化镓组合层126(u-GaN/n-GaN)。缓冲层124可以是以较低处理温度形成的氮化镓层。缓冲层124和未掺杂/n型氮化镓组合层126在基准群集工具100的未掺杂和/或n型氮化镓MOCVD反应腔室102中形成。基准LED结构120亦包括厚度在30纳米至500纳米的范围内的MQW结构128。MQW结构128在基准群集工具100的MQW MOCVD反应腔室104中形成。基准LED结构120亦包括约20纳米厚的p型氮化铝镓层130(p-AlGaN)和具有在50纳米至200纳米的范围内的厚度的p型氮化镓层132(p-GaN)。p型氮化铝镓层130和p型氮化镓层132在基准群集工具100的p型氮化镓MOCVD反应腔室106中形成。
基准时间对沉积图140表示基准群集工具100的腔室使用。在MQWMOCVD反应腔室104中形成MQW结构128的生长时间为约2小时。并且，在p型氮化镓MOCVD反应腔室106中形成p型氮化铝镓层130和p型氮化镓层132的生长时间为约1小时。同时，在未掺杂和/或n型氮化镓MOCVD反应腔室102中形成缓冲层124和未掺杂/n型氮化镓组合层126的生长时间为约3.5小时。可能需要额外的约1小时用于腔室102的腔室清洁。故总体而言，在基准群集工具100中制造基准LED结构120的周期时间受制于未掺杂和/或n型氮化镓MOCVD反应腔室102的周期时间，未掺杂和/或n型氮化镓MOCVD反应腔室102的周期时间是大约4.5小时。应理解清洁时间可(但未必)包括关机时间、附加清洁时间、附加恢复时间。亦应理解以上可代表平均值，因为可能不会在每次腔室使用之间都进行清洁。
以下提供如结合图1所述的用于LED材料沉积的基准时序，所述时序特定关于在未掺杂和/或n型氮化镓MOCVD反应腔室102中形成缓冲层124和未掺杂/n型氮化镓组合层126。例如，约3.5小时的生长时间被分成10分钟的高温处理蓝宝石基板、5分钟的低温形成缓冲层、10分钟的缓冲退火操作、30分钟的生长恢复操作、2小时的未掺杂/n型氮化镓组合层形成操作和30分钟的变温(temperature ramp)与稳定化操作(例如以2℃/秒至3℃/秒升温)。
参照结合图1所述的基准系统和方法，基准方式可导致关于LED的各功能层的不平衡的时间流(time flow)。例如，在未掺杂和/或n型氮化镓MOCVD反应腔室102中形成缓冲层124和未掺杂/n型氮化镓组合层126是3.5小时，在MQW MOCVD反应腔室104中形成MQW结构128是2小时，在p型氮化镓MOCVD反应腔室106中形成p型氮化铝镓层130和p型氮化镓层132是1小时。另外，如以上所提到的，在未掺杂和/或n型氮化镓MOCVD反应腔室102中的每次运行(run)之间可能需要额外的约1小时的腔室清洁(也许包括抽气时间)。可能需要这样的额外腔室清洁以避免基板污染。如此，用三个MOCVD腔室渐次生长(progressive growth)结构120导致MQW MOCVD反应腔室104和p型氮化镓MOCVD反应腔室106有大量闲置时间，以致降低系统100的整体产量。
在本发明的一方面中，通过用PVD溅射沉积能力或操作替代上述MOCVD材料生长能力或操作之一或之一的一部分，可提高用于制造LED结构的群集系统的产量。例如，图2A图示根据本发明一实施例的用于LED结构制造的群集工具示意图和对应的温度对时间图。图2B图示根据本发明一实施例的LED结构和对应的时间对沉积图。
参照图2A，群集工具200包括PVD氮化铝溅射腔室202(PVD AlN)、未掺杂和/或n型氮化镓MOCVD反应腔室204(MOCVD1：u-GaN/n-GaN)、多量子阱(MQW)MOCVD反应腔室206(MOCVD2：MQW)和p型氮化镓MOCVD反应腔室208(MOCVD3：p-GaN)。群集工具200亦可包括负载锁定室210、承载盒212和移送腔室214，上述腔室皆绘于图2A中。
故根据本发明一实施例，多腔室系统包括具有金属铝靶材或复合铝靶材的PVD腔室和适于沉积未掺杂和/或n型氮化镓或二者的腔室。在一个实施例中，PVD腔室的靶材由氮化铝组成。在此实施例中，不需使用反应溅射，因为靶材由和所欲沉积的材料一样的材料组成。然而在替代的实施例中，使用由铝组成的靶材，且利用氮源或在存在氮源的情况下从铝靶材反应溅射氮化铝。在一个实施例中，如图2A所示，适用于沉积未掺杂或n型氮化镓的腔室是MOCVD腔室。然而在替代的实施例中，适用于沉积未掺杂或n型氮化镓的腔室是氢化物气相外延(HVPE)腔室。在一个实施例中，如图2A所示，PVD腔室和适用于沉积未掺杂或n型氮化镓的腔室被包括在群集工具配置内。然而在替代的实施例中，PVD腔室和适用于沉积未掺杂或n型氮化镓的腔室被包括在在线(in-line)工具配置内。如本文所述的基于PVD的沉积工艺可在接近标准室温的温度下执行，或可在更高温度下执行。
参照图2B，LED结构220包括各种材料层的堆叠，许多材料层包括III-V族材料。例如，LED结构220包括硅或蓝宝石基板222(基板：蓝宝石、Si)和具有在大约10纳米至200纳米的范围内的厚度的氮化铝层224(AlN)。氮化铝层224在群集工具200的PVD氮化铝溅射腔室202中通过溅射沉积形成。LED结构220亦包括约4微米厚的未掺杂/n型氮化镓组合层或仅n型氮化镓层226(n-GaN)。未掺杂/n型氮化镓组合层或仅n型氮化镓层226在群集工具200的未掺杂和/或n型氮化镓MOCVD反应腔室204中形成。LED结构220亦包括具有在30纳米至500纳米的范围内的厚度的MQW结构228。MQW结构228在群集工具200的MQW MOCVD反应腔室206中形成。在一个实施例中，MQW结构228由InGaN势阱/GaN势垒材料层的一或多个场对(field pair)组成。LED结构220亦包括约20纳米厚的p型氮化铝镓层230(p-AlGaN)和具有在50纳米至200纳米的范围内的厚度的p型氮化镓层232(p-GaN)。p型氮化铝镓层230和p型氮化镓层232在群集工具200的p型氮化镓MOCVD反应腔室208中形成。应理解上述厚度或厚度范围是示例性实施例，其他适当厚度或厚度范围亦视为在本发明实施例的精神和范围内。
时间对沉积图240表示群集工具200的腔室使用。在MQW MOCVD反应腔室206中形成MQW结构228的生长时间为约2小时。在p型氮化镓MOCVD反应腔室208中形成p型氮化铝镓层230和p型氮化镓层232的生长时间为约1小时。并且根据本发明的一实施例，在未掺杂和/或n型氮化镓MOCVD反应腔室204中形成未掺杂/n型氮化镓组合层或仅n型氮化镓层226的生长时间仅为约2小时。可能需要额外的约1小时用于腔室204的腔室清洁。然而应理解清洁时间可包括关机时间、附加清洁时间、附加恢复时间。亦应理解以上可代表平均值，因为可能不会在每次腔室使用之间都进行清洁。
故并不在用于形成氮化镓层126的MOCVD腔室中形成缓冲层，比如图1的缓冲层124，而是包括氮化铝缓冲层224且氮化铝缓冲层224在另一腔室中形成，特别地在PVD氮化铝溅射腔室202中形成。虽然排除抽气时间(从约400托耳至约10-8托耳)，AlN生长可能历经约5分钟，但在不同于MOCVD腔室1的腔室中形成AlN增加群集工具200的产量。例如，总体而言，在群集工具200中用于制造LED结构220的周期时间再次受制于未掺杂和/或n型氮化镓MOCVD反应腔室204的周期时间，对应基准系统的4.5小时，未掺杂和/或n型氮化镓MOCVD反应腔室204的周期时间减为约3小时。如此，除三个MOCVD腔室外还用一个PVD腔室渐次生长结构220使MQW MOCVD反应腔室206和p型氮化镓MOCVD反应腔室208的闲置时间少很多，从而提高系统200的整体产量。例如，在一个实施例中，工具产量从每天约5.3次运行增加至每天约8次运行，表明产量增加约50％。
再次参照图2A，提供用于在群集工具200中制造LED结构的代表性温度对时间图250。图250的区域252特定关于在未掺杂和/或n型氮化镓MOCVD反应腔室204中形成的未掺杂/n型氮化镓组合或仅n型氮化镓层226的形成。在此区域中只需变温一次(从约1100℃降温至约400℃)。此单一变温过程要求(single ramp event requirement)与上述用于在未掺杂和/或n型氮化镓MOCVD反应腔室102中形成缓冲层124和未掺杂/n型氮化镓组合层126的时序成了鲜明对比。在此情况下，腔室始于高温供基板处理、降温供缓冲层制造、回升温度供氮化镓沉积及最后再次降温以达稳定。然而应注意在两种情况下，图250的特定关于形成MQW与p-GaN的区域254和256将近乎相同。在一实施例中，参照图250的区域258，用于PVD形成的氮化铝的温度对时间图可包括高温(HT)或低温(LT)工艺，约在20℃至1200℃的范围内。
除提高群集工具200的产量外，一个PVD腔室加上三个MOCVD腔室的工具配置可有额外的优势。例如，由于可需较少的反应气体输送到第一MOCVD腔室，故可节省成本。相较于像基准群集工具100的腔室102一样专用于缓冲层与装置层的MOCVD腔室的建构时间和复杂度，PVD腔室的加工与设计可较简单。在以上工艺能减少装置层226的未掺杂氮化镓部分的厚度的情况下，可执行更简单彻底的回蚀(etch-back)工艺。此亦可节省材料与操作成本，同时缩短周期时间。另外，通过用氮化铝缓冲层取代氮化镓缓冲层，可减少装置(比如LED装置)的有源层中的缺陷率。
故根据本发明一实施例，多腔室系统包括具有氮化铝靶材的PVD腔室和用于沉积未掺杂或n型氮化镓的第一MOCVD腔室。多腔室系统亦包括用于沉积多量子阱(MQW)结构的第二MOCVD腔室和用于沉积p型氮化铝镓或p型氮化镓或二者的第三MOCVD腔室。在一个实施例中，具有氮化铝靶材的PVD腔室用于氮化铝的非反应溅射。在特定的此种实施例中，PVD腔室用于以约在20℃至200℃的范围内的略微升高的温度或低温非反应溅射氮化铝。在另一特定的此种实施例中，PVD腔室用于以约在200℃至1200℃的范围内的高温非反应溅射氮化铝。
无论沉积温度为何，适于包括在LED结构220内的PVD沉积的氮化铝层在某些时候可能需要暴露至约在400℃至1400℃的范围内的高温，例如约900℃，以获得必要材料性质(例如适当的缺陷密度、晶粒尺寸、晶向等)。根据本发明一实施例，在制造附加层于氮化铝层上之前，对PVD沉积的氮化铝层执行快速热处理(RTP)工艺。RTP腔室则可在某种程度上与上述LED结构220的制造工艺有关。在一个实施例中，工具(比如包括PVD和三个MOCVD腔室的群集工具或在线工具)亦包括RTP腔室。然而在替代的实施例中，RTP工艺在PVD腔室中执行。在另一替代的实施例中，激光退火能力与上述LED结构220的制造工艺有关。
在第一方面中，描述用于PVD氮化铝缓冲层的基板预处理。此缓冲层可包括在例如GaN基装置内。在一实施例中，描述改善AlN材料性质的基板预处理工艺和用于此种基板预处理的硬件的细节。
PVD AlN可用作GaN基LED与供电装置的缓冲层，所述GaN基LED与供电装置生长在异质基板上，比如蓝宝石、硅等。PVD AlN缓冲层可用于改善生长于缓冲层顶部的GaN层的材料质量，故可被包括以改善装置性能和可靠度。在典型的GaN在蓝宝石上的MOCVD生长中，PVD AlN工艺可用于免除诸如基板预烘烤、低温MOCVD缓冲形成和某些变温操作之类的操作，但不限于此。此外，处理时间可缩短约10％-30％。对GaN在硅上的生长而言，可能需要AlN层来保护硅基板免于镓引起的损坏，从别的基于外延生长的工艺算起，特别地当将腔室清洁时间也计入时，PVD AlN层可节省约3小时至6小时。这样的工艺时间缩短可大幅提高系统产量。应理解PVD AlN的结晶质量会直接影响生长于PVD AlN上的GaN层的材料质量。故在一实施例中，如以下更加详细描述的，PVD AlN层提供高结晶质量及提高的工艺可重复性。
在一实施例中，执行异质基板(例如蓝宝石)的预处理，以从异质基板移除表面污染与颗粒，并为接收Al与N原子准备表面来形成高度组织化的结晶结构的AlN结晶层。在一个这样的实施例中，基板预处理使例如通过PVD的AlN沉积能够具有小于约1纳米的表面粗糙度(均方根，基于AFM和(002)XRDFWHM<50弧秒)。此外，亦可获得批次间、晶片间的高工艺可重复性和晶片内的高均匀度。
在一实施例中，在PVD沉积腔室内原位执行基板预处理。在一个这样的实施例中，把基板装载至腔室内，施加偏压(电压)至腔室的基座，以于基板表面附近产生等离子体。在特定实施例中，产生的等离子体含有氮、Ar、氢中的一或更多种物质或其他气体自由基与离子，这些物质可用于移除基板表面污染与颗粒以及改变基板的表面结构而确保基板与沉积的外延膜之间的较佳晶体定向。在一实施例中，调整等离子体密度、偏压和处理时间以有效清洁基板表面又不损坏基板表面(例如，施加的偏压范围约从-5V至-1000V，处理时间范围约从1秒至15分钟)。在一实施例中，相应电源的频率约在100千赫(kHz)至100兆赫(MHz)的范围内。在一实施例中，处理期间的基座温度范围约从-50℃至1000℃。在一实施例中，使用的硬件包括腔室主体、一或更多电源、一或更多靶材、磁控管、基座、高温加热器等，上述硬件的实例更加详细地描述于下文。
在一个这样的实施例中，利用上述操作与基板预处理工艺的组合，于批次间、晶片间可重复地执行高质量AlN沉积且晶片内高均匀度。在特定实施例中，具有XRD(002)FWHM<200弧秒和XRD(102)FWHM<300弧秒的高质量GaN随后生长于PVD AlN层的顶部。在另一特定实施例中，具有XRD(002)FWHM<100弧秒和XRD(102)FWHM<150弧秒的高质量GaN随后生长于PVD AlN层的顶部。在一实施例中，利用上述基板预处理减少或消除用常规制备的基板时常见的AlN与GaN晶体质量的变化。
在第二方面中，描述用于形成物理气相沉积(PVD)氮化铝(AlN)缓冲层的工艺条件。此缓冲层可被包括在例如GaN基装置内。在一实施例中，为沉积具有某些特性与性质的AlN提供参数工艺窗口。
发光二极管(LED)制造通常包括通过金属有机化学气相沉积(MOCVD)形成低温缓冲层于基板上。通过MOCVD沉积缓冲层后通常是形成有源装置层，例如未掺杂、Si掺杂的n型、MQW以及Mg掺杂的p型GaN层。基板预烘烤一般在高温下执行(例如高于约1050℃)。相比之下，缓冲层的沉积一般在低温下执行(例如约在500℃至600℃的范围内)。这些工艺能计入全部MOCVD工艺时间的约10％-30％。可通过异位(ex-situ)沉积缓冲层来提高MOCVD产量。故在一实施例中，如以下更加详细描述的，描述通过PVD形成的异位沉积的AlN缓冲层。在一个实施例中，PVD工艺在不同腔室中执行。
在一实施例中，为形成具有AlN缓冲(模板)的基板提供工艺条件，所述具有AlN缓冲的基板适合用于GaN装置制造。在一个这样的实施例中，AlN缓冲层被形成具有粗糙度小于约1纳米(均方根；由原子力显微镜测量)的原子级平滑表面且具有在(002)方向的良好结晶定向(由XRD衍射证明(002)峰的FWHM小于200弧秒)。在特定的这样的实施例中，AlN膜厚小于约500纳米。
在一实施例中，AlN缓冲层通过从安置在PVD腔室内的含铝靶材来反应溅射并与氮基气体或等离子体反应而形成。在一个这样的实施例中，把即将外延的(epitaxy-ready)基板装载至PVD腔室内，并使用含铝靶材和含氮工艺气体沉积连续AlN膜于所述基板上。然而在另一实施例中，在沉积AlN之前，先沉积预种晶(pre-seeding)层来保护基板表面，以能够沉积较高质量的AlN和/或使PVD AlN层有快的沉积速率，所述预种晶层可由Al、AlOx、SiNx、ZnO、ZnS、ZrN、TiN等组成。在一个特定实施例中，通过在无含氮气体的情况下溅射毒化的含Al靶材以减小的功率、压强或气流等形成预种晶层。沉积预种晶层后，在一实施例中，使用含Al靶材和含氮工艺气体沉积连续AlN膜于预种晶层上。
在一实施例中，基板的选择包括但不限于蓝宝石、SiC、Si、金刚石、LiAlO2、ZnO、W、Cu、GaN、AlGaN、AlN、碱石灰/高硅玻璃、具有匹配的晶格常数与热膨胀系数的基板、与生长于基板上的氮化物材料相容的基板或根据生长于基板上的氮化物材料而被处理(engineered)的基板、在要求的氮化物生长温度下呈热与化学稳定的基板以及未图案化或图案化的基板。在一实施例中，靶材的选择包括，但不限于，含Al金属、合金、化合物，比如Al、AlN、AlGa、Al2O3等，且靶材可以II/IV/VI族元素掺杂，以改善层相容性与装置性能。在一实施例中，溅射工艺气体可包括，但不限于，比如N2、NH3、NO2、NO等的含氮气体和比如Ar、Ne、Kr等的惰性气体。
根据本发明一实施例，在沉积AlN缓冲层之前，通过原位和/或异位方式热(例如快速热处理(RTP)、高温烘烤等)、化学(H2O2、H2SO4、HCl、HNO3、HF、NH4F、原子H等)和/或物理(例如预溅射)等预处理基板。
在一实施例中，PVD腔室阴极的电源包括具有约在0kW至20kW的范围内的功率和约在0MHz至60MHz的范围内的频率的RF电源。也包括具有大约在0kW至50kW的范围内的功率的DC电源，具有大约在0kW至50kW的范围内的功率、在约1kHz至100kHz的范围内的频率以及约在1％至99％的范围内的工作周期的脉冲式DC电源。在一个这样的实施例中，工艺起始顺序包括先开启RF电源、先开启DC电源或同时开启RF与DC电源。应理解可在开启电源之前、之后或同时开始流入含氮气体。在进一步的实施例中，电容调谐器连接至基座，以调整基板浮置电位并改变腔室中反应物的离子化比率、能量和迁移率，控制沉积膜应力，改善表面形貌与晶体质量及提高沉积速率等。
在一实施例中，静电夹具用于控制晶片表面温度和晶片的均匀度。在一实施例中，沉积温度范围大约从200℃至550℃、550℃至1000℃或1000℃至1400℃。在一实施例中，沉积工艺范围大约从0.1毫托耳至100毫托耳。
根据本发明一实施例，对溅射功率、基板偏压、气流、压强、温度和气体组成中的III/V族比率进行调整以使反应气体富含金属或N并促进垂直或侧向生长。在一实施例中，AlN缓冲层的沉积速率达到大于约所述速率在整个工艺过程中是可变的。在一实施例中，沉积的AlN膜的形成厚度范围大约从1nm至1000nm。
在一实施例中，工艺终止包括先关闭RF电源、先关闭(脉冲式)DC电源或同时关闭RF与DC电源，且在关闭电源之前、同时或之后执行关闭工艺气体以控制表面形貌、化学计量和极性。在一实施例中，采用后工艺处理，所述后工艺处理包含热处理(例如RTP、激光退火、高温烘烤等)或化学处理(基于溶液、基于气体等)、原位与异位处理等。在一实施例中，通过靶材并入和/或气体管线输送来添加掺杂剂，以调整PVD AlN膜的电气、机械和光学性质，例如以使所述膜适于在所述膜上制造III族氮化物装置。
在一实施例中，沉积的PVD AlN膜为单层、多层或多对交替层形式，各层具有在上述工艺条件过程制造的不同组成或性质。总体而言，在一实施例中，缓冲层形成工艺包括应力设计以获得具有目标压应力或拉应力(例如约在-10GPa至10GPa的范围内)的膜。另外或替代地，可调整工艺以沉积具有大约在70％至100％的范围内的密度(density)的AlN膜。
在一个这样的实施例中，利用以上操作与工艺的组合沉积厚度约40纳米的PVD AlN膜，所述PVD AlN膜具有非常平滑的表面(例如0.5纳米，RMS)和高材料质量((002)峰的FWHM～50弧秒)。在特定实施例中，高质量GaN膜((002)的FWHM<200弧秒，(102)的FWHM<300弧秒)形成于PVD AlN层上。在另一实施例中，高质量GaN膜((002)的FWHM<100弧秒，(102)的FWHM<150弧秒)形成于PVD AlN层上。故在一实施例中，不需要低温MOCVD GaN/AlN缓冲层。在一实施例中，相较于相同结构但未使用PVD AlN层的LED，沉积于此种模板上的全部LED堆叠显示约10％至45％的亮度改善。
适合安置PVD腔室和三个MOCVD腔室的示例性工具平台实施例包括OpusTM AdvantEdgeTM系统或CenturaTM系统，二者都可从加州圣克拉拉市的应用材料公司购得。本发明的实施例进一步包括整合计量(integrated metrology；IM)腔室做为多腔室处理平台的部件。IM腔室可提供控制信号以容许适当控制整合沉积工艺，比如如本文所述的外延生长工艺或多段溅射工艺。IM腔室可包括计量设备，所述计量设备适于测量各种膜性质，比如厚度、粗糙度、组成，且IM腔室能进一步在真空下以自动方式表征光栅(grating)参数，比如临界尺寸(CD)、侧壁角度(SWA)、特征高度(HT)。实例包括，但不限于，光学技术，例如反射测量法与散射测量法。在特别有利的实施例中，采用真空内光学CD(OCD)技术，其中随着溅射和/或外延生长进行，监测形成于起始材料中的光栅特性。在其他实施例中，在处理腔室中执行计量操作，例如在处理腔室中原位执行计量操作而不是在不同的IM腔室中执行。
多腔室处理平台(比如群集工具200)可进一步包括选择性的基板对准器腔室和容纳盒的负载锁定室，二者耦接至包括机械手的移送腔室。在本发明的一个实施例中，通过控制器提供多腔室处理平台200的适当控制。控制器可以是任何形式的通用数据处理系统之一，控制器能用于工业设定来控制各种子处理器和子控制器。通常，控制器包括中央处理单元(CPU)，CPU与存储器和在其他共用元件当中的输入/输出(I/O)电路通信。作为一实例，控制器可执行或以其他方式初始化本文所述的任何方法/工艺的操作的一或更多个操作。执行和/或初始化这些操作的任何计算机程序代码可表现成电脑程序产品。本文所述的每个电脑程序产品可由计算机可读取媒介(例如软盘、光盘、DVD、硬盘驱动器、随机存取存储器等)运行。
适合用于本文所含的工艺和工具配置的PVD腔室可包括可从加州圣克拉拉市的应用材料公司购得的Endura PVD系统。Endura PVD系统提供较佳的电迁移抗性与表面形貌和低所有权成本与高系统可靠度。可以需要的压强和适当的靶材至晶片距离在工艺腔体中产生沉积物种的定向通量而在系统中完成PVD工艺的执行。与在线系统相容的腔室(比如ARISTO腔室)亦可从加州圣克拉拉市的应用材料公司购得，所述腔室提供自动装载及卸载能力和磁性载具输送系统，容许大幅缩短周期时间。AKT-PiVot 55KV PVD系统亦可从加州圣克拉拉市的应用材料公司购得，AKT-PiVot 55KV PVD系统具有用于溅射沉积的垂直平台。AKT-PiVot系统的模块架构实现明显变快的周期时间且能够有多种配置而最大化生产效率。不像传统在线系统，AKT-PiVot的平行处理能力消除由各膜层有不同工艺时间所造成的瓶颈。系统的类群集配置亦容许在个别模块维修期间持续操作。所包括的旋转阴极技术能使靶材利用率与传统系统比高近3倍。PiVot系统的沉积模块以预溅射单元为特征，所述预溅射单元使得能够只使用一个基板来调理靶材，而非其他系统要达到相同结果时需要多达50个基板。
在本发明的一方面中，设计适当的工艺配件对PVD工艺腔室中的RF腔室功能性而言很重要。作为一实例，图3A至图3C图示根据本发明一实施例用于PVD腔室的工艺配件的截面图。图3D图示根据本发明一实施例的用于PVD腔室的功率输送源的截面图。
参照图3A至图3C，用于PVD腔室的工艺配件300包括第一部分(图3A)，第一部分具有上适配器302、下适配器304、下屏蔽件306和DTESC 308。用于PVD腔室的工艺配件300亦包括第二部分(图3B)，第二部分具有靶材310、暗空间屏蔽件312和Al间隔件314。用于PVD腔室的工艺配件300亦包括第三部分(图3C)，第三部分具有盖环316和沉积环318。
参照图3D，用于PVD腔室的功率输送源350包括RF匹配件352和RF馈送件354。源分配板356(例如铝源分配板)及接地屏蔽件358(例如铝金属片)和金属外壳360与环状磁体362亦包括在内。功率输送源350亦包括DC过滤器箱364和DC馈送件366。顶板368与分配板370和延伸块372、轴374与靶材376亦包括在内。
参照图4说明且描述适合用作以上描述的MOCVD腔室204、206或208中的一或更多腔室的MOCVD沉积腔室的一实例。图4为根据本发明一实施例的MOCVD腔室的示意截面图。
图4所示设备4100包含腔室4102、气体输送系统4125、远程等离子体源4126和真空系统4112。腔室4102包括腔室主体4103，腔室主体4103围住处理容积4108。喷头组件4104设置在处理容积4108的一端，基板载具4114设置在处理容积4108的另一端。下拱形结构4119设置在下容积4110的一端，基板载具4114设置在下容积4110的另一端。基板载具4114图示为在处理位置中，但基板载具4114可移动到更低位置，例如可装载或卸载基板4140的位置。排气环420可围绕基板载具4114周边设置，以有助于防止在下容积4110中发生沉积，并亦有助于将废气从腔室4102引导至排气口4109。下拱形结构4119可由透明材料制成，比如高纯度石英，以允许光穿过而用于辐射加热基板4140。可由设置在下拱形结构4119下方的多个内部灯4121A和外部灯4121B提供辐射加热，反射器4166可用于帮助控制腔室4102暴露至由内部灯4121A与外部灯4121B提供的辐射能。附加的灯环亦可用于精细控制基板4140的温度。
基板载具4114可包括一或更多凹部4116，处理时，一或更多基板4140可放在凹部4116内。基板载具4114可承载六个或更多基板4140。在一个实施例中，基板载具4114承载八个基板4140。应理解基板载具4114上可承载更多或更少个基板4140。典型的基板4140可包括蓝宝石、碳化硅(SiC)、硅或氮化镓(GaN)。应理解亦可处理其他类型的基板4140，比如玻璃基板4140。基板4140的直径尺寸范围可从50mm至100mm或更大。基板载具4114的尺寸范围可从200mm至750mm。基板载具4114可由各种材料制成，包括SiC或SiC涂覆的石墨。应理解根据本文所述工艺，腔室4102内可处理其他尺寸的基板4140。比起传统MOCVD腔室，喷头组件4104可容许遍及更多数目的基板4140和/或更大基板4140的更均匀地沉积，进而提高产量及降低每个基板4140的处理成本。
处理期间，基板载具4114可绕轴旋转。在一个实施例中，基板载具4114可以约2RPM(每分钟转数)至约100RPM的转速旋转。在另一实施例中，基板载具4114可以约30RPM的转速旋转。旋转基板载具4114有助于提供基板4140的均匀加热，及使处理气体均匀暴露至各基板4140。
多个内部灯4121A和外部灯4121B可布置在同心圆或区(未图示)中，每一灯区可被单独供电。在一个实施例中，一或更多温度传感器(比如高温计(未图示))可设置在喷头组件4104内以测量基板4140和基板载具4114的温度，温度数据可被发送到控制器(未图示)，控制器能调整到达各灯区的功率以维持遍及基板载具4114的预定温度分布。在另一实施例中，可调整到达各灯区的功率以补偿前驱物流或前驱物浓度的不均匀性。例如，若在基板载具4114的外部灯区附近区域中的前驱物浓度较低，则可调整到达外部灯区的功率以有助于补偿此区域中的前驱物耗乏。
内部灯4121A和外部灯4121B可加热基板4140达约400℃至约1200℃的温度。应理解本发明不限于使用内部灯4121A与外部灯4121B的阵列。任何适合的加热源皆可用于确保适当地施加合适的温度至腔室4102和腔室4102内的基板4140。例如，在另一实施例中，加热源可包括电阻式加热元件(未图示)，所述电阻式加热元件热接触基板载具4114。
气体输送系统4125可包括多个气源，或者根据运行的工艺，这些源的一些源可以是液体源而非气体，在此情况下，气体输送系统可包括液体注入系统或其他装置(例如起泡器)以使液体蒸发。在蒸汽输送到腔室4102之前，蒸汽可接着与载气混合。诸如前驱物气体、载气、净化气体、清洁/蚀刻气体或其他气体之类的不同气体可从气体输送系统4125供给到分开的供给管线4131、4132及4133而至喷头组件4104。供给管线4131、4132及4133可包括截止阀和质量流量控制器或其他类型的控制器，以监测及调节或截断各管线中的气流。
导管4129可接收来自远程等离子体源4126的清洁/蚀刻气体。远程等离子体源4126可经由供给管线4124接收来自气体输送系统4125的气体，阀4130可设置在喷头组件4104与远程等离子体源4126之间。可打开阀4130来让清洁和/或蚀刻气体或等离子体经由供给管线4133流入喷头组件4104，供给管线4133可适于作用为用于等离子体的导管。在另一实施例中，设备4100可不包括远程等离子体源4126，可利用替代的供给管线配置将清洁/蚀刻气体从非等离子体清洁和/或蚀刻用气体输送系统4125输送到喷头组件4104。
远程等离子体源4126可以是适于腔室4102清洁和/或基板4140蚀刻的射频或微波等离子体源。清洁和/或蚀刻气体可经由供给管线4124供给到远程等离子体源4126，以产生等离子体物种，等离子体物种可经由导管4129和供给管线4133传送通过喷头组件4104散播而进入腔室4102。用于清洁应用的气体可包括氟、氯或其他反应元素。
在另一实施例中，气体输送系统4125和远程等离子体源4126可被适当地改造，以致前驱物气体可被供给到远程等离子体源4126而产生等离子体物种，等离子体物种被传送通过喷头组件4104而在例如基板4140上沉积CVD层，比如III-V族膜。通常，等离子体是一种物质状态，通过将电能或电磁波(例如射频波、微波)输送到工艺气体(例如前驱物气体)以促使工艺气体至少部分分解而形成等离子体物种来产生等离子体，所述等离子体物种比如离子、电子和中性粒子(例如自由基)。在一个实例中，通过以小于约100千兆赫(GHz)的频率输送电磁能而在等离子体源4126的内部区域产生等离子体。在另一实例中，等离子体源4126被配置成以约0.4千赫(kHz)与约200兆赫(MHz)之间的频率，比如约162兆赫(MHz)的频率，小于约4千瓦(kW)的功率电平(kW)输送电磁能。应相信所形成的等离子体增进前驱物气体的形成和活性，以致沉积工艺期间到达基板表面的活化气体能快速反应而形成具有改善的物理性质与电气性质的层。
净化气体(例如氮气)可从喷头组件4104和/或从设置在基板载具4114下方和腔室主体4103底部附近的入口端口或管(未图示)输送到腔室4102内。净化气体进入腔室4102的下容积4110，并往上流过基板载具4114和排气环420而进入多个排气口4109，排气口4109围绕环状排气通道4105设置。排气导管4106将环状排气通道4105连接至真空系统4112，真空系统4112包括真空泵(未图示)。可利用阀系统4107控制腔室4102的压强，阀系统4107控制废气从环状排气通道4105抽出的速率。
参照图5说明且描述可适合用作上述腔室204的替代实施例(或其他腔室的替代实施例)的HVPE腔室204的HVPE沉积腔室的一实例。图5为根据本发明一实施例的适合用于制造III族氮化物材料的HVPE腔室500的示意截面图。
设备500包括被盖504围住的腔室502。来自第一气源510的处理气体经由气体分配喷头506输送到腔室502。在一个实施例中，气源510包括含氮化合物。在另一实施例中，气源510包括氨。在一个实施例中，诸如氦之类的惰性气体或氮气也经由气体分配喷头506或经由腔室502的壁508而被引入。能源512可设置在气源510与气体分配喷头506之间。在一个实施例中，能源512包括加热器。能源512可分解来自气源510的气体(比如氨)，以使来自含氮气体的氮更具反应性。
为与来自第一源510的气体反应，可从一或更多第二源518输送前驱物材料。通过让反应气体流过和/或流经前驱物源518中的前驱物，可将前驱物输送至腔室502。在一个实施例中，反应气体包括含氯气体，比如氯气。含氯气体可与前驱物源反应而形成氯化物。为提高含氯气体与前驱物反应的效率，含氯气体可曲折前进通过腔室532的船区，并用电阻式加热器520加热。通过增加含氯气体曲折前进通过腔室532的滞留时间，可控制含氯气体的温度。通过提高含氯气体的温度，氯可更快与前驱物反应。换言之，温度是氯与前驱物之间反应的催化因素。
为提高前驱物的反应性，可利用第二腔室532内的电阻式加热器520加热船中的前驱物。氯化物反应产物可接着被输送到腔室502。氯化物反应产物先进入管522，在管522内氯化物反应产物均匀分散于管522内。管522连接至另一管524。氯化物反应产物于第一管522内均匀分散后即进入第二管524。氯化物反应产物接着进入腔室502，在腔室502中氯化物反应产物与含氮气体混合而于基板516上形成氮化物层，基板516设置在基座514上。在一个实施例中，基座514包括碳化硅。氮化物层可例如包括n型氮化镓。诸如氮和氯之类的其他反应产物经由排气装置526排出。
LED和相关装置可由例如III-V族膜的层制成，特别是III族氮化物膜。本发明的一些实施例涉及在制造工具的专用腔室中，例如在专用MOCVD腔室中，形成氮化镓(GaN)层。在本发明的一些实施例中，GaN是二元GaN膜，但在其他实施例中，GaN是三元膜(例如InGaN、AlGaN)或四元膜(例如InAlGaN)。在至少一些实施例中，III族氮化物材料层是外延形成的。这些III族氮化物材料层可直接形成在基板上或设置于基板上的缓冲层上。考虑到的其他实施例包括p型掺杂氮化镓层，所述p型掺杂氮化镓层直接沉积于PVD形成的缓冲层上，例如PVD形成的氮化铝。
应理解本发明的实施例不限于在以上描述的选定基板上形成层。其他实施例可包括使用任何适合的未图案化或图案化单晶基板，高质量氮化铝层可例如以非反应PVD方式溅射沉积于所述基板上。基板可比如是，但不限于，蓝宝石(Al2O3)基板、硅(Si)基板、碳化硅(SiC)基板、金刚石覆硅(silicon ondiamond；SOD)基板、石英(SiO2)基板、玻璃基板、氧化锌(ZnO)基板、氧化镁(MgO)基板和氧化铝锂(LiAlO2)基板。诸如掩膜和蚀刻之类的任何熟知的方法可用于从平面基板形成特征结构(比如柱)而产生图案化基板。然而在特定实施例中，使用具有(0001)定向的图案化蓝宝石基板(PSS)。图案化蓝宝石基板可十分适合用于制造LED，因为图案化蓝宝石基板提高光提取效率，这对制造新一代固态发光装置极为有用。基板选择标准可包括晶格匹配以减缓缺陷形成和热膨胀系数(CTE)匹配以减缓热应力。
如上所述，能掺杂III族氮化物膜。III族氮化物膜能使用任何p型掺杂剂进行p型掺杂，所述p型掺杂剂比如但不限于镁(Mg)、铍(Be)、钙(Ca)、锶(Sr)或任何具两个价电子的I族或II族元素。III族氮化物膜能被p型掺杂成1×1016原子/立方厘米至1×1020原子/立方厘米之间的电导率水平。III族氮化物膜能使用任何n型掺杂剂进行n型掺杂，所述n型掺杂剂比如但不限于硅或氧或任何适合的IV族或VI族元素。III族氮化物膜能被n型掺杂成1×1016原子/立方厘米至1×1023原子/立方厘米之间的电导率水平。
应理解上述工艺可在群集工具中的专用腔室中执行或在具有多于一个腔室的其他工具中的专用腔室中执行，所述其他工具例如被配置成具有用于制造LED各层的专用腔室的在线工具。亦应理解本发明的实施例不必限于制造LED。例如，在另一实施例中，可利用本文描述的方式来制造除LED装置以外的装置，比如但不限于场效应晶体管(FET)装置。在此类实施例中，层结构顶部可能不需要p型材料。代替地，n型或未掺杂材料可用来取代p型层。亦应理解可在单一工艺腔室中执行多个操作，比如沉积和/或热退火的各种组合。
故揭示了制造PVD形成的氮化铝缓冲层。

Claims (15)

1.一种制造缓冲层于基板上的方法，所述方法包含以下步骤：
预处理基板的表面；及随后，
利用氮基气体或等离子体从安置在物理气相沉积(PVD)腔室内的含铝靶材反应溅射氮化铝(AlN)层于所述基板的所述表面上。
2.如权利要求1所述的方法，其中所述预处理的步骤在所述物理气相沉积腔室中执行。
3.如权利要求2所述的方法，其中所述预处理的步骤包含以下步骤：将所述基板装载至所述物理气相沉积腔室的基座上，并施加偏压至所述基座以于所述基板的所述表面附近产生等离子体。
4.如权利要求3所述的方法，其中所述等离子体包含选自由氮自由基、氩自由基和氢自由基所组成的群组的自由基。
5.如权利要求3所述的方法，其中于所述基板的所述表面附近产生所述等离子体的步骤包含以下步骤：从所述基板的所述表面移除表面污染或颗粒，并改变所述基板的所述表面的结构。
6.如权利要求3所述的方法，其中施加所述偏压至所述基座的步骤包含以下步骤：施加约在-5V至-1000V的范围内的偏压达约在1秒至15分钟的范围内的持续时间。
7.如权利要求3所述的方法，其中执行所述预处理同时将所述基座的温度维持在约-50℃至1000℃的范围内。
8.一种半导体设备，包含：
基板；及
氮化铝(AlN)缓冲层，所述氮化铝缓冲层置于所述基板上，所述氮化铝缓冲层具有粗糙度小于约1纳米均方根的原子级平滑表面和在(002)方向的结晶定向，其中(002)峰的FWHM小于约200弧秒。
9.如权利要求8所述的半导体设备，其中所述氮化铝缓冲层具有小于约500纳米的厚度。
10.如权利要求8所述的半导体设备，其中所述氮化铝缓冲层在所述(002)方向的所述结晶定向具有小于约50弧秒的所述(002)峰的FWHM。
11.如权利要求8所述的半导体设备，进一步包含：
氮化镓(GaN)基装置，所述氮化镓基装置置于所述氮化铝缓冲层上。
12.如权利要求8所述的半导体设备，进一步包含：
预种晶层，所述预种晶层直接置于所述基板与所述氮化铝缓冲层之间。
13.一种制造缓冲层于基板上的方法，所述方法包含以下步骤：
形成预种晶层于基板的表面上；以及
利用氮基气体或等离子体从安置在物理气相沉积(PVD)腔室内的含铝靶材反应溅射氮化铝(AlN)层于所述预种晶层上。
14.如权利要求13所述的方法，其中形成所述预种晶层的步骤包含以下步骤：形成选自由Al、AlOx、SiNx、ZnO、ZnS、ZrN和TiN所组成的群组的层。
15.如权利要求13所述的方法，其中形成所述预种晶层的步骤包含以下步骤：无氮溅射毒化的含铝靶材。
CN201380020953.8A 2012-04-26 2013-04-24 用于led制造的pvd缓冲层 Active CN104246980B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810749783.1A CN109119518B (zh) 2012-04-26 2013-04-24 用于led制造的pvd缓冲层

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261638893P 2012-04-26 2012-04-26
US61/638,893 2012-04-26
US13/868,385 US9396933B2 (en) 2012-04-26 2013-04-23 PVD buffer layers for LED fabrication
US13/868,385 2013-04-23
PCT/US2013/038034 WO2013163323A1 (en) 2012-04-26 2013-04-24 Pvd buffer layers for led fabrication

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201810749783.1A Division CN109119518B (zh) 2012-04-26 2013-04-24 用于led制造的pvd缓冲层

Publications (2)

Publication Number Publication Date
CN104246980A true CN104246980A (zh) 2014-12-24
CN104246980B CN104246980B (zh) 2018-08-07

Family

ID=49476517

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810749783.1A Active CN109119518B (zh) 2012-04-26 2013-04-24 用于led制造的pvd缓冲层
CN201380020953.8A Active CN104246980B (zh) 2012-04-26 2013-04-24 用于led制造的pvd缓冲层

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201810749783.1A Active CN109119518B (zh) 2012-04-26 2013-04-24 用于led制造的pvd缓冲层

Country Status (6)

Country Link
US (2) US9396933B2 (zh)
JP (1) JP6339066B2 (zh)
KR (2) KR102169569B1 (zh)
CN (2) CN109119518B (zh)
TW (1) TWI603499B (zh)
WO (1) WO2013163323A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106992231A (zh) * 2017-04-06 2017-07-28 厦门三安光电有限公司 氮化物半导体元件及其制作方法
CN107119323A (zh) * 2017-04-27 2017-09-01 云南北方驰宏光电有限公司 一种CVDZnS晶体材料的掺杂改性方法
WO2017215150A1 (zh) * 2016-06-12 2017-12-21 北京北方华创微电子装备有限公司 半导体设备的成膜方法以及半导体设备的氮化铝成膜方法
CN109326696A (zh) * 2018-09-19 2019-02-12 华灿光电(苏州）有限公司 一种发光二极管的外延片的制备方法
CN109768125A (zh) * 2018-12-29 2019-05-17 晶能光电（江西）有限公司 硅基外延片生长方法
CN109962129A (zh) * 2019-01-28 2019-07-02 华灿光电（浙江）有限公司 AlN模板及氮化镓基发光二极管外延片的制备方法
US10643843B2 (en) 2016-06-12 2020-05-05 Beijing Naura Microelectronics Equipment Co., Ltd. Film forming method and aluminum nitride film forming method for semiconductor apparatus

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9396933B2 (en) * 2012-04-26 2016-07-19 Applied Materials, Inc. PVD buffer layers for LED fabrication
US9929310B2 (en) 2013-03-14 2018-03-27 Applied Materials, Inc. Oxygen controlled PVD aluminum nitride buffer for gallium nitride-based optoelectronic and electronic devices
DE102013112785B3 (de) * 2013-11-19 2015-02-26 Aixatech Gmbh Verfahren zur Herstellung eines Verbundkörpers mit zumindest einer funktionellen Schicht oder zur weiteren Herstellung elektronischer oder opto-elektronischer Bauelemente
KR102145205B1 (ko) * 2014-04-25 2020-08-19 삼성전자주식회사 반도체 소자 제조방법 및 증착 장치의 유지보수방법
JP6986349B2 (ja) 2014-05-27 2021-12-22 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドSilanna Uv Technologies Pte Ltd ｎ型超格子及びｐ型超格子を備える電子デバイス
US11322643B2 (en) 2014-05-27 2022-05-03 Silanna UV Technologies Pte Ltd Optoelectronic device
JP6636459B2 (ja) 2014-05-27 2020-01-29 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドＳｉｌａｎｎａ Ｕｖ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｐｔｅ Ｌｔｄ 半導体構造と超格子とを用いた高度電子デバイス
WO2015181648A1 (en) 2014-05-27 2015-12-03 The Silanna Group Pty Limited An optoelectronic device
US10263139B2 (en) 2014-07-24 2019-04-16 Xiamen Sanan Optoelectronics Technology Co., Ltd. Fabrication method of nitride light emitting diodes
CN104103720A (zh) * 2014-07-24 2014-10-15 安徽三安光电有限公司 一种氮化物半导体的制备方法
US9876143B2 (en) * 2014-10-01 2018-01-23 Rayvio Corporation Ultraviolet light emitting device doped with boron
KR102369933B1 (ko) * 2015-08-03 2022-03-04 삼성전자주식회사 반도체 발광소자 및 그 제조 방법
CN106711020B (zh) * 2015-11-18 2021-09-17 北京北方华创微电子装备有限公司 衬底的氮化方法及氮化镓缓冲层的制备方法
CN105590839B (zh) * 2016-03-22 2018-09-14 安徽三安光电有限公司 氮化物底层、发光二极管及底层制备方法
EP3464689A4 (en) 2016-05-26 2020-07-22 Robbie Jorgenson SYSTEM AND METHOD FOR GROWING GROUP IIIA NITRIDE
TWI589023B (zh) * 2016-06-27 2017-06-21 國立暨南國際大學 半導體裝置用基材及使用其之半導體裝置
KR101996424B1 (ko) * 2017-04-24 2019-07-04 아주대학교산학협력단 레이저 다이오드 및 그 제조 방법
JP6660603B2 (ja) * 2017-12-05 2020-03-11 パナソニックＩｐマネジメント株式会社 スパッタリング方法
US11021788B2 (en) * 2017-12-05 2021-06-01 Panasonic Intellectual Property Management Co., Ltd. Sputtering method
US11355620B2 (en) * 2018-10-31 2022-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of forming same
CN109888063B (zh) * 2019-01-23 2020-07-07 华灿光电（浙江）有限公司 AlN模板及氮化镓基发光二极管外延片的制备方法
TWI698546B (zh) * 2019-06-20 2020-07-11 環球晶圓股份有限公司 具有氮化鋁成核層的基板及其製造方法
CN111740004B (zh) * 2020-08-10 2020-11-27 上海陛通半导体能源科技股份有限公司 氮化铝基薄膜结构、半导体器件及其制备方法
CN111739790B (zh) * 2020-08-25 2020-12-18 中电化合物半导体有限公司 一种氮化镓薄膜的外延结构及制备方法
US20220307129A1 (en) * 2021-03-23 2022-09-29 Applied Materials, Inc. Cleaning assemblies for substrate processing chambers

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1213767A2 (en) * 2000-12-07 2002-06-12 Ngk Insulators, Ltd. Nitride compound semiconductor element
CN101335200A (zh) * 2008-08-01 2008-12-31 武汉大学 一种AlN薄膜的制备方法
US20090191695A1 (en) * 2008-01-25 2009-07-30 Samsung Electronics Co., Ltd. Method of manufacturing nitride semiconductor substrate
CN101635255A (zh) * 2008-07-21 2010-01-27 台湾积体电路制造股份有限公司 形成半导体结构的方法
US20110244617A1 (en) * 2010-04-01 2011-10-06 Applied Materials, Inc. Forming a compound-nitride structure that includes a nucleation layer

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0576566B1 (en) 1991-03-18 1999-05-26 Trustees Of Boston University A method for the preparation and doping of highly insulating monocrystalline gallium nitride thin films
JP2906971B2 (ja) 1993-12-30 1999-06-21 日本電気株式会社 半導体記憶装置の製造方法
US5652176A (en) 1995-02-24 1997-07-29 Motorola, Inc. Method for providing trench isolation and borderless contact
US6657300B2 (en) * 1998-06-05 2003-12-02 Lumileds Lighting U.S., Llc Formation of ohmic contacts in III-nitride light emitting devices
US6358810B1 (en) * 1998-07-28 2002-03-19 Applied Materials, Inc. Method for superior step coverage and interface control for high K dielectric capacitors and related electrodes
JP3702721B2 (ja) * 1999-03-09 2005-10-05 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子
KR100540246B1 (ko) * 1999-12-22 2006-01-12 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US7501023B2 (en) * 2001-07-06 2009-03-10 Technologies And Devices, International, Inc. Method and apparatus for fabricating crack-free Group III nitride semiconductor materials
JP3768943B2 (ja) * 2001-09-28 2006-04-19 日本碍子株式会社 Ｉｉｉ族窒化物エピタキシャル基板、ｉｉｉ族窒化物素子用エピタキシャル基板及びｉｉｉ族窒化物素子
JP2003171200A (ja) * 2001-12-03 2003-06-17 Canon Inc 化合物半導体の結晶成長法、及び化合物半導体装置
JP2004006461A (ja) * 2002-05-31 2004-01-08 Nec Corp 半導体装置
JP3867161B2 (ja) * 2002-09-20 2007-01-10 独立行政法人物質・材料研究機構 薄膜素子
WO2005015642A1 (ja) * 2003-08-08 2005-02-17 Sanken Electric Co., Ltd. 半導体装置及びその製造方法
US7012016B2 (en) * 2003-11-18 2006-03-14 Shangjr Gwo Method for growing group-III nitride semiconductor heterostructure on silicon substrate
KR100576857B1 (ko) * 2003-12-24 2006-05-10 삼성전기주식회사 ＧａＮ 반도체 발광소자 및 그 제조방법
JP4833616B2 (ja) * 2004-09-13 2011-12-07 昭和電工株式会社 Ｉｉｉ族窒化物半導体の製造方法
US7910937B2 (en) * 2005-02-02 2011-03-22 Agency For Science, Technology And Research Method and structure for fabricating III-V nitride layers on silicon substrates
JP4441415B2 (ja) * 2005-02-07 2010-03-31 国立大学法人東京工業大学 窒化アルミニウム単結晶積層基板
US7776636B2 (en) * 2005-04-25 2010-08-17 Cao Group, Inc. Method for significant reduction of dislocations for a very high A1 composition A1GaN layer
JP4722579B2 (ja) * 2005-06-22 2011-07-13 パナソニック株式会社 共振器およびこれを用いたフィルタ回路の製造方法
KR100753152B1 (ko) * 2005-08-12 2007-08-30 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
US7795050B2 (en) * 2005-08-12 2010-09-14 Samsung Electronics Co., Ltd. Single-crystal nitride-based semiconductor substrate and method of manufacturing high-quality nitride-based light emitting device by using the same
US20110008205A1 (en) * 2006-01-14 2011-01-13 Mangiardi John R Multifunctional floor pads
US20110147786A1 (en) * 2008-04-08 2011-06-23 Song June O Light-emitting device and manufacturing method thereof
WO2009129353A1 (en) * 2008-04-15 2009-10-22 Purdue Research Foundation Metallized silicon substrate for indium gallium nitride light-emitting diode
US8803189B2 (en) * 2008-08-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. III-V compound semiconductor epitaxy using lateral overgrowth
JP2010073760A (ja) * 2008-09-16 2010-04-02 Showa Denko Kk Ｉｉｉ族窒化物半導体積層構造体およびその製造方法
JP2011057474A (ja) * 2009-09-07 2011-03-24 Univ Of Tokyo 半導体基板、半導体基板の製造方法、半導体成長用基板、半導体成長用基板の製造方法、半導体素子、発光素子、表示パネル、電子素子、太陽電池素子及び電子機器
US8642368B2 (en) 2010-03-12 2014-02-04 Applied Materials, Inc. Enhancement of LED light extraction with in-situ surface roughening
KR20110103607A (ko) 2010-03-15 2011-09-21 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
CN103003961B (zh) * 2010-04-30 2015-11-25 波士顿大学理事会 具有能带结构电位波动的高效紫外发光二极管
CN102345092A (zh) * 2010-07-29 2012-02-08 鸿富锦精密工业（深圳）有限公司 涂层、具有该涂层的被覆件及该被覆件的制备方法
CN102345091A (zh) * 2010-07-29 2012-02-08 鸿富锦精密工业（深圳）有限公司 涂层、具有该涂层的被覆件及该被覆件的制备方法
CN102383093A (zh) * 2010-08-31 2012-03-21 鸿富锦精密工业（深圳）有限公司 涂层、具有该涂层的被覆件及该被覆件的制备方法
CN102477531B (zh) * 2010-11-26 2015-03-25 鸿富锦精密工业（深圳）有限公司 被覆件及其制造方法
CN102548308A (zh) * 2010-12-13 2012-07-04 鸿富锦精密工业（深圳）有限公司 壳体及其制造方法
US8409895B2 (en) * 2010-12-16 2013-04-02 Applied Materials, Inc. Gallium nitride-based LED fabrication with PVD-formed aluminum nitride buffer layer
US20120158819A1 (en) 2010-12-21 2012-06-21 Microsoft Corporation Policy-based application delivery
CN102560347A (zh) * 2010-12-27 2012-07-11 鸿富锦精密工业（深圳）有限公司 具有硬质涂层的被覆件及其制备方法
CN102534489A (zh) * 2010-12-30 2012-07-04 鸿富锦精密工业（深圳）有限公司 镀膜件及其制造方法
KR101042562B1 (ko) * 2011-02-28 2011-06-20 박건 Ｗｕｒｔｚｉｔｅ 파우더를 이용한 질화물계 발광소자 및 그 제조 방법
US8980002B2 (en) * 2011-05-20 2015-03-17 Applied Materials, Inc. Methods for improved growth of group III nitride semiconductor compounds
US8778783B2 (en) * 2011-05-20 2014-07-15 Applied Materials, Inc. Methods for improved growth of group III nitride buffer layers
US20130005118A1 (en) * 2011-07-01 2013-01-03 Sung Won Jun Formation of iii-v materials using mocvd with chlorine cleans operations
US8865565B2 (en) * 2011-08-02 2014-10-21 Kabushiki Kaisha Toshiba LED having a low defect N-type layer that has grown on a silicon substrate
US20130082274A1 (en) * 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers
US9396933B2 (en) * 2012-04-26 2016-07-19 Applied Materials, Inc. PVD buffer layers for LED fabrication

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1213767A2 (en) * 2000-12-07 2002-06-12 Ngk Insulators, Ltd. Nitride compound semiconductor element
US20090191695A1 (en) * 2008-01-25 2009-07-30 Samsung Electronics Co., Ltd. Method of manufacturing nitride semiconductor substrate
CN101635255A (zh) * 2008-07-21 2010-01-27 台湾积体电路制造股份有限公司 形成半导体结构的方法
CN101335200A (zh) * 2008-08-01 2008-12-31 武汉大学 一种AlN薄膜的制备方法
US20110244617A1 (en) * 2010-04-01 2011-10-06 Applied Materials, Inc. Forming a compound-nitride structure that includes a nucleation layer

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017215150A1 (zh) * 2016-06-12 2017-12-21 北京北方华创微电子装备有限公司 半导体设备的成膜方法以及半导体设备的氮化铝成膜方法
KR20180116130A (ko) * 2016-06-12 2018-10-24 베이징 나우라 마이크로일렉트로닉스 이큅먼트 씨오., 엘티디. 반도체 장비의 박막 형성 방법 및 반도체 장비의 질화 알루미늄 박막 형성 방법
KR102003151B1 (ko) 2016-06-12 2019-07-23 베이징 나우라 마이크로일렉트로닉스 이큅먼트 씨오., 엘티디. 반도체 장비의 박막 형성 방법 및 반도체 장비의 질화 알루미늄 박막 형성 방법
US10643843B2 (en) 2016-06-12 2020-05-05 Beijing Naura Microelectronics Equipment Co., Ltd. Film forming method and aluminum nitride film forming method for semiconductor apparatus
CN106992231A (zh) * 2017-04-06 2017-07-28 厦门三安光电有限公司 氮化物半导体元件及其制作方法
CN106992231B (zh) * 2017-04-06 2019-05-21 厦门三安光电有限公司 氮化物半导体元件及其制作方法
CN107119323A (zh) * 2017-04-27 2017-09-01 云南北方驰宏光电有限公司 一种CVDZnS晶体材料的掺杂改性方法
CN107119323B (zh) * 2017-04-27 2019-08-06 云南北方驰宏光电有限公司 一种CVDZnS晶体材料的掺杂改性方法
CN109326696A (zh) * 2018-09-19 2019-02-12 华灿光电(苏州）有限公司 一种发光二极管的外延片的制备方法
CN109768125A (zh) * 2018-12-29 2019-05-17 晶能光电（江西）有限公司 硅基外延片生长方法
CN109962129A (zh) * 2019-01-28 2019-07-02 华灿光电（浙江）有限公司 AlN模板及氮化镓基发光二极管外延片的制备方法

Also Published As

Publication number Publication date
US11011676B2 (en) 2021-05-18
JP6339066B2 (ja) 2018-06-06
US9396933B2 (en) 2016-07-19
CN104246980B (zh) 2018-08-07
KR102051026B1 (ko) 2019-12-02
TW201401555A (zh) 2014-01-01
KR102169569B1 (ko) 2020-10-23
US20130285065A1 (en) 2013-10-31
KR20150014470A (ko) 2015-02-06
CN109119518A (zh) 2019-01-01
JP2015524020A (ja) 2015-08-20
TWI603499B (zh) 2017-10-21
WO2013163323A1 (en) 2013-10-31
KR20190133304A (ko) 2019-12-02
CN109119518B (zh) 2021-04-02
US20160293798A1 (en) 2016-10-06

Similar Documents

Publication Publication Date Title
CN104246980B (zh) 用于led制造的pvd缓冲层
US11575071B2 (en) Oxygen controlled PVD ALN buffer for GAN-based optoelectronic and electronic devices
CN104428441B (zh) 由物理气相沉积形成的氮化铝缓冲层和活性层
CN107964647B (zh) 具有物理气相沉积形成氮化铝缓冲层的氮化镓类发光二极管的制造
US10439099B2 (en) UV light emitting devices and systems and methods for production
US20160079471A1 (en) Uv light emitting devices and systems and methods for production

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant