TWI698546B - 具有氮化鋁成核層的基板及其製造方法 - Google Patents

具有氮化鋁成核層的基板及其製造方法 Download PDF

Info

Publication number
TWI698546B
TWI698546B TW108121433A TW108121433A TWI698546B TW I698546 B TWI698546 B TW I698546B TW 108121433 A TW108121433 A TW 108121433A TW 108121433 A TW108121433 A TW 108121433A TW I698546 B TWI698546 B TW I698546B
Authority
TW
Taiwan
Prior art keywords
aluminum nitride
nucleation layer
substrate
nitride nucleation
temperature
Prior art date
Application number
TW108121433A
Other languages
English (en)
Other versions
TW202100791A (zh
Inventor
謝偉傑
黃彥綸
劉嘉哲
李依晴
Original Assignee
環球晶圓股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 環球晶圓股份有限公司 filed Critical 環球晶圓股份有限公司
Priority to TW108121433A priority Critical patent/TWI698546B/zh
Priority to CN202010413464.0A priority patent/CN112117324A/zh
Priority to FR2006410A priority patent/FR3097563B1/fr
Application granted granted Critical
Publication of TWI698546B publication Critical patent/TWI698546B/zh
Publication of TW202100791A publication Critical patent/TW202100791A/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

一種具有氮化鋁成核層的基板包括一矽基材及一氮化鋁成核層；該氮化鋁成核層係設置於該矽基材上；其中，該氮化鋁成核層的厚度為20 nm至200 nm；該氮化鋁成核層的表面粗糙度係小於或等於0.4 nm；該氮化鋁成核層的X光繞射搖擺曲線的波峰的半高寬(FWHM)係小於或等於4000 角秒；該氮化鋁成核層中無滑移線。其中，矽基材為含矽的基材，且其材質例如可為碳化矽(SiC)或矽(Si)。一種具有氮化鋁成核層的基板的製造方法亦在此揭露。由於基板的氮化鋁成核層無滑移線產生，因此後續形成的磊晶層可具有較好的品質。

Description

具有氮化鋁成核層的基板及其製造方法
本發明係與具有成核層的基板有關；特別是指一種具有氮化鋁成核層的基板及其製造方法
現有的半導體元件大多是於基板上成長成核層，再於成核層上成長磊晶層，而後再於磊晶層上製作元件的結構。以現有技術來說，半導體元件大多是利用氮化鋁做為成核層的主要材料。然而，氮化鋁和矽基材之間仍然存在晶格不匹配和熱失配的情形，因此傳統的半導體基板中的氮化鋁成核層和矽基材之間容易產生滑移線、結晶品質不佳或表面粗糙度過高的問題，導致後續於氮化鋁成核層表面形成其他半導體材料的磊晶層常會有缺陷產生。
是以，傳統半導體基板仍然存在既有的技術問題，需要克服解決。
有鑑於此，本發明之目的在於提供一種具有氮化鋁成核層的基板，其滑移線，因此可顯著提升後續於氮化鋁成核層表面形成其他半導體材料的磊晶層的磊晶品質。
緣以達成上述目的，本發明提供的一種具有氮化鋁成核層的基板包括一矽基材及一氮化鋁成核層；該氮化鋁成核層係設置於該矽基材上；其中，該氮化鋁成核層的厚度為20 nm至200 nm；該氮化鋁成核層的表面粗糙度係小於或等於0.4 nm；該氮化鋁成核層的X光繞射搖擺曲線的波峰的半高寬(FWHM)係小於或等於4000角秒(arc sec)；該氮化鋁成核層中無滑移線(slip line)。
本發明的另一目的在於提供的一種具有氮化鋁成核層的基板的製造方法，其包括：提供一反應環境；將一矽基材放置於該反應環境中；以及於該反應環境中提供一生長溫度及一生長壓力，以形成一氮化鋁成核層於該矽基材上；其中，該生長溫度為950 oC至1000 oC，該生長壓力為80 torr至90 torr；當氮化鋁成核層成長至一預定厚度時，該反應氣體停止通入該反應環境中；以10 oC/min至20 oC/min的降溫條件降溫至一預定溫度，以得到該具有氮化鋁成核層的基板。
本發明的再一目的在於提供的一種具有氮化鋁成核層的基板的製造方法，其包括：提供一反應環境；將一矽基材放置於該反應環境中；於該反應環境中提供一生長溫度及一生長壓力；通入一第一反應氣體，以形成一氮化鋁成核層於該矽基材上；其中，該生長溫度為950 oC至1000 oC，該生長壓力為80 torr至90 torr；當該氮化鋁成核層成長至一第一預定厚度時，該第一反應氣體停止通入該反應環境中；於該反應環境中提供一第一溫度，且通入一第二反應氣體以形成一氮化鎵磊晶層於該氮化鋁成核層上，該第一溫度為600 oC至1200 oC；其中，當該氮化鎵磊晶層成長至一第二預定厚度時，該第二反應氣體停止通入該反應環境中；以10 oC/min至20 oC/min的降溫條件降溫至一預定溫度，以得到該具有氮化鋁成核層的基板。
本發明之效果在於，基板的氮化鋁成核層不具有滑移線，因此後續於氮化鋁成核層表面形成其他半導體材料(如氮化鎵)的磊晶層時，可顯著提升磊晶層的磊晶品質，進而提升半導體元件的效能。
為能更清楚地說明本發明，茲舉一較佳實施例並配合圖式詳細說明如後。請參圖１所示，為本發明第一實施例基板1，其包括矽基材10及氮化鋁成核層12。氮化鋁成核層12係設置於矽基材10上。氮化鋁成核層12中無滑移線。在本發明實施例中，氮化鋁成核層12的厚度T為20 nm至200 nm，如圖１所示。在本發明實施例中，氮化鋁成核層12的厚度T較佳為20 nm至50 nm，藉此可調整磊晶的應力；另一方面，若氮化鋁成核層12的厚度T太厚時，則會有裂痕產生，致使所製成的半導體產品產生缺陷。在本發明實施例中，矽基材10為含矽的基材，且其材質例如可為碳化矽(SiC)或矽(Si)。
在本發明實施例中，氮化鋁成核層12的表面122具有表面粗糙度係小於或等於0.4 nm；其較佳為小於或等於0.3 nm。在本發明實施例中，氮化鋁成核層12的X光繞射搖擺曲線的波峰的半高寬(FWHM)係小於或等於4000角秒(arc sec)；其較佳為900角秒至3000角秒。
接著請參考圖２及圖３，基板1係位於反應環境2中。在圖２中，基板1係設置於可旋轉的載台40上。圖３為本發明第一實施例的基板1的製造方法流程圖。
在本發明第一實施例中，基板1的製造方法至少包括以下步驟： 步驟302，提供一反應環境2； 步驟304，將矽基材10放置於反應環境2中；以及 步驟306，以形成氮化鋁成核層12於矽基材10上。
在步驟306中，包含提供一生長溫度及一生長壓力於該反應環境2中，以形成氮化鋁成核層12於矽基材10上。在本發明第一實施例中，氮化鋁成核層12形成於矽基材10上的生長溫度為950 oC至1000 oC，且生長壓力為80 torr至90 torr。
在本發明第一實施例中，當氮化鋁成核層12成長至預定厚度T時，氮化鋁成核層12係以10 oC/min至20 oC/min的條件降溫至預定溫度。當反應環境2係以10 oC/min至20 oC/min的條件降溫時，氮化鋁成核層12可具有較低的表面粗糙度及較佳的晶格結構，以避免在氮化鋁成核層12中產生滑移線(slip line)，有助於提升後續磊晶層的磊晶品質，進而提升元件的效能。
在本發明第一實施例中，矽基材10係以一升溫速率升溫至該生長溫度，升溫速率係大於或等於40 oC/min；升溫速率較佳為40 oC/min至60 oC/min，以避免基板1產生缺陷，且可降低生產成本。詳言之，若升溫速率大於60 oC/min時，矽基材10會產生明顯的熱應力，致使氮化鋁成核層12產生滑移線。另一方面，若升溫速率小於40 oC/min時，雖然氮化鋁成核層12不會產生滑移線，但因升溫速率太慢，致使基板1的生產時間過長，徒增生產成本。
如圖２所示，矽基材10係設置於載台40上，且載台40於反應環境2中受驅動旋轉。在本發明第一實施例中，矽基材10的轉速為300 rpm至400 rpm。當矽基材10的轉速大於400 rpm時，則氮化鋁成核層12會受到過大的離心力，致使基板1產生缺陷；而當矽基材10的轉速小於300 rpm時，則氮化鋁成核層12成形不佳，無法均勻分散於矽基材10的表面上。
在本發明第一實施例中，當反應環境2達到生長溫度時，於反應環境2中通入反應氣體（即本發明定義的第一反應氣體）以形成氮化鋁成核層12於矽基材10上。在本發明第一實施例中，反應氣體包含三甲基鋁(TMAl)及氨氣(NH 3)。在本發明第一實施例中，當氮化鋁成核層12成長至預定厚度T時，反應氣體停止通入反應環境2中。在本發明第一實施例中，氮化鋁成核層12的預定厚度T為20 nm至200 nm，較佳為20 nm至50 nm。在本發明第一實施例中，當氮化鋁成核層12成長至預定厚度T，且反應環境2降溫至預定溫度時，矽基材10及氮化鋁成核層12轉速下降至停止轉動，其中預定溫度為350 oC至700 oC。在本發明第一實施例中，於降溫至預定溫度的過程中，更可將該矽基材10的轉速降為原轉速（300 rpm至400 rpm）的一半以下，例如，在溫度降至該成長溫度的四分之三之前，該矽基材10的轉速降為150 rpm至200 rpm。又，於降溫至預定溫度的過程中，亦可分為複數段降低矽基材10的轉速。
藉由本發明第一實施例所提供的基板1的製造方法，基板1的氮化鋁成核層12具有晶格匹配的晶格結構，且由X光繞射搖擺曲線（omega模式）及掃描式電子顯微鏡(SEM)的檢測結果可確定本發明第一實施例所提供的基板1的氮化鋁成核層12確實無滑移線，具有良好匹配的晶格結構。在本發明實施例中，藉由氮化鋁成核層12的製程參數的調整，可決定氮化鋁成核層12是否有滑移線產生；換言之，氮化鋁成核層12的製程參數直接影響了滑移線出現的機率。若無使用本發明實施例所提供的製造方法，則所製成的氮化鋁成核層將會有至少10%的機率產生滑移線；反之，以目前試做數據來看，若使用本發明實施例所提供的製造方法，則所製成的氮化鋁成核層12完全不會產生滑移線。
請參考圖４及圖５，基板3更包括半導體磊晶層20；在本發明第二實施例中，半導體磊晶層20為一氮化鎵磊晶層。圖５為本發明第二實施例的基板3的製造方法流程圖。
在本發明第二實施例中，基板3的製造方法具有大致相同於第一實施例之步驟302~306，更包括以下步驟308： 步驟302，提供一反應環境2； 步驟304，將矽基材10放置於反應環境2中； 步驟306，以形成氮化鋁成核層12於矽基材10上；以及 步驟308，形成氮化鎵磊晶層20於氮化鋁成核層12上。
在步驟308中，包括提供第一溫度及使矽基材10於反應環境2中以第一轉速旋轉，以形成氮化鎵磊晶層20於氮化鋁成核層12上。在本發明第二實施例中，第一溫度為600 oC至1200 oC，第一轉速為800 rpm至1300 rpm。
在本發明第二實施例中，當氮化鎵磊晶層20成長至一預定厚度時，形成有氮化鎵磊晶層20的基板3係降轉至第二轉速及降溫至第二溫度。在本發明第二實施例中，第二轉速係小於或等於第一轉速的二分之一，而第二溫度係小於或等於第一溫度的二分之一。在本發明第二實施例中，於降溫至預定溫度的過程中，基板3係降轉至第二轉速，其中第二轉速係小於或等於第一轉速的二分之一。在本發明第二實施例中，於降溫至該預定溫度的過程中，基板3係在溫度降至第二溫度之前降轉至第二轉速，其中，第二溫度為第一溫度的四分之三以上。又，於降溫至預定溫度的過程中，可分為複數段降低矽基材10的轉速。
當反應環境2達到第一溫度時，於反應環境2中通入反應氣體（即本發明所定義的第二反應氣體）以形成氮化鎵磊晶層20於該氮化鋁成核層12上。在本發明第二實施例中，反應氣體包含三甲基鎵(TMGa)及氨氣(NH 3)。在本發明第二實施例中，當氮化鎵磊晶層20成長至預定厚度時，反應氣體停止通入反應環境2中。在本發明第二實施例中，當形成有氮化鎵磊晶層20的基板3降溫至預定溫度時，基板3轉速下降至停止轉動。在本發明第二實施例中，預定溫度為500 oC至1000 oC。
在本發明第二實施例中，當氮化鎵磊晶層20成長至預定厚度時，氮化鎵磊晶層20係以10 oC/min至20 oC/min的條件下降溫至預定溫度，以得到基板3。當反應環境2係以10 oC/min至20 oC/min的條件降溫時，氮化鎵磊晶層20可具有較佳的晶格結構及較佳的晶格匹配性質，以避免在氮化鎵磊晶層20中產生滑移線(slip line)，有助於提升基板3的整體品質，進而提升元件的效能。
由於基板的氮化鋁成核層不具有滑移線且氮化鋁成核層的表面粗糙度較低，因此當後續形成其他半導體材料(如氮化鎵)的磊晶層於氮化鋁成核層表面時，磊晶層的磊晶品質可顯著提升，進而提升半導體元件的效能。
以上所述僅為本發明較佳可行實施例而已，舉凡應用本發明說明書及申請專利範圍所為之等效變化，理應包含在本發明之專利範圍內。
［本發明］ 1、3:基板 10:矽基材 12:氮化鋁成核層 122:表面 T:厚度 20:氮化鎵磊晶層 2:反應環境 40:載台 302、304、306、308:步驟
圖１為本發明第一實施例的具有氮化鋁成核層的基板的側視圖； 圖２為本發明第一實施例的具有氮化鋁成核層的基板位於反應環境的示意圖，其中基板係設置於一可旋轉的載台上； 圖３為本發明第一實施例的具有氮化鋁成核層的基板的製造方法流程圖； 圖４為本發明第二實施例的具有氮化鋁成核層的基板的側視圖，其中基板上設置有半導體磊晶層； 圖５為本發明第二實施例的具有氮化鋁成核層的基板的製造方法流程圖。
1:基板
10:矽基材
12:氮化鋁成核層
122:表面
T:厚度

Claims (14)

  1. 一種具有氮化鋁成核層的基板，包括：一矽基材；以及一氮化鋁成核層，設置於該矽基材上；其中，該氮化鋁成核層的厚度為20nm至小於50nm；該氮化鋁成核層的表面粗糙度係小於或等於0.4nm；該氮化鋁成核層的X光繞射搖擺曲線的波峰的半高寬(FWHM)係小於或等於4000角秒(arc sec)；該氮化鋁成核層中無滑移線(slip line)。
  2. 如請求項1所述之具有氮化鋁成核層的基板，其中該氮化鋁成核層的表面粗糙度係小於或等於0.3nm。
  3. 如請求項2所述之具有氮化鋁成核層的基板，其中該氮化鋁成核層的X光繞射搖擺曲線的波峰的半高寬(FWHM)為900角秒至3000角秒。
  4. 一種具有氮化鋁成核層的基板的製造方法，包括：提供一反應環境；將一矽基材放置於該反應環境中；以及於該反應環境中提供一生長溫度及一生長壓力；通入一反應氣體以形成一氮化鋁成核層於該矽基材上；其中，該生長溫度為950℃至1000℃，該生長壓力為80torr至90torr；當氮化鋁成核層成長至一預定厚度時，該反應氣體停止通入該反應環境中；以10℃/min至20℃/min的降溫條件降溫至一預定溫度，以得到該具有氮化鋁成核層的基板。
  5. 如請求項4所述之具有氮化鋁成核層的基板的製造方法，其中該矽基材係以一升溫速率升溫至該生長溫度，該升溫速率係大於或等於40℃/min；該升溫速率為40℃/min至60℃/min。
  6. 如請求項4所述之具有氮化鋁成核層的基板的製造方法，其中該矽基材係於該反應環境中受驅動旋轉，而該矽基材的轉速為300rpm至400rpm。
  7. 如請求項6所述之具有氮化鋁成核層的基板的製造方法，其中降溫至該預定溫度時，該矽基材轉速下降至停止轉動，其中該預定溫度為350℃至700℃。
  8. 如請求項7所述之具有氮化鋁成核層的基板的製造方法，其中於降溫至該預定溫度的過程中，在溫度降至該成長溫度的四分之三之前，降低該矽基材的轉速。
  9. 一種具有氮化鋁成核層的基板的製造方法，包括：提供一反應環境；將一矽基材放置於該反應環境中；於該反應環境中提供一生長溫度及一生長壓力；通入一第一反應氣體，以形成一氮化鋁成核層於該矽基材上；其中，該生長溫度為950℃至1000℃，該生長壓力為80torr至90torr；當該氮化鋁成核層成長至一第一預定厚度時，該第一反應氣體停止通入該反應環境中；以及於該反應環境中提供一第一溫度，且通入一第二反應氣體以形成一氮化鎵磊晶層於該氮化鋁成核層上，該第一溫度為600℃至1200℃； 其中，當該氮化鎵磊晶層成長至一第二預定厚度時，該第二反應氣體停止通入該反應環境中；以10℃/min至20℃/min的降溫條件降溫至一預定溫度，以得到該具有氮化鋁成核層的基板。
  10. 如請求項9所述之具有氮化鋁成核層的基板的製造方法，其中於該反應環境中，使該矽基材及該氮化鋁成核層以一第一轉速旋轉，其中該第一轉速為800rpm至1300rpm；於降溫至該預定溫度的過程中，該具有氮化鋁成核層的基板係降轉至一第二轉速，其中該第二轉速係小於或等於該第一轉速的二分之一。
  11. 如請求項10所述之具有氮化鋁成核層的基板的製造方法，其中於降溫至該預定溫度的過程中，該具有氮化鋁成核層的基板係在溫度降至一第二溫度之前降轉至該第二轉速，其中，該第二溫度為該第一溫度的四分之三以上。
  12. 如請求項10所述之具有氮化鋁成核層的基板的製造方法，其中於降溫至該預定溫度的過程中，係分為複數段降低該矽基材的轉速。
  13. 如請求項9所述之具有氮化鋁成核層的基板的製造方法，其中該預定溫度為500℃至1000℃。
  14. 如請求項9所述之具有氮化鋁成核層的基板的製造方法，其中該矽基材係以一升溫速率升溫至該生長溫度，該升溫速率係大於或等於40℃/min；該升溫速率為40℃/min至60℃/min。
TW108121433A 2019-06-20 2019-06-20 具有氮化鋁成核層的基板及其製造方法 TWI698546B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108121433A TWI698546B (zh) 2019-06-20 2019-06-20 具有氮化鋁成核層的基板及其製造方法
CN202010413464.0A CN112117324A (zh) 2019-06-20 2020-05-15 具有氮化铝成核层的基板及其制造方法
FR2006410A FR3097563B1 (fr) 2019-06-20 2020-06-19 Ssubstrat ayant une couche de nucleation de nitrure d’aluminium et procede de fabrication de celui-ci

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108121433A TWI698546B (zh) 2019-06-20 2019-06-20 具有氮化鋁成核層的基板及其製造方法

Publications (2)

Publication Number Publication Date
TWI698546B true TWI698546B (zh) 2020-07-11
TW202100791A TW202100791A (zh) 2021-01-01

Family

ID=72356201

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108121433A TWI698546B (zh) 2019-06-20 2019-06-20 具有氮化鋁成核層的基板及其製造方法

Country Status (3)

Country Link
CN (1) CN112117324A (zh)
FR (1) FR3097563B1 (zh)
TW (1) TWI698546B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113192820B (zh) * 2021-03-12 2023-04-11 南昌大学 一种硅衬底氮化铝薄膜的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335200A (zh) * 2008-08-01 2008-12-31 武汉大学 一种AlN薄膜的制备方法
US20120315445A1 (en) * 2006-11-17 2012-12-13 Sumitomo Electric Industries, Ltd. Group-III Nitride Crystal Composite
CN104143567A (zh) * 2013-05-09 2014-11-12 Lg伊诺特有限公司 半导体器件及其制造方法
WO2015198492A1 (ja) * 2014-06-25 2015-12-30 Ｄｏｗａエレクトロニクス株式会社 エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
US20160254411A1 (en) * 2015-02-27 2016-09-01 Tohoku University Substrate having annealed aluminum nitride layer formed thereon and method for manufacturing the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4126863B2 (ja) * 2000-10-13 2008-07-30 松下電器産業株式会社 半導体装置の製造方法および半導体基板の製造方法
JP4441415B2 (ja) * 2005-02-07 2010-03-31 国立大学法人東京工業大学 窒化アルミニウム単結晶積層基板
JP4610476B2 (ja) * 2005-11-30 2011-01-12 株式会社トクヤマ 窒化アルミニウム単結晶積層基板及び窒化アルミニウム単結晶積層基板の製造方法
US9396933B2 (en) * 2012-04-26 2016-07-19 Applied Materials, Inc. PVD buffer layers for LED fabrication
JP6205497B2 (ja) * 2014-08-27 2017-09-27 シャープ株式会社 窒化物半導体の製造方法
CN106252211A (zh) * 2016-09-21 2016-12-21 中山大学 一种AlN外延层的制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120315445A1 (en) * 2006-11-17 2012-12-13 Sumitomo Electric Industries, Ltd. Group-III Nitride Crystal Composite
CN101335200A (zh) * 2008-08-01 2008-12-31 武汉大学 一种AlN薄膜的制备方法
CN104143567A (zh) * 2013-05-09 2014-11-12 Lg伊诺特有限公司 半导体器件及其制造方法
WO2015198492A1 (ja) * 2014-06-25 2015-12-30 Ｄｏｗａエレクトロニクス株式会社 エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
US20160254411A1 (en) * 2015-02-27 2016-09-01 Tohoku University Substrate having annealed aluminum nitride layer formed thereon and method for manufacturing the same

Also Published As

Publication number Publication date
FR3097563B1 (fr) 2022-08-12
CN112117324A (zh) 2020-12-22
TW202100791A (zh) 2021-01-01
FR3097563A1 (fr) 2020-12-25

Similar Documents

Publication Publication Date Title
JP3886341B2 (ja) 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
US20050161702A1 (en) Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby
JP5680111B2 (ja) 窒化ガリウム基板の製造方法
JP6709828B2 (ja) 水素化物気相蒸着法（ｈｖｐｅ）を用いた窒化ガリウム基板の製造方法
JPWO2011093481A1 (ja) 窒化物系化合物半導体基板の製造方法及び窒化物系化合物半導体自立基板
TW202142746A (zh) 半導體基板之製造方法、soi晶圓之製造方法及soi晶圓
CN113921376A (zh) 一种硅基GaN薄膜及其外延生长方法
TWI698546B (zh) 具有氮化鋁成核層的基板及其製造方法
JP2004107114A (ja) Ｉｉｉ族窒化物系化合物半導体基板の製造方法
JP5045955B2 (ja) Ｉｉｉ族窒化物半導体自立基板
JP5294290B2 (ja) 窒化ガリウム単結晶厚膜の製造方法
JP5733258B2 (ja) 窒化物半導体エピタキシャルウェハの製造方法
WO2023079880A1 (ja) ヘテロエピタキシャルウェーハの製造方法
CN111739790B (zh) 一种氮化镓薄膜的外延结构及制备方法
JP2006253617A (ja) ＳｉＣ半導体およびその製造方法
TWI705480B (zh) 於載體基板上製造裝置的方法及載體基板上的裝置
JP4766642B2 (ja) ＳｉＣ半導体とＳｉＣエピタキシャル成長方法
WO2023026847A1 (ja) 窒化物半導体基板及びその製造方法
CN114203529B (zh) 氮化铝外延结构，其制备方法以及半导体器件
JP6480244B2 (ja) 気相成長方法
TWI752256B (zh) 基底及其製備方法
JP2004165502A (ja) 窒化物系化合物半導体結晶成長方法
WO2024057698A1 (ja) 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法
JP7259906B2 (ja) ヘテロエピタキシャルウェーハの製造方法
JP7207588B1 (ja) Ｉｉｉ族窒化物半導体ウエーハ及びその製造方法