WO2023026847A1 - 窒化物半導体基板及びその製造方法 - Google Patents

窒化物半導体基板及びその製造方法 Download PDF

Info

Publication number
WO2023026847A1
WO2023026847A1 PCT/JP2022/030400 JP2022030400W WO2023026847A1 WO 2023026847 A1 WO2023026847 A1 WO 2023026847A1 JP 2022030400 W JP2022030400 W JP 2022030400W WO 2023026847 A1 WO2023026847 A1 WO 2023026847A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
nitride semiconductor
substrate
silicon
semiconductor substrate
Prior art date
Application number
PCT/JP2022/030400
Other languages
English (en)
French (fr)
Inventor
和徳 萩本
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Priority to CN202280056843.6A priority Critical patent/CN117836477A/zh
Publication of WO2023026847A1 publication Critical patent/WO2023026847A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2015—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy

Definitions

  • the present invention relates to a nitride semiconductor substrate and its manufacturing method.
  • Nitride semiconductors such as GaN and AlN can be used to fabricate high electron mobility transistors (HEMTs) using two-dimensional electron gas and high withstand voltage electronic devices.
  • HEMTs high electron mobility transistors
  • Patent Document 1 Production of an epitaxially grown film on a silicon substrate by vapor phase epitaxy is advantageous in terms of high device productivity and heat dissipation since a substrate with a larger diameter can be used than a sapphire substrate or a SiC substrate.
  • the present invention has been made to solve the above-mentioned problems.
  • an AlN layer is epitaxially grown on a silicon substrate and a nitride semiconductor thin film is epitaxially grown thereon, there are no reaction marks or polycrystalline growth portions at the edges.
  • An object of the present invention is to provide a nitride semiconductor substrate and a method for manufacturing the same.
  • a nitride semiconductor substrate in which a nitride semiconductor thin film is formed on a deposition substrate made of single crystal silicon A silicon nitride film is formed on an outer periphery of the film formation substrate, an AlN film is formed on the film formation substrate and the silicon nitride film, and the nitride semiconductor thin film is formed on the AlN film.
  • a formed nitride semiconductor substrate is provided.
  • the silicon nitride film is formed on the outer peripheral portion of the film-forming substrate made of single-crystal silicon in this way, the generation of reaction marks is suppressed, so that dust generation due to reaction marks does not occur during the device process. Adhesion of particles to the nitride semiconductor substrate is suppressed.
  • the nitride semiconductor thin film on the silicon nitride film is preferably a single crystal.
  • a method for manufacturing a nitride semiconductor substrate comprising: (1) forming a silicon nitride film on the periphery of a film-forming substrate made of single-crystal silicon; (2) growing an AlN film on the deposition substrate and on the silicon nitride film in the outer peripheral portion; and (3) growing a GaN film, an AlGaN film, or both on the AlN film.
  • a method for fabricating a nitride semiconductor substrate comprising:
  • FIG. 10A and 10B are cross-sectional photographs of the vicinity of the edge and the edge portion of the nitride semiconductor substrate manufactured in Comparative Example 2; 7 is an enlarged photograph of the polycrystalline portion of FIG. 6;
  • the present invention provides a nitride semiconductor substrate in which a nitride semiconductor thin film is formed on a film-forming substrate made of single crystal silicon, wherein a silicon nitride film is formed on an outer peripheral portion of the film-forming substrate.
  • An AlN film is formed on the deposition substrate and the silicon nitride film, and the nitride semiconductor thin film is formed on the AlN film.
  • the present invention also provides a method for manufacturing a nitride semiconductor substrate, comprising: (1) forming a silicon nitride film on the periphery of a film-forming substrate made of single crystal silicon; (2) on the film-forming substrate; and (3) growing a GaN film, an AlGaN film, or both on the AlN film. .
  • FIG. 1 shows a schematic diagram of an example of the nitride semiconductor substrate of the present invention.
  • the silicon nitride film 3 is formed on the peripheral portion 5 of the film-forming substrate 2 made of single crystal silicon, and furthermore, the central portion and the peripheral portion of the film-forming substrate 2 are formed.
  • An epitaxial layer 4 is formed on the silicon nitride film 3 of 5.
  • the epitaxial layer 4 is composed of an AlN film (buffer layer) formed on the central portion of the deposition substrate 2 and on the silicon nitride film 3 in the peripheral portion 5, and a nitride semiconductor thin film formed on the AlN film.
  • the nitride semiconductor thin film is not particularly limited, but may be, for example, a GaN film, an AlGaN film, or both.
  • the outer peripheral portion is, for example, the edge portion (the upper surface of the edge portion) and the area near the edge portion.
  • the edge portion may be a chamfered surface.
  • the thickness of the silicon nitride film 3 is not particularly limited, it can be, for example, 0.2 to 20 nm, preferably 1 to 4 nm, particularly 2 nm.
  • the range of the outer peripheral portion 5 where the silicon nitride film 3 is formed is not particularly limited, for example, the edge portion and the vicinity of the edge are 0.2 to 20 mm, preferably 0.5 to 10 mm, more preferably 1 to 5 mm, particularly It can be 2.5 mm.
  • the thickness of the epitaxial layer 4 is not particularly limited, but can be, for example, about 0.1 to 20 ⁇ m, preferably 0.5 to 10 ⁇ m, more preferably 1 to 5 ⁇ m, particularly about 2.7 ⁇ m.
  • the film-forming substrate 2 made of single-crystal silicon is not particularly limited, and may be either CZ single-crystal silicon or FZ single-crystal silicon. do not have.
  • the nitride semiconductor substrate of the present invention since the silicon nitride film is formed on the outer peripheral portion of the film-forming substrate made of single crystal silicon, the AlN film (buffer layer) is formed on the silicon nitride film in the outer peripheral portion of the growth substrate. formed in As a result, the AlN film (buffer layer) is formed satisfactorily even on the outer peripheral portion of the growth substrate. Reaction traces due to the reaction between Si and Ga of the raw material gas are not generated. By using a silicon nitride film as the film covering the outer peripheral portion, the nitride semiconductor thin film formed thereon becomes a single crystal.
  • the nitride semiconductor substrate of the present invention can be manufactured by the method of manufacturing a nitride semiconductor substrate of the present invention, for example, as follows.
  • the flow of the method for manufacturing a nitride semiconductor substrate according to the present invention will be described with reference to FIG.
  • a silicon nitride film is formed on the periphery of a film-forming substrate made of single crystal silicon (step (1)).
  • a film formation substrate (silicon substrate) 2 made of single crystal silicon is placed in an RTA (Rapid Thermal Annealing) furnace and heated in an ammonia atmosphere diluted with argon at, for example, 1175° C. for 10 seconds. Alternatively, heat treatment is performed at 1200.degree.
  • RTA Rapid Thermal Annealing
  • a resist 6 is applied on the silicon nitride film 3. Then, as shown in FIG. 2(b), a resist 6 is applied on the silicon nitride film 3. Then, as shown in FIG. 2(b), a resist 6 is applied on the silicon nitride film 3. Then, as shown in FIG. 2(b), a resist 6 is applied on the silicon nitride film 3. Then, as shown in FIG. 2(b), a resist 6 is applied on the silicon nitride film 3. Then, as shown in FIG.
  • the substrate is etched in a dry etching apparatus for, for example, 10 seconds to remove the silicon nitride film 3 on the portion where the protective film is not present (the central portion of the film-forming substrate 2). Then, the resist protective film on the outer periphery is removed and washed.
  • Step (2) a step of growing an AlN film on the deposition substrate and on the silicon nitride film in the outer peripheral portion (step (2)), and a step of growing a GaN film, an AlGaN film, or both on the AlN film ( Step (3)) is performed.
  • a nitride semiconductor (epitaxial layer 4) composed of an AlN buffer layer, a buffer layer, and a GaN-HEMT layer is epitaxially grown to a thickness of, for example, about 2.7 ⁇ m in an MOCVD apparatus.
  • a nitride semiconductor substrate 1 manufactured in this way a single crystal grows even on the silicon nitride film in the outer peripheral portion, and polycrystal does not grow. Also, no reaction marks are generated at the interface between the silicon nitride film and the silicon substrate.
  • the silicon substrate is placed in an RTA furnace and subjected to heat treatment at 1175° C. for 10 seconds in an ammonia atmosphere diluted with argon to form a silicon nitride film with a thickness of 2 nm on the entire surface.
  • etching was performed for 10 seconds with a dry etching apparatus to remove the silicon nitride film on the portions without the resist film.
  • the resist film was removed, cleaning was performed, and a nitride semiconductor composed of an AlN buffer layer, a buffer layer, and a GaN-HEMT structure (total thickness: 2.7 ⁇ m) was epitaxially grown in an MOCVD apparatus.
  • FIG. 4 shows the epitaxially grown film thickness [ ⁇ m] measured every 100 ⁇ m by cross-sectional SEM from the edge portion and the edge surface to the center.
  • Comparative example 2 A nitride semiconductor composed of an AlN buffer layer, a buffer layer, and a GaN-HEMT structure was epitaxially grown in the same manner as in the example except that a silicon oxide film was formed in the vicinity of the edge and in the edge portion. As a result, as shown in FIGS. 6 and 7, no reaction marks were observed in the vicinity of the edge of the wafer and in the edge portion, but polycrystals grew on the silicon oxide film.
  • the present invention is not limited to the above embodiments.
  • the above-described embodiment is an example, and any device having substantially the same configuration as the technical idea described in the claims of the present invention and exhibiting the same effect is the present invention. included in the technical scope of

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本発明は、単結晶シリコンからなる成膜用基板上に、窒化物半導体薄膜が成膜された窒化物半導体基板であって、前記成膜用基板の外周部にはシリコン窒化膜が形成されており、前記成膜用基板及び前記シリコン窒化膜上にＡｌＮ膜が形成されており、前記ＡｌＮ膜上に前記窒化物半導体薄膜が形成されたものであることを特徴とする窒化物半導体基板である。これにより、シリコン基板上にＡｌＮ層をエピタキシャル成長させ、その上にＧａＮやＡｌＧａＮ層をエピタキシャル成長させた場合にエッジ部に反応痕や多結晶成長部分の無い窒化物半導体基板及びその製造方法が提供される。

Description

窒化物半導体基板及びその製造方法
　本発明は、窒化物半導体基板及びその製造方法に関する。
　ＧａＮやＡｌＮをはじめとする窒化物半導体は、２次元電子ガスを用いた高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ　　Ｅｌｅｃｔｒｏｎ　　Ｍｏｂｉｌｉｔｙ　　Ｔｒａｎｓｉｓｔｏｒ）や高耐圧電子デバイスの作製に用いることができる。
　これらの窒化物半導体を基板上に成長させた窒化物ウェーハを製作することは難しく、基板としては、サファイア基板やＳｉＣ基板が用いられている。しかし、大口径化や基板のコストを抑えるために、シリコン基板上への気相成長によるエピタキシャル成長が用いられている（特許文献１）。シリコン基板上への気相成長によるエピタキシャル成長膜の作製は、サファイア基板やＳｉＣ基板に比べて大口径の基板が使用できるのでデバイスの生産性が高く、放熱性の点で有利である。
　シリコン基板上にＡｌＮバッファ層、緩衝層、ＧａＮ－ＨＥＭＴ構造のエピタキシャル成長を行なった時、エッジ近傍は、ＡｌＮバッファ層が綺麗に成膜できていない部分が生じる。この上にＧａＮやＡｌＧａＮ層等を積むと、ＡｌＮ膜が成膜できていない部分では、原料のＴＭＧのＧａとＳｉが反応して、反応痕が発生する。この反応痕はプロセス中の発塵源となる。また、反応痕が発生しないように、ＳｉＯ２保護膜を付けても、保護膜上には多結晶が成長し、プロセス中に薬液等の残渣が残り、不良を発生させる原因となる。したがって、エッジ近傍表面で多結晶成長部分をなくす必要がある。
特開２０１２－３６０３０号公報
　本発明は上記課題を解決するためになされたもので、シリコン基板上にＡｌＮ層をエピタキシャル成長させ、その上に窒化物半導体薄膜をエピタキシャル成長させた場合にエッジ部に反応痕や多結晶成長部分の無い窒化物半導体基板及びその製造方法を提供することを目的とする。
　上記課題を解決するために、本発明では、
　単結晶シリコンからなる成膜用基板上に、窒化物半導体薄膜が成膜された窒化物半導体基板であって、
　前記成膜用基板の外周部にはシリコン窒化膜が形成されており、前記成膜用基板及び前記シリコン窒化膜上にＡｌＮ膜が形成されており、前記ＡｌＮ膜上に前記窒化物半導体薄膜が形成されたものである窒化物半導体基板を提供する。
　このように単結晶シリコンからなる成膜用基板の外周部にシリコン窒化膜が形成されていれば反応痕の発生が抑制されているのでデバイスプロセス中に反応痕による発塵が生じることがなく、窒化物半導体基板へのパーティクルの付着が抑制される。
　また、前記シリコン窒化膜上の前記窒化物半導体薄膜は単結晶であることが好ましい。
　シリコン窒化膜上の窒化物半導体薄膜が単結晶化している窒化物半導体基板であれば、多結晶成長が起きないのでプロセス中に薬液等の残渣が残り、不良を発生させることもない。
　また本発明では、窒化物半導体基板の製造方法であって、
（１）単結晶シリコンからなる成膜用基板の外周部にシリコン窒化膜を形成する工程、
（２）前記成膜用基板上、及び前記外周部のシリコン窒化膜上にＡｌＮ膜を成長させる工程、及び
（３）前記ＡｌＮ膜上にＧａＮ膜、ＡｌＧａＮ膜、又はその両方を成長させる工程
を含む窒化物半導体基板の製造方法を提供する。
　このような製造方法であれば、エッジ部に反応痕や多結晶成長部分の無い窒化物半導体基板を比較的簡単にかつ確実に製造することができる。
　以上のように、本発明であれば、シリコン基板上にＡｌＮ層をエピタキシャル成長させ、その上に窒化物半導体薄膜、特にはＧａＮやＡｌＧａＮ層をエピタキシャル成長させた場合にエッジ部に反応痕や多結晶成長部分の無い窒化物半導体基板及びその製造方法を提供することができる。
本発明の窒化物半導体基板の一例を示す概略図である。 本発明の窒化物半導体基板の製造方法の一例を示す概略図である。 実施例で製造した窒化物半導体基板のエッジ近傍及びエッジ部分の写真である。 実施例で製造した窒化物半導体基板のエッジ部とエッジ表面から中心へ向け測定したエピタキシャル層の膜厚のグラフである。 比較例１で製造した窒化物半導体基板のエッジ近傍及びエッジ部分の写真である。 比較例２で製造した窒化物半導体基板のエッジ近傍及びエッジ部分の断面写真である。 図６の多結晶部分の拡大写真である。
　上述したようにシリコン基板上にＡｌＮバッファ層、緩衝層、ＧａＮ－ＨＥＭＴ構造からなる窒化物半導体のエピタキシャル成長を行なった時にエッジ部に反応痕が発生しない窒化物半導体基板の開発が望まれていた。
　本発明者が鋭意検討を重ねたところ、単結晶シリコンからなる成膜用基板の外周部にシリコン窒化膜を形成することで反応痕の発生を防止でき、更にシリコン酸化膜のように膜上に多結晶が成長することもないことが判り、本発明を完成させた。
　即ち、本発明は、単結晶シリコンからなる成膜用基板上に、窒化物半導体薄膜が成膜された窒化物半導体基板であって、前記成膜用基板の外周部にはシリコン窒化膜が形成されており、前記成膜用基板及び前記シリコン窒化膜上にＡｌＮ膜が形成されており、前記ＡｌＮ膜上に前記窒化物半導体薄膜が形成されたものである窒化物半導体基板である。
　また本発明は、窒化物半導体基板の製造方法であって、（１）単結晶シリコンからなる成膜用基板の外周部にシリコン窒化膜を形成する工程、（２）前記成膜用基板上、及び前記外周部のシリコン窒化膜上にＡｌＮ膜を成長させる工程、及び（３）前記ＡｌＮ膜上にＧａＮ膜、ＡｌＧａＮ膜、又はその両方を成長させる工程を含む窒化物半導体基板の製造方法である。
　以下、本発明について詳細に説明するが、本発明はこれらに限定されるものではない。
［窒化物半導体基板］
　図１に、本発明の窒化物半導体基板の一例の概略図を示す。本発明の窒化物半導体基板１は、単結晶シリコンからなる成膜用基板２の外周部５にシリコン窒化膜３が形成されており、さらに、成膜用基板２の中央部上、及び外周部５のシリコン窒化膜３上にエピタキシャル層４が形成されたものである。エピタキシャル層４は、成膜用基板２の中央部上、及び外周部５のシリコン窒化膜３上に形成されたＡｌＮ膜（バッファ層）、及び該ＡｌＮ膜上に形成された窒化物半導体薄膜からなる。窒化物半導体薄膜としては特に限定はされないが、例えば、ＧａＮ膜、ＡｌＧａＮ膜、又はその両方とすることができる。
　ここで外周部とは、例えば、エッジ部（エッジ部上面）及びエッジ部近傍の領域である。エッジ部は面取り面であってもよい。
　シリコン窒化膜３の膜厚としては特に限定はされないが、例えば、０．２～２０ｎｍ、好ましくは１～４ｎｍ、特には２ｎｍとすることができる。シリコン窒化膜３が形成される外周部５の範囲は特に限定はされないが、例えば、エッジ部分及びエッジ近傍０．２～２０ｍｍ、好ましくは０．５～１０ｍｍ、より好ましくは１～５ｍｍ、特には２．５ｍｍとすることができる。また、エピタキシャル層４の厚さは特に限定はされないが、例えば、０．１～２０μｍ、好ましくは０．５～１０μｍ、より好ましくは１～５μｍ、特には２．７μｍ程度とすることができる。
　単結晶シリコンからなる成膜用基板２としても特に限定はされず、ＣＺ単結晶シリコンであってもＦＺ単結晶シリコンであってもよいし、ドーパントの有無や種類、及び濃度についても特に制限はない。
　本発明の窒化物半導体基板においては、単結晶シリコンからなる成膜用基板の外周部にシリコン窒化膜が形成されているので、成長基板の外周部ではＡｌＮ膜（バッファ層）はシリコン窒化膜上に形成される。これにより、成長基板の外周部においてもＡｌＮ膜（バッファ層）が良好に成膜されるので、窒化物半導体薄膜としてＡｌＮ膜上にＧａＮ膜やＡｌＧａＮ膜を成膜した場合にも、成長基板のＳｉと原料ガスのＧａとの反応による反応痕が発生することもない。また外周部を覆う膜をシリコン窒化膜とすることによって、その上に成膜される窒化物半導体薄膜は単結晶となる。
［窒化物半導体基板の製造方法］
　本発明の窒化物半導体基板は、本発明の窒化物半導体基板の製造方法によって、例えば、以下のように製造することができる。以下、図２を参照しながら、本発明の窒化物半導体基板の製造方法のフローを説明する。
＜工程（１）＞
　まず、単結晶シリコンからなる成膜用基板の外周部にシリコン窒化膜を形成する（工程（１））。
　最初に図２（ａ）に示すように、単結晶シリコンからなる成膜用基板（シリコン基板）２を、ＲＴＡ（Ｒａｐｉｄ　　Ｔｈｅｒｍａｌ　　Ａｎｎｅａｌｉｎｇ）炉に入れ、アルゴンで希釈したアンモニア雰囲気で例えば１１７５℃１０秒或いは窒素雰囲気で例えば１２００℃１０秒の熱処理を行い、成膜用基板２の表面に例えば厚さ２ｎｍのシリコン窒化膜３を形成する。
　次に図２（ｂ）に示すように、シリコン窒化膜３上にレジスト６を塗布する。
　次に図２（ｃ）に示すように、エッジ近傍（例えば２．５ｍｍ）とエッジ部分のレジストが保護膜となるように露光・現像した後、エッジ近傍とエッジ部分に保護膜のついたシリコン基板をドライエッチング装置内にて、例えば１０秒間エッチングを行うことで保護膜のない部分（成膜用基板２の中央部）のシリコン窒化膜３を除去する。そして外周部のレジスト保護膜を除去し洗浄を行う。
＜工程（２）及び（３）＞
　次に、成膜用基板上、及び外周部のシリコン窒化膜上にＡｌＮ膜を成長させる工程（工程（２））、及びＡｌＮ膜上にＧａＮ膜、ＡｌＧａＮ膜、又はその両方を成長させる工程（工程（３））を行う。
　図２（ｄ）に示すように、ＭＯＣＶＤ装置でＡｌＮバッファ層、緩衝層、ＧａＮ－ＨＥＭＴ層からなる窒化物半導体（エピタキシャル層４）を例えば２．７μｍ程度エピタキシャル成長させる。このようにして製造した窒化物半導体基板１は、外周部のシリコン窒化膜上にも単結晶が成長し、多結晶は成長しない。また、シリコン窒化膜とシリコン基板の界面部分にも反応痕が発生することはない。
　以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例）
　図２のフローにてシリコン基板をＲＴＡ炉に入れアルゴンで希釈したアンモニア雰囲気で１１７５℃１０秒の熱処理を行い全面に厚さ２ｎｍのシリコン窒化膜を形成し、フォトリソグラフィによりエッジ近傍（２．５ｍｍ）とエッジ部分のレジスト膜を残し、ドライエッチング装置で１０秒間エッチングを行うことでレジスト膜の無い部分のシリコン窒化膜を除去した。その後、レジスト膜を除去し、洗浄を行い、ＭＯＣＶＤ装置でＡｌＮバッファ層、緩衝層、ＧａＮ－ＨＥＭＴ構造（トータル厚さ２．７μｍ）からなる窒化物半導体をエピタキシャル成長させた。その結果、図３に示す写真の通り、ウェーハのエッジ近傍部分、エッジ部は鏡面化しており、反応痕はなく、多結晶も成長していないことが判る。なお、図４にエッジ部とエッジ表面から中心へ向け断面ＳＥＭにて１００μｍ毎にエピ厚を測定したエピタキシャル成長した膜厚［μｍ］を示す。
（比較例１）
　シリコン窒化膜をエッジ近傍とエッジ部に形成しないことを除いて、実施例と同様にシリコン基板にＡｌＮバッファ層、緩衝層、ＧａＮ－ＨＥＭＴ構造からなる窒化物半導体をエピタキシャル成長させた。その結果、図５に示すように、ウェーハのエッジ近傍部分、エッジ部に反応痕が発生した。
（比較例２）
　エッジ近傍とエッジ部分にシリコン酸化膜を形成したことを除き、実施例と同様にＡｌＮバッファ層、緩衝層、ＧａＮ－ＨＥＭＴ構造からなる窒化物半導体をエピタキシャル成長させた。その結果、図６、図７に示すようにウェーハのエッジ近傍部分、エッジ部に反応痕は確認されなかったが、シリコン酸化膜上には多結晶が成長した。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (3)

  1. 　単結晶シリコンからなる成膜用基板上に、窒化物半導体薄膜が成膜された窒化物半導体基板であって、
    　前記成膜用基板の外周部にはシリコン窒化膜が形成されており、前記成膜用基板及び前記シリコン窒化膜上にＡｌＮ膜が形成されており、前記ＡｌＮ膜上に前記窒化物半導体薄膜が形成されたものであることを特徴とする窒化物半導体基板。
  2. 　前記シリコン窒化膜上の前記窒化物半導体薄膜は単結晶であることを特徴とする請求項１に記載の窒化物半導体基板。
  3. 　窒化物半導体基板の製造方法であって、
    （１）単結晶シリコンからなる成膜用基板の外周部にシリコン窒化膜を形成する工程、
    （２）前記成膜用基板上、及び前記外周部のシリコン窒化膜上にＡｌＮ膜を成長させる工程、及び
    （３）前記ＡｌＮ膜上にＧａＮ膜、ＡｌＧａＮ膜、又はその両方を成長させる工程
    を含むことを特徴とする窒化物半導体基板の製造方法。
PCT/JP2022/030400 2021-08-26 2022-08-09 窒化物半導体基板及びその製造方法 WO2023026847A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202280056843.6A CN117836477A (zh) 2021-08-26 2022-08-09 氮化物半导体基板及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021138308A JP2023032276A (ja) 2021-08-26 2021-08-26 窒化物半導体基板及びその製造方法
JP2021-138308 2021-08-26

Publications (1)

Publication Number Publication Date
WO2023026847A1 true WO2023026847A1 (ja) 2023-03-02

Family

ID=85323145

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/030400 WO2023026847A1 (ja) 2021-08-26 2022-08-09 窒化物半導体基板及びその製造方法

Country Status (4)

Country Link
JP (1) JP2023032276A (ja)
CN (1) CN117836477A (ja)
TW (1) TW202325919A (ja)
WO (1) WO2023026847A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009256154A (ja) * 2008-04-21 2009-11-05 Nippon Telegr & Teleph Corp <Ntt> 半導体結晶成長用基板および半導体結晶
JP2012036030A (ja) 2010-08-05 2012-02-23 Sanken Electric Co Ltd 半導体ウェハの製造方法
JP2013118384A (ja) * 2011-12-05 2013-06-13 Samsung Electronics Co Ltd シリコン基板、これを採用したエピ構造体及びシリコン基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009256154A (ja) * 2008-04-21 2009-11-05 Nippon Telegr & Teleph Corp <Ntt> 半導体結晶成長用基板および半導体結晶
JP2012036030A (ja) 2010-08-05 2012-02-23 Sanken Electric Co Ltd 半導体ウェハの製造方法
JP2013118384A (ja) * 2011-12-05 2013-06-13 Samsung Electronics Co Ltd シリコン基板、これを採用したエピ構造体及びシリコン基板の製造方法

Also Published As

Publication number Publication date
TW202325919A (zh) 2023-07-01
CN117836477A (zh) 2024-04-05
JP2023032276A (ja) 2023-03-09

Similar Documents

Publication Publication Date Title
JP4741572B2 (ja) 窒化物半導体基板及びその製造方法
JP4335187B2 (ja) 窒化物系半導体装置の製造方法
JP6141627B2 (ja) シリコン基板上にＧａＮ層を形成する方法およびＧａＮ基板
KR101878754B1 (ko) 대면적 갈륨 나이트라이드 기판 제조방법
JP2009099932A (ja) 半導体基板上において３族窒化物半導体層を形成する方法
JP6450086B2 (ja) 化合物半導体基板の製造方法
US11705330B2 (en) Substrate for electronic device and method for producing the same
JP2003113000A (ja) 半導体エピタキシャルウェハ及びその製造方法
KR20150007952A (ko) 반도체장치의 제조방법
TW201538812A (zh) 半導體磊晶晶圓的製造方法及半導體磊晶晶圓
JP2004107114A (ja) Ｉｉｉ族窒化物系化合物半導体基板の製造方法
WO2010035409A1 (ja) シリコンエピタキシャルウェーハの製造方法
WO2023026847A1 (ja) 窒化物半導体基板及びその製造方法
JP4130389B2 (ja) Ｉｉｉ族窒化物系化合物半導体基板の製造方法
WO2022038826A1 (ja) 窒化物半導体ウェーハの製造方法及び窒化物半導体ウェーハ
JP7290156B2 (ja) 窒化物半導体基板及びその製造方法
WO2023017712A1 (ja) 窒化物半導体基板及びその製造方法
TWI752256B (zh) 基底及其製備方法
KR20000066758A (ko) 질화갈륨 반도체 레이저 기판의 제조방법
WO2015067681A1 (en) Epitaxial wafers avoiding edge melt-back-etching and method for fabricating the same
JP7290182B2 (ja) 窒化物半導体基板及びその製造方法
JP7207588B1 (ja) Ｉｉｉ族窒化物半導体ウエーハ及びその製造方法
WO2024057698A1 (ja) 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法
JPH07273025A (ja) 半導体基板
JPH01184815A (ja) 半導体ウエハ及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22861137

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202280056843.6

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2022861137

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2022861137

Country of ref document: EP

Effective date: 20240326