JPH01184815A - 半導体ウエハ及びその製造方法 - Google Patents
半導体ウエハ及びその製造方法Info
- Publication number
- JPH01184815A JPH01184815A JP63003803A JP380388A JPH01184815A JP H01184815 A JPH01184815 A JP H01184815A JP 63003803 A JP63003803 A JP 63003803A JP 380388 A JP380388 A JP 380388A JP H01184815 A JPH01184815 A JP H01184815A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- buffer layer
- semiconductor
- layer made
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 74
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 65
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 64
- 239000010703 silicon Substances 0.000 claims abstract description 64
- 239000000872 buffer Substances 0.000 claims abstract description 52
- 239000013078 crystal Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000000463 material Substances 0.000 claims abstract description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 15
- 235000012431 wafers Nutrition 0.000 claims description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 26
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 5
- 238000002109 crystal growth method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical group C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 2
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 239000005049 silicon tetrachloride Substances 0.000 description 2
- 229910000070 arsenic hydride Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
シリコン半導体基板上にシリコンを除く半導体からなる
単結晶半導体層をエピタキシャル成長させてなる半導体
ウェハ及びその製造方法の改頁に関し、 従来の二段階結晶成長方法を改良して、転位密度を充分
に低減させ、良質のシリコン以外の半導体／シリコンか
らなる半導体ウェハが得られるようにすることを目的と
し、 シリコン半導体基板上にシリコン・バッファ層とシリコ
ンを除く半導体からなるバッファ層と該シリコンを除く
半導体からなるバッファ層と同材質の単結晶半導体層と
が順に積層されてなるよう構成し、また、シリコン半導
体基板上に多結晶状或いはアモルファス状のシリコンか
らなるバッファ層を形成する工程と、次いで、多結晶状
或いはアモルファス状のシリコンを除く半導体からなる
バッファ層を形成する工程と、次いで、前記シリコン・
バッファ層及びシリコンを除く半導体からなるバッファ
層を形成した際の温度よりも高い温度で該シリコンを除
く半導体からなるバッファ層と同材質の単結晶半導体層
を形成する工程とが含まれてなるよう構成する。
単結晶半導体層をエピタキシャル成長させてなる半導体
ウェハ及びその製造方法の改頁に関し、 従来の二段階結晶成長方法を改良して、転位密度を充分
に低減させ、良質のシリコン以外の半導体／シリコンか
らなる半導体ウェハが得られるようにすることを目的と
し、 シリコン半導体基板上にシリコン・バッファ層とシリコ
ンを除く半導体からなるバッファ層と該シリコンを除く
半導体からなるバッファ層と同材質の単結晶半導体層と
が順に積層されてなるよう構成し、また、シリコン半導
体基板上に多結晶状或いはアモルファス状のシリコンか
らなるバッファ層を形成する工程と、次いで、多結晶状
或いはアモルファス状のシリコンを除く半導体からなる
バッファ層を形成する工程と、次いで、前記シリコン・
バッファ層及びシリコンを除く半導体からなるバッファ
層を形成した際の温度よりも高い温度で該シリコンを除
く半導体からなるバッファ層と同材質の単結晶半導体層
を形成する工程とが含まれてなるよう構成する。
本発明は、シリコン半導体基板上にシリコンを除く半導
体からなる単結晶半導体層をエピタキシャル成長させて
なる半導体ウェハ及びその製造方法の改良に関する。
体からなる単結晶半導体層をエピタキシャル成長させて
なる半導体ウェハ及びその製造方法の改良に関する。
近年、シリコン半導体基板上に例えばＧａＡｓなと化合
物半導体をエピタキシャル成長させる試みが盛んである
。
物半導体をエピタキシャル成長させる試みが盛んである
。
これは、現在、シリコン半導体を製造する技術が確立さ
れ、極めて良質の基板が安価に供給され得る状態にある
こと、シリコン半導体基板の熱伝導性が良好であること
に起因し放熱効率が改善されること、ＧａＡｓ系及びシ
リコン系のモノリシック集積回路装置を実現できること
などが可能となるからである。
れ、極めて良質の基板が安価に供給され得る状態にある
こと、シリコン半導体基板の熱伝導性が良好であること
に起因し放熱効率が改善されること、ＧａＡｓ系及びシ
リコン系のモノリシック集積回路装置を実現できること
などが可能となるからである。
前記したように、シリコン半導体基板上にＧａＡｓ層を
エピタキシャル成長させたウェハを作成する場合、シリ
コンとＧａＡｓとは格子定数に４〔％〕の相違が見られ
ることから、ＧａＡｓ層中にミスフィツト転位が発生す
る旨の問題がある。
エピタキシャル成長させたウェハを作成する場合、シリ
コンとＧａＡｓとは格子定数に４〔％〕の相違が見られ
ることから、ＧａＡｓ層中にミスフィツト転位が発生す
る旨の問題がある。
一般に、ミスフィツト転位は、格子不整合を緩和する為
、自然に発生するものであり、格子定数のずれを基にし
て単純に転位密度を計算して見ると１０１２（ｃｍ−”
） ニも達する。
、自然に発生するものであり、格子定数のずれを基にし
て単純に転位密度を計算して見ると１０１２（ｃｍ−”
） ニも達する。
通常、シリコン半導体基板上にＧａＡｓ層をエピタキシ
ャル成長させる際には、有機金属化学気相成長（ｍｅｔ
ａ、ｌｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐ
ｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）法が多用
されている。
ャル成長させる際には、有機金属化学気相成長（ｍｅｔ
ａ、ｌｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐ
ｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）法が多用
されている。
第２図はＭＯＣＶＤ法を適用してシリコン半導体基板に
ＧａＡｓ層をエピタキシャル成長させる場合について説
明する為の半導体ウェハの要部切断側面図を表している
。
ＧａＡｓ層をエピタキシャル成長させる場合について説
明する為の半導体ウェハの要部切断側面図を表している
。
図示の半導体ウェハを得るには、
（１） シリコン半導体基板ｌ上に温度４００（’Ｃ
）〜４５０（’Ｃ）の低温で多結晶状或いはアモルファ
ス状のＧａＡｓバッファ層２を厚さ約ｌＯ（ｎｍ）程度
に成長させる。
）〜４５０（’Ｃ）の低温で多結晶状或いはアモルファ
ス状のＧａＡｓバッファ層２を厚さ約ｌＯ（ｎｍ）程度
に成長させる。
（２）次いで、温度７００（’Ｃ）〜７５０（ｔ’）の
高温で単結晶のＧａＡｓ層３を例えば約３〔μｍ〕程度
に成長させる。
高温で単結晶のＧａＡｓ層３を例えば約３〔μｍ〕程度
に成長させる。
なる二段階の工程を採っている。
このようにすると格子定数のずれが緩和され、ミスフィ
ツト転位の発生が抑制されることは事実であり、現在、
他の技術と併用することで、転位密度が１０’ （ａ
ｍ−”）のオーダーまで低減される状態にある。尚、こ
の程度の転位密度は分子線エピタキシャル成長（ｍｏｌ
ｅｃｕｌａｒ ｂｅａｍ ａｐｉｔａｘｙ：ＭＢＥ
）法を実施する場合に於いても達成されている。
ツト転位の発生が抑制されることは事実であり、現在、
他の技術と併用することで、転位密度が１０’ （ａ
ｍ−”）のオーダーまで低減される状態にある。尚、こ
の程度の転位密度は分子線エピタキシャル成長（ｍｏｌ
ｅｃｕｌａｒ ｂｅａｍ ａｐｉｔａｘｙ：ＭＢＥ
）法を実施する場合に於いても達成されている。
然しなから、前記したように、転位密度が低減されても
、実際の半導体装置に要求される品質に程遠い状態であ
り、より一層の改善が希求されている。
、実際の半導体装置に要求される品質に程遠い状態であ
り、より一層の改善が希求されている。
本発明は、従来の二段階結晶成長方法を改良して、転位
゛密度を充分に低減させ、良質のシリコン以外の半導体
／シリコンからなる半導体ウェハを、得ようとする。
゛密度を充分に低減させ、良質のシリコン以外の半導体
／シリコンからなる半導体ウェハを、得ようとする。
前記説明した二段階結晶成長方法で転位密度が低減され
る理由は未だ不分明であるが、温度を上昇させる過程に
於いて、多結晶状或いはアモルファス状のＧａＡｓバッ
ファ層２が固相成長と同様にして単結晶化し、その過程
途上で、転位が結晶表面方向に伝播するのを防止するメ
カニズムが存在するものと考えられている。
る理由は未だ不分明であるが、温度を上昇させる過程に
於いて、多結晶状或いはアモルファス状のＧａＡｓバッ
ファ層２が固相成長と同様にして単結晶化し、その過程
途上で、転位が結晶表面方向に伝播するのを防止するメ
カニズムが存在するものと考えられている。
然しなから、この技術に於いては、シリコンとＧａＡｓ
との格子定数の差を緩和させる機構が存在せず、従って
、ミスフィツト転位そのものを抑制することはできない
。
との格子定数の差を緩和させる機構が存在せず、従って
、ミスフィツト転位そのものを抑制することはできない
。
そこで、本発明に依る半導体ウェハ及びその製造方法で
は、シリコン半導体基板（例えばシリコン半導体基板１
）上にシリコン・バッファ層（例えばシリコン・バッフ
ァ層４）とシリコンを除く半導体からなるバッファ層（
例えばＧａＡｓバッファ層２）と該シリコンを除く半導
体からなるバッファ層と同材質の単結晶半導体層（例え
ば単結晶ＧａＡｓバッファ層３）とが順に積層されてな
るよう構成し、また、シリコン半導体基板上に多結晶状
或いはアモルファス状のシリコンからなるバッファ層を
形成する工程と、次いで、多結晶状或いはアモルファス
状のシリコンを除く半導体からなるバッファ層を形成す
る工程と、次いで、前記シリコン・バッファ層及びシリ
コンを除く半導体からなるバッファ層を形成した際の温
度よりも高い温度で該シリコンを除く半導体からなるバ
ッファ層と同材質の単結晶半導体層を形成する工程とが
含まれてなるよう構成する。
は、シリコン半導体基板（例えばシリコン半導体基板１
）上にシリコン・バッファ層（例えばシリコン・バッフ
ァ層４）とシリコンを除く半導体からなるバッファ層（
例えばＧａＡｓバッファ層２）と該シリコンを除く半導
体からなるバッファ層と同材質の単結晶半導体層（例え
ば単結晶ＧａＡｓバッファ層３）とが順に積層されてな
るよう構成し、また、シリコン半導体基板上に多結晶状
或いはアモルファス状のシリコンからなるバッファ層を
形成する工程と、次いで、多結晶状或いはアモルファス
状のシリコンを除く半導体からなるバッファ層を形成す
る工程と、次いで、前記シリコン・バッファ層及びシリ
コンを除く半導体からなるバッファ層を形成した際の温
度よりも高い温度で該シリコンを除く半導体からなるバ
ッファ層と同材質の単結晶半導体層を形成する工程とが
含まれてなるよう構成する。
前記手段を採ることに依り、格子不整合に起因する歪の
緩和は、シリコンを除く半導体からなるバッファ層中の
みならず、シリコン・バッファ層中でも行われることに
なり、これに依り、転位密度を二指以上も低減させるこ
とができ、半導体発光装置やヘテロ接合を有するトラン
ジスタなどの製造が大変容易となる。
緩和は、シリコンを除く半導体からなるバッファ層中の
みならず、シリコン・バッファ層中でも行われることに
なり、これに依り、転位密度を二指以上も低減させるこ
とができ、半導体発光装置やヘテロ接合を有するトラン
ジスタなどの製造が大変容易となる。
第１図は本発明一実施例の要部切断側面図を表し、第２
図に於いて用いた記号と同記号は同部分を示すか或いは
同じ意味を持つものとする。
図に於いて用いた記号と同記号は同部分を示すか或いは
同じ意味を持つものとする。
本実施例が第２図について説明した従来の技術と相違す
る点は、シリコン半導体基板ｌ上に多結晶状或いはアモ
ルファス状のシリコン・バッファ層４を形成し、その上
に多結晶状或いはアモルファス状のＧａＡｓバッファ層
２及び単結晶のＧａＡｓ層３を順に成長させたことであ
る。
る点は、シリコン半導体基板ｌ上に多結晶状或いはアモ
ルファス状のシリコン・バッファ層４を形成し、その上
に多結晶状或いはアモルファス状のＧａＡｓバッファ層
２及び単結晶のＧａＡｓ層３を順に成長させたことであ
る。
ここで、第１図に見られる半導体ウェハを製造する場合
について説明しよう。
について説明しよう。
＋１） シリコン半導体基板１をフッ酸（ＨＦ）溶液
中に浸漬して表面酸化膜を除去し、乾燥後、直ちに成長
炉中に収容する。
中に浸漬して表面酸化膜を除去し、乾燥後、直ちに成長
炉中に収容する。
（２） シリコン半導体基板ｌを水素（Ｈ２）雰囲気
中で温度を９００（’Ｃ）乃至１０００（℃）とし、ま
た、時間を１０（分〕乃至３０〔分〕として熱処理を行
い、その後、温度を低下させて２００（℃）乃至６００
（’Ｃ）とする。
中で温度を９００（’Ｃ）乃至１０００（℃）とし、ま
た、時間を１０（分〕乃至３０〔分〕として熱処理を行
い、その後、温度を低下させて２００（℃）乃至６００
（’Ｃ）とする。
（３） 温度が安定してからモノシラン（ＳｉＨ４）
を流し、所謂、ＭＯＣＶＤ法にて多結晶状或いはアモル
ファス状のシリコン・バッファ層４を厚さ例えば５〜１
０１００（ｎの範囲で成長させる。このシリコン・バッ
ファ層４を余り厚く成長させた場合には後に単結晶化さ
せることができず、また、薄くし過ぎるとバッファ効果
が得られない。
を流し、所謂、ＭＯＣＶＤ法にて多結晶状或いはアモル
ファス状のシリコン・バッファ層４を厚さ例えば５〜１
０１００（ｎの範囲で成長させる。このシリコン・バッ
ファ層４を余り厚く成長させた場合には後に単結晶化さ
せることができず、また、薄くし過ぎるとバッファ効果
が得られない。
（４）そのままの温度、或いは、２００（、’Ｃ）乃至
６００（”ｃ）の範囲で適宜に選択した温度に設定し直
してから、アルシン（ＡｓＨ３）とトリメチルガリウム
（ＴＭＧ： （ＣＨ３）ａＧａ）とを流し、同じく、
ＭＯＣＶＤ法にてＧａＡｓバッファ層２を厚さ例えば５
〜１０１００（ｎの範囲で成長させる。
６００（”ｃ）の範囲で適宜に選択した温度に設定し直
してから、アルシン（ＡｓＨ３）とトリメチルガリウム
（ＴＭＧ： （ＣＨ３）ａＧａ）とを流し、同じく、
ＭＯＣＶＤ法にてＧａＡｓバッファ層２を厚さ例えば５
〜１０１００（ｎの範囲で成長させる。
（５）温度を６００（”Ｃ）乃至８００（’Ｃ）の高温
にし、ソース・ガスは工程（４）と同様に選択し、ＭＯ
ＣＶＤ法にて単結晶のＧａＡｓ層３を厚さ例えば０．３
〜４〔μｍ〕程度に成長させる。
にし、ソース・ガスは工程（４）と同様に選択し、ＭＯ
ＣＶＤ法にて単結晶のＧａＡｓ層３を厚さ例えば０．３
〜４〔μｍ〕程度に成長させる。
尚、この段階で、シリコン・バッファ層４及びＧａＡｓ
バッファ層２の再結晶化が行われる。
バッファ層２の再結晶化が行われる。
ところで、前記工程を実施するに際しては、転位密度の
低減を図る為、温度の上昇速度、単結晶ＧａＡｓ層３を
成長させるタイミング、シリコン半導体基Ｆｉ１に於け
る面方位の選定や表面処理などの最適が必要である。例
えば、工程（５）に於いて、単結晶のＧａＡｓ層３を成
長する際、同時にシリコン・バッファ層４とＧａＡｓバ
ッファ層２とを自然に再結晶化することが結晶性改善の
重要なポイントとなるが、温度を上昇させた後に直ちに
単結晶のＧａＡｓ層３を成長させることはせずに、しば
らくの間、再結晶化が進行するのを待つことが有効な場
合もある。
低減を図る為、温度の上昇速度、単結晶ＧａＡｓ層３を
成長させるタイミング、シリコン半導体基Ｆｉ１に於け
る面方位の選定や表面処理などの最適が必要である。例
えば、工程（５）に於いて、単結晶のＧａＡｓ層３を成
長する際、同時にシリコン・バッファ層４とＧａＡｓバ
ッファ層２とを自然に再結晶化することが結晶性改善の
重要なポイントとなるが、温度を上昇させた後に直ちに
単結晶のＧａＡｓ層３を成長させることはせずに、しば
らくの間、再結晶化が進行するのを待つことが有効な場
合もある。
前記した製造工程に、従来から有効とされている手段、
例えばシリコン半導体基板ｌの面を面指数（１００）の
面から数度傾ける（要すれば、Ｔ。
例えばシリコン半導体基板ｌの面を面指数（１００）の
面から数度傾ける（要すれば、Ｔ。
Ｕｅｄａ、 Ｓ、 Ｎ１５ｈｔ、Ｍ、 Ａｋｉｙ
ａｍａａｎｄ Ｋ、 Ｋａｍｉｎｉｓｈｉ ｒ
Ｊｐｎ、 Ｊ。
ａｍａａｎｄ Ｋ、 Ｋａｍｉｎｉｓｈｉ ｒ
Ｊｐｎ、 Ｊ。
Ａｐｐｌ、Ｐｈｙｓ、２５ （１９８６）Ｌ７８９Ｊ
参照） 、１ｎＧａＡｓ／ＧａＡｓＰの超格子を介挿す
る（要すれば、Ｔ、ＮｉｓｈＮ１５ｈｉ、Ｋ。
参照） 、１ｎＧａＡｓ／ＧａＡｓＰの超格子を介挿す
る（要すれば、Ｔ、ＮｉｓｈＮ１５ｈｉ、Ｋ。
Ｍｉｚｕｇｕｃｈｉ、Ｎ、Ｈａｙａｆｕｊｉａｎｄ
Ｔ、Ｍｕｒｏｔａｎｉ ｒＪｐｎ、Ｊ、Ａｐｐｌ、Ｐｈ
ｙｓ、２６ （１９８７）Ｌ１１４１Ｊ参照）、結晶成
長途上或いは成長後にアニールする（要すれば、Ｊ、Ｗ
、Ｌｅｅ、Ｈ，５ｈｉｃｈｉｊｏ、Ｈ，Ｌ、Ｔｓａｉ
ａｎｄ Ｒ，ｒ、Ｍａｔｙｉ ｒＡｐｐｌ、Ｐｈｙ
ｓ、Ｌｅｔｔ、５０（１９Ｂ？）３１Ｊ参照）などの技
術を併用することで、更に転位密度の低減を図ることが
できる。
Ｔ、Ｍｕｒｏｔａｎｉ ｒＪｐｎ、Ｊ、Ａｐｐｌ、Ｐｈ
ｙｓ、２６ （１９８７）Ｌ１１４１Ｊ参照）、結晶成
長途上或いは成長後にアニールする（要すれば、Ｊ、Ｗ
、Ｌｅｅ、Ｈ，５ｈｉｃｈｉｊｏ、Ｈ，Ｌ、Ｔｓａｉ
ａｎｄ Ｒ，ｒ、Ｍａｔｙｉ ｒＡｐｐｌ、Ｐｈｙ
ｓ、Ｌｅｔｔ、５０（１９Ｂ？）３１Ｊ参照）などの技
術を併用することで、更に転位密度の低減を図ることが
できる。
前記したところは、発明の要旨を変更することなく他に
種々の改変を実施することができる。
種々の改変を実施することができる。
例えば、前記ＭＯＣＶＤ法を実施する際に用いたソース
・ガスは他のそれに代替することは容易であり、例えば
、モノシランは四塩化シリコンにすると成長の安全性を
向上することができ、ＴＭＧは例えばトリエチルガリウ
ム（ＴＥＧ： （Ｃ２Ｈ５）３Ｇａ）にするとＧａＡ
ｓ層の純度を向上することができる。
・ガスは他のそれに代替することは容易であり、例えば
、モノシランは四塩化シリコンにすると成長の安全性を
向上することができ、ＴＭＧは例えばトリエチルガリウ
ム（ＴＥＧ： （Ｃ２Ｈ５）３Ｇａ）にするとＧａＡ
ｓ層の純度を向上することができる。
また、本発明に依る三段階結晶成長方法は、前記説明し
たＭＯＣＶＤ法のみならず、ＭＢＥ法についても適用す
ることができ、その場合、前記工程（３）乃至（５）は
両者とも同じであるが、唯、成長原料が異なること、ま
た、成長温度が低いことの点で相違し、特に、多結晶状
或いはアモルファス状の層は室温でも成長可能になる。
たＭＯＣＶＤ法のみならず、ＭＢＥ法についても適用す
ることができ、その場合、前記工程（３）乃至（５）は
両者とも同じであるが、唯、成長原料が異なること、ま
た、成長温度が低いことの点で相違し、特に、多結晶状
或いはアモルファス状の層は室温でも成長可能になる。
この場合に於ける主要データを例示すると、
成長原料：Ａｓ、Ｇａ、Ｓｉ
バッファＮ４及び２の成長温度：室温以上単結晶Ｇ、ａ
Ａ ｓ層の成長温度：５００（”Ｃ）以上である。
Ａ ｓ層の成長温度：５００（”Ｃ）以上である。
前記何れの場合にも、シリコン半導体基板上に単結晶Ｇ
ａＡｓ層を成長させることについて説明したが、他の化
合物半導体層或いはゲルマニウム（Ｇｅ）層を成長させ
る場合についても実施することができる。
ａＡｓ層を成長させることについて説明したが、他の化
合物半導体層或いはゲルマニウム（Ｇｅ）層を成長させ
る場合についても実施することができる。
本発明に依る半導体ウェハ及びその製造方法に於いては
、シリコン半導体基板上にシリコン・バッファ層、シリ
コンを除く半導体からなるバッファ層、該シリコンを除
く半導体と同材質の単結晶半導体層を順に形成するよう
にしている。
、シリコン半導体基板上にシリコン・バッファ層、シリ
コンを除く半導体からなるバッファ層、該シリコンを除
く半導体と同材質の単結晶半導体層を順に形成するよう
にしている。
前記構成を採ることに依り、格子不整合に依る歪の緩和
は、シリコンを除く半導体からなるバッファ層中のみな
らず、シリコン・バッファ層中に於いても行われること
になり、これに依り、転位密度を二指以上も低減させる
ことが可能になり、半導体発光装置やヘテロ接合を有す
るトランジスタなどの製造が大変容易となる。
は、シリコンを除く半導体からなるバッファ層中のみな
らず、シリコン・バッファ層中に於いても行われること
になり、これに依り、転位密度を二指以上も低減させる
ことが可能になり、半導体発光装置やヘテロ接合を有す
るトランジスタなどの製造が大変容易となる。
第１図は本発明一実施例の要部切断側面図、第２図は従
来例の要部切断側面図をそれぞれ表している。 図に於いて、１はシリコン半導体基板、２は多結晶状或
いはアモルファス状のＧａＡｓバッファ層、３は単結晶
のＧａＡｓ層、４は多結晶状或いはアモルファス状のシ
リコン・バッファ層をそれぞれ示している。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − 一実施例の要部切断側面図 第１図 従来例の要部切断側面図 第２図
来例の要部切断側面図をそれぞれ表している。 図に於いて、１はシリコン半導体基板、２は多結晶状或
いはアモルファス状のＧａＡｓバッファ層、３は単結晶
のＧａＡｓ層、４は多結晶状或いはアモルファス状のシ
リコン・バッファ層をそれぞれ示している。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − 一実施例の要部切断側面図 第１図 従来例の要部切断側面図 第２図
Claims (2)
- （１）シリコン半導体基板上にシリコン・バッファ層と
シリコンを除く半導体からなるバッファ層と該シリコン
を除く半導体からなるバッファ層と同材質の単結晶半導
体層とが順に積層されてなることを特徴とする半導体ウ
ェハ。 - （２）シリコン半導体基板上に多結晶状或いはアモルフ
ァス状のシリコンからなるバッファ層を形成する工程と
、 次いで、多結晶状或いはアモルファス状のシリコンを除
く半導体からなるバッファ層を形成する工程と、 次いで、前記シリコン・バッファ層及びシリコンを除く
半導体からなるバッファ層を形成した際の温度よりも高
い温度で該シリコンを除く半導体からなるバッファ層と
同材質の単結晶半導体層を形成する工程と が含まれてなることを特徴とする半導体ウェハの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63003803A JPH01184815A (ja) | 1988-01-13 | 1988-01-13 | 半導体ウエハ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63003803A JPH01184815A (ja) | 1988-01-13 | 1988-01-13 | 半導体ウエハ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01184815A true JPH01184815A (ja) | 1989-07-24 |
Family
ID=11567352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63003803A Pending JPH01184815A (ja) | 1988-01-13 | 1988-01-13 | 半導体ウエハ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01184815A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04202097A (ja) * | 1990-11-30 | 1992-07-22 | Hikari Gijutsu Kenkyu Kaihatsu Kk | 半導体基体及びその製造方法 |
| JPH0897159A (ja) * | 1994-09-29 | 1996-04-12 | Handotai Process Kenkyusho:Kk | エピタキシャル成長方法および成長装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61104611A (ja) * | 1984-10-27 | 1986-05-22 | Matsushita Electric Ind Co Ltd | ３−５化合物単結晶薄膜をそなえたＳｉ基板およびその製造方法 |
| JPS62291909A (ja) * | 1986-06-11 | 1987-12-18 | Sharp Corp | ＧａＡｓエピタキシヤル成長方法 |
-
1988
- 1988-01-13 JP JP63003803A patent/JPH01184815A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61104611A (ja) * | 1984-10-27 | 1986-05-22 | Matsushita Electric Ind Co Ltd | ３−５化合物単結晶薄膜をそなえたＳｉ基板およびその製造方法 |
| JPS62291909A (ja) * | 1986-06-11 | 1987-12-18 | Sharp Corp | ＧａＡｓエピタキシヤル成長方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04202097A (ja) * | 1990-11-30 | 1992-07-22 | Hikari Gijutsu Kenkyu Kaihatsu Kk | 半導体基体及びその製造方法 |
| JPH0897159A (ja) * | 1994-09-29 | 1996-04-12 | Handotai Process Kenkyusho:Kk | エピタキシャル成長方法および成長装置 |
| US5769942A (en) * | 1994-09-29 | 1998-06-23 | Semiconductor Process Laboratory Co. | Method for epitaxial growth |
| US6110290A (en) * | 1994-09-29 | 2000-08-29 | Semiconductor Process Laboratory Co. | Method for epitaxial growth and apparatus for epitaxial growth |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9437688B2 (en) | High-quality GaN high-voltage HFETs on silicon | |
| JPH01289108A (ja) | ヘテロエピタキシャル成長方法 | |
| JP4150527B2 (ja) | 結晶の製造方法 | |
| JP4051311B2 (ja) | 窒化物系半導体の結晶成長方法 | |
| JPH01184815A (ja) | 半導体ウエハ及びその製造方法 | |
| JP2797425B2 (ja) | 半導体結晶成長方法 | |
| JP2003224072A (ja) | 半導体構造物およびその製造方法 | |
| JP2649928B2 (ja) | 半導体ウエハの製造方法 | |
| JP2014511815A (ja) | ＩＩＩ／ＶＳｉテンプレートの製造方法 | |
| JPH05267175A (ja) | 化合物半導体基板 | |
| JP3078927B2 (ja) | 化合物半導体薄膜の成長方法 | |
| JPH0645249A (ja) | ＧａＡｓ層の成長方法 | |
| JPH07273025A (ja) | 半導体基板 | |
| JPH0536605A (ja) | 化合物半導体基板の製造方法 | |
| JPH0425135A (ja) | 半導体基板 | |
| JPH01179788A (ja) | Ｓｉ基板上への３−５族化合物半導体結晶の成長方法 | |
| JPH09106949A (ja) | 化合物半導体基板及びその製造方法 | |
| JPS63276218A (ja) | 半導体薄膜結晶の成長方法 | |
| JPH0620968A (ja) | 元素半導体基板上の金属膜／化合物半導体積層構造およびその製造方法 | |
| JPH0551295A (ja) | 化合物半導体基板の製造方法 | |
| JPH01215012A (ja) | 半導体結晶層の構造およびその形成方法 | |
| JPH02263427A (ja) | 化合物半導体基板およびその製造方法 | |
| JPH0737806A (ja) | 半導体薄膜成長方法 | |
| JPH04208518A (ja) | 化合物半導体基板の製造方法 | |
| JPH02228027A (ja) | 化合物半導体基板の製造方法 |