JPH0737806A - 半導体薄膜成長方法 - Google Patents
半導体薄膜成長方法Info
- Publication number
- JPH0737806A JPH0737806A JP17579293A JP17579293A JPH0737806A JP H0737806 A JPH0737806 A JP H0737806A JP 17579293 A JP17579293 A JP 17579293A JP 17579293 A JP17579293 A JP 17579293A JP H0737806 A JPH0737806 A JP H0737806A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- substrate
- heteroepitaxial
- heteroepitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体薄膜成長方法に関し、Si
基板上のGaAsヘテロエピタキシャル層表面の結晶欠
陥を著しく低減して、素子特性を向上させることができ
ることを目的とする。 【構成】 基板上にバッファー層を堆積し、該バッファ
ー上に第1のヘテロエピタキシャル層を成長し、該第1
のヘテロエピタキシャル層を成長する際の基板温度より
も該基板温度を高温にして該第1のヘテロエピタキシャ
ル層上に第2のヘテロエピタキシャル層を成長した後、
該第2のヘテロエピタキシャル層を成長する際の基板温
度よりも基板温度を低温にして該第2のヘテロエピタキ
シャル層上に第3のヘテロエピタキシャル層を成長する
方法において、該第2のヘテロエピタキシャル層を成長
する際、該第2のヘテロエピタキシャル層に該第2のヘ
テロエピタキシャル層を構成する元素と同族の異なる元
素を導入するように構成する。
基板上のGaAsヘテロエピタキシャル層表面の結晶欠
陥を著しく低減して、素子特性を向上させることができ
ることを目的とする。 【構成】 基板上にバッファー層を堆積し、該バッファ
ー上に第1のヘテロエピタキシャル層を成長し、該第1
のヘテロエピタキシャル層を成長する際の基板温度より
も該基板温度を高温にして該第1のヘテロエピタキシャ
ル層上に第2のヘテロエピタキシャル層を成長した後、
該第2のヘテロエピタキシャル層を成長する際の基板温
度よりも基板温度を低温にして該第2のヘテロエピタキ
シャル層上に第3のヘテロエピタキシャル層を成長する
方法において、該第2のヘテロエピタキシャル層を成長
する際、該第2のヘテロエピタキシャル層に該第2のヘ
テロエピタキシャル層を構成する元素と同族の異なる元
素を導入するように構成する。
Description
【0001】
【産業上の利用分野】本発明は、半導体薄膜成長方法に
係り、詳しくは、Si基板上にバッファー層を介して3
−5族化合物半導体薄膜をエピタキシャル成長する方法
に適用することができ、特に、Si基板上のGaAsヘ
テロエピタキシャル層表面の結晶欠陥を著しく低減して
素子特性を向上させることができる半導体薄膜成長方法
に関する。
係り、詳しくは、Si基板上にバッファー層を介して3
−5族化合物半導体薄膜をエピタキシャル成長する方法
に適用することができ、特に、Si基板上のGaAsヘ
テロエピタキシャル層表面の結晶欠陥を著しく低減して
素子特性を向上させることができる半導体薄膜成長方法
に関する。
【0002】近年、高集積3−5族化合物半導体集積回
路の市場拡大に伴い、その生産性を向上させるために大
口径基板が必要となってきている。しかしながら、3−
5族化合物半導体は、Si基板上にエピタキシャル成長
すると、割れ易く、大きな良質な結晶を得難いため、大
口径基板を形成し難いという欠点がある。そこで、Si
基板上に3−5族化合物半導体をヘテロエピタキシャル
成長する際、割れ難く、大きな良質な結晶を得ることが
でき、大口径基板を得ることができる半導体薄膜成長方
法が開発検討されている。
路の市場拡大に伴い、その生産性を向上させるために大
口径基板が必要となってきている。しかしながら、3−
5族化合物半導体は、Si基板上にエピタキシャル成長
すると、割れ易く、大きな良質な結晶を得難いため、大
口径基板を形成し難いという欠点がある。そこで、Si
基板上に3−5族化合物半導体をヘテロエピタキシャル
成長する際、割れ難く、大きな良質な結晶を得ることが
でき、大口径基板を得ることができる半導体薄膜成長方
法が開発検討されている。
【0003】
【従来の技術】GaAsとSiとでは、格子定数が異な
るため、直接Si基板上にGaAsをヘテロエピタキシ
ャル成長させることは非常に困難である。そこで、従来
の半導体薄膜成長方法では、まず、Si基板上に特殊な
成長初期層を堆積させた後、この成長初期層上に3−5
族化合物半導体ヘテロエピタキシャル層を堆積させる2
段階成長方法が知られている。
るため、直接Si基板上にGaAsをヘテロエピタキシ
ャル成長させることは非常に困難である。そこで、従来
の半導体薄膜成長方法では、まず、Si基板上に特殊な
成長初期層を堆積させた後、この成長初期層上に3−5
族化合物半導体ヘテロエピタキシャル層を堆積させる2
段階成長方法が知られている。
【0004】この2段階成長方法には、Si基板上に低
温で次のGaAsヘテロエピタキシャル層を成長する際
の結晶の核(成長種)になるようなアモルファス状態に
近いGaAs層を堆積した後、このアモルファス状態に
近いGaAs層上に高温でGaAsヘテロエピタキシャ
ル層を成長させる方法(工業技術院長、秋山他、特開昭
59−19672号公報)や、GaP1)、AlP2)等の
Siと比較的格子定数が近い3−5族化合物半導体をS
i基板上にヘテロエピタキシャル成長した後、このSi
と格子定数が近い3−5族化合物半導体ヘテロエピタキ
シャル層上にGaAsヘテロエピタキシャル層を成長す
る方法( 1)名古屋工業大学長、梅野他、特開昭60
−195628号公報、2)T.Soga,S.Hat
tori,M.Takeyasu,and M.Ume
no,Electro.Lett. Oct.198
4.Vol.20,pp916−918・)等が挙げら
れる。
温で次のGaAsヘテロエピタキシャル層を成長する際
の結晶の核(成長種)になるようなアモルファス状態に
近いGaAs層を堆積した後、このアモルファス状態に
近いGaAs層上に高温でGaAsヘテロエピタキシャ
ル層を成長させる方法(工業技術院長、秋山他、特開昭
59−19672号公報)や、GaP1)、AlP2)等の
Siと比較的格子定数が近い3−5族化合物半導体をS
i基板上にヘテロエピタキシャル成長した後、このSi
と格子定数が近い3−5族化合物半導体ヘテロエピタキ
シャル層上にGaAsヘテロエピタキシャル層を成長す
る方法( 1)名古屋工業大学長、梅野他、特開昭60
−195628号公報、2)T.Soga,S.Hat
tori,M.Takeyasu,and M.Ume
no,Electro.Lett. Oct.198
4.Vol.20,pp916−918・)等が挙げら
れる。
【0005】
【発明が解決しようとする課題】しかしながら、上記し
た従来の半導体薄膜成長方法では、Si基板上にバッフ
ァー層となるアモルファス状態に近いGaAs層又はS
iと格子定数が近い3−5族化合物半導体ヘテロエピタ
キシャル層を堆積した後、このバッファー層上にGaA
sヘテロエピタキシャル層を成長する2段階成長法を採
っているが、この単にバッファー層を介してSi基板上
にGaAsヘテロエピタキシャル層を成長する方法で
は、GaAsヘテロエピタキシャル層表面に結晶欠陥が
106〜107cm-2程度と多量に生じてしまい、素子特
性を劣化させるという問題があった。
た従来の半導体薄膜成長方法では、Si基板上にバッフ
ァー層となるアモルファス状態に近いGaAs層又はS
iと格子定数が近い3−5族化合物半導体ヘテロエピタ
キシャル層を堆積した後、このバッファー層上にGaA
sヘテロエピタキシャル層を成長する2段階成長法を採
っているが、この単にバッファー層を介してSi基板上
にGaAsヘテロエピタキシャル層を成長する方法で
は、GaAsヘテロエピタキシャル層表面に結晶欠陥が
106〜107cm-2程度と多量に生じてしまい、素子特
性を劣化させるという問題があった。
【0006】この問題を解決するために、先願の特願平
5−83913号では、Si基板上に上記のようなバッ
ファー層を堆積し、このバッファー層上にGaAsヘテ
ロエピタキシャル層を成長し、このGaAsヘテロエピ
タキシャル層よりも高温でGaAsヘテロエピタキシャ
ル層を成長した後、このGaAsヘテロエピタキシャル
層上に低温でGaAsヘテロエピタキシャル層を成長す
るという方法が考えられており、この方法によれば、G
aAsヘテロエピタキシャル層の成長過程を低温成長、
高温成長、低温成長という具合に3段階成長を採ること
により、単にバッファー層を介してSi基板上に単層の
GaAsヘテロエピタキシャル層を成長する方法よりも
GaAsヘテロエピタキシャル層表面の結晶欠陥を低減
することができる。
5−83913号では、Si基板上に上記のようなバッ
ファー層を堆積し、このバッファー層上にGaAsヘテ
ロエピタキシャル層を成長し、このGaAsヘテロエピ
タキシャル層よりも高温でGaAsヘテロエピタキシャ
ル層を成長した後、このGaAsヘテロエピタキシャル
層上に低温でGaAsヘテロエピタキシャル層を成長す
るという方法が考えられており、この方法によれば、G
aAsヘテロエピタキシャル層の成長過程を低温成長、
高温成長、低温成長という具合に3段階成長を採ること
により、単にバッファー層を介してSi基板上に単層の
GaAsヘテロエピタキシャル層を成長する方法よりも
GaAsヘテロエピタキシャル層表面の結晶欠陥を低減
することができる。
【0007】しかしながら、このGaAsヘテロエピタ
キシャル層を3段階に分けて成長する方法では、単にバ
ッファー層を介してSi基板上に単層のGaAsヘテロ
エピタキシャル層を成長する方法よりもGaAsヘテロ
エピタキシャル層表面の結晶欠陥の数をある程度低減す
ることができるものの、それでもGaAsヘテロエピタ
キシャル層表面の結晶欠陥の数は105〜106cm-2程
度も生じるため、結局上記と同様素子特性が劣化すると
いう問題があった。
キシャル層を3段階に分けて成長する方法では、単にバ
ッファー層を介してSi基板上に単層のGaAsヘテロ
エピタキシャル層を成長する方法よりもGaAsヘテロ
エピタキシャル層表面の結晶欠陥の数をある程度低減す
ることができるものの、それでもGaAsヘテロエピタ
キシャル層表面の結晶欠陥の数は105〜106cm-2程
度も生じるため、結局上記と同様素子特性が劣化すると
いう問題があった。
【0008】そこで本発明は、Si基板上のGaAsヘ
テロエピタキシャル層表面の結晶欠陥を著しく低減し
て、素子特性を向上させることができ、高集積化を実現
することができる半導体薄膜成長方法を提供することを
目的としている。
テロエピタキシャル層表面の結晶欠陥を著しく低減し
て、素子特性を向上させることができ、高集積化を実現
することができる半導体薄膜成長方法を提供することを
目的としている。
【0009】
【課題を解決するための手段】本発明による半導体薄膜
成長方法は上記目的達成のため、基板上にバッファー層
を堆積し、該バッファー上に第1のヘテロエピタキシャ
ル層を成長し、該第1のヘテロエピタキシャル層を成長
する際の基板温度よりも基板温度を高温にして該第1の
ヘテロエピタキシャル層上に第2のヘテロエピタキシャ
ル層を成長した後、該第2のヘテロエピタキシャル層を
成長する際の基板温度よりも基板温度を低温にして該第
2のヘテロエピタキシャル層上に第3のヘテロエピタキ
シャル層を成長する方法において、該第2のヘテロエピ
タキシャル層を成長する際、該第2のヘテロエピタキシ
ャル層に該第2のヘテロエピタキシャル層を構成する元
素と同族中の異なる元素を導入することを特徴とするも
のである。
成長方法は上記目的達成のため、基板上にバッファー層
を堆積し、該バッファー上に第1のヘテロエピタキシャ
ル層を成長し、該第1のヘテロエピタキシャル層を成長
する際の基板温度よりも基板温度を高温にして該第1の
ヘテロエピタキシャル層上に第2のヘテロエピタキシャ
ル層を成長した後、該第2のヘテロエピタキシャル層を
成長する際の基板温度よりも基板温度を低温にして該第
2のヘテロエピタキシャル層上に第3のヘテロエピタキ
シャル層を成長する方法において、該第2のヘテロエピ
タキシャル層を成長する際、該第2のヘテロエピタキシ
ャル層に該第2のヘテロエピタキシャル層を構成する元
素と同族中の異なる元素を導入することを特徴とするも
のである。
【0010】本発明に係る基板には、主にSiで構成さ
れる基板が挙げられ、また、ヘテロエピタキシャル層に
は、GaAs、GaP、AlAs等又はこれらの混晶等
の3−5族化合物半導体で構成される層が挙げられ、ま
た、導入元素には、In等が挙げられる。
れる基板が挙げられ、また、ヘテロエピタキシャル層に
は、GaAs、GaP、AlAs等又はこれらの混晶等
の3−5族化合物半導体で構成される層が挙げられ、ま
た、導入元素には、In等が挙げられる。
【0011】
【作用】本発明者は、Si基板上のGaAsヘテロエピ
タキシャル層表面の結晶欠陥を上記した従来の方法より
も著しく低減するため、思考錯誤を繰り返しつつ各種実
験を行った結果、基板上にバッファー層を堆積し、該バ
ッファー上に第1のヘテロエピタキシャル層を成長し、
該第1のヘテロエピタキシャル層を成長する際の基板温
度よりも基板温度を高温にして該第1のヘテロエピタキ
シャル層上に第2のヘテロエピタキシャル層を成長した
後、該第2のヘテロエピタキシャル層を成長する際の基
板温度よりも基板温度を低温にして該第2のヘテロエピ
タキシャル層上に第3のヘテロエピタキシャル層を成長
する方法において、該第2のヘテロエピタキシャル層を
成長する際、該第2のヘテロエピタキシャル層に該第2
のヘテロエピタキシャル層を構成する元素と同族中の異
なる元素を導入したところ、Si基板上のGaAsヘテ
ロエピタキシャル層表面の結晶欠陥を著しく低減させる
ことができた。以下、具体的に図面を用いて説明する。
タキシャル層表面の結晶欠陥を上記した従来の方法より
も著しく低減するため、思考錯誤を繰り返しつつ各種実
験を行った結果、基板上にバッファー層を堆積し、該バ
ッファー上に第1のヘテロエピタキシャル層を成長し、
該第1のヘテロエピタキシャル層を成長する際の基板温
度よりも基板温度を高温にして該第1のヘテロエピタキ
シャル層上に第2のヘテロエピタキシャル層を成長した
後、該第2のヘテロエピタキシャル層を成長する際の基
板温度よりも基板温度を低温にして該第2のヘテロエピ
タキシャル層上に第3のヘテロエピタキシャル層を成長
する方法において、該第2のヘテロエピタキシャル層を
成長する際、該第2のヘテロエピタキシャル層に該第2
のヘテロエピタキシャル層を構成する元素と同族中の異
なる元素を導入したところ、Si基板上のGaAsヘテ
ロエピタキシャル層表面の結晶欠陥を著しく低減させる
ことができた。以下、具体的に図面を用いて説明する。
【0012】図1は本発明の原理説明図である。図1に
おいて、1はSi基板であり、2はSi基板1上に堆積
されたバッファー層であり、3はバッファー層2上にヘ
テロエピタキシャル成長された同族不純無物添加層であ
り、4は同族不純無物添加層3を成長する際の基板温度
よりも基板温度を高温にして同族不純無物添加層3上に
ヘテロエピタキシャル成長された同族不純無物添加高温
成長層であり、5は同族不純無物添加高温成長層4を成
長する際の基板温度よりも基板温度を低温にして同族不
純無物添加高温成長層4上にヘテロエピタキシャル成長
された同族不純無物添加表面層であり、6は結晶欠陥で
ある。
おいて、1はSi基板であり、2はSi基板1上に堆積
されたバッファー層であり、3はバッファー層2上にヘ
テロエピタキシャル成長された同族不純無物添加層であ
り、4は同族不純無物添加層3を成長する際の基板温度
よりも基板温度を高温にして同族不純無物添加層3上に
ヘテロエピタキシャル成長された同族不純無物添加高温
成長層であり、5は同族不純無物添加高温成長層4を成
長する際の基板温度よりも基板温度を低温にして同族不
純無物添加高温成長層4上にヘテロエピタキシャル成長
された同族不純無物添加表面層であり、6は結晶欠陥で
ある。
【0013】ここでは、高温で成長させる同族不純無物
添加高温成長層4の中間層のみに、0.05〜5%程度
の母体結晶と同族中の元素で原子半径の異なる元素(以
下同族不純物元素と記す)を添加し、即ち、Si基板1
上へGaAsヘテロエピタキシャル層を成長させる場
合、高温で成長させる同族不純無物添加高温成長層4の
みに同族不純物元素としてInを添加する。
添加高温成長層4の中間層のみに、0.05〜5%程度
の母体結晶と同族中の元素で原子半径の異なる元素(以
下同族不純物元素と記す)を添加し、即ち、Si基板1
上へGaAsヘテロエピタキシャル層を成長させる場
合、高温で成長させる同族不純無物添加高温成長層4の
みに同族不純物元素としてInを添加する。
【0014】さて、表面欠陥の原因は、エピタキシャル
層と基板とのヘテロ界面で発生し、表面まで伝播した結
晶欠陥6のなかで、ある種の転位、積層欠陥及び微小双
晶等の欠陥に原因することが判っている。このため、転
位、積層欠陥及び微小双晶等の欠陥がエピタキシャル層
表面へ伝播するのを妨ぐことができれば、ヘテロエピタ
キシャル層表面の欠陥は減少する。
層と基板とのヘテロ界面で発生し、表面まで伝播した結
晶欠陥6のなかで、ある種の転位、積層欠陥及び微小双
晶等の欠陥に原因することが判っている。このため、転
位、積層欠陥及び微小双晶等の欠陥がエピタキシャル層
表面へ伝播するのを妨ぐことができれば、ヘテロエピタ
キシャル層表面の欠陥は減少する。
【0015】上述したように、GaAsヘテロエピタキ
シャル中の一部へInを添加すると、Gaの一部がIn
と置き替わる。Inの原子半径は、Gaの原子半径より
大きいので、Inが添加されたこの同族不純無物添加高
温成長層4の格子定数は、GaAs無添加層の格子定数
より平均として増加することになる。これにより、同族
不純無物添加層3とバッファー層2との間、及び同族不
純無物添加層3と同族不純無物添加高温成長層4との間
には、剪断応力が働く。また、上述した積層欠陥は、G
aAs結晶のある結晶方向に沿ってのみ伝播し易い性質
があるが、伝播途中に局所的な応力場があると、この伝
播方向が曲げられて伝播し易い方向からずれ、最終的に
伝播が止まる。このため、バッファー層2/同族不純無
物添加層3界面、及び同族不純無物添加層3/同族不純
無物添加高温成長層4界面付近で欠陥の伝播が止まる。
表面欠陥を減らす原理は以上によるものと推定される。
シャル中の一部へInを添加すると、Gaの一部がIn
と置き替わる。Inの原子半径は、Gaの原子半径より
大きいので、Inが添加されたこの同族不純無物添加高
温成長層4の格子定数は、GaAs無添加層の格子定数
より平均として増加することになる。これにより、同族
不純無物添加層3とバッファー層2との間、及び同族不
純無物添加層3と同族不純無物添加高温成長層4との間
には、剪断応力が働く。また、上述した積層欠陥は、G
aAs結晶のある結晶方向に沿ってのみ伝播し易い性質
があるが、伝播途中に局所的な応力場があると、この伝
播方向が曲げられて伝播し易い方向からずれ、最終的に
伝播が止まる。このため、バッファー層2/同族不純無
物添加層3界面、及び同族不純無物添加層3/同族不純
無物添加高温成長層4界面付近で欠陥の伝播が止まる。
表面欠陥を減らす原理は以上によるものと推定される。
【0016】一方、GaAsヘテロエピタキシャル層に
歪を与える(応力場を発生させる)には、原子半径がG
a又はAsと異なる元素であれば、In以外の元素を添
加しても有効であることは容易に類推できる。例えばA
sと同じV族中のSb、Pを添加することも有効であ
る。また、Gaと同じ3族元素中のAlは、Gaと原子
半径が同程度であり、少量の添加では効果は少ないが、
多量の添加又は同族不純無物添加層3を厚くすることで
有効となる。
歪を与える(応力場を発生させる)には、原子半径がG
a又はAsと異なる元素であれば、In以外の元素を添
加しても有効であることは容易に類推できる。例えばA
sと同じV族中のSb、Pを添加することも有効であ
る。また、Gaと同じ3族元素中のAlは、Gaと原子
半径が同程度であり、少量の添加では効果は少ないが、
多量の添加又は同族不純無物添加層3を厚くすることで
有効となる。
【0017】しかしながら、3族、5族以外の元素は、
GaAsヘテロエピタキシャル層中で余計なキャリアを
発生させる原因となるか、又はキャリアを殺す原因とな
るので実用上好ましくない。そこで、同族不純無物添加
高温成長層4には、同族不純無物添加高温成長層4を構
成する元素と同族中の異なる元素を導入すればよい。と
ころで、エピタキシャル層中へ構成元素以外の元素を多
量に添加すると、一般にその結晶性が低下するが、これ
を緩和するには、結晶成長温度を高くすればよい。本発
明によれば、不純物元素を添加する層の成長温度を、他
の層の成長温度より高くすることにより、デバイスを作
製するエピタキシャル表面付近の結晶性及び表面状態を
良好にすることができる。
GaAsヘテロエピタキシャル層中で余計なキャリアを
発生させる原因となるか、又はキャリアを殺す原因とな
るので実用上好ましくない。そこで、同族不純無物添加
高温成長層4には、同族不純無物添加高温成長層4を構
成する元素と同族中の異なる元素を導入すればよい。と
ころで、エピタキシャル層中へ構成元素以外の元素を多
量に添加すると、一般にその結晶性が低下するが、これ
を緩和するには、結晶成長温度を高くすればよい。本発
明によれば、不純物元素を添加する層の成長温度を、他
の層の成長温度より高くすることにより、デバイスを作
製するエピタキシャル表面付近の結晶性及び表面状態を
良好にすることができる。
【0018】なお、GaAsヘテロエピタキシャル層の
表面付近の結晶性をショットキーダイオードを作製し、
その逆方向耐圧(−5Vのときのリーク電流値で評価)
により評価したところ、In無添加の場合では、リーク
電流値が4.9×10-4Acm-2となり、In0.1%
添加の場合では、リーク電流値が9.5×10-5Acm
-2となり、In0.5%添加の場合では、リーク電流値
が1.3×10-5Acm-2となり、本発明のIn添加し
た場合では、従来のIn無添加の場合よりも同族不純無
物添加表面層5表面の結晶欠陥を著しく低減することが
でき、リーク電流を著しく低減することができ、素子特
性が著しく向上することができるのが判った。
表面付近の結晶性をショットキーダイオードを作製し、
その逆方向耐圧(−5Vのときのリーク電流値で評価)
により評価したところ、In無添加の場合では、リーク
電流値が4.9×10-4Acm-2となり、In0.1%
添加の場合では、リーク電流値が9.5×10-5Acm
-2となり、In0.5%添加の場合では、リーク電流値
が1.3×10-5Acm-2となり、本発明のIn添加し
た場合では、従来のIn無添加の場合よりも同族不純無
物添加表面層5表面の結晶欠陥を著しく低減することが
でき、リーク電流を著しく低減することができ、素子特
性が著しく向上することができるのが判った。
【0019】
【実施例】図2は本発明の一実施例に則したSi基板上
のGaAsヘテロエピタキシャル層の構造を示す断面図
である。図示例の半導体薄膜成長方法は、MOCVD法
によりSi基板上にGaAsヘテロエピタキシャル成長
する場合である。本実施例では、まず、反応管中へH2
を12slm(standard liter per
minutes)、AsH3 を34sccm(sta
ndard cubic centimeter pe
r minutes)導き、Si基板11を76Tor
r、1000℃で10分間加熱し、以後の工程におい
て、H 2 流量と反応圧力は変えなかった。次いで、基板
11温度を400〜500℃に降温させ、AsH3 を27
0sccm、TMGa(trimethyl−allm
inum)を1.5〜5.0sccm導入してGaAs
成長初期層12を5.0〜20nm堆積させた。
のGaAsヘテロエピタキシャル層の構造を示す断面図
である。図示例の半導体薄膜成長方法は、MOCVD法
によりSi基板上にGaAsヘテロエピタキシャル成長
する場合である。本実施例では、まず、反応管中へH2
を12slm(standard liter per
minutes)、AsH3 を34sccm(sta
ndard cubic centimeter pe
r minutes)導き、Si基板11を76Tor
r、1000℃で10分間加熱し、以後の工程におい
て、H 2 流量と反応圧力は変えなかった。次いで、基板
11温度を400〜500℃に降温させ、AsH3 を27
0sccm、TMGa(trimethyl−allm
inum)を1.5〜5.0sccm導入してGaAs
成長初期層12を5.0〜20nm堆積させた。
【0020】次に、基板11を600〜650℃に加熱
し、AsH3 を137sccm、TMG(trimet
hylgallium)を2.5sccm導入してGa
Asヘテロエピタキシャル層13を0.5μm成長させ
た。そして、基板11温度を700〜750℃とし、前記
AsH3 及びTMGaに加え、TMI(trimeth
ylindium)を0.0125〜0.125scc
mの流量でIn添加GaAsヘテロエピタキシャル層14
を2.0μm成長させた。更に、前記GaAsヘテロエ
ピタキシャル層13と同様にGaAsヘテロエピタキシャ
ル層15を0.5μ成長させた。
し、AsH3 を137sccm、TMG(trimet
hylgallium)を2.5sccm導入してGa
Asヘテロエピタキシャル層13を0.5μm成長させ
た。そして、基板11温度を700〜750℃とし、前記
AsH3 及びTMGaに加え、TMI(trimeth
ylindium)を0.0125〜0.125scc
mの流量でIn添加GaAsヘテロエピタキシャル層14
を2.0μm成長させた。更に、前記GaAsヘテロエ
ピタキシャル層13と同様にGaAsヘテロエピタキシャ
ル層15を0.5μ成長させた。
【0021】従来では、105 cm-2以上の表面欠陥が
GaAsヘテロエピタキシャル層表面に生じていたが、
本実施例では、GaAsヘテロエピタキシャル層15表面
に生じる結晶欠陥を104 cm-2以下と著しく低減する
ことができた。なお、本実施例では、Si基板1上のヘ
テロエピタキシャル層にGaAsを用いる場合について
説明したが、本発明はこれに限定されるものではなく、
上記実施例と同様な効果は、GaAsと極めて性質の似
たGaP、AlAs若しくはこれらの混晶、又はGaA
sとこれらの混晶においても期待できることは明らかで
ある。
GaAsヘテロエピタキシャル層表面に生じていたが、
本実施例では、GaAsヘテロエピタキシャル層15表面
に生じる結晶欠陥を104 cm-2以下と著しく低減する
ことができた。なお、本実施例では、Si基板1上のヘ
テロエピタキシャル層にGaAsを用いる場合について
説明したが、本発明はこれに限定されるものではなく、
上記実施例と同様な効果は、GaAsと極めて性質の似
たGaP、AlAs若しくはこれらの混晶、又はGaA
sとこれらの混晶においても期待できることは明らかで
ある。
【0022】
【発明の効果】本発明によれば、Si基板上のGaAs
ヘテロエピタキシャル層表面の結晶欠陥を著しく低減し
て、素子特性を向上させることができ、高集積化を実現
することができるという効果がある。
ヘテロエピタキシャル層表面の結晶欠陥を著しく低減し
て、素子特性を向上させることができ、高集積化を実現
することができるという効果がある。
【図1】本発明の原理説明図である。
【図2】本発明一実施例に則したSi基板上のGaAs
ヘテロエピタキシャル層の構造を示す断面図である。
ヘテロエピタキシャル層の構造を示す断面図である。
1、11 Si基板 2 バッファー層 3 同族不純無物添加層 4 同族不純無物添加高温成長層 5 同族不純無物添加表面層 6 結晶欠陥 12 GaAs成長初期層 13 GaAsヘテロエピタキシャル層 14 In添加GaAsヘテロエピタキシャル層 15 GaAsヘテロエピタキシャル層
Claims (4)
- 【請求項1】 基板(1)上にバッファー層(2)を堆
積し、該バッファー(2)上に第1のヘテロエピタキシ
ャル層(3)を成長し、該第1のヘテロエピタキシャル
層(3)を成長する際の基板温度よりも基板温度を高温
にして該第1のヘテロエピタキシャル層(3)上に第2
のヘテロエピタキシャル層(4)を成長した後、該第2
のヘテロエピタキシャル層(4)を成長する際の基板温
度よりも基板温度を低温にして該第2のヘテロエピタキ
シャル層(4)上に第3のヘテロエピタキシャル層
(5)を成長する方法において、該第2のヘテロエピタ
キシャル層(4)を成長する際、該第2のヘテロエピタ
キシャル層(4)に該第2のヘテロエピタキシャル層
(4)を構成する元素と同族中の異なる元素を導入する
ことを特徴とする半導体薄膜成長方法。 - 【請求項2】 前記ヘテロエピタキシャル層(3〜5)
は、3−5族化合物半導体からなることを特徴とする請
求項1記載の半導体薄膜成長方法。 - 【請求項3】 前記基板(1)は、主にシリコンからな
ることを特徴とする請求項1、2記載の半導体薄膜成長
方法。 - 【請求項4】 前記ヘテロエピタキシャル層(3〜5)
は、GaAs、GaP、AlAs又はこれらの混晶から
なり、前記導入元素は、Inからなることを特徴とする
請求項1乃至3記載の半導体薄膜成長方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17579293A JPH0737806A (ja) | 1993-07-16 | 1993-07-16 | 半導体薄膜成長方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17579293A JPH0737806A (ja) | 1993-07-16 | 1993-07-16 | 半導体薄膜成長方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0737806A true JPH0737806A (ja) | 1995-02-07 |
Family
ID=16002334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17579293A Withdrawn JPH0737806A (ja) | 1993-07-16 | 1993-07-16 | 半導体薄膜成長方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0737806A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7253833B2 (en) | 2001-11-16 | 2007-08-07 | Autonetworks Technologies, Ltd. | Vehicle periphery visual recognition system, camera and vehicle periphery monitoring apparatus and vehicle periphery monitoring system |
WO2008123141A1 (ja) * | 2007-03-23 | 2008-10-16 | Asahi Kasei Emd Corporation | 化合物半導体積層体及びその製造方法並びに半導体デバイス |
-
1993
- 1993-07-16 JP JP17579293A patent/JPH0737806A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7253833B2 (en) | 2001-11-16 | 2007-08-07 | Autonetworks Technologies, Ltd. | Vehicle periphery visual recognition system, camera and vehicle periphery monitoring apparatus and vehicle periphery monitoring system |
WO2008123141A1 (ja) * | 2007-03-23 | 2008-10-16 | Asahi Kasei Emd Corporation | 化合物半導体積層体及びその製造方法並びに半導体デバイス |
US8461026B2 (en) | 2007-03-23 | 2013-06-11 | Asahi Kasei Emd Corporation | Compound semiconductor lamination, method for manufacturing the same, and semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10174439B2 (en) | Nucleation of aluminum nitride on a silicon substrate using an ammonia preflow | |
JP2795226B2 (ja) | 半導体発光素子及びその製造方法 | |
JPH01225114A (ja) | 半導体薄膜の製造方法 | |
US20080102610A1 (en) | Method of controlling stress in gallium nitride films deposited on substrates | |
JP4449357B2 (ja) | 電界効果トランジスタ用エピタキシャルウェハの製造方法 | |
JPH0760791B2 (ja) | 化合物半導体基板 | |
JPH0513342A (ja) | 半導体ダイヤモンド | |
US20100264424A1 (en) | GaN LAYER CONTAINING MULTILAYER SUBSTRATE, PROCESS FOR PRODUCING SAME, AND DEVICE | |
JP3369304B2 (ja) | 化合物半導体結晶層の成長方法 | |
CN213150800U (zh) | 一种具有纳米夹层的氮化铝成核层结构 | |
JP2845464B2 (ja) | 化合物半導体の成長方法 | |
JPH0737806A (ja) | 半導体薄膜成長方法 | |
JP2000150388A (ja) | Iii族窒化物半導体薄膜およびその製造方法 | |
KR101041659B1 (ko) | 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법 | |
JP2003192496A (ja) | Iii族窒化物半導体基板およびその製造方法 | |
JPH04186824A (ja) | 半導体基板およびその製造方法 | |
JPH0822800B2 (ja) | ▲iii▼―v族化合物半導体薄膜の形成方法 | |
JP2513126B2 (ja) | MBE法によるSi基板上CdTe成長方法 | |
JP3078927B2 (ja) | 化合物半導体薄膜の成長方法 | |
JP3107646U (ja) | 化合物半導体エピタキシャルウエハ | |
RU2750295C1 (ru) | Способ изготовления гетероэпитаксиальных слоев III-N соединений на монокристаллическом кремнии со слоем 3C-SiC | |
WO2024057698A1 (ja) | 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法 | |
JP2005045153A (ja) | 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス | |
JPH0645249A (ja) | GaAs層の成長方法 | |
JP2900946B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001003 |