JPH0737806A - 半導体薄膜成長方法 - Google Patents
半導体薄膜成長方法Info
- Publication number
- JPH0737806A JPH0737806A JP17579293A JP17579293A JPH0737806A JP H0737806 A JPH0737806 A JP H0737806A JP 17579293 A JP17579293 A JP 17579293A JP 17579293 A JP17579293 A JP 17579293A JP H0737806 A JPH0737806 A JP H0737806A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- substrate
- heteroepitaxial
- heteroepitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体薄膜成長方法に関し、Ｓｉ
基板上のＧａＡｓヘテロエピタキシャル層表面の結晶欠
陥を著しく低減して、素子特性を向上させることができ
ることを目的とする。 【構成】 基板上にバッファー層を堆積し、該バッファ
ー上に第１のヘテロエピタキシャル層を成長し、該第１
のヘテロエピタキシャル層を成長する際の基板温度より
も該基板温度を高温にして該第１のヘテロエピタキシャ
ル層上に第２のヘテロエピタキシャル層を成長した後、
該第２のヘテロエピタキシャル層を成長する際の基板温
度よりも基板温度を低温にして該第２のヘテロエピタキ
シャル層上に第３のヘテロエピタキシャル層を成長する
方法において、該第２のヘテロエピタキシャル層を成長
する際、該第２のヘテロエピタキシャル層に該第２のヘ
テロエピタキシャル層を構成する元素と同族の異なる元
素を導入するように構成する。
基板上のＧａＡｓヘテロエピタキシャル層表面の結晶欠
陥を著しく低減して、素子特性を向上させることができ
ることを目的とする。 【構成】 基板上にバッファー層を堆積し、該バッファ
ー上に第１のヘテロエピタキシャル層を成長し、該第１
のヘテロエピタキシャル層を成長する際の基板温度より
も該基板温度を高温にして該第１のヘテロエピタキシャ
ル層上に第２のヘテロエピタキシャル層を成長した後、
該第２のヘテロエピタキシャル層を成長する際の基板温
度よりも基板温度を低温にして該第２のヘテロエピタキ
シャル層上に第３のヘテロエピタキシャル層を成長する
方法において、該第２のヘテロエピタキシャル層を成長
する際、該第２のヘテロエピタキシャル層に該第２のヘ
テロエピタキシャル層を構成する元素と同族の異なる元
素を導入するように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体薄膜成長方法に
係り、詳しくは、Ｓｉ基板上にバッファー層を介して３
−５族化合物半導体薄膜をエピタキシャル成長する方法
に適用することができ、特に、Ｓｉ基板上のＧａＡｓヘ
テロエピタキシャル層表面の結晶欠陥を著しく低減して
素子特性を向上させることができる半導体薄膜成長方法
に関する。
係り、詳しくは、Ｓｉ基板上にバッファー層を介して３
−５族化合物半導体薄膜をエピタキシャル成長する方法
に適用することができ、特に、Ｓｉ基板上のＧａＡｓヘ
テロエピタキシャル層表面の結晶欠陥を著しく低減して
素子特性を向上させることができる半導体薄膜成長方法
に関する。
【０００２】近年、高集積３−５族化合物半導体集積回
路の市場拡大に伴い、その生産性を向上させるために大
口径基板が必要となってきている。しかしながら、３−
５族化合物半導体は、Ｓｉ基板上にエピタキシャル成長
すると、割れ易く、大きな良質な結晶を得難いため、大
口径基板を形成し難いという欠点がある。そこで、Ｓｉ
基板上に３−５族化合物半導体をヘテロエピタキシャル
成長する際、割れ難く、大きな良質な結晶を得ることが
でき、大口径基板を得ることができる半導体薄膜成長方
法が開発検討されている。
路の市場拡大に伴い、その生産性を向上させるために大
口径基板が必要となってきている。しかしながら、３−
５族化合物半導体は、Ｓｉ基板上にエピタキシャル成長
すると、割れ易く、大きな良質な結晶を得難いため、大
口径基板を形成し難いという欠点がある。そこで、Ｓｉ
基板上に３−５族化合物半導体をヘテロエピタキシャル
成長する際、割れ難く、大きな良質な結晶を得ることが
でき、大口径基板を得ることができる半導体薄膜成長方
法が開発検討されている。
【０００３】
【従来の技術】ＧａＡｓとＳｉとでは、格子定数が異な
るため、直接Ｓｉ基板上にＧａＡｓをヘテロエピタキシ
ャル成長させることは非常に困難である。そこで、従来
の半導体薄膜成長方法では、まず、Ｓｉ基板上に特殊な
成長初期層を堆積させた後、この成長初期層上に３−５
族化合物半導体ヘテロエピタキシャル層を堆積させる２
段階成長方法が知られている。
るため、直接Ｓｉ基板上にＧａＡｓをヘテロエピタキシ
ャル成長させることは非常に困難である。そこで、従来
の半導体薄膜成長方法では、まず、Ｓｉ基板上に特殊な
成長初期層を堆積させた後、この成長初期層上に３−５
族化合物半導体ヘテロエピタキシャル層を堆積させる２
段階成長方法が知られている。
【０００４】この２段階成長方法には、Ｓｉ基板上に低
温で次のＧａＡｓヘテロエピタキシャル層を成長する際
の結晶の核（成長種）になるようなアモルファス状態に
近いＧａＡｓ層を堆積した後、このアモルファス状態に
近いＧａＡｓ層上に高温でＧａＡｓヘテロエピタキシャ
ル層を成長させる方法（工業技術院長、秋山他、特開昭
５９−１９６７２号公報）や、ＧａＰ1)、ＡｌＰ2)等の
Ｓｉと比較的格子定数が近い３−５族化合物半導体をＳ
ｉ基板上にヘテロエピタキシャル成長した後、このＳｉ
と格子定数が近い３−５族化合物半導体ヘテロエピタキ
シャル層上にＧａＡｓヘテロエピタキシャル層を成長す
る方法（ １）名古屋工業大学長、梅野他、特開昭６０
−１９５６２８号公報、２）Ｔ．Ｓｏｇａ，Ｓ．Ｈａｔ
ｔｏｒｉ，Ｍ．Ｔａｋｅｙａｓｕ，ａｎｄ Ｍ．Ｕｍｅ
ｎｏ，Ｅｌｅｃｔｒｏ．Ｌｅｔｔ． Ｏｃｔ．１９８
４．Ｖｏｌ．２０，ｐｐ９１６−９１８・）等が挙げら
れる。
温で次のＧａＡｓヘテロエピタキシャル層を成長する際
の結晶の核（成長種）になるようなアモルファス状態に
近いＧａＡｓ層を堆積した後、このアモルファス状態に
近いＧａＡｓ層上に高温でＧａＡｓヘテロエピタキシャ
ル層を成長させる方法（工業技術院長、秋山他、特開昭
５９−１９６７２号公報）や、ＧａＰ1)、ＡｌＰ2)等の
Ｓｉと比較的格子定数が近い３−５族化合物半導体をＳ
ｉ基板上にヘテロエピタキシャル成長した後、このＳｉ
と格子定数が近い３−５族化合物半導体ヘテロエピタキ
シャル層上にＧａＡｓヘテロエピタキシャル層を成長す
る方法（ １）名古屋工業大学長、梅野他、特開昭６０
−１９５６２８号公報、２）Ｔ．Ｓｏｇａ，Ｓ．Ｈａｔ
ｔｏｒｉ，Ｍ．Ｔａｋｅｙａｓｕ，ａｎｄ Ｍ．Ｕｍｅ
ｎｏ，Ｅｌｅｃｔｒｏ．Ｌｅｔｔ． Ｏｃｔ．１９８
４．Ｖｏｌ．２０，ｐｐ９１６−９１８・）等が挙げら
れる。
【０００５】
【発明が解決しようとする課題】しかしながら、上記し
た従来の半導体薄膜成長方法では、Ｓｉ基板上にバッフ
ァー層となるアモルファス状態に近いＧａＡｓ層又はＳ
ｉと格子定数が近い３−５族化合物半導体ヘテロエピタ
キシャル層を堆積した後、このバッファー層上にＧａＡ
ｓヘテロエピタキシャル層を成長する２段階成長法を採
っているが、この単にバッファー層を介してＳｉ基板上
にＧａＡｓヘテロエピタキシャル層を成長する方法で
は、ＧａＡｓヘテロエピタキシャル層表面に結晶欠陥が
１０6〜１０7ｃｍ-2程度と多量に生じてしまい、素子特
性を劣化させるという問題があった。
た従来の半導体薄膜成長方法では、Ｓｉ基板上にバッフ
ァー層となるアモルファス状態に近いＧａＡｓ層又はＳ
ｉと格子定数が近い３−５族化合物半導体ヘテロエピタ
キシャル層を堆積した後、このバッファー層上にＧａＡ
ｓヘテロエピタキシャル層を成長する２段階成長法を採
っているが、この単にバッファー層を介してＳｉ基板上
にＧａＡｓヘテロエピタキシャル層を成長する方法で
は、ＧａＡｓヘテロエピタキシャル層表面に結晶欠陥が
１０6〜１０7ｃｍ-2程度と多量に生じてしまい、素子特
性を劣化させるという問題があった。
【０００６】この問題を解決するために、先願の特願平
５−８３９１３号では、Ｓｉ基板上に上記のようなバッ
ファー層を堆積し、このバッファー層上にＧａＡｓヘテ
ロエピタキシャル層を成長し、このＧａＡｓヘテロエピ
タキシャル層よりも高温でＧａＡｓヘテロエピタキシャ
ル層を成長した後、このＧａＡｓヘテロエピタキシャル
層上に低温でＧａＡｓヘテロエピタキシャル層を成長す
るという方法が考えられており、この方法によれば、Ｇ
ａＡｓヘテロエピタキシャル層の成長過程を低温成長、
高温成長、低温成長という具合に３段階成長を採ること
により、単にバッファー層を介してＳｉ基板上に単層の
ＧａＡｓヘテロエピタキシャル層を成長する方法よりも
ＧａＡｓヘテロエピタキシャル層表面の結晶欠陥を低減
することができる。
５−８３９１３号では、Ｓｉ基板上に上記のようなバッ
ファー層を堆積し、このバッファー層上にＧａＡｓヘテ
ロエピタキシャル層を成長し、このＧａＡｓヘテロエピ
タキシャル層よりも高温でＧａＡｓヘテロエピタキシャ
ル層を成長した後、このＧａＡｓヘテロエピタキシャル
層上に低温でＧａＡｓヘテロエピタキシャル層を成長す
るという方法が考えられており、この方法によれば、Ｇ
ａＡｓヘテロエピタキシャル層の成長過程を低温成長、
高温成長、低温成長という具合に３段階成長を採ること
により、単にバッファー層を介してＳｉ基板上に単層の
ＧａＡｓヘテロエピタキシャル層を成長する方法よりも
ＧａＡｓヘテロエピタキシャル層表面の結晶欠陥を低減
することができる。
【０００７】しかしながら、このＧａＡｓヘテロエピタ
キシャル層を３段階に分けて成長する方法では、単にバ
ッファー層を介してＳｉ基板上に単層のＧａＡｓヘテロ
エピタキシャル層を成長する方法よりもＧａＡｓヘテロ
エピタキシャル層表面の結晶欠陥の数をある程度低減す
ることができるものの、それでもＧａＡｓヘテロエピタ
キシャル層表面の結晶欠陥の数は１０5〜１０6ｃｍ-2程
度も生じるため、結局上記と同様素子特性が劣化すると
いう問題があった。
キシャル層を３段階に分けて成長する方法では、単にバ
ッファー層を介してＳｉ基板上に単層のＧａＡｓヘテロ
エピタキシャル層を成長する方法よりもＧａＡｓヘテロ
エピタキシャル層表面の結晶欠陥の数をある程度低減す
ることができるものの、それでもＧａＡｓヘテロエピタ
キシャル層表面の結晶欠陥の数は１０5〜１０6ｃｍ-2程
度も生じるため、結局上記と同様素子特性が劣化すると
いう問題があった。
【０００８】そこで本発明は、Ｓｉ基板上のＧａＡｓヘ
テロエピタキシャル層表面の結晶欠陥を著しく低減し
て、素子特性を向上させることができ、高集積化を実現
することができる半導体薄膜成長方法を提供することを
目的としている。
テロエピタキシャル層表面の結晶欠陥を著しく低減し
て、素子特性を向上させることができ、高集積化を実現
することができる半導体薄膜成長方法を提供することを
目的としている。
【０００９】
【課題を解決するための手段】本発明による半導体薄膜
成長方法は上記目的達成のため、基板上にバッファー層
を堆積し、該バッファー上に第１のヘテロエピタキシャ
ル層を成長し、該第１のヘテロエピタキシャル層を成長
する際の基板温度よりも基板温度を高温にして該第１の
ヘテロエピタキシャル層上に第２のヘテロエピタキシャ
ル層を成長した後、該第２のヘテロエピタキシャル層を
成長する際の基板温度よりも基板温度を低温にして該第
２のヘテロエピタキシャル層上に第３のヘテロエピタキ
シャル層を成長する方法において、該第２のヘテロエピ
タキシャル層を成長する際、該第２のヘテロエピタキシ
ャル層に該第２のヘテロエピタキシャル層を構成する元
素と同族中の異なる元素を導入することを特徴とするも
のである。
成長方法は上記目的達成のため、基板上にバッファー層
を堆積し、該バッファー上に第１のヘテロエピタキシャ
ル層を成長し、該第１のヘテロエピタキシャル層を成長
する際の基板温度よりも基板温度を高温にして該第１の
ヘテロエピタキシャル層上に第２のヘテロエピタキシャ
ル層を成長した後、該第２のヘテロエピタキシャル層を
成長する際の基板温度よりも基板温度を低温にして該第
２のヘテロエピタキシャル層上に第３のヘテロエピタキ
シャル層を成長する方法において、該第２のヘテロエピ
タキシャル層を成長する際、該第２のヘテロエピタキシ
ャル層に該第２のヘテロエピタキシャル層を構成する元
素と同族中の異なる元素を導入することを特徴とするも
のである。
【００１０】本発明に係る基板には、主にＳｉで構成さ
れる基板が挙げられ、また、ヘテロエピタキシャル層に
は、ＧａＡｓ、ＧａＰ、ＡｌＡｓ等又はこれらの混晶等
の３−５族化合物半導体で構成される層が挙げられ、ま
た、導入元素には、Ｉｎ等が挙げられる。
れる基板が挙げられ、また、ヘテロエピタキシャル層に
は、ＧａＡｓ、ＧａＰ、ＡｌＡｓ等又はこれらの混晶等
の３−５族化合物半導体で構成される層が挙げられ、ま
た、導入元素には、Ｉｎ等が挙げられる。
【００１１】
【作用】本発明者は、Ｓｉ基板上のＧａＡｓヘテロエピ
タキシャル層表面の結晶欠陥を上記した従来の方法より
も著しく低減するため、思考錯誤を繰り返しつつ各種実
験を行った結果、基板上にバッファー層を堆積し、該バ
ッファー上に第１のヘテロエピタキシャル層を成長し、
該第１のヘテロエピタキシャル層を成長する際の基板温
度よりも基板温度を高温にして該第１のヘテロエピタキ
シャル層上に第２のヘテロエピタキシャル層を成長した
後、該第２のヘテロエピタキシャル層を成長する際の基
板温度よりも基板温度を低温にして該第２のヘテロエピ
タキシャル層上に第３のヘテロエピタキシャル層を成長
する方法において、該第２のヘテロエピタキシャル層を
成長する際、該第２のヘテロエピタキシャル層に該第２
のヘテロエピタキシャル層を構成する元素と同族中の異
なる元素を導入したところ、Ｓｉ基板上のＧａＡｓヘテ
ロエピタキシャル層表面の結晶欠陥を著しく低減させる
ことができた。以下、具体的に図面を用いて説明する。
タキシャル層表面の結晶欠陥を上記した従来の方法より
も著しく低減するため、思考錯誤を繰り返しつつ各種実
験を行った結果、基板上にバッファー層を堆積し、該バ
ッファー上に第１のヘテロエピタキシャル層を成長し、
該第１のヘテロエピタキシャル層を成長する際の基板温
度よりも基板温度を高温にして該第１のヘテロエピタキ
シャル層上に第２のヘテロエピタキシャル層を成長した
後、該第２のヘテロエピタキシャル層を成長する際の基
板温度よりも基板温度を低温にして該第２のヘテロエピ
タキシャル層上に第３のヘテロエピタキシャル層を成長
する方法において、該第２のヘテロエピタキシャル層を
成長する際、該第２のヘテロエピタキシャル層に該第２
のヘテロエピタキシャル層を構成する元素と同族中の異
なる元素を導入したところ、Ｓｉ基板上のＧａＡｓヘテ
ロエピタキシャル層表面の結晶欠陥を著しく低減させる
ことができた。以下、具体的に図面を用いて説明する。
【００１２】図１は本発明の原理説明図である。図１に
おいて、１はＳｉ基板であり、２はＳｉ基板１上に堆積
されたバッファー層であり、３はバッファー層２上にヘ
テロエピタキシャル成長された同族不純無物添加層であ
り、４は同族不純無物添加層３を成長する際の基板温度
よりも基板温度を高温にして同族不純無物添加層３上に
ヘテロエピタキシャル成長された同族不純無物添加高温
成長層であり、５は同族不純無物添加高温成長層４を成
長する際の基板温度よりも基板温度を低温にして同族不
純無物添加高温成長層４上にヘテロエピタキシャル成長
された同族不純無物添加表面層であり、６は結晶欠陥で
ある。
おいて、１はＳｉ基板であり、２はＳｉ基板１上に堆積
されたバッファー層であり、３はバッファー層２上にヘ
テロエピタキシャル成長された同族不純無物添加層であ
り、４は同族不純無物添加層３を成長する際の基板温度
よりも基板温度を高温にして同族不純無物添加層３上に
ヘテロエピタキシャル成長された同族不純無物添加高温
成長層であり、５は同族不純無物添加高温成長層４を成
長する際の基板温度よりも基板温度を低温にして同族不
純無物添加高温成長層４上にヘテロエピタキシャル成長
された同族不純無物添加表面層であり、６は結晶欠陥で
ある。
【００１３】ここでは、高温で成長させる同族不純無物
添加高温成長層４の中間層のみに、０．０５〜５％程度
の母体結晶と同族中の元素で原子半径の異なる元素（以
下同族不純物元素と記す）を添加し、即ち、Ｓｉ基板１
上へＧａＡｓヘテロエピタキシャル層を成長させる場
合、高温で成長させる同族不純無物添加高温成長層４の
みに同族不純物元素としてＩｎを添加する。
添加高温成長層４の中間層のみに、０．０５〜５％程度
の母体結晶と同族中の元素で原子半径の異なる元素（以
下同族不純物元素と記す）を添加し、即ち、Ｓｉ基板１
上へＧａＡｓヘテロエピタキシャル層を成長させる場
合、高温で成長させる同族不純無物添加高温成長層４の
みに同族不純物元素としてＩｎを添加する。
【００１４】さて、表面欠陥の原因は、エピタキシャル
層と基板とのヘテロ界面で発生し、表面まで伝播した結
晶欠陥６のなかで、ある種の転位、積層欠陥及び微小双
晶等の欠陥に原因することが判っている。このため、転
位、積層欠陥及び微小双晶等の欠陥がエピタキシャル層
表面へ伝播するのを妨ぐことができれば、ヘテロエピタ
キシャル層表面の欠陥は減少する。
層と基板とのヘテロ界面で発生し、表面まで伝播した結
晶欠陥６のなかで、ある種の転位、積層欠陥及び微小双
晶等の欠陥に原因することが判っている。このため、転
位、積層欠陥及び微小双晶等の欠陥がエピタキシャル層
表面へ伝播するのを妨ぐことができれば、ヘテロエピタ
キシャル層表面の欠陥は減少する。
【００１５】上述したように、ＧａＡｓヘテロエピタキ
シャル中の一部へＩｎを添加すると、Ｇａの一部がＩｎ
と置き替わる。Ｉｎの原子半径は、Ｇａの原子半径より
大きいので、Ｉｎが添加されたこの同族不純無物添加高
温成長層４の格子定数は、ＧａＡｓ無添加層の格子定数
より平均として増加することになる。これにより、同族
不純無物添加層３とバッファー層２との間、及び同族不
純無物添加層３と同族不純無物添加高温成長層４との間
には、剪断応力が働く。また、上述した積層欠陥は、Ｇ
ａＡｓ結晶のある結晶方向に沿ってのみ伝播し易い性質
があるが、伝播途中に局所的な応力場があると、この伝
播方向が曲げられて伝播し易い方向からずれ、最終的に
伝播が止まる。このため、バッファー層２／同族不純無
物添加層３界面、及び同族不純無物添加層３／同族不純
無物添加高温成長層４界面付近で欠陥の伝播が止まる。
表面欠陥を減らす原理は以上によるものと推定される。
シャル中の一部へＩｎを添加すると、Ｇａの一部がＩｎ
と置き替わる。Ｉｎの原子半径は、Ｇａの原子半径より
大きいので、Ｉｎが添加されたこの同族不純無物添加高
温成長層４の格子定数は、ＧａＡｓ無添加層の格子定数
より平均として増加することになる。これにより、同族
不純無物添加層３とバッファー層２との間、及び同族不
純無物添加層３と同族不純無物添加高温成長層４との間
には、剪断応力が働く。また、上述した積層欠陥は、Ｇ
ａＡｓ結晶のある結晶方向に沿ってのみ伝播し易い性質
があるが、伝播途中に局所的な応力場があると、この伝
播方向が曲げられて伝播し易い方向からずれ、最終的に
伝播が止まる。このため、バッファー層２／同族不純無
物添加層３界面、及び同族不純無物添加層３／同族不純
無物添加高温成長層４界面付近で欠陥の伝播が止まる。
表面欠陥を減らす原理は以上によるものと推定される。
【００１６】一方、ＧａＡｓヘテロエピタキシャル層に
歪を与える（応力場を発生させる）には、原子半径がＧ
ａ又はＡｓと異なる元素であれば、Ｉｎ以外の元素を添
加しても有効であることは容易に類推できる。例えばＡ
ｓと同じＶ族中のＳｂ、Ｐを添加することも有効であ
る。また、Ｇａと同じ３族元素中のＡｌは、Ｇａと原子
半径が同程度であり、少量の添加では効果は少ないが、
多量の添加又は同族不純無物添加層３を厚くすることで
有効となる。
歪を与える（応力場を発生させる）には、原子半径がＧ
ａ又はＡｓと異なる元素であれば、Ｉｎ以外の元素を添
加しても有効であることは容易に類推できる。例えばＡ
ｓと同じＶ族中のＳｂ、Ｐを添加することも有効であ
る。また、Ｇａと同じ３族元素中のＡｌは、Ｇａと原子
半径が同程度であり、少量の添加では効果は少ないが、
多量の添加又は同族不純無物添加層３を厚くすることで
有効となる。
【００１７】しかしながら、３族、５族以外の元素は、
ＧａＡｓヘテロエピタキシャル層中で余計なキャリアを
発生させる原因となるか、又はキャリアを殺す原因とな
るので実用上好ましくない。そこで、同族不純無物添加
高温成長層４には、同族不純無物添加高温成長層４を構
成する元素と同族中の異なる元素を導入すればよい。と
ころで、エピタキシャル層中へ構成元素以外の元素を多
量に添加すると、一般にその結晶性が低下するが、これ
を緩和するには、結晶成長温度を高くすればよい。本発
明によれば、不純物元素を添加する層の成長温度を、他
の層の成長温度より高くすることにより、デバイスを作
製するエピタキシャル表面付近の結晶性及び表面状態を
良好にすることができる。
ＧａＡｓヘテロエピタキシャル層中で余計なキャリアを
発生させる原因となるか、又はキャリアを殺す原因とな
るので実用上好ましくない。そこで、同族不純無物添加
高温成長層４には、同族不純無物添加高温成長層４を構
成する元素と同族中の異なる元素を導入すればよい。と
ころで、エピタキシャル層中へ構成元素以外の元素を多
量に添加すると、一般にその結晶性が低下するが、これ
を緩和するには、結晶成長温度を高くすればよい。本発
明によれば、不純物元素を添加する層の成長温度を、他
の層の成長温度より高くすることにより、デバイスを作
製するエピタキシャル表面付近の結晶性及び表面状態を
良好にすることができる。
【００１８】なお、ＧａＡｓヘテロエピタキシャル層の
表面付近の結晶性をショットキーダイオードを作製し、
その逆方向耐圧（−５Ｖのときのリーク電流値で評価）
により評価したところ、Ｉｎ無添加の場合では、リーク
電流値が４．９×１０-4Ａｃｍ-2となり、Ｉｎ０．１％
添加の場合では、リーク電流値が９．５×１０-5Ａｃｍ
-2となり、Ｉｎ０．５％添加の場合では、リーク電流値
が１．３×１０-5Ａｃｍ-2となり、本発明のＩｎ添加し
た場合では、従来のＩｎ無添加の場合よりも同族不純無
物添加表面層５表面の結晶欠陥を著しく低減することが
でき、リーク電流を著しく低減することができ、素子特
性が著しく向上することができるのが判った。
表面付近の結晶性をショットキーダイオードを作製し、
その逆方向耐圧（−５Ｖのときのリーク電流値で評価）
により評価したところ、Ｉｎ無添加の場合では、リーク
電流値が４．９×１０-4Ａｃｍ-2となり、Ｉｎ０．１％
添加の場合では、リーク電流値が９．５×１０-5Ａｃｍ
-2となり、Ｉｎ０．５％添加の場合では、リーク電流値
が１．３×１０-5Ａｃｍ-2となり、本発明のＩｎ添加し
た場合では、従来のＩｎ無添加の場合よりも同族不純無
物添加表面層５表面の結晶欠陥を著しく低減することが
でき、リーク電流を著しく低減することができ、素子特
性が著しく向上することができるのが判った。
【００１９】
【実施例】図２は本発明の一実施例に則したＳｉ基板上
のＧａＡｓヘテロエピタキシャル層の構造を示す断面図
である。図示例の半導体薄膜成長方法は、ＭＯＣＶＤ法
によりＳｉ基板上にＧａＡｓヘテロエピタキシャル成長
する場合である。本実施例では、まず、反応管中へＨ2
を１２ｓｌｍ（ｓｔａｎｄａｒｄ ｌｉｔｅｒ ｐｅｒ
ｍｉｎｕｔｅｓ）、ＡｓＨ3 を３４ｓｃｃｍ（ｓｔａ
ｎｄａｒｄ ｃｕｂｉｃ ｃｅｎｔｉｍｅｔｅｒ ｐｅ
ｒ ｍｉｎｕｔｅｓ）導き、Ｓｉ基板11を７６Ｔｏｒ
ｒ、１０００℃で１０分間加熱し、以後の工程におい
て、Ｈ 2 流量と反応圧力は変えなかった。次いで、基板
11温度を４００〜５００℃に降温させ、ＡｓＨ3 を２７
０ｓｃｃｍ、ＴＭＧａ（ｔｒｉｍｅｔｈｙｌ−ａｌｌｍ
ｉｎｕｍ）を１．５〜５．０ｓｃｃｍ導入してＧａＡｓ
成長初期層12を５．０〜２０ｎｍ堆積させた。
のＧａＡｓヘテロエピタキシャル層の構造を示す断面図
である。図示例の半導体薄膜成長方法は、ＭＯＣＶＤ法
によりＳｉ基板上にＧａＡｓヘテロエピタキシャル成長
する場合である。本実施例では、まず、反応管中へＨ2
を１２ｓｌｍ（ｓｔａｎｄａｒｄ ｌｉｔｅｒ ｐｅｒ
ｍｉｎｕｔｅｓ）、ＡｓＨ3 を３４ｓｃｃｍ（ｓｔａ
ｎｄａｒｄ ｃｕｂｉｃ ｃｅｎｔｉｍｅｔｅｒ ｐｅ
ｒ ｍｉｎｕｔｅｓ）導き、Ｓｉ基板11を７６Ｔｏｒ
ｒ、１０００℃で１０分間加熱し、以後の工程におい
て、Ｈ 2 流量と反応圧力は変えなかった。次いで、基板
11温度を４００〜５００℃に降温させ、ＡｓＨ3 を２７
０ｓｃｃｍ、ＴＭＧａ（ｔｒｉｍｅｔｈｙｌ−ａｌｌｍ
ｉｎｕｍ）を１．５〜５．０ｓｃｃｍ導入してＧａＡｓ
成長初期層12を５．０〜２０ｎｍ堆積させた。
【００２０】次に、基板11を６００〜６５０℃に加熱
し、ＡｓＨ3 を１３７ｓｃｃｍ、ＴＭＧ（ｔｒｉｍｅｔ
ｈｙｌｇａｌｌｉｕｍ）を２．５ｓｃｃｍ導入してＧａ
Ａｓヘテロエピタキシャル層13を０．５μｍ成長させ
た。そして、基板11温度を７００〜７５０℃とし、前記
ＡｓＨ3 及びＴＭＧａに加え、ＴＭＩ（ｔｒｉｍｅｔｈ
ｙｌｉｎｄｉｕｍ）を０．０１２５〜０．１２５ｓｃｃ
ｍの流量でＩｎ添加ＧａＡｓヘテロエピタキシャル層14
を２．０μｍ成長させた。更に、前記ＧａＡｓヘテロエ
ピタキシャル層13と同様にＧａＡｓヘテロエピタキシャ
ル層15を０．５μ成長させた。
し、ＡｓＨ3 を１３７ｓｃｃｍ、ＴＭＧ（ｔｒｉｍｅｔ
ｈｙｌｇａｌｌｉｕｍ）を２．５ｓｃｃｍ導入してＧａ
Ａｓヘテロエピタキシャル層13を０．５μｍ成長させ
た。そして、基板11温度を７００〜７５０℃とし、前記
ＡｓＨ3 及びＴＭＧａに加え、ＴＭＩ（ｔｒｉｍｅｔｈ
ｙｌｉｎｄｉｕｍ）を０．０１２５〜０．１２５ｓｃｃ
ｍの流量でＩｎ添加ＧａＡｓヘテロエピタキシャル層14
を２．０μｍ成長させた。更に、前記ＧａＡｓヘテロエ
ピタキシャル層13と同様にＧａＡｓヘテロエピタキシャ
ル層15を０．５μ成長させた。
【００２１】従来では、１０5 ｃｍ-2以上の表面欠陥が
ＧａＡｓヘテロエピタキシャル層表面に生じていたが、
本実施例では、ＧａＡｓヘテロエピタキシャル層15表面
に生じる結晶欠陥を１０4 ｃｍ-2以下と著しく低減する
ことができた。なお、本実施例では、Ｓｉ基板１上のヘ
テロエピタキシャル層にＧａＡｓを用いる場合について
説明したが、本発明はこれに限定されるものではなく、
上記実施例と同様な効果は、ＧａＡｓと極めて性質の似
たＧａＰ、ＡｌＡｓ若しくはこれらの混晶、又はＧａＡ
ｓとこれらの混晶においても期待できることは明らかで
ある。
ＧａＡｓヘテロエピタキシャル層表面に生じていたが、
本実施例では、ＧａＡｓヘテロエピタキシャル層15表面
に生じる結晶欠陥を１０4 ｃｍ-2以下と著しく低減する
ことができた。なお、本実施例では、Ｓｉ基板１上のヘ
テロエピタキシャル層にＧａＡｓを用いる場合について
説明したが、本発明はこれに限定されるものではなく、
上記実施例と同様な効果は、ＧａＡｓと極めて性質の似
たＧａＰ、ＡｌＡｓ若しくはこれらの混晶、又はＧａＡ
ｓとこれらの混晶においても期待できることは明らかで
ある。
【００２２】
【発明の効果】本発明によれば、Ｓｉ基板上のＧａＡｓ
ヘテロエピタキシャル層表面の結晶欠陥を著しく低減し
て、素子特性を向上させることができ、高集積化を実現
することができるという効果がある。
ヘテロエピタキシャル層表面の結晶欠陥を著しく低減し
て、素子特性を向上させることができ、高集積化を実現
することができるという効果がある。
【図１】本発明の原理説明図である。
【図２】本発明一実施例に則したＳｉ基板上のＧａＡｓ
ヘテロエピタキシャル層の構造を示す断面図である。
ヘテロエピタキシャル層の構造を示す断面図である。
１、11 Ｓｉ基板 ２ バッファー層 ３ 同族不純無物添加層 ４ 同族不純無物添加高温成長層 ５ 同族不純無物添加表面層 ６ 結晶欠陥 12 ＧａＡｓ成長初期層 13 ＧａＡｓヘテロエピタキシャル層 14 Ｉｎ添加ＧａＡｓヘテロエピタキシャル層 15 ＧａＡｓヘテロエピタキシャル層
Claims (4)
- 【請求項１】 基板（１）上にバッファー層（２）を堆
積し、該バッファー（２）上に第１のヘテロエピタキシ
ャル層（３）を成長し、該第１のヘテロエピタキシャル
層（３）を成長する際の基板温度よりも基板温度を高温
にして該第１のヘテロエピタキシャル層（３）上に第２
のヘテロエピタキシャル層（４）を成長した後、該第２
のヘテロエピタキシャル層（４）を成長する際の基板温
度よりも基板温度を低温にして該第２のヘテロエピタキ
シャル層（４）上に第３のヘテロエピタキシャル層
（５）を成長する方法において、該第２のヘテロエピタ
キシャル層（４）を成長する際、該第２のヘテロエピタ
キシャル層（４）に該第２のヘテロエピタキシャル層
（４）を構成する元素と同族中の異なる元素を導入する
ことを特徴とする半導体薄膜成長方法。 - 【請求項２】 前記ヘテロエピタキシャル層（３〜５）
は、３−５族化合物半導体からなることを特徴とする請
求項１記載の半導体薄膜成長方法。 - 【請求項３】 前記基板（１）は、主にシリコンからな
ることを特徴とする請求項１、２記載の半導体薄膜成長
方法。 - 【請求項４】 前記ヘテロエピタキシャル層（３〜５）
は、ＧａＡｓ、ＧａＰ、ＡｌＡｓ又はこれらの混晶から
なり、前記導入元素は、Ｉｎからなることを特徴とする
請求項１乃至３記載の半導体薄膜成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17579293A JPH0737806A (ja) | 1993-07-16 | 1993-07-16 | 半導体薄膜成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17579293A JPH0737806A (ja) | 1993-07-16 | 1993-07-16 | 半導体薄膜成長方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0737806A true JPH0737806A (ja) | 1995-02-07 |
Family
ID=16002334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17579293A Withdrawn JPH0737806A (ja) | 1993-07-16 | 1993-07-16 | 半導体薄膜成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0737806A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7253833B2 (en) | 2001-11-16 | 2007-08-07 | Autonetworks Technologies, Ltd. | Vehicle periphery visual recognition system, camera and vehicle periphery monitoring apparatus and vehicle periphery monitoring system |
| WO2008123141A1 (ja) * | 2007-03-23 | 2008-10-16 | Asahi Kasei Emd Corporation | 化合物半導体積層体及びその製造方法並びに半導体デバイス |
-
1993
- 1993-07-16 JP JP17579293A patent/JPH0737806A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7253833B2 (en) | 2001-11-16 | 2007-08-07 | Autonetworks Technologies, Ltd. | Vehicle periphery visual recognition system, camera and vehicle periphery monitoring apparatus and vehicle periphery monitoring system |
| WO2008123141A1 (ja) * | 2007-03-23 | 2008-10-16 | Asahi Kasei Emd Corporation | 化合物半導体積層体及びその製造方法並びに半導体デバイス |
| US8461026B2 (en) | 2007-03-23 | 2013-06-11 | Asahi Kasei Emd Corporation | Compound semiconductor lamination, method for manufacturing the same, and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10174439B2 (en) | Nucleation of aluminum nitride on a silicon substrate using an ammonia preflow | |
| JP2795226B2 (ja) | 半導体発光素子及びその製造方法 | |
| JPH01225114A (ja) | 半導体薄膜の製造方法 | |
| US20080102610A1 (en) | Method of controlling stress in gallium nitride films deposited on substrates | |
| JP4449357B2 (ja) | 電界効果トランジスタ用エピタキシャルウェハの製造方法 | |
| JPH0760791B2 (ja) | 化合物半導体基板 | |
| JPH0513342A (ja) | 半導体ダイヤモンド | |
| US20100264424A1 (en) | GaN LAYER CONTAINING MULTILAYER SUBSTRATE, PROCESS FOR PRODUCING SAME, AND DEVICE | |
| JP3369304B2 (ja) | 化合物半導体結晶層の成長方法 | |
| CN213150800U (zh) | 一种具有纳米夹层的氮化铝成核层结构 | |
| JP2845464B2 (ja) | 化合物半導体の成長方法 | |
| JPH0737806A (ja) | 半導体薄膜成長方法 | |
| JP2000150388A (ja) | Ｉｉｉ族窒化物半導体薄膜およびその製造方法 | |
| KR101041659B1 (ko) | 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법 | |
| JP2003192496A (ja) | Ｉｉｉ族窒化物半導体基板およびその製造方法 | |
| JPH04186824A (ja) | 半導体基板およびその製造方法 | |
| JPH0822800B2 (ja) | ▲ｉｉｉ▼―ｖ族化合物半導体薄膜の形成方法 | |
| JP2513126B2 (ja) | ＭＢＥ法によるＳｉ基板上ＣｄＴｅ成長方法 | |
| JP3078927B2 (ja) | 化合物半導体薄膜の成長方法 | |
| JP3107646U (ja) | 化合物半導体エピタキシャルウエハ | |
| RU2750295C1 (ru) | Способ изготовления гетероэпитаксиальных слоев III-N соединений на монокристаллическом кремнии со слоем 3C-SiC | |
| WO2024057698A1 (ja) | 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法 | |
| JP2005045153A (ja) | 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス | |
| JPH0645249A (ja) | ＧａＡｓ層の成長方法 | |
| JP2900946B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001003 |