WO2024057698A1 - 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法 - Google Patents

窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法 Download PDF

Info

Publication number
WO2024057698A1
WO2024057698A1 PCT/JP2023/025789 JP2023025789W WO2024057698A1 WO 2024057698 A1 WO2024057698 A1 WO 2024057698A1 JP 2023025789 W JP2023025789 W JP 2023025789W WO 2024057698 A1 WO2024057698 A1 WO 2024057698A1
Authority
WO
WIPO (PCT)
Prior art keywords
single crystal
silicon substrate
crystal silicon
nitride semiconductor
semiconductor layer
Prior art date
Application number
PCT/JP2023/025789
Other languages
English (en)
French (fr)
Inventor
寿樹 松原
慶太郎 土屋
和徳 萩本
達夫 阿部
剛 大槻
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Publication of WO2024057698A1 publication Critical patent/WO2024057698A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2015—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy

Definitions

  • the present invention relates to a single crystal silicon substrate with a nitride semiconductor layer and a method for manufacturing the single crystal silicon substrate with a nitride semiconductor layer. More specifically, the present invention relates to a single crystal silicon substrate with a nitride semiconductor layer having a large diameter of 200 mm, 300 mm, or more, and a method for manufacturing the single crystal silicon substrate with a nitride semiconductor layer.
  • Nitride semiconductor materials such as GaN
  • GaN can operate at extremely high speeds using a two-dimensional electron gas layer due to self-polarization, so they are useful for high-speed switches, high-frequency devices, power devices, and even LEDs. It is a material that is extremely widely used in light-emitting devices and other devices.
  • nitride semiconductors e.g., GaN
  • nitride semiconductors have been studied for a very long time, and in addition to free-standing substrates, there are also heteroepi methods in which a nitride semiconductor layer is epitaxially grown on a substrate such as sapphire.
  • substrate such as sapphire
  • single crystal silicon substrate with nitride semiconductor layer in which a nitride semiconductor layer is formed on a single crystal silicon substrate, uses highly versatile single crystal silicon (Si) as a substrate, and is inexpensive and silicon (Si). It has high compatibility with device processes and is highly anticipated.
  • Si single crystal silicon
  • a nitride semiconductor layer such as GaN When growing a nitride semiconductor layer such as GaN on a single crystal silicon (Si) substrate, a nitride semiconductor layer such as AlN is usually used as a buffer layer. In this case, a problem occurred in which Al and Ga melted back from the nitride semiconductor layer to the single crystal silicon (Si) substrate, resulting in defects. As a method to prevent this, there is a method of growing SiC on a single-crystal silicon (Si) substrate. A method of growing on a silicon (Si) substrate has been disclosed (see Patent Documents 1 to 4).
  • a problem is deformation and cracking of the single crystal silicon substrate (wafer) due to the difference in linear expansion coefficient between Si and GaN.
  • Growth of GaN requires a high growth temperature of 1000° C. or higher, but during the cooling process from the growth temperature to room temperature, this coefficient of linear expansion has a large effect, causing deformation and cracking. If the problem is only a deformation such as warping, there are still ways to solve the problem.
  • a single crystal silicon substrate (wafer) with a large diameter of 300 mm breaks, there is no solution, and the problem is very large.
  • the present invention has been made to solve the above problems, and uses a Si substrate of normal thickness to reduce warpage and to produce large diameter single crystals with a nitride semiconductor layer, such as 200 mm or 300 mm, without cracking.
  • An object of the present invention is to provide a method for manufacturing a silicon substrate and a single crystal silicon substrate with a nitride semiconductor layer.
  • the present invention has been made to achieve the above object, and includes a single crystal silicon substrate, a 3C-SiC single crystal film epitaxially grown on the single crystal silicon substrate, and a 3C-SiC single crystal film grown on the 3C-SiC single crystal film.
  • a single crystal silicon substrate with a nitride semiconductor layer characterized in that the length (dislocation length) is 1 mm or more, and the density of the dislocations is 10/cm 2 or more.
  • a Si substrate with a normal thickness can be used to reduce warpage and to produce a single crystal silicon substrate with a nitride semiconductor layer of a large diameter such as 200 mm or 300 mm without cracking. It becomes the substrate.
  • the thickness of the 3C-SiC single crystal film can be 50 nm or more and 200 nm or less.
  • the nitride semiconductor layer can have Al x In y Ga 1-xy N (0 ⁇ x+y ⁇ 1) as a main component.
  • a single-crystal silicon substrate having a nitride semiconductor layer that is useful at a large diameter such as 200 mm or 300 mm without warping or cracking can be obtained by using a Si substrate with a normal thickness.
  • the present invention has been made to achieve the above object, and is a method for manufacturing a single crystal silicon substrate with a nitride semiconductor layer, which includes a step of epitaxially growing a 3C-SiC single crystal film on a single crystal silicon substrate.
  • a step of epitaxially growing a nitride semiconductor layer on the 3C-SiC single crystal film, and a step of epitaxially growing a 3C-SiC single crystal film on the single crystal silicon substrate By epitaxially growing the nitride semiconductor layer on the 3C-SiC single crystal film with a thickness of 200 nm or less, dislocations are formed throughout the single crystal silicon substrate and Provided is a method for manufacturing a single crystal silicon substrate with a nitride semiconductor layer, characterized in that the length (dislocation length) of the dislocations when projected on a plane is 1 mm or more, and the density of the dislocations is 10/cm 2 or more. do.
  • a Si substrate with a normal thickness is used to reduce warpage and produce a nitride semiconductor layer with a large diameter such as 200 mm or 300 mm without cracking.
  • a single crystal silicon substrate can be manufactured.
  • a nitride semiconductor with a large diameter such as 200 mm or 300 mm can be manufactured by using a Si substrate with a normal thickness, reducing warpage, and without cracking. This results in a layered single crystal silicon substrate.
  • a Si substrate with a normal thickness is used, and a nitride semiconductor layer with a large diameter such as 200 mm or 300 mm is formed without warping or cracking. It becomes possible to manufacture a single crystal silicon substrate.
  • FIG. 2 is a cross-sectional view showing an example of a single crystal silicon substrate with a nitride semiconductor layer.
  • FIG. 2 is a schematic flow diagram showing an example of a method for manufacturing a single crystal silicon substrate with a nitride semiconductor layer. This is an example of a cross-sectional structure when 3C-SiC is grown. It is an XRT measurement result of Example 1 board
  • a single crystal silicon substrate with a nitride semiconductor layer and a single crystal silicon substrate with a nitride semiconductor layer of a large diameter such as 200 mm or 300 mm are produced using a Si substrate of normal thickness to reduce warpage and have no cracks. There was a need for a manufacturing method.
  • the inventors of the present invention have discovered that a single crystal silicon substrate, a 3C-SiC single crystal film epitaxially grown on the single crystal silicon substrate, and a 3C-SiC single crystal film epitaxially grown on the 3C-SiC single crystal film.
  • the present invention was completed based on the discovery that it is possible to provide a single crystal silicon substrate with a nitride semiconductor layer having a large diameter such as 200 mm or 300 mm without warping or cracking.
  • Patent Document 4 discloses in paragraphs [0030] and [0031] that the thickness of SiC is 2 nm or more and 3.5 ⁇ m.
  • dislocation density there is no description regarding dislocation density.
  • the idea behind using a thick Si substrate in the first place is to absorb stress and prevent deformation, but this method conversely creates dislocations uniformly in the Si substrate to alleviate the deformation of the wafer. This is a completely new concept and method that has never existed before.
  • GaN devices form and utilize a two-dimensional electron gas layer, so they are horizontal type devices with a planar structure of heterojunction field effect transistors (HFETs) that can flow large current densities due to large saturation drift velocity and electron mobility. Since it is a device, there is no problem even if there are many dislocations in the Si substrate as long as there are no dislocations in the GaN layer, as described in Non-Patent Document 1.
  • HFETs heterojunction field effect transistors
  • FIG. 1 is a cross-sectional view showing an example of a single crystal silicon substrate with a nitride semiconductor layer.
  • a single crystal silicon substrate 1 with a nitride semiconductor layer includes a single crystal silicon substrate 10, a SiC single crystal film 11, and a nitride semiconductor layer 31.
  • the diameter and thickness of single crystal silicon substrate 10 are not particularly limited.
  • the diameter can be between 50 mm and 300 mm, or even more. Particularly preferred are those with large diameters such as 200 mm and 300 mm.
  • the thickness is 750 ⁇ m or more and 800 ⁇ m or less, based on the normal thickness of 775 ⁇ m.
  • the plane orientation of single-crystal silicon substrate 10 is not particularly limited.
  • the plane orientation can be (100), (111), or (110).
  • it is preferable that the plane orientation of the single crystal silicon substrate 10 is (111). This is because the (111) substrate has fewer slippery directions (slip surfaces) for dislocations than, for example, the (100) substrate, and is strong against deformation of the wafer.
  • the thickness of the 3C-SiC single crystal film 11 is preferably 50 nm or more and 200 nm or less. If the thickness is 50 nm or more, meltback of Al or Ga during subsequent growth of the GaN or Al x Ga 1-x N (0 ⁇ x ⁇ 1) layer can be sufficiently prevented. Further, if the thickness is 200 nm or less, dislocations can be introduced all over the wafer during the subsequent growth of the GaN or Al x Ga 1-x N (0 ⁇ x ⁇ 1) layer. Further, dislocations caused by 3C-SiC growth do not extend and become susceptible to cracking. The thickness is preferably about 100 nm.
  • the nitride semiconductor layer 31 includes an intermediate layer 12 and a device layer 21.
  • the device layer 21 includes a GaN or Al x Ga 1-x N (0 ⁇ x ⁇ 1) layer 13 and an electron supply layer 14 .
  • the structure of the nitride semiconductor layer 31 is merely an example, and is not limited to this structure.
  • the nitride semiconductor forming the nitride semiconductor layer 31 for example, GaN, AlN, InN, AlGaN, InGaN, AlInN, AlScN, etc. can be used.
  • the nitride semiconductor layer 31 preferably has Al x In y Ga 1-xy N (0 ⁇ x+y ⁇ 1) as a main component.
  • the main component is Al 0.5 In 0.5 N.
  • the thickness of the nitride semiconductor layer 31 is 0.1 to 10 ⁇ m, and can be designed according to the device.
  • the intermediate layer 12 functions as a buffer layer inserted to improve the crystallinity of the device layer 21 and control stress.
  • the intermediate layer 12 is made of a nitride semiconductor. Thereby, the intermediate layer 12 can be manufactured using the same equipment as the device layer 21.
  • the device layer 21 is preferably a crystal with few crystal defects and few impurities such as carbon and oxygen.
  • the device layer 21 is composed of a GaN or Al x Ga 1-x N (0 ⁇ x ⁇ 1) layer 13 and an electron supply layer 14 made of AlGaN formed thereon.
  • GaN or Al x Ga 1-x N (0 ⁇ x ⁇ 1) layer 13 Since the GaN or Al x Ga 1-x N (0 ⁇ x ⁇ 1) layer 13 is a nitride semiconductor, the GaN or Al x Ga 1-x N (0 ⁇ x ⁇ 1) layer 13 is used as an electron supply layer. 14 and the intermediate layer 12 can be manufactured using the same equipment.
  • the electron supply layer 14 Since the electron supply layer 14 is also made of a nitride semiconductor, the electron supply layer 14 can be manufactured using the same equipment as the GaN or Al x Ga 1-x N (0 ⁇ x ⁇ 1) layer 13 and the intermediate layer 12 .
  • dislocations are formed throughout the single-crystal silicon substrate 10, and the length (dislocation length) when the dislocations are projected onto the single-crystal silicon substrate 10 in a plane is 1 mm.
  • the dislocation density is set to 10/cm 2 or more.
  • FIG. 2 is a schematic flow diagram showing an example of a method for manufacturing a single crystal silicon substrate with a nitride semiconductor layer.
  • the method for manufacturing a single crystal silicon substrate 1 with a nitride semiconductor layer according to the embodiment of the present invention includes a step (hereinafter referred to as (first step) and a step (hereinafter referred to as second step) of epitaxially growing a nitride semiconductor layer 31 on the 3C-SiC single crystal film 11.
  • a single crystal silicon substrate 10 is prepared. For example, one with a thickness of 775 ⁇ m and a surface orientation of ⁇ 111> is prepared.
  • a single crystal silicon substrate 10 is placed in a reduced pressure (RP)-CVD apparatus, and the native oxide film on the surface is removed by hydrogen baking (H 2 annealing). If the oxide film remains, SiC nuclei cannot be formed on the single crystal silicon substrate 10.
  • the H 2 annealing at this time is preferably performed at a temperature of 1000° C. or higher and 1200° C. or lower. If the temperature is lower than 1000°C, it will be necessary to take a longer processing time to prevent the natural oxide film from remaining, and if the temperature is higher than 1200°C, there is a concern that slips may occur from the wafer support in the RP-CVD equipment. Yes, it's not good.
  • the pressure and time of H 2 annealing at this time are not particularly limited as long as the natural oxide film can be removed.
  • FIG. 3 shows an example of a cross-sectional structure when a 3C-SiC single crystal film is grown.
  • a carbonizing gas such as propane gas as a raw material gas
  • the temperature is gradually raised from a temperature in the range of 300°C or more and 950°C or less to a temperature in the range of 1000°C or more and less than 1200°C.
  • SiC nuclei are formed on the surface of the single crystal silicon substrate 10, and a 3C-SiC single crystal film 11 is subsequently formed.
  • the temperature increase rate during growth is in the range of 0.5 to 5° C./min. It is preferable to set the rate to about 1° C./min.
  • the temperature of the single crystal silicon substrate is heated to a temperature of 800° C. or higher and lower than 1200° C., and monomethylsilane or trimethylsilane is introduced as a raw material gas for SiC.
  • a 3C-SiC single crystal film 11 is formed.
  • the growth may be stopped after the temperature is raised to a predetermined temperature, or the growth may be continued until a predetermined film thickness is reached. Alternatively, the growth may be stopped when a predetermined film thickness is reached during the temperature rise.
  • the thickness of the 3C-SiC single crystal film 11 at this time is 50 nm or more and 200 nm or less.
  • the thickness is preferably about 100 nm.
  • the second step is a step of forming the nitride semiconductor layer 31 on the 3C-SiC single crystal film 11 by vapor phase growth.
  • the thickness of the 3C-SiC single crystal film 11 is set to 200 nm or less, and by performing the second step, dislocations are formed throughout the single crystal silicon substrate 10 and dislocations are formed in the single crystal silicon substrate 10.
  • the length when projected onto a plane (dislocation length) is 1 mm or more, and the dislocation density is 10/cm 2 or more.
  • Step of introducing into reactor The single crystal silicon substrate 10 on which the 3C-SiC single crystal film 11 has been grown is cleaned with chemicals and introduced into the reactor of the MOVPE apparatus. Next, the inside of the furnace is filled with a high-purity inert gas such as nitrogen to replace the inside of the furnace with the high-purity inert gas.
  • a high-purity inert gas such as nitrogen
  • Step of cleaning the substrate surface in a furnace The single crystal silicon substrate 10 on which the 3C-SiC single crystal film 11 has been grown is heated in a furnace to clean the surface of the substrate. Cleaning is carried out after reducing the pressure in the furnace to 50 mbar.
  • the furnace pressure can be set between 200 mbar and 30 mbar. Cleaning is performed for 10 minutes while hydrogen or nitrogen is supplied into the furnace.
  • the temperature at which the cleaning is performed can be determined between 1000° C. and 1200° C. based on the temperature of the substrate surface, but a clean surface can be obtained by cleaning at 1050° C. in particular.
  • Step of growing the intermediate layer 12 AlN or Al x
  • An intermediate layer 12 made of Ga 1-x N (0 ⁇ x ⁇ 1) is epitaxially grown.
  • growth is performed at a furnace pressure of 50 mbar and a substrate temperature of 1120° C., for example.
  • Trimethylaluminum (TMAl) is used as the Al source
  • trimethylgallium (TMGa) is used as the Ga source
  • ammonia (NH 3 ) is used as the N source.
  • TMAl and TMGa are adjusted so that the Al/Ga ratio taken into the thin film is the set ratio, taking into consideration the material efficiency of the raw material gas. Set the flow rate.
  • AlN is grown at a standard flow rate of TMAl of 0.24 L/min (240 sccm) and a flow rate of NH 3 of 2 L/min (2000 sccm).
  • TMAl 0.24 L/min
  • NH 3 flow rate of 2 L/min
  • hydrogen can be used as a carrier gas for TMAl, TMGa, and NH3 . These conditions are just examples and are not particularly limited.
  • a device layer 21 made of a thin film of nitride semiconductor is fabricated on the intermediate layer 12 by vapor phase growth such as MOVPE or sputtering.
  • the device layer 21 is manufactured at 900° C. to 1350° C. using, for example, the MOVPE method.
  • Step of growing GaN or Al x Ga 1-x N (0 ⁇ x ⁇ 1) layer 13 the raw material Ga and the N source gas are grown at a specified furnace pressure and substrate temperature. By introducing this, a GaN or Al x Ga 1-x N (0 ⁇ x ⁇ 1) layer 13 is epitaxially grown on the intermediate layer 12 . In this step, growth is performed at, for example, a furnace pressure of 200 mbar and a substrate temperature of 1120°C. Trimethyl gallium (TMGa) is used as the Ga source, and ammonia (NH 3 ) is used as the N source.
  • TMGa Trimethyl gallium
  • NH 3 ammonia
  • the raw material TMAl and TMGa are adjusted so that the Al/Ga ratio taken into the thin film is the set ratio, taking into consideration the material efficiency of the raw material gas.
  • Set the flow rate For example, hydrogen can be used as a carrier gas for TMAl, TMGa, and NH3 . These conditions are just examples and are not particularly limited.
  • Step of growing the electron supply layer 14 GaN or Al x Ga 1- An electron supply layer 14 made of Al x Ga 1-x N (0 ⁇ x ⁇ 1) is epitaxially grown on the x N (0 ⁇ x ⁇ 1) layer 13 .
  • growth is performed at, for example, a furnace pressure of 150 mbar and a substrate temperature of 1120°C.
  • Trimethylaluminum (TMAl) was used as the Al source
  • trimethylgallium (TMGa) was used as the Ga source
  • NH 3 ammonia
  • the raw material TMAl and TMGa are adjusted so that the Al/Ga ratio taken into the thin film is the set ratio, taking into consideration the material efficiency of the raw material gas.
  • Set the flow rate For example, hydrogen can be used as a carrier gas for TMAl, TMGa, and NH3 . These conditions are just examples and are not particularly limited.
  • the length (dislocation length) when the dislocations are projected onto the single crystal silicon substrate 10 in a plane is 1 mm or more, and the density of the dislocations can be 10/cm 2 or more.
  • dislocations with a length of 1 mm or more are formed over the entire surface of the Si substrate at a density of 10/cm 2 or more.
  • Example 1 a normal resistance single crystal silicon substrate (resistivity: 10 ⁇ cm, plate thickness 775 ⁇ m) doped with boron (111) having a diameter of 300 mm was prepared. Next, the wafer was placed on a susceptor in the reactor of the RP-CVD apparatus, and H 2 annealing was performed at 1080° C. for 1 minute. Next, after the temperature inside the furnace was lowered to 300°C, trimethylsilane gas was introduced while raising the temperature to 1130°C at a temperature increase rate of 1°C/sec to form a SiC nucleus, followed by a 3C-SiC single crystal film. was formed. The growth pressure at this time was uniformly 100 Torr. After reaching 1130° C., the temperature was maintained for 10 minutes, and a 3C-SiC single crystal film was grown (film thickness: 100 nm).
  • the substrate on which the 3C-SiC single crystal film was grown was introduced into a reactor of an MOCVD apparatus, and the atmosphere was replaced with nitrogen to remove oxygen and moisture in the atmosphere. Subsequently, the pressure inside the furnace was reduced to 50 mbar, the temperature was raised to 1050° C., and the surface layer was cleaned by holding the furnace in a hydrogen atmosphere for 10 minutes.
  • the furnace pressure is maintained at 50 mbar and the substrate temperature is maintained at 1020°C, and trimethylaluminum as an Al source, trimethylgallium as a Ga source, and ammonia as a nitrogen source are added.
  • the furnace pressure was maintained at 200 mbar and the substrate temperature was maintained at 1120° C., trimethyl gallium and ammonia were introduced into the furnace, and a 900 nm thick GaN film was formed.
  • Example 1 A substrate was produced.
  • FIG. 4 shows the XRT measurement results of the Example 1 substrate. From FIG. 4, dislocations are formed throughout the single crystal silicon substrate, the length (dislocation length) when projected onto the single crystal silicon substrate in a plane is 1 mm or more, and the density of the dislocations is 10/1 mm. cm 2 or more.
  • Comparative Example 1 substrate was produced in the same manner as in Example 1, except that the thickness of the single crystal silicon substrate was set to 1.5 mm and GaN was grown without growing 3C-SiC. That is, a Comparative Example 1 substrate consisting of a single crystal silicon substrate (1.5 mm)/AlN (180 nm)/AlGaN (580 nm)/GaN (900 nm)/Al 0.25 Ga 0.75 N (25 nm) was fabricated.
  • FIG. 5 shows the XRT measurement results of Comparative Example 1 substrate. From FIG. 5, it was found that the wafer was cracked and dislocations were specifically generated in the portion of the single crystal silicon substrate that abuts the device susceptor portion.
  • Comparative Example 2 substrate was produced in the same manner as in Example 1, except that the thickness of the single crystal silicon substrate was set to 1.5 mm, 3C-SiC was grown to 300 nm, and GaN was grown.
  • 3C-SiC single crystal film 300 nm
  • AlN 180 nm
  • AlGaN 900 nm
  • Al 0.25 Ga 0.75 N 25 nm
  • FIG. 6 shows the XRT measurement results of Comparative Example 2 substrate. From FIG. 6, it was found that the wafer was cracked and dislocations were specifically generated in the portion of the single crystal silicon substrate that abuts the device susceptor portion.
  • Comparative example 3 substrate was produced in the same manner as in Example 1 except that GaN was grown without growing 3C-SiC. That is, a comparative example 3 substrate consisting of a single crystal silicon substrate (775 ⁇ m)/AlN (180 nm)/AlGaN (580 nm)/GaN (900 nm)/Al 0.25 Ga 0.75 N (25 nm) was produced. The wafer was damaged during the GaN process.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本発明は、単結晶シリコン基板と、前記単結晶シリコン基板上にエピタキシャル成長させた３Ｃ－ＳｉＣ単結晶膜と、前記３Ｃ－ＳｉＣ単結晶膜上にエピタキシャル成長させた窒化物半導体層とを有する窒化物半導体層付き単結晶シリコン基板であって、前記単結晶シリコン基板全体に転位が形成されており、前記単結晶シリコン基板に前記転位を平面投影したときの長さ（転位長）が１ｍｍ以上であり、前記転位の密度が１０／ｃｍ２以上のものであることを特徴とする窒化物半導体層付き単結晶シリコン基板である。これにより通常厚のＳｉ基板を使用して反りの低減や特に割れのない２００ｍｍや３００ｍｍのような大直径の窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法が提供される。

Description

窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法
　本発明は、窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法に関する。より詳しくは２００ｍｍや３００ｍｍないしはそれ以上の大直径の窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法に関する。
　窒化物半導体の材料、例えば、ＧａＮは、自己分極により２次元電子ガス層によって、非常に高速動作が可能であるために、高速スイッチや高周波デバイス、さらには、パワーデバイスはもとより、ＬＥＤのような発光デバイスなどで、非常に幅広く使用される材料である。
　このような背景から、窒化物半導体（例えば、ＧａＮ）は非常に古くから研究されており、自立基板以外に、サファイアなどの基板の上に窒化物半導体層をエピ成長させるヘテロエピなどがある。この中でも、単結晶シリコン基板に窒化物半導体層を形成した「窒化物半導体層付き単結晶シリコン基板」は、汎用性の高い単結晶シリコン（Ｓｉ）を基板として利用し、安価かつシリコン（Ｓｉ）デバイスプロセスとの親和性も高く、非常に期待されている。このような特徴を生かすために、３００ｍｍの大直径の単結晶シリコン（Ｓｉ）基板上へ窒化物半導体層を成長させる研究が非常に魅力的であり、精力的に研究されている。
　単結晶シリコン（Ｓｉ）基板上にＧａＮのような窒化物半導体層を成長させる場合に、通常、ＡｌＮのような窒化物半導体層をバッファ層として使用する。そして、この場合、ＡｌやＧａが窒化物半導体層から単結晶シリコン（Ｓｉ）基板へメルトバックして欠陥となる問題が発生した。これを防止する方法として、ＳｉＣを単結晶シリコン（Ｓｉ）基板上に成長させる方法、特に、単結晶シリコン（Ｓｉ）基板上での成長のしやすさを考慮して、３Ｃ－ＳｉＣを単結晶シリコン（Ｓｉ）基板上に成長させる方法が開示されている（特許文献１～４参照）。
　また、大直径の窒化物半導体層付き単結晶シリコン基板を製造するにあたり、問題となるのがＳｉとＧａＮの線膨張係数の違いに起因する単結晶シリコン基板（ウェーハ）の変形および割れである。ＧａＮの成長には１０００℃以上の高温の成長温度を必要とするが、その成長温度から室温まで冷却する冷却過程において、この線膨張係数が大きく影響し、変形および割れを生じさせた。反りのような変形だけであればまだ解決の方法がある。しかし、３００ｍｍの大直径の単結晶シリコン基板（ウェーハ）が割れてしまうと解決の方法はなく、問題は非常に大きい。
　また、窒化物半導体層を成長させて形成した直後は割れがなくても、単結晶シリコン基板（ウェーハ）の輸送中のストレスや、単結晶シリコン基板（ウェーハ）をステージにチャックなどを繰り返すなどのデバイス作製工程中のストレスで破損してしまい、歩留まりよくデバイスを作製することができない問題を発生させる場合もある。また、ウェーハの破損により、プロセス機器の汚染や破損など、単にウェーハだけの問題にとどまらない。
　この反りや割れの問題に対しては、Ｓｉ基板を１ｍｍ厚ないしは１．５ｍｍ厚としたものが知られている。厚くすることで、反りや割れを確かに緩和することが可能であるが、ウェーハが厚くなったことで、デバイスプロセスに投入できない問題や、最終的にＳｉ基板を研削・研磨して薄膜化することによるカーフロスの問題などがあり、根本的な解決には至らない。
特許第５６９３９４６号公報 特許第６４５０２８２号公報 特許第６７８１０９５号公報 特許第６２６６４９０号公報
ＴＩ　Ｔｅｃｈｎｉｃａｌ　Ｗｈｉｔｅ　Ｐａｐｅｒ，"Ａｃｈｉｅｖｉｎｇ　ＧａＮ　Ｐｒｏｄｕｃｔｓ　ｗｉｔｈ　Ｌｉｆｅｔｉｍｅ　Ｒｅｌｉａｂｉｌｉｙ"（２０２１）．
　本発明は、上記問題を解決するためになされたものであり、通常厚のＳｉ基板を使用して反りの低減や特に割れのない２００ｍｍや３００ｍｍのような大直径の窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法を提供することを目的とする。
　本発明は、上記目的を達成するためになされたものであり、単結晶シリコン基板と、前記単結晶シリコン基板上にエピタキシャル成長させた３Ｃ－ＳｉＣ単結晶膜と、前記３Ｃ－ＳｉＣ単結晶膜上にエピタキシャル成長させた窒化物半導体層とを有する窒化物半導体層付き単結晶シリコン基板であって、前記単結晶シリコン基板全体に転位が形成されており、前記単結晶シリコン基板に前記転位を平面投影したときの長さ（転位長）が１ｍｍ以上であり、前記転位の密度が１０／ｃｍ２以上のものであることを特徴とする窒化物半導体層付き単結晶シリコン基板を提供する。
　このような窒化物半導体層付き単結晶シリコン基板によれば、通常厚のＳｉ基板を使用して反りの低減や特に割れのない２００ｍｍや３００ｍｍのような大直径の窒化物半導体層付き単結晶シリコン基板となる。
　このとき、前記３Ｃ－ＳｉＣ単結晶膜の厚さが、５０ｎｍ以上２００ｎｍ以下のものとすることができる。
　これにより、より確実に、通常厚のＳｉ基板を使用して反りの低減や特に割れのない２００ｍｍや３００ｍｍのような大直径の窒化物半導体層付き単結晶シリコン基板となり、また、ＡｌやＧａのメルトバックを十分に防ぐことができるものとなる。
　このとき、前記窒化物半導体層が、ＡｌｘＩｎｙＧａ１－ｘ－ｙＮ（０≦ｘ＋ｙ≦１）を主成分とすることができる。
　これにより、通常厚のＳｉ基板を使用して反りの低減や特に割れのない２００ｍｍや３００ｍｍのような大直径で有用な窒化物半導体層を有する単結晶シリコン基板となる。
　本発明は、上記目的を達成するためになされたものであり、窒化物半導体層付き単結晶シリコン基板の製造方法であって、単結晶シリコン基板上に３Ｃ－ＳｉＣ単結晶膜をエピタキシャル成長させる工程と、前記３Ｃ－ＳｉＣ単結晶膜上に窒化物半導体層をエピタキシャル成長させる工程とを有し、前記単結晶シリコン基板上に３Ｃ－ＳｉＣ単結晶膜をエピタキシャル成長させる工程で、前記３Ｃ－ＳｉＣ単結晶膜の厚さを、２００ｎｍ以下とし、前記３Ｃ－ＳｉＣ単結晶膜上に前記窒化物半導体層をエピタキシャル成長させる工程を実施することにより、前記単結晶シリコン基板全体に転位を形成し、前記単結晶シリコン基板に前記転位を平面投影したときの長さ（転位長）を１ｍｍ以上とし、前記転位の密度を１０／ｃｍ２以上とすることを特徴とする窒化物半導体層付き単結晶シリコン基板の製造方法を提供する。
　このような窒化物半導体層付き単結晶シリコン基板の製造方法によれば、通常厚のＳｉ基板を使用して反りの低減や特に割れのない２００ｍｍや３００ｍｍのような大直径の窒化物半導体層付き単結晶シリコン基板を製造することができる。
　以上のように、本発明の窒化物半導体層付き単結晶シリコン基板によれば、通常厚のＳｉ基板を使用して反りの低減や特に割れのない２００ｍｍや３００ｍｍのような大直径の窒化物半導体層付き単結晶シリコン基板となる。
　本発明の窒化物半導体層付き単結晶シリコン基板の製造方法によれば、通常厚のＳｉ基板を使用して反りの低減や特に割れのない２００ｍｍや３００ｍｍのような大直径の窒化物半導体層付き単結晶シリコン基板を製造することが可能となる。
窒化物半導体層付き単結晶シリコン基板の一例を示す断面図である。 窒化物半導体層付き単結晶シリコン基板の製造方法の一例を示すフロー概略図である。 ３Ｃ－ＳｉＣを成長させたときの断面構造の一例である。 実施例１基板のＸＲＴ測定結果である。 比較例１基板のＸＲＴ測定結果である。 比較例２基板のＸＲＴ測定結果である。
　以下、本発明を詳細に説明するが、本発明はこれらに限定されるものではない。
　上述のように、通常厚のＳｉ基板を使用して反りの低減や特に割れのない２００ｍｍや３００ｍｍのような大直径の窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法が求められていた。
　本発明者らは、上記課題について鋭意検討を重ねた結果、単結晶シリコン基板と、前記単結晶シリコン基板上にエピタキシャル成長させた３Ｃ－ＳｉＣ単結晶膜と、前記３Ｃ－ＳｉＣ単結晶膜上にエピタキシャル成長させた窒化物半導体層とを有する窒化物半導体層付き単結晶シリコン基板であって、前記単結晶シリコン基板全体に転位が形成されており、前記単結晶シリコン基板に前記転位を平面投影したときの長さ（転位長）が１ｍｍ以上であり、前記転位の密度が１０／ｃｍ２以上であるものであることを特徴とする窒化物半導体層付き単結晶シリコン基板により、通常厚のＳｉ基板を使用して反りの低減や特に割れのない２００ｍｍや３００ｍｍのような大直径の窒化物半導体層付き単結晶シリコン基板を提供できることを見出し、本発明を完成した。
　Ｓｉ基板上にＳｉＣを成長させる構造は特許文献１～４にすでに開示されており、特に特許文献４では、段落［００３０］、［００３１］にＳｉＣの厚さが２ｎｍ以上３．５μｍと開示されているが、転位密度に関しての記述はない。また、そもそも厚いＳｉ基板を利用するのは、Ｓｉ基板で応力を受け止め変形しないようにするという思想であるが、本法は逆にＳｉ基板に均一に転位を入れることで、ウェーハの変形を緩和する方法であり、従来にはない全く新しい構想・方法である。
　ＧａＮデバイスは、２次元電子ガス層を形成・利用するので大きな飽和ドリフト速度と電子移動度により、大きな電流密度を流せるヘテロ接合電界効果トランジスタ（ＨＦＥＴ：Ｈｅｔｅｒｏ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）の平面的な構造の横型デバイスであることから、非特許文献１にあるように、Ｓｉ基板に多数の転位が存在してもＧａＮ層に転位がなければ、問題はない。
　以下、本発明の実施形態に係る窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法について説明する。
（窒化物半導体層付き単結晶シリコン基板）
　図１は、窒化物半導体層付き単結晶シリコン基板の一例を示す断面図である。
　図１に示すように、窒化物半導体層付き単結晶シリコン基板１は、単結晶シリコン基板１０と、ＳｉＣ単結晶膜１１と、窒化物半導体層３１とを有する。
（単結晶シリコン基板）
　単結晶シリコン基板１０の直径及び厚さは特に限定されない。
　例えば、直径は５０ｍｍ～３００ｍｍ、あるいはそれ以上とすることができる。特に、２００ｍｍ、３００ｍｍといった大直径のものが好ましい。厚さは、通常の厚さである７７５μｍを基準として、７５０μｍ以上８００μｍ以下とする。７５０μｍ以上８００μｍ以下の単結晶シリコン基板１０を利用することにより、特別な加工を必要とせず、また窒化物半導体層付き単結晶シリコン基板１を用いたデバイスプロセスについても厚さが異なるウェーハを投入する際に懸念される、厚いウェーハを投入したことによる各種不具合を懸念する必要がなくなる。
　単結晶シリコン基板１０の面方位は特に限定されない。
　例えば、面方位は（１００）、（１１１）、（１１０）の何れかとすることができる。特に、単結晶シリコン基板１０の面方位は（１１１）とすることが好ましい。（１１１）基板は、例えば（１００）基板と比較して転位の滑りやすい方向（すべり面）が少なく、ウェーハの変形に対して強度があるからである。
（３Ｃ－ＳｉＣ単結晶膜）
　３Ｃ－ＳｉＣ単結晶膜１１の厚さは５０ｎｍ以上２００ｎｍ以下とするのが好ましい。５０ｎｍ以上であれば、この後のＧａＮ又はＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）層成長時のＡｌやＧａのメルトバックを十分に防ぐことができる。また、２００ｎｍ以下であれば、この後のＧａＮ又はＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）層成長時にウェーハ全面に転位を入れることができる。また、３Ｃ－ＳｉＣ成長による転位が伸展してしまい、割れやすくなるようなこともない。１００ｎｍ程度とすることが好ましい。
（窒化物半導体層３１）
　窒化物半導体層３１は、中間層１２、デバイス層２１を有する。
　デバイス層２１は、ＧａＮ又はＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）層１３、電子供給層１４を有する。
　窒化物半導体層３１の構造はあくまで例示であり、この構造に限定されるものではない。
　窒化物半導体層３１を構成する窒化物半導体は、例えばＧａＮ、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＮ、ＡｌＳｃＮなどを用いることができる。
　窒化物半導体層３１は、ＡｌｘＩｎｙＧａ１－ｘ－ｙＮ（０≦ｘ＋ｙ≦１）を主成分とすることが好ましい。例えばｘ＝０、ｙ＝０のときのＧａＮ、ｘ＝１、ｙ＝０のときのＡｌＮ、ｘ＝０、ｙ＝１のときのＩｎＮ、ｘ＝０．５、ｙ＝０．５のときのＡｌ０．５Ｉｎ０．５Ｎを主成分とする。
　窒化物半導体層３１の厚さは０．１～１０μｍで、デバイスに合わせて設計することができる。
（中間層１２）
　中間層１２は、デバイス層２１の結晶性改善や応力の制御のために挿入される緩衝層として働く。
　中間層１２は、窒化物半導体で作製する。これにより、中間層１２をデバイス層２１と同一の設備で作製できる。
（デバイス層２１）
　デバイス層２１は、デバイス特性の向上のため、結晶欠陥が少なく、炭素や酸素などの不純物が少ない結晶が望ましい。
　高移動度トランジスタ（ＨＥＭＴ）構造は、デバイス層２１をＧａＮ又はＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）層１３とその上に形成するＡｌＧａＮからなる電子供給層１４で構成する。
（ＧａＮ又はＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）層１３）
　ＧａＮ又はＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）層１３は、窒化物半導体であるので、ＧａＮ又はＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）層１３を、電子供給層１４及び中間層１２と同一の設備で作製できる。
（電子供給層１４）
　電子供給層１４も、窒化物半導体であるので、電子供給層１４を、ＧａＮ又はＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）層１３及び中間層１２と同一の設備で作製できる。
　以上の構成を有する窒化物半導体層付き単結晶シリコン基板１は、単結晶シリコン基板１０全体に転位を形成し、単結晶シリコン基板１０に転位を平面投影したときの長さ（転位長）を１ｍｍ以上とし、転位の密度を１０／ｃｍ２以上とするものとなる。
　Ｓｉ基板の全面に長さが１ｍｍ以上の転位を１０／ｃｍ２以上の密度で形成するように、転位を高密度で形成することで、ＧａＮとＳｉの線膨張係数の違いによるウェーハの反りを低減することが可能になる。
　ＧａＮデバイスは、２次元電子ガス層を形成・利用するので大きな飽和ドリフト速度と電子移動度により、大きな電流密度を流せるヘテロ接合電界効果トランジスタ（ＨＦＥＴ：Ｈｅｔｅｒｏ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）の平面的な構造の横型デバイスであることから、非特許文献１にあるように、Ｓｉ基板に多数の転位が存在してもＧａＮ層に転位がなければ、問題はない。
　これにより、通常厚のＳｉ基板を使用して反りの低減や特に割れのない２００ｍｍや３００ｍｍのような大直径の窒化物半導体層付き単結晶シリコン基板を提供できるものとなる。
　なお転位長の上限は特に限定しないが、例えば４０ｍｍ以下である。また転位密度の上限も特に限定しないが、例えば５０／ｃｍ２以下である。
（窒化物半導体層付き単結晶シリコン基板の製造方法）
　図２は、窒化物半導体層付き単結晶シリコン基板の製造方法の一例を示すフロー概略図である。
　図２に示すように、本発明の実施形態に係る窒化物半導体層付き単結晶シリコン基板１の製造方法は、単結晶シリコン基板１０上に３Ｃ－ＳｉＣ単結晶膜１１をエピタキシャル成長させる工程（以下、第１工程）と、３Ｃ－ＳｉＣ単結晶膜１１上に窒化物半導体層３１をエピタキシャル成長させる工程（以下、第２工程）とを有する。
（第１工程）
（単結晶シリコン基板準備）
　まず、単結晶シリコン基板１０を準備する。
　例えば、厚さ７７５μｍ、面方位＜１１１＞のものを準備する。
（酸化膜除去）
　減圧（ＲＰ）－ＣＶＤ装置に、単結晶シリコン基板１０を配置し、表面の自然酸化膜を水素ベイク（Ｈ２アニール）により除去する。
　酸化膜が残っていると、単結晶シリコン基板１０上にＳｉＣの核形成が出来なくなってしまう。
　この時のＨ２アニールは、温度が１０００℃以上１２００℃以下の条件とすることが好ましい。温度が１０００℃より低いと自然酸化膜の残留を防ぐために処理時間を長時間にする必要があり、また１２００℃よりも高温ではＲＰ－ＣＶＤ装置のウェーハ支持を起点としたスリップの発生の懸念があり好ましくない。このときのＨ２アニールの圧力や時間は自然酸化膜が除去できればよく、特に制約はない。　
（ＳｉＣの核形成及び３Ｃ－ＳｉＣ単結晶膜形成）
　図３は、３Ｃ－ＳｉＣ単結晶膜を成長させたときの断面構造の一例である。
　原料ガスとしてプロパンガスのような炭化ガスを導入しながら、３００℃以上９５０℃以下の範囲の温度から１０００℃以上１２００℃未満の範囲の温度まで徐々に昇温させる。これにより、単結晶シリコン基板１０の表面にＳｉＣの核形成及びそれに続いて３Ｃ－ＳｉＣ単結晶膜１１の形成を行う。
　成長時の昇温レートは０．５から５℃／ｍｉｎの範囲とする。１℃／ｍｉｎ程度とすることが好ましい。
　次に、３Ｃ－ＳｉＣ単結晶膜の形成工程として単結晶シリコン基板温度を８００℃以上１２００℃未満の温度まで加熱して、ＳｉＣの原料ガスとしてモノメチルシランないしはトリメチルシランを導入する。これにより、３Ｃ－ＳｉＣ単結晶膜１１の形成を行う。
　このとき、所定の温度まで昇温したのちに、そこで成長を止めてもよいし、所定の膜厚になるまで成長を継続させてもよい。あるいは、昇温の途中で所定の膜厚に達したら、そこで成長を止めても構わない。温度を変化させながら成長することで、成長モードを連続的に変化させながら成長させることで成膜速度を徐々に高速化させることが可能になる。
　このときの３Ｃ－ＳｉＣ単結晶膜１１の厚さは５０ｎｍ以上２００ｎｍ以下とする。５０ｎｍ以上とすることで、この後のＧａＮ又はＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）層成長時のＡｌやＧａのメルトバックを十分に防ぐことができる。また、２００ｎｍ以下とすることで、この後のＧａＮ又はＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）層成長時にウェーハ全面に転位を入れることができる。また、３Ｃ－ＳｉＣ成長による転位が伸展してしまい、割れやすくなることもない。１００ｎｍ程度とすることが好ましい。
（第２工程）
　第２工程は、窒化物半導体層３１を３Ｃ－ＳｉＣ単結晶膜１１上に気相成長で作製する工程である。
　第１工程で、３Ｃ－ＳｉＣ単結晶膜１１の厚さを、２００ｎｍ以下とし、第２工程を実施することにより、単結晶シリコン基板１０の全体に転位を形成し、単結晶シリコン基板１０に転位を平面投影したときの長さ（転位長）を１ｍｍ以上とし、転位の密度を１０／ｃｍ２以上とする。
　以下に、本発明の実施に好適な窒化物半導体層３１の成長方法を示す。
［１］反応炉への導入する工程
　３Ｃ－ＳｉＣ単結晶膜１１を成長させた単結晶シリコン基板１０を、薬品によりクリーニングし、ＭＯＶＰＥ装置の反応炉内に導入する。
　次に、窒素などの高純度不活性ガスで炉内を満たして、炉内を高純度不活性ガスで置換する。
［２］基板表面を炉内でクリーニングする工程
　３Ｃ－ＳｉＣ単結晶膜１１を成長させた単結晶シリコン基板１０を炉内で加熱して、当該基板の表面をクリーニングする。
　炉内の圧力を５０ｍｂａｒに減圧した後にクリーニングを実施する。
　炉内圧力は２００ｍｂａｒから３０ｍｂａｒの間で決めることができる。
　炉内に、水素あるいは窒素を供給した状態で１０分間クリーニングを行う。
　クリーニングを行う温度は、基板表面の温度で１０００℃から１２００℃の間で決めることができるが、特に１０５０℃でクリーニングを行うことで清浄な表面を得ることができる。
［３］中間層１２を成長させる工程
　この工程では、規定の炉内圧力および基板温度において、原料であるＡｌ、Ｇａ、Ｎ源となるガスを導入することによって、基板上に、ＡｌＮあるいはＡｌｘＧａ１－ｘＮ（０≦ｘ＜１）からなる中間層１２をエピタキシャル成長させる。
　この工程では、例えば炉内圧力５０ｍｂａｒ、基板温度１１２０℃で成長を行う。
　Ａｌ源としてはトリメチルアルミニウム（ＴＭＡｌ）、Ｇａ源としてはトリメチルガリウム（ＴＭＧａ）、Ｎ源としてはアンモニア（ＮＨ３）を用いる。また、所望のＡｌ組成の混晶を得るために、原料ガスの材料効率を考慮して、薄膜中に取り込まれるＡｌ／Ｇａ比が設定している比率になるように、原料のＴＭＡｌ、ＴＭＧａの流量を設定する。
　この工程では、ＴＭＡｌの流量を標準状態で０．２４Ｌ／ｍｉｎ（２４０ｓｃｃｍ）、ＮＨ３の流量は２Ｌ／ｍｉｎ（２０００ｓｃｃｍ）でＡｌＮの成長を行う。ＴＭＡｌ、ＴＭＧａ、ＮＨ３のキャリアガスは、例えば水素を使用することができる。これらの条件は一例であり、特に限定されるものではない。
　中間層１２上に、ＭＯＶＰＥ法やスパッタリングなどの気相成長で、窒化物半導体の薄膜からなるデバイス層２１を作製する。デバイス層２１は、例えばＭＯＶＰＥ法を用いて９００℃～１３５０℃で作製する。
［４］ＧａＮ又はＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）層１３を成長させる工程
　この工程では、規定の炉内圧力および基板温度において、原料であるＧａ、Ｎ源となるガスを導入することによって、中間層１２上に、ＧａＮ又はＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）層１３をエピタキシャル成長させる。
　この工程では、例えば炉内圧力は２００ｍｂａｒ、基板温度１１２０℃で成長を行う。
　Ｇａ源としてはトリメチルガリウム（ＴＭＧａ）、Ｎ源としてはアンモニア（ＮＨ３）を用いる。また、所望のＡｌ組成の混晶を得るために、原料ガスの材料効率を考慮して、薄膜中に取り込まれるＡｌ／Ｇａ比が設定している比率になるように、原料のＴＭＡｌ、ＴＭＧａの流量を設定する。ＴＭＡｌ、ＴＭＧａ、ＮＨ３のキャリアガスは、例えば水素を使用することができる。これらの条件は一例であり、特に限定されるものではない。
［５］電子供給層１４を成長させる工程
　この工程では、規定の炉内圧力および基板温度において、原料であるＡｌ、Ｇａ、Ｎ源となるガスを導入することによって、ＧａＮ又はＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）層１３上に、ＡｌｘＧａ１－ｘＮ（０＜ｘ≦１）からなる電子供給層１４をエピタキシャル成長させる。
　この工程では、例えば炉内圧力は１５０ｍｂａｒ、基板温度１１２０℃で成長を行う。
　Ａｌ源としてはトリメチルアルミニウム（ＴＭＡｌ）、Ｇａ源としてはトリメチルガリウム（ＴＭＧａ）、Ｎ源としてはアンモニア（ＮＨ３）を用いた。また、所望のＡｌ組成の混晶を得るために、原料ガスの材料効率を考慮して、薄膜中に取り込まれるＡｌ／Ｇａ比が設定している比率になるように、原料のＴＭＡｌ、ＴＭＧａの流量を設定する。ＴＭＡｌ、ＴＭＧａ、ＮＨ３のキャリアガスは例えば水素を使用することができる。これらの条件は一例であり、特に限定されるものではない。
　以上の工程により、割れなく、単結晶シリコン基板１０の全体に転位を発生させることが可能である。また、単結晶シリコン基板１０に転位を平面投影したときの長さ（転位長）が１ｍｍ以上であり、前記転位の密度が１０／ｃｍ２以上のものにできる。
　３Ｃ－ＳｉＣ単結晶膜を厚さ２００ｎｍ以下として形成する工程のあとに、ＡｌＮ、ＧａＮの成長を行うと、このＳｉ基板の全面に長さが１ｍｍ以上の転位を１０／ｃｍ２以上の密度で形成することができ、このように転位を高密度で形成することで、ＧａＮとＳｉの線膨張係数の違いによるウェーハの反りを低減することが可能になる。
　以下、実施例を挙げて本発明について具体的に説明するが、これは本発明を限定するものではない。
（実施例１）
　まず、直径３００ｍｍ（１１１）ボロンドープの通常抵抗の単結晶シリコン基板（抵抗率：１０Ω・ｃｍ、板厚７７５μｍ）を準備した。
　次に、ＲＰ－ＣＶＤ装置の反応炉内のサセプター上にウェーハを配置し、１０８０℃で１分間のＨ２アニールを行った。
　続いて、炉内温度を３００℃まで降温させた後、昇温レート１℃／ｓｅｃで１１３０℃まで昇温させながらトリメチルシランガスを導入してＳｉＣの核形成工程とそれに続く３Ｃ－ＳｉＣ単結晶膜の形成を行った。この時の成長圧力は一律１００Ｔｏｒｒとした。１１３０℃まで到達後１０ｍｉｎ保持し、３Ｃ－ＳｉＣ単結晶膜の成長を行った（膜厚：１００ｎｍ）。
　次に、３Ｃ－ＳｉＣ単結晶膜の成長を行った基板をＭＯＣＶＤ装置の反応炉内に導入し、窒素で置換を行い、大気中の酸素や水分を除去した。
　続いて炉内を５０ｍｂａｒに減圧した後、１０５０℃まで昇温し、水素雰囲気で１０分間保持することで表層のクリーニングを行った。
　次に、緩衝層となる中間層を成膜するため、炉内圧力を５０ｍｂａｒ、基板温度を１０２０℃に保持し、Ａｌ源となるトリメチルアルミニウムとＧａ源となるトリメチルガリウム、窒素源となるアンモニアを炉内に導入して、ＡｌＮを１８０ｎｍ、ＡｌＧａＮを５８０ｎｍ成膜した。
　次に、窒化ガリウム層を成長するため炉内圧力を２００ｍｂａｒ、基板温度１１２０℃に保持して、トリメチルガリウムとアンモニアを炉内に導入し、ＧａＮを９００ｎｍ成膜した。
　続いて、電荷供給層となるＡｌＧａＮを成長させた。具体的には、炉内圧力２００ｍｂａｒ、基板温度１１２０℃で、Ａｌ０．２５Ｇａ０．７５Ｎを２５ｎｍ成長させた。
　以上により、単結晶シリコン基板（７７５μｍ）／３Ｃ－ＳｉＣ単結晶膜（１００ｎｍ）／ＡｌＮ（１８０ｎｍ）／ＡｌＧａＮ（５８０ｎｍ）／ＧａＮ（９００ｎｍ）／Ａｌ０．２５Ｇａ０．７５Ｎ（２５ｎｍ）からなる実施例１基板を作製した。
　図４は、実施例１基板のＸＲＴ測定結果である。
　図４から、単結晶シリコン基板全体に転位が形成されており、前記単結晶シリコン基板に前記転位を平面投影したときの長さ（転位長）が１ｍｍ以上であり、前記転位の密度が１０／ｃｍ２以上であることが分かった。
（比較例１）
　単結晶シリコン基板の厚さを１．５ｍｍに設定し、３Ｃ－ＳｉＣを成長せずに、ＧａＮ成長を行った他は実施例１と同様にして、比較例１基板を作製した。
　つまり、単結晶シリコン基板（１．５ｍｍ）／ＡｌＮ（１８０ｎｍ）／ＡｌＧａＮ（５８０ｎｍ）／ＧａＮ（９００ｎｍ）／Ａｌ０．２５Ｇａ０．７５Ｎ（２５ｎｍ）からなる比較例１基板を作製した。
　図５は、比較例１基板のＸＲＴ測定結果である。
　図５から、ウェーハが割れており、また、単結晶シリコン基板の装置サセプター部に当接する部分に特異的に転位が発生していることが分かった。
（比較例２）
　単結晶シリコン基板の厚さを１．５ｍｍに設定し、３Ｃ－ＳｉＣを３００ｎｍ成長させて、ＧａＮ成長を行った他は実施例１と同様にして、比較例２基板を作製した。
　つまり、単結晶シリコン基板（１．５ｍｍ）／３Ｃ－ＳｉＣ単結晶膜（３００ｎｍ）／ＡｌＮ（１８０ｎｍ）／ＡｌＧａＮ（５８０ｎｍ）／ＧａＮ（９００ｎｍ）／Ａｌ０．２５Ｇａ０．７５Ｎ（２５ｎｍ）からなる比較例２基板を作製した。
　図６は、比較例２基板のＸＲＴ測定結果である。
　図６から、ウェーハが割れており、また、単結晶シリコン基板の装置サセプター部に当接する部分に特異的に転位が発生していることが分かった。
（比較例３）
　３Ｃ－ＳｉＣを成長せずに、ＧａＮ成長を行った他は実施例１と同様にして、比較例３基板を作製した。
　つまり、単結晶シリコン基板（７７５μｍ）／ＡｌＮ（１８０ｎｍ）／ＡｌＧａＮ（５８０ｎｍ）／ＧａＮ（９００ｎｍ）／Ａｌ０．２５Ｇａ０．７５Ｎ（２５ｎｍ）からなる比較例３基板を作製した。
　ＧａＮ工程中にウェーハが破損した。
　以上のとおり、本発明の実施例によれば、通常厚のＳｉ基板を使用して反りの低減や特に割れのない大直径の窒化物半導体層付き単結晶シリコン基板を製造することができた。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (4)

  1. 　単結晶シリコン基板と、前記単結晶シリコン基板上にエピタキシャル成長させた３Ｃ－ＳｉＣ単結晶膜と、前記３Ｃ－ＳｉＣ単結晶膜上にエピタキシャル成長させた窒化物半導体層とを有する窒化物半導体層付き単結晶シリコン基板であって、前記単結晶シリコン基板全体に転位が形成されており、前記単結晶シリコン基板に前記転位を平面投影したときの長さ（転位長）が１ｍｍ以上であり、前記転位の密度が１０／ｃｍ２以上のものであることを特徴とする窒化物半導体層付き単結晶シリコン基板。
  2. 　前記３Ｃ－ＳｉＣ単結晶膜の厚さが、５０ｎｍ以上２００ｎｍ以下のものであることを特徴とする請求項１に記載の窒化物半導体層付き単結晶シリコン基板。
  3. 　前記窒化物半導体層が、ＡｌｘＩｎｙＧａ１－ｘ－ｙＮ（０≦ｘ＋ｙ≦１）を主成分とするものであることを特徴とする請求項１又は２に記載の窒化物半導体層付き単結晶シリコン基板。
  4. 　窒化物半導体層付き単結晶シリコン基板の製造方法であって、単結晶シリコン基板上に３Ｃ－ＳｉＣ単結晶膜をエピタキシャル成長させる工程と、前記３Ｃ－ＳｉＣ単結晶膜上に窒化物半導体層をエピタキシャル成長させる工程とを有し、前記単結晶シリコン基板上に３Ｃ－ＳｉＣ単結晶膜をエピタキシャル成長させる工程で、前記３Ｃ－ＳｉＣ単結晶膜の厚さを、２００ｎｍ以下とし、前記３Ｃ－ＳｉＣ単結晶膜上に前記窒化物半導体層をエピタキシャル成長させる工程を実施することにより、前記単結晶シリコン基板全体に転位を形成し、前記単結晶シリコン基板に前記転位を平面投影したときの長さ（転位長）を１ｍｍ以上とし、前記転位の密度を１０／ｃｍ２以上とすることを特徴とする窒化物半導体層付き単結晶シリコン基板の製造方法。
     
     
PCT/JP2023/025789 2022-09-16 2023-07-12 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法 WO2024057698A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022147942A JP2024042982A (ja) 2022-09-16 2022-09-16 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法
JP2022-147942 2022-09-16

Publications (1)

Publication Number Publication Date
WO2024057698A1 true WO2024057698A1 (ja) 2024-03-21

Family

ID=90274611

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/025789 WO2024057698A1 (ja) 2022-09-16 2023-07-12 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法

Country Status (2)

Country Link
JP (1) JP2024042982A (ja)
WO (1) WO2024057698A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101017864A (zh) * 2006-02-08 2007-08-15 中国科学院半导体研究所 具有超薄碳化硅中间层的硅基可协变衬底及制备方法
JP2007208268A (ja) * 2006-02-02 2007-08-16 Siltronic Ag 半導体層構造及び半導体層構造の製造方法
JP2009065082A (ja) * 2007-09-10 2009-03-26 Covalent Materials Corp 化合物半導体基板
JP2013179121A (ja) * 2012-02-28 2013-09-09 Air Water Inc 半導体基板の製造方法および半導体基板
JP2021180225A (ja) * 2020-05-12 2021-11-18 信越半導体株式会社 半導体基板の製造方法、ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
WO2023079880A1 (ja) * 2021-11-08 2023-05-11 信越半導体株式会社 ヘテロエピタキシャルウェーハの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007208268A (ja) * 2006-02-02 2007-08-16 Siltronic Ag 半導体層構造及び半導体層構造の製造方法
CN101017864A (zh) * 2006-02-08 2007-08-15 中国科学院半导体研究所 具有超薄碳化硅中间层的硅基可协变衬底及制备方法
JP2009065082A (ja) * 2007-09-10 2009-03-26 Covalent Materials Corp 化合物半導体基板
JP2013179121A (ja) * 2012-02-28 2013-09-09 Air Water Inc 半導体基板の製造方法および半導体基板
JP2021180225A (ja) * 2020-05-12 2021-11-18 信越半導体株式会社 半導体基板の製造方法、ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
WO2023079880A1 (ja) * 2021-11-08 2023-05-11 信越半導体株式会社 ヘテロエピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
JP2024042982A (ja) 2024-03-29

Similar Documents

Publication Publication Date Title
JP4335187B2 (ja) 窒化物系半導体装置の製造方法
US8030176B2 (en) Method for preparing substrate having monocrystalline film
JP3239622B2 (ja) 半導体薄膜の形成方法
US9437688B2 (en) High-quality GaN high-voltage HFETs on silicon
JP7319227B2 (ja) Ｉｉｉ－ｖ族化合物結晶用ベース基板及びその製造方法
JP4449357B2 (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
JP2011051849A (ja) 窒化物半導体自立基板とその製造方法
WO2019123763A1 (ja) Ｉｉｉ族窒化物半導体基板の製造方法
JP2006062931A (ja) サファイア基板とその熱処理方法、及び結晶成長方法
WO2022181163A1 (ja) 窒化物半導体基板およびその製造方法
CN116666196A (zh) 无旋转畴的κ-Ga2O3薄膜及κ-(AlxGa1-x)2O3/κ-Ga2O3异质结的制备方法
WO2024057698A1 (ja) 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法
JP2005183524A (ja) エピタキシャル基板、エピタキシャル基板の製造方法および転位低減方法
JP2005005723A (ja) 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ
WO2023132191A1 (ja) 窒化物半導体基板及びその製造方法
JP4545389B2 (ja) エピタキシャル基板およびｉｉｉ族窒化物層群の転位低減方法
WO2024084836A1 (ja) 窒化物半導体エピタキシャルウエーハの製造方法及び窒化物半導体エピタキシャルウエーハ用複合基板
US8026517B2 (en) Semiconductor structures
JP2005045153A (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
JP4524630B2 (ja) Ｈｅｍｔ用エピタキシャルウェハの製造方法
JP4208078B2 (ja) ＩｎＮ半導体及びその製造方法
KR100839224B1 (ko) ＧａＮ 후막의 제조방법
JP2004022581A (ja) エピタキシャル成長による半導体の製造方法
JP2005032766A (ja) ＧａＮ半導体及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23865060

Country of ref document: EP

Kind code of ref document: A1