JP2007208268A - 半導体層構造及び半導体層構造の製造方法 - Google Patents

半導体層構造及び半導体層構造の製造方法 Download PDF

Info

Publication number
JP2007208268A
JP2007208268A JP2007024520A JP2007024520A JP2007208268A JP 2007208268 A JP2007208268 A JP 2007208268A JP 2007024520 A JP2007024520 A JP 2007024520A JP 2007024520 A JP2007024520 A JP 2007024520A JP 2007208268 A JP2007208268 A JP 2007208268A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
layer structure
substrate
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007024520A
Other languages
English (en)
Other versions
JP4979399B2 (ja
Inventor
Brian Murphy
マーフィー ブライアン
Maik Haeberlen
ヘーバーレン マイク
Joerg Lindner
リントナー イェルク
Bernd Stritzker
シュトリツカー ベルント
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of JP2007208268A publication Critical patent/JP2007208268A/ja
Application granted granted Critical
Publication of JP4979399B2 publication Critical patent/JP4979399B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3223—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering using cavities formed by hydrogen or noble gas ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】半導体材料の応力及び亀裂のない堆積のための基板と、かかる基板の製造方法を提供する。
【解決手段】半導体層構造の製造方法にあたり、ａ）半導体材料からなる基板を準備し、ｂ）前記基板上に第二の半導体材料からなる層を施与して、半導体構造を作製し、ｃ）該半導体層構造中に軽ガスイオンを注入して、半導体層構造内に空洞を含む層を作製し、ｄ）前記空洞を規定種の不純物原子によって安定化し、ｅ）該半導体層構造上に少なくとも１層のエピタキシャル層を施与する。
【選択図】図３

Description

本発明は、半導体層構造及び半導体層構造の製造方法に関する。
高性能エレクトロニクス並びにオプトエレクトロニクス用の最新素子の実現のために、先行技術においては、通常、非常に費用をかけて、コスト集中的にのみ製造することができる基板を使用している。更に、これらの基板は、しばしば高い欠陥密度を有する。
選択的なコスト的に有利かつ品質的に高価な代替基板を作製するには、所望の基板材料の薄層（数十ｎｍ）を、品質的に高価かつコスト的に有利な基板上に、例えばシリコンウェーハ上に堆積させることからなる。この場合に、更なる層の欠陥が少ないエピタキシャル成長を可能にする格子適合された基板が得られる。
しかしながら、この場合に、基板の主な物理的特性、特に熱膨張係数が決定的要因となる。従って、このことが問題となるのは、例えばＩＩＩ−Ｖ族化合物半導体、例えばＧａＮの有機金属気相エピタキシー（ＭＯＣＶＤ）による成長が、しばしば、素子製造に十分な品質を保証するために、１０００℃より高い比較的高温で行われるからである。明らかにより低い熱膨張係数を有する基板上にかかる高温で堆積された層を冷却すると、まず堆積された層の引張歪みが起こり、そして更なる過程においてしばしば層の破断が起こり、層は使用不可能となる。
Ｎ．Ｈ． Ｚｈａｎｇ他著、Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ ２８０，３４６−３５１（２００５）には、異なる組成及び／又は構造の中間層を堆積に際して使用することが、発生する歪みを補償すべく提案されている。
明白な欠点は、中間層の作製のために、一般に、所望の層の堆積のためのものとは別の方法工程及び方法パラメータが必要となるので、その複雑な方法運用である。
原則的に、いわゆる"準拠基板（ｃｏｍｐｌｉａｎｔ Ｓｕｂｓｔｒａｔｅ）"又は適合基板は、もう一つの可能性である。これは、所望の基板材料の薄層が別の基板上に施与された基板を意味し、この基板と施与される層との間には弱い機械的接続があるに過ぎない。
かかる方法は、例えばＨｏｂａｒｔ他著、Ｊｏｕｒｎａｌ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ２９（７），８９７−９００（２０００）に記載されている。この場合にまず、Ｓｉ1-xＧｅx層をＳＯＩ（"シリコン・オン・インシュレーター"）上に堆積させるが、その際、埋設された二酸化ケイ素層は更にホウ素及びリンでドーピングされている。このホウ素−リン−ケイ酸塩層は、約８００℃の温度以上で粘性流動しうる特性を有し、このことは、その上に堆積された各々の層の応力緩和を可能にする。
しかしながら、この場合に、堆積された層が前記基板上で凹凸をもたらすという問題が現れる。この理由は、ホウ素−リン−ケイ酸塩層が高粘度であることと、堆積された層が室温への冷却に際して熱収縮することが避けられないことにある。最新の半導体素子の製造は、該層の平坦性に高い要求が課されるので、このことは重大な欠点である。かかる凹凸は、かかる材料系において、今までは（上記刊行物に記載されるように）基板のパターン形成によってのみ達成することができ、このことは多方面で望ましくない。
更なる欠点は、かかる基板の製造の複雑さから生ずるものである。殆ど、技術的に高価な方法、例えば"スマートカット法"又は高ドーズ酸素イオン注入（"ＳＩＭＯＸ"法）を基礎とするＳＯＩ（"シリコン・オン・インシュレーター"）ウェハが使用される。
かかる仮想基板のもう一つの製造方法は、例えばＥＰ１４３７７６４号Ａ１及びＷＯ２００４／０８２００１号Ａ１に記載されているが、該方法は、非格子適合基板上に緩和層を可能にするために、特にシリコン上に成長した緩和されたＳｉ1-xＧｅx層上で引き伸ばされたシリコン層（"ストレインド・シリコン"）を作製するために基板中に欠陥領域を意図的に製造する。
ここでは、既に以前から堆積された層又は堆積された層系の下方に欠陥領域を作製するのに用いられているイオン注入工程が使用される。この欠陥領域は、後続の熱による後処理に際して元の基板中に転位及び積層欠陥の形成をもたらし、それは堆積された層もしくは層系に緩和作用を有する。この方法についての前提条件は、イオン注入工程後の熱による後処理によって緩和しうるシリコン基板上の薄い欠陥が少ない層である。
しかしながらこの場合に、作製された欠陥領域は短時間にわたってのみ安定に保たれるだけで、より長い工程時間では消えてしまうとうい問題がある。
これは、オストワルド成長が起こることと関係しており、従って複数の空洞が空孔拡散によってそのサイズ分布を粗大化し、それが一体化することでより大きな少ない空洞となる。それによって、作製された空洞の密度は、エネルギー的理由から空洞間で転位もしくは積層欠陥をもはや形成しないほど小さくなる。この問題は、高温での長い工程時間の場合に、例えば前記の層構造上へのＭＯＣＶＤによる層堆積の場合に生ずる。小さすぎる空洞の密度のため、層構造の緩和は冷却時にもはや不可能なので、堆積された層の破断が起こる。
万一空洞密度を増大させても前記問題は、この空洞の臨界密度以降では（特に引き続いての１０００℃以上の温度での高温処理で）堆積された層の開裂が起こりうるため制約付きでのみ解決される。
Ｎ．Ｈ． Ｚｈａｎｇ他著、Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ ２８０，３４６−３５１（２００５） Ｈｏｂａｒｔ他著、Ｊｏｕｒｎａｌ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ２９（７），８９７−９００（２０００）
従って、本発明の課題は、半導体材料の応力及び亀裂のない堆積のための基板と、かかる基板の製造方法を提供することであった。
前記課題は、半導体層構造の製造方法において、
ａ）半導体材料からなる基板を準備する工程、
ｂ）前記基板上に第二の半導体材料からなる層を施与して、半導体構造を作製する工程、
ｃ）該半導体層構造中に軽ガスイオンを注入して、半導体層構造内に空洞を含む層を作製する工程、
ｄ）前記空洞を規定種の不純物原子によって安定化する工程、
ｅ）該半導体層構造上に少なくとも１層のエピタキシャル層を施与する工程
を含む方法によって解決される。
工程ａ）で準備される基板は、有利には単結晶シリコンからなるウェハである。
更に、接合法により製造された半導体ウェハを使用することも好ましい。
同様に、ＳＯＩ（"シリコン・オン・インシュレーター"）ウェハを基板として使用することが好ましい。
しかしながら、該基板は、多結晶半導体材料も含んでよい。
該基板は、更に、シリコン層、シリコン−ゲルマニウム（ＳｉＧｅ）層又はゲルマニウム層を含む層構造であってもよい。
一般に、単結晶又は多結晶の層を堆積できる全ての基板が適している。
工程ｂ）で施与される第二の半導体材料からなる層は、有利には単結晶シリコンカーバイド層である。
しかしながら、シリコン−ゲルマニウム層又はシリコン−ゲルマニウム層を含む層構造も、工程ｂ）で施与される層として好ましい。
本発明による方法の工程ｂ）において、第二の半導体材料からなる層を施与して、半導体構造を作製することは、化学的気相堆積（"Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ"、ＣＶＤ）、分子ビームエピタキシー（"Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ"、ＭＢＥ）又はイオンビーム合成（"Ｉｏｎ Ｂｅａｍ Ｓｙｎｔｈｅｓｉｓ"、ＩＢＳ）によって行うことが好ましい。
工程ｂ）における層の施与に使用される方法に応じて、層厚は、ＣＶＤの場合には０．５ｎｍ〜１００μｍが、ＭＢＥの場合には０．５ｎｍ〜５μｍが、そしてＩＢＳの場合には０．５ｎｍ〜１μｍが好ましい。
特に有利には、工程ｂ）で施与される層の層厚は、使用される方法とは無関係に１〜５００ｎｍである。
本発明による方法の工程ｃ）において、半導体層構造中に軽ガスイオンが注入される。
該ガスイオンの注入は、施与された層と基板との間の境界面より下方の深部領域に又は工程ｂ）で施与された層の内部で行ってよい。
この場合に、注入エネルギーは、第一の場合に、空洞が、基板と施与された層との間の境界面より若干下に、従って有利にはその境界面の０〜５００ｎｍ下の領域に生ずるように選択される。
軽ガスイオンの注入によって、空洞もしくは気泡（"バブル"）が半導体層構造中に作製される。
注入されるガスイオンは、水素イオンであることが好ましい。
また、ヘリウムイオン、ネオンイオン及びアルゴンイオンの群から選択される１種又は複数種の原子種の希ガスイオンの注入も好ましい。
その希ガスイオンの注入は、前記の原子種の混合物の注入であっても、又は前記の原子種の別々の注入を組み合わせたものであってもよい。
従って例えば、ヘリウムイオン注入とネオンイオン注入とを組み合わせることができる。
しかしながらまた、水素イオン注入と、ヘリウムイオン、ネオンイオン及びアルゴンイオンの群から選択される１種又は複数種の原子種の希ガスイオン注入とを組み合わせたものも好ましい。
従って例えば、水素イオン注入とヘリウムイオン注入とを組み合わせることもできる。
例えばシリコン基板上の７０ｎｍ厚のＳｉＣ層のためには、例えばヘリウムイオンについての注入エネルギー２２ｋｅＶ及びドーズ量約２×１０16ｃｍ-2が選択される。その際、これにより、施与された層と基板との間の境界面より約０〜７０ｎｍ下方に欠陥領域がもたらされる。
施与された層の内部に欠陥領域を作製するためには、より低い注入エネルギーを選択することができる。
その注入エネルギーは、堆積された層の厚さ及び種類に依存して、１ｋｅＶ〜２ＭｅＶの範囲にあることが好ましい。
特に、注入エネルギーが１０〜２００ｋｅＶの範囲にあることが好ましい。
しかしながらこの場合に、注入エネルギー２０〜５０ｋｅＶが殊に好ましい。
注入温度の選択により、空洞の生成の時点を制御することができる：
低い注入温度と高いドーズ量とを選択した場合に、注入直後に既にある一定の大きさの空洞が作製される。
しかしながら、約４００℃といったより高い注入温度を選択して、まず空洞用の核のみを作製し、その核によりその好適な不純物原子による安定化後に、９００〜１２５０℃温度と２時間又はそれより長い処理期間の長期の高温工程でさえも、約１０ｎｍの平均空洞直径を有する薄い空洞分布を得ることが好ましいと見なされている。
特に、後の層の開裂は、１２５０℃の温度までの高温工程において回避することができる。
注入されるべき水素イオン又は希ガスイオンのドーズ量の選択は、施与される層の種類及び厚さ並びに注入エネルギーに依存する。
有利には、注入されるべき水素イオン及び／又は希ガスイオンのドーズ量は、１×１０13〜１×１０17ｃｍ-2の範囲にある。
特に、ドーズ量は、１×１０15ｃｍ-2〜５×１０16ｃｍ-2の範囲にあることが好ましい。
当業者には、得られる不純物原子の濃度は、注入されるドーズ量と熱的拡散に依存することが知られている。従って、必要なドーズ量は、有利には実験的に決められる。
半導体層構造を注入の間にイオンビームに対して傾斜させることも同様に好ましい。
半導体層構造をイオンビームに対して０〜６０゜の角度だけ傾斜させることが好ましい。
特に、０〜３０゜の角度が好ましく、その際、０〜１５゜の角度が殊に好ましい。
本発明による方法の工程ｄ）において、半導体層構造中の空洞を、酸素、窒素及び炭素の群から選択される１種又は複数種の原子種の不純物原子によって安定化させる。
これは、基板及び／又は施与された層中に、既にその原子種の不純物原子が、有利には作製された半導体層構造の少なくとも６００℃での熱処理によって、少なくとも空洞を含む層の範囲内に存在する場合について行われる。
その際に、不純物原子は、基板材料との化合物の形で固溶化されていても、又は析出物として存在してもよい。
しかしながら、別個の熱処理は必要なく、それはまた工程ｅ）による少なくとも１層のエピタキシャル層の施与を少なくとも６００℃の温度で行う場合には好ましくない。
前記温度より低い温度では、堆積された層の緩和に必要とされるような十分な平面状の欠陥密度は達成されない。
半導体層構造を１３００℃又はそれより高い温度の非常に高温で熱処理することは原則的に可能である。しかしながら、ここでは、かかる温度では不純物原子で安定化された空洞の場合でも不所望な効果をもたらしうるオストワルド成長の動力学を考慮せねばならない。とりわけ、施与された層の剥離並びに粗大化による空洞の激しすぎる密度低下を避けるのに重要である。従って、半導体層構造の熱処理もしくは半導体層構造へのエピタキシャル層の堆積は、６００〜１２５０℃の温度で行われる。
基板もしくは少なくとも作製された空洞の領域において、有利には窒素、酸素及び炭素の群から選択される１種又は複数種の原子種の不純物原子が十分な濃度で存在しない場合には、有利には前記の原子種のイオンを半導体層構造に注入することは、工程ｄ）において行われる。
この場合に、注入は、有利には不純物原子の最大濃度と注入されるガスイオンの最大濃度とが一致するか、又はそれらが少なくとも類似の深部領域に存在するように選択される。
従って、１０〜２００ｋｅＶの注入エネルギーを選択することが好ましい。
半導体層構造上に、最後に、工程ｅ）において少なくとも１層のエピタキシャル層を施与する。
その少なくとも１層のエピタキシャル層は、単結晶シリコンからなる１層であることが好ましい。
有利には、少なくとも１層のエピタキシャル層は、窒化物化合物半導体を含む。
有利には、前記の少なくとも１層のエピタキシャル層は、基板の半導体材料とは明らかに異なる熱膨張係数、すなわちより高い熱膨張係数を有する半導体材料を含む。
例えば、全ての化合物半導体は、シリコンとは大きく異なる熱膨張係数、すなわちより大きな熱膨張係数を有する（第１表を参照）。
堆積される層は、一般に、ＩＩ−ＩＶ族化合物半導体とＩＩＩ−Ｖ族化合物半導体である。特に、該層は、ＡｌxＧａ1-xＮ、ＡｌxＧａyＩｎ1-x-yＮ、ＡｌxＧａyＩｎ1-x-yＰ、ＡｌxＧａ1-xＳｂ、ＡｌxＧａyＩｎ1-x-yＮaＳｂ1-a、ＡｌxＧａyＩｎ1-x-yＮaＰbＳｂ1-a-b、ＧａＡｓ、ＺｎＯ、ＣｄＴｅ、ＣｄＳ、ＣｄＳｅ及びＣｄＳxＳｅ1-xからなる層である。
特に、積層物も上記の化合物半導体の組合せとして考慮でき、それは好ましい。
Figure 2007208268
第１表：選択された半導体材料についての熱膨張係数
この場合に、前記の層は、その使用目的に相応して当然のように任意の種類の不純物原子でドープされていてよい。
所望の方位もしくは結晶構造に応じて、基板としてシリコンを使用する場合に、（１００）半導体ウェハ、（１１０）半導体ウェハ、（１１１）半導体ウェハ又は方位差を有する半導体ウェハを使用することができる。
半導体層構造がシリコンウェハ上のシリコンカーバイド層である場合に、窒化物化合物半導体の堆積と、それによるオプトエレクトロニクスにおける使用のための出発材料の製造が好ましい。
この場合に、シリコンカーバイド層は、１ｎｍ〜５００ｎｍ厚であることが好ましい。
特に、層厚は、３０ｎｍ〜１５０ｎｍであることが好ましく、その際、層厚は、５０ｎｍ〜１００ｎｍであることが殊に好ましい。
堆積された窒化物層の厚さは、有利には（後の使用に相応して）１００ｎｍ〜１００μｍであり、その際、層厚は、２００ｎｍ〜２０μｍの範囲であることが特に好ましく、そして５００ｎｍ〜５μｍの厚さを有する層が殊に好ましい。
それがシリコンカーバイド層上のＧａＮ／ＡｌＮからなる層構造である場合に、１０10ｃｍ-2以下の貫通転位密度が、有利には１０6〜１０10ｃｍ-2の範囲の貫通転位密度が達成されうる。
また本発明の課題は、半導体材料からなる基板であってその上に第二の半導体材料からなる層が存在する基板と、更に不純物原子で富化された領域であって、第二の半導体材料からなる層中か又は第二の半導体材料からなる層と基板との間の境界面より規定の深度だけ下方に存在する領域と、更に不純物原子で富化された領域内部に、イオン注入によって作製された空洞を含む層と、更に第二の半導体材料からなる層上に堆積された少なくとも１層のエピタキシャル層と、空洞を含む層内の転位及び積層欠陥からの欠陥領域とを含む半導体層構造であって、少なくとも１層のエピタキシャル層が十分に亀裂を含まず、かつ少なくとも１層のエピタキシャル層の残留応力が１ＧＰａ以下である半導体層構造によって解決される。
この場合に、本発明の範囲では、亀裂とは、少なくとも１層のエピタキシャル層の応力誘導性破断を表し、その際、この破断は基板にまで至ることがある。
かかる亀裂は、光学顕微鏡法、走査型電子顕微鏡法、走査型原子間力顕微鏡法又はＸ線トポグラフィー法によって確認することができる。
有利には、少なくとも１層のエピタキシャル層の残留応力は、３７０ＭＰａ以下である。
少なくとも１層のエピタキシャル層の粗度は、有利には７．０ｎｍＲＭＳ以下、特に有利には０．５〜２．０ｎｍＲＭＳである。
半導体材料からなる基板は、有利には単結晶シリコンからなるウェハである。
またＳＯＩウェハを基板として準備することも好ましい。
更にまた、接合法により製造された半導体ウェハも基板として好ましい。
しかしながら、該基板は、多結晶半導体材料も含んでよい。
しかしながら、それはシリコン層、シリコン−ゲルマニウム層又はゲルマニウム層を含む基板であってもよい。
不純物原子で富化された領域は、有利には酸素、窒素又は炭素の群から選択される１種又は複数種の原子種の不純物原子で富化されている。
不純物原子で富化された領域内部の空洞を含む層は、有利には軽ガスイオンの注入によって作製されている。
注入されるガスイオンは、水素イオンであることが好ましい。
また、注入されるガスイオンは、ヘリウムイオン、ネオンイオン及びアルゴンイオンの群から選択される１種又は複数種の原子種の希ガスイオンである。
更にまた、空洞を、ヘリウムイオン、ネオンイオン及びアルゴンイオンの群から選択される１種又は複数種の原子種の希ガスイオンの注入を組み合わせることによって作製することも好ましい。
例えば、空洞は、ヘリウムイオンの注入と、ネオンイオン又はアルゴンイオンの追加的な注入とによって作製されていてよい。また相応のガス混合物も、空洞の作製のために考慮できる。
しかしながらまた、水素イオン注入と、ヘリウムイオン、ネオンイオン及びアルゴンイオンの群から選択される１種又は複数種の原子種の希ガスイオン注入とを組み合わせることによって空洞を作製することも好ましい。
例としては、ここでは、水素注入された空洞とヘリウム注入された空洞との組合せも挙げられる。
基板上に存在する、第二の半導体材料からなる層は、単結晶シリコンからなる基板上の、有利には単結晶シリコンカーバイド層、特に有利にはイオンビーム合成によるシリコンカーバイドである。
シリコンカーバイドの格子定数の相対膨張率（ｒｅｌａｔｉｖｅ Ｄｅｈｎｕｎｇ）は、このシリコンカーバイド層中では０．２％未満であり、これはシリコンカーバイド層の残留応力１ＧＰａ未満に相当する。
少なくとも１層の、シリコンカーバイド層上に堆積されたエピタキシャル層の残留応力は、その際、３７０ＭＰａ以下である。
従って、本発明は、単結晶シリコンからなる基板上のイオンビーム合成によるシリコンカーバイドからなる層を含む半導体層構造であって、高解像度Ｘ線回折によって測定された該層中のシリコンカーバイドの格子定数の相対膨張率が０．２％以下である半導体層構造にも関する。
格子定数及びその相対膨張率は、この場合に例えば高解像度Ｘ線回折（ＨＲ−ＸＲＤ）によって測定される。歪みのない値に対して測定された格子定数についての変位は、半導体材料の弾性特性、従って弾性率によって換算することによって、該材料の残留応力について示される値となる。
基板上に存在する、第二の半導体材料からなる層は、多結晶シリコンカーバイド上の単結晶シリコンカーバイド層からなる層構造であってよい。
半導体層構造上の少なくとも１層のエピタキシャル層は、有利には、基板の半導体材料にとは明らかに異なる熱膨張係数、すなわちそれより高い熱膨張係数を有する半導体材料を含む。
有利には、第一のエピタキシャル層は、窒化物化合物半導体を含む。半導体層構造上に、窒化物化合物半導体を含む第二のエピタキシャル層が施与されていることが好ましい。第一のエピタキシャル層は、有利には窒化アルミニウムを含み、第二のエピタキシャル層は、有利には窒化ガリウムを含む。
かかる半導体層構造上に、賦活化により０．１〜７．０ｅＶのエネルギーの光を発するオプトエレクトロニクス半導体素子を製造することができる。
該基板上に存在する、第二の半導体材料からなる層の場合には、ＳｉＧｅ層又は最上層がＳｉＧｅ層である層構造であることも好ましい。エピタキシャル層は、前記の場合に、有利にはそのＳｉＧｅ層又はそのＳｉＧｅを含む層構造上に施与されているエピタキシャルシリコン層である。
本発明による方法及び本発明による半導体層構造を、以下に、特に有利な実施態様で、かつ３Ｃ−ＳｉＣをシリコン上に含む半導体層構造の場合について説明すべきである。
本発明による方法は、１００ｎｍ〜１００μｍ厚、従って例えば２．５μｍ厚である比較的厚く亀裂を含まない層であって、例えば高い熱膨張係数を有するＡｌxＧａ1-xＮを含む層を、低い熱膨張係数を有するイオンビーム合成による半導体層構造上に、例えばシリコン上の３Ｃ−シリコンカーバイド上に、有機金属気相堆積（ＭＯＣＶＤ）に典型的な約１１００℃の高い温度で堆積させるのに特により適していることが明らかになった。
本発明の範囲では、イオンビーム合成による半導体層構造への欠陥構造の導入が、窒化物化合物半導体の後の亀裂及び応力のない堆積のために好ましいことが確認された。
このためには、３Ｃ−ＳｉＣ−Ｓｉ半導体層構造中に、軽ガスイオン、例えば水素、ヘリウム、ネオン又はアルゴン（又はそれらの組合せも）の注入によって欠陥富化領域を、３Ｃ−ＳｉＣとシリコンとの間の境界面の若干下で、従って有利にはその境界面の０〜５００ｎｍ下方の深部区域で作製し、それがガス充填された気泡もしくは空洞からなり、かつ場合により付加的に前記気泡もしくは空洞の間の転位ネットワーク及び積層欠陥からなることが好ましい。上述の注入は、同様に３Ｃ−ＳｉＣ層中でのみ行うことができ、これは前記境界面より上に欠陥に付随する空洞構造をもたらす。
この欠陥構造により、後により高い熱膨張係数を有する材料を高温で（従って少なくとも６００℃〜最大でシリコンの融点の若干下で）成長させることで、シリコン基板の上部の冷却工程の間に熱的応力を可塑的に緩和することができ、そこでは気泡もしくは空洞の間に転位及び積層欠陥が形成され、かつ／又は前記空洞中にシリコンが封入される。
とりわけ、転位及び積層欠陥の形成並びに空洞中のシリコンの封入により、層構造上に施与された１層もしくは複数の層の引っ張り応力は、冷却過程に際して動的に減衰され、そして層構造の表面近隣領域によって吸収されることとなる。
先行技術において既に知られた問題は、ＩＩＩ−Ｖ族半導体層のＭＯＣＶＤ堆積に際して存在する典型的な成長速度（一般に１μｍ／ｈ）と、それと高温での長い工程時間であるが、それはイオン注入によって製造される空洞がオストワルド成長の現象の影響下にあり、小さな空洞が空孔拡散によって粗大化するためである。これは、前記空洞の密度の経時的な低下をまねく。それと共に、転位の形成は、その転位のエネルギーがその線形膨張とともに増大するためエネルギー的に不利であり、このことにより、転位はもはや形成されず、かつ緩和効果がもはや存在しなくなる。
Ｄｏｎｎｅｌｌｙ他著、Ｎｕｃｌｅａｒ Ｉｎｓｔｒｕｍｅｎｔｓ ａｎｄ Ｍｅｔｈｏｄｓ Ｂ １７５−１７７（２００１）／１３２−１３９から、例えば炭素又は酸素を、後に気泡からなる欠陥領域をヘリウム注入に引き続き熱処理によって作製する領域に注入することによって、オストワルド成長の現象もしくは小さい気泡を一体化してより大きな空洞となることを弱めることができることは既に知られていた。このことは、特に空洞を安定化して、金属不純物のゲッタリングを最適化するために試みられていた。
本発明の範囲では、イオン注入によってシリコン中に作製された空洞を、酸素イオン、窒素イオン又は炭素イオンの注入又はこれらのイオン種の注入の組み合わせによって、高温でさえも、特にＤｏｎｎｅｌｌｙによって考慮された９００℃と３０分という時間範囲と温度範囲より広い範囲でさえも安定化できることが確認された。
この場合に、不純物原子は、イオン注入によって、ヘリウム気泡の作製後にも当該深部領域に導入することができる。
特に、それにより空洞のより大きな面密度と、ひいては緩和する欠陥構造のより大きな密度とが実現でき、それにより堆積された層の十分な緩和を達成することができる。このことは初めて、シリコンとは大きく異なる熱膨張係数を有する半導体のエピタキシャル層の堆積を可能にする。
特に、高密度の空洞によって、その間の距離を、転位及び積層欠陥からの欠陥構造が、約６００℃の低い温度までこれらの空洞間に形成されうるほどエネルギー的に有利となるまで縮めることができる。従って、半導体層構造上のエピタキシャル層の動的緩和が可能である。
空洞が存在しないか、あるいは空洞の密度が低いのであれば、２つの空洞間の距離は大きく、従って転位及び積層欠陥は、これらの欠陥のエネルギーがその膨張に依存するためエネルギー的に不利である。従って、安定な高密度の空洞を作製することが試みられる。
特に、これらの空洞は熱的に安定でなくてははらず、従って２５〜１２５０℃の温度の範囲では一体化せず、断熱層を断熱層形成する必要がある。
空洞は、更に、更なる素子関連の方法工程を可能にするために機械的に安定でなければならない。当業者には、空洞の熱安定性は、より高いもしくはより低い酸素注入ドーズ量によって更に高めるあるいは低くすることができると知られている。
特に、ＭＯＣＶＤでの典型的な堆積時間及び温度は、不純物ゲッタリングに相応するパラメーターより高いことを指摘する。
実験的に、不純物原子の後注入は、空洞の安定化のために前注入より好ましいことが確認された。前注入は、それ以外が同じパラメータであっても、後注入と比較して、基板の層構造の一部にブリスター、従って剥離をもたらす。従って、不純物原子の後注入によって、より高い空洞密度、ひいては緩和する欠陥のより高い密度を達成することができる。
発明者は、安定化効果が、一方で、強力なＳｉ−Ｏ結合又はＳｉ−Ｃ結合の形成に起因することを認識しており、膨張した空洞の変更のためにまずはそれを開かねばならない。他方で、不純物原子注入によって、ヘリウムと空孔複合体の拡散性が低下し、これはヘリウム気泡もしくは空洞のオストワルド成長を強く制限する。
これにより、空洞の密度は、高い温度で長時間にわたってさえ、従って数時間及び１０５０℃以上の温度でも大きく、所望な可塑的な緩和のための転位の形成は、エネルギー的に有利なままである。
従って、イオンビーム合成による層構造の作製と、出発基板内での高温安定性の欠陥領域の提供との組み合わせは、大きく異なる熱膨張係数を有する半導体層もしくは半導体層構造の堆積のために理想的な基板をもたらす。
イオンビーム合成による半導体層構造は、イオンを基板の規定の深度に注入し、次いでこれを熱処理し、それにより基板中に埋設された単結晶層を、そして単結晶層の上方と下方とに遷移領域を形成し、引き続き上部基板層並びに単結晶層上に存在する遷移領域を除去して、それにより単結晶層を露出させることにより製造することができる。
所望のイオン種を相応の条件でイオン注入することによって、まず基板原子と注入されたイオンとから意図した化合物の小さなエピタキシャル微結晶を作製する。熱処理工程において、この微結晶を一体として、関連した単結晶層を形成する。
例としては、ここでは、シリコン中に埋設された３Ｃ−ＳｉＣ層を、シリコン基板中に炭素イオンを注入することによって製造することが挙げられる。
作製された化合物半導体層を表面にするために、後続工程で、基板上層並びに単結晶層上にある遷移領域を除去する。このために、有利には化学的エッチング処理が実施される。しかしながら、選択的に、前記層は、酸化に引き続き形成された酸化物を化学的に除去することによって、又はポリシングによって、又は反応性イオンエッチングもしくはプラズマエッチングによって露出させることができる。
場合により引き続き、露出した単結晶層の表面を、化学機械的に又は熱処理工程によって高温で、一般に５ｎｍＲＭＳ又はそれ未満の表面粗度までに平滑化してよい。
１ｎｍＲＭＳ又はそれ未満のＲＭＳ粗度が好ましく、０．５ｎｍＲＭＳ又はそれ未満が特に好ましい。
表面の平滑化のための更なる手法は、イオンビーム又はクラスターイオンビームを使用することが提供される。
このイオンビーム合成による半導体層構造中にここで転位及び積層欠陥からの熱安定な欠陥構造を作製するために、まず炭素イオン、酸素イオン又は窒素イオン又はそれらの組み合わせを、高くとも５×１０17ｃｍ-2のドーズ量で、作製された半導体層構造中に注入する。
その際に、イオンエネルギーは、注入プロファイルの最大値が、基板とイオンビーム合成による層との間の境界面の若干下、すなわち一般的にその数十ｎｍ下となるように選択される。
しかしながら注入エネルギーは、注入最大値が、イオンビーム合成による層内にあるように選択することもできる。
更に、注入に際しての温度は、半導体層構造のアモルファス化をもたらさないように、従って主に点欠陥のみが生ずるように選択すべきである。純粋シリコンの場合に、従ってその温度は、一般に１３０℃より高い温度が選択されるので、ここではイオンビームに誘導されるアモルファス化はもはや生じない。
更に、注入された水素もしくは希ガスの激しすぎる拡散は、その温度によって制限されるべきであり、従って注入は８００℃以下の温度で行うことが望ましい。
注入温度は、有利には１３０〜８００℃であり、その際、２５０〜５００℃の注入温度が特に好ましい。
注入温度の選択によって、空洞は既に注入の間に形成するか、又は後の熱処理工程で初めて形成するかに影響を及ぼすことができる。小さい平均空洞直径を有する薄い空洞分布を達成するために、より高い注入温度（〜４００℃）が好ましいと見なされる。
後続のイオン注入工程において、次いで空洞は、有利には軽ガスイオンの注入によって、例えば水素イオン、ヘリウムイオン、ネオンイオン又はアルゴンイオンの注入によって又は前記の原子種のイオン注入の組み合わせによって形成され、これは、後にシリコン中に圧縮応力の形成をもたらし、かつ転位の形成をもたらしうる。
注入エネルギーは、有利には、空洞の最大密度が、酸素、炭素又は窒素の注入工程の注入プロファイルの最大値以内にあるように選択される。
引き続きの熱処理工程は、第一に、より大きな空洞の形成をもたらすのと同時に、注入された酸素原子、炭素原子又は窒素原子と基板との化合物形成によって、例えばシリコンの場合に、Ｓｉ−Ｏ−結合、Ｓｉ−Ｃ−結合又はＳｉ−Ｎ−結合をもたらし、これは形成された空洞の熱活性化による拡散的サイズ粗大化を強く阻害する。
それにより、オストワルド成長の過程は抑えられ、従って空洞の密度低下が抑えられる。
従って、イオンビーム合成による層と元の基板との間の境界面より下方に数ナノメートルの比較的小さな空洞を高い密度で有する半導体層構造が得られる。更に、高い密度の別の欠陥がこの位置に存在し、これは格子間の欠陥集合体と転位の形成を促す。
その際、この半導体層構造上に、出発基板（及び従って全体の作製された半導体層構造）の半導体材料とは大きく異なる熱膨張率を有する半導体材料からなる層又は層系を、少なくとも６００℃の温度で堆積させて、層構造の冷却に際して、不純物原子によって達成された安定化に基づきなおも多数かつ高密度で存在する空洞の間の欠陥富化領域において転位及び積層欠陥が形成される。
堆積された半導体層構造は、可塑的な変形によって、基板の定義された領域で、すなわち空洞並びに欠陥構造を含む基板の領域で弾性的に緩和する。従って、冷却工程の間に、後に堆積される層系において応力は動的に減衰され、かつ半導体層構造上に堆積される層の破断を妨げる。
この工程によって、また貫通転位（"ｔｈｒｅａｄｉｎｇ ｄｉｓｌｏｃａｔｉｏｎ"）の形成も低下して、堆積された層もしくは層構造における層緩和が生じるのは、緩和に必要な数の転位が大きく低減されているからである。
可能な別形は、空洞を安定化する不純物原子の導入と空洞自体の作製、もしくはその核の作製のための注入工程の順序に関するものである。
不純物原子との化合物形成による空洞の安定化は、後に高温処理工程において初めて行われるので、その順序はここでは任意に選択することができる。
更なる選択的な実施態様では、更なる層もしくは層構造の堆積が少なくとも６００℃の温度で行われる場合に、熱安定性の空洞構造の作製後の別個の熱処理を省くことができる。この場合に、空洞の作製及び不動態化は、層もしくは層構造の堆積と一緒に行うことができる。
本発明の更なる別形は、空洞の安定化に必要な不純物原子の提供に関する。出発基板がそれ自体、既に、酸素、炭素、窒素又はこれらの元素と基板との化合物の群から選択されるかかる不純物原子を含むのであれば、有利にはこの不純物原子が、イオンビーム合成による層と基板との間の境界面の後方に多数存在している場合には、これらの元素の注入は省かれる。
この場合に、不純物原子は、基板中に固溶化されていても、かつ／又はこれらの不純物原子を含む化合物の析出物で存在してもよい。
更に、記載された方法は、例えばＩＩＩ−Ｖ族半導体の大型の実現のための基板を製造することを可能にするが、それは該方法が出発基板の大きさとは無関係であり、従ってこの基板の使用可能性にのみ依存しているからである。特に、ここで通常のシリコンウェハ直径として１００ｍｍ、１５０ｍｍ、２００ｍｍ、３００ｍｍが挙げられるが、その際、４５０ｍｍウェハは目下開発段階にある。
先行技術では、それに対して潜在的な基板は合成法によって、サファイアについては最大２００ｍｍの直径に、もしくは６Ｈ−ＳｉＣ又は４Ｈ−ＳｉＣについては１００ｍｍに制限されている。
また、短時間の所要工程時間が特に好ましく、それは緩和に必要な注入ドーズ量が最大で少なくとも１０17ｃｍ-2の範囲にあり、熱による後処理工程は非常に短く（数秒の範囲）選択できるか、又は後続の処理に依存して完全に省くことができるからである。
本発明による半導体層構造は、特にコスト的に有利な発光ダイオード（ＬＥＤ）の実現のために、特にＩＩＩ−Ｖ族半導体、例えばＧａＮ又はＩｎＧａＮを基礎とする発光ダイオードの実現のために適しており、かつショットキーダイオード、高周波素子及び高性能素子、例えば高電子移動度トランジスタ（ＨＥＭＴＳ）であって、とりわけＩＩＩ−Ｖ族半導体、例えばＡｌＮ及びＧａＮ並びにＳｉＣを基礎とするものの製造のために適している。
以下に本発明の対象を、実施例と図１〜４をもとに説明する。
図１の基板１は、例えば単結晶（１１１）方位シリコンである。
高ドーズ炭素イオン注入（エネルギーＥ＝１８０ｋｅＶ、ドーズ量Ｄ＝６．７５×１０17ｃｍ-2、温度Ｔ＝５５０℃）によって、埋設された約１５０ｎｍ厚の層２を作製し、該層を、更なるヘリウムイオンによるアモルファス化注入（５０ｋｅＶ、Ｄ＝８．０×１０16／ｃｍ2、０℃）によって、かつ１：５のＨＦ：ＨＮＯ3からなる溶液中での化学的エッチングによって露出させる。それにより、約７０ｎｍ厚のイオンビーム合成による３Ｃ−ＳｉＣ層２が生じ、それは基板１の表面にある。
引き続き、４００℃の温度で、Ｈｅ+イオンを２２ｋｅＶのエネルギー及び２×１０16／ｃｍ2のドーズ量で、今までまだ不純物原子を有さなかった領域３に注入する。
引き続き直接、同様に４００℃の温度で５×１０14／ｃｍ2のＯ+イオンの注入をエネルギー８５ｋｅＶで、イオンビーム合成による層２と基板１との間の境界面の数ｎｍから数十ｎｍ下方に存在する領域３に行う。
それによって、定義された深部領域において、空洞もしくは後の空洞の成長用の核を有する層４が形成し、その際、空洞の最大密度は、最大酸素濃度とほぼ一致する。
この半導体層構造上に、次いでＭＯＣＶＤによって温度１１００℃でまず１５０ｎｍ厚の窒化アルミニウム（ＡｌＮ）からなる層６を堆積させる。
温度を１０８０℃に下げた後に、前駆物質であるテトラエチルガリウムとアンモニアから、窒化ガリウム（ＧａＮ）からなる３μｍ厚の層７が成長する。成長速度は、約１μｍ／ｈであるので、全工程は約３時間行った。
層の冷却後に、堆積された層は、十分に応力を伴わず、かつ特に亀裂を示さない。これは、空洞４と転位５からの欠陥構造の形成によりもたらされ、その欠陥構造が、基板１と窒化物含有の層６及び７との間の可塑的な緩和を可能にするため層構造における応力を動的に減衰する。このことは、作製された空洞の範囲に基板の側部貫通亀裂（Ｄｕｒｃｈｒｅｉｓｓｅｎ）をもたらさずに起こる。生ずる半導体層構造を、図３に示す。
前記方法の別形は、図２に示されるような不純物原子含有層８を有する半導体層構造の使用である。この場合に、酸素注入は省くことができる。空洞は、単にヘリウム注入によって作製され、それは次いで有利には析出物に対して形成される。このエネルギー的に有利な構成は、同様に十分に温度安定性である。
引き続き、再び１５０ｎｍ厚の、ＡｌＮからなる層６を、そして引き続き３μｍ厚の、ＧａＮからなる層７を、ＭＯＣＶＤによって成長させる。冷却に際して、その際に再び空洞及び転位から欠陥構造が形成し、そしてそれは異なる熱膨張係数によって制限される層応力を動的に受け止める。得られた層構造を、図４に示す。
その代わりに、上述の実施例において、空洞の固定化を、ＭＯＣＶＤ堆積前の熱処理工程において、空洞の表面を理想的には不純物原子結合で、この場合にＳｉ−Ｏ結合で覆うことによって最適化することができる。かかる方法工程の必要性は、ＭＯＣＶＤ堆積の工程時間と温度とに依存するが、それはこれらのパラメータが、空洞もしくはガス充填された気泡のオストワルド成長の動力学を決めるからである。特に、かかる方法工程は、特に長い堆積（＞２時間）で高い温度（＞１０００℃）で行うことが好ましい。とりわけ、ここでは、温度条件は、十分に多くの安定化結合を形成するが、空洞のオストワルド成長が十分に起こらないように選択することができる。
更なる別形は、例えば前記に説明した３Ｃ−ＳｉＣ層系の使用に関するものである。この場合に、基板１において、イオンビーム合成による層２の下方に、一般に境界面の０ｎｍ〜２００ｎｍ下方の深部領域に多数の３Ｃ−ＳｉＣ析出物が存在する。従ってこの領域は、高い密度の十分に方位差を有する３Ｃ−ＳｉＣ析出物を有するシリコンマトリクスからなる。
ヘリウム注入による空洞の形成と、それに引き続く高温処理に際して、空洞は、この析出物と十分に付加され、またそれにより熱的に固定化されることが明らかとなる。その原因となるのは、一方で、共通の境界面によって、シリコン基板に対する全界面エネルギーが低下する可能性であり、そして他方で、Ｓｉ−Ｃの空洞表面での形成である。しかしながら、酸素の更なる注入による固定化効果は更に強化できるので、なおもより強い緩和を達成することができることが明らかとなった。かかる注入工程の必要性は、従って、その都度の使用のために望まれる堆積された層の緩和度からその都度もたらされる。
図１は、基板１と厚さｄ1を有する層２を含む半導体層構造を示している 図２は、基板１と、厚さｄ1を有する層２と、規定の不純物原子密度もしくは規定の不純物原子含有析出密度を有する領域８とを含む半導体層構造を示している 図３は、基板１と、厚さｄ1の層２と、深度ｔ1に厚さｄ2を有する不純物原子注入された層３と、空洞もしくは空洞用の核を含む層４と、基板材料とは大きく異なる熱膨張係数を有する厚さｄ3の更なる層６と及び厚さｄ4の層７とを含み、転位及び積層欠陥を含む層５に導く半導体層構造を示している 図４は、基板１と、厚さｄ1の層２と、規定の不純物原子密度もしくは規定の不純物原子含有析出密度を有する領域８と、深度ｔ1に厚さｄ2を有するその不純物原子を含む層３と、空洞もしくは空洞用の核を含む層４と、基板材料とは大きく異なる熱膨張係数を有する厚さｄ3の層６及び厚さｄ4の層７と、転位を含む層５とを含む半導体層構造を示している
符号の説明
１ 基板、 ２ 第二の半導体材料からなる層、 ３ 不純物原子で富化された領域、 ４ 空洞を含む層、 ５ 欠陥領域、 ６ エピタキシャル層、 ７ 更なるエピタキシャル層、 ８ 不純物原子含有層

Claims (59)

  1. 半導体層構造の製造方法において：
    ａ）半導体材料からなる基板（１）を準備する工程；
    ｂ）前記基板（１）上に第二の半導体材料からなる層（２）を施与して、半導体層構造を作製する工程；
    ｃ）該半導体層構造中に軽ガスイオンを注入して、その半導体層構造中に空洞を含む層（４）を作製する工程；
    ｄ）前記空洞を規定種の不純物原子によって安定化する工程；
    ｅ）該半導体層構造上に少なくとも１層のエピタキシャル層（６）を施与する工程
    を含む製造方法。
  2. 請求項１記載の方法において、工程ａ）で準備される基板（１）が単結晶シリコンからなるウェハであることを特徴とする方法。
  3. 請求項１記載の方法において、工程ａ）で準備される基板（１）がＳＯＩウェハであることを特徴とする方法。
  4. 請求項１記載の方法において、工程ａ）で準備される基板（１）が、接合法で製造された半導体ウェハであることを特徴とする方法。
  5. 請求項１記載の方法において、工程ａ）で準備される基板（１）が多結晶半導体材料からなる基板であることを特徴とする方法。
  6. 請求項１記載の方法において、工程ａ）で準備される基板（１）が、シリコン層、シリコン−ゲルマニウム層又はゲルマニウム層を含むことを特徴とする方法。
  7. 請求項１から６までのいずれか１項記載の方法において、工程ｂ）で施与される層（２）が単結晶シリコンカーバイド層であることを特徴とする方法。
  8. 請求項１から７までのいずれか１項記載の方法において、工程ｂ）で施与される層（２）が、高いＳｉＣ析出密度の領域と単結晶シリコンカーバイド層を含む層構造であることを特徴とする方法。
  9. 請求項１から８までのいずれか１項記載の方法において、工程ｅ）で施与される少なくとも１層のエピタキシャル層（６）が、基板（１）の半導体材料とは明らかに異なる熱膨張係数を有する半導体材料であることを特徴とする方法。
  10. 請求項９記載の方法において、工程ｅ）で施与される少なくとも１層のエピタキシャル層（６）が窒化物化合物半導体を含むことを特徴とする方法。
  11. 請求項１から６までのいずれか１項記載の方法において、工程ｂ）で施与される層（２）が、シリコン−ゲルマニウム層又はシリコン−ゲルマニウム層を含む層構造であることを特徴とする方法。
  12. 請求項１１記載の方法において、工程ｅ）で施与される少なくとも１層のエピタキシャル層（６）がエピタキシャルシリコン層であることを特徴とする方法。
  13. 請求項１から１２までのいずれか１項記載の方法において、工程ｃ）における軽ガスイオンの注入が、水素イオンの注入；１種又は複数種の原子種の希ガスイオンの注入；水素イオンの注入と１種又は複数種の原子種の希ガスイオンの注入との組み合わせの群から選択されることを特徴とする方法。
  14. 請求項１３記載の方法において、希ガスイオンが、ヘリウム、ネオン及びアルゴンの群から選択されることを特徴とする方法。
  15. 請求項１３又は１４記載の方法において、注入エネルギーを、工程ｃ）において半導体層構造中に作製される空洞を含む層（４）が、施与された層（２）と基板（１）との間の境界面より下方に存在するように選択することを特徴とする方法。
  16. 請求項１３又は１４記載の方法において、工程ｃ）において半導体層構造中に作製される空洞を含む層（４）が、施与された層（２）の下方に存在することを特徴とする方法。
  17. 請求項１から１６までのいずれか１項記載の方法において、工程ｄ）での不純物原子による空洞の安定化のために、酸素、窒素及び炭素の群から選択される１種又は複数種の原子種の不純物原子を半導体層構造中に注入することを特徴とする方法。
  18. 請求項１７記載の方法において、更に、工程ｄ）において、半導体の熱処理を少なくとも６００℃の温度で実施することを特徴とする方法。
  19. 請求項１から１８までのいずれか１項記載の方法において、工程ｂ）における層（２）の施与を化学的気相堆積によって実施することを特徴とする方法。
  20. 請求項１から１８までのいずれか１項記載の方法において、工程ｂ）における層（２）の施与を分子ビームエピタキシーによって実施することを特徴とする方法。
  21. 請求項１から１８までのいずれか１項記載の方法において、工程ｂ）における層（２）の施与をイオンビーム合成によって実施することを特徴とする方法。
  22. 請求項２１記載の方法において、イオンを基板（１）の規定の深度に注入し、次いでこれを熱処理し、それにより基板（１）中に埋設された単結晶層（２）が、そしてその単結晶層の上方及び下方に遷移領域が形成され、引き続き上部基板層と単結晶層（２）上にある遷移領域とを除去し、それにより単結晶層（２）を露出させることを特徴とする方法。
  23. 請求項２２記載の方法において、露出された単結晶層（２）の表面を引き続き化学機械的に平坦化することを特徴とする方法。
  24. 請求項２２又は２３記載の方法において、使用される基板（１）がシリコンウェハであり、注入されるイオンが炭素イオンであり、かつ作製される単結晶層（２）がシリコンカーバイド層であることを特徴とする方法。
  25. 半導体材料からなる基板であってその上に第二の半導体材料からなる層（２）が存在する基板（１）と、更に不純物原子で富化された領域であって層（２）中か又は層（２）と基板（１）との間の境界面より下方の規定の深度のいずれかに存在する領域（３）と、更に不純物原子で富化された領域（３）の内部にある層であってイオン注入によって作製された空洞を含む層（４）と、更に少なくとも１層のエピタキシャル層であって層（２）上に施与されている層（６）と、空洞を含む層（４）の内部にある転位及び積層欠陥からなる欠陥領域（５）と、を含む半導体層構造であって、少なくとも１層のエピタキシャル層（６）が十分に亀裂を有さず、かつ少なくとも１層のエピタキシャル層（６）の残留応力が１ＧＰａ以下である半導体層構造。
  26. 請求項２５記載の半導体層構造であって、少なくとも１層のエピタキシャル層（６）の残留応力が３７０ＭＰａ以下であることを特徴とする半導体層構造。
  27. 請求項２５又は２６記載の半導体層構造であって、少なくとも１層のエピタキシャル層（６）の粗度が０．５〜７．０ｎｍＲＭＳである半導体層構造。
  28. 請求項２７記載の半導体層構造であって、少なくとも１層のエピタキシャル層（６）の粗度が０．５〜２．０ｎｍＲＭＳである半導体層構造。
  29. 請求項２５から２８までのいずれか１項記載の半導体層構造であって、基板（１）が単結晶シリコンからなるウェハであることを特徴とする半導体層構造。
  30. 請求項２５から２８までのいずれか１項記載の半導体層構造であって、基板（１）がＳＯＩウェハであることを特徴とする半導体層構造。
  31. 請求項２５から２８までのいずれか１項記載の半導体層構造であって、基板（１）が、結合法によって製造される半導体ウェハであることを特徴とする半導体層構造。
  32. 請求項２５から２８までのいずれか１項記載の半導体層構造であって、基板（１）が多結晶半導体材料からなる基板であることを特徴とする半導体層構造。
  33. 請求項２５から２８までのいずれか１項記載の半導体層構造であって、基板（１）が、シリコン層、シリコン−ゲルマニウム層又はゲルマニウム層を含むことを特徴とする半導体層構造。
  34. 請求項２５から３３までのいずれか１項記載の半導体層構造であって、領域（３）が、酸素、窒素又は炭素の群から選択される１種又は複数種の原子種の不純物原子で富化されていることを特徴とする半導体層構造。
  35. 請求項２５から３４までのいずれか１項記載の半導体層構造であって、層（４）が、水素イオンの注入、１種又は複数種の原子種の希ガスイオンの注入、水素イオンの注入と１種又は複数種の原子種の希ガスイオンの注入との組み合わせの群から選択される軽ガスイオンの注入によって作製された空洞を含むことを特徴とする半導体層構造。
  36. 請求項３５記載の半導体層構造であって、希ガスイオンが、ヘリウム、ネオン及びアルゴンの群から選択されることを特徴とする半導体層構造。
  37. 請求項２５から３６までのいずれか１項記載の半導体層構造であって、層（２）が単結晶シリコンカーバイド層であることを特徴とする半導体層構造。
  38. 請求項２５から３６までのいずれか１項記載の半導体層構造であって、層（２）が、高いＳｉＣ析出密度の領域と単結晶シリコンカーバイド層を含む層構造であることを特徴とする半導体層構造。
  39. 請求項３７から３８までのいずれか１項記載の半導体層構造であって、少なくとも１層のエピタキシャル層（６）が、基板（１）の半導体材料とは明らかに異なる熱膨張係数を有する半導体材料を含むことを特徴とする半導体層構造。
  40. 請求項３９記載の半導体層構造であって、少なくとも１層のエピタキシャル層（６）が窒化物化合物半導体を含むことを特徴とする半導体層構造。
  41. 請求項４０記載の半導体層構造であって、半導体層構造上に、窒化物化合物半導体を含む更なるエピタキシャル層（７）が施与されていることを特徴とする半導体層構造。
  42. 請求項４１記載の半導体層構造であって、層（６）が窒化アルミニウムを含むことを特徴とする半導体層構造。
  43. 請求項４２記載の半導体層構造であって、層（７）が窒化ガリウムを含むことを特徴とする半導体層構造。
  44. 請求項２５から３６までのいずれか１項記載の半導体層構造であって、層（２）が、シリコン−ゲルマニウム層又はシリコン−ゲルマニウム層を含む層構造であることを特徴とする半導体層構造。
  45. 請求項４４記載の半導体層構造であって、少なくとも１層のエピタキシャル層（６）がエピタキシャルシリコン層であることを特徴とする半導体層構造。
  46. 単結晶シリコンからなる基板（１）上にイオンビーム合成によるシリコンカーバイドからなる層（２）を含む半導体層構造であって、高解像度Ｘ線回折によって測定される層（２）中のシリコンカーバイドの格子定数の相対膨張率が０．２％以下である半導体層構造。
  47. 請求項４６記載の半導体層構造であって、基板（１）が、１００ｍｍ以上の直径を有する半導体層構造。
  48. 請求項４６記載の半導体層構造であって、シリコンカーバイドからなる層（２）が、基板（１）の表面より下方に存在する半導体層構造。
  49. 単結晶シリコンからなる基板（１）上にあるシリコンカーバイドからなる層（２）と、層（２）の中又はその下方にある転位を含む欠陥領域（５）と、空洞を含む層（４）と、を含む半導体層構造であって、それらの空洞が、酸素、窒素及び炭素の群から選択される不純物原子を含む半導体層構造。
  50. 請求項４９記載の半導体層構造であって、それらの空洞を含む層（４）が、イオン注入に引き続いて熱処理を行うことによって作製された半導体層構造。
  51. 請求項４９又は５０記載の半導体層構造であって、それらの空洞を含む層（４）が、２５〜１２５０℃の温度での熱開裂に対して抵抗性がある半導体層構造。
  52. 請求項４９から５１までのいずれか１項記載の半導体層構造であって、層（２）がイオンビーム合成によるシリコンカーバイドである半導体層構造。
  53. 請求項４９から５２までのいずれか１項記載の半導体層構造であって、更に、層（２）上に堆積された窒化物化合物半導体を含む少なくとも１層のエピタキシャル層（６）を含む半導体層構造。
  54. 請求項５３記載の半導体層構造であって、更に、層（２）と窒化物化合物半導体を含む少なくとも１層のエピタキシャル層（６）との間に存在する１つ又は複数のエピタキシャル中間層を含む半導体層構造。
  55. 窒化物化合物半導体を含む少なくとも１層の単結晶エピタキシャル層（６）と、単結晶シリコンカーバイドからなる層（２）と、層（２）の中又はその下方にある層であってイオン注入によって作製された空洞を含む層（４）と、を含む半導体層構造であって、それらの空洞が、酸素、窒素及び炭素の群から選択される１種又は複数種の原子種の不純物原子を含む半導体層構造。
  56. 請求項５５記載の半導体層構造であって、層（４）が、２５℃以上で１２５０℃以下の温度での熱開裂に対して抵抗性である半導体層構造。
  57. 請求項５５又は５６記載の半導体層構造であって、空洞が、イオン注入に引き続いて熱処理を行うことによって作製された半導体層構造。
  58. 請求項４６から５７までのいずれか１項記載の半導体層構造上に作製された半導体素子。
  59. 請求項５８記載の半導体素子であって、賦活化により０．１ｅＶ以上で７ｅＶ以下のエネルギーの光を放出する半導体素子。
JP2007024520A 2006-02-02 2007-02-02 半導体層構造及び半導体層構造の製造方法 Expired - Fee Related JP4979399B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102006004870A DE102006004870A1 (de) 2006-02-02 2006-02-02 Halbleiterschichtstruktur und Verfahren zur Herstellung einer Halbleiterschichtstruktur
DE102006004870.9 2006-02-02

Publications (2)

Publication Number Publication Date
JP2007208268A true JP2007208268A (ja) 2007-08-16
JP4979399B2 JP4979399B2 (ja) 2012-07-18

Family

ID=38109663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007024520A Expired - Fee Related JP4979399B2 (ja) 2006-02-02 2007-02-02 半導体層構造及び半導体層構造の製造方法

Country Status (8)

Country Link
US (2) US8829532B2 (ja)
EP (1) EP1816672B1 (ja)
JP (1) JP4979399B2 (ja)
KR (1) KR100897321B1 (ja)
CN (1) CN100578735C (ja)
DE (2) DE102006004870A1 (ja)
SG (1) SG134290A1 (ja)
TW (1) TWI415169B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010037139A (ja) * 2008-08-05 2010-02-18 Shin Etsu Handotai Co Ltd 半導体基板の製造方法
JP2012514316A (ja) * 2008-09-24 2012-06-21 エス・オー・アイ・テック・シリコン・オン・インシュレーター・テクノロジーズ 半導体材料、半導体構造、デバイスおよびそれらを含む加工された基板の緩和した層を形成する方法
JP2012148944A (ja) * 2011-01-21 2012-08-09 Sumco Corp 半導体基板及びその製造方法
KR101515793B1 (ko) * 2008-02-06 2015-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작 방법
WO2024057698A1 (ja) * 2022-09-16 2024-03-21 信越半導体株式会社 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8652948B2 (en) * 2007-11-21 2014-02-18 Mitsubishi Chemical Corporation Nitride semiconductor, nitride semiconductor crystal growth method, and nitride semiconductor light emitting element
EP2172967A1 (en) 2008-08-04 2010-04-07 Siltronic AG Method for manufacturing silicon carbide
SG161151A1 (en) * 2008-10-22 2010-05-27 Semiconductor Energy Lab Soi substrate and method for manufacturing the same
US8692310B2 (en) 2009-02-09 2014-04-08 Spansion Llc Gate fringing effect based channel formation for semiconductor device
JP5706823B2 (ja) * 2009-08-27 2015-04-22 新日鐵住金株式会社 ＳｉＣ単結晶ウエハーとその製造方法
FR2961948B1 (fr) * 2010-06-23 2012-08-03 Soitec Silicon On Insulator Procede de traitement d'une piece en materiau compose
DE102010046215B4 (de) * 2010-09-21 2019-01-03 Infineon Technologies Austria Ag Halbleiterkörper mit verspanntem Bereich, Elektronisches Bauelement und ein Verfahren zum Erzeugen des Halbleiterkörpers.
CN102122619A (zh) * 2010-12-14 2011-07-13 成都方舟微电子有限公司 赝超晶格功率半导体器件结构及其实现方法
US8901579B2 (en) * 2011-08-03 2014-12-02 Ignis Innovation Inc. Organic light emitting diode and method of manufacturing
JP2013089741A (ja) * 2011-10-18 2013-05-13 Renesas Electronics Corp 半導体装置、半導体基板、半導体装置の製造方法、及び半導体基板の製造方法
KR101926694B1 (ko) * 2012-05-30 2018-12-07 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
DE102013112785B3 (de) * 2013-11-19 2015-02-26 Aixatech Gmbh Verfahren zur Herstellung eines Verbundkörpers mit zumindest einer funktionellen Schicht oder zur weiteren Herstellung elektronischer oder opto-elektronischer Bauelemente
CN105895672A (zh) * 2015-01-26 2016-08-24 东莞市中镓半导体科技有限公司 一种降低氮化镓基电子器件外延应力的离子注入改善型衬底
KR102638056B1 (ko) 2016-06-15 2024-02-20 에스케이하이닉스 주식회사 스위치 및 그 제조 방법과, 이를 포함하는 저항성 메모리 셀 및 전자 장치
US10186630B2 (en) * 2016-08-02 2019-01-22 QMAT, Inc. Seed wafer for GaN thickening using gas- or liquid-phase epitaxy
DE102016117921A1 (de) * 2016-09-22 2018-03-22 Infineon Technologies Ag Verfahren zum Spalten von Halbleiterbauelementen und Halbleiterbauelement
TWI751352B (zh) * 2018-07-05 2022-01-01 法商索泰克公司 集成射頻元件用底材及其製作方法
US11164867B2 (en) * 2019-08-07 2021-11-02 Globalfoundries U.S. Inc. Fin-type field-effect transistors over one or more buried polycrystalline layers
TWI755746B (zh) * 2020-06-02 2022-02-21 合晶科技股份有限公司 半導體基板及其形成方法
CN113024277B (zh) * 2021-03-03 2022-01-28 西南科技大学 高密度层错的碳化硅材料及其制备方法
CN114525489B (zh) * 2022-01-25 2023-04-25 中国科学院上海微系统与信息技术研究所 一种硅基碳化硅薄膜材料制备方法
EP4231335A1 (en) * 2022-02-16 2023-08-23 Siltronic AG A heteroepitaxial wafer for the deposition of gallium nitride
CN114525589B (zh) * 2022-02-17 2024-03-08 上海集成电路材料研究院有限公司 利用离子注入释放单晶氮化铝应力的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349267A (ja) * 1999-03-26 2000-12-15 Canon Inc 半導体部材の作製方法
JP2005203666A (ja) * 2004-01-19 2005-07-28 Kansai Electric Power Co Inc:The 化合物半導体デバイスの製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8725497D0 (en) * 1987-10-30 1987-12-02 Atomic Energy Authority Uk Isolation of silicon
US5162594A (en) * 1990-10-11 1992-11-10 E. I. Du Pont De Nemours And Company Process for production of polyfluoroolefins
US6273950B1 (en) 1996-04-18 2001-08-14 Matsushita Electric Industrial Co., Ltd. SiC device and method for manufacturing the same
US6083324A (en) * 1998-02-19 2000-07-04 Silicon Genesis Corporation Gettering technique for silicon-on-insulator wafers
US7166524B2 (en) * 2000-08-11 2007-01-23 Applied Materials, Inc. Method for ion implanting insulator material to reduce dielectric constant
US6855649B2 (en) * 2001-06-12 2005-02-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
US6562703B1 (en) * 2002-03-13 2003-05-13 Sharp Laboratories Of America, Inc. Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content
EP1437764A1 (en) 2003-01-10 2004-07-14 S.O.I. Tec Silicon on Insulator Technologies S.A. A compliant substrate for a heteroepitaxy, a heteroepitaxial structure and a method for fabricating a compliant substrate
DE10310740A1 (de) * 2003-03-10 2004-09-30 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer spannungsrelaxierten Schichtstruktur auf einem nicht gitterangepassten Substrat, sowie Verwendung eines solchen Schichtsystems in elektronischen und/oder optoelektronischen Bauelementen
DE10318284A1 (de) * 2003-04-22 2004-11-25 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
DE10318283A1 (de) 2003-04-22 2004-11-25 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
US7473929B2 (en) 2003-07-02 2009-01-06 Panasonic Corporation Semiconductor device and method for fabricating the same
WO2005112129A1 (ja) 2004-05-13 2005-11-24 Fujitsu Limited 半導体装置およびその製造方法、半導体基板の製造方法
US20070098646A1 (en) * 2005-11-01 2007-05-03 Nappa Mario J Aerosol propellants comprising unsaturated fluorocarbons
MY148232A (en) * 2005-11-01 2013-03-29 Du Pont Solvent compositions comprising unsaturated fluorinated hydrocarbons
US20070100010A1 (en) * 2005-11-01 2007-05-03 Creazzo Joseph A Blowing agents for forming foam comprising unsaturated fluorocarbons
US7708903B2 (en) * 2005-11-01 2010-05-04 E.I. Du Pont De Nemours And Company Compositions comprising fluoroolefins and uses thereof
US7485539B2 (en) 2006-01-13 2009-02-03 International Business Machines Corporation Strained semiconductor-on-insulator (sSOI) by a simox method
MY150133A (en) * 2006-02-28 2013-11-29 Du Pont Azeotropic compositions comprising fluorinated compounds for cleaning applications
US7803975B2 (en) * 2006-07-13 2010-09-28 E.I. Du Pont De Nemours And Company Process for separating a fluoroolefin from HF by liquid-liquid extraction
EP2054361B1 (en) * 2006-08-24 2016-02-17 E. I. du Pont de Nemours and Company Processes for separation of fluoroolefins from hydrogen fluoride by azeotropic distillation
EP1901345A1 (en) 2006-08-30 2008-03-19 Siltronic AG Multilayered semiconductor wafer and process for manufacturing the same
WO2008027594A2 (en) * 2006-09-01 2008-03-06 E. I. Du Pont De Nemours And Company Phenol stabilizers for fluoroolefins
AR062864A1 (es) * 2006-09-15 2008-12-10 Du Pont Metodo para determinar los componentes de una composicion de fluoroolefina, metodo para recargar un sistema de fluido en respuesta a ello, y sensores que se utilizan con dicho fin
US20080211221A1 (en) * 2006-10-13 2008-09-04 Tina Asquith Notebook system
EP4160127B1 (en) * 2007-01-31 2024-02-28 The Chemours Company FC, LLC A vapor compression heat transfer system
EP2156158A1 (en) * 2007-06-21 2010-02-24 E. I. Du Pont de Nemours and Company Method for leak detection in heat transfer system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349267A (ja) * 1999-03-26 2000-12-15 Canon Inc 半導体部材の作製方法
JP2005203666A (ja) * 2004-01-19 2005-07-28 Kansai Electric Power Co Inc:The 化合物半導体デバイスの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101515793B1 (ko) * 2008-02-06 2015-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작 방법
JP2010037139A (ja) * 2008-08-05 2010-02-18 Shin Etsu Handotai Co Ltd 半導体基板の製造方法
JP2012514316A (ja) * 2008-09-24 2012-06-21 エス・オー・アイ・テック・シリコン・オン・インシュレーター・テクノロジーズ 半導体材料、半導体構造、デバイスおよびそれらを含む加工された基板の緩和した層を形成する方法
JP2012148944A (ja) * 2011-01-21 2012-08-09 Sumco Corp 半導体基板及びその製造方法
WO2024057698A1 (ja) * 2022-09-16 2024-03-21 信越半導体株式会社 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法

Also Published As

Publication number Publication date
EP1816672A1 (de) 2007-08-08
JP4979399B2 (ja) 2012-07-18
CN100578735C (zh) 2010-01-06
TW200733195A (en) 2007-09-01
DE502007001932D1 (de) 2009-12-24
SG134290A1 (en) 2007-08-29
US8829532B2 (en) 2014-09-09
CN101013667A (zh) 2007-08-08
KR20070079563A (ko) 2007-08-07
US8383495B2 (en) 2013-02-26
DE102006004870A1 (de) 2007-08-16
EP1816672B1 (de) 2009-11-11
KR100897321B1 (ko) 2009-05-14
TWI415169B (zh) 2013-11-11
US20110151650A1 (en) 2011-06-23
US20070176210A1 (en) 2007-08-02

Similar Documents

Publication Publication Date Title
JP4979399B2 (ja) 半導体層構造及び半導体層構造の製造方法
JP5498163B2 (ja) 多層半導体ウエハ及びその製造方法並びに素子
JP6602976B2 (ja) 半導体基板本体及びその上の機能層を分離する方法
US20060267024A1 (en) Semiconductor layer structure and process for producing a semiconductor layer structure
JP2006524426A (ja) 基板上に歪層を製造する方法と層構造
JP5065676B2 (ja) 基板上に歪層を製造する方法及び層構造
JP2005047792A (ja) 微細構造、特にヘテロエピタキシャル微細構造およびそのための方法
US9576793B2 (en) Semiconductor wafer and method for manufacturing the same
JP2011515861A (ja) 窒化ガリウムまたはガリウムおよびアルミニウム窒化物の層を製造する方法
CN108699687B (zh) 化合物半导体基板、表膜、和化合物半导体基板的制造方法
KR100611108B1 (ko) 박막 형성 방법
JP6831814B2 (ja) 複数のイオン注入を用いた窒化ガリウム基板の製造方法
US20230250552A1 (en) Base substrate for group iii-v compound crystals and production method for same
TW201030814A (en) Gan substrate, method for manufacturing gan substrate, method for manufacturing gan layer bonded substrate and method for manufacturing semiconductor device
US20060185581A1 (en) Method for producing a semiconductor wafer
WO2012029216A1 (ja) 化合物半導体の製造方法
US20060138601A1 (en) Internally gettered heteroepitaxial semiconductor wafers and methods of manufacturing such wafers
JP2008027969A (ja) 単結晶ウェハの製造方法
JP6825923B2 (ja) 化合物半導体基板、ペリクル膜、および化合物半導体基板の製造方法
KR101914361B1 (ko) 복수의 이온 주입을 이용한 질화갈륨 기판의 제조 방법
JP2009302098A (ja) 窒素化合物半導体基板の製造方法および窒素化合物半導体基板
KR20060076675A (ko) 질화물 반도체 및 이의 제조 방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110128

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110428

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110909

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111117

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120321

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120417

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4979399

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees