JP2012514316A - 半導体材料、半導体構造、デバイスおよびそれらを含む加工された基板の緩和した層を形成する方法 - Google Patents

半導体材料、半導体構造、デバイスおよびそれらを含む加工された基板の緩和した層を形成する方法 Download PDF

Info

Publication number
JP2012514316A
JP2012514316A JP2011529151A JP2011529151A JP2012514316A JP 2012514316 A JP2012514316 A JP 2012514316A JP 2011529151 A JP2011529151 A JP 2011529151A JP 2011529151 A JP2011529151 A JP 2011529151A JP 2012514316 A JP2012514316 A JP 2012514316A
Authority
JP
Japan
Prior art keywords
layer
semiconductor material
semiconductor
structures
gallium nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011529151A
Other languages
English (en)
Inventor
レテルトレ，ファブリス
フォーレ，ブルース
クラメス，マイケル・アール
ガードナー，ネイサン・エフ
Original Assignee
エス・オー・アイ・テック・シリコン・オン・インシュレーター・テクノロジーズ
フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー
コニンクリュケ・フィリップス・エレクトロニクス・エヌ・フェー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エス・オー・アイ・テック・シリコン・オン・インシュレーター・テクノロジーズ, フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー, コニンクリュケ・フィリップス・エレクトロニクス・エヌ・フェー filed Critical エス・オー・アイ・テック・シリコン・オン・インシュレーター・テクノロジーズ
Publication of JP2012514316A publication Critical patent/JP2012514316A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

半導体材料の緩和した層を製造する方法は、従順な材料の層の上に横たわっている半導体材料の構造体を形成するステップを含み、その後、半導体材料の内でひずみを減らすために従順な材料の粘性を変える。従順な材料は、半導体材料の第２層の堆積の間、リフローされることができる。半導体材料の第２層が堆積するにつれて、従順な材料の粘性が、構造体の緩和を変えて伝えるように、従順な材料を選ぶことができる。ある実施形態では、半導体材料の層は、III-Vタイプ半導体材料（例えばインジウム窒化ガリウム）から成ることができる。半導体構造およびデバイスを製造する方法もまた開示される。新しい中間構造体は、かかる方法の間に形成される。加工された基板は、可変の粘性を呈する材料の層に堆積される半導体材料から成る複数の構造体を含む。

Description

優先権主張
本出願は、2008年9月24日に出願の「METHODS OF FORMING RELAXED LAYERS OF SEMICONDUCTOR MATERIALS, SEMICONDUCTOR STRUCTURES, DEVICES AND ENGINEERED SUBSTRATES INCLUDING SAME」の米国仮特許出願番号第61/099,829号の出願日の利益を請求する。
本発明は、一般に半導体構造の製作または、半導体構造または装置製造中に形成される中間構造にとって、加工された基板を使用している装置に、そして、半導体構造または装置の製作に用いられる加工された基板に関する。
半導体材の一つ以上の層を含む基板は、例えば、集積回路（IC）デバイス（例えば、論理プロセッサおよびメモリ装置）、装置（例えば、発光ダイオード（ＬＥＤ）、共振キャビティ発光ダイオード（RCLEDs）およびレーザー（VCSELs）を発している垂直空腔面）を発している放射線および放射線検出装置（例えば、光学的センサ）を含んでいる多種多様な半導体構造および装置を形成するために用いる。かかる半導体デバイスは、従来は、半導体基板の表面上のおよび／またはのレイヤー-by-レイヤー法（すなわち、リソグラフィー）で形成される。
歴史的に、半導体デバイス製造工業で使われた大多数のかかる半導体基板は、シリコン材の薄いディスクまたは「ウェハ」から成る。シリコン材料のかかるウェハは、一般に大きい円筒状シリコン一つのクリスタル・インゴットを最初に形成することによって作られ、複数のシリコン・ウェハを形成するために垂直にその縦軸にその後一つのクリスタル・インゴットをスライスする。かかるシリコン・ウェハは、約30センチメートル（30cm）以上と同じ大きさの直径を有することができる。シリコン・ウェハが一般に数百ミクロン（例えば、約700ミクロン）以上の厚みを有し、非常に薄い層だけ（例えば、シリコン・ウェハの主要上面上の半導体材の約300ナノメートル（300ｎｍ）未満は、実際に活性化デバイスをシリコン・ウェハの上に形成するために用いる。
半導体デバイスの速度およびパワー効率が、実際に半導体デバイスを基板の残留バルク半導体材料から形成するのに用いられる半導体基板上の半導体材料の一部を電気的に絶縁することにより改善されることができるということが発見された。その結果、いわゆる「加工された基板（engineered substrates）」は、誘電体材料（例えば、二酸化ケイ素（SiO2）、窒化ケイ素、Si3N4）または酸化アルミニウム（Al2O3）の層に配置される半導体材（例えば、約300ナノメートル（300ｎｍ）未満の厚みを有する層）の比較的薄い層を含む。任意に、誘電体材料の層は比較的薄くてもよく（例えば、従来の半導体デバイス製造装置によって、取扱いを可能にするのに薄すぎ）、半導体材料および誘電体材料の層は製造装置によって、全体的に加工された基板の取扱いを容易にするために比較的大きなホストまたはベース基板に配置され得る。その結果、ベース基板は、従来技術において、しばしば「ハンドル」または「取扱い」基板と称される。ベース基板は、また、半導体材から成ることができる。
多種多様な加工された基板は、従来技術において、周知であり、例えばシリコン（Si）、ゲルマニウム（Ge）、III-Vタイプ半導体材料およびII-VIタイプ半導体材料等のような半導体材を含む。例えば、加工された基板には、例えば、酸化アルミニウム（Al2O3）（それは、サファイヤと称してもよい）等、ベース基板の表層の上に形成されるIII-Vタイプ半導体材のエピタキシャル層を含む。かかる加工された基板を使用して、材料の追加的な層は、一つ以上の装置を加工された基板の上に形成するためにIII-Vタイプ半導体材料のエピタキシャル層の上に、形成される、処理される（例えば、パターンニングされる）。
互いに整列配置するように異なる材料層の原子の自然の傾向のために、１つの結晶が他の結晶の上に形成されるとき、半導体材の層が、材料（例えば、誘電体材料の下にある層、または、異なる半導体材料の下にある層）の他の層の上に（例えば、エピタキシャル成長、または、層転送（layer transfer）技術を介して）形成されるとき、結晶は、下にある材料の原子と整列配置するようにストレッチまたは「ひずみ」の傾向がある。これらのひずんだ層は、隣接する材料の間の格子パラメータのミスマッチのために、転位のような欠陥を呈するので、半導体材料のひずんだ層の形成および使用は困難である。構成位相の欠陥および分離が成長し始める前に、その特定の組成に依存して、半導体材の層は、特定の厚み（しばしば「臨界厚み」と称する）に成長できるだけである。材料の臨界厚みは、下にある材料の格子構造に依存し、半導体材の組成および半導体材の層が形成される成長条件に依存する。格子のパラメータミスマッチが、下に横たわる基板材量および半導体材料の層の間に存在するとき、転位は臨界厚みより上に形成される。これらの層をエピタキシャル形成するとき、高いドーピング濃度と増加する材料厚さの双方は、電気抵抗を減らすのに望ましい。しかし、半導体材料の層の厚みおよびドーパントの濃度が増加するにつれて、低い欠陥密度を有する結晶構造を保存することはますますむずかしくなる。
例えば、インジウム窒化ガリウム（InXGa1-XN）デバイスは、加工された基板の上に形成される窒化ガリウムの種子層上のインジウム窒化ガリウム（InXGa1-XN）（それは、「デバイス構造スタック」を一緒に形成する）から各々成っている一つ以上のエピタキシャルデバイス層を成長させることにより加工された基板の上に形成される。インジウム窒化ガリウムの隣接層の結晶格子のいかなるミスマッチも、インジウム窒化ガリウムデバイス層のうちの1つ以上の結晶格子のひずみを誘発でき、インジウム窒化ガリウムデバイス層の厚さ、および／または、インジウム窒化ガリウムデバイス層のインジウムの濃度を効果的に制限できる。格子ひずみは、より高いインジウム含有量および増加した厚みを有するインジウム窒化ガリウムデバイス層において、より問題を含む。半導体材料の層のかかる格子ひずみの存在は、多くの理由により、望ましくない。例えば、半導体材料の層の格子ひずみの存在は、半導体材料の層の表面の望ましくない形態で、半導体材料の層の欠陥（例えば格子の転位）の増加した密度に結果としてなり、半導体材料の層のクラックの形成に結果としてなる。さらに、半導体材料の層の格子ひずみの存在は、半導体材料の層の範囲内で材料フェーズの望ましくない分離のオンセットを容易にする。残念なことに、インジウム窒化ガリウムとマッチした現在利用できる基板材料格子は、高品質材料堆積目的に関して非実用的である。
インジウム窒化ガリウム種子層が、それらの上に形成されたインジウム窒化ガリウムデバイス層にマッチする格子パラメータを有するように、インジウム窒化ガリウム種子層を加工された基板の表面の上に形成することはむずかしい。その結果、インジウム窒化ガリウムの下にある種子層を使用するとき、インジウム窒化ガリウムのデバイス層の上に横たわる結晶格子は、それの形成にひずむ。
2007年9月25日に発行されたレスター等による米国特許第7,273,798号は、窒化ガリウム・デバイス基板、および、元素を変える格子パラメータを包含する窒化ガリウム・デバイス基板を製作する方法を開示する。その中で開示されるように、半導体構造は、基板と、そして、窒化ガリウムの層、および、元素を変える格子パラメータを包含する層を含むことができる。元素を変える格子のパラメータは、アルミニウムまたはインジウムとして開示される。窒化ガリウムの層および元素を変える格子のパラメータを含む層の格子ミスマッチのために、その格子のパラメータが窒化ガリウムの層のそれに従うように、元素を変える格子パラメータを含む層は、ひずみ状態で成長する。
Hobart等による「Compliant Substrates: A Comparative Study of the Relaxation Mechanisms of Strained Films Bonded to High and Low Viscosity Oxides（J. Elect. Materials, Vol. 29, No. 7, (2000)）」は、SiGeアイランドを粘着性ほうりんけい酸ガラス（BPSG）従順（compliant）フィルムへ移すことにより、従順な（compliant）基板を製造する方法を開示する。より具体的には、高い粘性および低い粘性のガラス従順（compliant）層にボンディングされる圧縮ひずみヘテロエピタキシャルSi0.7Ge0.3フィルムは、Si0.7Ge0.3フィルムをほうりんけい酸ガラスでおおわれたシリコン基板に移すことにより形成される。800℃近い温度で、ほうりんけい酸ガラスの上に横たわるSi0.7Ge0.3フィルムにおいて、緩和および座屈が観察された。Si0.7Ge0.3フィルムは、曲がることを除去するために小さい領域にパターンニングされた。
Yin等による「Stain Relaxation of SiGe Islands on Compliant Oxide（J. App. Physics, 91(12): 9716-9722 (2002)）」は、ウェハボンディング技術により、ほうりんけい酸ガラスにエピタキシャルSi0.7Ge0.3フィルムを移すことにより、エピタキシャルSi0.7Ge0.3フィルムを形成する方法を開示する。エピタキシャルSi0.7Ge0.3フィルムを移した後に、Si0.7Ge0.3フィルムは、正方形のアイランドの配列にパターンニングされる。ほうりんけい酸ガラス上のSi0.7Ge0.3アイランドは、アニーリングされ、横方向の膨張および緩和を結果として生じる。ほうりんけい酸ガラスの粘性を変えることは、アイランドの横方向の膨張またはアイランド内での座屈のいずれかに利さなかった。
上記からみて、隣接する層の間の格子パラメータミスマッチを減らし、
例えば、加工された基板、集積回路（IC）デバイス、発光デバイスおよび放射線センサデバイスのようなデバイスおよび半導体構造に格子ひずみを結果として生じさせるのに用いることができる方法の必要がある。
ある実施形態では、本発明は半導体構造またはデバイスを製造する方法を含む。方法は、ひずんだ層を緩和させるために半導体材料のひずんだ層の下に横たわる材料の粘性を変えることを含むことができる。半導体材料から成る複数の構造体（それらの各々は材料の層から突き出る）を形成した後、材料の層の粘性が、例えば、材料の層の層リフローに充分な温度で複数の構造体の上に半導体材料の他の層を堆積させることにより変えることができる。方法は、ベース層の上に半導体材料の層を形成するステップと、少なくとも材料の他の層に半導体材料の層をつけるステップと、半導体材料の層とベース層とを分離するステップと、半導体材料の層の一部を除去し、半導体材料から成る各々の複数の構造体の各々の間の材料の他の層の領域をさらすステップを更に含むことができる。
本発明は、半導体構造体またはデバイスを製造する方法の追加的な実施形態を含む。III-Vタイプ半導体材料のエピタキシャル層は、基板の上に横たわっている従順な材料の層の上に形成される。III-Vタイプ半導体材料の層の一部は、複数の構造を形成するために除去され、各々の構造体は、従順な材料の層の露出領域によって、隣接した構造体から分離される。複数の構造体を形成した後に、III-Vタイプ半導体材料の他の層は、複数の構造体の各々を緩和させるために従順な材料の層の粘性を減少させるのに十分な温度で堆積される。
さらに他の実施形態では、本発明は加工された基板を形成する方法を含む。例えば、インジウム窒化ガリウムの層は、成長できるかまたは、さもなければ、従順な材料を含む第1の基板の上に形成されることができる。第２の基板は、基板の反対側の側上のインジウム窒化ガリウムの層に取り付けられ、その後、第1の基板は、インジウム窒化ガリウムの層から除去される。インジウム窒化ガリウムの層の一部は、複数の構造体を形成するために除去されることができる。実質的に同時に、従順な材料の層の粘性が、インジウム窒化ガリウム材料を緩和させるために減少しながら、インジウム窒化ガリウム構造のそれより大きいインジウム含有量を有するインジウム窒化ガリウムの他の層を堆積することができる。例えば、従順な材料は、ほうりんけい酸ガラスであってよく、インジウム窒化ガリウムの他の層は、インジウム窒化ガリウムの内の格子ひずみが実質的に減少するように、約600℃を超える温度で堆積される。
本願明細書において記載されているように、本発明の追加的な実施形態は、半導体構造体またはデバイスを製造する方法の間に形成される中間構造体を含む。中間構造体は、In0.1Ga0.9Nの層の上に横たわるIn0.25Ga0.75Nの層から成り、ベース基板に付属した、その上に堆積される複数の構造体を包含する。リフローに充分な粘性を呈している材料の層は、複数のIII-Vタイプ半導体構造とベース基板との間に配置されていてもよい。
本発明の実施形態もまた、加工された基板を含む。加工された基板は、基板の上に横たわっている材料の層に堆積された半導体材料から成る複数の構造体を含むことができ、材料の層は、可変の粘性を呈する。例えば、材料の層の粘性は、半導体材料の堆積温度より高いかまたは同じ温度で減少する。複数の構造体は、In0.1Ga0.9Nの実質的に緩和した層の上に横たわっているIn0.25Ga0.75Nの実質的に緩和した層を各々含むことができる。明細書は、本願発明を直接的に特定する特許請求の範囲を結論付けるが、本発明の効果は、添付の図面を参照しながら、本発明の記述からより直ちに確認できる。
図1は、本発明の方法の実施中に形成される、半導体材料の層と、犠牲基板に付着した半導体材料の中間層とを含む中間構造の簡略断面図である。 図２は、本発明の方法の実施中に形成される、半導体材料の層と、犠牲基板に付着した任意の誘電材料とを含む中間構造の簡略断面図である。 図3は、本発明の方法の実施中に形成される、犠牲基板およびボンディング基板の双方に付着した半導体材料の層を含む他の中間構造の簡略断面図である。 図4は、図3の中間構造の本発明の方法の実施形態の層間剥離を例示する簡略断面図である。 図5は、図4示すように、犠牲基板の除去の後、ボンディング基板に付着する半導体材料の層、および、半導体材料の層の領域の上に横たわっているパターンニングされたマスク材料を含む本発明の方法の実施中に形成される中間構造の簡略断面図である。 図6は、本発明の方法の実施中、形成されることができる、図5に示すように、マスク材料に選択的な半導体材料の層の一部の除去の後、ボンディング基板に配置されている半導体材料のアイランドを含む、他の中間構造の簡略断面図である。 図7は、本発明の方法の実施中、形成されることができる、半導体構造またはデバイスの簡略断面図であり、従順な材料に配置した半導体材料の複数のアイランドを含む。 図8は、半導体構造またはデバイスのトップダウン平面図であり、図8に示すような従順な（compliant）材料上に半導体材料の複数のアイランドを含む。
本発明を実行するためのモード
本願明細書において、記載される図は、いかなる特定の材料、装置、システムまたは方法の実際の図であるはずではなく、本発明を記載するために使用される単に理想とされた代表だけである。更に、図の間で共通のエレメントは、同じ参照番号を保持できる。
ここで用いる、用語「III-V族半導体材料」は、周期表のIIIA族（B、Al、Ga、In、および、Tl）から一つ以上の元素、および、周期表のVA族（N、P、As、Sb、および、Bi）から一つ以上の元素からなる支配的な材料を含むことを意味する。
ここで用いる、用語「II-VI族半導体材料」は、周期表のIIB族（Zn、CdおよびHg）から一つ以上の元素、および、周期表のVIB族（O、S、Se、TeおよびPo）から一つ以上の元素からなる支配的な材料を含むことを意味する。
ここで用いられる、材料に関して用いられるとき、用語「臨界厚み（critical thickness）」は、材料内の転位のような欠陥の形成が、効果的に有利となる最大の厚みを意味する。
ここで用いられる、用語「加工された基板（engineered substrate）」は、最も広い意味において、材料の２以上の層からなる基板を含むことを意味し、１またはそれ以上の半導体デバイスの製造のための基板として使用することを目的とする。例えば、加工された基板は、半導体−オン−絶縁体（semiconductor-on-insulator）タイプの基板を含む。
ここで用いられる、用語「材料のエピタキシャル層」は、材料の少なくとも実質的に単結晶である材料の層を意味し、単結晶が、周知の結晶学的な方位を呈するように、形成された材料の層を意味する。
ここで用いられる、用語「成長格子パラメータ」は、半導体材料のエピタキシャル層に関して使われるときに、半導体材料の層が温度上昇でエピタキシャル成長するにつれて、半導体材料の層により呈される平均的格子のパラメータを意味する。
ここで用いられる、用語「格子ひずみ」は、材料の層に関して用いられるとき、材料の層の面と少なくとも実質的に平行な方向の結晶格子のひずみを意味し、圧縮ひずみまたは引っ張りひずみのいずれかである。同様に、材料の層に関して使われるときに、用語「平均的格子パラメータ」は、材料の層の平面と少なくとも実質的に平行の寸法の平均的格子パラメータを意味する。
同様に、用語「ひずみ」は、結晶格子が、かかる材料に関する通常の間隔から、変形（例えば、伸張又は圧縮）したことを示すために用いられ、その結果、その格子の間隔が、均一な緩和した結晶のかかる材料に関して通常遭遇するのとは異なる。
ここで用いられる、用語「格子定数」は、表層の平面において測定される単位格子（unit cell）の原子の間の距離を含み、意味する。
ここで用いられる用語「粘性」は、フローまたは変形に逆らうアモルファス材料の抵抗を含み、意味し、それは内部摩擦の結果であってもよい。
本願明細書において使われる各用語「緩和（relax）」または「緩和した（relaxed）」は、精力的に進歩した方法で方位付けされた非対称のユニット（例えば原子または分子）から成るひずんでいない結晶学的な構造を有する半導体材料のる層を含み、意味する。用語「緩和」は、バルク位置に対して材料の層の原子の位置を変化させることを含み、意味し、その結果、材料内の格子ひずみが、少なくとも部分的に解放され、材料がその平衡格子定数に近づきまたは達する。
ここで用いられる用語「リフロー（reflow）」は、加熱を含み、意味し、または、さもなければ、材料を処理することを含み、意味し、その結果、または、自身の重量の動作の下でそれ自体を再配布できるように、それが軟化し、または、減少した粘性を有する。
本発明の実施形態は、格子ひずみの制御され、および／または、選択された度合い、並びに、制御され、および／または、選択された平均格子パラメータを有する半導体材料（例えば、加工された基板上のIII-V族半導体材料のエピタキシャル層）の層の構成を容易にする方法および構造を含む。半導体材料のかかる層を含む半導体構造またはデバイスを製作する方法の例示の実施形態は、図1乃至８に関して後述する。
図1を参照すると、犠牲基板102に付着する半導体材料110の層を含む第1の中間構造体100が製造される。犠牲基板102は、同種であるか異種の複合材料（例えばサファイヤ）から成ることができる。半導体材料110の層には、圧縮および／または引っ張りのひずみのレベルを減少するように要求される層が設けられて、例えば、最終的に作動中の半導体デバイスの製造の一部として、その上にある半導体材料の一つ以上の追加的な層を形成するための種子層として使用するように構成されている。
ある実施形態では、半導体材料110の層は、半導体材料の単一のエピタキシャル層または多数のエピタキシャル層から成ることができる。さらに、ある実施形態では、半導体材料110の層は、III-Vタイプ半導体材料のエピタキシャル層から成ることができる。限定しない実施形態として、半導体材料110の層は、窒化ガリウムのエピタキシャル層、インジウム窒化ガリウム（InxGa1-xN）のエピタキシャル層、および、アルミニウム窒化ガリウム（AlxGa1-xN）のエピタキシャル層のうちの少なくとも1枚から成ることができ、ここで、xは、例えば0.05または0.10のような、約0.01から約0.15の間のいかなる数で表すことができる。
図１に示すように、犠牲基板102が、ベース材料104を含み、そして、任意に、半導体材料110およびベース材料104の層の間で、最終的に配置される半導体材料106の中間層を含む。犠牲基板102のベース材料104上に直接半導体材料110の層を形成することはむずかしいか不可能なとき、半導体材料106の中間層は、半導体材料の単一の層または半導体材料の多数の層を含み、例えば、その上に半導体材料110の層を形成するための種子層として使うことができる。図は一定の比率で示されず、実際には、半導体材料106の中間層および半導体材料110の層は、犠牲基板102のベース材料104の厚みに関して、比較的薄くてもよい。
例えば、この例に限らないが、中間構造体100は、犠牲基板102のベース材料104の上に形成される半導体材料106の単一の中間の層から成ることができ、半導体材料110の層は半導体材料106の中間の層の上に形成されることができる。ある特定の限定しない実施形態として、半導体材料106の中間の層は窒化ガリウム（GaN）の単一のエピタキシャル層から成ることができ、半導体材料110の層はインジウム窒化ガリウム（InxGa1-xN）のエピタキシャル層から成ることができる。
図1に示される中間構造体100を形成するために、半導体材料106の中間の層はエピタキシャル成長でき、または、さもなければ、ベース材料104の主要上面の上に形成され、その後、半導体材料110の層は、エピタキシャル成長でき、または、さもなければ、半導体材料106の中間の層の上に形成される。追加的な実施形態では、半導体材料110の層は、任意に、直接半導体材料106の中間の層を含むことのないベース材料104の上に形成されることができる。
ある実施形態では、半導体材料106の中間の層は、例えばIII-Vタイプ半導体材料のような半導体材料の一つ以上の層を含み、その上に半導体材料の追加的な層のエピタキシャル成長に充分な厚みを有するように形成される。限定しない実施形態として、半導体材料106の中間層（例えば、窒化ガリウムの層から成ることができる）が、約0.01μmから約100μmの間の厚みに形成され、不純物をドープされるかまたはドープされない。半導体材料106の中間層は、例えば、ハイドライド気相成長法（HVPE）、有機金属化学気相エピタキシャル法（MOVPE）および分子線エピタクシ（MBE）のような公知技術のさまざまな方法を使用して堆積できる。その上、さまざまな方法が、その中の転位の密度を低減させるために半導体材料106の中間層を形成する際に使うことができ、例えば、epitaxial lateral over-growth（ELO）、facet-initiated epitaxial lateral over-growth (FIELO)、および、その場（in-situ）マスキングのような方法である。
追加的な実施形態では、半導体材料106の中間層は、例えば、熱ボンディング、熱圧着または熱超音波ボンディングのような集積回路の製作の公知技術を使用して犠牲基板102にボンディングまたは取り付けられる。限定しない実施形態として、半導体材料106およびベース材料104の中間層は、互いに対してそれらに当接して、上がる温度（選択された格子パラメータを半導体材料110の層に与えるのに選ばれて）、例えば少なくとも摂氏100度（100℃）を超えるそれらおよび時間の充分な量のための圧力を維持することによって、一緒にボンディングされてもよい。
また図1を参照すると、半導体材料110の層は、公知技術のさまざまな方法を使用して半導体材料106の中間層の上に形成されることができる。限定しない実施形態として、半導体材料110の層は、有機金属化学蒸気堆積（MOCVD）のような方法を使用して半導体材料106の中間層に成長される疑似整合的（pseudomorphically）なひずんだインジウム・ガリウム窒化層であってもよい。欠陥形成および位相分離による緩和を禁止することによって、更なる欠陥を予防するために、半導体材料110の層は、例えば、約10ナノメートルないし約1000ナノメートルの間で、それの臨界厚みより少ない厚みが形成されていてもよい。半導体材料110の層の臨界厚みは、例えば、本願明細書において、従来技術において、周知で詳述しない化学組成および成長条件にのような変数に基づいて決定されることができる。
図2に示すように、ある実施形態では、中間構造120は、任意に犠牲基板102のベース材料104の上に横たわっている誘電体材料108の層を含むことができ、半導体材料110の層は中間構造120を形成するために誘電体材料108の層の上に形成されることができる。誘電体材料108の層は、任意に、ベース材料104の主要面の上に形成されることができる。誘電体材料108の層は、例えば、シリコンオキシナイトライド（SiON）、窒化ケイ素（Si3N4）または、二酸化ケイ素（SiO2）を含み、例えば、化学蒸気堆積（CVD）、物理的蒸気堆積（PVD）または原子層堆積（ALD）を使用して形成されることができる。半導体材料110の層は、例えば、ボンディングプロセスによって任意に移転され、または、さもなければ、誘電体材料108の層の上に形成されることができる。材料110が極性であるとき、FIG.2の実施形態は特に適しており、最終的な構造は与えられた最終的な極性を呈しなければならない。
特定の実施形態では、半導体材料110の層が、c-平面材料ではなく、ａ-平面材料またはm-平面材料として成長するかまたは形成される。ｍ-平面およびａ-平面 III-窒化物材料は、無極性方位、すなわちガリウムまたは窒素表面のない方位である。したがって、無極性半導体材料料110の方位は、図2の中間構造120によって示される実施形態で記載されているように、二回結合される必要はない。
図3を参照すると、犠牲基板102の反対側の側に、半導体材料110の層は、中間構造体130を形成するためにボンディング基板116にボンディングされ、または、取り付けられる。ボンディング基板116は、サポート材料122、および、サポート材料122と半導体材料110の層との間で最終的に配置される従順な材料118の層から成ることができる。サポート材料122は、従順な材料118の下に横たわる層に関して機械的サポートを提供する同種の材料または異種の（すなわち、コンポジット）材料から成ることができる。ある実施形態では、サポート材料120は、ベース材料104と同じか又は実質的に類似した熱特性を有する材料から成ることができる。限定しない実施形態として、サポート材料120は、サファイヤ、シリコン、III-砒素、クォーツ（SiO2）、溶融シリカ（SiO2）ガラス、（例えば、それは商標ZERODURRの下、ペンシルバニア州DuryeaのSchott North America, Inc.によって販売されるような）ガラスセラミック複合材料、（例えばSiO2-TiO2またはCu2-Al2O3-SiO2のような）溶融石英ガラス複合材料、アルミニウム窒化物（AlN）またはシリコン・カービン（SiC）から成ることができる。
従順な材料118の層は、半導体材料110の層に、基板116をボンディングすることで接着するのを容易にするために用いることができ、例えば、半導体材料110の層の堆積温度より低いか又は等しいガラス転移温度（Tg）を有する材料から成ることができる。従順な材料118の層は、約0.1μmから約10μmまで、特に約1μmから約5μmまで延びるレンジの厚みを有することができる。限定しない実施形態として、従順な材料118の層は、酸化物、ケイ酸塩燐（phosphosilicate）ガラス（PSG）、ホウケイ酸塩（BSG）、ホウ素ケイ酸塩燐（borophosphosilicate）ガラス（BPSG）、ポリイミド、ドーピングされた又はアンドープの準非有機的シロキサンspin-on-glass（SOG）、非有機的なspin-on-glass（すなわちメチル、エチル、フェニルまたはブチル）、および、ドーピングまたはアンドープのケイ酸塩のうちの少なくとも1つから成ることができる。限定しない実施形態として、ボンディング基板116および半導体材料110の層は、互いに対するそれらに当接して、温度上昇（選択された格子のパラメータを半導体材料110の層に与えるのに選ばれて）、例えば少なくとも摂氏100度（100℃）を超えるそれらおよび時間の充分な量のための圧力を維持することによって、一緒にボンディングされてもよい。
半導体材料110の層がインジウム窒化ガリウム（InxGa1-xN）のエピタキシャル層からなり、半導体材料106の中間層が窒化ガリウム（GaN）から成る実施形態では、ボンディング基板116は、例えば、インジウム窒化ガリウムの疑似整合的（pseudomorphically）にひずんだ層が緩和されるために、摂氏約800度（800℃）の温度でインジウム窒化ガリウムの層にボンディングされ、その結果、その平均的格子パラメータは、張りつめていない平均格子パラメータと少なくとも実質的に等しい。
図4に示すように、半導体材料110の層をボンディング基板116にボンディングしたあと、ボンディング基板116と一緒に半導体材料110の層は、犠牲基板102から分離される（または、犠牲基板102は、半導体材料110の層から分離される）。任意に、ボンディング基板116および半導体材料110の層と共に、半導体材料106の中間層は、ベース材料104から分離される。半導体材料106の中間層の層からの犠牲基板102の分離、または半導体材料110からの犠牲基板102の分離は、例えば、グラインディング・プロセス、エッチング・プロセス、研磨プロセスまたはレーザー・リフトオフ・プロセスのような種々の化学的、熱的、または、機械的プロセスによって実行される。方法は、犠牲基板102からの半導体材料110の全ての層またはそれの一部だけを取り除くために実行されることができる。図2の犠牲基板を利用している実施形態では、層110は、エッチング・プロセス、グラインディングまたは平坦化プロセス若しくはレーザー照射プロセスのような、例えば、方法を使用して材料104を除去することによって、ベース材料104から分離されまたは切り離され、誘電材料108のレベルで分離している。
例えば、この例に限らないが、SMART CUT-プロセスの産業において、公知の方法は、ベース材料104を分離するために用いてもよくて、任意に、中間の半導体材料106の層を半導体材料110の層から分離しても良い。例えば、かかる方法は、Bruelの米国特許第RE39,484号、Aspar等の米国特許第6,303,468号、Aspar等の米国特許第6,335,258号、Moriceau等の米国特許第6,756,286号、Aspar等の米国特許第6,809,044号およびAspar等の米国特許第6,946,365号に詳細に記載されている。
図1を再び参照すると、複数のイオン（例えば水素または不活性ガス・イオン）は、中間構造体100にインプラントされることができる。例えば、イオンは、半導体材料110の層に隣接する中間構造体100の側に配置されるイオンソース（図示せず）から、中間構造体100にインプラントされることができる。図1に示される方向指示矢印114により表されるように、イオンは、半導体材料110の層に対して実質的に垂直な方向に沿って、中間構造体100にインプラントされる。周知のように、イオンが中間構造体100にインプラントされる深さは、少なくとも部分的にイオンが中間構造体100にインプラントされるエネルギーの関数である。通常、より少ないエネルギーでインプラントされるイオンは、相対的により浅い深さにインプラントされ、一方、より高いエネルギーによりインプラントされるイオンは、相対的により深い深さにインプラントされる。
限定しない実施形態として、イオンは、中間構造体100の範囲内で所望の深さDでイオンをインプラントするのに選ばれる予め定められたエネルギーを有する中間構造体100にインプラントされることができる。公知技術の様に、必然的に少なくともいくつかのイオンは、所望のインプラント深さ以外の深さにインプラントされ、半導体材料110の層の露出表面からの中間構造体100への深さの関数としてのイオンの濃度のグラフは、所望のインプラント深さで最大を有する一般にベル形の（対称又は非対称の）カーブを呈することができる。中間構造体100へのインプラントの際に、イオンは、中間構造体100の範囲内でイオン注入層112を定めることができる。イオン注入層112は、中間構造体100を有する最大イオン濃度の面と合わせられる（例えば、中心合わせされる）中間構造体100の範囲内の領域または層から成ることができる。イオン注入層112は、下記に詳述するように、続くプロセスで中間構造体100が裂かれ、または、破砕するにつれて、中間構造体100の範囲内の弱いゾーンを画定する。
本発明のある実施形態では、イオン注入層112は、半導体材料110および中間層の半導体材料106の層の一方または両方に配置されてもよい。換言すれば、イオン注入層112は、図1に示すように、半導体材料110の層の範囲内に完全に配置され、または、半導体材料110の層の範囲内で部分的に、および、半導体材料106（図示せず）の中間層の範囲内で部分的に配置されてもよい。１つの特定の限定しない実施形態として、ある実施形態では、イオン注入層112は、約100ナノメートル乃至約300ナノメートルの間の深さである、半導体材料110の層に達することができる。追加的な実施形態では、イオン注入層112は、半導体材料106の中間層に達することができる。
再び図4を参照すると、図3に関して前述したように、中間構造体130を形成するためにベース基板102の反対側にボンディング基板116をそれの側上の半導体材料110の層に付着させた後に、中間構造体130は、中間構造体130をイオン注入層112に沿って割れさせるかまたは破砕させるために、熱処理プロセスを受けることができ、それにより、図4に示される中間構造体140を形成する。換言すれば、半導体材料110の層、及び、任意に、半導体材料106の下にある中間層の部分106’は、中間構造体130を熱的に処理する際に、下に横たわるベース基板104および半導体材料106の中間層の残りの部分から離層されることができる。
任意に、ある実施形態では、誘電材料（図示せず）の層は、半導体材料110の層を切り離した後に、半導体材料110の層、および、任意に、半導体材料106の下にある中間層の一部106’の上に形成される。図2に関して先に述べた様に、誘電体材料の層は、例えば、二酸化ケイ素または窒化ケイ素から成ることができ、公知技術の方法により形成されることができる。誘電体材料108の層は、本発明の次のプロセス（すなわち、ポストひずみ緩和プロセス）の際に、半導体材料110の高品質の平面層を成し遂げるために半導体材料110の層の上に形成される。
図5に示すように、マスク材料122は、半導体材料110の層の上に、そして、任意に、ある実施形態では、半導体材料106または誘電体材料108（図2）の中間層の層の上に、形成され、処理される（例えば、パターンニングされる）。マスク材料122は、半導体材料110の層および半導体材料106の中間層のような下にある材料に関する、所望のエッチング深さおよび抵抗に基づいて選ばれることができる。限定しない実施形態として、マスク材料122は、酸化物材料、窒化物材料または金属材（すなわちクロミウムまたはチタン）のようなフォトレジスト材料またはハードマスク材料から成ることができる。半導体材料110の層の表面を各々さらす複数のアパーチャ124は、次いで、公知技術の方法を使用してマスク材料122をパターンニングすることにより形成される。
図6に示すように、半導体材料110の層の一部は、半導体材料の複数の構造体126を形成するために、例えば、異方性のリアクティブイオン（すなわち、プラズマ）エッチング・プロセス、誘導結合プラズマ（ICP）エッチング・プロセスのような高密度プラズマエッチング・プロセス、または、ウェットエッチング・プロセスを使用するマスク材料122のアパーチャ124を介して除去される。限定しない実施形態として、半導体材料110の層は、インジウム窒化ガリウムであってもよく、従順な材料118の層は、ほうりんけい酸ガラスであってもよく、マスク材料122は、フォトレジストであってもよく、塩素ベースのプラスマ・エッチング・プロセス（例えば、ICP）は、インジウム窒化ガリウムから成る構造体126を形成するために、ほうりんけい酸ガラスおよびフォトレジストに選択的なインジウム窒化ガリウムを取り除くために用いることができる。構造体126の形成の後、残ったマスク材料122は、半導体構造体160から除去される。
各々の構造体126は、下にある領域から突き出ている半導体材料の領域を含むことができる。構造体126は、半導体材料110の層の臨界厚さより大きくまたは小さい厚さT1と、約5μmないし約1mmの間、特に約500μmの側方寸法Ｘ１とを有するように形成され、約1μmないし100μmの間で距離d1によって、隣接した構造体126から離れて間隔を置かれ得る。
図7を参照すると、従順な材料118の層は、例えば、図6に示すように、半導体材料構造体126を少なくとも部分的に緩和させ、ベース構造体128を形成させ、従順な材料118の層をリフローさせるように従順な材料118の層の粘性を減少させるのに十分な温度まで、オーブン、炉または堆積リアクタを使用して加熱される。適切な温度は、従順な材料118の層の組成および粘性の所望の変化に基づいて決定されることができる。ある実施形態では、従順な材料118の層は、半導体材料132の他の層の堆積の間、加熱されることができる。半導体材料132の他の層が、半導体材料の単一の層または半導体材料の多数の層を含む。限定しない実施形態として、半導体材料132の他の層は、III-Vタイプ半導体材料を含み、従順な材料118の層は、ガラス材料のようなIII-Vタイプ半導体材料の成長に対する反界面活性剤として作用する材料から形成され、したがって、その上にIII-V族窒化物材料の成長を実質的に防止する。例えば、半導体材料132の他の層は、InyGa1-yNであってもよく、ここで、yは、例えば0.05および0.10のような0.01と0.15の間の数を表す。
半導体材料132の他の層は、例えば、金属有機化学蒸気堆積（MOCVD）、分子線エピタキシ（MBE）または金属有機蒸気位相エピタクシ（MOVPE）のような高温プロセスを使用して堆積され、従順な材料118の層の粘性を減少させるのに十分な温度で実行される。限定しない実施形態として、半導体材料132の他の層は、従順な材料118の層のガラス転移温度（Tg）より高い又は同じ温度で堆積でき、従順な材料118の層の粘性のポイントは減少し、リフローを開始する。従順な材料118の層は、半導体材料132の他の層の堆積温度よりも高いか又は等しい温度でリフローされ又はさもなければ軟化されるように選択される。限定しない実施形態として、従順な材料118の層は、ほうりんけい酸ガラス（BPSG）からなり、半導体材料132の他の層は、ホウ素および燐のパーセンテージ内容に基づいて決定される温度で形成される。特に、従順な材料118の層は、４％（重量）のホウ素と４％（重量）の燐からなるほうりんけい酸ガラスであり、半導体構造体160は、半導体材料132の他の層の堆積中、約600℃を超える温度にさらされる。半導体材料132の他の層の堆積と同時に、従順な材料118の層をリフローするのに十分な温度まで半導体構造体160を加熱することによって、図６に示すように、構造体126の半導体材料の結晶格子構造は、実質的に低減した格子ひずみを備えたベース構造体128を形成するために再編成できる。
半導体材料132の他の層は、下にある構造体126と比較してより大きな格子構造を有する材料から成り、したがって、構造体126上に力を生成でき、一方、従順な材料118の層が粘着性で移動可能な状態にあり、下に横たわる半導体材料に少なくとも部分的にベース構造体128を形成することを緩和させることができる。限定しない実施形態として、構造体126および半導体材料132の他の層は各々、インジウム窒化ガリウムから成り、半導体材料132の他の層は、構造体126のそれと比較してより高いインジウムの量、および、構造体126と比較してより大きな格子の構造を有する。半導体材料132の他の層のより大きい格子の構造は、従順な材料118の層に関して下に横たわる半導体材料を「押す」または「引く」力を生成し、その結果、ベース構造体128は、半導体材料料132の他の層の格子構造および原子規則（atomic ordering）を採用する。したがって、従来の堆積技術を使用することより大きな厚みおよび高い品質を有する、半導体材料132の他の層が形成される。ベース構造体128の上の半導体材料132の他の層を堆積させることによって、ひずみバランスは、半導体材料料132の他の層と、少なくとも部分的に緩和した高品質の半導体材料の層の構成を可能にするベース構造体128との間に得られる。
限定しない実施形態では、図6に示すように、構造体126が各々インジウム窒化ガリウムからなり、従順な材料118がほうりんけい酸ガラスを含む場合、インジウム窒化ガリウムは、ほうりんけい酸ガラスがインジウム窒化ガリウムの膨張によりベース構造体128を形成させるようにリフローする温度でまたはそれ以上の温度で堆積される。別の実施形態では、構造体126は、アルミニウム窒化ガリウムを各々含み、ほうりんけい酸ガラスのリフローの間、収縮する（図示せず）。
このように、半導体材料132の他の層は、ベース構造体128の格子構造に実質的にかなう格子構造を有して堆積される。従順な材料118の層を同時にリフローしながら半導体材料132の他の層を形成することによって、半導体材料132の他の層は、それの臨界厚みの上で堆積し、欠陥形成およびフェーズ分離なしで従来は堆積することができたものよりも高いパーセンテージのインジウムを包含する。
半導体材料132の他の層は、ダイオードのような発光デバイスを形成するのに充分なインジウム含有量を有するインジウム窒化ガリウム材料であってよい。限定しない実施形態として、図6に示すように、構造体126は、約10パーセントのインジウム（In0.1Ga0.9N）を包含するIII-窒化物材料料からなり、半導体材料132の別の層は、約25パーセントのインジウム（In0.25Ga0.75N）を含んでいるIII-窒化物材料料から成り、構造体126より大きい自然の格子構造を有する半導体材料132の他の層を伝達する。In0.25Ga0.75Nの層は、約600℃以上、特に約700℃乃至約1150℃まで伸びる範囲の温度で、金属有機化学気相成長（MOCVD）によって堆積され、一方、従順な材料118の層は、ほうりんけい酸ガラスからなり、下にあるベース構造体128の膨張をさせるようにリフローされる。この方法では、In0.25Ga0.75Nの層は、堆積中、緩和し、それは増加する厚みおよび増加するインジウム含有量を有する少なくとも部分的に緩和した層の形成を促進し、その一方で、望ましくないフェーズ分離を減らす。
このように、半導体材料132の他の層は、緩和した状態であるか部分的に緩和した状態の半導体構造体170上に堆積される。ある実施形態では、緩和した構造の形成の前に、露出した誘電材料118は、選択的に半導体構造体170から除去されることができる。
図8は、図7に示される半導体構造体170のトップダウン平面図である。従順な材料118の層のリフローの間、緩和プロセスは、構造体の周辺領域から中心の領域まで進み、ベース構造体128の膨張に結果としてなり得る。従順な材料118の層の粘性を変えることは、半導体材料の範囲内で原子の再編成を導き、そして、半導体材料（図6）の構造体126の横方向の寸法X1より大きい横方向の寸法X2を有する複数のベース構造体128を形成する。ベース構造体128は、緩和の前に構造体126の間の距離d1未満の距離d2だけ、互いから分離されることができる。ベース構造体128は、半導体材料110（図1）の層と比較して、実質的に減少するか除去された圧縮または引っ張り格子ひずみを呈する。限定しない実施形態では、ベース構造体128の各々が、約10μm乃至約250μmの間の横方向の寸法（すなわち幅または長さ）X2を有し、約0.5μm乃至約30μmの間の距離d2によって、隣接したベース構造体128から離れて間隔を隔てられる。ベース構造体128の寸法および間隔は、製造される半導体構造またはデバイスの所望の寸法と一致するように選ばれることができる。限定しない実施形態として、発光ダイオードの製造のために、ダイオード・サイズ（すなわちダイ・サイズ）は、幅約100μmおよび長さ100μmであってよい。同様に、構造体の寸法は、レーザーダイオード製作のための所望のキャビティ構造の長さおよび幅と一致するように設計されていてもよい。
例えば、上記した本発明の方法の実施形態を使用して、（例えば図１に示される中間構造体100のような）加工された基板は、サファイヤ基板の上に横たわるGa-極（Ga-polar）窒化ガリウムから成る半導体材料106の露出した種子層を含むように形成される。半導体材料106の種子層は、その上にあるGa-極（Ga-polar）インジウム窒化ガリウムIn0.15Ga0.85N 110のエピタキシャル層を成長させるために用いることができる。イオン注入プロセスは、（前述したように図1に関して）弱いゾーンを定めているイオン注入層112を形成するために実行されることができる。Ga-極（Ga-polar）インジウム窒化ガリウムIn0.15Ga0.85Nのエピタキシャル層は、他のサファイヤ基板の上に横たわっているほうりんけい酸ガラス層にウェハボンディングされる。インジウム窒化ガリウムIn0.15Ga0.85Nの一部のエピタキシャル層は、イオン注入プロセスの間、生成される弱いゾーンに沿って、半導体材料106の種子層から分離され、その結果、Ｎ極（N-polar）インジウム窒化ガリウムIn0.15Ga0.85Nのエピタキシャル層が、別のサファイヤ基板上に残る。マスク材料122は、構造体126を形成するのが要求されるＮ極（N-polar）インジウム窒化ガリウムIn0.15Ga0.85Nのエピタキシャル層の領域の上に横たわるように塗布され、パターンニングされる。ドライエッチング・プロセス（すなわちプラズマエッチング・プロセス）は、半導体材料106の種子層およびマスク材料122に選択的なＮ極（N-polar）インジウム窒化ガリウムIn0.15Ga0.85Nのエピタキシャル層の一部を除去するのに実行される。マスク材料122の残りの部分は、インジウム窒化ガリウムIn0.15Ga0.85N構造の形成の後、除去され得る。半導体構造は、図７および8に関して先に述べた様に、構造体のＮ極（N-polar）インジウム窒化ガリウムIn0.15Ga0.85Nの緩和をさせるほうりんけい酸ガラス層をリフローさせるのに十分な温度で熱処理される。
別の例として、加工された基板（例えば、図1に示される中間構造体100）は、サファイヤ基板の上に横たわっている。Ga-極（Ga-polar）窒化ガリウムから成る半導体材料106の露出した種子層を含むように形成される。半導体材料の種子層は、従来のウェハボンディングプロセスを使用して第２のサファイヤ基板に取り付けられ、半導体材料106の種子層がＮ極（N-polar）窒化ガリウムから成るように、最初のサファイヤ基板は、従来のレーザー・リフトオフ・プロセスを使用して除去される。Ｎ極（N-polar）インジウム窒化ガリウムIn0.15Ga0.85Nのエピタキシャル層は、半導体材料106の種子層の上に形成される。Ｎ極（N-polar）インジウム窒化ガリウムIn0.15Ga0.85Nのエピタキシャル層は、第3のサファイヤ基板の上に横たわるほうりんけい酸ガラス層にボンディングされることができ、Ｎ極（N-polar）インジウム窒化ガリウムIn0.15Ga0.85Nのエピタキシャル層は、従来のレーザー・リフトオフ・プロセスを使用して第２のサファイヤ基板から除去されることができ、その結果、Ga-極（Ga-polar）インジウム窒化ガリウムIn0.15Ga0.85Nの層が第3のサファイヤ基板上に残る。ドライエッチング・プロセス（すなわち、プラズマエッチング・プロセス）は、Ｎ極（N-polar）インジウム窒化ガリウムIn0.15Ga0.85Nから成る構造体126を形成する半導体材料106の種子層と、マスク材料122に対して選択的なＮ極（N-polar）インジウム窒化ガリウムIn0.15Ga0.85Nのエピタキシャル層との一部を除去するのに実行される。構造体126の形成の後、マスク材料122の残りの部分は、構造体126の形成の後、除去され得る。半導体構造は、図７および８に関して先に述べた様に、Ｎ極（N-polar）インジウム窒化ガリウムIn0.15Ga0.85Nの緩和を生じさせるほうりんけい酸ガラス層をリフローするのに充分な温度で熱処理される。加えて、半導体構造体は、MOCVDリアクタに配置され、ほうりんけい酸ガラスが約700℃を超える温度で同時にリフローされつつ、インジウム窒化ガリウムの層が堆積される。
本願明細書において、主にインジウム窒化ガリウムから成る半導体材料110の層に関して、本発明の実施形態を記載してきたけれども、本発明はそれに限定されず、本発明の実施形態は、他のIII-窒化物材料料、他のIII-Vタイプ半導体材料の層、または、他の半導体材料（例えば、II-VIタイプ半導体材料の層、シリコンの層およびゲルマニウムの層）から成る半導体材料の層を提供するために用いることができる。
本発明が、特定の好ましい実施形態に関して本願明細書において記載されると共に、当業者には、それに限定されないことは明かであろう。むしろ、好ましい実施形態に対する多くの追加、削除および変更は、以下の特許請求の範囲による本発明の範囲から逸脱することなくなされる。加えて、ある実施形態からの特徴は、他の実施形態の特徴と結合されることができ、本発明の範囲内に含まれると共に、発明者により企図される範囲内にある。

Claims (15)

  1. 半導体構造体またはデバイスを製造する方法であって、
    ベース層の上に半導体材料の層を形成するステップと、
    従順な材料の層に半導体材料の層をつけるステップと、
    半導体材料の層とベース層とを分離するステップと、
    半導体材料からなる複数の構造体の各々の間の従順な材料の層の領域を露出するために半導体材料の層の一部を除去するステップと、
    従順な材料の層の粘度を変えながら、複数の構造体の上に半導体材料の別の層を堆積させるステップと、
    を有することを特徴とする方法。
  2. 半導体材料の層の上に誘電体材料の層を適用するステップを更に有することを特徴とする請求項１に記載の方法。
  3. 前記従順な材料の層に半導体材料の層をつけるステップが、インジウム窒化ガリウムの層に対する珪酸塩、低温酸化物、りんけい酸ガラス、ホウケイ酸塩、ほうりんけい酸ガラス、ポリイミド、シロキサン・スピン-オン-ガラス、無機スピン-オン-ガラスの少なくとも１つからなる材料の層にインジウム窒化ガリウムの層にボンディングするステップを有することを特徴とする請求項１に記載の方法。
  4. 前記従順な材料の層の粘度を変えながら、複数の構造体の上に半導体材料の別の層を堆積させるステップが、従順な材料の層のガラス転位温度でまたはそれ以上の温度で半導体の別の層を堆積させるステップを有することを特徴とする請求項１に記載の方法。
  5. 前記従順な材料の層のガラス転位温度でまたはそれ以上の温度で半導体の別の層を堆積させるステップが、約６００℃乃至約１１５０℃の範囲の温度でインジウム窒化ガリウムを堆積させるステップからなることを特徴とする請求項４に記載の方法。
  6. 前記従順な材料の層の粘度を変えながら、複数の構造体の上に半導体材料の別の層を堆積させるステップが、それらの間で分離を維持しながら、複数の構造体の各々の中で半導体材料を緩和させるステップを有することを特徴とする請求項1に記載の方法。
  7. 複数の構造体が、III-Vタイプ半導体材料からなることを特徴とする請求項1に記載の方法。
  8. In0.10Ga0.90Nからなるように複数の構造体を形成するステップと、In0.25Ga0.75Nかあなる半導体材料の別の層を選択するステップと、を更に有することを特徴とする請求項１に記載の方法。
  9. 前記半導体材料の別の層を堆積させるステップが、従来の基板上に形成されたインジウム窒化ガリウムの層と比較して増大した臨界厚さを備えたインジウム窒化ガリウムの層を堆積させるステップからなることを特徴とする請求項１に記載の方法。
  10. 基板の上に横たわる材料の層の上に堆積された半導体材料からなる複数の構造体を有する加工された基板であって、材料の層が変更可能な粘度を示すことを特徴とする加工された基板。
  11. 前記複数の構造体の各々が、約０．５μｍ乃至約１００μｍの間の距離で隣接する構造体から離れていることを特徴とする請求項１０に記載の加工された基板。
  12. 前記複数の構造体の各々が、約５μｍ乃至約１ｎｍの間の平均横幅寸法を有することを特徴とする請求項１０に記載の加工された基板。
  13. 前記半導体材料が、少なくとも１０パーセントインジウムの含有量の低欠陥密度インジウム窒化ガリウムの少なくとも１つの層を有することを特徴とする請求項１０に記載の加工された基板。
  14. 前記インジウム窒化ガリウムが、約２０ナノメートルよりも大きな平均厚さを有することを特徴とする請求項１３に記載の加工された基板。
  15. 前記インジウム窒化ガリウムが、In0.25Ga0.75Nのエピタキシャル層からなることを特徴とする請求項１３に記載の加工された基板。
JP2011529151A 2008-09-24 2009-09-21 半導体材料、半導体構造、デバイスおよびそれらを含む加工された基板の緩和した層を形成する方法 Pending JP2012514316A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US9982908P 2008-09-24 2008-09-24
US61/099,829 2008-09-24
PCT/US2009/057734 WO2010036622A1 (en) 2008-09-24 2009-09-21 Methods of forming relaxed layers of semiconductor materials, semiconductor structures, devices and engineered substrates including same

Publications (1)

Publication Number Publication Date
JP2012514316A true JP2012514316A (ja) 2012-06-21

Family

ID=41528815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011529151A Pending JP2012514316A (ja) 2008-09-24 2009-09-21 半導体材料、半導体構造、デバイスおよびそれらを含む加工された基板の緩和した層を形成する方法

Country Status (6)

Country Link
US (1) US8486771B2 (ja)
EP (1) EP2329517A1 (ja)
JP (1) JP2012514316A (ja)
KR (1) KR20110063773A (ja)
CN (1) CN102239538A (ja)
WO (1) WO2010036622A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018137431A (ja) * 2017-01-24 2018-08-30 エックス−ファブ・セミコンダクター・ファウンダリーズ・アーゲー 半導体基板、及び半導体基板を製造する方法
JP2020511779A (ja) * 2017-03-01 2020-04-16 ソイテックＳｏｉｔｅｃ 光電子デバイスを形成するためのドナー基板を製作するためのプロセス、このプロセスからもたらされる基板の集合

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8637383B2 (en) 2010-12-23 2014-01-28 Soitec Strain relaxation using metal materials and related structures
JP5907730B2 (ja) 2008-10-30 2016-04-26 エス・オー・アイ・テック・シリコン・オン・インシュレーター・テクノロジーズ 低減した格子ひずみを備えた半導体材料、同様に包含する半導体構造体、デバイス、および、加工された基板を製造する方法
CN102741999B (zh) 2009-11-18 2015-07-15 Soitec公司 使用玻璃键合层制造半导体结构和器件的方法,和用所述方法形成的半导体结构和器件
US8536022B2 (en) * 2010-05-19 2013-09-17 Koninklijke Philips N.V. Method of growing composite substrate using a relaxed strained layer
WO2012064748A1 (en) 2010-11-08 2012-05-18 Georgia Tech Research Corporation Systems and methods for growing a non-phase separated group-iii nitride semiconductor alloy
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
US8471243B1 (en) 2012-01-31 2013-06-25 Soitec Photoactive devices with improved distribution of charge carriers, and methods of forming same
KR20140119714A (ko) 2012-01-31 2014-10-10 소이텍 향상된 전하 캐리어들의 분포를 갖는 광활성 장치들 및 그 형성 방법들
CN104703939A (zh) 2012-06-29 2015-06-10 康宁股份有限公司 用于半导体加工的玻璃陶瓷基材
US9308714B2 (en) * 2013-03-05 2016-04-12 International Business Machines Corporation Method for improving surface quality of spalled substrates
TWI648872B (zh) 2013-03-15 2019-01-21 法商梭意泰科公司 具有包含ＩｎＧａＮ之作用區域之半導體結構、形成此等半導體結構之方法及由此等半導體結構所形成之發光裝置
FR3003397B1 (fr) 2013-03-15 2016-07-22 Soitec Silicon On Insulator Structures semi-conductrices dotées de régions actives comprenant de l'INGAN
TWI593135B (zh) 2013-03-15 2017-07-21 索泰克公司 具有含氮化銦鎵之主動區域之半導體結構，形成此等半導體結構之方法，以及應用此等半導體結構形成之發光元件
DE102015103323A1 (de) * 2015-03-06 2016-09-08 Infineon Technologies Austria Ag Verfahren zum Herstellen von Halbleitervorrichtungen durch Bonden einer Halbleiterscheibe auf ein Basissubstrat, zusammengesetzter Wafer und Halbleitervorrichtung
US9799512B1 (en) * 2016-11-25 2017-10-24 Vanguard International Semiconductor Corporation Semiconductor substrate structures and methods for forming the same
FR3069953A1 (fr) * 2017-08-03 2019-02-08 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation d'une heterostructure dont une couche cristalline presente une contrainte mecanique predeterminee

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6490518A (en) * 1987-10-01 1989-04-07 Mitsubishi Electric Corp Formation of gaas epitaxial layer
JP2001313259A (ja) * 2000-04-28 2001-11-09 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子
JP2003347587A (ja) * 2002-05-23 2003-12-05 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004363265A (ja) * 2003-06-04 2004-12-24 Sony Corp 化合物半導体積層構造及びその製造方法
JP2006519488A (ja) * 2003-02-28 2006-08-24 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 遷移後の薄層の緩和
JP2007106665A (ja) * 2005-08-01 2007-04-26 Avago Technologies Ecbu Ip (Singapore) Pte Ltd 格子パラメータを変化させる元素を含有する窒化ガリウムデバイス基板
JP2007208268A (ja) * 2006-02-02 2007-08-16 Siltronic Ag 半導体層構造及び半導体層構造の製造方法

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
EP0534354A1 (en) * 1991-09-25 1993-03-31 Sumitomo Electric Industries, Limited Surface acoustic wave device and manufacturing method thereof
US5395769A (en) * 1992-06-26 1995-03-07 International Business Machines Corporation Method for controlling silicon etch depth
US5446330A (en) * 1993-03-15 1995-08-29 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device having a lamination structure
US5448126A (en) * 1993-10-05 1995-09-05 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave-semiconductor composite device
US5391257A (en) * 1993-12-10 1995-02-21 Rockwell International Corporation Method of transferring a thin film to an alternate substrate
US6958093B2 (en) * 1994-01-27 2005-10-25 Cree, Inc. Free-standing (Al, Ga, In)N and parting method for forming same
WO1996003776A1 (fr) * 1994-07-21 1996-02-08 Matsushita Electric Industrial Co., Ltd. Dispositif a semi-conducteur emettant de la lumiere et procede de production de celui-ci
US5630949A (en) * 1995-06-01 1997-05-20 Tfr Technologies, Inc. Method and apparatus for fabricating a piezoelectric resonator to a resonant frequency
FR2738671B1 (fr) * 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur
FR2747506B1 (fr) * 1996-04-11 1998-05-15 Commissariat Energie Atomique Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
FR2755537B1 (fr) * 1996-11-05 1999-03-05 Commissariat Energie Atomique Procede de fabrication d'un film mince sur un support et structure ainsi obtenue
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
FR2756972B1 (fr) * 1996-12-10 1999-03-05 France Telecom Procede de relaxation de film contraint par fusion de couche interfaciale
US6146979A (en) * 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
US5877070A (en) * 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
FR2767416B1 (fr) * 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US6054370A (en) * 1998-06-30 2000-04-25 Intel Corporation Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer
US6328796B1 (en) * 1999-02-01 2001-12-11 The United States Of America As Represented By The Secretary Of The Navy Single-crystal material on non-single-crystalline substrate
US6176925B1 (en) 1999-05-07 2001-01-23 Cbl Technologies, Inc. Detached and inverted epitaxial regrowth & methods
JP3587081B2 (ja) 1999-05-10 2004-11-10 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体発光素子
FR2795865B1 (fr) * 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'un film mince utilisant une mise sous pression
GB9916549D0 (en) 1999-07-14 1999-09-15 Arima Optoelectronics Corp Epitaxial growth method of semiconductors on highly lattice mismatched substrates using the buffer layer with solid-liquid phase transition
KR100425341B1 (ko) * 2000-02-08 2004-03-31 삼성전기주식회사 질화물 반도체 발광 소자
ATE528421T1 (de) * 2000-11-30 2011-10-15 Univ North Carolina State Verfahren zur herstellung von gruppe-iii- metallnitrid-materialien
FR2818010B1 (fr) * 2000-12-08 2003-09-05 Commissariat Energie Atomique Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
DE10106073C2 (de) * 2001-02-09 2003-01-30 Infineon Technologies Ag SOI-Bauelement
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
US20030102473A1 (en) * 2001-08-15 2003-06-05 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate
US6562127B1 (en) * 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
JP4117156B2 (ja) * 2002-07-02 2008-07-16 日本電気株式会社 Ｉｉｉ族窒化物半導体基板の製造方法
KR101030068B1 (ko) 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
US20040192067A1 (en) * 2003-02-28 2004-09-30 Bruno Ghyselen Method for forming a relaxed or pseudo-relaxed useful layer on a substrate
US7018909B2 (en) * 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
KR100678407B1 (ko) * 2003-03-18 2007-02-02 크리스탈 포토닉스, 인코포레이티드 Ⅲ족 질화물 장치를 제조하는 방법과 이 방법으로 제조된장치
US7261777B2 (en) * 2003-06-06 2007-08-28 S.O.I.Tec Silicon On Insulator Technologies Method for fabricating an epitaxial substrate
KR100531178B1 (ko) 2003-07-08 2005-11-28 재단법인서울대학교산학협력재단 중간 질화물 반도체 에피층의 금속상 전환을 이용한질화물 반도체 에피층 성장 방법
US20080230802A1 (en) * 2003-12-23 2008-09-25 Erik Petrus Antonius Maria Bakkers Semiconductor Device Comprising a Heterojunction
JP4600641B2 (ja) * 2004-01-27 2010-12-15 日立電線株式会社 窒化物半導体自立基板及びそれを用いた窒化物半導体発光素子
WO2005104192A2 (en) * 2004-04-21 2005-11-03 California Institute Of Technology A METHOD FOR THE FABRICATION OF GaAs/Si AND RELATED WAFER BONDED VIRTUAL SUBSTRATES
US8334155B2 (en) * 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device
US7879732B2 (en) * 2007-12-18 2011-02-01 Chartered Semiconductor Manufacturing Ltd. Thin film etching method and semiconductor device fabrication using same
FR2936903B1 (fr) * 2008-10-07 2011-01-14 Soitec Silicon On Insulator Relaxation d'une couche de materiau contraint avec application d'un raidisseur
US8637383B2 (en) * 2010-12-23 2014-01-28 Soitec Strain relaxation using metal materials and related structures
JP5907730B2 (ja) * 2008-10-30 2016-04-26 エス・オー・アイ・テック・シリコン・オン・インシュレーター・テクノロジーズ 低減した格子ひずみを備えた半導体材料、同様に包含する半導体構造体、デバイス、および、加工された基板を製造する方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6490518A (en) * 1987-10-01 1989-04-07 Mitsubishi Electric Corp Formation of gaas epitaxial layer
JP2001313259A (ja) * 2000-04-28 2001-11-09 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子
JP2003347587A (ja) * 2002-05-23 2003-12-05 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2006519488A (ja) * 2003-02-28 2006-08-24 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 遷移後の薄層の緩和
JP2004363265A (ja) * 2003-06-04 2004-12-24 Sony Corp 化合物半導体積層構造及びその製造方法
JP2007106665A (ja) * 2005-08-01 2007-04-26 Avago Technologies Ecbu Ip (Singapore) Pte Ltd 格子パラメータを変化させる元素を含有する窒化ガリウムデバイス基板
JP2007208268A (ja) * 2006-02-02 2007-08-16 Siltronic Ag 半導体層構造及び半導体層構造の製造方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
CSNC200758690801; 大村 浩嘉 他: 'エピタキシャルＡＩＮ／ｓａｐｐｈｉｒｅテンプレートを用いたＩｎＧａＮ系ＬＥＤの試作' 第４９回応用物理学関係連合講演会講演予稿集 , 200303, ３８５, （社）応用物理学会 *
JPN5012001201; ＹＩＮ　Ｈ: 'ＲＥＬＡＸＥＤ　ＳＩＧＥ　ＬＡＹＥＲＳ　ＷＩＴＨ　ＨＩＧＨ　ＧＥ　ＣＯＮＴＥＮＴ　ＢＹ　ＣＯＭＰＬＩＡＮＴ　ＳＵＢＳＴＲＡＴＥＳ' ＩＮＴＥＧＲＡＴＩＯＮ　ＯＦ　ＨＥＴＥＲＯＧＥＮＥＯＵＳ　ＴＨＩＮ-ＦＩＬＭ　ＭＡＴＥＲＩＡＬＳ　ＡＮＤ　ＤＥＶＩＣＥＳ　ＳＹＭＰＯＳＩＵＭ Ｖ７６８, 2003, Ｐ１５-１９ *
JPN6013035661; Ｋ．Ｄ．ＨＯＢＡＲＴ　他: 'Ｃｏｍｐｌｉａｎｔ　Ｓｕｂｓｔｒａｔｅｓ：　Ａ　Ｃｏｍｐａｒａｔｉｖｅ　Ｓｔｕｄｙ　ｏｆ　ｔｈｅ　Ｒｅｌａｘａｔｉｏｎ　Ｍｅｃｈａｎｉｓｍｓ　ｏｆ　Ｓｔｒａｉｎｅｄ　Ｆｉｌｍｓ　Ｂｏｎｄｅｄ　ｔｏ　Ｈ' Ｊ　Ｅｌｅｃｔｒｏｎ　Ｍａｔｅｒ Ｖｏｌ．２９　Ｎｏ．７, 200007, Ｐａｇｅ．８９７-９００ *
JPN6013035663; 大村 浩嘉 他: 'エピタキシャルＡＩＮ／ｓａｐｐｈｉｒｅテンプレートを用いたＩｎＧａＮ系ＬＥＤの試作' 第４９回応用物理学関係連合講演会講演予稿集 , 200303, ３８５, （社）応用物理学会 *
JPN6013035664; 大村浩嘉　他: 'エピタキシャルＡｌＮ／Ｓａｐｐｈｉｒｅテンプレート上に成長したＩｎＧａＮ系ＬＥＤの評価' 電子情報通信学会技術研究報告 Ｖｏｌ．１０２　Ｎｏ．１１４（ＥＤ２００２　４４-７２）, 20020613, Ｐａｇｅ．３３-３６ *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018137431A (ja) * 2017-01-24 2018-08-30 エックス−ファブ・セミコンダクター・ファウンダリーズ・アーゲー 半導体基板、及び半導体基板を製造する方法
JP2020511779A (ja) * 2017-03-01 2020-04-16 ソイテックＳｏｉｔｅｃ 光電子デバイスを形成するためのドナー基板を製作するためのプロセス、このプロセスからもたらされる基板の集合

Also Published As

Publication number Publication date
CN102239538A (zh) 2011-11-09
US20100176490A1 (en) 2010-07-15
US8486771B2 (en) 2013-07-16
WO2010036622A1 (en) 2010-04-01
EP2329517A1 (en) 2011-06-08
KR20110063773A (ko) 2011-06-14

Similar Documents

Publication Publication Date Title
JP5907730B2 (ja) 低減した格子ひずみを備えた半導体材料、同様に包含する半導体構造体、デバイス、および、加工された基板を製造する方法
US8486771B2 (en) Methods of forming relaxed layers of semiconductor materials, semiconductor structures, devices and engineered substrates including same
US8492244B2 (en) Methods for relaxation and transfer of strained layers and structures fabricated thereby
KR101478977B1 (ko) 글라스 접합층을 이용한 반도체 구조들 및 디바이스들의 제조 방법들 및 이와 같은 방법들에 의해 형성되는 반도체 구조들 및 디바이스들
US8679942B2 (en) Strain engineered composite semiconductor substrates and methods of forming same
KR101226073B1 (ko) 변형 조절된 복합 반도체 기판들 및 그의 형성 방법
EP2466626A2 (en) Relaxation and transfer of strained material layers
US8912081B2 (en) Stiffening layers for the relaxation of strained layers
KR20190052000A (ko) 단결정 반도체 섬들을 포함하는 구조물 및 그러한 구조물의 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130719

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131211