JP2004363265A - 化合物半導体積層構造及びその製造方法 - Google Patents

Abstract

【課題】結晶性が良好で、表面形状の良好な臨界膜厚以上のＩｎＰ層をＧａＡｓ基板上に備えた化合物半導体積層構造を提供する。
【解決手段】本化合物半導体積層構造３０は、ＧａＡｓ基板３２上に、Ｐ組成が一様な膜厚６０ｎｍのＧａＡｓ_０．９５Ｐ_０．０５層３４を介して、膜厚１μｍのＩｎＰ層３６を備えている。本化合物半導体積層構造３０は、本実施形態例では、臨界膜厚に対する比率が０．３５の膜厚を有するＧａＡｓ_０．９５Ｐ_０．０５層３４をＧａＡｓ基板３２とＩｎＰ層３４との間にバッファ層として介在させることにより、従来のＧａＡｓ基板上のＩｎＰ層に比べて、ＩｎＰ層３４の結晶性を向上させ、表面形状を良好にしている。
【選択図】 図６

Description

【０００１】
【発明の属する技術分野】
本発明は、ＧａＡｓ基板上に膜厚が臨界膜厚以上のＩｎＰ層を有する化合物半導体積層構造及びその作製方法に関し、更に詳細には、膜厚が臨界膜厚以上で且つ結晶性の良好なＩｎＰ層を有する化合物半導体積層構造及びその作製方法に関するものである。
【０００２】
【従来の技術】
従来から、光通信用の１．３μｍ〜１．５μｍ波長帯の光学素子は、ＩｎＰ基板上に成長させたＩｎＧａＡｓＰ層を活性層とする化合物半導体レーザや、ＩｎＰ基板上に成長させたＩｎＧａＡｓ層を光吸収層とする受光素子等のように、ＩｎＰ基板に格子整合する化合物半導体層を活性層又は光吸収層として成長させることにより製造されてきた。
例えば、波長が１．３μｍのＩｎＧａＡｓＰ系の半導体レーザ素子やＩｎＧａＡｓ系のフォトダイオード等の光学デバイスや、高電子移動度トランジスタを作製する際の基板には、ＩｎＧａＡｓＰ系やＩｎＧａＡｓ系の化合物半導体と格子整合するＩｎＰ基板が主として用いられている。
【０００３】
ところで、ＩｎＰ基板は高価なために製品コストが嵩むという問題があるので、近年、基板コストを低減するために、基板コストの低いＧａＡｓ基板上にＧａＡｓと格子定数の異なるＩｎＰ系やＩｎＧａＡｓ系化合物半導体層を結晶成長させるなどの、結晶基板上に格子定数の異なる化合物半導体結晶を成長させる試みが、盛んに行われている。
【０００４】
しかし、ＧａＡｓに対する格子不整合系のＩｎＰ系化合物半導体層、例えば臨界膜厚以上のＩｎＰ層をＧａＡｓ基板上に結晶成長させようとすると、ＧａＡｓ基板とＩｎＰ層との間の格子不整合に起因して、ＧａＡｓ基板に引っ張り歪みが発生し、ＩｎＰ層には圧縮歪みが発生してＩｎＰ層での歪みが大きくなる。その結果、多数の結晶欠陥がＩｎＰ層に発生したり、ＩｎＰ層やその上に成長させた化合物半導体層の表面に凹凸が発生したりして、ＩｎＰ層及びその上の化合物半導体層の結晶性が著しく低下する。
【０００５】
例えば、化合物半導体層の成長方向に貫通する貫通転位が化合物半導体層に発生すると、非発光再結合が生じる原因となる。半導体レーザ素子等の発光素子では、発光効率が非発光再結合により大幅に下がり、また動作中に貫通転位が増殖して著しい劣化を引き起こす。また、フォトダイオード等の受動素子では、非発光再結合が生じることにより、キャリアがトラップされ、応答速度が遅くなるという問題を招来する。
【０００６】
そこで、この問題を解決するために、異種基板上に、直接、格子不整合系の化合物半導体層を成長させるのではなく、階段状に組成を変化させる積層バッファ層、或いは連続的に組成を変化させた傾斜組成バッファ層からなる格子不整合緩和層を介在させて、格子不整合に起因する歪みを低減し、格子不整合系の化合物半導体層の結晶性を向上させることが試みられている。
【０００７】
例えば、特開２０００−９１５５８号公報は、Ｉｎ_０．５２Ａｌ_０．４８Ａｓ／ｐ−ＩｎＧａＡｓ系のＨＥＭＴ部をＧａＡｓ基板上に形成した半導体装置を提案している。
前掲公報によれば、第１バッファ層から第５バッファ層からなる５層構造のバッファ層が両者間に介在し、第１バッファ層から第５バッファ層のそれぞれのＩｎ組成比が各層の界面毎に不連続となるようにギャップが設けられ、かつ、各層内のＩｎ組成比が略線形で連続的に変化するように形成されている（第４頁、図１参照）。
【０００８】
また、特開２００１−１１１０３９号公報は、厚さ１μｍ以下の化合物半導体からなるバッファ層を介して、基板上に基板結晶と格子定数の異なる所定の化合物半導体層を積層した格子不整合系積層構造を有する半導体装置を提案している。
前掲公報では、バッファ層は、複数の第１の領域と複数の第２の領域を積層方向に積層した積層構造として構成され、第１の領域の格子定数は積層方向で所定の化合物半導体層に向かって増加し、第１の領域の厚さは基板結晶との格子不整合に起因する格子歪を緩和できる厚さとし、第２の領域は第１の領域の化合物半導体層側の面上にこれに接して形成され、第２の領域の格子定数は積層方向で一定とし、かつバッファ層の格子定数は積層方向で連続している（第４頁、図２参照）。
【０００９】
【特許文献１】
特開２０００−０９１５５８号公報（第４頁、図１）
【特許文献２】
特開２００１−１１１０３９号公報（第４頁、図２）
【００１０】
【発明が解決しようとする課題】
しかし、前掲公報等に開示されている従来の技術は、バッファ層内で発生した転位をバッファ層内で押し止める抑制効果が小さく、例えば結晶性の良好な臨界膜厚以上のＩｎＰ層をバッファ層上に成長させることは難しい。また、ＧａＡｓ基板上に直接ＩｎＰ層をエピタキシャル成長させると、ＧａＡｓ基板からＡｓが脱離し易く、またＩｎＰ層からＰが脱離し易いく、その結果、ＩｎＰ層の表面形状の凹凸が増大して、表面モフォロジーが悪くなるが、従来の技術では、Ａｓの脱離及びＰの脱離を防止することも難しい。
【００１１】
そこで、本発明の目的は、結晶性が良好で、表面形状の良好な臨界膜厚以上のＩｎＰ層をＧａＡｓ基板上に備えた化合物半導体積層構造及びそのような化合物半導体積層構造の作製方法を提供することである。
【００１２】
【課題を解決するための手段】
本発明者は、上記目的を達成する研究を続ける過程で、Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｖｏｌ．３３（１９９４） ｐｐ．Ｌ１５６−Ｌ１５８ Ｐａｒｔ２，Ｎｏ２Ａ等の文献に示唆されている、バッファ層による歪み補償の効果に注目した。
そして、ＧａＡｓ及びＩｎＰより格子定数の小さいＧａＡｓ_{（１−ｘ）} Ｐ_ｘ 層をＧａＡｓ基板とＩｎＰ層との間に導入し、ＧａＡｓ_{（１−ｘ）} Ｐ_ｘ 層の歪み補償効果を利用することにより、ＩｎＰ層の表面形状を改善することを着想し、以下のような実験によりその効果を確認した。
また、ＧａＡｓ_{（１−ｘ）} Ｐ_ｘ 層をバッファ層として設けることにより、ＧａＡｓ基板のＡｓ脱離、及びＩｎＰ層のＰ脱離を防止できることも確認した。
【００１３】
実験例１
先ず、実験例１として図１（ａ）に示すように、ＧａＡｓ基板１２より格子定数が小さく、従ってＧａＡｓ基板に対して格子不整合性を有する、例えばＰの組成が０．０５のＧａＡｓ_０．９５Ｐ_０．０５層１４をＧａＡｓ基板１２上にＭＯＣＶＤ法により以下の成膜条件で６０ｎｍ成長してバッファ層とした。次いで、その上にＭＯＣＶＤ法により以下の成膜条件でＩｎＰ層１６を１μｍ成長させて、実験例１試料の積層構造１０を作製した。
ここで、格子不整合性Ｓとは、
Ｓ＝｛（ａ_２ −ａ_１ ）／ａ_１ ｝×１００
で表される指標である。ここで、ａ_１ は基板の平行方向の格子定数、及びａ_２ は化合物半導体層の基板に平行方向の格子定数である。
Ｓ＝（ａ_２ −ａ_１ ）／ａ_１ ×１００ ・・・（１）
【００１４】
ＧａＡｓ _０．９５ Ｐ _０．０５ 層の成膜条件
圧力 ：５０Ｔｏｒｒ
成長温度 ：６８０℃
ＴＭＧの流量 ：３．８×１０^−４ｍｏｌ／ｍｉｎ
ＡｓＨ_３ の流量：２．０×１０^−２ｍｏｌ／ｍｉｎ
ＰＨ_３ の流量 ：５．０×１０^−３ｍｏｌ／ｍｉｎ
尚、ＴＭＧは、Ｔｒｉｍｅｔｈｙｌ Ｇａｌｉｕｍ（トリメチル・ガリウム）を略記したものである。
【００１５】
ＩｎＰ層の成膜条件
圧力 ：５０Ｔｏｒｒ
成長温度 ：６８０℃
ＴＭＩの流量 ：２．２×１０^−４ｍｏｌ／ｍｉｎ
ＰＨ_３ の流量 ：５．０×１０^−２ｍｏｌ／ｍｉｎ
尚、ＴＭＩは、Ｔｒｉｍｅｔｈｙｌ Ｉｎｄｉｕｍ（トリメチル・インジウム）を略記したものである。
【００１６】
次いで、実験例１の積層構造のＩｎＰ層の表面を光学顕微鏡で観察すると共に、図１（ｂ）に示す光学顕微鏡写真を撮影した。図１（ｂ）では、写真の右下隅にスケールが表示されているように、写真の約１６ｍｍの長さが１０．００μｍに相当する。
【００１７】
比較実験例
また、実験例１に対する比較実験例として、図２（ａ）に示すように、バッファ層を介することなく、ＧａＡｓ基板２２上に直接膜厚１μｍのＩｎＰ層２４をＭＯＣＶＤ法により実験例１と同じ成膜条件で成長させて、比較実験例の積層構造２０を作製した。
次いで、比較実験例の積層構造２０のＩｎＰ層２４の表面を光学顕微鏡で観察すると共に図２（ｂ）に示す光学顕微鏡写真を撮影した。図２（ｂ）では、写真の右下隅にスケールが表示されているように、写真の約１６ｍｍの長さが１０．００μｍに相当する。
【００１８】
実験例１の光学顕微鏡写真（図１（ｂ））と比較実験例の光学顕微鏡写真（図２（ｂ））との比較から、膜厚６０ｎｍのＧａＡｓ_０．９５Ｐ_０．０５層１４をバッファ層としてＧａＡｓ基板１２とＩｎＰ層１６との間に介在させることにより、実験例１のＩｎＰ層１６の表面凹凸は極めて少なく、ＩｎＰ層１６の表面形状が比較実験例のＩｎＰ層２４に比べて大幅に改善していることが確認できた。
これは、ＰとＡｓとを含むＧａＡｓ_{（１−ｘ）} Ｐ_ｘ 層を導入することによりＩｎＰ層からのＰの脱離を防止し、かつＧａＡｓ基板からのＡｓの脱離を防止すると共に、ＧａＡｓ及びＩｎＰより格子定数の小さいＧａＡｓ_{（１−ｘ）} Ｐ_ｘ 層を導入することにより、歪み補償効果によりＩｎＰ層の結晶性が改善し、表面形状が良好になると考えられる。
【００１９】
また、実験例１の積層構造のＩｎＰ層１６と比較実験例の積層構造のＩｎＰ層２４の表面を、それぞれ、ＡＦＭ（原子力間顕微鏡）を用いて表面粗さ（ＲＭＳ）を測定したところ、図３に示す結果を得た。図３からも明らかなように、膜厚６０ｎｍのＧａＡｓ_０．９５Ｐ_０．０５層をバッファ層として導入することにより、実験例１のＩｎＰ層１６の表面粗さ（ＲＭＳ）が比較実験例の積層構造のＩｎＰ層２４の表面粗さに比べて大幅に小さくなり、ＩｎＰ層１６の表面形状、従って結晶性が改善していることが確認できた。
【００２０】
実験例２
また、実験例２で、実験例１の積層構造１０のＧａＡｓ_{（１−ｘ）} Ｐ_ｘ 層１４中のＰ組成ｘをｘ＝０．００５の微量からｘ＝０．９まで幅広い組成範囲でＰ組成を変えて多数の積層構造を試作し、試作した積層構造のＩｎＰ層の表面形状を観察したところ、ｘが０．００５から０．９の範囲で、比較実験例に比べて、ＩｎＰ層の表面形状が改善することを確認することができた。
【００２１】
実験例３
次に、ＧａＡｓ基板上にバッファ層として、Ｐの組成を０．０５とし、膜厚を臨界膜厚に対する割合で０から１．４倍以上にまで変えて、ＭＯＣＶＤ法により実験例１の成膜条件でＧａＡｓ_０．９５Ｐ_０．０５層を成長させた。続いて、ＧａＡｓ_０．９５Ｐ_０．０５層上に膜厚１μｍのＩｎＰ層を成膜して、ＧａＡｓ_０．９５Ｐ_０．０５層の膜厚の異なる多数個の積層構造を試作した。
次いで、ＡＦＭを用いて各積層構造のＩｎＰ層の表面粗さ（ＲＭＳ）を測定したところ、図４に示すように、ＧａＡｓ_０．９５Ｐ_０．０５層の膜厚と表面粗さ（ＲＭＳ）の関係を得た。
図４からＧａＡｓ_０．９５Ｐ_０．０５層の膜厚がＧａＡｓ_０．９５Ｐ_０．０５層の臨界膜厚の約１．４倍以下の範囲で表面形状改善の効果が認められ、特に、膜厚が臨界膜厚の０．２倍から０．８倍の範囲で最も顕著な表面形状改善の効果が認められた。
【００２２】
なお、臨界膜厚ｈｃは、ＭａｔｔｈｅｗｓとＢｌａｋｅｓｌｅｅの理論より下記の式により定義される。

ここで、νはＰｏｉｓｓｏｎ比、ｂはＢｕｒｇｅｒｓベクトルの大きさ、λはすべり面と界面の交線に垂直な面とすべり方向のなす角度、ｆは下層との格子不整合性であって、Ｐ組成によって変化する変数、αは転位線とＢｕｒｇｅｒｓベクトルとのなす角、及びＣは係数である。
そこで、係数Ｃ＝４とし、ＧａＡｓ_{（１−ｘ）} Ｐ_ｘ 層のＰ組成ｘを変えてＧａＡｓ_{（１−ｘ）} Ｐ_ｘ 層の臨界膜厚を計算したところ、図５に示す結果を得た。図５はＧａＡｓ_{（１−ｘ）} Ｐ_ｘ 層のＰ組成ｘと臨界膜厚との関係、つまり格子不整合性と臨界膜厚との関係を示していて、Ｐ組成ｘが大きくなって、格子不整合性が大きくなるに従って、臨界膜厚が小さくなることを示している。
【００２３】
以上の実験から、ＧａＡｓ基板及びＩｎＰ層より格子定数の小さいＧａＡｓ_{（１−ｘ）} Ｐ_ｘ 層をＧａＡｓ基板とＩｎＰ層との間に導入することにより歪み補償効果によりＩｎＰ層の表面形状を改善できることが判った。
また、ＧａＡｓ_{（１−ｘ）} Ｐ_ｘ 層のＰ組成ｘの有効範囲は０．００５から０．９である。ＧａＡｓ_{（１−ｘ）} Ｐ_ｘ 層の所要膜厚は、臨界膜厚の１．４倍を超えない膜厚であり、特に、臨界膜厚の０．２倍から０．８倍で歪補償の効果が顕著であることが判った。
【００２４】
上記目的を達成するために、上述の知見に基づいて、本発明に係る化合物半導体積層構造は、ＧａＡｓ基板上に膜厚が臨界膜厚以上のＩｎＰ層を有する化合物半導体積層構造において、
ＧａＡｓ基板とＩｎＰ層の間にＧａＡｓＰ層が介在していることを特徴としている。
【００２５】
上述の実験から明らかなように、ＧａＡｓ基板とＩｎＰ層の間にＧａＡｓＰ層を介在させ、ＧａＡｓＰ層の歪補償効果並びにＡｓ脱離及びＰ脱離防止効果により、ＩｎＰ層の結晶性が良好になり、表面形状の凹凸の発生が抑制される。
また、ＩｎＰ層の膜厚には制約はなく、ＩｎＰ層の膜厚が厚いほど本発明の効果が顕著になるものの、半導体装置の製造に際し、実際に必要になるＩｎＰ層の膜厚は１０μｍ以下である。
【００２６】
ＧａＡｓＰ層は、膜厚がＧａＡｓＰ層の臨界膜厚の１．４倍を超えないようにする。
また、好適には、ＧａＡｓＰ層をＧａＡｓ_{（１−Ｘ）} Ｐ_ｘ で表示するとき、ｘが０．００５以上０．９以下である。
【００２７】
ＧａＡｓＰ層は、Ｐ組成が一様な単層である必要はない。例えば、ＧａＡｓに対する格子不整合性が相互に異なり、かつ階段状に小さくなる複数層のＧａＡｓＰ層でＧａＡｓＰ層を構成しても良く、また、ＧａＡｓに対する格子不整合性が連続的に小さくなる傾斜組成構造のＧａＡｓＰ層でＧａＡｓＰ層を構成してもよい。
更には、ＧａＡｓＰ層が、ＧａＡｓに対する格子不整合性が連続的に小さくなる傾斜組成構造の複数層のＧａＡｓＰ層で構成され、かつ傾斜組成構造の一のＧａＡｓＰ層の最上部の格子不整合性がその上のＧａＡｓＰ層の最下部の格子不整合性より小さくないようにしてもよい。
【００２８】
本発明に係る化合物半導体積層構造を光素子に適用することにより、コストの低いＧａＡｓ基板を使って、１．３μｍから１．５μｍ波長域の発光素子や、受光素子を経済的に製造することができる。
また、ＧａＡｓ基板とＩｎＰ層との間にＧａＡｓＰ層を設けることにより、ＩｎＰ層の結晶性及び表面形状が良好になるので、その上に成膜した活性層や光吸収層の結晶性も従来のものに比べて向上し、信頼性の高い発光素子や受光素子を実現することができる。
【００２９】
本発明に係る化合物半導体積層構造の作製方法は、ＧａＡｓ基板上に膜厚が臨界膜厚以上のＩｎＰ層を有する化合物半導体積層構造の作製方法であって、ＧａＡｓ基板上にＩｎＰ層を成膜するに当たり、
ＧａＡｓ基板上にＧａＡｓＰ層を成膜する工程と、
次いで、ＧａＡｓＰ層上に膜厚が臨界膜厚以上のＩｎＰ層を成膜する工程とを有することを特徴としている。
【００３０】
上述の実験から明らかなように、ＧａＡｓ基板とＩｎＰ層の間にＧａＡｓＰ層を介在させ、ＧａＡｓＰ層の歪補償効果並びにＡｓ脱離及びＰ脱離防止効果により、結晶性が良好で、凹凸の少ない表面形状のＩｎＰ層をＧａＡｓ基板上に備えた化合物半導体積層構造を作製することができる。
【００３１】
ＧａＡｓ基板上にＧａＡｓＰ層を成膜する工程では、膜厚が臨界膜厚の１．４倍を超えないＧａＡｓＰ層を成膜することが好ましい。
また、ＧａＡｓ基板上にＧａＡｓＰ層を成膜する工程では、ＧａＡｓに対する格子不整合性が相互に異なり、かつ階段状に小さくなる複数層のＧａＡｓＰ層を成膜しても良く、ＧａＡｓに対する格子不整合性が連続的に小さくなる傾斜組成構造のＧａＡｓＰ層を成膜しても良い。更には、ＧａＡｓに対する格子不整合性が連続的に小さくなる傾斜組成構造の複数層のＧａＡｓＰ層で構成され、かつ傾斜組成構造の一のＧａＡｓＰ層の最上部の格子不整合性がその上のＧａＡｓＰ層の最下部の格子不整合性より小さくない複数層のＧａＡｓＰ層をバッファ層として成膜してもよい。
【００３２】
【発明の実施の形態】
以下に、添付図面を参照して、実施形態例に基づいて本発明をより詳細に説明する。尚、以下の実施形態例で示す成膜方法、化合物半導体層の組成及び膜厚、プロセス条件等は、本発明の理解を容易にするための一つの例示であって、本発明はこの例示に限定されるものではない。
化合物半導体積層構造の実施形態例１
本実施形態例は本発明に係る化合物半導体積層構造の実施形態の一例であって、図６は本実施形態例の化合物半導体積層構造の構成を示す断面図である。
本実施形態例の化合物半導体積層構造３０は、図６に示すように、ＧａＡｓ基板３２上に、Ｐ組成が一様な膜厚６０ｎｍのＧａＡｓ_０．９５Ｐ_０．０５層３４を介して、膜厚１μｍのＩｎＰ層３６を備えている。
ＧａＡｓ_０．９５Ｐ_０．０５層３４の臨界膜厚は１７０ｎｍであるから、ＧａＡｓ_０．９５Ｐ_０．０５層３４の膜厚の臨界膜厚に対する比率は０．３５である。
【００３３】
本実施形態例では、臨界膜厚に対する比率が０．３５の膜厚を有するＧａＡｓ_０．９５Ｐ_０．０５層３４をＧａＡｓ基板３２とＩｎＰ層３４との間にバッファ層として介在させ、ＧａＡｓ_０．９５Ｐ_０．０５層３４の歪補償効果と、Ａｓ脱離及びＰ脱離防止効果により、従来のＧａＡｓ基板上のＩｎＰ層に比べて、ＩｎＰ層３４の結晶性を向上させ、表面形状を良好にしている。
【００３４】
化合物半導体積層構造の実施形態例２
本実施形態例は本発明に係る化合物半導体積層構造の実施形態の一例であって、図７は本実施形態例の化合物半導体積層構造の構成を示す断面図である。
本実施形態例の化合物半導体積層構造４０は、図７に示すように、ＧａＡｓ基板４２上に、膜厚６０ｎｍで、Ｐ組成ｘが０．０から０．５まで連続的に増大する傾斜組成構造のＧａＡｓ_{（１−ｘ）} Ｐ_ｘ 層４３を介して、膜厚１μｍのＩｎＰ層４４を備えている。
【００３５】
本実施形態例では、Ｐ組成ｘが０．０から０．５まで連続的に増大する傾斜組成構造のＧａＡｓ_{（１−ｘ）} Ｐ_ｘ 層４３をＧａＡｓ基板４２とＩｎＰ層４４との間にバッファ層として介在させ、ＧａＡｓ_{（１−ｘ）} Ｐ_ｘ 層４２の歪補償効果並びにＡｓ脱離及びＰ脱離防止効果により、従来のＧａＡｓ基板上のＩｎＰ層に比べて、ＩｎＰ層４４の結晶性を向上させ、表面形状を良好にしている。
【００３６】
実施形態例２の改変例
本改変例は実施形態例３の化合物半導体積層構造の改変例であって、図８は本改変例の化合物半導体積層構造の構成を示す断面図である。
本改変例の化合物半導体積層構造４５では、バッファ層としてＧａＡｓ基板４２とＩｎＰ層４４との間に介在するＧａＡｓ_{（１−ｘ）} Ｐ_ｘ 層が、図８に示すように、複数層、例えばＰ組成の組成勾配が相互に異なる３層の傾斜組成構造であって、全体としてＰ組成ｘが０．０から０．５まで連続的に増大するＧａＡｓ_{（１−ｘ）} Ｐ_ｘ 層４６、４７、４８で構成されている。
【００３７】
化合物半導体積層構造の実施形態例３
本実施形態例は本発明に係る化合物半導体積層構造の実施形態の一例であって、図９は本実施形態例の化合物半導体積層構造の構成を示す断面図である。
本実施形態例の化合物半導体積層構造５０は、図９に示すように、ＧａＡｓ基板５２上に、Ｐ組成ｘが０．０から０．５まで順次０．１ずつ段階的に増大し、かつ各層の膜厚が１２ｎｍの５層の階段状組成構造のＧａＡｓ_{（１−ｘ）} Ｐ_ｘ 層５４Ａ、Ｂ、Ｃ、Ｄ、Ｅを介して、膜厚１μｍのＩｎＰ層５６を備えている。
【００３８】
本実施形態例では、Ｐ組成ｘが０．０から０．５まで段階的に増大する階段状組成構造のＧａＡｓ_{（１−ｘ）} Ｐ_ｘ 層５４をＧａＡｓ基板５２とＩｎＰ層５６との間にバッファ層として介在させ、ＧａＡｓ_{（１−ｘ）} Ｐ_ｘ 層５４の歪補償効果並びにＡｓ脱離及びＰ脱離防止効果により、従来のＧａＡｓ基板上のＩｎＰ層に比べて、ＩｎＰ層５６の結晶性を向上させ、表面形状を良好にしている。
【００３９】
化合物半導体積層構造の作製方法の実施形態例
本実施形態例は本発明に係る化合物半導体積層構造の作製方法を実施形態例１の化合物半導体積層構造の作製に適用した実施形態の一例である。
本実施形態例では、先ず、図６に示すように、ＧａＡｓ基板３２上にＧａＡｓより格子定数が小さく、格子不整合性を有するバッファ層として、例えばＰの組成を０．０５としたＧａＡｓ_０．９５Ｐ_０．０５層３４をＭＯＣＶＤ法により以下の成膜条件で６０ｎｍ成長し、その上にＭＯＣＶＤ法により以下の成膜条件でＩｎＰ層３６を１μｍ成長させ、実施形態例１の積層構造３０を作製する。
【００４０】
ＧａＡｓ _０．９５ Ｐ _０．０５ 層の成膜条件
圧力 ：５０Ｔｏｒｒ
成長温度 ：６８０℃
ＴＭＧの流量 ：３．８×１０^−４ｍｏｌ／ｍｉｎ
ＡｓＨ_３ の流量：２．０×１０^−２ｍｏｌ／ｍｉｎ
ＰＨ_３ の流量 ：５．０×１０^−３ｍｏｌ／ｍｉｎ
【００４１】
ＩｎＰ層の成膜条件
圧力 ：５０Ｔｏｒｒ
成長温度 ：６８０℃
ＴＭＩの流量 ：２．２×１０^−４ｍｏｌ／ｍｉｎ
ＰＨ_３ の流量 ：５．０×１０^−２ｍｏｌ／ｍｉｎ
【００４２】
本実施形態例では、臨界膜厚に対する比率が０．３５の膜厚を有するＧａＡｓ_０．９５Ｐ_０．０５層３４をＧａＡｓ基板３２とＩｎＰ層３４との間にバッファ層として介在させ、ＧａＡｓ_０．９５Ｐ_０．０５層３４の歪補償効果並びにＡｓ脱離及びＰ脱離防止効果により、従来のＧａＡｓ基板上のＩｎＰ層に比べて、結晶性が向上し、表面形状が良好なＩｎＰ層３４を有する化合物半導体積層構造３０を作製することができる。
【００４３】
発光素子の実施形態例
本実施形態例は本発明に係る発光素子を半導体レーザ素子に適用した実施形態の一例であって、図１０は本実施形態例の半導体レーザ素子の構成を示す断面図である。
本実施形態例の半導体レーザ素子６０は、発振波長１．３μｍの端面出射型の半導体レーザ素子であって、図９に示すように、ｎ型ＧａＡｓ基板６２上に、バッファ層としてＭＯＣＶＤ法等のエピタキシャル成長法により形成したｎ型ＧａＡｓＰ層６４と、ＧａＡｓＰ層６４上にＭＯＣＶＤ法等により順次エピタキシャル成長させたｎ型ＩｎＰクラッド層６６、ＩｎＧａＡｓＰ活性層６８、及びｐ型ＩｎＰクラッド層７０の積層構造を有する。
また、ｐ型ＩｎＰクラッド層７０上にｐ側電極７２を、ｎ型ＧａＡｓ基板６２の裏面にｎ側電極７４を有する。
ＧａＡｓＰ層６４は、実施形態例１の化合物半導体積層構造３０のＧａＡｓＰ層３４、実施形態例２の化合物半導体積層構造４０のＧａＡｓＰ層４４、及び実施形態例３の化合物半導体積層構造５０のＧａＡｓＰ層５４のいずれかと同じ構成のＧａＡｓＰ層である。
【００４４】
本実施形態例の半導体レーザ素子６０では、ＧａＡｓ基板６２上にＧａＡｓＰ層６４を設けることにより、ｎ型ＩｎＰクラッド層６６、更にはその上のＩｎＧａＡｓＰ活性層６８及びｐ型ＩｎＰクラッド層７０が良好な結晶性及び表面形状でエピタキシャル成長している。
よって、本実施形態例の半導体レーザ素子６０は、信頼性が高く、良好な特性を示すことができる。
【００４５】
受光素子の実施形態例
本実施形態例は本発明に係る受光素子をフォトダイオードに適用した実施形態の一例であって、図１１は本実施形態例のフォトダイオードの積層構造の構成を示す断面図である。
本実施形態例のフォトダイオード８０は、基板側から波長１．３μｍの光を受光するフォトダイオードであって、図１１に示すように、ｎ型ＧａＡｓ基板８２上に、バッファ層としてＭＯＣＶＤ法等のエピタキシャル成長法により形成したｎ型ＧａＡｓＰ層８４と、ｎ型ＧａＡｓＰ層８４上にＭＯＣＶＤ法等により順次エピタキシャル成長させた、ｎ型ＩｎＰ層８６、真性（ｉ−）Ｉｎ_０．５３Ｇａ_０．４７Ａｓ層８８、及びｐ型Ｉｎ_０．５３Ｇａ_０．４７Ａｓ層９０の積層構造を有する。
また、ｐ型Ｉｎ_０．５３Ｇａ_０．４７Ａｓ層９０上にｐ側電極９２を、ｎ型ＧａＡｓ基板８２の裏面にリング状のｎ側電極９４を有する。
ｎ型ＧａＡｓＰ層８４は、実施形態例１の化合物半導体積層構造３０のＧａＡｓＰ層３４、実施形態例２の化合物半導体積層構造４０のＧａＡｓＰ層４４、及び実施形態例３の化合物半導体積層構造５０のＧａＡｓＰ層５４のいずれかと同じ構成のＧａＡｓＰ層である。
【００４６】
本実施形態例のフォトダイオード８０では、ｎ型ＧａＡｓ基板８２とｎ型ＩｎＰ層８６とのの間に、バッファ層としてＧａＡｓＰ層８４を介在させていることにより、ｎ型ＩｎＰ層８６及びその上の化合物半導体層が良好な結晶性でエピタキシャル成長している。従って、本実施形態例のフォトダイオード８０は良好な特性を示すことができる。
【００４７】
本実施形態例の化合物半導体積層構造を利用した素子として半導体レーザ素子及びフォトダイオードを例に挙げているが、これに限らず、高移動度トランジスタに適用することもできる。
【００４８】
【発明の効果】
本発明によれば、ＧａＡｓ基板とＩｎＰ層との間にＧａＡｓＰ層を介在させ、ＧａＡｓＰ層の歪補償効果並びにＡｓ脱離及びＰ脱離防止効果により、良好な結晶性を示し、表面モフォロジーが良好で、膜厚が臨界膜厚以上のＩｎＰ層をＧａＡｓ基板上に有する化合物半導体積層構造を実現することができる。
【００４９】
また、本発明方法によれば、ＧａＡｓ基板とＩｎＰ層との間にＧａＡｓＰ層を介在させ、ＧａＡｓＰ層の歪補償効果並びにＡｓ脱離及びＰ脱離防止効果によって、良好な結晶性を示し、表面モフォロジーが良好で、膜厚が臨界膜厚以上のＩｎＰ層をＧａＡｓ基板上に有する化合物半導体積層構造を作製することができる。
本発明に係る化合物半導体積層構造を光学素子に適用することにより、ＩｎＰ基板に比べコストの低いＧａＡｓ基板を用いて光通信用の１．３μｍ〜１．５μｍ波長帯の光学素子を実現することができる。
【図面の簡単な説明】
【図１】図１（ａ）及び（ｂ）は、それぞれ、実験例１で作製した積層構造の層構造を示す断面図、及びＩｎＰ層の表面形状を光学顕微鏡で撮影した写真の写しである。
【図２】図２（ａ）及び（ｂ）は、それぞれ、比較実験例で作製した積層構造の層構造を示す断面図、及びＩｎＰ層の表面形状を光学顕微鏡で撮影した写真の写しである。
【図３】実験例１の積層構造のＩｎＰ層の表面粗さ（ＲＭＳ）と比較実験例の積層構造のＩｎＰ層の表面粗さ（ＲＭＳ）との対比である。
【図４】実験例２で得たＧａＡｓＰ層の膜厚／臨界膜厚と表面粗さ（ＲＭＳ）との関係を示すグラフである。
【図５】ＧａＡｓ_{（１−ｘ）} Ｐ_ｘ 層のＰ組成ｘと臨界膜厚との関係、つまり格子不整合性と臨界膜厚との関係を示している。
【図６】実施形態例１の化合物半導体積層構造の構成を示す断面図である。
【図７】実施形態例２の化合物半導体積層構造の構成を示す断面図である。
【図８】実施形態例２の改変例の化合物半導体積層構造の構成を示す断面図である。
【図９】実施形態例３の化合物半導体積層構造の構成を示す断面図である。
【図１０】実施形態例の半導体レーザ素子の構成を示す断面図である。
【図１１】実施形態例のフォトダイオードの構成を示す断面図である。
【符号の説明】
１０……実験例１試料の積層構造、１２……ＧａＡｓ基板、１４……ＧａＡｓ_０．９５Ｐ_０．０５層、１６……ＩｎＰ層、２０……比較実験例の積層構造、２２……ＧａＡｓ基板、２４……ＩｎＰ層、３０……実施形態例１の化合物半導体積層構造、３２……ＧａＡｓ基板、３４……ＧａＡｓ_０．９５Ｐ_０．０５層、３６……ＩｎＰ層、４０……実施形態例２の化合物半導体積層構造、４２……ＧａＡｓ基板、４３……ＧａＡｓ_{（１−ｘ）} Ｐ_ｘ 層、４４……ＩｎＰ層、４５……実施形態例２の改変例の化合物半導体積層構造、４６、４７、４８……ＧａＡｓ_{（１−ｘ）} Ｐ_ｘ 層、５０……実施形態例３の化合物半導体積層構造、５２……ＧａＡｓ基板、５４……ＧａＡｓ_{（１−ｘ）} Ｐ_ｘ 層、５６……ＩｎＰ層、６０……半導体レーザ素子、６２……ｎ型ＧａＡｓ基板、６４……ｎ型ＧａＡｓＰ層、６６……ｎ型ＩｎＰクラッド層、６８……ＩｎＧａＡｓＰ活性層、７０……ｐ型ＩｎＰクラッド層、７２……ｐ側電極、７４……ｎ側電極、８０……実施形態例のフォトダイオード、８２……ｎ型ＧａＡｓ基板、８４……ｎ型ＧａＡｓＰ層、８６……ｎ型ＩｎＰ層、８８……真性（ｉ−）Ｉｎ_０．５３Ｇａ_０．４７Ａｓ層、９０……ｐ型Ｉｎ_０．５３Ｇａ_０．４７Ａｓ層、９２……ｐ側電極、９４……ｎ側電極。

Claims (13)

1. ＧａＡｓ基板上に膜厚が臨界膜厚以上のＩｎＰ層を有する化合物半導体積層構造において、
   ＧａＡｓ基板とＩｎＰ層の間にＧａＡｓＰ層が介在していることを特徴とする化合物半導体積層構造。
2. ＧａＡｓＰ層は、膜厚がＧａＡｓＰ層の臨界膜厚の１．４倍を超えないことを特徴とする請求項１に記載の化合物半導体積層構造。
3. ＧａＡｓＰ層をＧａＡｓ_{（１−Ｘ）} Ｐ_ｘ で表示するとき、ｘが０．００５以上０．９以下であることを特徴とする請求項１又は２に記載の化合物半導体積層構造。
4. ＧａＡｓＰ層が、ＧａＡｓに対する格子不整合性が相互に異なり、かつ階段状に小さくなる複数層のＧａＡｓＰ層で構成されていることを特徴とする請求項１又は２に記載の化合物半導体積層構造。
5. ＧａＡｓＰ層が、ＧａＡｓに対する格子不整合性が連続的に小さくなる傾斜組成構造の１層のＧａＡｓＰ層で構成されていることを特徴とする請求項１又は２に記載の化合物半導体積層構造。
6. ＧａＡｓＰ層が、ＧａＡｓに対する格子不整合性が連続的に小さくなる傾斜組成構造の複数層のＧａＡｓＰ層で構成され、かつ傾斜組成構造の一のＧａＡｓＰ層の最上部の格子不整合性がその上のＧａＡｓＰ層の最下部の格子不整合性より小さくないことを特徴とする請求項１又は２に記載の化合物半導体積層構造。
7. 請求項１から６のいずれか１項に記載の化合物半導体積層構造を有することを特徴とする発光素子。
8. 請求項１から６のいずれか１項に記載の化合物半導体積層構造を有することを特徴とする受光素子。
9. ＧａＡｓ基板上に膜厚が臨界膜厚以上のＩｎＰ層を有する化合物半導体積層構造の作製方法であって、ＧａＡｓ基板上にＩｎＰ層を成膜するに当たり、
   ＧａＡｓ基板上にＧａＡｓＰ層を成膜する工程と、
   次いで、ＧａＡｓＰ層上に膜厚が臨界膜厚以上のＩｎＰ層を成膜する工程とを有することを特徴とする化合物半導体積層構造の作製方法。
10. ＧａＡｓ基板上にＧａＡｓＰ層を成膜する工程では、膜厚が臨界膜厚の１．４倍を超えないＧａＡｓＰ層を成膜することを特徴とする請求項９に記載の化合物半導体積層構造の作製方法。
11. ＧａＡｓ基板上にＧａＡｓＰ層を成膜する工程では、ＧａＡｓに対する格子不整合性が相互に異なり、かつ階段状に小さくなる複数層のＧａＡｓＰ層を成膜することを特徴とする請求項９又は１０に記載の化合物半導体積層構造の作製方法。
12. ＧａＡｓ基板上にＧａＡｓＰ層を成膜する工程では、ＧａＡｓに対する格子不整合性が連続的に小さくなる傾斜組成構造のＧａＡｓＰ層を成膜することを特徴とする請求項９又は１０に記載の化合物半導体積層構造の作製方法。
13. ＧａＡｓ基板上にＧａＡｓＰ層を成膜する工程では、ＧａＡｓに対する格子不整合性が連続的に小さくなる傾斜組成構造の複数層のＧａＡｓＰ層で構成され、かつ傾斜組成構造の一のＧａＡｓＰ層の最上部の格子不整合性がその上のＧａＡｓＰ層の最下部の格子不整合性より小さくない複数層のＧａＡｓＰ層を成膜することを特徴とする請求項９又は１０に記載の化合物半導体積層構造の作製方法。

Images