JP4002323B2 - 化合物半導体の製造方法 - Google Patents

化合物半導体の製造方法 Download PDF

Info

Publication number
JP4002323B2
JP4002323B2 JP12845497A JP12845497A JP4002323B2 JP 4002323 B2 JP4002323 B2 JP 4002323B2 JP 12845497 A JP12845497 A JP 12845497A JP 12845497 A JP12845497 A JP 12845497A JP 4002323 B2 JP4002323 B2 JP 4002323B2
Authority
JP
Japan
Prior art keywords
compound semiconductor
crystal
group
substrate
gaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12845497A
Other languages
English (en)
Other versions
JPH10321959A (ja
Inventor
健 大林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP12845497A priority Critical patent/JP4002323B2/ja
Publication of JPH10321959A publication Critical patent/JPH10321959A/ja
Application granted granted Critical
Publication of JP4002323B2 publication Critical patent/JP4002323B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、III族元素として少なくともGaとInとを共に含み、V族元素として少なくともNとAsとを共に含む化合物半導体の製造方法に関する。
【0002】
【従来の技術】
近年、オプトエレクトロニクス用材料としてのIII−V族化合物半導体の利用分野を大きく広げる新しい材料系として、V族元素としてN(窒素)とAs(砒素)とを共に含むIII−V族化合物混晶半導体材料が提案され、注目されている。N組成の大きなAlGaNxAs1-x(x=0.2)系混晶はSi基板に格子整合する直接遷移型半導体材料となる可能性があることから光−電子集積回路用の光源材料として、また、N組成の小さなGaInNyAs1-y(y=0.015〜0.035)系混晶は光ファイバー通信に重要な波長1.3μm,1.55μmに相当するバンドギャップをもつ直接遷移型半導体材料をGaAs基板に格子整合して得られる可能性があり、これらは応用物理誌第65巻1996年第2号148頁(参考文献1)に詳しい。
【0003】
特に後者においては、活性層に上記のGaInNAs混晶を用い、かつクラッド層にAlGaAs系あるいはGaInP系化合物半導体を用いることにより活性層とクラッド層との間に大きなバンドオフセットがとれ、従来の同波長域の半導体レーザに比べて格段に温度特性が向上した通信用半導体レーザが実現される材料系であることが実証され、特に実用上注目に値する。
【0004】
より具体的には、Electronics Letters,1996年,第32巻,1585頁(参考文献2)において、Ga0.75In0.250.005As0.995を単一量子井戸活性層の井戸層に用いた半導体レーザが示され、77Kにおいて波長1.113μmでのレーザ発振が報告されている。この従来例におけるGaInNAsから成る層を含む活性層は、分子線エピタキシャル成長(Moleculer Beam Epitaxy:MBE)法によって作製されており、N原料としてラジカル励起されたN分子線が用いられている。基板には、GaAs(100)面が用いられており、500℃の基板温度で結晶成長されている。
【0005】
【発明が解決しようとする課題】
参考文献2に示された上記の従来例は波長1.113μmでのレーザ発振であり、光ファイバー通信に重要な波長1.3μm,1.55μmでのレーザ発振には至っていない。波長1.3μm,1.55μmに相当するバンドギャップを有するGaInNAs混晶をGaAsに格子整合して得るためには、その組成を、波長1.3μmに対してはGa0.928In0.0720.025As0.975、1.55μmに対してはGa0.904In0.0960.034As0.966とすればよい。すなわち、参考文献2に示された従来例よりも、Nの組成比を大きく(0.025以上)することになる。
【0006】
ところが、本願発明者らが鋭意実験を行った結果、従来の方法で作製されるGaInNAs混晶においては、NおよびInの組成を増すに連れてその結晶性が大きく悪化し、波長1.3μmや1.55μmに相当するバンドギャップをもつGaInNAs結晶は半導体レーザの活性層として用いるのに十分な結晶性をもたないことがわかってきた。これはこの組成の結晶が、Ga−In−As−N四元混晶系における非混和領域(miscibility gap)内に相当する組成であると見られ、非混和領域外のより安定な二元もしくは三元混晶の種々の化合物の微小領域が結晶内に発生しやすい傾向があり、多くの結晶欠陥が誘発されることによると考えられる。
【0007】
ただし、Journal of Crystal Growth 164(1996)175−179(参考文献3)においては、Inを含まないGaNAsの結晶についてはNの組成で0.10まで上げても良好な結晶を作製できることが確認されている。それに対し、Inが入ったGa−In−As−N四元混晶系になると、Nの組成がより少ない場合でも結晶性の低下が起こり、波長1.3μm,1.55μmでのレーザ発振に要求される様な組成では良好なGaInNAs混晶結晶が得られない。一方、Nを含まないGaInAsもすべてのInの組成において良好な結晶を作製できる。このことは、GaInNAs混晶結晶においての結晶性の低下はNの組成が大きくなることにのみ起因するのではなく、Nの存在下でInを添加していくことが深く関わっていることを示している。これは、Inの添加により四元混晶系にすることで非混和領域(miscibility gap)の組成範囲が拡大することによると推測される。
【0008】
本発明は上記の問題を解決することを目的としたものである。つまり、III族元素として少なくともGaとInとを共に含み、V族元素として少なくともNとAsとを共に含む化合物半導体混晶において、非混和領域内に相当する組成でも良好な結晶性を保ったまま均一な混晶結晶を作製することができる結晶成長の方法を提供するものである。特に、波長1.3μm,1.55μmに相当するバンドギャップを有するGaInNAs混晶結晶を得る製造方法を提供するものである。
【0009】
【課題を解決するための手段】
この発明(請求項1)に係る化合物半導体の製造方法は、III族元素として少なくともGa(ガリウム)とIn(インジウム)とを共に含み、V族元素として少なくともN(窒素)とAs(砒素)とを共に含む化合物半導体結晶を少なくとも1層含む積層構造を半導体GaAs基板上に作製する化合物半導体の製造方法であって、半導体GaAs基板が閃亜鉛鉱型の半導体結晶から成り、かつ前記GaAs基板が{001}面から{111}A面方向へ傾斜させた表面を有し、V族元素としてP(燐)を含む化合物半導体を積層し、その上にV族元素としてAsだけを有する化合物半導体を少なくとも1分子層以上10分子層以下積層し、その上に前記のIII族元素として少なくともGaとInとを共に含み、V族元素として少なくともNとAsとを共に含む化合物半導体結晶を結晶成長する工程を含んでいることによって上記の目的を達成する。
【0010】
本願発明者らは、上記に示した従来の結晶成長の検討手法から観点を変えて、用いるGaAs基板の表面の状態に注目して検討を行った。その結果、GaAs基板の表面を終端している原子の種類が、GaInNAs混晶結晶を結晶成長する際に大きな影響を与えていることを見い出した。請求項1による本発明では、GaAs基板表面がIII族元素終端面である為に、均一で良好な結晶性を保ったままGaInNAs混晶結晶を作製することができるようになる。
【0011】
この発明(請求項)に係る化合物半導体の製造方法は、そのGaAs基板が{001}面から{111}A面方向へ3度以上30度以下の角度で傾斜された表面を有していることによって上記の目的を達成する。
【0012】
より好ましくは、そのGaAs基板が{001}面から{111}A面方向へ5度以上15度以下の角度で傾斜された表面を有していることによって上記の目的を達成する。GaAs基板の傾斜角度を適切に選ぶことにより、特に効果的に前記の作用・効果を得ることができる。
【0013】
この発明(請求項)に係る化合物半導体の製造方法は、前記積層構造は、600℃以上750℃以下の温度で結晶成長されることによって上記の目的を達成する。
【0014】
結晶成長の温度を適切に選ぶことにより、特に効果的に前記の作用・効果を得ることができる。
【0015】
この発明(請求項)に係る化合物半導体の製造方法は、前記のIII族元素として少なくともGaとInとを共に含み、V族元素として少なくともNとAsとを共に含む化合物半導体結晶は、V族元素として結晶中に含まれているNの組成比[N原子密度]/([N原子密度]+[As原子密度])が0.025以上0.1以下であることによって上記の目的を達成する。
【0016】
一定値以上のNを含んだAsとNとを共に含むIII−V族化合物半導体混晶に対してこの発明を適用することで、格段の効果を得ることができる。
【0017】
【0018】
請求項1において、上記工程を行うことにより、P化合物とGaInNAs混晶結晶との界面が急峻になる。
【0019】
この発明(請求項)に係る化合物半導体の製造方法は、III族元素として少なくともGa(ガリウム)とIn(インジウム)とを共に含み、V族元素として少なくともN(窒素)とAs(砒素)とを共に含む化合物半導体結晶を少なくとも1層含む積層構造を半導体GaAs基板上に作製する化合物半導体の製造方法であって、該半導体GaAs基板が閃亜鉛鉱型の半導体結晶から成り、かつ前記GaAs基板が{001}面から{111}A面方向へ傾斜させた表面を有し、III族元素として少なくともGaとInとを共に含み、V族元素として少なくともNとAsとを共に含む化合物半導体結晶を結晶成長する直前に、N原料だけを供給する工程を含むことによって上記の目的を達成する。
【0020】
この工程を行うことにより、GaInNAs混晶結晶を結晶成長する直前に、その下地の表面が窒化される為、その上のGaInNAs混晶結晶が結晶成長の初期からスムースなステップフロー成長が起こるようになる。
【0021】
【0022】
基板としてGaAsを用いることにより、光ファイバー通信に重要な波長1.3μm,1.55μmに対応するGaInNAs混晶結晶を格子整合させて得ることができる。
【0023】
【発明の実施の形態】
(実施の形態1)本発明の実施形態1として、(001)面から(111)A面方向へ傾斜したGaAs基板の上に、MBE法を用いてAlGaAs/GaInNAs/AlGaAsからなるダブルヘテロ構造を作製した場合について示す。
【0024】
(001)面から(111)A面方向へ傾斜した表面を有するGaAs基板を準備し、その上に、Al分子線,Ga分子線,In分子線,As2分子線,ラジカル励起されたN分子線を原料とするMBE法により化合物半導体の多層膜を結晶成長した。
【0025】
ここで「(001)面から(111)A面方向へ傾斜した表面」とは、(001)面の傾斜基板であり、Ga原子で終端するステップ端を表面に有するように傾斜して切り出された基板である。(001)面から(111)A面方向へ55°傾斜した基板は、(111)A面となる。なお、{111}A面は{111}Ga面、{111}B面は{111}As面とも呼ぶ。
【0026】
作製した多層膜の構造は、まずGaAs基板の上に層厚0.5μmのGaAsからなるバッファ層を、その上に層厚0.5μmのAl0.2Ga0.8Asからなる第一障壁層を、その上に層厚0.1μmのGa0.928In0.0720.025As0.975からなる発光層を、その上に層厚0.5μmのAl0.2Ga0.8Asからなる第二障壁層を、その上に保護層として層厚0.5μmのGaAsが形成されている。この時のGa0.928In0.0720.025As0.975結晶は、GaAsに格子整合し、波長1.3μmに相当するバンドギャップを有するGaInNAs結晶である。結晶成長温度は、多層膜を作製する間中650℃に保持し、結晶成長速度は0.5μm/時間とした。
【0027】
また、MBE法による結晶成長は、図1に示すシーケンスで行った。つまり、GaAs基板をMBE結晶成長装置内に導入した後、(工程A)As2分子線を照射しながら650℃にまで昇温し、GaAsの清浄表面を得る。その後、(工程B)Ga分子線,As2分子線により層厚0.5μmのGaAsを結晶成長し、続いて(工程C)Al分子線,Ga分子線,As2分子線により層厚0.5μmのAl0.2Ga0.8Asを得る。次に(工程D)Nラジカル分子線だけを供給して成長層最表面のテラスを形成するAs原子の一部を窒化によりN原子で置き換えた後、(工程E)Ga分子線,In分子線,As2分子線,Nラジカル分子線により層厚0.1μmのGaInNAs層を得る。再び(工程F)Al分子線,Ga分子線,As2分子線により層厚0.5μmのAl0.2Ga0.8Asを、最後に(工程G)Al分子線を止めて0.5μmのGaAsを得る。各層を結晶成長する際の各分子線の強度は、それぞれの層に対して最適となるように調節した。
【0028】
0°〜60°の傾斜角を有する基板の上に作製した試料に関して表面欠陥密度を評価した結果を図2に示す。傾斜角0°の傾斜していない(001)面上に作製された試料と比較して、傾斜基板上では高品質のGaInNAs混晶を得ることができた。またその傾斜角度とともに欠陥密度が低下し、最低値をとる。
【0029】
従来のように{001}面から傾斜していない面方位を有する基板の上にGaInNAs混晶結晶を結晶成長させた場合結晶性の低下が発生しやすい。これは、この四元混晶の組成が非混和領域(miscibility gap)内に相当する組成であるため、微視的には非混和領域外のより安定な二元もしくは三元混晶の種々の化合物の微小領域が結晶内に発生し、母体の格子定数の違いなどから多くの結晶欠陥が誘発されるためと考えられる。この微小領域の発生は特にIII族元素種が複数ある場合、より誘発されやすい。これは、結晶成長時には、III族元素であるGa、Inの成長表面でのモビリティーがV族元素に比べて大きいので、より安定な別のIII族組成比を持つ結晶が生成し、結晶内に複数の相が分離して発生しやすいことによる。特に、GaとNの結合力が他の組み合わせのものより特に強いことにより、成長時に特にGaとNが優先的に結合し、GaとNの組成が高い領域が結晶内に発生しやすいことが考えられる。このような不均一な領域の存在により表面欠陥密度の増大などの結晶性の悪化が起こっていると思われる。これはIII族元素がGaとInの2つ存在していることにより発生するものであり、Inの存在しないGaNAs結晶の場合には、III族元素としてはGa元素のみのため、仮に成長時にGaとNが優先的に結合したとしても、それにより組成が不均一になることはない。
【0030】
一方でステップ端がIII族元素で終端した表面を持つ基板、つまり{100}面から{111}A面方向へ傾斜した表面をもつ基板を用いた場合、ステップ端はV族元素で安定になろうとするので、結晶成長中に基板に付着したGa源とIn源はステップ端に到達してそのままその位置でIII族サイトに取り込まれる。その結果、別のIII族組成比を持つ結晶の生成が抑制され、組成の均一性が大きく向上し、InとNの組成の大きな結晶を良好な結晶性で得ることができるようになる。このように、III族サイトで終端している表面ステップを有する基板を用いることで、非混和領域内に相当する組成でも均一で良好な結晶性を有するGaInNAs混晶結晶を作製することが可能になる新たな効果が見い出された。
【0031】
傾斜基板の角度に関しては、図2に見られるように3〜30°で十分な効果が現われ、5〜15°とするのがより好ましい。傾斜角度が小さい場合にはステップの密度が低い為にその効果が顕著には現われず、傾斜角度が大きすぎる場合にも結晶性の悪化が生じる。
【0032】
図3に、(001)面から(111)A面方向へ10°傾斜した表面を有するGaAs基板の上へ多層構造を作製した時の表面欠陥密度の、結晶成長時の基板温度の依存性を示す。いずれもGaAsに格子整合する組成で、波長1.3μmに相当するバンドギャップを有するGaInNAs結晶の表面欠陥密度である。基板温度600℃から750℃の間で表面欠陥密度の低い試料が得られ、図3中で示されたΔTの範囲が最適な結晶成長温度範囲であることがわかる。結晶成長の温度が低い場合にはステップ端から結晶成長が生じるステップフロー成長が起こりにくく、また結晶成長温度が高い場合には一旦結晶中に取り込まれたV族元素が再蒸発する為に良好な結晶成長が生じない。
【0033】
図4に、傾斜角度0°(傾斜していない)および10°の基板上に、上記化合物半導体多層膜を、発光層のGa1-xInxyAs1-y結晶の組成(x,y)をさまざまに変えて結晶成長を行い、表面欠陥密度を評価した結果を示す。図4(a)が傾斜角度0°の場合、図4(b)が傾斜角度10°の場合である。これによると傾斜角度0°の場合、yが0.025以上では実験した範囲内のx(0.01〜0.4)のすべてで表面欠陥密度が高いのに対し、傾斜角度10°の場合yが0.025以上0.03以下ではすべての範囲で表面欠陥密度が十分に低い値となり、またyが0.1以下ではxが小さい範囲では表面欠陥密度が十分低い値となった。
【0034】
なお、図1に示したように、GaInNAs層を結晶成長する直前にNラジカル分子線だけを供給し、下地のAl0.2Ga0.8As層最表面のテラスを形成するAs原子の一部をN原子で置き換え(工程D)、その後にGaInNAs層の結晶成長を開始した(工程E)。最初に基板表面のAs原子の一部をN原子で置換しておくと、その後のAsとNとを共に含むIII−V族化合物半導体混晶の成長がホモエピタキシャル成長となるのでステップフロー成長が生じやすく、初期の結晶成長がスムースに開始され、その上に作製された結晶の質が向上する。特に電子のド・ブロイ波長よりも薄いGaInNAs層を量子井戸層として結晶成長させた場合、その時に生じる量子効果は、テラスの窒化工程の採用により著しく増大することがわかった。窒化工程を含まない場合には、As化合物(Al0.2Ga0.8As)とAsとNとを共に含むIII−V族化合物半導体混晶(GaInNAs)との界面とが急俊に切り替わらない為に量子効果が低減していると考えられる。界面に窒化工程を入れることで、その組成の切り替えが急俊に生じるようになり、良好な界面が得られるようになる。
【0035】
以上のように、本発明により、高品質のGaInNAs混晶を得ることができた。さらに、上記の方法を、1.3μmの波長域に対応する活性層の作製に適用して半導体レーザ素子を作製したところ、高性能のレーザが得られた。
【0036】
(実施の形態2)本発明の実施形態2として、(001)面から(111)A面方向へ傾斜したGaAs基板の上に、有機金属気相成長(Metal Organic Chemical Vapor Deposition:MO−CVD)法を用いてGaInP/GaInNAs/GaInPからなる単一量子井戸構造を作製した場合について示す。
【0037】
(001)面から(111)A面方向へ傾斜した表面を有するGaAs基板を準備し、その上に、トリメチルガリウム(TMG),トリメチルインジウム(TMI),アルシン(AsH3),フォスフィン(PH3),ジメチルヒドラジン(DMeHy)を原料ガスとし、水素(H2)をキャリアガスとするMO−CVD法により化合物半導体の多層膜を結晶成長した。
【0038】
作製した多層膜の構造は、まずGaAs基板の上に層厚0.5μmのGaAsからなるバッファ層を、その上にGa0.51In0.49Pからなる第一障壁層を、その上に層厚8nmのGa0.89In0.110.04As0.96からなる単一量子井戸発光層を、その上に層厚0.5μmのGa0.51In0.49Pからなる第二障壁層を、その上に保護層として層厚0.5μmのGaAsが形成されている。この時のGa0.89In0.110.04As0.96結晶は、GaAsに格子整合するGaInNAs結晶である。結晶成長は常圧で行い、結晶成長温度は多層膜を作製する間中700℃に保持し、結晶成長速度は1μm/時間とした。
【0039】
また、MO−CVD法による結晶成長は、図5に示すシーケンスで行った。つまり、GaAs基板をMO−CVD結晶成長装置内に導入した後、(工程I)AsH3とH2の雰囲気により700℃にまで昇温し、その後、(工程J)TMG,AsH3により層厚0.5μmのGaAsを結晶成長させ、(工程K)TMG,TMI,PH3により層厚0.5μmのGa0.51In0.49Pを得る。次に(工程L)TMGとAsH3とを供給して1から3分子層分のGaAsを結晶成長した後、(工程M)DMeHyだけを供給して成長層最表面のテラスを形成するAs原子の一部を窒化によりN原子で置き換えた後、(工程N)TMG,TMI,AsH3,DMeHyにより層厚8nmのGaInNAs層を得る。再び(工程O)TMGとAsH3とを供給して1から3分子層分のGaAsを結晶成長した後、(工程P)TMG,TMI,PH3より層厚0.5μmのGa0.51In0.49Pを、最後に(工程Q)TMG,AsH3で0.5μmのGaAsを得た。各層を結晶成長する際の各ガスの流量は、それぞれの層に対して最適となるように調節した。
【0040】
各試料の表面欠陥密度を評価したところ、図2に示した第一実施形態のものと同様の結果が得られ、{001}面から{111}A面方向へ3〜30°、望ましくは5〜15°だけ傾斜した表面を有するGaAs基板の上へGaInNAs結晶を結晶成長することでその結晶性が格段に向上することが見い出された。表面欠陥密度の、結晶成長時の基板温度の依存性も図4と同様の結果であった。
【0041】
なお、図5に示したように、下地のGaInP層の上にGaInNAs層を結晶成長する前に、数分子層程度のAs化合物を成長させ(工程L)、かつその最表面のテラスを形成するAs原子の一部をN原子で置き換え(工程M)、その後にGaInNAs層の結晶成長を開始した(工程N)。P化合物の上にGaInNAs層を直接的に結晶成長させると、結晶成長の初期においてGaInNAsのステップフロー成長が生じにくく、傾斜基板を用いた効果が十分に発揮されない傾向があった。これに対し、P化合物の上に、As化合物の薄層を界してから結晶成長を開始することで解決されることが見い出された。As化合物の薄層の厚さは、少なくとも1分子層以上は必要であるが、P化合物とGaInNAs層とのヘテロ接合のバンドラインナップに影響を与えないように10分子層以下であるのが望ましい。
【0042】
また、中間層のAs化合物の上にGaInNAs層を結晶成長する時には、界面に窒化工程を入れて表面のAs原子の一部をN原子で置換しておくと、その後のV族元素としてAsとNとを共に含むIII−V族化合物半導体混晶の成長がホモエピタキシャル成長となるのでステップフロー成長が生じやすく、初期の結晶成長がスムースに開始され、その上の成長層の結晶性が向上する。また、As化合物とAsとNとを共に含むIII−V族化合物半導体混晶の組成との切り替えが急峻に生じるようになる。
【0043】
以上のように、本発明により、高品質のGaInNAs混晶を得ることができた。さらに、上記の方法を、1.55μmの波長域に対応する活性層の作製に適用して半導体レーザ素子を作製したところ、高性能のレーザが得られた。
【0044】
ところで、これまでに示した全ての実施形態において、{001}基板の傾斜方向は、{111}A面の方向から{001}面内で±10°程度ずれていても表面ステップはV族元素で終端するので同様の効果が得られた。
【0045】
また、基板は閃亜鉛鉱型の半導体結晶であればGaAsやGaPに限定されるものではなく、その他のIII−V族半導体やII−VI族半導体結晶でも同様の効果が得られた。
【0046】
また、上記の実施形態では固体原料を用いたMBE法およびMO−CVD法について述べたが、III族原料として固体原料,V族原料としてAsH3を用いたガスソースMBE(GS−MBE)法、あるいはIII族原料に有機金属化合物,V族原料にガス原料に用いた化学分子線エピタキシャル成長(CBE)法などを用いても同様の効果が得られた。
【0047】
また、上記の実施形態ではIII族元素としてGa,In,Al,V族元素としてAs,Nを適宜含んだ化合物について示したが、その他のIII族元素(B等)やV族元素(P,Sb等)や不純物元素(Zn,Be,Mg,Te,S,Se,Si等)が適宜含まれていても同様の効果が得られる。
【0048】
なお、これまでの記述の中で「上」と示された方向は基板から離れる方向を示しており、「下」は基板へ近づく方向を示している。「下」から「上」の方向へ向かって結晶成長は進行する。
【0049】
本発明は上記の実施形態に示した結晶組成,バンドギャップ波長,ヘテロ接合の組み合わせに限定されることなく、III族元素として少なくともGaとInとを共に含み、V族元素として少なくともNとAsとを共に含む化合物半導体結晶であれば、他の組成,バンドギャップをもつ半導体結晶の作製に対して適用することが可能であることは言うまでもない。また、本発明は成長層が基板結晶に格子整合する場合に限定されるものではなく、例えば半導体レーザの歪量子井戸構造など、結晶欠陥を誘発するものでなければ格子不整を有する混晶比であっても良い。
【0050】
また、結晶成長の方法、原料に関しても上記の具体例に示されたもの以外のものを用いることが可能である。特にMBE法,CVD法共に、ラジカル励起されたN2,NH3または有機窒素化合物がN源として望ましい。
【0051】
【発明の効果】
以上のようにこの発明(請求項1)に係る化合物半導体の製造方法によれば、III族元素として少なくともGaとInとを共に含み、V族元素として少なくともNとAsとを共に含む化合物半導体結晶を、非混和領域内に相当する組成でも相分離することなく極めて均一で良好な結晶性にて作製することができる。特に、波長1.3μm,1.55μmに相当するバンドギャップを有し、半導体レーザの活性層として用いるのに十分な結晶性を有する化合物半導体混晶を作製することができるようになる。
【0052】
この発明(請求項3,4)に係る化合物半導体の製造方法によれば、請求項1の効果をより好適に得ることができる。
【0053】
この発明(請求項)に係る化合物半導体の製造方法によれば、従来の結晶成長方法では良好な結晶を得ることができない大きなN組成をもつ結晶が得られるようになる。
【0054】
この発明(請求項)に係る化合物半導体の製造方法によれば、P化合物の上のAsとNとを共に含むIII−V族化合物半導体混晶が結晶成長の初期からスムースなステップフロー成長が起こるようになり、結晶性が向上する。
【0055】
この発明(請求項)に係る化合物半導体の製造方法によれば、その上のAsとNとを共に含むIII−V族化合物半導体混晶が結晶成長の初期からスムースなステップフロー成長が起こるようになり、結晶性が向上する。また、下地のAs化合物とV族元素としてAsとNとを共に含むIII−V族化合物半導体混晶との界面が、量子井戸構造を作製するのに十分なくらいに急峻になる。
【0056】
この発明に係る化合物半導体の製造方法によれば、波長1.3μm,1.55μmに対応するバンドギャップを有する均一で良好な組成分布をもつ化合物半導体混晶を格子整合させて得ることができるようになり、請求項1から5の方法で作製される化合物半導体混晶を用いて光ファイバー通信に重要な高品質の発光素子を創出することが可能になる。
【図面の簡単な説明】
【図1】本発明の第一実施形態における結晶成長のタイムチャートを示す図である。(a)は基板温度、(b)から(f)はそれぞれの分子線のシャッターシーケンスを示す。
【図2】本発明の第一実施形態において作製されるGaInNAs結晶の表面欠陥密度の、基板の傾斜角度依存性を示す図である。
【図3】本発明の第一実施形態において作製されるGaInNAs結晶の表面欠陥密度の、基板温度依存性を示す図である。
【図4】本発明の第一実施形態において作製されるGaInNAs結晶の表面欠陥の、InおよびNの組成に対する依存性を示す図である。(a)傾斜なし5°傾斜、(b)10°傾斜。
【図5】本発明の第二実施形態における結晶成長のタイムチャートを示す図である。(a)は基板温度、(b)から(f)はそれぞれの原料ガスのシーケンスを示す。

Claims (5)

  1. III族元素として少なくともGa(ガリウム)とIn(インジウム)とを共に含み、V族元素として少なくともN(窒素)とAs(砒素)とを共に含む化合物半導体結晶を少なくとも1層含む積層構造を半導体GaAs基板上に作製する化合物半導体の製造方法であって、該半導体GaAs基板が閃亜鉛鉱型の半導体結晶から成り、かつ前記GaAs基板が{001}面から{111}A面方向へ傾斜させた表面を有し、V族元素としてP(燐)を含む化合物半導体を積層し、その上にV族元素としてAsだけを有する化合物半導体を少なくとも1分子層以上10分子層以下積層し、その上に前記のIII族元素として少なくともGaとInとを共に含み、V族元素として少なくともNとAsとを共に含む化合物半導体結晶を結晶成長する工程を含んでいることを特徴とする化合物半導体の製造方法。
  2. III族元素として少なくともGa(ガリウム)とIn(インジウム)とを共に含み、V族元素として少なくともN(窒素)とAs(砒素)とを共に含む化合物半導体結晶を少なくとも1層含む積層構造を半導体GaAs基板上に作製する化合物半導体の製造方法であって、該半導体GaAs基板が閃亜鉛鉱型の半導体結晶から成り、かつ前記GaAs基板が{001}面から{111}A面方向へ傾斜させた表面を有し、III族元素として少なくともGaとInとを共に含み、V族元素として少なくともNとAsとを共に含む化合物半導体結晶を結晶成長する直前に、N原料だけを供給する工程を含むことを特徴とする化合物半導体の製造方法。
  3. 請求項1又は2のいずれかに記載の化合物半導体の製造方法において、前記GaAs基板が{001}面から{111}A面方向へ3度以上30度以下の角度で傾斜された表面を有していることを特徴とする化合物半導体の製造方法。
  4. 請求項1乃至3のいずれかに記載の化合物半導体の製造方法において、前記積層構造は、600℃以上750℃以下の温度で結晶成長されることを特徴とする化合物半導体の製造方法。
  5. 請求項1乃至4のいずれかに記載の化合物半導体の製造方法において、前記のIII族元素として少なくともGaとInとを共に含み、V族元素として少なくともNとAsとを共に含む化合物半導体結晶は、V族元素として結晶中に含まれているNの組成比[N原子密度]/([N原子密度]+[As原子密度])
    が0.025以上0.1以下であることを特徴とする化合物半導体の製造方法。
JP12845497A 1997-05-19 1997-05-19 化合物半導体の製造方法 Expired - Fee Related JP4002323B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12845497A JP4002323B2 (ja) 1997-05-19 1997-05-19 化合物半導体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12845497A JP4002323B2 (ja) 1997-05-19 1997-05-19 化合物半導体の製造方法

Publications (2)

Publication Number Publication Date
JPH10321959A JPH10321959A (ja) 1998-12-04
JP4002323B2 true JP4002323B2 (ja) 2007-10-31

Family

ID=14985115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12845497A Expired - Fee Related JP4002323B2 (ja) 1997-05-19 1997-05-19 化合物半導体の製造方法

Country Status (1)

Country Link
JP (1) JP4002323B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100591252B1 (ko) * 2001-11-05 2006-06-19 주식회사 비첼 InGaNAs 화합물 반도체 박막 및 그 형성 방법
JP4952151B2 (ja) * 2006-09-04 2012-06-13 住友電気工業株式会社 Iii−v化合物半導体を成長する方法
JP2006339675A (ja) * 2006-09-07 2006-12-14 Sharp Corp 窒化物半導体レーザ素子および半導体光学装置

Also Published As

Publication number Publication date
JPH10321959A (ja) 1998-12-04

Similar Documents

Publication Publication Date Title
JP3771952B2 (ja) 単結晶iii−v族化合物半導体層の成長方法、発光素子の製造方法およびトランジスタの製造方法
US8378463B2 (en) Orientation of electronic devices on mis-cut substrates
US6518082B1 (en) Method for fabricating nitride semiconductor device
JP2000232238A (ja) 窒化物半導体発光素子及びその製造方法
JPH1174564A (ja) Iii族窒化物光電子半導体装置
JPH05243614A (ja) 化合物半導体の成長方法、化合物半導体発光素子及びその製造方法
JP2905667B2 (ja) Ii−vi族化合物半導体薄膜の製造方法およびii−vi族化合物半導体装置
JPH1079501A (ja) 量子ドット形成方法及び量子ドット構造体
US6881601B2 (en) Nitride compound semiconductor, nitride compound semiconductor light emitting device and method of manufacturing the same
JPH09116225A (ja) 半導体発光素子
JPH10341060A (ja) 窒化物系化合物半導体の結晶成長方法および窒化ガリウム系発光素子
JP2000114599A (ja) 半導体発光素子
JP2001024221A (ja) 窒化ガリウム系化合物半導体とその製造方法
JP4002323B2 (ja) 化合物半導体の製造方法
JP4006055B2 (ja) 化合物半導体の製造方法及び化合物半導体装置
JP2000332293A (ja) Iii−v族窒化物半導体発光素子及びその製造方法
JP3635613B2 (ja) 半導体積層構造および半導体発光素子
JP3859990B2 (ja) 化合物半導体の製造方法
JP3432444B2 (ja) 半導体発光素子
JP2001156401A (ja) 窒素化合物半導体発光素子
JP2005093553A (ja) 低格子不整合系における量子ドットの形成方法および量子ドット半導体素子
JP2002064250A (ja) 化合物半導体の成長方法及び化合物半導体発光素子
JP2000196148A (ja) Iii―v族化合物半導体層の成長方法および半導体装置
JP3607827B2 (ja) 化合物半導体発光素子及びその製造方法
JP4712153B2 (ja) GaN系発光素子の作成方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040408

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040408

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070410

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070814

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070817

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100824

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110824

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110824

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120824

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120824

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130824

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees