JP3768790B2 - 量子ドット構造体及びそれを有する半導体デバイス装置 - Google Patents
量子ドット構造体及びそれを有する半導体デバイス装置 Download PDFInfo
- Publication number
- JP3768790B2 JP3768790B2 JP2000273465A JP2000273465A JP3768790B2 JP 3768790 B2 JP3768790 B2 JP 3768790B2 JP 2000273465 A JP2000273465 A JP 2000273465A JP 2000273465 A JP2000273465 A JP 2000273465A JP 3768790 B2 JP3768790 B2 JP 3768790B2
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- layer
- quantum dot
- dot structure
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、量子ドットレーザーなどの光デバイスや量子ドットメモリなどの電子デバイスを実現するのに好適な量子ドット構造体、及びそれを用いた半導体デバイス装置に関する。
【０００２】
【従来の技術】
現在、量子ドットの作製で最も多く用いられている技術は、格子不整合系材料で生じるＳ−Ｋ（Stranski-Krastanov）モード成長と呼ばれる結晶成長現象を利用したＳ−Ｋモード成長法である。このＳ−Ｋモード成長法は、一定の格子定数をもつ第一の半導体層上に第一の半導体とは大きく異なる格子定数をもつ第二の半導体を成長させるものであり、第二の半導体は、その成長の初期段階においては、第一の半導体上に擬似格子整合的に層状に二次元成長を行うが、格子不整合による歪エネルギーが蓄積していくため、成長がある層厚に達すると、歪エネルギーを緩和し、ナノメータースケールの三次元な島状の構造を形成するようになる。このようにして形成された三次元な島上にさらに第一の半導体を成長させ、該三次元島を埋め込むことによって量子ドット構造体が形成される。
【０００３】
量子ドット構造体の光デバイスや電子デバイスへの応用に当たっては、従来の量子井戸構造と同様、量子ドット構造体を量子閉じ込め構造として機能させる必要がある。このためには、量子ドットがもつ禁制帯幅と比較して十分大きい禁制帯幅を有する第一の半導体（以下、「マトリクス」という）層中に第二の半導体（以下「量子ドット」という）を閉じ込める必要がある。
例えば、ＩnＡs量子ドット構造体を半導体デバイスとして利用する場合には、上記閉じ込め構造を形成するために、ＩnＡsよりも禁制帯幅が大きいＧaＡs層中にＩnＡsを閉じ込めることが一般的に行われている。
【０００４】
しかしながら、例えばＩnＡsとＧaＡsの組み合わせのように、Ｖ族元素であるＡsを共通の元素として有するIII−Ｖ族化合物半導体のみで量子ドット構造体を構成する場合には、量子ドットとマトリクス間の禁制帯幅の差、すなわち電子と正孔に対するポテンシャル障壁の高さを設計する上で制約が生じる。例えば、上記のＩnＡs量子ドットとＧaＡsマトリクスの組み合わせではポテンシャル障壁の高さが十分ではないため、高温でキャリアが量子ドット側からマトリクス側へ漏出してしまう。その結果、活性層における非発光性再結合が増大して量子ドットの発光効率が著しく低下してしまう。具体的には、Ｖ族元素を共通とするIII−Ｖ族化合物半導体からなる量子ドット構造体を活性層として有するレーザダイオードが高温においてレーザ特性が著しく劣化するといった、デバイス性能の高温での劣化が報告されている（例えば、小路 元、応用物理、第67巻、第２号(1998)p172〜p175）。
【０００５】
そこで、上記問題点を解決するために、ＧaＡsマトリクスよりもさらに大きい禁制帯幅を有するＡlＧaＡsをマトリクスとして利用したＩnＡs量子ドット構造体がこれまでに報告されている（小池ら:Jpn.J. Appl. Phys. Vol.38(1999) p L417-L419）。
【０００６】
しかしながら、ＡlＧaＡsをマトリクスとしたＩnＡs量子ドット構造体をレーザダイオード等に応用する場合には、半導体層をエピタキシャル成長させる必要がある。このエピタキシャル成長法として分子線エピタキシー(ＭＢＥ)法を用いる場合、光学的に良質な結晶特性を有するＡlＧaＡsマトリクスの成長には700℃以上の基板温度が必要となる。これに対し、ＩnＡs量子ドットの最適な成長温度は520℃付近である。したがって、ＡlＧaＡsとＩnＡsの間には成長に適した共通の基板温度領域が存在しないため、量子ドット構造の形成が困難でなるという欠点がある。
【０００７】
【発明が解決しようとする課題】
上記基板温度に関する欠点を解消するために、例えばＭＢＥ法によるエピタキシャル成長に適した共通の基板温度領域を有するマトリクスとして、Ｖ族原子のＰを含有するＧaＩnＰ、ＡlＧaＩnＰなどを選択することもできる。Ｐを含有するマトリクスを選択すれば、ＩnＡs量子ドットと禁制帯幅の差を大きくし、かつＧaＡs基板に格子整合させ得る。しかし、量子ドットとマトリクスのヘテロ界面の組成急唆性及び平坦性を制御することは難しいため、量子ドットのサイズ、密度、発光エネルギー等を制御することは難しくなってしまうという課題がある。
【０００８】
量子ドット構造体においては、量子ドット分子がマトリクス上を移動する現象、すなわちマイグレーションは構造を制御する上で重要なファクターとなる。マトリクスがＧaＡsである場合には、ＩnＡs分子は、十分マイグレーションし得るため、Ｉnの供給量を調節することで量子ドットのサイズや密度の制御が比較的容易となる。しかるに、ＧaＩnＰやＡlＩnＰをマトリクスとして利用する場合には、ＩnＡs分子のマイグレーション距離はＧaＡs中に比べて小さくなるため、量子ドットが自己形成される臨界膜厚がＧaＡsをマトリクスとする場合とは異なる。
このため、ＧaＩnＰやＡlＩnＰをマトリクスとして利用する場合には、量子ドットのサイズや密度を制御することが困難になるという問題もある。
【０００９】
さらに、ＩnＡs量子ドットは、一旦形成されたとしてもＰ系マトリクス半導体層形成時にＶ族の置換が生じるため、量子ドットの組成の保存、量子ドットのサイズや密度の維持が困難であるという問題がある。
【００１０】
【課題を解決するための手段】
かくして本発明は、量子ドット構造体を作製する際の量子ドット半導体とマトリクス半導体の相互間における上記諸問題を解決し得る量子ドット構造体及びこの量子ドット構造体を有する半導体デバイス装置を提供するものである。
【００１１】
本発明者らは、これまで量子ドットのサイズ及び密度の調節が困難であるとされてきたＧaＩnＰやＡlＩnＰをマトリクスとして利用する場合であっても、計画どおりの量子ドットサイズ及び密度を含む量子ドット構造体を得るために、様々な鋭意検討を重ねて来た。
すなわち、上記課題を解決するため、本発明者らは量子ドット構造体の量子ドット及びマトリクス間のＶ族原子の相互置換の制御、さらには量子ドット半導体とマトリクス半導体間のIII族元素のミキシングの制御に着目して鋭意検討を行って来た。
【００１２】
量子ドットのサイズと密度は、格子不整合度、成長表面におけるマイグレーションの起こりやすさなどにより決定される。量子ドットのサイズ及び密度の均一化・最適化は、量子ドットの光デバイスや電子デバイスへの応用に不可欠な課題である。そこで、本発明者らは、設計したとおりの量子ドット密度と大きさを有する新規な量子ドット構造体の開発を目的として研究を続けた。
【００１３】
量子ドットの製作に汎用されているＳ−Ｋモード成長法では、半導体層のエピタキシャル成長としてＭＢＥ法を主として使用する。例えばＧaＩnＰの（１００）面上に直接ＩnＡs量子ドットをＭＢＥ法を用いて形成する場合には、ＧaＩnＰの成長からＩnＡs量子ドット形成に移行する際にＧaＩnＰ表面にＡs分子を照射するプロセスが必要となる。また、ＧaＩnＰでＩnＡs量子ドットを埋め込む際には、ＩnＡs量子ドット表面にＰ分子を照射するプロセスが必然的に含まれることになる。しかもＩnＡs量子ドットを成長させる場合、通常、成長速度を１原子層／秒以下とする必要があるため、それだけＧaＩnＰ表面にＡs分子が照射される時間は長くなる。
【００１４】
発明者らは、上記プロセスにおいてＩnＡs量子ドット中のＡs原子が、照射されたＰ原子と置換されやすくなり、その結果、量子ドットの組成が変化し、量子ドットのサイズ、密度、発光エネルギー等を制御することが難しくなると考察した。また発明者らは、このＡsとＰとのＶ族元素の相互置換が引き金となって、量子ドット半導体とマトリクス半導体間のミキシングを促進させ、マトリクス表面及び量子ドットの組成制御や、量子ドット構造体のサイズや密度の制御が困難になると考察した。
さらに発明者らは、形成されたＩnＡs量子ドットの表面が（１００）面以外の高次の面指数からなる結晶面で構成され、しかも格子歪みを有しているため、一旦形成されたＩnＡs量子ドットであっても、格子整合した材料系からなる歪みのない平坦な（１００）表面と比較して、Ｖ族原子間の相互置換に伴うIII族原子のミキシングが促進されやすいことが原因で、マトリクス半導体層の量子ドットとの界面近傍の組成、量子ドット組成の制御、及び量子ドットのサイズや密度の制御が困難になるとも考察した。
【００１５】
そこで、本発明者らは、上記の考察の下、量子ドット及びマトリクス間のＶ族元素の相互置換と、それに伴うIII族元素のミキシングを制御する手段として、マトリクス半導体と量子ドット半導体の間に第三の化合物半導体の中間層を形成することを考案した。
より具体的には、本発明者らは量子ドットよりも大きい禁制帯幅を有し、かつ量子ドットと同一のＶ族元素を含有する化合物半導体の中間層を、量子ドットに閉じ込められた電子の波動関数がマトリクス半導体に十分しみ出す程度の薄い厚さで、マトリクス半導体と量子ドットとの間に設けた量子ドット構造体を考案した。
驚くことに、この構造を有する量子ドット構造体であれば、所望の量子ドットのサイズと密度を得ることができ、しかも、量子ドット半導体とマトリクス半導体間のＶ族原子の置換と、III族元素のミキシングの制御も可能という優れた成果を得ることができた。
【００１６】
すなわち、本発明の量子ドット構造体は、III−Ｖ族元素からなる第一の化合物半導体層中に、第一の化合物半導体とは異なるＶ族元素を含有したIII−Ｖ族元素からなる第二の化合物半導体を量子ドットとして有するものであって、第一の化合物半導体層と第二の化合物半導体の間に、第二の化合物半導体と同一のＶ族元素を含有し、かつ第二の化合物半導体よりも大きい禁制帯幅を有する第三の化合物半導体層を設けたことを特徴とする。
【００１７】
本発明の量子ドット構造体の好ましい態様としては、第二の化合物半導体の全表面が、第三の化合物半導体層で覆われている態様；第三の化合物半導体が、第二の化合物半導体よりも第一の化合物半導体に近い格子定数を有する態様；第一の化合物半導体がＧaＡsに格子整合可能なＧaＩnＰ、ＡlＩnＰ又はＡlＧaＩnＰであり、第二の化合物半導体がＩnＡｓ又はＧaＩnＡｓであり、第三の半導体がＧaＡs、ＧaＩnＡｓ、ＡlＧaＩnＡs又はＡlＧaＡsである態様；第一の化合物半導体層の厚さが１原子層以上である態様；第三の化合物半導体層の厚さが１原子層〜１０ｎｍである態様；上記のいずれかの量子ドット構造体を少なくとも１回以上積層した態様が挙げられる。
【００１８】
また、本発明の半導体デバイス装置は、上記量子ドット構造体を活性層として有し、かつ第一の化合物半導体より禁制帯幅が広く、屈折率が小さい第四の化合物半導体層をクラッド層としたダブルヘテロ構造を有することを特徴とする。
【００１９】
本発明の半導体デバイス装置の好ましい態様としては、上記量子ドット構造体を活性層及び光ガイド層として有する態様；半導体デバイス装置が半導体発光素子である態様；該半導体発光素子が半導体レーザーである態様が挙げられる。
【００２０】
【発明の実施の形態】
以下に本発明の量子ドット構造体について詳細に説明する。
本発明の量子ドット構造体は、Ｖ族元素を含有する第一の化合物半導体層中に、量子ドットとしてＶ族元素を含有する第二の化合物半導体を有するIII−Ｖ族化合物半導体であって、第一の化合物半導体層と第二の化合物半導体の間に、第二の化合物半導体と同一のＶ族元素を含有し、かつ第二の化合物半導体と比較して同等ないしは大きい禁制帯幅を有する第三の化合物半導体層を設けたことを特徴とする。
【００２１】
本発明の量子ドット構造体には、第一の化合物半導体層と第二の化合物半導体の間に第三の化合物半導体層が存在する構造部分が存在していることが必要とされる。これは、第一の化合物半導体層と第二の化合物半導体の間に必ず第三の化合物半導体層が存在していなければならないことを意味するものではない。すなわち、第一の化合物半導体中に量子ドットとして存在する第二の化合物半導体の一部だけが第三の化合物半導体と接するように構成されているものも本発明の範囲に包含される。ただし、本発明のもっとも好ましい態様は、第二の化合物半導体の全表面が第三の化合物半導体と接するように構成されている態様である。
【００２２】
本発明の量子ドット構造体を図１に示す態様を参照しながら具体的に説明する。なお、本明細書に添付する図面は、本発明の構造を把握しやすくするために、敢えて寸法を変えている部分があるが、実際の寸法は本明細書に記載されているとおりである。
【００２３】
図１は、ＧaＩnＰマトリクス中にＩnＡs量子ドット構造を形成した量子ドット構造体を含む、ダブルへテロ構造を有する半導体デバイス装置の正面図である。
図１には、基板１１の上に、バッファー層１２、第１導電型クラッド層１３、マトリクス層１４、中間層１５、量子ドット１６、中間層１７、マトリクス層１８からなる活性層２１、第２導電型クラッド層１９、キャップ層２０を順に積層した半導体デバイス装置が示されている。ここで、マトリクス層１４、中間層１５、量子ドット１６、中間層１７及びマトリクス層１８は本発明の量子ドット構造体を構成するものであり、図１の半導体デバイス装置において活性層２１として機能する。
なお、本発明の半導体デバイス装置は、これらの層のほかに、例えばレーザダイオードやトランジスタなどに通常形成される層を適宜有していてもよい。
【００２４】
図１において基板１１は、その上にダブルへテロ構造の結晶を成長することが可能なものであれば、その導電性や材料については特に限定されない。好ましいものは、導電性がある基板である。具体的には、基板上への結晶薄膜成長に適したＧaＡs、ＩnＰ、ＧaＰ、ＺnＳe、ＺnＯ、Ｓi、Ａl2Ｏ3等の結晶基板、特に閃亜鉛鉱型構造を有する結晶基板を用いるのが好ましい。その場合、基板結晶成長面は低次な面、又はそれと結晶学的に等価な面が好ましく、（１００）面が最も好ましい。
なお、本明細書において（１００）面という場合、必ずしも厳密に（１００）シャストの面である必要はなく、最大３０°程度のオフアングルを有する場合まで包含する。オフアングルの大きさの上限は３０°以下が好ましく、１６°以下がより好ましい。下限は０．５°以上が好ましく、２°以上がより好ましく、６°以上がさらに好ましく、１０°以上が最も好ましい。
【００２５】
また、基板１１は六方晶型の基板でもよく、例えばＡl2Ｏ3、６Ｈ−ＳiＣ等からなる基板を用いることもできる。
【００２６】
基板１１上には、基板の欠陥をエピタキシャル成長層に持ち込まないために厚さ０．２〜２μｍ程度のバッファ層１２を形成しておくことが好ましい。
バッファー層１２は、基板上に形成しようとしている化合物半導体層が良質な薄膜として形成され得るものであれば特に限定はないが、一般には基板とその上に形成される化合物半導体層（第１導電型クラッド層）のいずれにも格子整合のよい材料が選択される。バッファー層としては、例えば、ＧaＡs、ＡlＧaＡs／ＧaＡs超格子などが挙げられる。
【００２７】
図１の態様においては、基板１１上にマトリクス層１４，１８、中間層１５，１７及び量子ドット１６からなる量子ドット構造体を活性層２１として形成している。活性層２１の上下には、活性層２１より屈折率の小さい層を含んでおり、そのうち基板側の層は第１導電型クラッド層、他方のエピタキシャル側の層は第２導電型クラッド層として機能する。これらの屈折率の大小関係は、各層の材料組成を当業者に公知の方法にしたがって適宜選択することにより調節することができる。例えば、ＡlxＧa1-xＡs、（ＡlxＧa1-x)0.5Ｉn0.5Ｐ、ＡlxＧa1-xＮなどのＡl組成を変化させることによって屈折率を調節することができる。
【００２８】
第１導電型クラッド層１３は、活性層２１、特にマトリクス層１４よりも屈折率が小さく、かつ禁制帯幅の大きい材料で形成される。また、第１導電型クラッド層１３の屈折率は、後述する第２導電型クラッド層１９の屈折率よりも大きいことが好ましい。さらに、第１導電型クラッド層１３は、後述する第２導電型クラッド層１９と共に、本発明の第四の化合物半導体層として機能し得るものである。
第１導電型クラッド層１３の材料としては、例えば、第１導電型のＧaＩnＰ、ＡlＧaＩnＰ、ＡlＩnＰ、ＡlＧaＡs、ＡlＧaＡsＰ、ＡlＧaＩnＡs、ＧaＩnＡsＰ、ＧaＮ、ＡlＧaＮ、ＡlＧaＩnＮ、ＢeＭgＺnＳe、ＭgＺnＳＳe、ＣdＺnＳeＴe等の一般的なIII−Ｖ族、II−VI族半導体を用いることができる。第１導電型クラッド層１３のキャリア濃度は、下限は１×１０17ｃｍ-3以上が好ましく、３×１０17ｃｍ-3以上がより好ましく、５×１０17ｃｍ-3以上が最も好ましい。上限は２×１０20ｃｍ-3以下が好ましく、５×１０19ｃｍ-3以下がより好ましく、３×１０19ｃｍ-3以下が最も好ましい。
なお、キャリア濃度は容量−電圧法（ＣＶ法）で測定することができ、以下の各層におけるキャリア濃度についても同様である。
【００２９】
第１導電型クラッド層１３は、単層からなるものであるときは、好ましくは０．５〜４μｍ、より好ましくは１〜３μｍ程度の厚みを有する。
【００３０】
第１導電型クラッド層１３は複数層からなるものであってもよく、具体的には活性層側にはＧaＩnＰ、ＡlＧaＩnＰ又はＡlＩnＰからなるクラッド層と、その層よりも基板側に第１導電型のＡlＧaＡs又はＡlＧaＡsＰからなるクラッド層が形成されている態様を例示することができる。このとき、活性層側の層の厚さは薄くすることが好ましく、厚さの下限としては０．０１μｍ以上が好ましく、０．０５μｍ以上がより好ましい。上限としては、０．５μｍ以下が好ましく、０．３μｍ以下がより好ましい。また、基板側の層のキャリア濃度は、下限２×１０17ｃｍ-3以上が好ましく、５×１０17ｃｍ-3以上がより好ましい。上限は３×１０18ｃｍ-3以下が好ましく、２×１０18ｃｍ-3以下がより好ましい。
【００３１】
図１の態様における活性層２１は、マトリクス層１４，中間層１５、量子ドット１６、中間層１７及びマトリクス層１８から構成される。
マトリクス層１４，１８は、本発明の第一の化合物半導体層として機能するものであり、III−Ｖ族の化合物半導体である。マトリクス層１４，１８の種類は、III−Ｖ族の化合物半導体であれば、特に限定はない。マトリクス層を構成する化合物半導体としては、例えば、ＧaＰ、ＧaＡsＰ、ＧaＮ、ＡlＳbが挙げられる。好ましくはＧaＡsに格子整合することができるＧaＩnＰ、ＡlＩnＰ又はＡlＧaＩnＰであり、より好ましくはＧaＩnＰである。
マトリクス層１４，１８の厚さについては、特に限定されないが、半導体層として機能するためには、少なくとも１原子層以上の厚さを有する。マトリクス層の厚さは、
好ましくは１〜２００ｎｍであり、より好ましくは２〜１００ｎｍである。
【００３２】
中間層１５，１７は、本発明の第三の化合物半導体層として機能するものであり、マトリクス層と同様に、III−Ｖ族の化合物半導体からなる。中間層は、マトリクス層中に形成される量子ドットとの間におけるＶ族原子の置換を阻止すると共に、量子ドット形成後のIII族元素のミキシングを抑止する機能を有する。このため、中間層をマトリクス層と量子ドットとの間に少なくとも１層有することが必要となる。またマトリクス層と量子ドットがまったく接しないように中間層を形成すれば、ミキシングをより効果的に抑止することができるため、さらに好ましいものとなる。
図１の態様では中間層を２層有する量子ドット構造体の実施例が示されている。中間層１５，１７は、量子ドット１６の上側及び下側であり、マトリクス層１４，１８の間に層として形成される。
【００３３】
中間層１５，１７は量子ドット１６と同一のＶ族元素を含有する。中間層１５，１７と量子ドット１６とが異なるＶ族元素を含有する場合には、エピタキシャル成長過程において、中間層と量子ドットのＶ族原子の相互置換が起こり、量子ドットのサイズ及び密度の制御が困難となる。そこで、中間層１５，１７のＶ族元素を量子ドット１６のＶ族元素と同一にすれば、中間層と量子ドット間におけるＶ族原子の置換は起こらず、量子ドット１６の大きさと密度を容易に制御することができるようになるため、好ましい。したがって、中間層１５，１７としては、例えば、量子ドットが第Ｖ族元素としてＡsを含む場合には、ＧaＡs、ＧａＩｎＡｓ、ＡlＧaＡs、ＡlＧaＩnＡsなどが挙げられる。量子ドット１６がＩnＡｓ又はＧaＩnＡｓである場合には、ＧaＡs、ＧaＩnＡｓ又はＡlＧaＡsが好ましい。
【００３４】
また、中間層１５，１７は、量子ドット１６と比較して同等ないしは大きい禁制帯幅を有する。中間層の禁制帯幅が量子ドット１６と比較して狭い禁制帯幅であると、キャリアが量子ドットから中間層へ漏出する。そして、この漏出したキャリアは、中間層に局在するため量子ドット内で再結合し、発光する割合が小さくなる。
【００３５】
中間層１５，１７の格子定数については、マトリクス層１４，１８上に所望の中間層を形成しうるものであれば、特に限定はない。中間層１５，１７の結晶成長における格子不整合性を小さくするためには、中間層１５，１７は、量子ドット１６の格子定数よりもマトリクス層１４，１８の格子定数に近い格子定数を有することが好ましい。
【００３６】
中間層１５，１７の厚さについては、量子ドット１６に閉じ込められた電子の波動関数がマトリクス層１４，１８に十分しみ出す程度の厚さであれば特に制限はない。中間層の厚さが1原子層より薄くなると、Ｖ族原子の置換及びミキシングの制御が不十分となる。一方、１０ｎｍより厚くなると、量子ドット１６に閉じ込められた電子のしみ出しが不十分となる。そこで、中間層の厚さとしては、１原子層〜１０ｎｍの範囲であることが好ましい。
【００３７】
量子ドット１６は、本発明の第二の化合物半導体として機能するものであり、Ｓ−Ｋモード成長させて形成することが好ましい。すなわち、量子ドット１６は、中間層１５の上で２次元平面を形成した後にその上に三次元的な島状の構造を自己形成させることが好ましい。Ｓ−Ｋモード成長により量子ドット１６を形成するとき、量子ドット１６は、中間層１５とは異なる格子定数を有する。
【００３８】
量子ドット１６の材質は、量子ドットの周囲に形成する化合物半導体との関係において選択することができる。例えば、中間層１５がＧaＡs、ＧａＩｎＡｓ又はＡlＧaＡsである場合には、量子ドット１６としてＩnＡｓ又はＧａＩｎＡｓを選択することができる。
【００３９】
図１における活性層２１は１回積層させたものであるが、本発明では活性層２１を少なくとも１回積層させたものであれば、２回以上繰り返して積層したものであってもよい。活性層２１の積層回数を増やせば、活性層としての機能が増加し、その分だけ発光波長の狭線幅化や利得の増加を期待することができる。好ましくは活性層２１を３回積層させたものであり、５回以上積層すればさらに好ましいものとなる。
【００４０】
活性層２１の上には、第２導電型クラッド層１９が形成される。第２導電型クラッド層１９は、活性層２１、特にマトリクス層１８よりも屈折率が小さく、かつ禁制帯幅が大きい材料で形成される。例えば、第２導電型のＡlＧaＩnＰ、ＡlＩnＰ、ＡlＧaＡs、ＡlＧaＡsＰ、ＡlＧaＩnＡs、ＧaＩnＡsＰ、ＡlＧaＩnＮ、ＢeＭgＺnＳe、ＭgＺnＳＳe、ＣdＺnＳeＴe等の一般的なIII−Ｖ族、II−VI族半導体を用いることができる。第２導電型クラッド層がＡlを含むIII−Ｖ族化合物半導体で構成されている場合は、その成長可能な実質的全面をＧaＡs、ＧaＡsＰ、ＧaＩnＡs、ＧaＩnＰ、ＧaＩnＮ等のＡlを含まないIII−Ｖ族化合物半導体で覆えば表面酸化を防止することができるため好ましい。
【００４１】
第２導電型クラッド層１９のキャリア濃度は、下限は２×１０17ｃｍ-3以上が好ましく、５×１０17ｃｍ-3以上がより好ましく、７×１０17ｃｍ-3以上が最も好ましい。上限は５×１０18ｃｍ-3以下が好ましく、３×１０18ｃｍ-3以下がより好ましく、２×１０18ｃｍ-3以下が最も好ましい。厚さの下限としては０．０１μｍ以上が好ましく、０．０５μｍ以上がより好ましく、０．０７μｍ以上が最も好ましい。上限としては、０．５μｍ以下が好ましく、０．３μｍ以下がより好ましく、０．２μｍ以下が最も好ましい。
【００４２】
第２導電型クラッド層１９の上にキャップ層２０を形成する。キャップ層２０は、電極を形成する場合に接触抵抗を低くするために形成するものであり、第二導電型クラッド層１９と同一の導電型を有するものが好ましい。
このとき、キャップ層２０の材料は、通常はクラッド層よりバンドギャップが小さい材料の中から選択し、金属電極とのオーミック性を取るため低抵抗で適当なキャリア密度を有するのが好ましい。キャリア密度の下限は、１×１０18ｃｍ-3以上が好ましく、３×１０18ｃｍ-3以上がより好ましく、５×１０18ｃｍ-3以上が最も好ましい。上限は、２×１０20ｃｍ-3以下が好ましく、５×１０19ｃｍ-3以下がより好ましく、３×１０19ｃｍ-3以下が最も好ましい。キャップ層の厚みは、０．１〜１０μｍが好ましく、１〜８μｍがより好ましく、２〜６μｍがもっとも好ましい。
【００４３】
本発明の半導体デバイス装置は、図１には示されていないが、さらに活性層２１とクラッド層の間に光ガイド層を有するものであってもよい。光ガイド層の材料は、マトリクス１４，１８よりも禁制帯幅が大きく、屈折率が小さいものであり、かつ光を活性層２１へ収束できるものであれば特に限定されない。
例えば、(ＡlxＧa1-x)0.51Ｉn0.49Ｐを組成の材料として挙げることができる。
光ガイド層の厚みは、下限は２ｎｍ以上が好ましく、４ｎｍ以上がより好ましく、６ｎｍ以上がさらに好ましい。上限は、２００ｎｍ以下が好ましく、１００ｎｍ以下がより好ましく、５０ｎｍ以下がさらに好ましい。
【００４４】
本発明を半導体レーザとして利用する場合には、例えば、情報処理用光源（通常ＡlＧaＡs系（波長７８０ｎｍ近傍）、ＡlＧaＩnＰ系（波長６００ｎｍ帯）、通信用信号光源（通常ＧaＩnＡsＰあるいはＧaＩnＡsを活性層とする１．３μｍ帯）レーザなどの通信用半導体レーザ装置など多用な装置として利用することもできる。
【００４５】
本発明の量子ドット構造体及び半導体デバイス装置を製造する方法は特に制限されない。いかなる方法により製造されたものであっても、上記請求項１の要件を満たすものであれば本発明の範囲に含まれる。
【００４６】
本発明における化合物半導体の結晶の成長方法は、量子ドットを形成することができれば特に限定されるものではない。例えば、有機金属気相成長法（ＭＯＣＶＤ法）、分子線エピタキシ法（ＭＢＥ法）などを適宜選択して用いることができる。
また、本発明の半導体デバイス装置を製造する際には、従来から用いられている方法を適宜選択して使用することができる。
【００４７】
本発明の半導体デバイス装置の製造方法としては、まず基板１１上にバッファー層１２を形成した後、第１導電型クラッド層１３を形成し、次いで、活性層２１をマトリクス層１４、中間層１５、量子ドット１６、中間層１７及びマトリクス層１８の順に形成し、さらに、第２導電型クラッド層１９及びキャップ層２０を形成する工程を例示することができる。この製造方法の詳細やその他の製造方法については、以下の実施例や関連技術文献から理解することができる。
【００４８】
【実施例】
以下に具体例を挙げて、本発明をさらに詳細に説明する。以下の実施例に示す材料、試薬、割合、操作等は、本発明の精神から逸脱しない限り適宜変更することができる。したがって、本発明の範囲は以下に示す具体例に制限されるものではない。
【００４９】
（実施例１）
本実施例において、図２に示す順に各層を形成して半導体デバイス装置を製造した。なお、図２(ａ)〜（ｅ）には、構造を把握しやすくするために敢えて寸法を変えている部分があるが、実際の寸法は以下の文中に記載されるとおりである。
【００５０】
原料としIII族元素については金属Ｇa、Ｉn及びＡlを、またＶ族元素については固体Ａs及びＰをそれぞれ用いた。この際、バルブドクラッカーセルによりフラックスを制御して行った。各層及び量子ドットのエピタキシャル成長は、分子線エピタキシ法（ＭＢＥ法）で行った。
ＭＢＥ装置内において、表面が（００１）面である厚さ３５０μｍのｎ型ＧaＡs（ｎ＝１×１０18ｃｍ-3）基板１０１の表面の酸化膜を除去し６５０℃でサーマルクリーニングを行った後、基板温度５８０℃で厚さ１００ｎｍ程度のｎ型ＧaＡs（Ｓiドープ）バッファー層１０２を形成し、その上にＧaＡs基板１０１に格子整合する厚さ５００ｎｍのｎ型ＡlＩnＰ（Ｓiドープ：ｎ＝１×１０18ｃｍ-3）クラッド層１０３を、成長速度１．５μｍ／ｈ、基板温度５００℃で形成し、さらに厚さ５０ｎｍのＧaＩnＰ（ノンドープ）マトリクス層１０４を成長速度１．５μｍ／ｈ、基板温度５００℃で形成した（図２(ａ））。
【００５１】
次にＧaＡs（ノンドープ）中間層１０５を成長速度０．５μｍ／ｈ、基板温度５００℃で６原子層の厚さに成長させた（図２(ｂ））。次にＩnＡs（ノンドープ）を成長速度０．１原子層／ｓ、基板温度５００℃で０．５〜２．５原子層分を供給し、量子ドット１０６を形成した（図２(ｃ))。さらにその上にＧaＡs（ノンドープ）中間層１０７を成長速度０．５μｍ／ｈ、基板温度５００℃で１０原子層成長させＩnＡs（ノンドープ）量子ドットを覆った（図２(ｄ)）。次いで、厚さ５０ｎｍのＧaＩnＰ（ノンドープ）マトリクス層１０８を成長速度１．５μｍ／ｈ、基板温度５００℃で形成し、さらにその上に厚さ１００ｎｍのｐ型ＡlＩnＰ（ Ｂeドープ：ｎ＝１×１０18ｃｍ-3）クラッド層１０９を成長速度１．５μｍ／ｈ、基板温度５００℃で形成し、最後に厚さ５ｎｍのｐ型ＧaＡs（Ｂeドープ：ｎ＝５×１０18ｃｍ-3）キャップ層１１０を形成した（図２(ｅ))。
なお、ＧaＡs基板１０１の表面温度は、ＧaＡs酸化膜が蒸発する温度で校正されたパイロメーターで測定した。また、成長速度はＲＨＥＥＤ（反射高エネルギー電子回折）振動により測定した。
【００５２】
（比較例１）
比較のために、ＩnＡs量子ドット１０６とＧaＩnＰマトリクス層１０４，１０８の間に一切ＧaＡs中間層１０５，１０７を形成しないものを作製した（図３）。
【００５３】
（実施例２）
図４は、図２(ｃ)の構造を原子間力顕微鏡でＡＦＭ像として観察したものである。図４の（ａ）及び（ｂ）は、ＩnＡsの供給量がそれぞれ ０．７原子層及び１原子層のときに形成されたＩnＡs量子ドットの大きさを示している。図４から分かるように、ＩnＡsの供給量を０．７原子層から１原子層に増加すると、ＩnＡsの増加量に従ってＩnＡs量子ドット１０６のサイズと密度が増大していることが観察された。
この結果よりＩnＡsの供給量に応じて量子ドットのサイズと密度を制御することができた。
【００５４】
（比較例２）
図５は、比較例として図３に示すようにＩnＡs量子ドット１０６の下側の中間層１０５を形成していない構造を示したものである。ＩnＡsの供給量は０．１５原子層（図５(ａ)）から０．５５原子層（図５(ｂ))に増加させた。図５における（ａ）及び（ｂ）のＡＦＭ像から分かるように、ＩnＡsの供給量を変えても量子ドットのサイズと密度はほとんど変化しなかった。
この結果から、ＧaＩｎＰとＩnＡsの間で原子のミキシングが起こっていると考えられ、量子ドットの下面に中間層を形成しない場合には、ＩnＡsの供給量によって量子ドットのサイズを制御できないことが分かった。
【００５５】
実施例２及び比較例２の結果から、ＩnＡs量子ドット１０６と量子ドット１０６の下側のＧaＩnＰマトリクス層１０４の間にＧaＡs中間層１０５を形成することにより、ＩnＡsの供給量に応じてＩnＡs量子ドットの大きさを制御できることが確認された。
【００５６】
（実施例３）
図６は、１．７原子層分のＩnＡs量子ドット構造を含む本発明の半導体発光素子と、従来の量子ドット構造体を含む半導体発光素子との室温におけるフォトルミネッセンス（ＰＬ）のスペクトルを比較したものである。
図２(ｅ)の構造を含む半導体発光素子からのフォトルミネッセンス（ｂ）は、ピークを１０００ｎｍ近傍にもち、組成が制御されたＩnＡs量子ドットの形成を確認することができた。
これに対して、ＩnＡs量子ドットの上側にＧaＡs中間層を形成せずにＧaＩnＰマトリクス層を形成した構造（図３）からのフォトルミネッセンス（ａ）は、ピークが図２(ｅ)の構造に比べて短波長側にシフトし、また強度も著しく弱く、半値幅も著しく増大している。
これはＩnＡs量子ドットと特に上側のＧaＩnＰマトリクス層との間で原子のミキシングが激しく起こったため、量子ドットの組成が変化し禁制帯幅がＩnＡsの禁制帯幅よりも広くなったためであると考えられる。
このようにＩnＡs量子ドットとＧaＩnＰマトリクス層の間にＧaＡs中間層を形成することにより、ＩnＡs量子ドットとＧaＩnＰマトリクス層の間の原子のミキシングが抑止され、量子ドットの組成制御性の向上が図られた。
【００５７】
【発明の効果】
本発明の量子ドット構造体は、マトリクス層と量子ドットとの間に中間層が形成されるため、量子ドット構造体の形成中に起こり得る量子ドットとマトリクス層間のＶ族原子の置換を抑制することができる。このため、量子ドットの組成制御性が向上し、量子ドットのサイズ及び密度の制御性の向上が図られ、所望の量子ドットを提供することが可能となる。
また、本発明の量子ドット構造体であれば、量子ドット形成後の量子ドットとマトリクス層間のIII族原子のミキシングを制御できる。このため、形成後の量子ドット構造体の安定性の向上を図ることができ、本発明を半導体デバイス装置として利用する場合には、しきい値電流密度が低く、波長安定性に優れ温度特性が大幅に改善された半導体レーザを得ることができるため、光通信システムの信号用光源などへの応用にも適する。
【図面の簡単な説明】
【図１】 本発明の半導体デバイス装置の具体的態様を示す図である。
【図２】 実施例における本発明の半導体デバイス装置の製造工程を示す概略説明図である。
【図３】 中間層を形成していない従来の量子ドット構造体を有する半導体デバイス装置の概略断面図である。
【図４】 実施例における本発明の量子ドット構造体をＡＦＭ顕微鏡で観察したＡＦＭ像を示す説明図である。
【図５】 従来の量子ドット構造体をＡＦＭ顕微鏡で観察したＡＦＭ像を示す説明図である。
【図６】 実施例における本発明の量子ドット構造体及び従来の量子ドット構造体からのフォトルミネッセンスを比較した説明図である。
【符号の説明】
１１ 基板
１２ バッファー層
１３ 第１導電型クラッド層
１４ マトリクス層
１５ 中間層
１６ 量子ドット
１７ 中間層
１８ マトリクス層
１９ 第２導電型クラッド層
２０ キャップ層
２１ 活性層
１０１ ＧaＡs基板
１０２ ＧaＡsバッファー層
１０３ ＡlＩnＰクラッド層
１０４ ＧaＩnＰマトリクス層
１０５ ＧaＡｓ中間層
１０６ ＩnＡs量子ドット
１０７ ＧaＡs中間層
１０８ ＧaＩnＰマトリクス層
１０９ ＡlＩnＰクラッド層
１１０ ＧａＡｓキャップ層
【発明の属する技術分野】
本発明は、量子ドットレーザーなどの光デバイスや量子ドットメモリなどの電子デバイスを実現するのに好適な量子ドット構造体、及びそれを用いた半導体デバイス装置に関する。
【０００２】
【従来の技術】
現在、量子ドットの作製で最も多く用いられている技術は、格子不整合系材料で生じるＳ−Ｋ（Stranski-Krastanov）モード成長と呼ばれる結晶成長現象を利用したＳ−Ｋモード成長法である。このＳ−Ｋモード成長法は、一定の格子定数をもつ第一の半導体層上に第一の半導体とは大きく異なる格子定数をもつ第二の半導体を成長させるものであり、第二の半導体は、その成長の初期段階においては、第一の半導体上に擬似格子整合的に層状に二次元成長を行うが、格子不整合による歪エネルギーが蓄積していくため、成長がある層厚に達すると、歪エネルギーを緩和し、ナノメータースケールの三次元な島状の構造を形成するようになる。このようにして形成された三次元な島上にさらに第一の半導体を成長させ、該三次元島を埋め込むことによって量子ドット構造体が形成される。
【０００３】
量子ドット構造体の光デバイスや電子デバイスへの応用に当たっては、従来の量子井戸構造と同様、量子ドット構造体を量子閉じ込め構造として機能させる必要がある。このためには、量子ドットがもつ禁制帯幅と比較して十分大きい禁制帯幅を有する第一の半導体（以下、「マトリクス」という）層中に第二の半導体（以下「量子ドット」という）を閉じ込める必要がある。
例えば、ＩnＡs量子ドット構造体を半導体デバイスとして利用する場合には、上記閉じ込め構造を形成するために、ＩnＡsよりも禁制帯幅が大きいＧaＡs層中にＩnＡsを閉じ込めることが一般的に行われている。
【０００４】
しかしながら、例えばＩnＡsとＧaＡsの組み合わせのように、Ｖ族元素であるＡsを共通の元素として有するIII−Ｖ族化合物半導体のみで量子ドット構造体を構成する場合には、量子ドットとマトリクス間の禁制帯幅の差、すなわち電子と正孔に対するポテンシャル障壁の高さを設計する上で制約が生じる。例えば、上記のＩnＡs量子ドットとＧaＡsマトリクスの組み合わせではポテンシャル障壁の高さが十分ではないため、高温でキャリアが量子ドット側からマトリクス側へ漏出してしまう。その結果、活性層における非発光性再結合が増大して量子ドットの発光効率が著しく低下してしまう。具体的には、Ｖ族元素を共通とするIII−Ｖ族化合物半導体からなる量子ドット構造体を活性層として有するレーザダイオードが高温においてレーザ特性が著しく劣化するといった、デバイス性能の高温での劣化が報告されている（例えば、小路 元、応用物理、第67巻、第２号(1998)p172〜p175）。
【０００５】
そこで、上記問題点を解決するために、ＧaＡsマトリクスよりもさらに大きい禁制帯幅を有するＡlＧaＡsをマトリクスとして利用したＩnＡs量子ドット構造体がこれまでに報告されている（小池ら:Jpn.J. Appl. Phys. Vol.38(1999) p L417-L419）。
【０００６】
しかしながら、ＡlＧaＡsをマトリクスとしたＩnＡs量子ドット構造体をレーザダイオード等に応用する場合には、半導体層をエピタキシャル成長させる必要がある。このエピタキシャル成長法として分子線エピタキシー(ＭＢＥ)法を用いる場合、光学的に良質な結晶特性を有するＡlＧaＡsマトリクスの成長には700℃以上の基板温度が必要となる。これに対し、ＩnＡs量子ドットの最適な成長温度は520℃付近である。したがって、ＡlＧaＡsとＩnＡsの間には成長に適した共通の基板温度領域が存在しないため、量子ドット構造の形成が困難でなるという欠点がある。
【０００７】
【発明が解決しようとする課題】
上記基板温度に関する欠点を解消するために、例えばＭＢＥ法によるエピタキシャル成長に適した共通の基板温度領域を有するマトリクスとして、Ｖ族原子のＰを含有するＧaＩnＰ、ＡlＧaＩnＰなどを選択することもできる。Ｐを含有するマトリクスを選択すれば、ＩnＡs量子ドットと禁制帯幅の差を大きくし、かつＧaＡs基板に格子整合させ得る。しかし、量子ドットとマトリクスのヘテロ界面の組成急唆性及び平坦性を制御することは難しいため、量子ドットのサイズ、密度、発光エネルギー等を制御することは難しくなってしまうという課題がある。
【０００８】
量子ドット構造体においては、量子ドット分子がマトリクス上を移動する現象、すなわちマイグレーションは構造を制御する上で重要なファクターとなる。マトリクスがＧaＡsである場合には、ＩnＡs分子は、十分マイグレーションし得るため、Ｉnの供給量を調節することで量子ドットのサイズや密度の制御が比較的容易となる。しかるに、ＧaＩnＰやＡlＩnＰをマトリクスとして利用する場合には、ＩnＡs分子のマイグレーション距離はＧaＡs中に比べて小さくなるため、量子ドットが自己形成される臨界膜厚がＧaＡsをマトリクスとする場合とは異なる。
このため、ＧaＩnＰやＡlＩnＰをマトリクスとして利用する場合には、量子ドットのサイズや密度を制御することが困難になるという問題もある。
【０００９】
さらに、ＩnＡs量子ドットは、一旦形成されたとしてもＰ系マトリクス半導体層形成時にＶ族の置換が生じるため、量子ドットの組成の保存、量子ドットのサイズや密度の維持が困難であるという問題がある。
【００１０】
【課題を解決するための手段】
かくして本発明は、量子ドット構造体を作製する際の量子ドット半導体とマトリクス半導体の相互間における上記諸問題を解決し得る量子ドット構造体及びこの量子ドット構造体を有する半導体デバイス装置を提供するものである。
【００１１】
本発明者らは、これまで量子ドットのサイズ及び密度の調節が困難であるとされてきたＧaＩnＰやＡlＩnＰをマトリクスとして利用する場合であっても、計画どおりの量子ドットサイズ及び密度を含む量子ドット構造体を得るために、様々な鋭意検討を重ねて来た。
すなわち、上記課題を解決するため、本発明者らは量子ドット構造体の量子ドット及びマトリクス間のＶ族原子の相互置換の制御、さらには量子ドット半導体とマトリクス半導体間のIII族元素のミキシングの制御に着目して鋭意検討を行って来た。
【００１２】
量子ドットのサイズと密度は、格子不整合度、成長表面におけるマイグレーションの起こりやすさなどにより決定される。量子ドットのサイズ及び密度の均一化・最適化は、量子ドットの光デバイスや電子デバイスへの応用に不可欠な課題である。そこで、本発明者らは、設計したとおりの量子ドット密度と大きさを有する新規な量子ドット構造体の開発を目的として研究を続けた。
【００１３】
量子ドットの製作に汎用されているＳ−Ｋモード成長法では、半導体層のエピタキシャル成長としてＭＢＥ法を主として使用する。例えばＧaＩnＰの（１００）面上に直接ＩnＡs量子ドットをＭＢＥ法を用いて形成する場合には、ＧaＩnＰの成長からＩnＡs量子ドット形成に移行する際にＧaＩnＰ表面にＡs分子を照射するプロセスが必要となる。また、ＧaＩnＰでＩnＡs量子ドットを埋め込む際には、ＩnＡs量子ドット表面にＰ分子を照射するプロセスが必然的に含まれることになる。しかもＩnＡs量子ドットを成長させる場合、通常、成長速度を１原子層／秒以下とする必要があるため、それだけＧaＩnＰ表面にＡs分子が照射される時間は長くなる。
【００１４】
発明者らは、上記プロセスにおいてＩnＡs量子ドット中のＡs原子が、照射されたＰ原子と置換されやすくなり、その結果、量子ドットの組成が変化し、量子ドットのサイズ、密度、発光エネルギー等を制御することが難しくなると考察した。また発明者らは、このＡsとＰとのＶ族元素の相互置換が引き金となって、量子ドット半導体とマトリクス半導体間のミキシングを促進させ、マトリクス表面及び量子ドットの組成制御や、量子ドット構造体のサイズや密度の制御が困難になると考察した。
さらに発明者らは、形成されたＩnＡs量子ドットの表面が（１００）面以外の高次の面指数からなる結晶面で構成され、しかも格子歪みを有しているため、一旦形成されたＩnＡs量子ドットであっても、格子整合した材料系からなる歪みのない平坦な（１００）表面と比較して、Ｖ族原子間の相互置換に伴うIII族原子のミキシングが促進されやすいことが原因で、マトリクス半導体層の量子ドットとの界面近傍の組成、量子ドット組成の制御、及び量子ドットのサイズや密度の制御が困難になるとも考察した。
【００１５】
そこで、本発明者らは、上記の考察の下、量子ドット及びマトリクス間のＶ族元素の相互置換と、それに伴うIII族元素のミキシングを制御する手段として、マトリクス半導体と量子ドット半導体の間に第三の化合物半導体の中間層を形成することを考案した。
より具体的には、本発明者らは量子ドットよりも大きい禁制帯幅を有し、かつ量子ドットと同一のＶ族元素を含有する化合物半導体の中間層を、量子ドットに閉じ込められた電子の波動関数がマトリクス半導体に十分しみ出す程度の薄い厚さで、マトリクス半導体と量子ドットとの間に設けた量子ドット構造体を考案した。
驚くことに、この構造を有する量子ドット構造体であれば、所望の量子ドットのサイズと密度を得ることができ、しかも、量子ドット半導体とマトリクス半導体間のＶ族原子の置換と、III族元素のミキシングの制御も可能という優れた成果を得ることができた。
【００１６】
すなわち、本発明の量子ドット構造体は、III−Ｖ族元素からなる第一の化合物半導体層中に、第一の化合物半導体とは異なるＶ族元素を含有したIII−Ｖ族元素からなる第二の化合物半導体を量子ドットとして有するものであって、第一の化合物半導体層と第二の化合物半導体の間に、第二の化合物半導体と同一のＶ族元素を含有し、かつ第二の化合物半導体よりも大きい禁制帯幅を有する第三の化合物半導体層を設けたことを特徴とする。
【００１７】
本発明の量子ドット構造体の好ましい態様としては、第二の化合物半導体の全表面が、第三の化合物半導体層で覆われている態様；第三の化合物半導体が、第二の化合物半導体よりも第一の化合物半導体に近い格子定数を有する態様；第一の化合物半導体がＧaＡsに格子整合可能なＧaＩnＰ、ＡlＩnＰ又はＡlＧaＩnＰであり、第二の化合物半導体がＩnＡｓ又はＧaＩnＡｓであり、第三の半導体がＧaＡs、ＧaＩnＡｓ、ＡlＧaＩnＡs又はＡlＧaＡsである態様；第一の化合物半導体層の厚さが１原子層以上である態様；第三の化合物半導体層の厚さが１原子層〜１０ｎｍである態様；上記のいずれかの量子ドット構造体を少なくとも１回以上積層した態様が挙げられる。
【００１８】
また、本発明の半導体デバイス装置は、上記量子ドット構造体を活性層として有し、かつ第一の化合物半導体より禁制帯幅が広く、屈折率が小さい第四の化合物半導体層をクラッド層としたダブルヘテロ構造を有することを特徴とする。
【００１９】
本発明の半導体デバイス装置の好ましい態様としては、上記量子ドット構造体を活性層及び光ガイド層として有する態様；半導体デバイス装置が半導体発光素子である態様；該半導体発光素子が半導体レーザーである態様が挙げられる。
【００２０】
【発明の実施の形態】
以下に本発明の量子ドット構造体について詳細に説明する。
本発明の量子ドット構造体は、Ｖ族元素を含有する第一の化合物半導体層中に、量子ドットとしてＶ族元素を含有する第二の化合物半導体を有するIII−Ｖ族化合物半導体であって、第一の化合物半導体層と第二の化合物半導体の間に、第二の化合物半導体と同一のＶ族元素を含有し、かつ第二の化合物半導体と比較して同等ないしは大きい禁制帯幅を有する第三の化合物半導体層を設けたことを特徴とする。
【００２１】
本発明の量子ドット構造体には、第一の化合物半導体層と第二の化合物半導体の間に第三の化合物半導体層が存在する構造部分が存在していることが必要とされる。これは、第一の化合物半導体層と第二の化合物半導体の間に必ず第三の化合物半導体層が存在していなければならないことを意味するものではない。すなわち、第一の化合物半導体中に量子ドットとして存在する第二の化合物半導体の一部だけが第三の化合物半導体と接するように構成されているものも本発明の範囲に包含される。ただし、本発明のもっとも好ましい態様は、第二の化合物半導体の全表面が第三の化合物半導体と接するように構成されている態様である。
【００２２】
本発明の量子ドット構造体を図１に示す態様を参照しながら具体的に説明する。なお、本明細書に添付する図面は、本発明の構造を把握しやすくするために、敢えて寸法を変えている部分があるが、実際の寸法は本明細書に記載されているとおりである。
【００２３】
図１は、ＧaＩnＰマトリクス中にＩnＡs量子ドット構造を形成した量子ドット構造体を含む、ダブルへテロ構造を有する半導体デバイス装置の正面図である。
図１には、基板１１の上に、バッファー層１２、第１導電型クラッド層１３、マトリクス層１４、中間層１５、量子ドット１６、中間層１７、マトリクス層１８からなる活性層２１、第２導電型クラッド層１９、キャップ層２０を順に積層した半導体デバイス装置が示されている。ここで、マトリクス層１４、中間層１５、量子ドット１６、中間層１７及びマトリクス層１８は本発明の量子ドット構造体を構成するものであり、図１の半導体デバイス装置において活性層２１として機能する。
なお、本発明の半導体デバイス装置は、これらの層のほかに、例えばレーザダイオードやトランジスタなどに通常形成される層を適宜有していてもよい。
【００２４】
図１において基板１１は、その上にダブルへテロ構造の結晶を成長することが可能なものであれば、その導電性や材料については特に限定されない。好ましいものは、導電性がある基板である。具体的には、基板上への結晶薄膜成長に適したＧaＡs、ＩnＰ、ＧaＰ、ＺnＳe、ＺnＯ、Ｓi、Ａl2Ｏ3等の結晶基板、特に閃亜鉛鉱型構造を有する結晶基板を用いるのが好ましい。その場合、基板結晶成長面は低次な面、又はそれと結晶学的に等価な面が好ましく、（１００）面が最も好ましい。
なお、本明細書において（１００）面という場合、必ずしも厳密に（１００）シャストの面である必要はなく、最大３０°程度のオフアングルを有する場合まで包含する。オフアングルの大きさの上限は３０°以下が好ましく、１６°以下がより好ましい。下限は０．５°以上が好ましく、２°以上がより好ましく、６°以上がさらに好ましく、１０°以上が最も好ましい。
【００２５】
また、基板１１は六方晶型の基板でもよく、例えばＡl2Ｏ3、６Ｈ−ＳiＣ等からなる基板を用いることもできる。
【００２６】
基板１１上には、基板の欠陥をエピタキシャル成長層に持ち込まないために厚さ０．２〜２μｍ程度のバッファ層１２を形成しておくことが好ましい。
バッファー層１２は、基板上に形成しようとしている化合物半導体層が良質な薄膜として形成され得るものであれば特に限定はないが、一般には基板とその上に形成される化合物半導体層（第１導電型クラッド層）のいずれにも格子整合のよい材料が選択される。バッファー層としては、例えば、ＧaＡs、ＡlＧaＡs／ＧaＡs超格子などが挙げられる。
【００２７】
図１の態様においては、基板１１上にマトリクス層１４，１８、中間層１５，１７及び量子ドット１６からなる量子ドット構造体を活性層２１として形成している。活性層２１の上下には、活性層２１より屈折率の小さい層を含んでおり、そのうち基板側の層は第１導電型クラッド層、他方のエピタキシャル側の層は第２導電型クラッド層として機能する。これらの屈折率の大小関係は、各層の材料組成を当業者に公知の方法にしたがって適宜選択することにより調節することができる。例えば、ＡlxＧa1-xＡs、（ＡlxＧa1-x)0.5Ｉn0.5Ｐ、ＡlxＧa1-xＮなどのＡl組成を変化させることによって屈折率を調節することができる。
【００２８】
第１導電型クラッド層１３は、活性層２１、特にマトリクス層１４よりも屈折率が小さく、かつ禁制帯幅の大きい材料で形成される。また、第１導電型クラッド層１３の屈折率は、後述する第２導電型クラッド層１９の屈折率よりも大きいことが好ましい。さらに、第１導電型クラッド層１３は、後述する第２導電型クラッド層１９と共に、本発明の第四の化合物半導体層として機能し得るものである。
第１導電型クラッド層１３の材料としては、例えば、第１導電型のＧaＩnＰ、ＡlＧaＩnＰ、ＡlＩnＰ、ＡlＧaＡs、ＡlＧaＡsＰ、ＡlＧaＩnＡs、ＧaＩnＡsＰ、ＧaＮ、ＡlＧaＮ、ＡlＧaＩnＮ、ＢeＭgＺnＳe、ＭgＺnＳＳe、ＣdＺnＳeＴe等の一般的なIII−Ｖ族、II−VI族半導体を用いることができる。第１導電型クラッド層１３のキャリア濃度は、下限は１×１０17ｃｍ-3以上が好ましく、３×１０17ｃｍ-3以上がより好ましく、５×１０17ｃｍ-3以上が最も好ましい。上限は２×１０20ｃｍ-3以下が好ましく、５×１０19ｃｍ-3以下がより好ましく、３×１０19ｃｍ-3以下が最も好ましい。
なお、キャリア濃度は容量−電圧法（ＣＶ法）で測定することができ、以下の各層におけるキャリア濃度についても同様である。
【００２９】
第１導電型クラッド層１３は、単層からなるものであるときは、好ましくは０．５〜４μｍ、より好ましくは１〜３μｍ程度の厚みを有する。
【００３０】
第１導電型クラッド層１３は複数層からなるものであってもよく、具体的には活性層側にはＧaＩnＰ、ＡlＧaＩnＰ又はＡlＩnＰからなるクラッド層と、その層よりも基板側に第１導電型のＡlＧaＡs又はＡlＧaＡsＰからなるクラッド層が形成されている態様を例示することができる。このとき、活性層側の層の厚さは薄くすることが好ましく、厚さの下限としては０．０１μｍ以上が好ましく、０．０５μｍ以上がより好ましい。上限としては、０．５μｍ以下が好ましく、０．３μｍ以下がより好ましい。また、基板側の層のキャリア濃度は、下限２×１０17ｃｍ-3以上が好ましく、５×１０17ｃｍ-3以上がより好ましい。上限は３×１０18ｃｍ-3以下が好ましく、２×１０18ｃｍ-3以下がより好ましい。
【００３１】
図１の態様における活性層２１は、マトリクス層１４，中間層１５、量子ドット１６、中間層１７及びマトリクス層１８から構成される。
マトリクス層１４，１８は、本発明の第一の化合物半導体層として機能するものであり、III−Ｖ族の化合物半導体である。マトリクス層１４，１８の種類は、III−Ｖ族の化合物半導体であれば、特に限定はない。マトリクス層を構成する化合物半導体としては、例えば、ＧaＰ、ＧaＡsＰ、ＧaＮ、ＡlＳbが挙げられる。好ましくはＧaＡsに格子整合することができるＧaＩnＰ、ＡlＩnＰ又はＡlＧaＩnＰであり、より好ましくはＧaＩnＰである。
マトリクス層１４，１８の厚さについては、特に限定されないが、半導体層として機能するためには、少なくとも１原子層以上の厚さを有する。マトリクス層の厚さは、
好ましくは１〜２００ｎｍであり、より好ましくは２〜１００ｎｍである。
【００３２】
中間層１５，１７は、本発明の第三の化合物半導体層として機能するものであり、マトリクス層と同様に、III−Ｖ族の化合物半導体からなる。中間層は、マトリクス層中に形成される量子ドットとの間におけるＶ族原子の置換を阻止すると共に、量子ドット形成後のIII族元素のミキシングを抑止する機能を有する。このため、中間層をマトリクス層と量子ドットとの間に少なくとも１層有することが必要となる。またマトリクス層と量子ドットがまったく接しないように中間層を形成すれば、ミキシングをより効果的に抑止することができるため、さらに好ましいものとなる。
図１の態様では中間層を２層有する量子ドット構造体の実施例が示されている。中間層１５，１７は、量子ドット１６の上側及び下側であり、マトリクス層１４，１８の間に層として形成される。
【００３３】
中間層１５，１７は量子ドット１６と同一のＶ族元素を含有する。中間層１５，１７と量子ドット１６とが異なるＶ族元素を含有する場合には、エピタキシャル成長過程において、中間層と量子ドットのＶ族原子の相互置換が起こり、量子ドットのサイズ及び密度の制御が困難となる。そこで、中間層１５，１７のＶ族元素を量子ドット１６のＶ族元素と同一にすれば、中間層と量子ドット間におけるＶ族原子の置換は起こらず、量子ドット１６の大きさと密度を容易に制御することができるようになるため、好ましい。したがって、中間層１５，１７としては、例えば、量子ドットが第Ｖ族元素としてＡsを含む場合には、ＧaＡs、ＧａＩｎＡｓ、ＡlＧaＡs、ＡlＧaＩnＡsなどが挙げられる。量子ドット１６がＩnＡｓ又はＧaＩnＡｓである場合には、ＧaＡs、ＧaＩnＡｓ又はＡlＧaＡsが好ましい。
【００３４】
また、中間層１５，１７は、量子ドット１６と比較して同等ないしは大きい禁制帯幅を有する。中間層の禁制帯幅が量子ドット１６と比較して狭い禁制帯幅であると、キャリアが量子ドットから中間層へ漏出する。そして、この漏出したキャリアは、中間層に局在するため量子ドット内で再結合し、発光する割合が小さくなる。
【００３５】
中間層１５，１７の格子定数については、マトリクス層１４，１８上に所望の中間層を形成しうるものであれば、特に限定はない。中間層１５，１７の結晶成長における格子不整合性を小さくするためには、中間層１５，１７は、量子ドット１６の格子定数よりもマトリクス層１４，１８の格子定数に近い格子定数を有することが好ましい。
【００３６】
中間層１５，１７の厚さについては、量子ドット１６に閉じ込められた電子の波動関数がマトリクス層１４，１８に十分しみ出す程度の厚さであれば特に制限はない。中間層の厚さが1原子層より薄くなると、Ｖ族原子の置換及びミキシングの制御が不十分となる。一方、１０ｎｍより厚くなると、量子ドット１６に閉じ込められた電子のしみ出しが不十分となる。そこで、中間層の厚さとしては、１原子層〜１０ｎｍの範囲であることが好ましい。
【００３７】
量子ドット１６は、本発明の第二の化合物半導体として機能するものであり、Ｓ−Ｋモード成長させて形成することが好ましい。すなわち、量子ドット１６は、中間層１５の上で２次元平面を形成した後にその上に三次元的な島状の構造を自己形成させることが好ましい。Ｓ−Ｋモード成長により量子ドット１６を形成するとき、量子ドット１６は、中間層１５とは異なる格子定数を有する。
【００３８】
量子ドット１６の材質は、量子ドットの周囲に形成する化合物半導体との関係において選択することができる。例えば、中間層１５がＧaＡs、ＧａＩｎＡｓ又はＡlＧaＡsである場合には、量子ドット１６としてＩnＡｓ又はＧａＩｎＡｓを選択することができる。
【００３９】
図１における活性層２１は１回積層させたものであるが、本発明では活性層２１を少なくとも１回積層させたものであれば、２回以上繰り返して積層したものであってもよい。活性層２１の積層回数を増やせば、活性層としての機能が増加し、その分だけ発光波長の狭線幅化や利得の増加を期待することができる。好ましくは活性層２１を３回積層させたものであり、５回以上積層すればさらに好ましいものとなる。
【００４０】
活性層２１の上には、第２導電型クラッド層１９が形成される。第２導電型クラッド層１９は、活性層２１、特にマトリクス層１８よりも屈折率が小さく、かつ禁制帯幅が大きい材料で形成される。例えば、第２導電型のＡlＧaＩnＰ、ＡlＩnＰ、ＡlＧaＡs、ＡlＧaＡsＰ、ＡlＧaＩnＡs、ＧaＩnＡsＰ、ＡlＧaＩnＮ、ＢeＭgＺnＳe、ＭgＺnＳＳe、ＣdＺnＳeＴe等の一般的なIII−Ｖ族、II−VI族半導体を用いることができる。第２導電型クラッド層がＡlを含むIII−Ｖ族化合物半導体で構成されている場合は、その成長可能な実質的全面をＧaＡs、ＧaＡsＰ、ＧaＩnＡs、ＧaＩnＰ、ＧaＩnＮ等のＡlを含まないIII−Ｖ族化合物半導体で覆えば表面酸化を防止することができるため好ましい。
【００４１】
第２導電型クラッド層１９のキャリア濃度は、下限は２×１０17ｃｍ-3以上が好ましく、５×１０17ｃｍ-3以上がより好ましく、７×１０17ｃｍ-3以上が最も好ましい。上限は５×１０18ｃｍ-3以下が好ましく、３×１０18ｃｍ-3以下がより好ましく、２×１０18ｃｍ-3以下が最も好ましい。厚さの下限としては０．０１μｍ以上が好ましく、０．０５μｍ以上がより好ましく、０．０７μｍ以上が最も好ましい。上限としては、０．５μｍ以下が好ましく、０．３μｍ以下がより好ましく、０．２μｍ以下が最も好ましい。
【００４２】
第２導電型クラッド層１９の上にキャップ層２０を形成する。キャップ層２０は、電極を形成する場合に接触抵抗を低くするために形成するものであり、第二導電型クラッド層１９と同一の導電型を有するものが好ましい。
このとき、キャップ層２０の材料は、通常はクラッド層よりバンドギャップが小さい材料の中から選択し、金属電極とのオーミック性を取るため低抵抗で適当なキャリア密度を有するのが好ましい。キャリア密度の下限は、１×１０18ｃｍ-3以上が好ましく、３×１０18ｃｍ-3以上がより好ましく、５×１０18ｃｍ-3以上が最も好ましい。上限は、２×１０20ｃｍ-3以下が好ましく、５×１０19ｃｍ-3以下がより好ましく、３×１０19ｃｍ-3以下が最も好ましい。キャップ層の厚みは、０．１〜１０μｍが好ましく、１〜８μｍがより好ましく、２〜６μｍがもっとも好ましい。
【００４３】
本発明の半導体デバイス装置は、図１には示されていないが、さらに活性層２１とクラッド層の間に光ガイド層を有するものであってもよい。光ガイド層の材料は、マトリクス１４，１８よりも禁制帯幅が大きく、屈折率が小さいものであり、かつ光を活性層２１へ収束できるものであれば特に限定されない。
例えば、(ＡlxＧa1-x)0.51Ｉn0.49Ｐを組成の材料として挙げることができる。
光ガイド層の厚みは、下限は２ｎｍ以上が好ましく、４ｎｍ以上がより好ましく、６ｎｍ以上がさらに好ましい。上限は、２００ｎｍ以下が好ましく、１００ｎｍ以下がより好ましく、５０ｎｍ以下がさらに好ましい。
【００４４】
本発明を半導体レーザとして利用する場合には、例えば、情報処理用光源（通常ＡlＧaＡs系（波長７８０ｎｍ近傍）、ＡlＧaＩnＰ系（波長６００ｎｍ帯）、通信用信号光源（通常ＧaＩnＡsＰあるいはＧaＩnＡsを活性層とする１．３μｍ帯）レーザなどの通信用半導体レーザ装置など多用な装置として利用することもできる。
【００４５】
本発明の量子ドット構造体及び半導体デバイス装置を製造する方法は特に制限されない。いかなる方法により製造されたものであっても、上記請求項１の要件を満たすものであれば本発明の範囲に含まれる。
【００４６】
本発明における化合物半導体の結晶の成長方法は、量子ドットを形成することができれば特に限定されるものではない。例えば、有機金属気相成長法（ＭＯＣＶＤ法）、分子線エピタキシ法（ＭＢＥ法）などを適宜選択して用いることができる。
また、本発明の半導体デバイス装置を製造する際には、従来から用いられている方法を適宜選択して使用することができる。
【００４７】
本発明の半導体デバイス装置の製造方法としては、まず基板１１上にバッファー層１２を形成した後、第１導電型クラッド層１３を形成し、次いで、活性層２１をマトリクス層１４、中間層１５、量子ドット１６、中間層１７及びマトリクス層１８の順に形成し、さらに、第２導電型クラッド層１９及びキャップ層２０を形成する工程を例示することができる。この製造方法の詳細やその他の製造方法については、以下の実施例や関連技術文献から理解することができる。
【００４８】
【実施例】
以下に具体例を挙げて、本発明をさらに詳細に説明する。以下の実施例に示す材料、試薬、割合、操作等は、本発明の精神から逸脱しない限り適宜変更することができる。したがって、本発明の範囲は以下に示す具体例に制限されるものではない。
【００４９】
（実施例１）
本実施例において、図２に示す順に各層を形成して半導体デバイス装置を製造した。なお、図２(ａ)〜（ｅ）には、構造を把握しやすくするために敢えて寸法を変えている部分があるが、実際の寸法は以下の文中に記載されるとおりである。
【００５０】
原料としIII族元素については金属Ｇa、Ｉn及びＡlを、またＶ族元素については固体Ａs及びＰをそれぞれ用いた。この際、バルブドクラッカーセルによりフラックスを制御して行った。各層及び量子ドットのエピタキシャル成長は、分子線エピタキシ法（ＭＢＥ法）で行った。
ＭＢＥ装置内において、表面が（００１）面である厚さ３５０μｍのｎ型ＧaＡs（ｎ＝１×１０18ｃｍ-3）基板１０１の表面の酸化膜を除去し６５０℃でサーマルクリーニングを行った後、基板温度５８０℃で厚さ１００ｎｍ程度のｎ型ＧaＡs（Ｓiドープ）バッファー層１０２を形成し、その上にＧaＡs基板１０１に格子整合する厚さ５００ｎｍのｎ型ＡlＩnＰ（Ｓiドープ：ｎ＝１×１０18ｃｍ-3）クラッド層１０３を、成長速度１．５μｍ／ｈ、基板温度５００℃で形成し、さらに厚さ５０ｎｍのＧaＩnＰ（ノンドープ）マトリクス層１０４を成長速度１．５μｍ／ｈ、基板温度５００℃で形成した（図２(ａ））。
【００５１】
次にＧaＡs（ノンドープ）中間層１０５を成長速度０．５μｍ／ｈ、基板温度５００℃で６原子層の厚さに成長させた（図２(ｂ））。次にＩnＡs（ノンドープ）を成長速度０．１原子層／ｓ、基板温度５００℃で０．５〜２．５原子層分を供給し、量子ドット１０６を形成した（図２(ｃ))。さらにその上にＧaＡs（ノンドープ）中間層１０７を成長速度０．５μｍ／ｈ、基板温度５００℃で１０原子層成長させＩnＡs（ノンドープ）量子ドットを覆った（図２(ｄ)）。次いで、厚さ５０ｎｍのＧaＩnＰ（ノンドープ）マトリクス層１０８を成長速度１．５μｍ／ｈ、基板温度５００℃で形成し、さらにその上に厚さ１００ｎｍのｐ型ＡlＩnＰ（ Ｂeドープ：ｎ＝１×１０18ｃｍ-3）クラッド層１０９を成長速度１．５μｍ／ｈ、基板温度５００℃で形成し、最後に厚さ５ｎｍのｐ型ＧaＡs（Ｂeドープ：ｎ＝５×１０18ｃｍ-3）キャップ層１１０を形成した（図２(ｅ))。
なお、ＧaＡs基板１０１の表面温度は、ＧaＡs酸化膜が蒸発する温度で校正されたパイロメーターで測定した。また、成長速度はＲＨＥＥＤ（反射高エネルギー電子回折）振動により測定した。
【００５２】
（比較例１）
比較のために、ＩnＡs量子ドット１０６とＧaＩnＰマトリクス層１０４，１０８の間に一切ＧaＡs中間層１０５，１０７を形成しないものを作製した（図３）。
【００５３】
（実施例２）
図４は、図２(ｃ)の構造を原子間力顕微鏡でＡＦＭ像として観察したものである。図４の（ａ）及び（ｂ）は、ＩnＡsの供給量がそれぞれ ０．７原子層及び１原子層のときに形成されたＩnＡs量子ドットの大きさを示している。図４から分かるように、ＩnＡsの供給量を０．７原子層から１原子層に増加すると、ＩnＡsの増加量に従ってＩnＡs量子ドット１０６のサイズと密度が増大していることが観察された。
この結果よりＩnＡsの供給量に応じて量子ドットのサイズと密度を制御することができた。
【００５４】
（比較例２）
図５は、比較例として図３に示すようにＩnＡs量子ドット１０６の下側の中間層１０５を形成していない構造を示したものである。ＩnＡsの供給量は０．１５原子層（図５(ａ)）から０．５５原子層（図５(ｂ))に増加させた。図５における（ａ）及び（ｂ）のＡＦＭ像から分かるように、ＩnＡsの供給量を変えても量子ドットのサイズと密度はほとんど変化しなかった。
この結果から、ＧaＩｎＰとＩnＡsの間で原子のミキシングが起こっていると考えられ、量子ドットの下面に中間層を形成しない場合には、ＩnＡsの供給量によって量子ドットのサイズを制御できないことが分かった。
【００５５】
実施例２及び比較例２の結果から、ＩnＡs量子ドット１０６と量子ドット１０６の下側のＧaＩnＰマトリクス層１０４の間にＧaＡs中間層１０５を形成することにより、ＩnＡsの供給量に応じてＩnＡs量子ドットの大きさを制御できることが確認された。
【００５６】
（実施例３）
図６は、１．７原子層分のＩnＡs量子ドット構造を含む本発明の半導体発光素子と、従来の量子ドット構造体を含む半導体発光素子との室温におけるフォトルミネッセンス（ＰＬ）のスペクトルを比較したものである。
図２(ｅ)の構造を含む半導体発光素子からのフォトルミネッセンス（ｂ）は、ピークを１０００ｎｍ近傍にもち、組成が制御されたＩnＡs量子ドットの形成を確認することができた。
これに対して、ＩnＡs量子ドットの上側にＧaＡs中間層を形成せずにＧaＩnＰマトリクス層を形成した構造（図３）からのフォトルミネッセンス（ａ）は、ピークが図２(ｅ)の構造に比べて短波長側にシフトし、また強度も著しく弱く、半値幅も著しく増大している。
これはＩnＡs量子ドットと特に上側のＧaＩnＰマトリクス層との間で原子のミキシングが激しく起こったため、量子ドットの組成が変化し禁制帯幅がＩnＡsの禁制帯幅よりも広くなったためであると考えられる。
このようにＩnＡs量子ドットとＧaＩnＰマトリクス層の間にＧaＡs中間層を形成することにより、ＩnＡs量子ドットとＧaＩnＰマトリクス層の間の原子のミキシングが抑止され、量子ドットの組成制御性の向上が図られた。
【００５７】
【発明の効果】
本発明の量子ドット構造体は、マトリクス層と量子ドットとの間に中間層が形成されるため、量子ドット構造体の形成中に起こり得る量子ドットとマトリクス層間のＶ族原子の置換を抑制することができる。このため、量子ドットの組成制御性が向上し、量子ドットのサイズ及び密度の制御性の向上が図られ、所望の量子ドットを提供することが可能となる。
また、本発明の量子ドット構造体であれば、量子ドット形成後の量子ドットとマトリクス層間のIII族原子のミキシングを制御できる。このため、形成後の量子ドット構造体の安定性の向上を図ることができ、本発明を半導体デバイス装置として利用する場合には、しきい値電流密度が低く、波長安定性に優れ温度特性が大幅に改善された半導体レーザを得ることができるため、光通信システムの信号用光源などへの応用にも適する。
【図面の簡単な説明】
【図１】 本発明の半導体デバイス装置の具体的態様を示す図である。
【図２】 実施例における本発明の半導体デバイス装置の製造工程を示す概略説明図である。
【図３】 中間層を形成していない従来の量子ドット構造体を有する半導体デバイス装置の概略断面図である。
【図４】 実施例における本発明の量子ドット構造体をＡＦＭ顕微鏡で観察したＡＦＭ像を示す説明図である。
【図５】 従来の量子ドット構造体をＡＦＭ顕微鏡で観察したＡＦＭ像を示す説明図である。
【図６】 実施例における本発明の量子ドット構造体及び従来の量子ドット構造体からのフォトルミネッセンスを比較した説明図である。
【符号の説明】
１１ 基板
１２ バッファー層
１３ 第１導電型クラッド層
１４ マトリクス層
１５ 中間層
１６ 量子ドット
１７ 中間層
１８ マトリクス層
１９ 第２導電型クラッド層
２０ キャップ層
２１ 活性層
１０１ ＧaＡs基板
１０２ ＧaＡsバッファー層
１０３ ＡlＩnＰクラッド層
１０４ ＧaＩnＰマトリクス層
１０５ ＧaＡｓ中間層
１０６ ＩnＡs量子ドット
１０７ ＧaＡs中間層
１０８ ＧaＩnＰマトリクス層
１０９ ＡlＩnＰクラッド層
１１０ ＧａＡｓキャップ層
Claims (13)
- III−Ｖ族元素からなる第一の化合物半導体層中に、第一の化合物半導体とは異なるＶ族元素を含有したIII−Ｖ族元素からなる第二の化合物半導体を量子ドットとして有する量子ドット構造体であって、
第一の化合物半導体層と第二の化合物半導体の間に、第二の化合物半導体と同一のＶ族元素を含有し、かつ第二の化合物半導体と比較して同等ないしは大きい禁制帯幅を有する第三の化合物半導体層を設けたことを特徴とする量子ドット構造体。 - 前記第二の化合物半導体の全表面が、前記第三の化合物半導体層で覆われていることを特徴とする請求項１に記載の量子ドット構造体。
- 前記第三の化合物半導体が、前記第二の化合物半導体よりも前記第一の化合物半導体に近い格子定数を有することを特徴とする請求項１又は２に記載の量子ドット構造体。
- III −Ｖ族元素からなる第一の化合物半導体層中に、 III −Ｖ族元素からなる第二の化合物半導体を量子ドットとして有する量子ドット構造体であって、
第一の化合物半導体層と第二の化合物半導体の間に、第二の化合物半導体と同一のＶ族元素を含有し、かつ第二の化合物半導体と比較して同等ないしは大きい禁制帯幅を有する第三の化合物半導体層を設けてあり、
前記第二の化合物半導体の全表面が、前記第三の化合物半導体層で覆われていることを特徴とする量子ドット構造体。 - III −Ｖ族元素からなる第一の化合物半導体層中に、 III −Ｖ族元素からなる第二の化合物半導体を量子ドットとして有する量子ドット構造体であって、
第一の化合物半導体層と第二の化合物半導体の間に、第二の化合物半導体と同一のＶ族元素を含有し、かつ第二の化合物半導体と比較して同等ないしは大きい禁制帯幅を有する第三の化合物半導体層を設けてあり、
前記第三の化合物半導体が、前記第二の化合物半導体よりも前記第一の化合物半導体に近い格子定数を有することを特徴とする量子ドット構造体。 - 前記第一の化合物半導体がＧaＩnＰ、ＡlＩnＰ又はＡlＧaＩnＰであり、第二の化合物半導体がＩnＡｓ又はＧａＩｎＡｓであり、第三の半導体がＧaＡs、ＧaＩnＡｓ、ＡlＧaＩnＡs又はＡlＧaＡsであることを特徴とする請求項１〜５のいずれかに記載の量子ドット構造体。
- 前記第一の化合物半導体層の厚さが１原子層以上であることを特徴とする請求項１〜６のいずれかに記載の量子ドット構造体。
- 前記第三の化合物半導体層の厚さが１原子層〜１０ｎｍであることを特徴とする請求項１〜７のいずれかに記載の量子ドット構造体。
- 請求項１〜８のいずれかの量子ドット構造体を少なくとも１回以上積層した構造を有することを特徴とする量子ドット構造体。
- 請求項１〜９のいずれかに記載の量子ドット構造体を活性層として有し、かつ前記第一の化合物半導体層よりも禁制帯幅が大きく、屈折率が小さい第四の化合物半導体層をクラッド層としたダブルヘテロ構造を有する半導体デバイス装置。
- 請求項１〜９のいずれかに記載の量子ドット構造体をさらに光ガイド層として有することを特徴とする請求項１０に記載の半導体デバイス装置。
- 前記半導体デバイス装置が半導体発光素子であることを特徴とする請求項１０又は１１に記載の半導体デバイス装置。
- 前記半導体発光素子が半導体レーザであることを特徴とする請求項１２に記載の半導体デバイス装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000273465A JP3768790B2 (ja) | 2000-09-08 | 2000-09-08 | 量子ドット構造体及びそれを有する半導体デバイス装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000273465A JP3768790B2 (ja) | 2000-09-08 | 2000-09-08 | 量子ドット構造体及びそれを有する半導体デバイス装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002084042A JP2002084042A (ja) | 2002-03-22 |
| JP3768790B2 true JP3768790B2 (ja) | 2006-04-19 |
Family
ID=18759403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000273465A Expired - Fee Related JP3768790B2 (ja) | 2000-09-08 | 2000-09-08 | 量子ドット構造体及びそれを有する半導体デバイス装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3768790B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4583726B2 (ja) * | 2003-05-23 | 2010-11-17 | 富士通株式会社 | 量子半導体装置およびその作製方法 |
| JP4812656B2 (ja) * | 2007-02-22 | 2011-11-09 | 富士通株式会社 | 量子ドット型光検知器及びその製造方法 |
| JP5397929B2 (ja) * | 2008-01-22 | 2014-01-22 | 独立行政法人情報通信研究機構 | 半導体光デバイス及び光通信用半導体デバイス、並びにその製造方法 |
| JP2009231601A (ja) * | 2008-03-24 | 2009-10-08 | Pioneer Electronic Corp | 量子ドットの形成方法 |
| JP5504468B2 (ja) * | 2009-02-26 | 2014-05-28 | 独立行政法人情報通信研究機構 | 半導体量子ドット及び同形成方法 |
| JP2010219476A (ja) * | 2009-03-19 | 2010-09-30 | Fujitsu Ltd | 発光装置 |
| JP5594081B2 (ja) * | 2010-11-18 | 2014-09-24 | 日本電気株式会社 | 受光素子及び検出器並びに受光素子の製造方法 |
| CN116259691B (zh) * | 2023-05-15 | 2023-08-29 | 中国科学技术大学 | 应用于固态量子器件的钝化方法、钝化系统 |
-
2000
- 2000-09-08 JP JP2000273465A patent/JP3768790B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002084042A (ja) | 2002-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7402838B2 (en) | Nitride semiconductor device | |
| US7101444B2 (en) | Defect-free semiconductor templates for epitaxial growth | |
| EP1514313B1 (en) | Group iii nitride light emitting diode with undoped cladding layer and multiple quantum well | |
| US6072189A (en) | III-nitride optoelectronic semiconductor device containing Lattice mismatched III-nitride semiconductor materials | |
| JPH06326407A (ja) | 半導体レーザ | |
| JPH0821748B2 (ja) | 半導体レ−ザ装置 | |
| JP2011501398A (ja) | 半導体層構造 | |
| US6462354B1 (en) | Semiconductor device and semiconductor light emitting device | |
| US9401404B2 (en) | Semiconductor device and fabrication method | |
| JP2006303147A (ja) | 光半導体素子 | |
| JP3768790B2 (ja) | 量子ドット構造体及びそれを有する半導体デバイス装置 | |
| JP2007251092A (ja) | 半導体レーザ | |
| EP0952645A2 (en) | Semiconductor laser device | |
| US6695913B1 (en) | III-Nitride optoelectronic semiconductor device containing lattice mismatched III-Nitride semiconductor materials | |
| JP4086465B2 (ja) | 量子ドット構造体及びその形成方法、並びに該量子ドット構造体を有する半導体デバイス装置 | |
| US10121935B2 (en) | Three-dimensional semiconductor nanoheterostructure and method of making same | |
| JPH0541560A (ja) | 半導体レーザ素子 | |
| JP2005136267A (ja) | 半導体量子ドット素子 | |
| JP3903182B2 (ja) | 低格子不整合系における量子ドットの形成方法および量子ドット半導体素子 | |
| JP2980175B2 (ja) | 量子ドット構造の製造方法及びそれを用いた半導体発光素子の製造方法 | |
| JP2001291932A (ja) | 半導体装置及び半導体レーザ装置 | |
| JP2000216101A (ja) | 化合物半導体混晶の結晶成長方法および化合物半導体装置 | |
| JP3279308B2 (ja) | 窒化物半導体発光素子 | |
| JPH10290049A (ja) | 半導体レーザ素子 | |
| JP2833604B2 (ja) | 半導体積層構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051012 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060118 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060202 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |