JP2002084042A - 量子ドット構造体及びそれを有する半導体デバイス装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 量子ドットとマトリクス間のＶ族原子の置換
及びIII族原子のミキシングを制御した量子ドット構造
体を提供すること。 【解決手段】 III−Ｖ族元素からなる第一の化合物半
導体層１８中に、III−Ｖ族元素からなる第二の化合物
半導体を量子ドット１６として有する量子ドット構造体
であって、第一の化合物半導体層と第二の化合物半導体
の間に、第二の化合物半導体と同一のＶ族元素を含有
し、かつ第二の化合物半導体と比較して同等ないしは大
きい禁制帯幅を有する第三の化合物半導体層１７を設け
たことを特徴とする量子ドット構造体。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、量子ドットレーザ
ーなどの光デバイスや量子ドットメモリなどの電子デバ
イスを実現するのに好適な量子ドット構造体、及びそれ
を用いた半導体デバイス装置に関する。

【０００２】

【従来の技術】現在、量子ドットの作製で最も多く用い
られている技術は、格子不整合系材料で生じるＳ−Ｋ
（Stranski-Krastanov）モード成長と呼ばれる結晶成長
現象を利用したＳ−Ｋモード成長法である。このＳ−Ｋ
モード成長法は、一定の格子定数をもつ第一の半導体層
上に第一の半導体とは大きく異なる格子定数をもつ第二
の半導体を成長させるものであり、第二の半導体は、そ
の成長の初期段階においては、第一の半導体上に擬似格
子整合的に層状に二次元成長を行うが、格子不整合によ
る歪エネルギーが蓄積していくため、成長がある層厚に
達すると、歪エネルギーを緩和し、ナノメータースケー
ルの三次元な島状の構造を形成するようになる。このよ
うにして形成された三次元な島上にさらに第一の半導体
を成長させ、該三次元島を埋め込むことによって量子ド
ット構造体が形成される。

【０００３】量子ドット構造体の光デバイスや電子デバ
イスへの応用に当たっては、従来の量子井戸構造と同
様、量子ドット構造体を量子閉じ込め構造として機能さ
せる必要がある。このためには、量子ドットがもつ禁制
帯幅と比較して十分大きい禁制帯幅を有する第一の半導
体（以下、「マトリクス」という）層中に第二の半導体
（以下「量子ドット」という）を閉じ込める必要があ
る。例えば、ＩnＡs量子ドット構造体を半導体デバイス
として利用する場合には、上記閉じ込め構造を形成する
ために、ＩnＡsよりも禁制帯幅が大きいＧaＡs層中にＩ
nＡsを閉じ込めることが一般的に行われている。

【０００４】しかしながら、例えばＩnＡsとＧaＡsの組
み合わせのように、Ｖ族元素であるＡsを共通の元素と
して有するIII−Ｖ族化合物半導体のみで量子ドット構
造体を構成する場合には、量子ドットとマトリクス間の
禁制帯幅の差、すなわち電子と正孔に対するポテンシャ
ル障壁の高さを設計する上で制約が生じる。例えば、上
記のＩnＡs量子ドットとＧaＡsマトリクスの組み合わせ
ではポテンシャル障壁の高さが十分ではないため、高温
でキャリアが量子ドット側からマトリクス側へ漏出して
しまう。その結果、活性層における非発光性再結合が増
大して量子ドットの発光効率が著しく低下してしまう。
具体的には、Ｖ族元素を共通とするIII−Ｖ族化合物半
導体からなる量子ドット構造体を活性層として有するレ
ーザダイオードが高温においてレーザ特性が著しく劣化
するといった、デバイス性能の高温での劣化が報告され
ている（例えば、小路 元、応用物理、第67巻、第２号
(1998)p172〜p175）。

【０００５】そこで、上記問題点を解決するために、Ｇ
aＡsマトリクスよりもさらに大きい禁制帯幅を有するＡ
lＧaＡsをマトリクスとして利用したＩnＡs量子ドット
構造体がこれまでに報告されている（小池ら:Jpn.J. Ap
pl. Phys. Vol.38(1999) p L417-L419）。

【０００６】しかしながら、ＡlＧaＡsをマトリクスと
したＩnＡs量子ドット構造体をレーザダイオード等に応
用する場合には、半導体層をエピタキシャル成長させる
必要がある。このエピタキシャル成長法として分子線エ
ピタキシー(ＭＢＥ)法を用いる場合、光学的に良質な結
晶特性を有するＡlＧaＡsマトリクスの成長には700℃以
上の基板温度が必要となる。これに対し、ＩnＡs量子ド
ットの最適な成長温度は520℃付近である。したがっ
て、ＡlＧaＡsとＩnＡsの間には成長に適した共通の基
板温度領域が存在しないため、量子ドット構造の形成が
困難でなるという欠点がある。

【０００７】

【発明が解決しようとする課題】上記基板温度に関する
欠点を解消するために、例えばＭＢＥ法によるエピタキ
シャル成長に適した共通の基板温度領域を有するマトリ
クスとして、Ｖ族原子のＰを含有するＧaＩnＰ、ＡlＧa
ＩnＰなどを選択することもできる。Ｐを含有するマト
リクスを選択すれば、ＩnＡs量子ドットと禁制帯幅の差
を大きくし、かつＧaＡs基板に格子整合させ得る。しか
し、量子ドットとマトリクスのヘテロ界面の組成急唆性
及び平坦性を制御することは難しいため、量子ドットの
サイズ、密度、発光エネルギー等を制御することは難し
くなってしまうという課題がある。

【０００８】量子ドット構造体においては、量子ドット
分子がマトリクス上を移動する現象、すなわちマイグレ
ーションは構造を制御する上で重要なファクターとな
る。マトリクスがＧaＡsである場合には、ＩnＡs分子
は、十分マイグレーションし得るため、Ｉnの供給量を
調節することで量子ドットのサイズや密度の制御が比較
的容易となる。しかるに、ＧaＩnＰやＡlＩnＰをマトリ
クスとして利用する場合には、ＩnＡs分子のマイグレー
ション距離はＧaＡs中に比べて小さくなるため、量子ド
ットが自己形成される臨界膜厚がＧaＡsをマトリクスと
する場合とは異なる。このため、ＧaＩnＰやＡlＩnＰを
マトリクスとして利用する場合には、量子ドットのサイ
ズや密度を制御することが困難になるという問題もあ
る。

【０００９】さらに、ＩnＡs量子ドットは、一旦形成さ
れたとしてもＰ系マトリクス半導体層形成時にＶ族の置
換が生じるため、量子ドットの組成の保存、量子ドット
のサイズや密度の維持が困難であるという問題がある。

【００１０】

【課題を解決するための手段】かくして本発明は、量子
ドット構造体を作製する際の量子ドット半導体とマトリ
クス半導体の相互間における上記諸問題を解決し得る量
子ドット構造体及びこの量子ドット構造体を有する半導
体デバイス装置を提供するものである。

【００１１】本発明者らは、これまで量子ドットのサイ
ズ及び密度の調節が困難であるとされてきたＧaＩnＰや
ＡlＩnＰをマトリクスとして利用する場合であっても、
計画どおりの量子ドットサイズ及び密度を含む量子ドッ
ト構造体を得るために、様々な鋭意検討を重ねて来た。
すなわち、上記課題を解決するため、本発明者らは量子
ドット構造体の量子ドット及びマトリクス間のＶ族原子
の相互置換の制御、さらには量子ドット半導体とマトリ
クス半導体間のIII族元素のミキシングの制御に着目し
て鋭意検討を行って来た。

【００１２】量子ドットのサイズと密度は、格子不整合
度、成長表面におけるマイグレーションの起こりやすさ
などにより決定される。量子ドットのサイズ及び密度の
均一化・最適化は、量子ドットの光デバイスや電子デバ
イスへの応用に不可欠な課題である。そこで、本発明者
らは、設計したとおりの量子ドット密度と大きさを有す
る新規な量子ドット構造体の開発を目的として研究を続
けた。

【００１３】量子ドットの製作に汎用されているＳ−Ｋ
モード成長法では、半導体層のエピタキシャル成長とし
てＭＢＥ法を主として使用する。例えばＧaＩnＰの（１
００）面上に直接ＩnＡs量子ドットをＭＢＥ法を用いて
形成する場合には、ＧaＩnＰの成長からＩnＡs量子ドッ
ト形成に移行する際にＧaＩnＰ表面にＡs分子を照射す
るプロセスが必要となる。また、ＧaＩnＰでＩnＡs量子
ドットを埋め込む際には、ＩnＡs量子ドット表面にＰ分
子を照射するプロセスが必然的に含まれることになる。
しかもＩnＡs量子ドットを成長させる場合、通常、成長
速度を１原子層／秒以下とする必要があるため、それだ
けＧaＩnＰ表面にＡs分子が照射される時間は長くな
る。

【００１４】発明者らは、上記プロセスにおいてＩnＡs
量子ドット中のＡs原子が、照射されたＰ原子と置換さ
れやすくなり、その結果、量子ドットの組成が変化し、
量子ドットのサイズ、密度、発光エネルギー等を制御す
ることが難しくなると考察した。また発明者らは、この
ＡsとＰとのＶ族元素の相互置換が引き金となって、量
子ドット半導体とマトリクス半導体間のミキシングを促
進させ、マトリクス表面及び量子ドットの組成制御や、
量子ドット構造体のサイズや密度の制御が困難になると
考察した。さらに発明者らは、形成されたＩnＡs量子ド
ットの表面が（１００）面以外の高次の面指数からなる
結晶面で構成され、しかも格子歪みを有しているため、
一旦形成されたＩnＡs量子ドットであっても、格子整合
した材料系からなる歪みのない平坦な（１００）表面と
比較して、Ｖ族原子間の相互置換に伴うIII族原子のミ
キシングが促進されやすいことが原因で、マトリクス半
導体層の量子ドットとの界面近傍の組成、量子ドット組
成の制御、及び量子ドットのサイズや密度の制御が困難
になるとも考察した。

【００１５】そこで、本発明者らは、上記の考察の下、
量子ドット及びマトリクス間のＶ族元素の相互置換と、
それに伴うIII族元素のミキシングを制御する手段とし
て、マトリクス半導体と量子ドット半導体の間に第三の
化合物半導体の中間層を形成することを考案した。より
具体的には、本発明者らは量子ドットよりも大きい禁制
帯幅を有し、かつ量子ドットと同一のＶ族元素を含有す
る化合物半導体の中間層を、量子ドットに閉じ込められ
た電子の波動関数がマトリクス半導体に十分しみ出す程
度の薄い厚さで、マトリクス半導体と量子ドットとの間
に設けた量子ドット構造体を考案した。驚くことに、こ
の構造を有する量子ドット構造体であれば、所望の量子
ドットのサイズと密度を得ることができ、しかも、量子
ドット半導体とマトリクス半導体間のＶ族原子の置換
と、III族元素のミキシングの制御も可能という優れた
成果を得ることができた。

【００１６】すなわち、本発明の量子ドット構造体は、
III−Ｖ族元素からなる第一の化合物半導体層中に、III
−Ｖ族元素からなる第二の化合物半導体を量子ドットと
して有するものであって、第一の化合物半導体層と第二
の化合物半導体の間に、第二の化合物半導体と同一のＶ
族元素を含有し、かつ第二の化合物半導体よりも大きい
禁制帯幅を有する第三の化合物半導体層を設けたことを
特徴とする。

【００１７】本発明の量子ドット構造体の好ましい態様
としては、第二の化合物半導体の全表面が、第三の化合
物半導体層で覆われている態様；第三の化合物半導体
が、第二の化合物半導体よりも第一の化合物半導体に近
い格子定数を有する態様；第一の化合物半導体がＧaＡs
に格子整合可能なＧaＩnＰ、ＡlＩnＰ又はＡlＧaＩnＰ
であり、第二の化合物半導体がＩnＡｓ又はＧaＩnＡｓ
であり、第三の半導体がＧaＡs、ＧaＩnＡｓ、ＡlＧaＩ
nＡs又はＡlＧaＡsである態様；第一の化合物半導体層
の厚さが１原子層以上である態様；第三の化合物半導体
層の厚さが１原子層〜１０ｎｍである態様；上記のいず
れかの量子ドット構造体を少なくとも１回以上積層した
態様が挙げられる。

【００１８】また、本発明の半導体デバイス装置は、上
記量子ドット構造体を活性層として有し、かつ第一の化
合物半導体より禁制帯幅が広く、屈折率が小さい第四の
化合物半導体層をクラッド層としたダブルヘテロ構造を
有することを特徴とする。

【００１９】本発明の半導体デバイス装置の好ましい態
様としては、上記量子ドット構造体を活性層及び光ガイ
ド層として有する態様；半導体デバイス装置が半導体発
光素子である態様；該半導体発光素子が半導体レーザー
である態様が挙げられる。

【００２０】

【発明の実施の形態】以下に本発明の量子ドット構造体
について詳細に説明する。本発明の量子ドット構造体
は、Ｖ族元素を含有する第一の化合物半導体層中に、量
子ドットとしてＶ族元素を含有する第二の化合物半導体
を有するIII−Ｖ族化合物半導体であって、第一の化合
物半導体層と第二の化合物半導体の間に、第二の化合物
半導体と同一のＶ族元素を含有し、かつ第二の化合物半
導体と比較して同等ないしは大きい禁制帯幅を有する第
三の化合物半導体層を設けたことを特徴とする。

【００２１】本発明の量子ドット構造体には、第一の化
合物半導体層と第二の化合物半導体の間に第三の化合物
半導体層が存在する構造部分が存在していることが必要
とされる。これは、第一の化合物半導体層と第二の化合
物半導体の間に必ず第三の化合物半導体層が存在してい
なければならないことを意味するものではない。すなわ
ち、第一の化合物半導体中に量子ドットとして存在する
第二の化合物半導体の一部だけが第三の化合物半導体と
接するように構成されているものも本発明の範囲に包含
される。ただし、本発明のもっとも好ましい態様は、第
二の化合物半導体の全表面が第三の化合物半導体と接す
るように構成されている態様である。

【００２２】本発明の量子ドット構造体を図１に示す態
様を参照しながら具体的に説明する。なお、本明細書に
添付する図面は、本発明の構造を把握しやすくするため
に、敢えて寸法を変えている部分があるが、実際の寸法
は本明細書に記載されているとおりである。

【００２３】図１は、ＧaＩnＰマトリクス中にＩnＡs量
子ドット構造を形成した量子ドット構造体を含む、ダブ
ルへテロ構造を有する半導体デバイス装置の正面図であ
る。図１には、基板１１の上に、バッファー層１２、第
１導電型クラッド層１３、マトリクス層１４、中間層１
５、量子ドット１６、中間層１７、マトリクス層１８か
らなる活性層２１、第２導電型クラッド層１９、キャッ
プ層２０を順に積層した半導体デバイス装置が示されて
いる。ここで、マトリクス層１４、中間層１５、量子ド
ット１６、中間層１７及びマトリクス層１８は本発明の
量子ドット構造体を構成するものであり、図１の半導体
デバイス装置において活性層２１として機能する。な
お、本発明の半導体デバイス装置は、これらの層のほか
に、例えばレーザダイオードやトランジスタなどに通常
形成される層を適宜有していてもよい。

【００２４】図１において基板１１は、その上にダブル
へテロ構造の結晶を成長することが可能なものであれ
ば、その導電性や材料については特に限定されない。好
ましいものは、導電性がある基板である。具体的には、
基板上への結晶薄膜成長に適したＧaＡs、ＩnＰ、Ｇa
Ｐ、ＺnＳe、ＺnＯ、Ｓi、Ａl₂Ｏ₃等の結晶基板、特に
閃亜鉛鉱型構造を有する結晶基板を用いるのが好まし
い。その場合、基板結晶成長面は低次な面、又はそれと
結晶学的に等価な面が好ましく、（１００）面が最も好
ましい。なお、本明細書において（１００）面という場
合、必ずしも厳密に（１００）シャストの面である必要
はなく、最大３０°程度のオフアングルを有する場合ま
で包含する。オフアングルの大きさの上限は３０°以下
が好ましく、１６°以下がより好ましい。下限は０．５
°以上が好ましく、２°以上がより好ましく、６°以上
がさらに好ましく、１０°以上が最も好ましい。

【００２５】また、基板１１は六方晶型の基板でもよ
く、例えばＡl₂Ｏ₃、６Ｈ−ＳiＣ等からなる基板を用い
ることもできる。

【００２６】基板１１上には、基板の欠陥をエピタキシ
ャル成長層に持ち込まないために厚さ０．２〜２μｍ程
度のバッファ層１２を形成しておくことが好ましい。バ
ッファー層１２は、基板上に形成しようとしている化合
物半導体層が良質な薄膜として形成され得るものであれ
ば特に限定はないが、一般には基板とその上に形成され
る化合物半導体層（第１導電型クラッド層）のいずれに
も格子整合のよい材料が選択される。バッファー層とし
ては、例えば、ＧaＡs、ＡlＧaＡs／ＧaＡs超格子など
が挙げられる。

【００２７】図１の態様においては、基板１１上にマト
リクス層１４，１８、中間層１５，１７及び量子ドット
１６からなる量子ドット構造体を活性層２１として形成
している。活性層２１の上下には、活性層２１より屈折
率の小さい層を含んでおり、そのうち基板側の層は第１
導電型クラッド層、他方のエピタキシャル側の層は第２
導電型クラッド層として機能する。これらの屈折率の大
小関係は、各層の材料組成を当業者に公知の方法にした
がって適宜選択することにより調節することができる。
例えば、Ａl_xＧa_1-xＡs、（Ａl_xＧa_1-x)_0.5Ｉn_0.5Ｐ、
Ａl_xＧa_1-xＮなどのＡl組成を変化させることによって
屈折率を調節することができる。

【００２８】第１導電型クラッド層１３は、活性層２
１、特にマトリクス層１４よりも屈折率が小さく、かつ
禁制帯幅の大きい材料で形成される。また、第１導電型
クラッド層１３の屈折率は、後述する第２導電型クラッ
ド層１９の屈折率よりも大きいことが好ましい。さら
に、第１導電型クラッド層１３は、後述する第２導電型
クラッド層１９と共に、本発明の第四の化合物半導体層
として機能し得るものである。第１導電型クラッド層１
３の材料としては、例えば、第１導電型のＧaＩnＰ、Ａ
lＧaＩnＰ、ＡlＩnＰ、ＡlＧaＡs、ＡlＧaＡsＰ、ＡlＧ
aＩnＡs、ＧaＩnＡsＰ、ＧaＮ、ＡlＧaＮ、ＡlＧaＩn
Ｎ、ＢeＭgＺnＳe、ＭgＺnＳＳe、ＣdＺnＳeＴe等の一
般的なIII−Ｖ族、II−VI族半導体を用いることができ
る。第１導電型クラッド層１３のキャリア濃度は、下限
は１×１０¹⁷ｃｍ^-3以上が好ましく、３×１０¹⁷ｃｍ^-3
以上がより好ましく、５×１０¹⁷ｃｍ^-3以上が最も好ま
しい。上限は２×１０²⁰ｃｍ^-3以下が好ましく、５×１
０¹⁹ｃｍ^-3以下がより好ましく、３×１０¹⁹ｃｍ^-3以下
が最も好ましい。なお、キャリア濃度は容量−電圧法
（ＣＶ法）で測定することができ、以下の各層における
キャリア濃度についても同様である。

【００２９】第１導電型クラッド層１３は、単層からな
るものであるときは、好ましくは０．５〜４μｍ、より
好ましくは１〜３μｍ程度の厚みを有する。

【００３０】第１導電型クラッド層１３は複数層からな
るものであってもよく、具体的には活性層側にはＧaＩn
Ｐ、ＡlＧaＩnＰ又はＡlＩnＰからなるクラッド層と、
その層よりも基板側に第１導電型のＡlＧaＡs又はＡlＧ
aＡsＰからなるクラッド層が形成されている態様を例示
することができる。このとき、活性層側の層の厚さは薄
くすることが好ましく、厚さの下限としては０．０１μ
ｍ以上が好ましく、０．０５μｍ以上がより好ましい。
上限としては、０．５μｍ以下が好ましく、０．３μｍ
以下がより好ましい。また、基板側の層のキャリア濃度
は、下限２×１０¹⁷ｃｍ^-3以上が好ましく、５×１０¹⁷
ｃｍ^-3以上がより好ましい。上限は３×１０¹⁸ｃｍ^-3以
下が好ましく、２×１０¹⁸ｃｍ^-3以下がより好ましい。

【００３１】図１の態様における活性層２１は、マトリ
クス層１４，中間層１５、量子ドット１６、中間層１７
及びマトリクス層１８から構成される。マトリクス層１
４，１８は、本発明の第一の化合物半導体層として機能
するものであり、III−Ｖ族の化合物半導体である。マ
トリクス層１４，１８の種類は、III−Ｖ族の化合物半
導体であれば、特に限定はない。マトリクス層を構成す
る化合物半導体としては、例えば、ＧaＰ、ＧaＡsＰ、
ＧaＮ、ＡlＳbが挙げられる。好ましくはＧaＡsに格子
整合することができるＧaＩnＰ、ＡlＩnＰ又はＡlＧaＩ
nＰであり、より好ましくはＧaＩnＰである。マトリク
ス層１４，１８の厚さについては、特に限定されない
が、半導体層として機能するためには、少なくとも１原
子層以上の厚さを有する。マトリクス層の厚さは、好ま
しくは１〜２００ｎｍであり、より好ましくは２〜１０
０ｎｍである。

【００３２】中間層１５，１７は、本発明の第三の化合
物半導体層として機能するものであり、マトリクス層と
同様に、III−Ｖ族の化合物半導体からなる。中間層
は、マトリクス層中に形成される量子ドットとの間にお
けるＶ族原子の置換を阻止すると共に、量子ドット形成
後のIII族元素のミキシングを抑止する機能を有する。
このため、中間層をマトリクス層と量子ドットとの間に
少なくとも１層有することが必要となる。またマトリク
ス層と量子ドットがまったく接しないように中間層を形
成すれば、ミキシングをより効果的に抑止することがで
きるため、さらに好ましいものとなる。図１の態様では
中間層を２層有する量子ドット構造体の実施例が示され
ている。中間層１５，１７は、量子ドット１６の上側及
び下側であり、マトリクス層１４，１８の間に層として
形成される。

【００３３】中間層１５，１７は量子ドット１６と同一
のＶ族元素を含有する。中間層１５，１７と量子ドット
１６とが異なるＶ族元素を含有する場合には、エピタキ
シャル成長過程において、中間層と量子ドットのＶ族原
子の相互置換が起こり、量子ドットのサイズ及び密度の
制御が困難となる。そこで、中間層１５，１７のＶ族元
素を量子ドット１６のＶ族元素と同一にすれば、中間層
と量子ドット間におけるＶ族原子の置換は起こらず、量
子ドット１６の大きさと密度を容易に制御することがで
きるようになるため、好ましい。したがって、中間層１
５，１７としては、例えば、量子ドットが第Ｖ族元素と
してＡsを含む場合には、ＧaＡs、ＧａＩｎＡｓ、ＡlＧ
aＡs、ＡlＧaＩnＡsなどが挙げられる。量子ドット１６
がＩnＡｓ又はＧaＩnＡｓである場合には、ＧaＡs、Ｇa
ＩnＡｓ又はＡlＧaＡsが好ましい。

【００３４】また、中間層１５，１７は、量子ドット１
６と比較して同等ないしは大きい禁制帯幅を有する。中
間層の禁制帯幅が量子ドット１６と比較して狭い禁制帯
幅であると、キャリアが量子ドットから中間層へ漏出す
る。そして、この漏出したキャリアは、中間層に局在す
るため量子ドット内で再結合し、発光する割合が小さく
なる。

【００３５】中間層１５，１７の格子定数については、
マトリクス層１４，１８上に所望の中間層を形成しうる
ものであれば、特に限定はない。中間層１５，１７の結
晶成長における格子不整合性を小さくするためには、中
間層１５，１７は、量子ドット１６の格子定数よりもマ
トリクス層１４，１８の格子定数に近い格子定数を有す
ることが好ましい。

【００３６】中間層１５，１７の厚さについては、量子
ドット１６に閉じ込められた電子の波動関数がマトリク
ス層１４，１８に十分しみ出す程度の厚さであれば特に
制限はない。中間層の厚さが1原子層より薄くなると、
Ｖ族原子の置換及びミキシングの制御が不十分となる。
一方、１０ｎｍより厚くなると、量子ドット１６に閉じ
込められた電子のしみ出しが不十分となる。そこで、中
間層の厚さとしては、１原子層〜１０ｎｍの範囲である
ことが好ましい。

【００３７】量子ドット１６は、本発明の第二の化合物
半導体として機能するものであり、Ｓ−Ｋモード成長さ
せて形成することが好ましい。すなわち、量子ドット１
６は、中間層１５の上で２次元平面を形成した後にその
上に三次元的な島状の構造を自己形成させることが好ま
しい。Ｓ−Ｋモード成長により量子ドット１６を形成す
るとき、量子ドット１６は、中間層１５とは異なる格子
定数を有する。

【００３８】量子ドット１６の材質は、量子ドットの周
囲に形成する化合物半導体との関係において選択するこ
とができる。例えば、中間層１５がＧaＡs、ＧａＩｎＡ
ｓ又はＡlＧaＡsである場合には、量子ドット１６とし
てＩnＡｓ又はＧａＩｎＡｓを選択することができる。

【００３９】図１における活性層２１は１回積層させた
ものであるが、本発明では活性層２１を少なくとも１回
積層させたものであれば、２回以上繰り返して積層した
ものであってもよい。活性層２１の積層回数を増やせ
ば、活性層としての機能が増加し、その分だけ発光波長
の狭線幅化や利得の増加を期待することができる。好ま
しくは活性層２１を３回積層させたものであり、５回以
上積層すればさらに好ましいものとなる。

【００４０】活性層２１の上には、第２導電型クラッド
層１９が形成される。第２導電型クラッド層１９は、活
性層２１、特にマトリクス層１８よりも屈折率が小さ
く、かつ禁制帯幅が大きい材料で形成される。例えば、
第２導電型のＡlＧaＩnＰ、ＡlＩnＰ、ＡlＧaＡs、Ａl
ＧaＡsＰ、ＡlＧaＩnＡs、ＧaＩnＡsＰ、ＡlＧaＩnＮ、
ＢeＭgＺnＳe、ＭgＺnＳＳe、ＣdＺnＳeＴe等の一般的
なIII−Ｖ族、II−VI族半導体を用いることができる。
第２導電型クラッド層がＡlを含むIII−Ｖ族化合物半導
体で構成されている場合は、その成長可能な実質的全面
をＧaＡs、ＧaＡsＰ、ＧaＩnＡs、ＧaＩnＰ、ＧaＩnＮ
等のＡlを含まないIII−Ｖ族化合物半導体で覆えば表面
酸化を防止することができるため好ましい。

【００４１】第２導電型クラッド層１９のキャリア濃度
は、下限は２×１０¹⁷ｃｍ^-3以上が好ましく、５×１０
¹⁷ｃｍ^-3以上がより好ましく、７×１０¹⁷ｃｍ^-3以上が
最も好ましい。上限は５×１０¹⁸ｃｍ^-3以下が好まし
く、３×１０¹⁸ｃｍ^-3以下がより好ましく、２×１０¹⁸
ｃｍ^-3以下が最も好ましい。厚さの下限としては０．０
１μｍ以上が好ましく、０．０５μｍ以上がより好まし
く、０．０７μｍ以上が最も好ましい。上限としては、
０．５μｍ以下が好ましく、０．３μｍ以下がより好ま
しく、０．２μｍ以下が最も好ましい。

【００４２】第２導電型クラッド層１９の上にキャップ
層２０を形成する。キャップ層２０は、電極を形成する
場合に接触抵抗を低くするために形成するものであり、
第二導電型クラッド層１９と同一の導電型を有するもの
が好ましい。このとき、キャップ層２０の材料は、通常
はクラッド層よりバンドギャップが小さい材料の中から
選択し、金属電極とのオーミック性を取るため低抵抗で
適当なキャリア密度を有するのが好ましい。キャリア密
度の下限は、１×１０¹⁸ｃｍ ^-3以上が好ましく、３×１
０¹⁸ｃｍ^-3以上がより好ましく、５×１０¹⁸ｃｍ^-3以上
が最も好ましい。上限は、２×１０²⁰ｃｍ^-3以下が好ま
しく、５×１０¹⁹ｃｍ ^-3以下がより好ましく、３×１０
¹⁹ｃｍ^-3以下が最も好ましい。キャップ層の厚みは、
０．１〜１０μｍが好ましく、１〜８μｍがより好まし
く、２〜６μｍがもっとも好ましい。

【００４３】本発明の半導体デバイス装置は、図１には
示されていないが、さらに活性層２１とクラッド層の間
に光ガイド層を有するものであってもよい。光ガイド層
の材料は、マトリクス１４，１８よりも禁制帯幅が大き
く、屈折率が小さいものであり、かつ光を活性層２１へ
収束できるものであれば特に限定されない。例えば、
(Ａl_xＧa_1-x)_0.51Ｉn_0.49Ｐを組成の材料として挙げる
ことができる。光ガイド層の厚みは、下限は２ｎｍ以上
が好ましく、４ｎｍ以上がより好ましく、６ｎｍ以上が
さらに好ましい。上限は、２００ｎｍ以下が好ましく、
１００ｎｍ以下がより好ましく、５０ｎｍ以下がさらに
好ましい。

【００４４】本発明を半導体レーザとして利用する場合
には、例えば、情報処理用光源（通常ＡlＧaＡs系（波
長７８０ｎｍ近傍）、ＡlＧaＩnＰ系（波長６００ｎｍ
帯）、通信用信号光源（通常ＧaＩnＡsＰあるいはＧaＩ
nＡsを活性層とする１．３μｍ帯）レーザなどの通信用
半導体レーザ装置など多用な装置として利用することも
できる。

【００４５】本発明の量子ドット構造体及び半導体デバ
イス装置を製造する方法は特に制限されない。いかなる
方法により製造されたものであっても、上記請求項１の
要件を満たすものであれば本発明の範囲に含まれる。

【００４６】本発明における化合物半導体の結晶の成長
方法は、量子ドットを形成することができれば特に限定
されるものではない。例えば、有機金属気相成長法（Ｍ
ＯＣＶＤ法）、分子線エピタキシ法（ＭＢＥ法）などを
適宜選択して用いることができる。また、本発明の半導
体デバイス装置を製造する際には、従来から用いられて
いる方法を適宜選択して使用することができる。

【００４７】本発明の半導体デバイス装置の製造方法と
しては、まず基板１１上にバッファー層１２を形成した
後、第１導電型クラッド層１３を形成し、次いで、活性
層２１をマトリクス層１４、中間層１５、量子ドット１
６、中間層１７及びマトリクス層１８の順に形成し、さ
らに、第２導電型クラッド層１９及びキャップ層２０を
形成する工程を例示することができる。この製造方法の
詳細やその他の製造方法については、以下の実施例や関
連技術文献から理解することができる。

【００４８】

【実施例】以下に具体例を挙げて、本発明をさらに詳細
に説明する。以下の実施例に示す材料、試薬、割合、操
作等は、本発明の精神から逸脱しない限り適宜変更する
ことができる。したがって、本発明の範囲は以下に示す
具体例に制限されるものではない。

【００４９】（実施例１）本実施例において、図２に示
す順に各層を形成して半導体デバイス装置を製造した。
なお、図２(ａ)〜（ｅ）には、構造を把握しやすくする
ために敢えて寸法を変えている部分があるが、実際の寸
法は以下の文中に記載されるとおりである。

【００５０】原料としIII族元素については金属Ｇa、Ｉ
n及びＡlを、またＶ族元素については固体Ａs及びＰを
それぞれ用いた。この際、バルブドクラッカーセルによ
りフラックスを制御して行った。各層及び量子ドットの
エピタキシャル成長は、分子線エピタキシ法（ＭＢＥ
法）で行った。ＭＢＥ装置内において、表面が（００
１）面である厚さ３５０μｍのｎ型ＧaＡs（ｎ＝１×１
０¹⁸ｃｍ^-3）基板１０１の表面の酸化膜を除去し６５０
℃でサーマルクリーニングを行った後、基板温度５８０
℃で厚さ１００ｎｍ程度のｎ型ＧaＡs（Ｓiドープ）バ
ッファー層１０２を形成し、その上にＧaＡs基板１０１
に格子整合する厚さ５００ｎｍのｎ型ＡlＩnＰ（Ｓiド
ープ：ｎ＝１×１０¹⁸ｃｍ^-3）クラッド層１０３を、成
長速度１．５μｍ／ｈ、基板温度５００℃で形成し、さ
らに厚さ５０ｎｍのＧaＩnＰ（ノンドープ）マトリクス
層１０４を成長速度１．５μｍ／ｈ、基板温度５００℃
で形成した（図２(ａ））。

【００５１】次にＧaＡs（ノンドープ）中間層１０５を
成長速度０．５μｍ／ｈ、基板温度５００℃で６原子層
の厚さに成長させた（図２(ｂ））。次にＩnＡs（ノン
ドープ）を成長速度０．１原子層／ｓ、基板温度５００
℃で０．５〜２．５原子層分を供給し、量子ドット１０
６を形成した（図２(ｃ))。さらにその上にＧaＡs（ノ
ンドープ）中間層１０７を成長速度０．５μｍ／ｈ、基
板温度５００℃で１０原子層成長させＩnＡs（ノンドー
プ）量子ドットを覆った（図２(ｄ)）。次いで、厚さ５
０ｎｍのＧaＩnＰ（ノンドープ）マトリクス層１０８を
成長速度１．５μｍ／ｈ、基板温度５００℃で形成し、
さらにその上に厚さ１００ｎｍのｐ型ＡlＩnＰ（ Ｂeド
ープ：ｎ＝１×１０¹⁸ｃｍ^-3）クラッド層１０９を成長
速度１．５μｍ／ｈ、基板温度５００℃で形成し、最後
に厚さ５ｎｍのｐ型ＧaＡs（Ｂeドープ：ｎ＝５×１０
¹⁸ｃｍ^-3）キャップ層１１０を形成した（図２(ｅ))。
なお、ＧaＡs基板１０１の表面温度は、ＧaＡs酸化膜が
蒸発する温度で校正されたパイロメーターで測定した。
また、成長速度はＲＨＥＥＤ（反射高エネルギー電子回
折）振動により測定した。

【００５２】（比較例１）比較のために、ＩnＡs量子ド
ット１０６とＧaＩnＰマトリクス層１０４，１０８の間
に一切ＧaＡs中間層１０５，１０７を形成しないものを
作製した（図３）。

【００５３】（実施例２）図４は、図２(ｃ)の構造を原
子間力顕微鏡でＡＦＭ像として観察したものである。図
４の（ａ）及び（ｂ）は、ＩnＡsの供給量がそれぞれ
０．７原子層及び１原子層のときに形成されたＩnＡs量
子ドットの大きさを示している。図４から分かるよう
に、ＩnＡsの供給量を０．７原子層から１原子層に増加
すると、ＩnＡsの増加量に従ってＩnＡs量子ドット１０
６のサイズと密度が増大していることが観察された。こ
の結果よりＩnＡsの供給量に応じて量子ドットのサイズ
と密度を制御することができた。

【００５４】（比較例２）図５は、比較例として図３に
示すようにＩnＡs量子ドット１０６の下側の中間層１０
５を形成していない構造を示したものである。ＩnＡsの
供給量は０．１５原子層（図５(ａ)）から０．５５原子
層（図５(ｂ))に増加させた。図５における（ａ）及び
（ｂ）のＡＦＭ像から分かるように、ＩnＡsの供給量を
変えても量子ドットのサイズと密度はほとんど変化しな
かった。この結果から、ＧaＩｎＰとＩnＡsの間で原子
のミキシングが起こっていると考えられ、量子ドットの
下面に中間層を形成しない場合には、ＩnＡsの供給量に
よって量子ドットのサイズを制御できないことが分かっ
た。

【００５５】実施例２及び比較例２の結果から、ＩnＡs
量子ドット１０６と量子ドット１０６の下側のＧaＩnＰ
マトリクス層１０４の間にＧaＡs中間層１０５を形成す
ることにより、ＩnＡsの供給量に応じてＩnＡs量子ドッ
トの大きさを制御できることが確認された。

【００５６】（実施例３）図６は、１．７原子層分のＩ
nＡs量子ドット構造を含む本発明の半導体発光素子と、
従来の量子ドット構造体を含む半導体発光素子との室温
におけるフォトルミネッセンス（ＰＬ）のスペクトルを
比較したものである。図２(ｅ)の構造を含む半導体発光
素子からのフォトルミネッセンス（ｂ）は、ピークを１
０００ｎｍ近傍にもち、組成が制御されたＩnＡs量子ド
ットの形成を確認することができた。これに対して、Ｉ
nＡs量子ドットの上側にＧaＡs中間層を形成せずにＧa
ＩnＰマトリクス層を形成した構造（図３）からのフォ
トルミネッセンス（ａ）は、ピークが図２(ｅ)の構造に
比べて短波長側にシフトし、また強度も著しく弱く、半
値幅も著しく増大している。これはＩnＡs量子ドットと
特に上側のＧaＩnＰマトリクス層との間で原子のミキシ
ングが激しく起こったため、量子ドットの組成が変化し
禁制帯幅がＩnＡsの禁制帯幅よりも広くなったためであ
ると考えられる。このようにＩnＡs量子ドットとＧaＩn
Ｐマトリクス層の間にＧaＡs中間層を形成することによ
り、ＩnＡs量子ドットとＧaＩnＰマトリクス層の間の原
子のミキシングが抑止され、量子ドットの組成制御性の
向上が図られた。

【００５７】

【発明の効果】本発明の量子ドット構造体は、マトリク
ス層と量子ドットとの間に中間層が形成されるため、量
子ドット構造体の形成中に起こり得る量子ドットとマト
リクス層間のＶ族原子の置換を抑制することができる。
このため、量子ドットの組成制御性が向上し、量子ドッ
トのサイズ及び密度の制御性の向上が図られ、所望の量
子ドットを提供することが可能となる。また、本発明の
量子ドット構造体であれば、量子ドット形成後の量子ド
ットとマトリクス層間のIII族原子のミキシングを制御
できる。このため、形成後の量子ドット構造体の安定性
の向上を図ることができ、本発明を半導体デバイス装置
として利用する場合には、しきい値電流密度が低く、波
長安定性に優れ温度特性が大幅に改善された半導体レー
ザを得ることができるため、光通信システムの信号用光
源などへの応用にも適する。

【図面の簡単な説明】

【図１】 本発明の半導体デバイス装置の具体的態様を
示す図である。

【図２】 実施例における本発明の半導体デバイス装置
の製造工程を示す概略説明図である。

【図３】 中間層を形成していない従来の量子ドット構
造体を有する半導体デバイス装置の概略断面図である。

【図４】 実施例における本発明の量子ドット構造体を
ＡＦＭ顕微鏡で観察したＡＦＭ像を示す説明図である。

【図５】 従来の量子ドット構造体をＡＦＭ顕微鏡で観
察したＡＦＭ像を示す説明図である。

【図６】 実施例における本発明の量子ドット構造体及
び従来の量子ドット構造体からのフォトルミネッセンス
を比較した説明図である。

【符号の説明】

１１ 基板 １２ バッファー層 １３ 第１導電型クラッド層 １４ マトリクス層 １５ 中間層 １６ 量子ドット １７ 中間層 １８ マトリクス層 １９ 第２導電型クラッド層 ２０ キャップ層 ２１ 活性層 １０１ ＧaＡs基板 １０２ ＧaＡsバッファー層 １０３ ＡlＩnＰクラッド層 １０４ ＧaＩnＰマトリクス層 １０５ ＧaＡｓ中間層 １０６ ＩnＡs量子ドット １０７ ＧaＡs中間層 １０８ ＧaＩnＰマトリクス層 １０９ ＡlＩnＰクラッド層 １１０ ＧａＡｓキャップ層

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F045 AA04 AB09 AB10 AB17 AB18 CA09 CA12 DA53 DA56 DA63 5F073 AA75 BA01 CA07 CB10 EA03 EA23 5F103 AA04 DD03 DD05 DD08 DD30 GG01 HH03 LL01 LL03 LL17

Claims (11)

【特許請求の範囲】
1. 【請求項１】 III−Ｖ族元素からなる第一の化合物半
   導体層中に、III−Ｖ族元素からなる第二の化合物半導
   体を量子ドットとして有する量子ドット構造体であっ
   て、 第一の化合物半導体層と第二の化合物半導体の間に、第
   二の化合物半導体と同一のＶ族元素を含有し、かつ第二
   の化合物半導体と比較して同等ないしは大きい禁制帯幅
   を有する第三の化合物半導体層を設けたことを特徴とす
   る量子ドット構造体。
2. 【請求項２】 前記第二の化合物半導体の全表面が、前
   記第三の化合物半導体層で覆われていることを特徴とす
   る請求項１に記載の量子ドット構造体。
3. 【請求項３】 前記第三の化合物半導体が、前記第二の
   化合物半導体よりも前記第一の化合物半導体に近い格子
   定数を有することを特徴とする請求項１又は２に記載の
   量子ドット構造体。
4. 【請求項４】 前記第一の化合物半導体がＧaＩnＰ、Ａ
   lＩnＰ又はＡlＧaＩnＰであり、第二の化合物半導体が
   ＩnＡｓ又はＧａＩｎＡｓであり、第三の半導体がＧaＡ
   s、ＧaＩnＡｓ、ＡlＧaＩnＡs又はＡlＧaＡsであること
   を特徴とする請求項１〜３のいずれかに記載の量子ドッ
   ト構造体。
5. 【請求項５】 前記第一の化合物半導体層の厚さが１原
   子層以上であることを特徴とする請求項１〜４のいずれ
   かに記載の量子ドット構造体。
6. 【請求項６】 前記第三の化合物半導体層の厚さが１原
   子層〜１０ｎｍであることを特徴とする請求項１〜５の
   いずれかに記載の量子ドット構造体。
7. 【請求項７】 請求項１〜６のいずれかの量子ドット構
   造体を少なくとも１回以上積層した構造を有することを
   特徴とする量子ドット構造体。
8. 【請求項８】 請求項１〜７のいずれかに記載の量子ド
   ット構造体を活性層として有し、かつ前記第一の化合物
   半導体層よりも禁制帯幅が大きく、屈折率が小さい第四
   の化合物半導体層をクラッド層としたダブルヘテロ構造
   を有する半導体デバイス装置。
9. 【請求項９】 請求項１〜７のいずれかに記載の量子ド
   ット構造体をさらに光ガイド層として有することを特徴
   とする請求項８に記載の半導体デバイス装置。
10. 【請求項１０】 前記半導体デバイス装置が半導体発光
    素子であることを特徴とする請求項８又は９に記載の半
    導体デバイス装置。
11. 【請求項１１】 前記半導体発光素子が半導体レーザで
    あることを特徴とする請求項１０に記載の半導体デバイ
    ス装置。