TWI648872B - 具有包含ＩｎＧａＮ之作用區域之半導體結構、形成此等半導體結構之方法及由此等半導體結構所形成之發光裝置 - Google Patents

具有包含ＩｎＧａＮ之作用區域之半導體結構、形成此等半導體結構之方法及由此等半導體結構所形成之發光裝置 Download PDF

Info

Publication number
TWI648872B
TWI648872B TW103109801A TW103109801A TWI648872B TW I648872 B TWI648872 B TW I648872B TW 103109801 A TW103109801 A TW 103109801A TW 103109801 A TW103109801 A TW 103109801A TW I648872 B TWI648872 B TW I648872B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor structure
growth
ingan
active region
Prior art date
Application number
TW103109801A
Other languages
English (en)
Other versions
TW201501349A (zh
Inventor
珍 飛利浦 戴柏瑞
珊圖 阿雷納
海瑟 馬克凡林
Original Assignee
法商梭意泰科公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR1300823A external-priority patent/FR3003397B1/fr
Application filed by 法商梭意泰科公司 filed Critical 法商梭意泰科公司
Publication of TW201501349A publication Critical patent/TW201501349A/zh
Application granted granted Critical
Publication of TWI648872B publication Critical patent/TWI648872B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

本發明提供半導體結構，其包括介於複數個InGaN層之間的作用區域。該作用區域可至少實質上包含InGaN。複數個InGaN層包括至少一個含有InwGa1-wN的井層，及至少一個含有InbGa1-bN、緊鄰該至少一個井層的障壁層。在一些實施例中，該井層之InwGa1-wN中之w值可大於或等於約0.10且在一些實施例中可小於或等於約0.40，且該至少一個障壁層之InbGa1-bN中之b值可大於或等於約0.01且小於或等於約0.10。形成半導體結構之方法包括使此等InGaN層生長以形成諸如LED之發光裝置的作用區域。發光體裝置包括此等LED。

Description

具有包含InGaN之作用區域之半導體結構、形成此等半導體結構之方法及由此等半導體結構所形成之發光裝置 相關申請案之交叉參考
本案之標的與美國專利申請案第___________號(代理人案號3356-11388US(F12/0504JFD GLA))(該案以Debray等人之名義與本案同日提申)及美國專利申請案第___________號(代理人案號3356-10360US(F12/1201CA GLA))(該案以Arena等人的名義與本案同日提申)之標的相關，該等申請案之揭示內容以全文引用的方式併入本文中。
本發明係關於具有包含InGaN之作用區域的半導體結構及由此等半導體結構製成的發光裝置；製造此等發光裝置的方法；及包括此等發光裝置的裝置。
諸如發光二極體(LED)的發光裝置為當跨越LED之介於陽極與陰極之間的作用區域施加電壓時，發射呈可見光形式之電磁輻射的電氣裝置。LED典型地包含一或多個半導體材料層，陽極所供應之電子與 陰極所供應之電洞在此等半導體材料層內重合。當電子與電洞在LED之作用區域內重合時，能量以LED之作用區域所發射的光子形式釋放。
LED經製造可包括多種不同類型的半導體材料，包括例如III至V族半導體材料及II至V族半導體材料。任何特定LED所發射的光波長和電子與電洞重合時所釋放的能量有關。因此，LED所發射的光波長和電子能級與電洞能級之間的相對能差有關。電子能級及電洞能級至少部分地與半導體材料組成、摻雜類型及濃度、半導體材料組態(亦即晶體結構及取向)、及電子與電洞發生再結合所在之半導體材料的品質有關。因此，LED所發射的光波長可藉由選擇性地定製LED內半導體材料之組成及組態來選擇性地定製。
在此項技術中已知可製造包含III至V族半導體材料(諸如III族氮化物材料)的LED。已知此等III族氮化物LED能夠發射電磁輻射譜之藍色及綠色可見光區域中的輻射且已知能夠在比較高的功率及光度下操作。
此發明內容係為了以簡化形式引入所選概念而提供。此等概念進一步詳述於下文之本發明實施方式中。不希望此發明內容可鑑別所主張標的之關鍵特徵或基本特徵，亦不希望此發明內容用於限制所主張標的之範圍。
在一些實施例中，本發明包括半導體結構，該半導體結構包含基底層、安置於基底層上之作用區域、電子阻擋層、p型InpGa1-pN本體層及p型IncGa1-cN接觸層。作用區域包含複數個InGaN層，該複數個InGaN層包括至少一個包含InwGa1-wN之井層，其中0.10w0.40，及至少一個包含InbGa1-bN之障壁層，其中0.01b0.10。電子阻擋層安置於作用區域上與基底層相對的一側上。電子阻擋層包含IneGa1-eN， 其中0.00e0.02。p型InpGa1-pN本體層安置於電子阻擋層上，且在InpGa1-pN本體層中，0.01p0.08。p型IncGa1-cN接觸層安置於p型InpGa1-pN本體層上，且在IncGa1-cN接觸層中，0.00c0.10。
在其他實施例中，本發明包括由此等半導體結構製成的發光裝置。
舉例而言，在一些實施例中，本發明包括發光裝置，該發光裝置包含：基底層、安置於該基底層上的作用區域、安置於作用區域上的電子阻擋層、安置於電子阻擋層上的p型InpGa1-pN本體層，及安置於p型InpGa1-pN本體層上的p型IncGa1-cN接觸層。作用區域包含複數個InGaN層，該複數個InGaN層包括至少一個InGaN井層及至少一個直接安置於至少一個井層上的InGaN障壁層。發光裝置之臨界應變能可為約1800(a.u.)或小於1800(a.u.)。
在其他實施例中，本發明包括一種形成半導體結構之方法，該方法包括：提供基底層；使複數個InGaN層生長以在基底層上形成作用區域；使位於作用區域上與基底層相對之一側上的電子阻擋層生長；使位於電子阻擋層上的p型InpGa1-pN本體層生長，其中0.01p0.08；及使位於p型InpGa1-pN本體層上的p型IncGa1-cN接觸層生長，其中0.00c0.10。使複數個InGaN層生長包括使至少一個InwGa1-wN井層生長，其中0.10w0.40；及使至少一個InbGa1-bN障壁層生長，其中0.01b0.10。
在其他實施例中，本發明包括發光裝置，該等發光裝置包括對於可見光波長之電磁輻射至少實質上透明的容器，及一或多個如本文所述之位於該容器內的LED。舉例而言，容器內之LED可包括陽極接點、陰極接點、及介於陽極接點與陰極接點之間的作用區域。作用區域包含複數個InGaN層，且在一些實施例中可至少實質上包含InGaN。複數個InGaN層包括至少一個包含InwGa1-wN之井層，其中 0.05w0.25，及至少一個包含InbGa1-bN且緊鄰該至少一個井層之障壁層，其中0.01b0.10。
100‧‧‧半導體結構
102‧‧‧基底層
104‧‧‧p型接觸層
106‧‧‧作用區域
108‧‧‧電子阻擋層
110‧‧‧p型本體層
112‧‧‧GaN基底層
113‧‧‧生長模板
114‧‧‧InGaN井層
116‧‧‧InGaN障壁層
118‧‧‧間隔層
120‧‧‧IncpGa1-cpN帽層
122‧‧‧插圖
124‧‧‧GaN層
126‧‧‧AleGa1-eN層
128‧‧‧傳導帶
130‧‧‧導電能級
132‧‧‧傳導帶能級
134‧‧‧傳導帶能級
136‧‧‧插圖
138‧‧‧GaN層
140‧‧‧AleGa1-eN層
200‧‧‧半導體結構
202‧‧‧電子中止層
204‧‧‧插圖
206‧‧‧AlstGa1-stN層
208‧‧‧GaN層
210‧‧‧插圖
228‧‧‧傳導帶
300‧‧‧半導體結構
302‧‧‧應變釋放層
304‧‧‧插圖
306‧‧‧InsraGa1-sraN層
308‧‧‧InsrbGa1-srbN層
310‧‧‧插圖
328‧‧‧傳導帶
400‧‧‧半導體結構
402‧‧‧GaN障壁層
406‧‧‧作用區域
428‧‧‧傳導帶
500‧‧‧半導體結構
506‧‧‧作用區域
514A‧‧‧第一量子井
514B‧‧‧第二量子井
516A‧‧‧第一障壁區
516B‧‧‧第二障壁區
516C‧‧‧第三障壁區
528‧‧‧傳導帶能量
550A‧‧‧第一障壁區516A之帶隙能
550B‧‧‧第二障壁區516B之帶隙能
550C‧‧‧第三障壁區516C之帶隙能
552‧‧‧價帶能量
552A‧‧‧帶隙能
552B‧‧‧帶隙能
552C‧‧‧帶隙能
554A‧‧‧電洞能量障壁
554B‧‧‧電洞能量障壁
554C‧‧‧電洞能量障壁
556‧‧‧LED
558‧‧‧作用區域
560‧‧‧基底層
562‧‧‧InGaN井層
564‧‧‧GaN障壁層
566‧‧‧第一間隔層
568‧‧‧第二間隔層
570‧‧‧電子阻擋層
572‧‧‧電極層
574‧‧‧傳導帶
576‧‧‧價帶
600‧‧‧LED
602‧‧‧傳導帶
604‧‧‧價帶
650‧‧‧中間半導體結構
652‧‧‧犧牲基板
654‧‧‧順應材料層
656‧‧‧InsGa1-sN晶種層
658‧‧‧支撐基板
659‧‧‧支撐基板/藍寶石之生長面
660‧‧‧介電材料層/III族氮化物成核層
661‧‧‧介電材料層
662‧‧‧極性生長面
680‧‧‧半導體結構
682‧‧‧生長堆疊
700‧‧‧發光裝置
702‧‧‧第一電極接點
704‧‧‧第二電極接點
800‧‧‧發光裝置
802‧‧‧第一電極接點
804‧‧‧第二電極接點
900‧‧‧發光體裝置
902‧‧‧容器
904‧‧‧支撐結構
906‧‧‧第一電接觸結構
908‧‧‧第二電接觸結構
910‧‧‧導線
912‧‧‧容器902之內表面
QW1‧‧‧第一號量子井
QW2‧‧‧第二號量子井
QW3‧‧‧第三號量子井
QW4‧‧‧第四號量子井
QW5‧‧‧第五號量子井
T b ‧‧‧障壁層116的平均層厚度
T b2 ‧‧‧GaN障壁層402的平均層厚度
T c ‧‧‧p型接觸層104的平均層厚度
T cp ‧‧‧IncpGa1-cpN帽層120的平均層厚度
T e ‧‧‧電子阻擋層108的平均層厚度
T n ‧‧‧InGaN第n層之平均總厚度
T p ‧‧‧p型本體層110之平均層厚度
T s ‧‧‧InsGa1-sN晶種層的總層厚度
T sp ‧‧‧InspGa1-spN間隔層118的平均層厚度
T st ‧‧‧電子中止層202之平均層厚度
T w ‧‧‧井層114的平均層厚度
圖1A為半導體結構之簡化側視圖，其在根據本發明實施例之半導體結構的作用區域中包括一或多個InGaN井層及一或多個InGaN障壁層。
圖1B為簡圖，其以能帶圖說明圖1A半導體結構之不同層中之不同材料在傳導帶能級方面的相對差異。
圖2A為另一種半導體結構的簡化側視圖，其類似於圖1A之半導體結構，但進一步包括介於半導體結構之作用區域與基底層之間的電子中止層。
圖2B為圖2A半導體結構之簡化傳導帶圖。
圖3A為另一種半導體結構的簡化側視圖，其類似於圖1A之半導體結構，但進一步包括介於半導體結構之作用區域與基底層之間的應變釋放層。
圖3B為圖3A半導體結構之簡化傳導帶圖。
圖4A為另一種半導體結構之簡化側視圖，其類似於圖1A之半導體結構，但進一步包括位於半導體結構之作用區域內的其他薄GaN障壁層。
圖4B為圖4A半導體結構之簡化傳導帶圖。
圖5A為另一種半導體結構之簡化側視圖，其類似於圖1A之半導體結構，但進一步包括位於半導體結構之作用區域內的井溢流結構。
圖5B為圖5A半導體結構之簡化能帶圖。
圖6A為中間半導體結構之簡化俯視平面圖，該中間半導體結構可用於根據本發明之方法實施例製造供製造半導體結構用的生長模板。
圖6B為圖6A之中間半導體結構的局部橫截面側視圖。
圖6C為生長模板之局部橫截面側視圖，該生長模板可用於根據本發明之方法實施例製造半導體結構。
圖6D說明在生長模板上磊晶式沈積而成之生長堆疊的各層。
圖7為利用半導體結構根據本發明之方法實施例製成之發光裝置的局部橫截面側視圖。
圖8為利用半導體結構根據本發明之方法實施例製成之另一發光裝置的局部橫截面側視圖。
圖9為說明半導體結構之內部量子效率與總應變能之間關係的圖，該等半導體結構係根據本發明之方法實施例形成。
圖10A為先前已知之LED的簡化側視圖，其在該LED之作用區域中包括InGaN井層及GaN障壁層。
圖10B為圖10A之LED的簡化傳導帶圖。
圖11A為說明在跨越圖10A之LED作用區域施加的電壓為零時，針對傳導帶及價帶所計算之能帶邊緣的圖，此等計算值係使用LED之電腦模型獲得。
圖11B為類似於圖11A的圖，但本圖係說明因跨越LED之作用區域施加電壓而流過作用區域的電流密度為125A/cm2時，針對傳導帶及價帶所計算的能帶邊緣。
圖11C為說明圖11A之LED中之各InGaN量子井層的發射輻射強度計算值與波長之關係的圖。
圖11D為說明圖11A之LED之載子注入效率計算值與跨越作用區域施加之電流密度之關係的圖。
圖11E為說明圖11A之LED之內部量子效率計算值與跨越作用區域施加之電流密度之關係的圖。
圖12A為本發明之LED的簡化側視圖，該LED類似於圖1A之LED 且在LED之作用區域中包括InGaN井層及InGaN障壁層。
圖12B為圖12A之LED的簡化傳導帶圖。
圖13A為說明在跨越圖12A之LED作用區域施加的電壓為零時，針對傳導帶及價帶所計算之能帶邊緣的圖，此等計算值係使用LED之電腦模型獲得。
圖13B為類似於圖13A的圖，但圖13B說明因跨越LED之作用區域施加電壓而流過作用區域的電流密度為125A/cm2時，針對傳導帶及價帶所計算的能帶邊緣。
圖13C為說明圖13A之LED中之各InGaN量子井層的發射輻射強度計算值與波長之關係的圖。
圖13D為說明圖13A之LED之載子注入效率計算值與跨越作用區域施加之電流密度之關係的圖。
圖13E為說明圖13A之LED之內部量子效率計算值與跨越作用區域施加之電流密度之關係的圖。
圖14說明包括本發明LED之發光裝置的實例。
本文呈現之圖示不欲為任何特定半導體材料、結構或裝置之真實視圖，而僅為用於描述本發明實施例的理想化體現。
圖1A說明半導體結構100之一實施例。半導體結構100包含複數個III族氮化物層(例如氮化銦、氮化鎵、氮化鋁及其合金)且包括基底層102、p型接觸層104及安置於基底層102與p型接觸層104之間的作用區域106，作用區域106包含複數個InGaN層。另外，作用區域106包含至少一個InGaN井層及至少一個InGaN障壁層。在一些實施例中，作用區域106可至少實質上包含InGaN(但其中存在摻雜劑)。半導體結構100進一步包含安置於作用區域106上之電子阻擋層108、安置於電子阻擋層108上之p型本體層110及安置於p型本體層110上的p型接觸層 104。
基底層102可包含視情況存在之InnGa1-nN基底層112，其中InnGa1-nN基底層112之生長面為生長面晶格參數大於或等於約3.186埃的極面。諸如發光二極體之發光裝置可由半導體結構100製成，如下文中詳細所述。然而，簡言之，第一電極接點可形成於基底層112之一部分上，且第二電極接點可形成於p型接觸層104之一部分上，使得可在跨越作用區域106之電極接點之間供應電壓，從而使由半導體結構100製成之發光裝置發射電磁輻射(例如可見光)。
本發明之半導體結構實施例(包括含有至少一個InGaN井層及至少一個InGaN障壁層的作用區域)可使用使III族氮化物層(諸如InGaN)生長或以其他方式形成的各類方法製成。作為非限制實例，各個III族氮化物層可使用以下一或多種方法生長或以其他方式沈積：化學氣相沈積(CVD)方法、金屬有機化學氣相沈積方法(MOCVD)、氣相磊晶(VPE)方法、原子層沈積(ALD)方法、氫化物氣相磊晶(HVPE)方法、分子束磊晶(MBE)方法、原子層沈積(ALD)方法、化學束磊晶(CBE)方法等。
在一些實施例中，如一或所有以下文獻中所揭示的方法可用於使各個III族氮化物層生長或以其他方式沈積：美國專利申請公開案第US 2010/0176490 A1號，其以Letertre等人之名義公開於2010年7月15日；美國專利申請公開案第US 2010/0109126號，其以Arena之名義公開於2010年5月6日；美國專利申請公開案第US 2012/0211870號，其以Figuet之名義公開於2012年8月23日；及美國專利申請公開案第US 2012/0225539號，其以Figuet之名義公開於2012年9月6日，該等申請案各自之揭示內容以全文引用的方式併入本文中。此等方法能夠製造具有如下文中所述之組成及厚度的III族氮化物層，諸如InGaN層(及其他視情況可選III族氮化物層)。此等方法可用於形成生長模板113，可 在生長模板113上形成隨後III族氮化物層。
如圖1A中所說明，根據本發明之實施例簡要地描述可用於製造生長模板113之此方法的實例。
圖1A之半導體結構100包含形成於生長模板113上的複數個III族氮化物層。在一些實施例中，生長模板113包含生長基板658及安置於生長基板658上的GaN晶種層656，其中GaN晶種層之生長面包含極面。生長模板113可進一步包含安置於生長基板658與GaN晶種層656之間的III族氮化物成核層660。
生長基板658可包含均質材料或非均質(亦即複合)材料。作為非限制性實例，生長基板658可包含藍寶石、矽、III族砷化物、石英(SiO2)、熔融二氧化矽(SiO2)玻璃、玻璃陶瓷複合材料(諸如Schott North America,Inc.,Duryea,PA以商標ZERODUR®所售)、熔融二氧化矽玻璃複合材料(諸如SiO2-TiO2或Cu2-Al2O3-SiO2)、氮化鋁(AlN)或碳化矽(SiC)。在一些實施例中，生長基板包含c面藍寶石，其中藍寶石之生長面659包含c面。
III族氮化物成核層660可藉由如此項技術中所知的沈積方法及製程來形成，諸如化學氣相沈積(CVD)方法、金屬有機化學氣相沈積方法(MOCVD)、氣相磊晶(VPE)方法、原子層沈積(ALD)方法、氫化物氣相磊晶(HVPE)方法、分子束磊晶(MBE)方法、原子層沈積(ALD)方法、化學束磊晶(CBE)方法等。
III族氮化物成核層660可包含例如氮化鋁(AlN)、氮化銦(InN)或氮化鎵(GaN)。III族氮化物成核層660可以約一百奈米(100nm)或小於一百奈米、約二十奈米(20nm)或小於二十奈米或甚至約十奈米(10nm)或小於十奈米的平均層厚度形成。III族氮化物成核層660亦可包含所要或非所要摻雜劑。III族氮化物成核層660可直接安置於生長基板658上及安置於生長基板658與GaN晶種層656之間。III族氮化物成 核層可例如藉由在約700℃或小於700℃之沈積溫度下進行的化學氣相沈積方法形成。III族氮化物成核層660一經沈積，III族氮化物成核層660即可在大於約700℃的溫度下退火(亦即加熱)，以改良III族氮化物成核層660之晶體特性。
GaN晶種層656可安置於生長基板658上。GaN晶種層656之生長面662可包含極性生長(例如鎵極性或氮極性)面。在一些實施例中，GaN晶種層656之生長面662可包含鎵極性生長面。在其他實施例中，GaN晶種層656可例如藉由沈積方法形成，使得GaN晶種層656在拉伸應變狀態下形成。換言之，可形成GaN晶種層656，使得生長面662之晶格與生長基板658之晶格實質上匹配。舉例而言，GaN晶種層656之生長面662的晶格常數可具有等於約3.186埃之平均晶格值。
GaN晶種層656可例如藉由如此項技術中所知的沈積方法及製程來形成，諸如化學氣相沈積(CVD)方法、金屬有機化學氣相沈積方法(MOCVD)、氣相磊晶(VPE)方法、原子層沈積(ALD)方法、氫化物氣相磊晶(HVPE)方法、分子束磊晶(MBE)方法、原子層沈積(ALD)方法、化學束磊晶(CBE)方法等。舉例而言，GaN晶種層656可使用化學氣相沈積方法形成，其中沈積方法係在約1100℃或小於1100℃的溫度下執行。
GaN晶種層656可以約一微米(1μm)至約七微米(7μm)範圍內之平均層厚度 T s 形成。作為一個非限制性特定實例，平均層厚度 T s 可等於約四微米(4μm)。GaN晶種層656亦可包含所要或非所要摻雜劑。舉例而言，GaN晶種層656可藉由摻雜電子供體元素(諸如矽或鍺)而n型摻雜。GaN晶種層656中之摻雜劑濃度的範圍可為約3e17cm-3至約1e20cm-3，或約5e17cm-3至約4e19cm-3。GaN晶種層656之生長速率可在每分鐘約二十五奈米(25nm/min)至每分鐘約五十奈米(50nm/min)範圍內。
GaN晶種層656可直接安置於III族氮化物成核層660上與生長基板658相對的一側上。因此，GaN晶種層656可安置於成核層660與作用區域106之間。
在其他實施例中，生長模板113可具有如下文參考圖6A至圖6C所述的結構，且可使用亦如下文所述的方法形成。
圖6A為用於形成生長模板113(圖6C)之中間半導體結構650的俯視平面圖，可在生長模板113上製造本發明之一或多個半導體結構及隨後的發光裝置，且圖6B為用於形成生長模板113之中間半導體結構650之一部分的簡化橫截面圖。生長模板113可如上述美國專利申請公開案第US 2010/0176490 A1號及/或美國專利申請公開案第US 2010/0109126號中所揭示製造。如其中所揭示，中間半導體結構650可包括犧牲基板652、安置於犧牲基板652上的一層順應材料654，及一或多個安置於順應材料654上的InsGa1-sN晶種層656。一或多個InsGa1-sN晶種層656可用作「晶種」，可在晶種上形成本文所述之半導體結構100的各個隨後層。
初始InsGa1-sN晶種層可形成於初始生長基板上且隨後使用諸如離子植入、接合及隨後分離初始InsGa1-sN晶種層之一部分來轉移至犧牲基板652上(未圖示)。初始生長基板可包含特徵在於生長面晶格與初始InsGa1-sN晶種層錯配以便以著色方式形成InsGa1-sN晶種層的生長基板。舉例而言，初始生長基板可包含藍寶石基板，其包括鎵極性GaN晶種層，使得所形成之InsGa1-sN晶種層包含經受拉伸應變的鎵極性InsGa1-sN晶種層。
可形成或生長初始InsGa1-sN晶種層，以使得InsGa1-sN晶種層包含含有III族氮化物極面之生長面。舉例而言，可形成生長面，以使得InsGa1-sN晶種層包含鎵極面。另外，可生長或以其他方式形成初始InsGa1-sN晶種層，以使得InsGa1-sN晶種層之組成滿足0.02s0.05。作 為一個特定非限制實例，InsGa1-sN晶種層中之n值可等於約0.03。亦可使InsGa1-sN晶種層生長或以其他方式形成為大於約兩百奈米(200nm)之厚度。然而，InsGa1-sN晶種層可以InsGa1-sN晶種層不超過InsGa1-sN晶種層臨界厚度的方式形成，InsGa1-sN晶種層臨界厚度為InsGa1-sN晶種層之應變可因其他缺陷形成而鬆弛時的厚度。此現象在此項技術中通常稱為相分離。因此，InsGa1-sN晶種層可包含已發生應變的高品質晶種材料。
作為非限制性實例，工業中已知為SMART-CUT方法的方法可用於將InsGa1-sN晶種層656轉移至犧牲基板652，犧牲基板652使用順應材料層654作為接合層。此等方法詳細描述於例如Bruel之美國專利第RE39,484號、Aspar等人之美國專利第6,303,468號、Aspar等人之美國專利第6,335,258號、Moriceau等人之美國專利第6,756,286號、Aspar等人之美國專利第6,809,044號及Aspar等人之美國專利第6,946,365號中，該等專利各自之揭示內容以全文引用的方式併入本文中。
犧牲基板652可包含均質材料或非均質(亦即複合)材料。作為非限制性實例，支撐基板652可包含藍寶石、矽、III族砷化物、石英(SiO2)、熔融二氧化矽(SiO2)玻璃、玻璃陶瓷複合材料(諸如Schott North America,Inc.,Duryea,PA以商標ZERODUR®所售者)、熔融二氧化矽玻璃複合材料(諸如SiO2-TiO2或Cu2-Al2O3-SiO2)、氮化鋁(AlN)或碳化矽(SiC)。
順應材料層654可包含例如玻璃轉移溫度(Tg)小於或等於約800℃的材料。順應材料層654的厚度可在約0.1μm至約10μm範圍內，更特定言之，在約1μm至約5μm範圍內。作為非限制實例，順應材料層100可包含以下至少一者：氧化物、磷矽酸鹽玻璃(PSG)、硼矽酸鹽(BSG)、硼磷矽酸鹽玻璃(BPSG)、聚醯亞胺、摻雜或無摻雜準無機性矽氧烷旋塗玻璃(SOG)、無機旋塗玻璃(亦即甲基-、乙基-、苯基-或丁 基)，及摻雜或無摻雜矽酸鹽。
順應材料層654可使用例如烘箱、熔爐或沈積反應器加熱至足以使順應材料層654之黏度降低、從而使順應材料層654回焊的溫度，從而使一或多個InsGa1-sN晶種層656的晶格應變至少部分地鬆弛。藉由降低順應材料層654之黏度，可使InsGa1-sN晶種層656之拉伸應變至少部分地鬆弛或甚至可消除，從而形成生長面晶格參數大於或等於約3.189埃的InsGa1-sN晶種層656。
因此，藉由使InsGa1-sN內之至少一部分晶格應變發生鬆弛，可使InsGa1-sN之生長面晶格參數大於或等於約3.189埃。大於或等於3.189埃之生長面晶格參數可對應於纖鋅礦GaN之平衡生長面晶格常數。因此，根據本發明之一些實施例，在本發明之InsGa1-sN層上或上方形成的一或多個GaN層可以無應變狀態形成，亦即實質上無晶格應變。
一或多個InsGa1-sN晶種層656一經至少部分鬆弛，InsGa1-sN晶種層656即可轉移至支撐基板上，且隨後可移除順應材料654及犧牲基板652以形成生長模板113，如圖6C中所說明。詳細參看圖6B及圖6C，至少部分鬆弛的InsGa1-sN晶種層656可附著至支撐基板659，且可使用諸如雷射提離、濕式蝕刻、乾式蝕刻及化學機械拋光中之一或多種方法移除犧牲基板652及順應材料654。
支撐基板659可包含均質材料或非均質(亦即複合)材料。作為非限制性實例，支撐基板658可包含藍寶石、矽、III族砷化物、石英(SiO2)、熔融二氧化矽(SiO2)玻璃、玻璃陶瓷複合材料(諸如Schott North America,Inc.,Duryea,PA以商標ZERODUR®所售者)、熔融二氧化矽玻璃複合材料(諸如SiO2-TiO2或Cu2-Al2O3-SiO2)、氮化鋁(AlN)或碳化矽(SiC)。
如圖6C中所示，在一些實施例中，生長模板113視情況可包括覆蓋支撐基板659的介電材料層661。介電材料層660視情況可在支撐基 板659或一或多個InsGa1-sN晶種層656之主要表面上形成，其中介電材料661係用作接合層以促進InsGa1-sN晶種層656接合至支撐基板659。介電材料層660可包括例如氮氧化矽(SiON)、氮化矽(Si3N4)或二氧化矽(SiO2)，且可使用例如化學氣相沈積(CVD)、物理氣相沈積(PVD)或原子層沈積(ALD)形成。因此，如圖6C中所示，生長模板113包含支撐基板659及安置於支撐基板659上的InsGa1-sN晶種層656。
另外，InsGa1-sN晶種層656可形成於支撐基板659上，使得InsGa1-sN晶種層656之組成範圍可為0.02s0.05。作為一個非限制性特定實例，InsGa1-sN晶種層656中之s值可等於約0.03。此外，InsGa1-sN晶種層656可具有生長面晶格參數大於或等於約3.189埃的極性生長面662。亦可形成總層厚度 T s 大於約一百奈米(100nm)的InsGa1-sN晶種層。
如上文中所述，生長模板113可形成圖1A之基底層102的一部分，且可包含生長基板658、III族氮化物成核層660及GaN晶種層656。在一些實施例中，基底層102亦可包括視情況存在之InnGa1-nN基底層`12，其中InnGa1-nN基底層繼承相鄰GaN晶種層之某些晶體特性。因此，InnGa1-nN基底層112亦可包含生長面晶格參數大於或等於約3.186埃的極性生長面，諸如鎵極性生長面。
InnGa1-nN基底層112可包含InnGa1-nN層，其中0.00n0.10，或其中0.02n0.08。作為一個非限制性特定示例實施例，InnGa1-nN基底層112中之n值可等於約0.05。InnGa1-nN基底層112的平均層厚度T n 可介於約十奈米(10nm)與約三千奈米(3,000nm)之間，或介於約十奈米(10nm)與約一千奈米(1,000nm)之間。InnGa1-nN基底層112視情況可摻雜。舉例而言，InnGa1-nN基底層112可藉由摻雜電子供體元素(諸如矽或鍺)而n型摻雜。InnGa1-nN基底層112中之摻雜劑濃度的範圍可為約3e17cm-3至約1e20cm-3，或約5e17cm-3至約1e19cm-3。
形成半導體結構100之包含InGaN之一或多個其他各個層之後，可在基底層102之至少一部分上形成第一電極接點，以利用半導體結構100製造發光裝置。
如圖1A中所示，所完成之基底層102包含如上文所述之生長模板113，及視情況存在之InnGa1-nN基底層112。半導體結構100之各個III族氮化物層可以下文進一步詳述之逐層方法生長或以其他方式形成。在一些實施例中，基底層102可包含上面生長或以其他方式形成半導體結構100之其他層的基底。因此，半導體結構100之各個III族氮化物層可如下生長或以其他方式依序形成：自基底層102開始且自圖1A之角度自左往右的方向移動，但該結構之取向實際上可使得基底層102在製造期間安置於底部上。換言之，在製造期間，該結構取向可與圖1A之方向呈逆時針九十度。
如下文進一步詳細論述，作用區域106安置於基底層102與p型接觸層104之間。作用區域106包含至少一個InGaN井層114及至少一個InGaN障壁層116。在一些實施例中，作用區域106可至少實質上包含InGaN(但其中存在摻雜劑)。詳言之，作用區域106可包含至少一個井層114，井層114包含InwGa1-wN，其中0.10w0.40，或在一些實施例中，其中0.12w0.25，或在其他實施例中，其中w等於約0.14。作用區域106亦包含至少一個障壁層116，障壁層116包含InbGa1-bN，其中0.01b0.10，或在一些實施例中，其中0.03b0.08，或在其他實施例中，其中b等於約0.05。在一些實施例中，InGaN障壁層116可緊鄰(例如直接鄰接於)至少一個InGaN井層114。
在製成發光裝置(諸如發光二極體(LED))時，半導體結構之作用區域106為半導體結構之區域，其中電子與電洞彼此重合而產生LED所發射的光子。在一些實施例中，光子以可見光形式發射。至少一些可見光可具有約三百八十奈米(380nm)至約五百六十奈米(560nm)電 磁輻射譜範圍內的波長。
如上文所提及，半導體結構100之作用區域106包含一或多個InGaN井層114及一或多個InGaN障壁層116，且在一些實施例中可至少實質上包含InGaN(但是其中存在摻雜劑)。因此，在一些實施例中，作用區域106可主要由InGaN組成。作用區域106包含一或多對包括一個井層114及一個障壁層116的相鄰層，其中各井層114包含InwGa1-wN，其中0.10w0.40，且其中各障壁層116包含InbGa1-bN，其中0.01b0.10。
在圖1A及圖1B所說明的實施例中，半導體結構100之作用區域106包括一(1)對作用層(一個井層114及一個障壁層116)，但是在其他實施例中，半導體結構100之作用區域106可包括超過一對作用層。舉例而言，半導體結構100之作用區域106可包括一(1)至二十五(25)對相鄰作用層，各對包括一個井層114及一個障壁層116，使得作用區域106包括交替井層114與障壁層116之堆疊(在包括超過一對的實施例中)。然而應瞭解，障壁層116數目可不等於井層114數目。井層114彼此間可由障壁層116分隔。因此，在一些實施例中，障壁層116數目可等於井層114數目，比井層114數目多一個或少一個。
繼續參看圖1A，各井層114的平均層厚度 T W 可介於約一奈米(1nm)與約一千奈米(1,000nm)之間、約一奈米(1nm)與約一百奈米(100nm)之間，或甚至約一奈米(1nm)與約十奈米(10nm)之間。在一些實施例中，井層114可包含量子井。在此等實施例中，各井層114可具有約十奈米(10nm)或小於十奈米之平均層厚度 T W 。在其他實施例中，井層114可不包含量子井，且各井層114可具有大於約十奈米(10nm)的平均層厚度 T W 。在此等實施例中，作用區域106可包含此項技術中稱為「雙異質結構」者。各障壁層116的平均層厚度T B 可介於約一奈米(1nm)與約五十奈米(50nm)之間，或甚至介於約一奈米(1nm)與約 十奈米(10nm)之間，但障壁層116在其他實施例中可更厚。
井層114與障壁層116之一或兩者可摻雜。舉例而言，井層114與障壁層116之一或兩者可藉由摻雜電子供體元素(諸如矽或鍺)而n型摻雜。井層114中之摻雜劑濃度的範圍可為約3e17cm-3至約1e19cm-3，或在一些實施例中，可為約3e17cm-3至約5e17cm-3。類似地，障壁層116中之摻雜劑濃度的範圍可為約3e17cm-3至約1e19cm-3，或在一些實施例中，可為約1e18cm-3至約3e18cm-3。
井層114與障壁層116之一或兩者可具有纖鋅礦晶體結構。另外，在一些實施例中，井層114與障壁層116之一或兩者可包含極性生長面，諸如鎵極性生長面，平行於井層114與障壁層116之間界面之生長面的平均晶格常數大於或等於約3.186埃。更特定言之，在一些實施例中，平均生長面晶格常數c可介於約3.186埃與約3.2埃之間。
包含至少一個井層及至少一個障壁層之作用區域106的平均總厚度範圍可為約四十奈米(40nm)至約一千奈米(1000nm)、約四十奈米(40nm)至約七百五十奈米(750nm)，或甚至為約四十奈米(40nm)至約兩百奈米(200nm)。
繼續參看圖1A，半導體結構100視情況可包括介於作用區域106與p型接觸層104之間及/或介於作用區域106與基底層102之間的其他層。舉例而言，在一些實施例中，半導體結構100可包含介於作用區域106與基底層102之間的間隔層118。
視情況存在之間隔層118可包含InspGa1-spN層，其中0.01sp0.10，或其中0.03sp0.06，或其中sp等於約0.05。間隔層118可用於提供基底層102與作用區域106之各層之間更漸近的過渡，其相對於基底層102且在一些實施例中相對於InnGa1-nN基底層112可具有不同組成(且因此具有不同晶格參數)。因此，在一些實施例中，InspGa1-spN間隔層118可直接安置於基底層102與作用區域106之間。藉 由提供基底層102與作用區域106之間更漸近的過渡，可降低各個InGaN層晶格內的應力，且因此可減少此等應力所引起的缺陷。InspGa1-spN間隔層118的平均層厚度 T sp 可介於約一奈米(1nm)與約一百奈米(100nm)之間，或約一奈米(1nm)與約一百奈米(100nm)之間。作為一個非限制性特定實例，平均層厚度 T sp 可等於約十奈米(10nm)。
InspGa1-spN間隔層118視情況可摻雜。舉例而言，InspGa1-spN間隔層118可藉由摻雜電子供體元素(諸如矽或鍺)而n型摻雜。間隔層118中之摻雜劑濃度的範圍可為約3e17cm-3至約1e19cm-3。作為一個非限制性特定實例，間隔層118中之摻雜劑濃度可等於約2e18cm-3。
繼續參看圖1A，半導體結構100可進一步包括視情況存在之IncpGa1-cpN帽層120，帽層120安置於作用區域106與p型接觸層104之間。視情況存在之IncpGa1-cpN帽層120可包含IncpGa1-cpN層，其中0.01cp0.10，或其中0.03cp0.07。作為一個非限制性特定實例，cp值可等於約0.05。IncpGa1-cpN帽層120可用於一經隨後高溫加工即可避免作用區域106之下伏層中之銦溶解及/或蒸發，且/或可發揮間隔層之相同功能。
IncpGa1-cpN帽層120的平均層厚度 T cp 可介於約一奈米(1nm)與約一百奈米(100nm)之間，或約一奈米(1nm)與約二十五奈米(25nm)之間。作為一個非限制性特定實例， T cp 在一些實施例中可等於約十奈米(10nm)。帽層120視情況可摻雜。舉例而言，帽層120可藉由摻雜電子受體元素(諸如鎂、鋅及碳)而p型摻雜。然而在其他實施例中，帽層120可為n型摻雜。帽層120中之摻雜劑濃度的範圍可為約3e17cm-3至約1e19cm-3，或可為約1e18cm-3至約5e18cm-3。作為一個非限制性特定實例，帽層120中之摻雜劑濃度在一些實施例中可等於約2e18cm-3。
本發明之半導體結構100可進一步包括安置於作用區域106與p型接觸層104之間的一或多個電子阻擋層(EBL)。此等電子阻擋層可包含 其中傳導帶之能帶邊緣能級相對高於作用區域106之傳導帶能帶邊緣的材料，其可用於將電子限制於作用區域106內且防止載子自作用區域106中溢流。
作為非限制性實例，圖1A說明安置於帽層120之與作用區域106相對一側上的電子阻擋層108。如圖1A中所示，在包括p型本體層110的實施例中，電子阻擋層108可直接安置於帽層120與p型本體層110之間。
電子阻擋層108包含III族氮化物。作為非限制性實例，電子阻擋層108可至少實質上包含IneGa1-eN(但其中存在摻雜劑)，其中0.00e0.02，且在一些實施例中，可至少實質上包含GaN(但其中存在摻雜劑)。在其他實施例中，電子阻擋層108可至少實質上包含AleGa1-eN，其中0.00e0.20。在一些實施例中，電子阻擋層108可至少實質上包含AleGa1-eN(但其中存在摻雜劑)。
電子阻擋層108用一或多種選自由鎂、鋅及碳組成之群的摻雜劑p型摻雜。電子阻擋層108內之一或多種摻雜劑濃度可在約1e17cm-3至約1e21cm-3範圍內，或在一些實施例中，可等於約3e19cm-3。在一些實施例中，電子阻擋層108可具有約五奈米(5nm)至約五十奈米(50nm)範圍內之平均層厚度 T e ，或在一些實施例中，可具有等於約二十奈米(20nm)之平均層厚度 T e 。
在本發明之半導體結構100的其他實施例中，半導體結構100可具有類似於電子阻擋層108的電子阻擋層，但其中該電子阻擋層具有包含不同材料之交替層的超晶格結構，如圖1A之插圖122中所說明。舉例而言，電子阻擋層108可具有包含GaN 124與IneGa1-eN 126之交替層的超晶格結構，其中0.01e0.02。在其他實施例中，電子阻擋層可具有包含GaN 124與AleGa1-eN 126之交替層的超晶格結構，其中0.01e0.20。此等超晶格結構中之各層可具有約一奈米(1nm)至約二 十奈米(20nm)的平均層厚度。
如上文所提及，本發明之半導體結構100可進一步包括安置於電子阻擋層108與p型接觸層104之間的p型本體層110。此等p型本體層可包含p摻雜型III族氮化物材料，諸如p摻雜型InpGa1-pN。此等p型本體層可用作例如電洞載子源，以增強導電性及來往於作用區域106之光提取。
p型本體層110可至少實質上包含InpGa1-pN，其中0.01p0.08(但其中存在摻雜劑)。作為一個非限制性特定實例，p型本體層110可至少實質上包含InpGa1-pN，其中p等於約0.02。p型本體層110可用一或多種選自由鎂、鋅及碳組成之群的摻雜劑p型摻雜。p型本體層110內之一或多種摻雜劑濃度可在約1e17cm-3至約1e21cm-3範圍內。作為一個非限制性特定實例，p型本體層110中之摻雜劑濃度可等於約3e19cm-3。在一些實施例中，p型本體層110可具有約五十奈米(50nm)至約六百奈米(600nm)範圍內之平均層厚度 T p 。作為一個非限制性特定實例，p型本體層110可具有等於約一百七十五奈米(175nm)的平均層厚度 T p 。
半導體結構100可進一步包括安置於p型本體層110之與電子阻擋層108相對一側上的p型接觸層104。p型接觸層104可包含III族氮化物。此等p型接觸層可用於例如增強電洞傳導至作用區域106內。p型接觸層104可包含較高濃度的一或多種摻雜劑，諸如p型摻雜劑，以便在利用半導體結構100製造發光裝置期間限制在p型接觸層之一部分上所形成之電極接點的電阻。
作為一個非限制性實例，p型接觸層104可包含p型摻雜的IncGa1-cN。舉例而言，p型接觸層104可至少實質上包含IncGa1-cN，其中0.01c0.10(但其中存在摻雜劑)，且在一些實施例中，p型接觸層104可至少實質上包含GaN(但其中存在摻雜劑)。p型接觸層104可用一或 多種選自由鎂、鋅及碳組成之群的摻雜劑p型摻雜。p型接觸層104內之一或多種摻雜劑濃度可在約1e17cm-3至約1e21cm-3範圍內。作為一個非限制性特定實例，p型接觸層104內之一或多種摻雜劑濃度可等於約1e20cm-3。p型接觸層104可具有約兩奈米(2nm)至約五十奈米(50nm)範圍內之平均層厚度 T c 。作為一個非限制性特定實例，p型接觸層104可具有等於約十五奈米(15nm)的平均層厚度 T c 。如圖1A中所示，p型接觸層104可直接形成於p型本體層110上。
如下文中詳細所述，所完成之半導體結構100可用於製造一或多種半導體發光裝置，諸如LED。簡言之，電極接點可形成於基底層102之半導體層的一部分上，諸如InnGa1-nN基底層112之一部分上或GaN晶種層656之至少一部分上，且另一電極接點可形成於p型接觸層104之至少一部分上，藉此將電荷載子注入作用區域106內，從而發射出可呈可見光形式的電磁輻射。
圖1B為簡圖，其說明圖1A之半導體結構100之各個層之不同半導體材料在傳導帶128之能級(在能帶圖中)方面的相對差異(注意生長基板658及III族氮化物成核層660省去)。圖1B垂直地與圖1A之半導體結構100對齊。圖1B中之垂直虛線與圖1A之半導體結構100之各個層之間的界面對齊。圖1B中之垂直軸為能量，其中較高能級垂直地位於較低能級上方。應注意，圖1B說明實例半導體結構100之傳導帶能級的非限制實例。因此，水平傳導帶相對能級的相對位置可至少隨個別半導體層之組成及摻雜、各個半導體層之組成範圍(範圍如上文中所述)而變。因此，圖1B可用於瞭解半導體結構100之各個層之傳導帶128之能級的相對差異。如圖1B中所示，井層114之傳導帶128的能級可低於半導體結構100之其他層之傳導帶128的能級。
如此項技術中所知，對於III族氮化物層(諸如InGaN)而言，傳導帶128之能級隨包括(但不限於)銦含量及摻雜劑含量之多種變數而 變。井層114及障壁層116可經形成而具有一個組成且以其他方式組態成使得井層114之傳導帶128的能級低於障壁層116之傳導帶128的能級。因此，由半導體結構100製成之發光裝置在操作期間，電荷載子(例如電子)可積聚於井層114中，且障壁層116可用來阻止電荷載子(例如電子)遷移越過作用區域106。因此，在一些實施例中，各井層114中之銦含量可高於各障壁層116中之銦含量。舉例而言，各井層114中之銦含量與各障壁層116中之銦含量之間的差異可大於或等於約0.05(亦即w-b0.05)，或在一些實施例中，可大於或等於約0.20(亦即w-b0.20)。在一些實施例中，障壁層116中之摻雜劑濃度可不同於井層114中之摻雜劑濃度。高摻雜濃度可導致InGaN晶體結構中產生缺陷，且此等缺陷可引起電子-電洞對之非輻射性結合。在一些實施例中，井層114中之摻雜劑濃度可低於障壁層116中之摻雜劑濃度，以使井層114中之電子-電洞對之非輻射性結合速率降低(相對於障壁層116中之電子-電洞對之非輻射性結合速率)。在其他實施例中，障壁層116中之摻雜劑濃度可高於井層114中之摻雜劑濃度。
如圖1B中所說明，電子阻擋層108所提供之能量障壁可由電子阻擋層108與帽層120(或在電子阻擋層108之最靠近作用區域106之一側上與電子阻擋層108直接相鄰的其他層)之傳導帶128之能級差引起。能量障壁高度可藉由改變電子阻擋層108之組成而改變。舉例而言，如圖1B所說明，導電能級130(如實線所示)可說明至少實質上包含GaN之電子阻擋層(但其中存在摻雜劑)的傳導帶能級。如傳導帶能級132所說明(顯示為虛線)，可藉由形成至少實質上包含IneGa1-eN(其中0.01e0.02)之電子阻擋層相對於GaN電子阻擋層來降低電子阻擋層內之傳導帶能級。在其他實施例中，如傳導帶能級134所說明(顯示為虛線)，可藉由形成至少實質上包含AleGa1-eN(其中0.01e0.20)之電子阻擋層來相對於GaN電子阻擋層增大傳導帶能級。因此，電子阻擋 層內之傳導帶能級可加以改變以提供半導體結構100之電子阻擋層108與其他III族氮化物層之間的所要傳導帶偏移。
在半導體結構100之實施例(其中電子阻擋層108具有包含不同材料之交替層的超晶格結構)中，傳導帶能級可以類似於週期的方式增大及降低，如圖1B之插圖136中所說明。舉例而言，電子阻擋層108可具有包含GaN 138與AleGa1-eN 140之交替層的超晶格結構，其中0.01e0.20，或者，超晶格結構可包含GaN與IneGa1-eN之交替層，其中0.01e0.02。不同材料之交替層之間的傳導帶能級偏移之量級可依據GaN層與AleGa1-eN或IneGa1-eN層之間的組成性差異加以選擇。
本發明之半導體結構可進一步包括安置於半導體結構之作用區域106與半導體結構之基底層102之間的電子中止層。此等電子中止層可包含n摻雜型III族氮化物材料，其中傳導帶之能帶邊緣能級相對高於InnGa1-nN基底層之傳導帶的能帶邊緣，其可用來進一步將電子限制於作用區域內且可防止載子自作用區域中溢流，藉此改良載子在作用區域內之均一性。
作為非限制性實例，圖2A及2B說明包括此電子中止層202之半導體結構200的實施例。半導體結構200類似於半導體結構100且包括包含一或多個InGaN井層114及一或多個InGaN障壁層116的作用區域106，如先前針對半導體結構100所述。半導體結構200亦包括基底層102、間隔層118、帽層120、電子阻擋層108、p型本體層110及p型接觸層104，如先前針對半導體結構100所述。半導體結構200之電子中止層202安置於基底層102與作用區域106之間，且可安置於InnGa1-nN基底層112與間隔層118之間。
電子中止層202包含III族氮化物。作為非限制性實例，電子中止層202可包含n型摻雜的AlGaN。舉例而言，在一些實施例中，電子中止層202可至少實質上包含AlstGa1-stN(但其中存在摻雜劑)，其中 0.01st0.20。在其他實施例中，電子中止層202可具有超晶格結構，如插圖204所說明，其包含AlstGa1-stN層206(其中0.01st0.20)與GaN層208之交替層。半導體結構200可包括任何數目個(例如約一(1)至約二十(20)個)AlstGa1-stN層206與GaN層208之交替層。此超晶格結構中之層206與208可具有約一奈米(1nm)至約一百奈米(100nm)之平均層厚度。
電子中止層202可用一或多種選自由矽及鍺組成之群的摻雜劑n型摻雜。電子中止層202內之一或多種摻雜劑的濃度可在約0.1e18cm-3至20e18cm-3範圍內。在一些實施例中，電子中止層202可具有約一奈米(1nm)至約五十奈米(50nm)範圍內之平均層厚度 T st 。
圖2B為簡化的傳導帶圖且說明半導體結構200中之各種材料之傳導帶228的相對能級。如圖2B中所示，在圖2A之半導體結構200之實施例中，半導體結構200(圖2B)之電子中止層202之至少一部分內之傳導帶228的能級可相對高於基底層102內之傳導帶228的能級及/或間隔層118內之傳導帶228的能級。在電子中止層202包含如圖2B之插圖210所說明之超晶格結構的實施例中(該超晶格結構包含AlstGa1-stN層206(其中0.01st0.20)與GaN層208之交替層)，傳導帶能級可以週期性方式變化。
在其他實施例中，本發明之半導體結構可包括介於作用區域與基底層102之間的一或多個材料層，該等材料層用於促進半導體結構之製造。舉例而言，在一些實施例中，本發明之半導體結構及由此等結構製成的一或多種發光裝置可包括一或多個安置於作用區域與基底層102之間的應變釋放層，其中該等應變釋放層組成且組態成可接納半導體結構之介於基底層102與p型接觸層之間的各個層之晶體結構的晶格應變，該等層可以逐層方法彼此一層接一層磊晶式生長
作為非限制性實例，圖3A及3B說明包括此應變釋放層302之半導 體結構300的實施例。半導體結構300類似於半導體結構100且包括包含一或多個InGaN井層114及一或多個InGaN障壁層116的作用區域106，如先前針對半導體結構100所述。半導體結構300亦包括基底層102、間隔層118、帽層120、電子阻擋層108、p型本體層110及p型接觸層104，如先前針對半導體結構100所述。半導體結構300之應變釋放層302安置於基底層102與間隔層118之間。在圖3A及3B之實施例中，應變釋放層302直接安置於InnGa1-nN基底層112與InspGa1-spN間隔層118之間。
應變釋放層302可包含III族氮化物。作為非限制性實例，應變釋放層302可具有超晶格結構，如插圖304所說明，該超晶格結構包含InsraGa1-sraN層306(其中0.01sra0.10)與InsrbGa1-srbN層308(其中0.01srb0.10)之交替層。此外，sra可大於srb。半導體結構300可包括任何數目個(例如約一(1)至約二十(20)個)InsraGa1-sraN層306與InsrbGa1-srbN層308之交替層。此超晶格結構中之層306及308可具有約一奈米(1nm)至約二十奈米(20nm)的平均層厚度。
應變釋放層302可用一或多種選自由矽及鍺組成之群的摻雜劑n型摻雜。應變釋放層302內之一或多種摻雜劑的濃度可在約0.1e18cm-3至20e18cm-3範圍內。在一些實施例中，應變釋放層302可具有約一奈米(1nm)至約五十奈米(50nm)範圍內之平均層厚度。
圖3B為簡化的傳導帶圖且說明半導體結構300中之各種材料之傳導帶328的相對能級。如圖3B中所示，在圖3A之半導體結構300的實施例中，半導體結構300(圖3A)之應變釋放層301之至少一部分內的傳導帶328之能級可相對低於InnGa1-nN基底層112內之傳導帶328的能級及/或間隔層118內之傳導帶328的能級。在其他實施例中，半導體結構300(圖3A)之應變釋放層302之至少一部分內的傳導帶328之能級可相對高於InGaN基底層112內之傳導帶328的能級及/或間隔層118內 之傳導帶328的能級。在應變釋放層302包含如圖3B之插圖310所說明之超晶格結構(該超晶格結構包含InsraGa1-sraN層306與InsrbGa1-srbN 308之交替層)的實施例中，傳導帶能級可以週期性方式變化。
圖4A及4B說明本發明之半導體結構400的又一個實施例。半導體結構400類似於半導體結構100且包括包含一或多個InGaN井層114及一或多個InGaN障壁層116的作用區域406，如先前針對半導體結構100所述。半導體結構400亦包括基底層102、間隔層118、帽層120、電子阻擋層108、p型本體層110及p型接觸層104，如先前針對半導體結構100所述。半導體結構400之作用區域406進一步包括其他GaN障壁層402。其他GaN障壁層402各自可安置於InGaN井層114與InGaN障壁層116之間。其他GaN障壁層402可用來進一步將電子限制於井層114內，電子在井層114中更可能與電洞重合且使得輻射發射機率增大。
在一些實施例中，各GaN障壁層402可用一或多種選自由矽及鍺組成之群的摻雜劑n型摻雜。舉例而言，GaN障壁層402內之一或多種摻雜劑的濃度可在約1.0e17cm-3至50e17cm-3範圍內。在一些實施例中，各GaN障壁層402可具有約二分之一奈米(0.5nm)至約二十奈米(20nm)範圍內的平均層厚度 T b2 。
圖4B為簡化的傳導帶圖且說明半導體結構400中之各種材料之傳導帶428的相對能級。如圖4B中所示，在圖4A之半導體結構400的實施例中，GaN障壁層402(圖4A)內之傳導帶428的能級可相對高於InGaN障壁層116內之傳導帶428的能級且高於InGaN井層114內之傳導帶428的能級。
圖5A及5B說明本發明之包含半導體結構500之其他實施例。在此等實施例中，可利用如美國專利申請案第13/362,866號(2012年1月31日以Arena等人的名義申請)中所揭示的方法形成作用區域506。半導 體結構500類似於半導體結構100且包括包含一或多個InGaN井層514及一或多個InGaN障壁層516的作用區域506，如先前針對半導體結構100所述。半導體結構500亦包括基底層、間隔層、帽層、電子阻擋層、p型本體層100及p型接觸層，如先前針對半導體結構100所述。為清楚起見，僅說明包圍作用區域506的層，且此等層可包含視情況存在之間隔層118及帽層120以及InnGa1-nN基底層112及電子阻擋層108。若半導體結構500省去視情況存在之層，則作用區域506可直接安置於基底層102與電子阻擋層108之間。
半導體結構500之作用區域506類似於半導體結構100之作用區域，但進一步包括兩個或兩個以上InGaN障壁層，其中如圖5A及圖5B中所檢視，後續障壁層之間的帶隙能自右向左(亦即自帽層120延伸至間隔層118的方向)逐步增強。半導體結構500中之作用區域506之此組態可藉由防止載子自作用區域506中溢流而有助於將電荷載子限制於作用區域500內，藉此使由半導體結構500所製成之發光裝置的效率增大。
障壁區516A-C的材料組成及結構組態經選擇可使得各障壁區516A-C具有各別的帶隙能550A-C，其中帶隙能係由包含半導體結構500之各種半導體材料的傳導帶能量528與價帶能量552之間的能量差得到。第一障壁區516A之帶隙能550A可小於第二障壁區516B之帶隙能550B，且第二障壁區516B之帶隙能550B可小於第三障壁區516C之帶隙能550C，如圖5B之能帶圖中所示。此外，量子井區之各帶隙能552A-C可實質上相等且可小於障壁區516A-C之各帶隙能550A-C。
在此組態中，第一量子井514A與第二量子井514B之間的電洞能量障壁554A可小於第二量子井514B與第三量子井514C之間的電洞能量障壁554B。換言之，跨越障壁區516A-C的電洞能量障壁554A-C可在自帽層120向間隔層118延伸的方向上跨越作用區域506逐步增大。電洞能 量障壁554A-C為跨越量子井區514A-C與相鄰障壁區516A-C之間界面的價帶552之能差。作為自帽層120移向間隔層108之跨越障壁區516A-C之電子電洞能量障壁554A-C增大的結果，可使得作用區域506內之電洞分佈均一性增強，從而改良由半導體500所製成之發光裝置在操作期間的效率。
如上文所提及，障壁區516A-C的材料組成及結構組態可經選擇以使得各障壁區516A-C具有不同的各別帶隙能550A-C。作為非限制實例，各障壁區516A-C可包含三元III族氮化物材料，諸如Inb3Ga1-b3N，其中b3為至少約0.01。使障壁區516A-C之Inb3Ga1-b3N中的銦含量降低(亦即降低b3值)可增大障壁區516A-C之帶隙能。因此，第二障壁區516B可具有低於第一障壁區516A的銦含量，且第三障壁區516C可具有低於第二障壁區516B的銦含量。另外，障壁區516A-C及井區514A-C可摻雜且可具有如先前針對半導體結構100所述的平均層厚度。
如上文所提及，根據本發明之實施例，作用區域106(圖1A)可包含至少一個InGaN井層及至少一個InGaN障壁層，且在一些實施例中，可至少實質上包含InGaN(例如可主要由InGaN組成，但其中存在摻雜劑)。先前已知之包含InGaN井層之大部分發光裝置結構包括GaN(至少實質上不含銦)障壁層。InGaN井層與GaN障壁層之間的傳導帶能級差相對較高，根據此項技術中之教示，此可使電荷載子於井層內之限制得到改良且可改良LED結構之效率。然而，先前技術結構及方法可因載子溢流及壓電性極化而導致裝置效率降低。
在載子溢流理論中，一或多個量子井層可類似於水桶，其捕捉及容納所注入之載子的能力在載子注入較高時減弱。當所注入之載子未被捕捉或容納時，其溢出作用區域且浪費，導致裝置效率降低。包含InGaN量子井及GaN障壁層之先前技術結構的帶偏移(亦即量子井與障壁之間的傳導帶能級差)顯著大於實質上包含InGaN之作用區域的帶 偏移，如本文實施例中所述。本文所述結構之帶偏移減少可使所注入之載子更有效地遍佈於作用區域之量子井層上，從而使由本文所述半導體結構製成之發光裝置的效率增大。
另外，由於InGaN井層與GaN障壁層之間的晶格錯配，因此此等發光裝置結構之作用區域內發生相對較強的壓電性極化。在發光裝置結構之作用區域內，壓電性極化可使電子之波函數與電洞之波函數之間的重疊減少。如例如J.H.Son及J.L.Lee,Numerical Analysis of Efficiency Droop Induced by Piezoelectric Polarization in InGaN/GaN Light-Emitting Diodes,Appl.Phys.Lett.97,032109(2010)中所揭示，壓電性極化在此等發光裝置結構(例如LED)中可導致所謂的「效率下降」。效率下降現象為隨著電流密度增大，LED結構之內部量子效率(IQE)曲線中的下降(減小)。
發光結構(諸如本發明之LED結構)之實施例可減少或克服先前已知之具有InGaN井層及GaN障壁層之LED結構的問題，此等問題與晶格錯配、載子溢流、壓電性極化現象及效率下降有關。本發明之LED之實施例(諸如由圖1A及1B之半導體結構100製成的LED結構)可經組態成且其能帶結構可設計成使得作用區域106展現減少之壓電性極化效應、及電子波函數與電洞波函數之重疊增加。因此，諸如LED之發光裝置可展現電荷載子跨越作用區域106之改良均一性，及隨著電流密度增加而減少之效率下降。
下文參考圖10A及10B、11A-11E、12A及12B、及13A-13E進一步論述可經由本發明實施例獲得的此等優勢。圖10A及10B說明類似於先前已知之LED之LED 556的實施例。LED 556包括作用區域558，作用區域558包含五(5)個InGaN井層562及安置於InGaN井層562之間的GaN障壁層564。LED 556亦包括基底層560、第一間隔層566、第二間隔層568、電子阻擋層570及電極層572。在LED 556中，InGaN井層 562包含各具有約二又二分之一奈米(2.5nm)之平均層厚度的In0.18Ga0.82N層。障壁層564包含GaN層，其可具有約十奈米(10nm)之平均層厚度。基底層560包含平均層厚度為約三百二十五奈米(325nm)的摻雜GaN層，其經約5e18cm-3濃度之矽n型摻雜。第一間隔層566可包含平均層厚度為約二十五奈米(25nm)的無摻雜GaN。第二間隔層568亦可包含平均層厚度為約二十五奈米(25nm)的無摻雜GaN。電子阻擋層可包含p摻雜型AlGaN。電極層572可包含摻雜GaN層，此電極層可具有約一百二十五奈米(125nm)之平均層厚度，其經約5e17cm-3濃度之鎂p型摻雜。圖10B為類似於圖1B的簡化傳導帶圖，且說明圖10A之LED 556之各個層之不同材料之傳導帶574的相對能級差(在能帶圖中)。圖10B之垂直虛線與圖10A之LED 556中之各個層之間的界面對齊。
如此項技術中所知，揭示於例如S.L.Chuang及C.S.Chang,k．p Method for Strained Wurtzite Semiconductors,Phys.Rev.B 54,2491(1996)中之8×8 Kane模型可用於表徵III族氮化物材料(諸如GaN及InGaN)之價帶的結構。可假定位於布里淵區(Brillouin zone)中心之價帶之重、輕及分裂分支的分裂不依賴於內建電場。因此，價次帶可由泊松與遷移聯立方程式(coupled Poisson and transport equations)之解獲得。可假定電子及電洞之波函數分別呈以下形式：u n Ψ v ．exp(k n ．r)，及u p,s Ψ v,s ．exp(k p ．r)，其中u n 及u p,s 為對應於布里淵區中心之電子及電洞的布洛赫振幅，k n 及k p 為共平面準力矩向量，Ψ v 及Ψ v,s 為包絡函數，且下標「s」可為重電洞(hh)、輕電洞(lh)或分裂(so)電洞。電子及電洞包絡函數之一維薛丁格方程式(Schrödinger equations)分別為： 其中及為電子及電洞在量子井中之有效電位，E v 及E v,s 為電子及電洞能級，且及為電子及電洞在磊晶生長方向上的有效質量。藉由在對應邊界條件下對上述薛丁格方程式求解，接著由以下獲得電子與電洞波函數之間的重疊積分：
如S.L.Chuang,Physics of Phonic Devices，第2版(Wiley,New Jersey,2009)所述，電子與電洞之輻射重合速率可由以下得到： 其中B為輻射重合係數，n為電子濃度，p為電洞濃度，且F n -F p 為準費米能級差(quasi-Fermi level separation)。電子及電洞濃度及準費米能級差隨著跨越LED之作用區域的位置而變。可鑑別出任何量子井中的最大輻射重合速率且視為該各別量子井之峰值輻射重合速率。
圖11A為曲線圖，其說明圖10A及10B之LED 550之傳導帶574及價帶576之能帶邊緣能量計算值(其中跨越LED 556施加的電流為零)與始於基底層560之與作用區域558相對之表面跨越LED 556之位置(以奈米計)的關係。圖11B為類似於圖11A的曲線圖，但圖11B說明圖10A及10B之LED 556在跨越LED 556施加之電流密度為每平方公分一百二十五安培(125A/cm2)時，傳導帶574及價帶576的能帶邊緣能量計算值。圖11C為曲線圖，其說明在跨越LED 550施加之電流密度為每平方公分一百二十五安培(125A/cm2)時，LED 556之五個量子井層562中之每一者的強度計算值與波長的關係。自圖10A及10B之角度，QW1為最左邊的量子井層562，且QW5為最右邊的量子井層562。圖11D說明 LED 556之注入效率計算值與所施加電流密度的關係。如圖11D中所示，LED 550在125A/cm2之所施電流密度下可展現約75.6%之注入效率。圖11E說明LED 556之內部量子效率(IQE)計算值與所施電流密度的關係。如圖11E中所示，LED 556在125A/cm2之所施電流密度下可展現約45.2%之內部量子效率。亦如圖11E中所示，LED 556之內部量子效率可自逾50%(所施電流密度為約20A/cm2時)下降至40%以下(所施電流密度為250A/cm2)。如先前所論述，IQE之此下降在此項技術中稱為效率下降。
下表1顯示針對圖10A及10B之LED 550之五個量子井層562中之每一者所計算的波函數重疊及峰值輻射重合速率。
如自圖11C及上表1可見，輻射重合主要來自最後一個井層562(最靠近p摻雜側，或陽極)，在LED 556中，其為第五號量子井(亦即QW5)。此外，如圖11E中所示，LED 556展現效率下降，此至少部分地由於壓電性極化所致，壓電性極化如本文先前所論述係因使用InGaN井層562及GaN障壁層564所引起。
包括含有至少一個InGaN井層及至少一個InGaN障壁層之作用區域(諸如LED 100之作用區域106)的本發明LED實施例可展現發生於井層中之輻射重合的改良均一性，且可展現減少之效率下降。參考圖12A及12B，以及下述圖13A至13E，提供本發明之LED實施例與LED 550之比較。
圖12A及12B說明本發明之LED 600之實施例的另一實例。LED 600包括作用區域106，作用區域106包含五(5)個InGaN井層114及安置於InGaN井層114之間的InGaN障壁層116。InGaN井層114及InGaN障 壁層116可如先前參考圖1A及1B針對半導體結構100所述。LED 600亦包括基底層112、第一間隔層118、帽層120及InGaN電極層104。在LED 600中，InGaN井層114包含各自具有約二又二分之一奈米(2.5nm)之平均層厚度的In0.18Ga0.82N層。障壁層116包含In0.08Ga0.92N層，且可各自具有約十奈米(10nm)之平均層厚度。基底層112包含平均層厚度為約三百奈米(300nm)的摻雜In0.05Ga0.95N層，其經約5e18cm-3濃度之矽n型摻雜。第一間隔層118可包含平均層厚度為約二十五奈米(25nm)的無摻雜In0.08Ga0.92N。帽層120亦可包含平均層厚度為約二十五奈米(25nm)的無摻雜In0.08Ga0.92N。電極層104可包含平均層厚度為約一百五十奈米(150nm)之摻雜In0.05Ga0.95N層，其經約5e17cm-3濃度之鎂p型摻雜。圖12B為簡化傳導帶圖，其說明圖12A之LED 600之各個層之不同材料之傳導帶602的相對能級差(在能帶圖中)。
圖13A為曲線圖，其說明圖12A及12B之LED 600之傳導帶602及價帶604之能帶邊緣能量計算值(其中跨越LED 600施加的電流為零)與始於基底層112之與作用區域106相對之表面跨越LED 600之位置(以奈米計)的關係。圖13B為類似於圖13A的曲線圖，但圖13B說明圖12A及12B之LED 600在跨越LED 600施加之電流密度為每平方公分一百二十五安培(125A/cm2)時，傳導帶602及價帶604的能帶邊緣能量計算值。圖13C為曲線圖，其說明在跨越LED 600施加之電流密度為每平方公分一百二十五安培(125A/cm2)時，LED 600之五個量子井層108中之每一者的強度計算值與波長的關係。自圖12A及12B之角度，QW1為最左邊的量子井層108，且QW5為最右邊的量子井層108。圖13D說明LED 600之注入效率計算值與所施電流密度的關係。如圖13D中所示，LED 600在125A/cm2之所施電流密度下可展現約87.8%之注入效率，且在約20A/cm2至約250A/cm2範圍內之電流密度下可展現至少約80%之載子注入效率。圖13E說明LED 600之內部量子效率(IQE)計算 值與所施電流密度的關係。如圖13E中所示，LED 600在125A/cm2之所施電流密度下可展現約58.6%之內部量子效率。亦如圖13E中所示，在約20A/cm2至250A/cm2範圍內之所施電流密度下，LED 600之內部量子效率可保持在約55%與約60%之間。因此，LED 600展現極小的效率下降，且效率下降顯著小於LED 500所展現之效率下降(LED 500不符合本發明之實施例)。
下表2顯示針對圖12A及12B之LED 600之五個量子井層108中之每一者所計算的波函數重疊及峰值輻射重合速率。
如自圖13C及上表2可見，與LED 500中之井層508相比，跨越LED 600之井層108的輻射重合更均一。
使用SiLENSe軟體對圖10A及10B之LED 550以及圖12A及12B之LED 600建立模型，SiLENSe軟體可購自STR Group,Inc.。SiLENSe軟體亦用於產生圖11A至11E及圖13A至13E之曲線圖，及獲得表1及2中所列之資料。
根據本發明之一些實施例，LED在約20A/cm2至約250A/cm2範圍內之電流密度下可展現至少約45%之內部量子效率，在約20A/cm2至約250A/cm2範圍內之電流密度下可展現至少約50%之內部量子效率，或在約20A/cm2至約250A/cm2範圍內之電流密度下甚至可展現至少約55%之內部量子效率。此外，LED在約20A/cm2至約250A/cm2範圍內之電流密度下可展現至少實質上恆定的載子注入效率。在一些實施例中，本發明LED在約20A/cm2至約250A/cm2範圍內之電流密度下可展現至少約80%的載子注入效率。
下文參考圖6D簡要描述可用於製造本發明實施例之半導體結構 及發光裝置(諸如LED)之方法的非限制性實例，且參考圖7及圖8描述藉由此等方法所製造之發光裝置之實例。
參看圖6D，可將包括生長基板658、III族氮化物成核層660及GaN晶種層656的生長模板113(如上文中先前所述製造)安置於沈積室內，且可在生長模板113之晶種層656上磊晶式依序生長包含III族氮化物材料的層，通常稱為生長堆疊682。應注意，雖然晶種層656說明為位於生長基板658上的連續薄膜，但在一些實施例(亦即其中晶種層包含複數個「島」式晶種層的實施例)中，晶種層可包含位於生長基板658上的不連續薄膜。
圖6D說明半導體結構680，其包含上面沈積有圖1A及1B之半導體結構100之各個層的生長模板113。詳言之，半導體結構100之視情況存在之InnGa1-nN基底層112直接磊晶式沈積於GaN晶種層656上，在生長模板112上磊晶式依序沈積InGaN間隔層118、InGaN井層114、InGaN障壁層116、InGaN帽層120、電子阻擋層108、p型本體層110及p型接觸層104。
包含生長堆疊682之半導體結構680的各個層可使用例如金屬有機化學氣相沈積(MOCVD)方法及系統在單一沈積室內沈積，亦即在沈積過程中無需裝載或卸載生長堆疊。在其中生長模板包含生長基板、III族氮化物成核層660及GaN晶種層的本發明實施例中，可以單個生長週期在生長基板658上形成完整半導體680，亦即在沈積過程中無需裝載及卸除。
沈積室內之壓力可降低至約50毫托(mTorr)與約500毫托之間。沈積過程期間反應室內之壓力可在生長堆疊682沈積期間增加及/或減小，且因此可針對所沈積之特定層定製。作為非限制性實例，在InnGa1-nN基底層112、間隔層118、一或多個井層114、一或多個障壁層116、帽層120及電子障壁層108沈積期間，反應室內之壓力可在約 50毫托至約500毫托範圍內，且在一些實施例中可等於約440毫托。對於p型本體層110及p型接觸層104沈積，反應室內之壓力可在約50毫托至約250毫托範圍內，且在一些實施例中可等於約100毫托。
生長模板113可在沈積室內加熱至約600℃與約1,000℃之間的溫度。接著可促使金屬有機前驅物氣體及其他前驅物氣體(及視情況存在之載氣及/或吹掃氣體)流經沈積室且流過生長模板113之晶種層656。金屬有機前驅物氣體可以使II族氮化物層(諸如InGaN層)磊晶式沈積於生長模板113上之方式反應，分解，或反應且分解。
作為非限制性實例，可使用三甲基銦(TMI)作為InGaN之銦的金屬有機前驅物，可使用三乙基鎵(TMG)作為InGaN之鎵的金屬有機前驅物，可使用三乙基鋁(TMA)作為AlGaN的金屬有機前驅物，且可使用氨作為III族氮化物層之氮的前驅物。需要n型摻雜III族氮化物時，可使用SiH4作為前驅物以將矽引入InGaN中，且需要p型摻雜III族氮化物時，可使用Cp2Mg(雙(環戊二烯基)鎂)作為前驅物以將鎂引入III族氮化物中。定製銦前驅物(例如三甲基銦)與鎵前驅物(例如三乙基鎵)之比率可為有利的，此可使銦併入InGaN中的濃度靠近在沈積溫度下銦於InGaN中的飽和點。由於InGaN係藉由控制生長溫度來進行磊晶式生長，因此可控制併入InGaN中之銦百分比。在相對較低的溫度下，銦併入量相對較高，且在相對較高的溫度下，銦併入量相對較低。作為非限制性實例，InGaN井層108可在約600℃至約950℃範圍內之溫度下沈積。
生長堆疊682之不同層的沈積溫度可在沈積過程中提高及/或降低且因此可針對所沈積之特定層定製。作為非限制性實例，在InnGa1-nN基底層112、p型本體層110及p型接觸層104沈積期間，沈積溫度可在約600℃至約950℃範圍內，且在一些實施例中可等於約900℃。InnGa1-nN基底層112、p型本體層110及p型接觸層104之生長速率可在 每分鐘約一奈米(1nm/min)至每分鐘約三十奈米(30nm/min)範圍內。在一些實施例中，InnGa1-nN基底層112、p型本體層110及p型接觸層104之生長速率可等於每分鐘約6奈米(6nm/min)。
在其他非限制性示例實施例中，在間隔層118、一或多個井層114、一或多個障壁層116、帽層120及電子阻擋層108沈積期間，沈積溫度可在介於約600℃與約950℃範圍內，且在一些實施例中可等於約750℃。間隔層118、一或多個井114/障壁層116、帽層120及電子阻擋層108之生長速率可在每分鐘約一奈米(1nm/min)至每分鐘約三十奈米(30nm/min)範圍內，且在一些實施例中，間隔層118、一或多個井114/障壁層116、帽層120及電子阻擋層108之生長速率可等於每分鐘約一奈米(1nm/min)。
在包含沈積InGaN層的實施例中，可選擇前驅物氣體之流速比以得到高品質的InGaN層。舉例而言，形成半導體結構100之InGaN層的方法可包含選擇氣體比率以得到缺陷密度較低、實質上不含應變鬆弛且實質上不含表面凹坑的一或多個InGaN層。
在非限制實例中，三甲基銦(TMI)與三乙基鎵(TMG)之流速比(%)可定義為： 且此流速比在沈積過程期間可提高及/或降低且因此可針對所沈積之特定InGaN層定製。作為非限制實例，在InnGa1-nN基底層112及p型本體層110沈積期間的流速比可在約50%至約95%範圍內，且在一些實施例中可等於約85%。在其他實施例中，在間隔層118、一或多個障壁層116及帽層120沈積期間的流速比可在約1%至約50%範圍內，且在一些實施例中可等於約2%。在其他實施例中，在一或多個量子井層114沈積期間的流速比可在約1%至約50%範圍內，且在一些實施例 中可等於約30%。
生長模板113視情況可在沈積過程中在沈積室內旋轉。作為非限制性實例，生長模板113可在沈積過程期間在沈積室內以每分鐘約50轉(RPM)與每分鐘約1500轉(RPM)之間的轉速旋轉，且在一些實施例中可以等於每分鐘約450轉(RPM)之轉速旋轉。在沈積期間，可提高及/或降低沈積過程中的轉速，且因此可針對所沈積之特定層定製。作為非限制性實例，在InnGa1-nN基底層112、間隔層118、一或多個井層114、一或多個障壁層116、帽層120及電子障壁層108沈積期間，生長模板之轉速可介於每分鐘約50轉(RPM)與每分鐘約1500轉(RPM)之範圍內，且在一些實施例中可以等於每分鐘約440轉(RPM)之轉速旋轉。在p型本體層110及p型接觸層104沈積期間，生長模板113之轉速可在每分鐘約50轉(RPM)至每分鐘約1500轉(RPM)範圍內，且在一些實施例中可以等於每分鐘約1000轉(RPM)之轉速旋轉。
在包含沈積III族氮化物及尤其InGaN層之本發明半導體結構之實施例中，磊晶式沈積於生長模板113上、包含生長堆疊682之一或多個InGaN層的應變能可影響由此等半導體結構製成之發光裝置的效率。在一些實施例中，生長堆疊682內所產生之總應變能可與本發明半導體結構之效率(如利用內部量子效率(IQE)所定義)有關。
更詳細而言，InGaN第n層內所儲存之應變能與InGaN第n層之平均總厚度 T n 及InGaN第n層內銦濃度% In n 成比例。另外，包含生長堆疊682之複數個InGaN層所儲存的總應變能與各InGaN層之平均總厚度 T n 之總和及各InGaN層內銦濃度% In n 成比例，因此包含生長堆疊702之InGaN層內的總應變能可使用以下關係式估算：總應變能(a.u.)Σ(%In n ×T n )，其中第n層之平均總厚度 T n 係以奈米(nm)表示，且第n InGaN層內之銦濃度% In n 係以原子百分比表示。舉例而言，若InGaN第n層具有 一百五十奈米(150nm)之平均總厚度 T n 及2.0at%之銦濃度% In n ，則InGaN第n層內之應變能可與約300 a.u.成比例(300=150(2))。
圖9說明曲線圖900，其顯示本發明半導體結構之IQE(a.u.)與總應變能(a.u.)之間的關係。在半導體結構之稱為「臨界應變能」(如曲線圖900之線條902所說明)之總應變能值處，本發明半導體結構之IQE可降低。低於臨界應變能之半導體結構的IQE(如線條904所示)可實質上大於高於臨界應變能之半導體結構的IQE(如線條906所示)。舉例而言，曲線圖900說明本發明之若干半導體結構的IQE值(如矩形指示符所示)。在一些實施例中，低於臨界應變能之IQE可比高於臨界應變能之IQE大約500%。在其他實施例中，低於臨界應變能之IQE可比高於臨界應變能之IQE大約250%。在其他實施例中，低於臨界應變能之IQE可比高於臨界應變能之IQE大約100%。
對於本發明之半導體結構，臨界應變能(a.u.)902可具有約1800(a.u.)或小於1800(a.u.)、約2800(a.u.)或小於2800(a.u.)，或甚至約4500(a.u.)或小於4500(a.u.)的值。
在本發明中，圖6D之包含生長堆疊682的複數個III族氮化物層可以使得生長堆疊682發生實質上完全應變以匹配生長模板113之GaN晶種層656之晶格的方式沈積。在其中生長堆疊682以實質上完全應變(亦即實質上無應變鬆弛)方式生長的此等實施例中，生長堆疊可繼承GaN晶種層之晶格參數。在本發明之某些實施例中，GaN晶種層可展現大於或等於約3.186埃之生長面晶格參數，且生長堆疊可展現大於或等於約3.186埃之生長面晶格參數。因此，在非限制性實例中，半導體結構100、200、300、400及500可以由完全應變材料組成的方式形成，且可具有此生長面晶格參數。
在其他實施例中，圖6D之包含生長堆疊682的複數個III族氮化物層可以使得生長堆疊682部分鬆弛的方式沈積，亦即，生長堆疊682之 晶格參數不同於下伏GaN晶種層。在此等實施例中，應變鬆弛 (R) 百分比可定義為：
其中a為生長堆疊682之平均生長面晶格參數，as為GaN晶種之平均生長面晶格參數且a1為生長堆疊之平衡態(或自然狀態)平均生長面晶格參數。舉例而言，在一些實施例中，生長堆疊682可展現小於約0.5%之應變鬆弛 (R) 百分比；在其他實施例中，生長堆疊682可展現小於約10%之應變鬆弛 (R) 百分比；且在其他實施例中，生長堆疊682可展現小於約50%之應變鬆弛 (R) 百分比。在包含III族氮化物材料之半導體結構的各個層磊晶式沈積之後，可進行進一步加工以將半導體結構製成發光裝置，諸如LED。舉例而言，可使用此項技術中已知的方法在III族氮化物材料層上形成電極接點且下文參考圖7及圖8對此進行簡要描述。
由半導體結構100製成之發光裝置700(諸如LED)之實例說明於圖7中。雖然以下說明描述由半導體結構100製造發光裝置之實施例，但應注意此等製造方法亦可應用於半導體結構200、300、400及500。
更詳細而言，可移除半導體結構100的一部分，藉此暴露InnGa1-nN基底層112的一部分，在其中省去InnGa1-nN基底層的一些實施例中，可移除半導體結構100的一部分以暴露GaN晶種層656。移除半導體結構100的所選部分可藉由向半導體結構100之p型接觸層104的暴露表面塗覆光敏化學劑來實現(未圖示)。經由圖案化透明板暴露於電磁輻射且隨後顯影，可使用光敏層作為「遮罩層」以便選擇性移除InnGa1-nN基底層112上之III族氮化物層。將InnGa1-nN基底層112上之III族氮化物層的所選部分移除可包含蝕刻方法，例如濕式化學蝕刻及/或基於電漿之乾式蝕刻(例如反應性離子蝕刻、感應式耦合電漿蝕 刻)。
第一電極接點702可形成於所暴露之InnGa1-nN基底層112的一部分上。第一電極接點702可包含一或多種金屬，其可包括鈦、鋁、鎳、金及其一或多種合金。第二電極接點704可形成於p型接觸層104的一部分上，第二電極接點704可包含一或多個金屬層，其可包括鎳、金、鉑、銀及其一或多種合金。第一電極接點702及第二電極接點704一經形成，即可使電流通過發光裝置700以產生電磁輻射，例如呈可見光形式的電磁輻射。應注意，發光裝置700在此項技術中通常稱為「橫向裝置」，因為第一電極接點702與第二電極接點704之間的至少一部分電流路徑包含橫向路徑。
由半導體結構100製成之發光裝置800(諸如LED)的另一實例說明於圖8中，雖然以下說明再次描述由半導體結構100製造發光裝置發光裝置的實施例，但應注意，此等製造方法亦可應用於半導體結構200、300、400及500。
更詳細而言，可自半導體結構100移除生長模板113的全部或一部分，以能夠暴露GaN晶種層656或在一些實施例中能夠暴露InnGa1-nN基底層112。移除生長模板113之全部或一部分可包含一或多種移除方法，包括濕式蝕刻、乾式蝕刻、化學機械拋光、研磨及雷射提離。生長模板113之全部或一部分一經移除，即可將第一電極接點802施加至InnGa1-nN基底層112上，如上文中所述。隨後，可將第二電極接點804施加至p型接觸層104的一部分上，從而形成發光裝置800。第一電極接點802及第二電極接點804一經形成，即可使電流通過發光裝置800以產生電磁輻射，例如呈可見光形式的電磁輻射。應注意，發光裝置800在此項技術中通常稱為「垂直裝置」，因為第一電極層802與第二電極層804之間的電流路徑包含實質上垂直的路徑。
除上文中所述之製造非限制實例發光裝置700及800的製造方法 及製程之外，應注意，亦可使用此項技術中已知的其他方法及製程，諸如表面粗糙化以改良光提取、接合至金屬載體以改良熱耗散、切塊及單切、分離、互連，及此項技術中已知為「覆晶接合」的製程，以及其他熟知的製造方法。
可製造根據本發明實施例的發光裝置(諸如LED)且以其中合併一或多個LED的任何類型發光裝置使用。本發明之LED實施例可特別適用於受益於在相對較高功率下操作之LED且需要相對較高光度的應用。舉例而言，本發明之LED可特別適用於LED燈及基於LED之燈泡，其可用於建築物照明、街道照明、汽車照明等。
本發明之其他實施例包括用於發光的發光體裝置，包括一或多個如本文所述的LED，該等發光體裝置諸如圖7之發光裝置700及圖8之發光裝置800。作為非限制性實例，發光體裝置可如例如美國專利第6,600,175號(2003年7月29日頒予Baretz等人，該專利之揭示內容以全文引用的方式併入本文中)中所述，但包括一或多個如本文所述的LED。
圖14說明包括發光裝置之本發明發光體裝置900的示例實施例，此裝置700、800如參考圖7及圖8所述。如圖14中所示，發光體裝置900可包括容器902，其至少一部分對於電磁輻射譜之可見區內的電磁輻射至少實質上為透明的。容器902可包含例如例如非晶形或晶體陶瓷材料(例如玻璃)或聚合物材料。LED 800安置於容器902內，且可安裝於容器902內之支撐結構904(例如印刷電路板或其他基板)上。發光體裝置900進一步包括第一電接觸結構906及第二電接觸結構908。第一電接觸結構906可與LED之電極接點之一，諸如第一電極接點802(圖8)電連通，且第二電接觸結構908可與LED之電極接點之另一者，諸如第二電極接點804(圖8)電連通。作為非限制性實例，第一電接觸結構906可經由支撐結構904與第一電極接點804電連通，且導線 910可用於第二電接觸結構908與第二電極接點804之電耦合。因此，可向發光體裝置900之第一電接觸結構906與第二電接觸結構908之間施加電壓，以向LED之第一電極接點802與第二電極接點804之間提供電壓及相應電流，從而促使LED發射輻射。
發光體裝置900視情況可進一步包括螢光或磷光材料，此材料當藉由吸收由容器902內之一或多個LED 800發射之電磁輻射而受刺激或激發時自身將發射電磁輻射(例如可見光)。舉例而言，容器902之內表面912可至少部分地塗有此螢光或磷光材料。一或多個LED 800可發射一或多種特定波長的電磁輻射，且螢光或磷光材料可包括發射不同可見光波長之輻射之不同材料的混合物，使得發光體裝置900自容器902向外發射白光。各種類型的螢光及磷光材料已知於此項技術中且可用於本發明之發光體裝置實施例中。舉例而言，一些此等材料揭示於上述美國專利第6,600,175號中。
本發明實施例之其他非限制性實例闡述於下文中。
實施例1：一種半導體結構，包含：基底層；安置於該基底層上的作用區域，該作用區域包含複數個InGaN層，該複數個InGaN層包括至少一個包含InwGa1-wN之井層，其中0.10w0.40，及至少一個包含InbGa1-bN之障壁層，其中0.01b0.10；電子阻擋層，其安置於作用區域上與基底層相對的一側上，該電子阻擋層包含IneGa1-eN，其中0.00e0.02；安置於電子阻擋層上的p型InpGa1-pN本體層，其中0.01p0.08；及安置於p型InpGa1-pN本體層上的p型IncGa1-cN接觸層，其中0.00c0.10。
實施例2：如實施例1之半導體結構，其中該基底層進一步包含生長模板，該生長模板包含：生長基板；及安置於該生長基板上的GaN晶種層，其中該GaN晶種層之生長面包含極面。
實施例3：如實施例1或實施例2之半導體結構，其中該基底層進 一步包含n型InnGa1-nN基底層，其中0.01n0.10。
實施例4：如實施例1至實施例3中任一項之半導體結構，其進一步包含安置於該作用區域與該基底層之間的InspGa1-spN間隔層，其中0.01sp0.10。
實施例5：如實施例1至實施例4中任一項之半導體結構，其進一步包含安置於該作用區域與電子阻擋層之間的IncpGa1-cpN帽層，其中0.01cp0.10。
實施例6：如實施例2之半導體結構，其中GaN晶種層具有約1.0μm與約5μm之間的平均厚度。
實施例7：如實施例2或實施例6之半導體結構，其中該生長模板進一步包含安置於該生長基板與該GaN晶種層之間的III族氮化物成核層。
實施例8：如實施例1至實施例7中任一項之半導體結構，其中該作用區域具有約40nm與約750nm之間的平均厚度。
實施例9：如實施例1至實施例8中任一項之半導體結構，其中該電子阻擋層至少實質上包含GaN。
實施例10：如實施例1至實施例9中任一項之半導體結構，其中該p型InpGa1-pN本體層具有約50nm與約600nm之間的平均厚度。
實施例11：如實施例10之半導體結構，其中該p型InpGa1-pN本體層具有約175nm之平均厚度。
實施例12：如實施例1至實施例11中任一項之半導體結構，其中該p型IncGa1-cN接觸層至少實質上包含GaN。
實施例13：實施例1至實施例12中任一項之半導體結構，其中該半導體結構之臨界應變能為約1800(a.u.)或小於1800(a.u.)。
實施例14：如實施例1至實施例13中任一項之半導體結構，其中該基底層、該作用區域、該電子阻擋層、該p型InpGa1-pN本體層及該p 型IncGa1-cN接觸層界定展現小於10%之應變鬆弛百分比的生長堆疊。
實施例15：如實施例1至實施例14中任一項之半導體結構，其進一步包含位於該基底層之至少一部分上的第一電極接點及位於該p型接觸層之至少一部分上的第二電極接點。
實施例16：一種發光裝置，包含：基底層；安置於該基底層上的作用區域，該作用區域包含複數個InGaN層，該複數個InGaN層包括至少一個井層及至少一個直接安置於該至少一個井層上的障壁層；安置於該作用區域上的電子阻擋層；安置於該電子阻擋層上的p型InpGa1-pN本體層；及安置於該p型InpGa1-pN本體層上的p型IncGa1-cN接觸層，其中該發光裝置之臨界應變能為約1800(a.u.)或小於1800(a.u.)。
實施例17：如實施例16之發光裝置，其中該基底層進一步包含生長模板，該生長模板包含：生長基板；及安置於該生長基板上的GaN晶種層，其中該GaN晶種層之生長面包含極面。
實施例18：如實施例16或實施例17之發光裝置，其中該至少一個井層包含InwGa1-wN，其中0.10w0.40。
實施例19：如實施例16至實施例18中任一項之發光裝置，其中該至少一個障壁層包含InbGa1-bN，其中0.01b0.10。
實施例20：如實施例16至實施例18中任一項之發光裝置，其中該電子阻擋層至少實質上包含GaN。
實施例21：如實施例16至實施例20中任一項之發光裝置，其中在該p型InpGa1-pN本體層中，0.01p0.08。
實施例22：如實施例16至實施例21中任一項之發光裝置，其中在該p型IncGa1-cN接觸層中，0.01c0.10。
實施例23：如實施例16至實施例22中任一項之發光裝置，其中該p型IncGa1-cN接觸層實質上包含GaN。
實施例24：如實施例16至實施例23中任一項之發光裝置，其進一步包含位於該基底層之至少一部分上的第一電極接點及位於該p型IncGa1-cN接觸層之至少一部分上的第二電極接點。
實施例25：如實施例16至實施例24中任一項之發光裝置，其中該作用區域、該電子阻擋層、該p型InpGa1-pN本體層及該p型IncGa1-cN接觸層一起界定展現小於1%之應變鬆弛百分比的生長堆疊。
實施例26：一種形成半導體結構之方法，包含：提供基底層；使複數個InGaN層生長以在基底層上形成作用區域，使該複數個InGaN層生長包括使至少一個InwGa1-wN井層(其中0.10w0.40)生長及使至少一個InbGa1-bN障壁層(其中0.01b0.10)生長；使位於作用區域上與基底層相對之一側上的電子阻擋層生長；使位於電子阻擋層上的p型InpGa1-pN本體層生長，其中0.01p0.08；及使位於p型InpGa1-pN本體層上的p型IncGa1-cN接觸層生長，其中0.00c0.10。
實施例27：如實施例26之方法，其中提供該基底層進一步包含形成生長模板，形成該生長模板包含：提供生長基板；及使位於該生長基板上的GaN晶種層生長，其中GaN晶種層之生長面為極面。
實施例28：如實施例26或實施例27之方法，其中提供該基底層進一步包含使n型InnGa1-nN基底層生長，其中0.01n0.10。
實施例29：如實施例26至實施例28中任一項之方法，其進一步包含使安置於該作用區域與該基底層之間的InspGa1-spN間隔層生長，其中0.01sp0.10。
實施例30：如實施例26至實施例29中任一項之方法，其進一步包含使安置於該作用區域與電子阻擋層之間的IncpGa1-cpN帽層生長，其中0.01cp0.10。
實施例31：如實施例27之方法，進一步包含使該GaN晶種層生長至約1.0μm至約7μm範圍內之平均層厚度。
實施例32：如實施例27或實施例31之方法，其中形成該生長模板進一步包含使安置於該生長基板與該GaN晶種層之間的III族氮化物成核層沈積。
實施例33：如實施例26至實施例32中任一項之方法，進一步包含使該作用區域生長至具有約40nm與約750nm之間的平均厚度。
實施例34：如實施例26至實施例33中任一項之方法，進一步包含使至少實質上包含GaN的該電子阻擋層生長。
實施例35：如實施例26至實施例34中任一項之方法，進一步包含使該p型InpGa1-pN本體層生長至具有介於約50nm與約600nm之間的平均層厚度。
實施例36：如實施例26至實施例35中任一項之方法，進一步包含使至少實質上包含GaN的該p型IncGa1-cN接觸層生長。
實施例37：如實施例26至實施例36中任一項之方法，進一步包含形成該基底層、該作用區域、該電子阻擋層、該p型InpGa1-pN本體層及該p型IncGa1-cN接觸層以界定展現小於1%之應變鬆弛百分比的生長堆疊。
實施例38：如實施例37之方法，進一步包含形成具有約1800(a.u.)或小於1800(a.u.)之臨界應變能的生長堆疊。
實施例39：如實施例26至實施例38中任一項之方法，進一步包含使該作用區域、該電子阻擋層、該p型InpGa1-pN本體層及該p型IncGa1-cN接觸層中之每一者在單一化學氣相沈積系統中、在約50毫托與約500毫托之間的壓力下生長。
實施例40：如實施例26至實施例39中任一項之方法，進一步包含在使三甲基銦(TMI)及三乙基鎵(TMG)流動通過腔室的同時、使該p型InpGa1-pN本體層在該腔室中生長，其中三甲基銦(TMI)流速與三乙基鎵(TMG)流速之流速比(%)介於約50%與約95%之間。
上述本發明之示例實施例不限制本發明之範疇，因為此等實施例僅為本發明實施例之實例，本發明之範疇係由隨附申請專利範圍及其法律等效物界定。希望本發明之範疇內涵蓋任何等效實施例。實際上，除本文所示及所述者之外，熟習此項技術者根據說明書將顯而易知本發明之各種潤飾，諸如所述元件之替代有用組合。亦希望此等潤飾及實施例屬於隨附申請專利範圍之範疇內。

Claims (14)

  1. 一種半導體結構，包含：基底層；安置於該基底層上的作用區域，該作用區域包含複數個InGaN層，該複數個InGaN層包括至少一個包含InwGa1-wN的井層，其中0.10w0.40，及至少一個包含InbGa1-bN的障壁層，其中0.01b0.10；安置於該作用區域上與該基底層相對之一側上的電子阻擋層，該電子阻擋層包含IneGa1-eN，其中0.00e0.02；安置於該電子阻擋層上的p型InpGa1-pN本體層，其中0.01p0.08；及安置於該p型InpGa1-pN本體層上的p型IncGa1-cN接觸層，其中0.00c0.10。
  2. 如請求項1之半導體結構，其中該基底層進一步包含生長模板，該生長模板包含：生長基板；及安置於該生長基板上的GaN晶種層，其中該GaN晶種層之生長面包含極面。
  3. 如請求項2之半導體結構，其中該生長模板進一步包含安置於該生長基板與該GaN晶種層之間的III族氮化物成核層。
  4. 如請求項1之半導體結構，其中該基底層進一步包含n型InnGa1-nN基底層，其中0.01n0.10。
  5. 如請求項1之半導體結構，其中該電子阻擋層至少實質上包含GaN。
  6. 如請求項1之半導體結構，其中該p型IncGa1-cN接觸層至少實質上 包含GaN。
  7. 如請求項1之半導體結構，其中該半導體結構之臨界應變能為約1800(a.u.)或小於1800(a.u.)。
  8. 一種形成半導體結構的方法，包含：提供基底層，使複數個InGaN層生長以在該基底層上形成作用區域，使該複數個InGaN層生長包括使至少一個InwGa1-wN井層生長，其中0.10w0.40，及使至少一個InbGa1-bN障壁層生長，其中0.01b0.10；使位於該作用區域上與該基底層相對之一側上的電子阻擋層生長；使位於該電子阻擋層上的p型InpGa1-pN本體層生長，其中0.01p0.08；及使位於該p型InpGa1-pN本體層上的p型IncGa1-cN接觸層生長，其中0.00c0.10。
  9. 如請求項8之方法，其中提供該基底層進一步包含形成生長模板，形成該生長模板包含：提供生長基板；及使位於該生長基板上的GaN晶種層生長，其中該GaN晶種層之生長面為極面。
  10. 如請求項9之方法，其中形成該生長模板進一步包含使安置於該生長基板與該GaN晶種層之間的III族氮化物成核層沈積。
  11. 如請求項8之方法，其中提供該基底層進一步包含使n型InnGa1-nN基底層生長，其中0.01n0.10。
  12. 如請求項8之方法，進一步包含使至少實質上包含GaN的該電子阻擋層生長。
  13. 如請求項8之方法，進一步包含使至少實質上包含GaN的該p型IncGa1-cN接觸層生長。
  14. 如請求項8之方法，進一步包含形成具有約1800(a.u.)或小於1800(a.u.)之臨界應變能的該半導體結構。
TW103109801A 2013-03-15 2014-03-14 具有包含ＩｎＧａＮ之作用區域之半導體結構、形成此等半導體結構之方法及由此等半導體結構所形成之發光裝置 TWI648872B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361788441P 2013-03-15 2013-03-15
US61/788,441 2013-03-15
FR1300823A FR3003397B1 (fr) 2013-03-15 2013-04-08 Structures semi-conductrices dotées de régions actives comprenant de l'INGAN
??1300823 2013-04-08

Publications (2)

Publication Number Publication Date
TW201501349A TW201501349A (zh) 2015-01-01
TWI648872B true TWI648872B (zh) 2019-01-21

Family

ID=51523608

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103109801A TWI648872B (zh) 2013-03-15 2014-03-14 具有包含ＩｎＧａＮ之作用區域之半導體結構、形成此等半導體結構之方法及由此等半導體結構所形成之發光裝置

Country Status (2)

Country Link
US (2) US9343626B2 (zh)
TW (1) TWI648872B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI593135B (zh) 2013-03-15 2017-07-21 索泰克公司 具有含氮化銦鎵之主動區域之半導體結構，形成此等半導體結構之方法，以及應用此等半導體結構形成之發光元件
FR3003397B1 (fr) * 2013-03-15 2016-07-22 Soitec Silicon On Insulator Structures semi-conductrices dotées de régions actives comprenant de l'INGAN
TWI648872B (zh) * 2013-03-15 2019-01-21 法商梭意泰科公司 具有包含ＩｎＧａＮ之作用區域之半導體結構、形成此等半導體結構之方法及由此等半導體結構所形成之發光裝置
FR3004005B1 (fr) * 2013-03-28 2016-11-25 Commissariat Energie Atomique Diode electroluminescente a multiples puits quantiques et jonction p-n asymetrique
KR102301513B1 (ko) * 2015-02-16 2021-09-15 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자, 이를 포함하는 발광소자 패키지, 및 이를 포함하는 조명시스템
JP6576257B2 (ja) * 2016-01-29 2019-09-18 株式会社日立ハイテクノロジーズ 荷電粒子検出器、及び荷電粒子線装置
US10651306B2 (en) 2017-08-25 2020-05-12 Hrl Laboratories, Llc Digital alloy based back barrier for P-channel nitride transistors
US10242868B1 (en) 2017-09-26 2019-03-26 Sixpoint Materials, Inc. Seed crystal for growth of gallium nitride bulk crystal in supercritical ammonia and fabrication method
US10354863B2 (en) 2017-09-26 2019-07-16 Sixpoint Materials, Inc. Seed crystal for growth of gallium nitride bulk crystal in supercritical ammonia and fabrication method
US10287709B2 (en) * 2017-09-26 2019-05-14 Sixpoint Materials, Inc. Seed crystal for growth of gallium nitride bulk crystal in supercritical ammonia and fabrication method
CN114759124B (zh) * 2022-06-14 2022-09-02 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060081831A1 (en) * 2003-06-25 2006-04-20 Lee Suk H Light emitting device using nitride semiconductor and fabrication method of the same
US20110064103A1 (en) * 2009-08-21 2011-03-17 The Regents Of The University Of California Semipolar nitride-based devices on partially or fully relaxed alloys with misfit dislocations at the heterointerface
US20110303896A1 (en) * 2008-02-15 2011-12-15 Cree, Inc. Broadband light emitting device lamps for providing white light output

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US6600175B1 (en) 1996-03-26 2003-07-29 Advanced Technology Materials, Inc. Solid state white light emitter and display using same
FR2755537B1 (fr) 1996-11-05 1999-03-05 Commissariat Energie Atomique Procede de fabrication d'un film mince sur un support et structure ainsi obtenue
JP3679914B2 (ja) 1997-02-12 2005-08-03 株式会社東芝 半導体発光装置及びその製造方法
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2795865B1 (fr) 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'un film mince utilisant une mise sous pression
FR2818010B1 (fr) 2000-12-08 2003-09-05 Commissariat Energie Atomique Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
JP3864735B2 (ja) 2000-12-28 2007-01-10 ソニー株式会社 半導体発光素子およびその製造方法
JP4441563B2 (ja) 2000-12-28 2010-03-31 日亜化学工業株式会社 窒化物半導体レーザ素子
US7058105B2 (en) 2002-10-17 2006-06-06 Samsung Electro-Mechanics Co., Ltd. Semiconductor optoelectronic device
KR100670531B1 (ko) 2004-08-26 2007-01-16 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100765004B1 (ko) 2004-12-23 2007-10-09 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
CN101208810B (zh) 2005-03-24 2010-05-12 科技研究局 Ⅲ族氮化物白光发光二极管
CA2599881C (en) 2005-07-06 2014-03-11 Lg Innotek Co., Ltd. Nitride semiconductor led and fabrication method thereof
US20070069225A1 (en) 2005-09-27 2007-03-29 Lumileds Lighting U.S., Llc III-V light emitting device
EP2034525A1 (en) 2006-05-26 2009-03-11 Rohm Co., Ltd. Nitride semiconductor light emitting element
JP5500823B2 (ja) 2006-09-01 2014-05-21 株式会社カネカ 熱可塑性エラストマー組成物
US8546846B2 (en) 2007-08-20 2013-10-01 Samsung Electronics Co., Ltd. Nitride semiconductor light emitting device
EP2325899A4 (en) 2008-08-29 2015-04-29 Toshiba Kk SEMICONDUCTOR DEVICE
US8486771B2 (en) 2008-09-24 2013-07-16 Soitec Methods of forming relaxed layers of semiconductor materials, semiconductor structures, devices and engineered substrates including same
JP5077303B2 (ja) 2008-10-07 2012-11-21 住友電気工業株式会社 窒化ガリウム系半導体発光素子、窒化ガリウム系半導体発光素子を作製する方法、窒化ガリウム系発光ダイオード、エピタキシャルウエハ、及び窒化ガリウム系発光ダイオードを作製する方法
JP5907730B2 (ja) 2008-10-30 2016-04-26 エス・オー・アイ・テック・シリコン・オン・インシュレーター・テクノロジーズ 低減した格子ひずみを備えた半導体材料、同様に包含する半導体構造体、デバイス、および、加工された基板を製造する方法
US8679942B2 (en) 2008-11-26 2014-03-25 Soitec Strain engineered composite semiconductor substrates and methods of forming same
US8227791B2 (en) 2009-01-23 2012-07-24 Invenlux Limited Strain balanced light emitting devices
US8975165B2 (en) 2011-02-17 2015-03-10 Soitec III-V semiconductor structures with diminished pit defects and methods for forming the same
US8148252B1 (en) 2011-03-02 2012-04-03 S.O.I. Tec Silicon On Insulator Technologies Methods of forming III/V semiconductor materials, and semiconductor structures formed using such methods
US8471243B1 (en) 2012-01-31 2013-06-25 Soitec Photoactive devices with improved distribution of charge carriers, and methods of forming same
TWI648872B (zh) * 2013-03-15 2019-01-21 法商梭意泰科公司 具有包含ＩｎＧａＮ之作用區域之半導體結構、形成此等半導體結構之方法及由此等半導體結構所形成之發光裝置
FR3003397B1 (fr) 2013-03-15 2016-07-22 Soitec Silicon On Insulator Structures semi-conductrices dotées de régions actives comprenant de l'INGAN
DE112014001352T5 (de) 2013-03-15 2015-11-26 Soitec Lichtemitterdioden-Halbleiterstrukturen mit aktiven Gebieten, die InGaN enthalten
TWI593135B (zh) 2013-03-15 2017-07-21 索泰克公司 具有含氮化銦鎵之主動區域之半導體結構，形成此等半導體結構之方法，以及應用此等半導體結構形成之發光元件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060081831A1 (en) * 2003-06-25 2006-04-20 Lee Suk H Light emitting device using nitride semiconductor and fabrication method of the same
US20110303896A1 (en) * 2008-02-15 2011-12-15 Cree, Inc. Broadband light emitting device lamps for providing white light output
US20110064103A1 (en) * 2009-08-21 2011-03-17 The Regents Of The University Of California Semipolar nitride-based devices on partially or fully relaxed alloys with misfit dislocations at the heterointerface

Also Published As

Publication number Publication date
US20140264371A1 (en) 2014-09-18
US9978905B2 (en) 2018-05-22
TW201501349A (zh) 2015-01-01
US9343626B2 (en) 2016-05-17
US20160276530A1 (en) 2016-09-22

Similar Documents

Publication Publication Date Title
TWI648872B (zh) 具有包含ＩｎＧａＮ之作用區域之半導體結構、形成此等半導體結構之方法及由此等半導體結構所形成之發光裝置
TWI593135B (zh) 具有含氮化銦鎵之主動區域之半導體結構，形成此等半導體結構之方法，以及應用此等半導體結構形成之發光元件
US9397258B2 (en) Semiconductor structures having active regions comprising InGaN, methods of forming such semiconductor structures, and light emitting devices formed from such semiconductor structures
TWI451591B (zh) 以氮化物為主之發光裝置
JP2012519953A (ja) ホウ素導入ｉｉｉ族窒化物発光ダイオード装置
JP2016513880A (ja) ＩｎＧａＮを含んでいる活性領域を有している発光ダイオード半導体構造
KR102094471B1 (ko) 질화물 반도체층의 성장방법 및 이에 의하여 형성된 질화물 반도체
TW201526287A (zh) 半導體裝置之製造方法
US8314436B2 (en) Light emitting device and manufacturing method thereof
EP2693499B1 (en) Semiconductor light emitting device and method for manufacturing the same
TWI626765B (zh) 具有包含ＩｎＧａＮ之作用區域之半導體結構、形成此等半導體結構之方法及由此等半導體結構所形成之發光裝置
KR102120682B1 (ko) InGaN을 포함하는 활성 영역을 가지는 반도체 구조, 그와 같은 반도체 구조를 형성하는 방법, 및 그와 같은 반도체 구조로부터 형성되는 발광 장치
KR101198759B1 (ko) 질화물계 발광 소자
TWI714891B (zh) 發光元件及其製造方法
TWI612686B (zh) 發光元件及其製造方法
CN106340572B (zh) 发光二极管及其形成方法
TWI641160B (zh) 發光元件及其製造方法
KR101018760B1 (ko) 반도체 기판과 이의 제조 방법
JP2013077690A (ja) 半導体発光デバイス及び半導体発光デバイスの製造方法
JP2014112599A (ja) 半導体発光素子及びその製造方法