KR101018760B1 - 반도체 기판과 이의 제조 방법 - Google Patents

반도체 기판과 이의 제조 방법 Download PDF

Info

Publication number
KR101018760B1
KR101018760B1 KR1020080104550A KR20080104550A KR101018760B1 KR 101018760 B1 KR101018760 B1 KR 101018760B1 KR 1020080104550 A KR1020080104550 A KR 1020080104550A KR 20080104550 A KR20080104550 A KR 20080104550A KR 101018760 B1 KR101018760 B1 KR 101018760B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
hemisphere
nitride semiconductor
semiconductor layer
Prior art date
Application number
KR1020080104550A
Other languages
English (en)
Other versions
KR20100045570A (ko
Inventor
이혜용
최영준
김정규
Original Assignee
주식회사루미지엔테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사루미지엔테크 filed Critical 주식회사루미지엔테크
Priority to KR1020080104550A priority Critical patent/KR101018760B1/ko
Priority to US12/935,978 priority patent/US8729670B2/en
Priority to PCT/KR2009/001932 priority patent/WO2009128646A2/en
Publication of KR20100045570A publication Critical patent/KR20100045570A/ko
Application granted granted Critical
Publication of KR101018760B1 publication Critical patent/KR101018760B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은, 기판과, 상기 기판 상에 비연속적으로 형성된 반구층 및 상기 반구층 상에 형성된 질화물 반도체층을 포함하고, 상기 반구층에는 열처리시 상기 기판으로부터 확산된 금속 원소가 분포되는 것을 특징으로 하는 반도체 기판과 이의 제조 방법을 제공한다.
이와 같은 본 발명은 기판과의 계면에 다수의 공동이 형성되고, 기판과의 계면에 기판에서 확산된 원소를 포함하는 비연속적인 반구층이 잔류된다. 따라서, 질화물 반도체층에 내재된 미세 공동 및 잔류된 비연속적인 반구층이 계면 응력을 흡수 또는 완화시켜주는 역할을 하여 후속층을 비교적 두껍게 형성하더라도 기판 변형이 최소화될 수 있다.
기판, 변형, 휨, 응력, 스트레스, 반구, 공동, 질화막

Description

반도체 기판과 이의 제조 방법{SUBSTRATE FOR SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 반도체 기판에 관한 것으로, 보다 상세하게는, 층간 응력을 흡수하여 기판 변형이 최소화되도록 기판 상에 반구층이 마련된 반도체 기판과 이의 제조 방법에 관한 것이다.
반도체 소자는 반도체 공정 기술을 이용하여 소정의 기판 상에 파워 소자, 발광 소자, 수광 소자 등의 전자 소자를 구현한 전자 부품의 하나이다. 예를 들어, 파워 소자는 기판 상에 트랜지스터, MOSFET, IGBT(Insulated Gate Bipolar Transistor), 숏트키 다이오드 등이 구현되고, 수광 소자는 기판 상에 태양 전지, 포토 센서 등이 구현된다.
특히, GaN등의 III-V 질화물 반도체는, 우수한 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광소자의 핵심 소재로 각광을 받고 있다. III-V 질화물 반도체 재료를 이용한 LED 또는 LD는 청색 또는 녹색 파장대의 광을 얻기 위한 발광 소자에 많이 사용 되고 있으며, 이러한 발광 소자는 전광판, 조명 장치 등의 각종 제품의 광원으로 응용되고 있다. 상기 III-V 질 화물 반도체는 통상 InXAlYGa1-X-YN(0<X, X+Y<1)의 조성식을 갖는 GaN계 물질로 이루어져 있다.
도 1은 종래 기술에 따른 질화물 발광 소자를 나타낸 단면도이다.
도 1을 참조하면, 상기 질화물 발광 소자는, 광 투과성 기판인 사파이어 기판(100)상에 GaN 버퍼층(110), n형 클래드층(120), 단일 양자 우물(SQW)구조의 InGaN 또는 InGaN을 함유한 다중 양자 우물(MQW)구조의 활성층(130), p형 클래드층(140)이 순차로 적층된 구조를 가진다. 이때, 상기 p형 클래드층(140)과 활성층(130)의 일부는 메사 식각(mesa etching) 공정에 의하여 일부 영역이 제거되어, n형 크래드층(120)의 일부 상면이 노출된다. 또한 노출된 n형 클래드층(120)의 상면에는 n형 전극(170)이 형성되고, p형 클래드층(160) 상에는 ITO 등으로 이루어진 투명 도전체층(150)과 p형 전극(160)이 순차 적층된다. 또한, 상기 버퍼층(110)은 수 nm의 두께로 형성되는 것이 일반적이다.
그러나, 종래에는 이종 기판을 사용함으로써 발생되는 각 층의 결정 격자의 차이에 의한 스트레스의 발생과 결정 결함의 문제를 해결하지 못한다. 이로 인해, 전자 소자 특히, 발광 소자의 정전기(ESD), 항복 전압(Breakdown Voltage), 누설 전류(Leakage Current) 등의 특성이 저하되어 양품 수율이 낮아지고 제품 수명이 짧아지는 등 신뢰성 저하의 문제가 있다.
또한, 질화물 반도체 소자는 이종 기판 상에 5μm 이상 두께로 질화물 반도체층을 형성하여 제작하는 것이 보통인데, 이 경우 기판의 휨(warpage)이 커서 후 속 공정 특히, 기판 정렬, 포토 공정 및 식각 공정이 어렵게 된다.
본 발명은 상기의 문제점을 해결하고자 제안된 것으로서, 기판 상에 비연속적인 반구층을 형성하여 열처리한 후 그 위에 질화물 반도체층을 형성하여 표면을 평탄화함으로써, 기판과의 계면에 다수의 공동이 형성되어 기판 변형이 최소화될 수 있도록 한 반도체 기판과 이의 제조 방법을 제공한다.
또한, 본 발명은 후속 반도체 소자 공정에 적용된 상태에서 소자층을 비교적 두껍게 형성하더라도 기판의 휨이 적게 발생됨으로써, 후속 소자 제조 공정이 용이하고 제품 불량률을 최소화할 수 있도록 한 반도체 기판과 이의 제조 방법을 제공한다.
본 발명의 일 측면에 따른 반도체 기판은, 기판; 상기 기판 상에 비연속적으로 형성된 반구층; 및 상기 반구층 상에 형성된 질화물 반도체층; 을 포함하고, 상기 반구층에는 열처리시 상기 기판으로부터 확산된 금속 원소가 분포된다.
상기 기판은 적어도 Al 원소를 포함하고, 상기 Al 원소는 반구층으로 확산되는 것이 바람직하다.
상기 반구층은 기판과의 계면에서 멀어질수록 Al 원소의 농도가 낮아지는 분포를 갖는 것이 바람직하다.
상기 반구층은 갈륨(Ga), 알루미륨(Al), 인듐(In) 중 적어도 어느 하나의 금속으로 형성되는 것이 바람직하다.
상기 반구층은 0.1 내지 5μm 범위의 직경을 갖는 다수의 반구를 포함하는 것이 바람직하다.
상기 반구층은 질화물 반도체층에 의해 질화 처리되고, 표면이 평탄화되는 것이 바람직하다.
상기 질화물 반도체층은 기판과의 계면에 형성된 다수의 공동을 포함하는 것이 바람직하다.
본 발명의 다른 측면에 따른 반도체 기판은, 기판; 상기 기판 상에 비연속적으로 형성된 반구층; 및 상기 반구층 상에 형성된 질화물 반도체층; 을 포함하고, 상기 반구층에는 열처리시 상기 기판으로부터 확산된 금속 원소가 분포되고, 상기 금속 원소는 상기 기판과의 계면에서 멀어질수록 농도가 낮아지는 분포를 갖는다.
상기 금속 원소는 Al 원소를 포함하는 것이 바람직하다.
상기 반구층은 0.1 내지 5μm 범위의 직경을 갖는 다수의 반구를 포함하는 것이 바람직하다.
상기 질화물 반도체층은 기판과의 계면에 형성된 다수의 공동을 포함하는 것이 바람직하다.
상기 반구층은 질화물 반도체층에 의해 질화 처리되고, 표면이 평탄화되는 것이 바람직하다.
본 발명의 또 다른 측면에 따른 반도체 기판의 제조 방법은, 기판을 마련하 는 단계; 상기 기판 상에 비연속적인 반구층을 형성하는 단계; 상기 기판에 함유된 금속 원소가 상기 반구층으로 확산되도록 열처리를 실시하는 단계; 및 상기 반구층 상에 질화물 반도체층을 형성하는 단계; 를 포함한다.
상기 금속 원소는 Al 원소를 포함하는 것이 바람직하다.
상기 반구층은 갈륨(Ga), 알루미륨(Al), 인듐(In) 중 적어도 어느 하나의 금속으로 형성하는 것이 바람직하다.
상기 반구층은 0.1 내지 5μm 범위의 직경을 갖는 다수의 반구를 포함하는 것이 바람직하다.
상기 반구층의 형성 단계는, 사용되는 금속의 융점 이상의 온도 또는 450도 이하의 온도에서 실시하는 것이 바람직하다.
상기 질화물 반도체층은 상기 반구층의 표면이 완전히 평탄화될 수 있는 두께 이상으로 형성하는 것이 바람직하다.
상기 반구층의 형성 단계 및 상기 질화물 반도체층의 형성 단계는 적어도 1회 이상 반복하여 실시하는 것이 바람직하다.
상기 질화물 반도체층은 기판과의 계면에 형성된 다수의 공동을 포함하는 것이 바람직하다.
본 발명은 기판 상에 비연속적인 반구층을 형성하여 열처리한 후 그 위에 질화물 반도체층을 형성하여 표면을 평탄화함으로써, 기판과의 계면에 다수의 공동이 형성되고, 기판과의 계면에 기판에서 확산된 원소를 포함하는 비연속적인 반구층이 잔류된다. 따라서, 질화물 반도체층에 내재된 미세 공동 및 잔류된 비연속적인 반구층이 계면 응력을 흡수 또는 완화시켜주는 역할을 하여 기판 변형이 최소화될 수 있다.
또한, 본 발명은 후속 소자의 제조 공정시 소자층을 비교적 두껍게 형성하더라도 기판의 휨이 적게 발생하기 때문에 기판 척킹, 기판 정렬 등의 기판 핸들링이 용이하다. 따라서, 후속 소자의 제조 공정 예를 들어, 포토 공정, 식각 공정 등을 원활하게 수행할 수 있고, 제품 불량률을 최소화할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
또한, 각각의 도면에는 여러 층 및 각 영역이 명확하게 나타나도록 두께를 확대하여 도시하였으며 각각의 도면에서 동일 부호는 동일한 요소를 지칭하도록 하였다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상부에" 또는 "위에" 있다고 표현되는 경우는 각 부분이 다른 부분의 "바로 상부" 또는 "바로 위에" 있는 경우뿐만 아니라 각 부분과 다른 부분의 사이에 또 다른 부분이 있는 경우도 포함한다.
도 2는 본 발명의 실시예에 따른 반도체 기판의 제조 공정을 나타낸 공정 순 서도이고, 도 3 내지 도 6은 본 발명의 실시예에 따른 반도체 기판의 제조 공정을 나타낸 기판 단면도이다.
도 2를 참조하면, 본 실시예에 따른 반도체 기판의 제조 방법은, 기판 상에 비연속적 반구층 형성하는 단계(S110)와, 상기 기판과 상기 반구층을 열처리하는 단계(S120) 및 상기 열처리된 반구층 상에 질화물 반도체층을 형성하는 단계(S130)를 포함한다.
먼저, 도 3과 같이, 반구층의 형성 단계(S110)에서는 마련된 소정의 기판(301) 상에 비연속적 반구층(302)을 형성한다. 이때, 기판(301)은 적어도 Al 원소를 포함하는 것이 바람직하다. 예를 들어, 본 실시예는 Al2O3 의 화학식을 갖는 사파이어 기판(301)을 사용한다. 또한, 반구층(302)은 3족 원소 예를 들어, 갈륨(Ga), 알루미륨(Al), 인듐(In) 중 적어도 어느 하나의 금속으로 형성하는 것이 바람직하다. 예를 들어, 본 실시예는 Ga 금속을 사용한다. 한편, 상기 반구층(302)의 형성시에는 사용되는 금속 즉, Ga 금속의 융점 이상의 온도 또는 450도 이하의 온도에서 스퍼터링(Sputtering), MBE(Molecular Beam Epitaxy), E-Beam evaporator, MOCVD(Metal Organic Chemical Vapor Deposition), CVD(Chemical Vapor Deposition), HVPE(Hydride Vapor Phase Epitaxy) 등 다양한 방법으로 Ga 금속을 사파이어기판(301) 상에 증착시켜 형성한다. 이때, 충분히 미량의 Ga 금속(302)을 증착시키면 Ga 금속(302)은 표면 장력에 의해 기판(301)의 수평 방향으로 넓게 퍼지지 못하고 크고 작은 반구 형상을 이루며 비연속적으로 형성된다. 즉, 사파이어 기판(301) 상에는 대략 0.1 내지 5μm 크기의 반구들이 비연속적으로 형성되어 Ga 반구층(302)을 형성한다.
이어, 도 4와 같이, 표면에 Ga 반구층이 형성된 사파이어 기판(301)을 열처리 공정에 투입한다(S120). 이에 따라, 사파이어 기판(301)의 Al 원소가 Ga 반구층(302)으로 확산되면서 최초의 Ga 반구층(302)은 Al 원소를 함유하는 AlxGa1-x 반구층(303)으로 변화된다. 이러한 AlxGa1-x 반구층(303)은 이후 형성될 질화물 반도체층의 성장을 원할하게하는 씨드(seed)으로 기능하게 된다. 이때, AlxGa1-x 반구층(303)은 비연속적으로 형성된 다수의 반구를 포함하고, 각각의 반구는 기판(301)의 전체 면적에 걸쳐 대략 0.1 내지 5μm 크기로 형성하는 것이 바람직하다. 만일, AlxGa1-x 반구층(303)이 이보다 작을 경우에는 씨드로서 기능하지 못하여 이후 형성될 질화물 반도체층의 성장이 원할하지 않을 수 있고, 반대로 이보다 클 경우에는 표면 평탄화를 위하여 이후 형성될 질화물 반도체층을 과도하게 두껍게 형성해야하는 문제점이 생길 수 있다. 한편, 상기의 열처리 공정(S112)은 후속 공정인 질화물 반도체층의 형성 단계(S120)에서 사용하는 장비에서 700도에서 1100도 사이에서 1분 내지 60분간 실시하는 것이 바람직하다.
이어, 도 5와 같이, AlxGa1-x 반구층(303)을 포함하는 전체 구조 상에 질화물 반도체층(304)을 증착시켜 AlxGa1-x 반구층(303)의 표면을 평탄화한다(S130). 즉, AlxGa1-x 반구층(303) 상에 질화물 반도체층(304)을 증착시키면 AlxGa1-x 반구층(303) 에서 질화물 반도체층(304)이 수직 및 수평 성장을 하게 된다. 이에 따라, AlxGa1-x 반구층(303)은 질화되어서 AlxGa1-xN 반구층(305)으로 변화되며, 그 사이에 미세한 공동(306)이 형성되면서 AlxGa1-xN 반구층(305) 사이의 공간이 점차 좁아지고, 도 6과 같이 질화물 반도체층(304)이 충분한 두께로 증착된 상태에서는 AlxGa1-xN 반구층(305) 사이의 공간이 매립되면서 질화물 반도체층(304)의 상부면은 후속 소자의 성장에 적합하도록 평탄화된다. 이때, 질화물 반도체층(304)은 MBE, MOCVD, HVPE 등 다양한 방법으로 대략 5 내지 100μm 두께로 형성하는 것이 바람직하다.
이후, 도 2와 같이, AlxGa1-x 반구층(303) 및 질화물 반도체층(304)을 반복 형성(S140)하여 기판(301) 상에 원하는 두께로 형성한다. 물론, 필요에 따라 AlxGa1-x 반구층(303) 및 질화물 반도체층(304)은 반복 형성되지 않을 수 있고, AlxGa1-x 반구층(303) 및 질화물 반도체층(304) 중 어느 하나만을 선택적으로 반복 형성할 수도 있다. 예를 들어, 기판 상(301)에 AlxGa1-xN 반구층(AlxGa1-x 반구층이 질화 처리됨)/ 제 1 질화물 반도체층/ 제 2 질화물 반도체층을 형성하여 질화물 반도체층만 다층 구조로 형성될 수 있다(S150).
이와 같은 과정을 통해 제조된 반도체 기판은 그 상부에 소자층 예를 들어, 파워 소자, 발광 소자, 수광 소자 등의 전자 소자를 형성하기 위한 기판으로 사용될 수 있으며, 이를 위한 별도의 후속 공정에 투입될 수 있다. 특히, 이와 같은 과 정을 통해 제조된 반도체 기판 상에는 5 ~ 15μm의 두께를 갖는 비연속적인 AlxGa1-xN 반구층(305)을 포함하는 질화물 반도체층이 형성되어, 이 층이 후속하여 형성될 소자층과의 계면 응력을 흡수내지는 완화시켜 준다. 즉, 후속층의 형성시 휨 특성이 적어 후속 공정을 용이하게 실시할 수 있다. 하기에서는 이러한 반도체 기판에 형성되는 반구층(303 또는 305)의 특성 및 기판의 휨 특성에 대해 보다 상세히 설명한다.
도 7 내지 도 9는 본 발명의 실시예에 따른 열처리 공정을 통해 형성한 AlxGa1-x 반구층의 SEM 단면 사진((각 도의 (a)) 및 EDS 분석 그래프(각 도의 (b)) 이다. 또한, 도 10은 본 발명의 실시예에 따른 열처리 공정을 통해 형성한 AlxGa1-x 반구층의 농도 구배를 나타낸 단면도이다. 여기서, SEM 단면 사진의 P1, P2 및 P3는 EDS 분석을 실시한 지점을 나타낸다.
도 7, 도 8과 같이, AlxGa1-x 반구층(303)의 내부(P1,P2)에는 Al 원소가 분포되고, Al 원소의 함유량은 사파이어 기판(301)의 표면에 근접할수록(P1->P2) 많아짐을 확인할 수 있다. 또한, 도 9와 같이, 사파이어 기판(301)의 내면(P3)에는 Ga 원소가 분포하지 않음을 확인할 수 있다. 한편, 상기의 실험 결과를 정리한 도 10을 참조하면, AlxGa1-x 반구층(303)의 내부에서 Al 원소는 사파이어 기판(301)의 계면으로 근접할수록 높아지고, 반대로 Ga 원소는 사파이어 기판(301)의 계면에서 멀어질수록 농도가 높아짐을 확인할 수 있다. 이러한 결과는, 열처리 과정에서 사파 이어 기판(301)의 Al 원소는 반구층(303)의 내부로 확산되나 반구층(303)의 Ga 원소는 사파이어 기판(301)의 내부로 확산되지 않음을 의미한다. 이처럼, 본 발명은 기판(301) 상에 최초 형성한 비연속적 Ga 반구층을 열처리하여 기판(301)의 표면에서 멀어질수록 Al 원소가 감소되는 농도 구배를 갖는 비연속적 AlxGa1-x 반구층(303)을 형성할 수 있다.
도 11 및 도 12는 본 발명의 비교예 및 실험예에 따른 AlxGa1-xN 반구층의 GDS 분석 그래프이다. 여기서, 도 11은 본 발명의 비교예로써 사파이어 기판 상에 MOCVD 장비로 5μm의 GaN 층을 형성한 경우이고, 도 12는 본발명의 실험예로써 사파이어 기판 상에 MOCVD 장비로 5μm의 GaN 층을 형성한 경우이다. 도 11과 도 12를 비교하면, 본 발명의 실험예(도 11)는 사파이어 기판과 GaN 층의 계면에 상대적으로 많은 Al 및 N 원소가 분포됨을 보이는 것을 확인할 수 있는데, 이는 GaN 층 형성시 최초의 AlxGa1-x 반구층이 AlxGa1-xN 반구층으로 변화되었음을 의미힌다. 이처럼, 본 발명은 GaN 층 형성시에 최초의 AlxGa1-x 반구층이 AlxGa1-xN 반구층으로 변화되고, 이 층이 기판과 GaN 층과의 계면 응력을 완화시키는 역할을 한다.
도 13 및 도 14는 본 발명의 실시예에 따른 질화물 반도체층의 SEM 단면 사진이다. 여기서, 도 13의 경우는 MOCVD 방법으로 900도에서 5분간의 열처리 공정을 실시한 후 MOCVD 방법으로 3μm의 GaN 층을 형성하였으며, 도 14의 경우는 HVPE 방법으로 1050도에서 5분간의 열처리 공정을 처리하고, HVPE 방법으로 20μm의 GaN 층을 형성하였다. 이때, GaN 층은 하부에 존재하는 비연속적 AlxGa1-x 반구층의 3차원적 입체 구조에 의해 박막 성장이 제어되어 3차원적 박막 특성을 갖게 된다. 이로 인해, GaN 층의 내부에는 다수의 미세 공동(void)이 형성되고, 이들이 후속하여 형성될 소자층과 기판 사이의 계면 응력을 완화시켜 줄 수 있다. 또한, 전술한 바와 같이, 최초의 AlxGa1-x 반구층은 GaN 층 형성시에 AlxGa1-xN 반구층으로 변화되어 기판과 GaN 층과의 계면 응력을 완화시키는 역할을 한다. 그 결과, 상대적으로 휨 특성이 작은 반도체 기판을 제조할 수 있다.
한편, 본 발명에 따른 반도체 기판의 휨 특성을 알아보기 위하여, 본 발명에 따른 실험예와 종래 기술에 따른 비교예의 휨 특성을 비교하면 다음과 같다.
먼저, 본 발명의 실험예에 따른 반도체 기판은 사파이어 기판 상에 E-beam Evaporator 방법으로 비연속적 Ga 반구층을 대략 0.1 내지 5μm 크기로 형성하고, MOCVD 장비에서 열처리 공정을 수행하여 비연속적 AlxGa1-x 반구층을 형성하고, MOCVD 장비에서 대략 3μm의 두께를 갖는 질화물 반도체층을 형성하였다. 이 경우, 사파이어 기판의 두께가 430μm 이고 크기가 2인치(inch)인 조건에서 대략 17.81μm의 휨이 측정되었다. 반면, 종래 기술에 따른 비교예의 반도체 기판은 비연속적 반구형 비연속적 AlxGa1-x 반구층을 제외한 동일한 조건으로 사파이어 기판 상에 대략 3μm 두께의 질화물 반도체층을 형성하였다. 이 경우, 사파이어 기판의 두께가 430μm 이고 크기가 2인치(inch)인 조건에서 대략 32.02μm의 휨이 측정되었다. 이와 같은 비교 실험을 통해 본 발명에 따른 반도체 기판이 상대적으로 적은 휨 특성 을 갖는 것을 확인할 수 있다. 이는 전술한 바와 같이, 비연속적 AlxGa1-x 반구층을 포함한 질화물 반도체층에 형성되는 다수의 미세 공동과 질화물 반도체층의 형성시에 최초의 AlxGa1-x 반구층이 AlxGa1-xN 반구층으로 변화되어 기판과 질화물 반도체층 간의 계면 응력을 완화시켜 주었기 때문이다.
한편, 본 발명에 따른 반도체 기판은 다양한 반도체 소자의 제조를 위해 사용될 수 있다. 하기에서는, 이러한 가능성의 일 예로 전술한 반도체 기판 상에 다양한 전자 소자가 형성된 반도체 소자에 대하여 설명한다. 이때, 전술한 실시예와 중복되는 설명은 생략하거나 간략히 설명한다.
도 15는 본 발명에 따른 반도체 기판을 구비하는 반도체 소자의 단면도이다.
도 15를 참조하면, 상기 반도체 소자는, 기판(410), 상기 기판(410) 상에 형성된 비연속적 AlxGa1-xN 반구층을 포함한 질화물 반도체층(420)상에 형성된 소자층(430)을 포함한다. 이러한 반도체 소자는 상기 소자층(430)에 전기 에너지를 광 에너지로 변환하는 적어도 하나의 발광 소자(L)가 마련되어 광원 모듈에 사용될 수 있다.
기판(410)은 전술한 바와 같이, 사파이어 기판을 사용한다.
질화물 반도체층(420)은 기판(410) 상에 비연속적 Ga 반구층을 대략 0.1 내지 5μm 크기로 형성한 후, 열처리공정을 통하여 비연속적 AlxGa1-x 반구층을 대략 0.1 내지 5μm 크기로 형성한다. 상기의 비연속적 AlxGa1-x 반구층을 포함하는 전체 구조 상에 단일층 또는 다중층의 질화물 반도체층을 형성하여 구성하였다. 이때, 상기 AlxGa1-x 반구층은 전술한 바와 같이 AlxGa1-xN 반그층으로 질화 처리된다. 이러한 비연속적인 AlxGa1-xN 반구층을 포함한 질화물 반도체층(420)에는 다수의 미세 공동이 형성되고, 비연속적인 AlxGa1-xN 반구층이 기판(410)과 후속하여 형성될 질화물 반도체층 간의 계면 응력을 완화시켜 주어 기판(410)의 휨이 적은 특성을 갖게 된다.
전자 소자층(430)에는 적어도 하나의 발광 소자(L)가 마련된다. 상기 발광 소자(L)는 비연속적인 AlxGa1-xN 반구층을 포함한 질화물 반도체층(420) 상에 적층된 n형층(431), 활성층(432), p형층(433)을 구비하는 반도체층과, 상기 n형층(431)의 일부 영역에 형성된 제 1 전극(434) 및 상기 p형층(433)의 일부 영역에 형성된 제 2 전극(435)을 포함한다.
상기 n형층(431), 활성층(432) 및 p형층(433)은 Si, GaN, AlN, InGaN, AlGaN, AlInGaN 중 적어도 어느 하나를 포함하는 반도체 박막으로 형성하는 것이 바람직하다. 한편, 예를 들어, 본 실시예에서는 n형층(431) 및 p형층(433)은 GaN 박막으로 형성되고, 활성층(432)은 InGaN 박막으로 형성된다. 상기 n형층(431)은 전자를 제공하는 층으로서, 전술한 반도체 박막에 n형 도펀트 예를 들어, Si, Ge, Se, Te, C 등을 주입하여 형성할 수 있다. 상기 p형층(433)은 정공을 제공하는 층 으로서, 상기의 반도체 박막에 p형 도펀트 예를 들어, Mg, Zn, Be, Ca, Sr, Ba 등을 주입하여 형성할 수 있다. 상기 활성층(432)은 n형층(431)에서 제공된 전자와 p형층(433)에서 제공된 정공이 재결합되면서 소정 파장의 광을 출력하는 층으로서, 우물층(well layer)과 장벽층(barrier layer)을 교대로 적층하여 단일 양자 우물 구조 또는 다중 양자 우물 구조(multiple quantum well) 구조를 갖는 다층의 반도체 박막으로 형성할 수 있다. 이러한 활성층(432)을 이루는 반도체 재료에 따라 출력되는 광의 파장이 변화되므로, 목표로 하는 출력 파장에 따라 적절한 반도체 재료를 선택하는 것이 바람직하다.
이와 같은 반도체 소자는 비연속적인 AlxGa1-xN 반구층을 포함한 질화물 반도체층 (420) 상에 발광 소자(L)를 구비하는 소자층(430)이 형성되는데, 상기 비연속성 AlxGa1-xN 반구층을 포함한 질화물 반도체층(420)은 기판(510)과 소자층(430)의 층간 응력을 완화시켜 주므로, 기판(410) 상에 소자층(430)을 형성하는 과정에서 기판(410)의 변형 특히, 휨 현상이 적게 발생한다. 따라서, 후속 공정에서 기판 척킹, 기판 정렬 등 기판의 핸들링이 용이하므로, 종래와 같은 수율 저하 및 불량 증가의 문제점이 발생하지 않는다.
한편, 상기에서 전술한 반도체 소자는 비연속적 반구층을 포함한 질화물 반도체층이 형성된 기판 상에 발광 소자(L)를 형성하였으나, 본 발명은 이에 한정되지 않으며, 상기 기판 상에는 다양한 전자 소자 예를 들어, 트랜지스터, 태양 전지, MOSFET, 숏트키 다이오드, 포토 센서 등이 형성될 수도 있다.
이상, 본 발명에 대하여 전술한 실시예 및 첨부된 도면을 참조하여 설명하였으나, 본 발명은 이에 한정되지 않으며, 후술되는 특허청구범위에 의해 한정된다. 따라서, 본 기술분야의 통상의 지식을 가진 자라면 후술되는 특허청구범위의 기술적 사상에서 벗어나지 않는 범위 내에서 본 발명이 다양하게 변형 및 수정될 수 있음을 알 수 있을 것이다.
도 1은 종래 기술에 따른 질화물 발광 소자를 나타낸 단면도.
도 2는 본 발명의 실시예에 따른 반도체 기판의 제조 공정을 나타낸 공정 순서도.
도 3 내지 도 6은 본 발명의 실시예에 따른 반도체 기판의 제조 공정을 나타낸 기판 단면도.
도 7 내지 도 9는 본 발명의 실시예에 따른 열처리 공정을 통해 형성한 AlxGa1-x 반구층의 SEM 단면 사진.
도 10은 본 발명의 실시예에 따른 열처리 공정을 통해 형성한 AlxGa1-x 반구층의 농도 구배를 나타낸 단면도.
도 11 및 도 12는 본 발명의 비교예 및 실험예에 따른 AlxGa1-xN 반구층의 GDS 분석 그래프.
도 13 및 도 14는 본 발명의 실시예에 따른 질화물 반도체층의 SEM 단면 사진.
도 15는 본 발명에 따른 반도체 기판을 구비하는 반도체 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
301: 기판 302: Ga 반구층
303: AlxGa1-x 반구층 304: 질화물 반도체층
305: AlxGa1-xN 반구층 306: 공동
420: 질화물 반도체층 L: 발광 소자

Claims (20)

  1. 기판;
    상기 기판 상에 비연속적으로 형성되며, 갈륨(Ga), 알루미늄(Al), 인듐(In) 중 적어도 어느 하나의 금속으로 형성된 반구층; 및
    상기 반구층 상에 형성된 질화물 반도체층을 포함하고,
    상기 반구층에는 열처리시 상기 기판으로부터 확산된 금속 원소가 분포되며,
    상기 반구층 및 질화물 반도체층은 적어도 1회 이상 적층 형성되는 반도체 기판.
  2. 청구항 1에 있어서,
    상기 기판은 적어도 Al 원소를 포함하고,
    상기 Al 원소는 반구층으로 확산되는 반도체 기판.
  3. 청구항 2에 있어서,
    상기 반구층은 기판과의 계면에서 멀어질수록 Al 원소의 농도가 낮아지는 분포를 갖는 반도체 기판.
  4. 삭제
  5. 청구항 1에 있어서,
    상기 반구층은 0.1 내지 5μm 범위의 직경을 갖는 다수의 반구를 포함하는 반도체 기판.
  6. 청구항 1에 있어서,
    상기 반구층은 질화물 반도체층에 의해 질화 처리되고, 표면이 평탄화되는 반도체 기판.
  7. 청구항 1 내지 청구항 3, 청구항 5 및 청구항 6 중 어느 한 항에 있어서,
    상기 질화물 반도체층은 기판과의 계면에 형성된 다수의 공동을 포함하는 반도체 기판.
  8. 적어도 알루미늄(Al) 원소를 포함하는 기판;
    상기 기판 상에 비연속적으로 형성되며, 갈륨(Ga), 알루미늄(Al), 인듐(In) 중 적어도 어느 하나의 금속으로 형성된 반구층; 및
    상기 반구층 상에 형성된 질화물 반도체층을 포함하고,
    상기 반구층에는 열처리시 상기 기판으로부터 확산된 상기 알루미늄(Al) 원소가 분포되며,
    상기 알루미늄(Al) 원소는 상기 기판과의 계면에서 멀어질수록 농도가 낮아지는 분포를 가지며,
    상기 반구층 및 질화물 반도체층은 적어도 1회 이상 적층 형성되는 반도체 기판.
  9. 삭제
  10. 청구항 8에 있어서,
    상기 반구층은 0.1 내지 5μm 범위의 직경을 갖는 다수의 반구를 포함하는 반도체 기판.
  11. 청구항 8에 있어서,
    상기 질화물 반도체층은 기판과의 계면에 형성된 다수의 공동을 포함하는 반도체 기판.
  12. 청구항 8에 있어서,
    상기 반구층은 질화물 반도체층에 의해 질화 처리되고, 표면이 평탄화되는 반도체 기판.
  13. 기판을 마련하는 단계;
    상기 기판 상에 갈륨(Ga), 알루미늄(Al), 인듐(In) 중 적어도 어느 하나의 금속으로 비연속적인 반구층을 형성하는 단계;
    상기 기판에 함유된 금속 원소가 상기 반구층으로 확산되도록 열처리를 실시하는 단계; 및
    상기 반구층 상에 질화물 반도체층을 형성하는 단계를 포함하며,
    상기 반구층 및 질화물 반도체층은 적어도 1회 이상 반복 형성하는 반도체 기판의 제조 방법.
  14. 청구항 13에 있어서,
    상기 금속 원소는 Al 원소를 포함하는 반도체 기판의 제조 방법.
  15. 삭제
  16. 청구항 13에 있어서,
    상기 반구층은 0.1 내지 5μm 범위의 직경을 갖는 다수의 반구를 포함하는 반도체 기판의 제조 방법.
  17. 청구항 13에 있어서,
    상기 반구층의 형성 단계는,
    사용되는 금속의 융점 이상의 온도 또는 450도 이하의 온도에서 실시하는 반도체 기판의 제조 방법.
  18. 청구항 13에 있어서,
    상기 질화물 반도체층은 상기 반구층의 표면이 완전히 평탄화될 수 있는 두께 이상으로 형성하는 반도체 기판의 제조 방법.
  19. 삭제
  20. 청구항 13, 청구항 14, 청구항 16 내지 청구항 18 중 어느 한 항에 있어서,
    상기 질화물 반도체층은 기판과의 계면에 형성된 다수의 공동을 포함하는 반도체 기판의 제조 방법.
KR1020080104550A 2008-04-16 2008-10-24 반도체 기판과 이의 제조 방법 KR101018760B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080104550A KR101018760B1 (ko) 2008-10-24 2008-10-24 반도체 기판과 이의 제조 방법
US12/935,978 US8729670B2 (en) 2008-04-16 2009-04-15 Semiconductor substrate and method for manufacturing the same
PCT/KR2009/001932 WO2009128646A2 (en) 2008-04-16 2009-04-15 Semiconductor substrate and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080104550A KR101018760B1 (ko) 2008-10-24 2008-10-24 반도체 기판과 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20100045570A KR20100045570A (ko) 2010-05-04
KR101018760B1 true KR101018760B1 (ko) 2011-03-04

Family

ID=42273193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080104550A KR101018760B1 (ko) 2008-04-16 2008-10-24 반도체 기판과 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101018760B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100682872B1 (ko) * 2004-12-08 2007-02-15 삼성전기주식회사 고효율 반도체 발광 소자 및 그 제조방법
US20080054296A1 (en) 2006-09-06 2008-03-06 Samsung Electronics Co., Ltd. Nitride-based semiconductor light emitting device and method of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100682872B1 (ko) * 2004-12-08 2007-02-15 삼성전기주식회사 고효율 반도체 발광 소자 및 그 제조방법
US20080054296A1 (en) 2006-09-06 2008-03-06 Samsung Electronics Co., Ltd. Nitride-based semiconductor light emitting device and method of manufacturing the same

Also Published As

Publication number Publication date
KR20100045570A (ko) 2010-05-04

Similar Documents

Publication Publication Date Title
JP5520942B2 (ja) オプトエレクトロニクス部品の製造方法
US8853671B2 (en) Nanorod light emitting device and method of manufacturing the same
US9978905B2 (en) Semiconductor structures having active regions comprising InGaN and methods of forming such semiconductor structures
JP5702739B2 (ja) ホウ素導入ｉｉｉ族窒化物発光ダイオード装置
US9397258B2 (en) Semiconductor structures having active regions comprising InGaN, methods of forming such semiconductor structures, and light emitting devices formed from such semiconductor structures
US9634182B2 (en) Semiconductor structures having active regions including indium gallium nitride, methods of forming such semiconductor structures, and related light emitting devices
KR20140010587A (ko) 도핑된 버퍼층을 포함하는 반도체 발광 소자 및 그 제조 방법
WO2014140372A1 (en) Light emitting diode semiconductor structures having active regions comprising ingan
JP2010040692A (ja) 窒化物系半導体素子及びその製造方法
TW202147599A (zh) Led前驅物
KR100830643B1 (ko) 발광 소자의 제조 방법
US8729670B2 (en) Semiconductor substrate and method for manufacturing the same
KR101018760B1 (ko) 반도체 기판과 이의 제조 방법
KR101459770B1 (ko) 그룹 3족 질화물계 반도체 소자
KR101198759B1 (ko) 질화물계 발광 소자
KR100809226B1 (ko) 질화물 반도체 발광 소자 및 제조방법
KR102120682B1 (ko) InGaN을 포함하는 활성 영역을 가지는 반도체 구조, 그와 같은 반도체 구조를 형성하는 방법, 및 그와 같은 반도체 구조로부터 형성되는 발광 장치
KR100668966B1 (ko) 발광 소자의 제조 방법
KR100990971B1 (ko) 반도체 기판과 이의 제조 방법
WO2021207454A1 (en) Size-independent forward voltage in micro-size light-emitting diodes with an epitaxial tunnel junction
JP2014112599A (ja) 半導体発光素子及びその製造方法
KR20140104756A (ko) 질화물 반도체 발광소자 및 그 제조방법
TW201501348A (zh) 具有包含ＩｎＧａＮ之作用區域之半導體結構、形成此等半導體結構之方法及由此等半導體結構所形成之發光裝置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160224

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170224

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180226

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190226

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200225

Year of fee payment: 10