TW202147599A - Led前驅物 - Google Patents

Led前驅物 Download PDF

Info

Publication number
TW202147599A
TW202147599A TW110110503A TW110110503A TW202147599A TW 202147599 A TW202147599 A TW 202147599A TW 110110503 A TW110110503 A TW 110110503A TW 110110503 A TW110110503 A TW 110110503A TW 202147599 A TW202147599 A TW 202147599A
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
growth
stack
led
layer
Prior art date
Application number
TW110110503A
Other languages
English (en)
Other versions
TWI755306B (zh
Inventor
安德利亞 皮諾斯
瑋歆 陳
金峻淵
于興
西蒙 艾許頓
薩米爾 邁茲沃瑞
Original Assignee
英商普利希半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商普利希半導體有限公司 filed Critical 英商普利希半導體有限公司
Publication of TW202147599A publication Critical patent/TW202147599A/zh
Application granted granted Critical
Publication of TWI755306B publication Critical patent/TWI755306B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

提供製造LED前驅物之方法以及LED前驅物。藉由形成具有生長表面之單晶式生長堆疊以及形成單晶LED堆疊於生長表面上來製造LED前驅物。單晶式生長堆疊包含第一半導體層、第二半導體層，及第三半導體層，第一半導體層包含III族氮化物。第二半導體層包含第一III族氮化物，第一III族氮化物包括予體摻雜劑，使得第二半導體層具有至少5x1018 cm-3 之予體密度。第二半導體層具有至少15 %之區域孔隙率及第一平面內晶格常數。第三半導體層包含不同於第一III族氮化物之第二III族氮化物。單晶式生長堆疊包含平台式結構，平台式結構包含第三半導體層，使得生長表面包含第三半導體層之平台表面及環繞平台表面之第三半導體層的側壁表面。第三半導體層之側壁表面相對平台表面傾斜。第三半導體層之平台表面具有第二平面內晶格常數，其大於第一平面內晶格常數。

Description

LED前驅物
本揭示關於發光二極體(LED)。特別是，本揭示關於包含III族氮化物之LED。
微型LED陣列通常定義為尺寸為100×100 μm2 或更小之LED。微型LED可經組裝以形成二維微型LED陣列。微型LED陣列可形成可適用於各種裝置中之自發光顯示器或投影機，裝置諸如智慧手錶、頭戴式顯示器、抬頭顯示器、攝像機、取景器、多位激發源，及微型投影機。
於許多應用中，所希望的是提供能夠輸出具有一波長範圍之光的微型顯示器/投影機。舉例而言，於許多彩色顯示器中，常見的是提供各像素輸出紅、綠，及藍光之組合的能力。
一個已知形式之微型LED陣列包含複數個由III族氮化物所形成之LED。III族氮化物LED為無機半導體LED，於主動發光區域中含有GaN及其與InN和AlN之合金。於顯著較高的電流密度可驅動III族氮化物LED，並且相較於例如其中之發光層為有機化合物之有機發光二極體(OLED)之傳統大面積LED，III族氮化物LED發射較高光學功率密度。因而，較高光度(亮度)使微型LED適用於需要或受益於高亮度之應用，光度定義為於給定方向中每單位面積光源發射之光量。舉例而言，受益於高亮度之應用可包括於高亮度環境中之顯示器或投影機。此外，已知相較於其他傳統光源，III族氮化物微型LED具有相對高的發光效率，表示為每瓦之流明(lm/W)。相較於其他光源，III族氮化物微型LED陣列之相對高發光效率降低電力使用並且使微型LED特別適用於可攜式裝置。
一個已知類型的III族氮化物LED利用In–Ga–N合金系統以定義於LED之主動區域中的多重量子井。典型地，設置交替的GaN及Inx Ga1-x N層以定義量子井。針對藍色LED，銦莫耳分率，X典型地＜0.2。增加併入至Inx Ga1-x N層中之銦含量增加位能井之深度，從而增加由LED發射之光的波長。
已知的是，例如增銦莫耳分率X至高於0.2以提供天然綠色及紅色LED，顯著降低LED之效率。基本問題之一為若沉積於鬆弛的或壓縮應變的GaN上時之銦的低併入效率。高In含量Inx Ga1-x N層(即，X＞0.2)通常使用低生長溫度形成並且易於相分離於IQE上具有有害效應(例如，參見JOURNAL OF APPLIED PHYSICS 123, 160901 (2018))。
特別是，為了形成天然紅色LED (即，於600 nm至680 nm之範圍中具有峰值發射波長之LED)，LED之主動區域典型地包括Inx Ga1-x N層，其中X≥0.3。此In含量之Inx Ga1-x N層造成之應變可能造成缺陷形成，其將降低LED的效率。
Keller S.等人於Semicond. Sci. Technol., vol. 30, (2015)之「InGaN lattice engineering via growth on (In, Ga)N/GaN nanostripe arrays」揭露生長於由InGaN/GaN多重量子井構成之奈米條紋陣列上之平面(In，Ga)N層。於製造圖案後，奈米條紋陣列展現垂直於條紋方向之彈性鬆弛，造成垂直於條紋方向之晶格常數大於GaN基底層的晶格常數。
本發明之目的在於提供用於形成LED前驅物之改進的方法，以及處理與先前技術方法相關問題之至少一者之改進的LED前驅物及陣列，或至少提供彼等之商業上有用的替代物。
本案發明人已認識到為改進包含III族氮化物之LED的效率，應減少源自其上沉積主動層之LED前驅物層與主動層間之應變的缺陷形成。本案發明人已認識到藉由提供應變鬆弛生長表面給平面內晶格常數更接近地匹配(未應變的)主動層之平面內晶格常數之主動層，可降低於介面處之應變。此進而可降低於介面處之缺陷形成並因此改進LED前驅物的效率。
根據揭示之第一態樣，提供LED前驅物。方法包含以下步驟：a)形成具有生長表面之單晶式生長堆疊，及b)形成單晶LED堆疊於單晶式生長堆疊之生長表面上。
形成單晶式生長堆疊之步驟包含以下步驟：形成包含III族氮化物之第一半導體層，形成第二半導體層，形成第二半導體層於第一半導體層上，第二半導體層包含包括有予體摻雜劑之第一III族氮化物，使得第二半導體層具有至少5x1018 cm-3 之予體密度，及形成第三半導體層於第二半導體層對第一半導體層之相對側上。自生長表面選擇性地移除第三半導體層之部分。通過第三半導體層之厚度選擇性地移除第三半導體層，使得單晶式生長堆疊之生長表面包含第三半導體層之平台表面及環繞平台表面之第三半導體層之側壁表面。第三半導體層提供單晶式生長堆疊之生長表面，第三半導體層包含不同於第一III族氮化物之第二III族氮化物，使得第三半導體層於壓縮應變下形成於第二半導體層上。於第三半導體層形成之後，第二半導體層接受孔隙率處理以增加第二半導體層之區域孔隙率至至少15%，及加熱第三半導體層至應變鬆弛溫度，使得第三半導體層鬆弛，使得平台表面之平面內晶格常數增加。
形成單晶LED堆疊之步驟包含以下步驟：形成包含III族氮化物之第四半導體層於單晶式生長堆疊之生長表面上，使得第四半導體層覆蓋第三半導體層之平台表面，形成主動層於第四半導體層上，主動層包含複數個量子井層，各量子井層包含III族氮化物，及形成包含III族氮化物之p型半導體層於主動層上。
根據本案請求之發明的LED前驅物提供具有生長表面之單晶式生長堆疊。生長堆疊包含複數個III族氮化物層。生長表面適用於形成於其上包含複數個III族氮化物層之單晶LED堆疊。特別是，生長表面適用於形成供天然紅色或綠色LED之單晶LED堆疊。生長堆疊包含三個半導體層，第一、第二及第三半導體層。第三半導體層具有不同於第二半導體層之組成，第三半導體層形成於第二半導體層上。因而，第三半導體層於壓縮應力下形成於第二半導體層上。也就是說，第三半導體層之晶格結構接受來自第二半導體層之晶格結構的壓縮應變。
第三半導體層之選擇性移除提供包含平台表面之生長表面。是以，單晶式生長堆疊圖案化成平台式結構，於其之上單晶LED堆疊可過度生長。藉由過度生長單晶LED堆疊於單晶式生長堆疊之平台式結構上，使用不需蝕刻LED接面的方法可形成LED前驅物。避免蝕刻LED接面之側壁表面之形成LED前驅物的方法可造成形成於LED接面之側壁表面上的缺陷減少或消除，從而改進LED之EQE。
熱處理製程藉由多孔半導體層中之塑性變形允許第三半導體層鬆弛其壓縮應變，使得第三半導體層之平面內晶格常數增加(相對於剛沉積之第三半導體層的平面內晶格常數)。多孔半導體層中之塑性變形(錯位差排之形成及移動)靠近多孔半導體層及半導體層間之介面發生。孔洞存在及懸鍵的豐度降低了多孔半導體層中有助錯位差排形成及移動之機械韌性。因此於第三半導體層上，第三半導體層可更容易地應變鬆弛。藉由提供具增加的平面內晶格常數之單晶式生長堆疊的生長表面，生長表面之平面內晶格常數可降低和/或消除於單晶式生長堆疊及單晶LED堆疊間之介面處的應變。因此，可降低和/或消除於介面處之缺陷形成，從而改進LED前驅物的效率。
提供熱處理步驟以造成於壓縮應變下形成之第三半導體層的應變鬆弛。然而，由於第二及第三半導體層之未應變的平面內晶格常數之差異，壓縮應變層之過度應變鬆弛可造成壓縮應變層之屈曲和/或脫層。是以，根據第一態樣之方法提供特徵，該等特徵提供增加的應變鬆弛而降低或消除於第二及第三半導體層間之介面處之屈曲和/或脫層發生。
一個重要的特徵為第二半導體層接受蝕刻處理以提供具至少15%之區域孔隙率的第二半導體層。是以，第二半導體層為相對多孔層。第二半導體層之孔隙率提供限定的(localised)區域於第二及第三半導體層間之介面處，於其中第三半導體層中之應變可降低。重要的是，提供多孔半導體層14’允許多孔半導體層14’中之錯位差排的傳播作為半循環差排。是以，於熱處理步驟期間多孔半導體層14’可進行塑性變形，其造成多孔半導體層14’中之半循環差排的優先傳播而非第三半導體層16中之穿透(threading)差排的傳播。多孔半導體層14’中之半循環差排的形成允許第三半導體層16應變鬆弛以提供用於單晶LED堆疊之改進的生長表面。
發明人亦已認識到，因為第二及第三半導體層可形成為大致上的連續層，例如，延伸超過至少30x30 µm之面積的層，重要的是讓第三半導體層具有充分的空間可以鬆弛。試圖應變鬆弛而無充分(側向)體積可讓其鬆弛(伸展)進入之層可易於屈曲。藉由選擇性地移除第三半導體層之部分，第三半導體層之剩餘部分可鬆弛至源自選擇性移除製程之自由空間中。也就是說，第三半導體層之側壁表面具有能(側向地)應變鬆弛至其中之空間。
於一些實施例中，第二半導體層包含GaN。舉例而言，於一些實施例中，第二半導體層可包含實質上未經摻雜的GaN(即，未故意摻雜的GaN)。於一些實施例中，第三半導體層包含Inx Ga1-X N，其中0＜X≤1。因此，於一些實施例中，可設置第二及第三半導體層，使得於壓縮應變下形成第三半導體層於第二半導體層上。藉由於壓縮應變下形成第三半導體層，可接續地處理單晶式生長堆疊以應變鬆弛，使得提供應變鬆弛的生長表面給單晶LED堆疊之形成。應變鬆弛的生長表面可具有更接近地匹配主動層之未應變的晶格常數之平面內晶格常數，特別是針對配置成發射具有至少525 nm之波長之光(即，綠色或紅色可見光)的主動層。
舉例而言，於一些實施例中，主動層之各量子井層包含InZ Ga1-Z N，其中0.2≤Z≤0.5。是以，主動層可配置成發射具有至少525 nm之峰值發射波長之光。於一些實施例中，主動層之各量子井層包含InZ Ga1-Z N，其中0.3≤Z≤0.5。是以，主動層可配置成發射具有至少600 nm之峰值發射波長之光。
於一些實施例中，於正交單晶式生長堆疊之生長表面之方向中之第三半導體層的厚度為至少200 nm。
於一些實施例中，於自生長表面選擇性地移除第三半導體層之部分之前，第二半導體層接受孔隙率處理。是以，在層之任何圖案化形成單晶式生長堆疊之前，可執行孔隙率處理製程。
於一些實施例中，第三半導體層選擇性地經移除，使得單晶式生長堆疊之生長表面包含第二半導體層之表面。舉例而言，於一些實施例中，單晶式生長堆疊可包含第二半導體層之表面，其大致上平行於第三半導體層之平台表面。於一些實施例中，選擇性地移除第三半導體層可允許平台式結構之形成，其中第三半導體層包含由側壁表面環繞之平台表面。平台式結構之側壁表面可由第二半導體層之塊體半導表面環繞。是以，平台表面與第三半導體層之側壁表面以及第二半導體層之塊體半導表面提供於其上可形成單晶LED堆疊之生長表面。
於一些實施例中，形成單晶式生長堆疊進一步包含選擇性地移除與經移除之第三半導體層之部分對準之第二半導體層的部分，使得單晶式生長堆疊之生長表面包含第二半導的側壁表面。是以，可形成自第一半導體層之表面沿大致上正交第一半導體層之表面的方向延伸之平台式結構。
於一些實施例中，第二半導體層選擇性地經移除，使得第二半導體層之側壁表面對準第三半導體層之側壁表面。是以，第三半導體層之側壁表面及第二半導體層之側壁表面沿大致上共平面方向延伸。舉例而言，於一些實施例中，第二半導體層之側壁表面及第三半導體層之側壁表面可沿大致上正交第三半導體層之平台表面的方向延伸。
於一些實施例中，第二半導體層選擇性地經移除，使得生長表面包含第一半導體層之表面的部分。
於一些實施例中，第四半導體層包含GaN。於一些實施例中，第四半導體層亦可包含n型摻雜劑，使得第四半導體層為n型半導體。於其他實施例中，第四半導體層可為未經摻雜的半導體層(即，未刻意經摻雜的)。
於一些實施例中，第四半導體層形成於生長表面上以提供自第三半導體層之平台表面上之第四半導體之第一部分朝向第二半導體層延伸之傾斜的側壁部分。是以，第四半導體層可形成大致上梯形的橫截面。
於一些實施例中，形成單晶式生長堆疊進一步包含選擇性地形成遮蔽層於單晶式生長堆疊之生長表面上。遮蔽層可包含對準單晶式生長堆疊之平台表面的孔徑。因此，提供遮蔽層於生長表面之部分上可防止或減少於除了生長表面之平台表面外之區域上之單晶LED堆疊的生長。因此，提供遮蔽層可提供形成單晶LED堆疊而避免使用單晶LED堆疊之蝕刻來圖案化LED接面之方法。
於一些實施例中，單晶LED堆疊選擇性地形成於單晶式生長堆疊之平台表面上並且不在由遮蔽層覆蓋的生長表面上。
根據本揭示之第二態樣，提供一種LED前驅物。LED前驅物包含具有生長表面之單晶式生長堆疊及設置於單晶式生長堆疊之生長表面上之單晶LED堆疊。單晶式生長堆疊包含第一半導體層、第二半導體層，及第三半導體層。第一半導體層包含III族氮化物。第二半導體層設置於第一半導體層上。第二半導體層包含第一III族氮化物，第一III族氮化物包括予體摻雜劑，使得第二半導體層具有至少5x1018 cm-3 之予體密度。第二半導體層具有至少15%之空中(aerial)孔隙率及第一平面內晶格常數。第三半導體層設置於第二半導體層對第一半導體層之相對側上。第三半導體層包含不同於第一III族氮化物之第二III族氮化物。單晶式生長堆疊包含平台式結構，平台式結構包含第三半導體層，使得生長表面包含第三半導體層之平台表面以及環繞平台表面之第三半導體層之側壁表面，第三半導體層之側壁表面相對平台表面傾斜。第三半導體層之平台表面具有大於第一平面內晶格常數之第二平面內晶格常數。單晶LED堆疊包含第四半導體層、主動層及p型半導體層。第四半導體層設置於單晶式生長堆疊之生長表面上，使得第四半導體層覆蓋第三半導體層之平台表面及第三半導體層之側壁表面。主動層包含複數個量子井層。各量子井層包含III族氮化物。P型半導體層包含設置於主動層上之III族氮化物。
是以，使用第一態樣之方法可形成根據本揭示之第二態樣之LED前驅物。因此，根據本揭示之第二態樣之LED前驅物可包括上述第一態樣的全部優點及任選的特徵。
特別是，藉由於單晶式生長堆疊之平台式結構上過度生長單晶LED堆疊可形成單晶LED堆疊。因此，使用不需蝕刻LED接面之側壁表面的方法可形成LED前驅物。避免蝕刻LED接面之側壁表面之形成LED前驅物的方法可造成形成於LED接面之側壁表面上的缺陷減少或消除，從而改進LED之EQE。
於一些實施例中，第二半導體層包含GaN。於一些實施例中，第三半導體層包含InX Ga1-X N，其中0＜X≤1。是以，於一些實施例中，接續熱處理製程可控制第三半導體層之In內容(X)以提供用於第三半導體層之希望的平面內晶格常數。特別是，於一些實施例中，第三半導體層包含InX Ga1-X N，其中0.2≤X≤0.5，使得第三半導體層提供特別適於形成主動層於其上之生長表面，其峰值發射波長於綠色或紅色可見光譜中(如，至少525 nm之峰值發射波長)。
舉例而言，於一些實施例中，主動層之各量子井層包含InZ Ga1-Z N，其中0.2≤Z≤0.5。是以，主動層可配置成發射具有至少525 nm之峰值發射波長之光。於一些實施例中，主動層之各量子井層包含InZ Ga1-Z N，其中0.3≤Z≤0.5。是以，主動層可配置成發射具有至少600 nm之峰值發射波長之光。
於一些實施例中，第三半導體層之側壁表面沿橫越平台表面之方向傾斜。是以，第三半導體層之側壁表面可於大致上正交第一半導體層之方向中延伸。
於一些實施例中，平台式結構自多孔半導體層延伸，使得生長表面包含多孔半導體層。
於一些實施例中，單晶式生長堆疊之生長表面包含對準第三半導體層之側壁表面之多孔半導體層的側壁表面。
於一些實施例中，平台式結構自第一半導體層延伸，使得生長表面包含第一半導體層之表面的部分。
於一些實施例中，第四半導體層包含GaN。
於一些實施例中，第四半導體層設置於生長表面上以提供自第三半導體層之平台表面上之第四半導體層之平台部分朝向第二半導體層延伸之傾斜的側壁部分。
於一些實施例中， 單晶式生長堆疊進一步包含設置於單晶式生長堆疊之生長表面上之遮蔽層，遮蔽層包含對準單晶式生長堆疊之平台表面的孔徑。
於一些實施例中，單晶LED堆疊選擇性地僅設置於單晶式生長堆疊之平台表面上。
於一些實施例中，根據本揭示之第一及第二態樣之LED前驅物及形成LED前驅物的方法可提供包含複數個LED前驅物之LED陣列前驅物及形成彼之方法。複數個LED前驅物可配置成二維陣列，其中各LED前驅物與其他LED前驅物間隔開。
於一些實施例中，根據本揭示之第一及第二態樣之LED前驅物、LED陣列前驅物，及形成LED前驅物及LED陣列前驅物之方法可提供微型LED前驅物及微型LED陣列前驅物。微型LED陣列前驅物為微型LED前驅物的陣列。微型LED前驅物可包含單晶LED堆疊，其於對準第一半導體層之平面中具有小於100 µmx100 µm的表面積尺寸。舉例而言，於一些實施例中，微型LED前驅物可具有小於10-8 m2 之表面積。
根據第一實施例，提供用於形成LED前驅物1之方法。
由LED前驅物中之術語「前驅物」，要注意的是所描述之LED前驅物不必然包括用於LED之諸如允許發光的電接點，也不包括相關電路。當然，第一實施例之形成LED前驅物的方法不排除增加進一步電接點及相關電路。是以，於本揭示中使用術語前驅物意圖包括最終產品(即，LED、LED陣列等等)。
圖1至5顯示由根據第一實施例之方法所形成之LED前驅物的圖表。根據第一實施例之方法包含步驟：形成單晶式生長堆疊10及單晶LED堆疊20。單晶LED堆疊20形成於單晶式生長堆疊10之生長表面11上。根據第一實施例之方法，單晶式生長堆疊10包含第一半導體層12、第二半導體層14，及第三半導體層16。
單晶式生長堆疊意指提供形成供LED之生長表面形成為單件之層的堆疊。也就是說，單晶式生長堆疊10形成為單件。
單晶LED堆疊意指提供形成LED形成為單件之層的堆疊。也就是說，於單晶式生長堆疊10之生長表面11上形成單晶LED堆疊為單件。
於第一實施例之方法中，於單一形成製程中形成複數個LED前驅物1。形成複數個LED前驅物1作為LED前驅物之陣列。是以，根據第一實施例之方法提供形成包含複數個LED前驅物之LED陣列前驅物的方法。
如圖1中所示，形成單晶式生長堆疊10包含形成第一半導體層12。於圖1之實施例中，第一半導體層12包含III族氮化物。舉例而言，第一半導體層可包含GaN。於一些實施例中，第一半導體層可為未經摻雜的半導體層(即，非刻意經摻雜的)。於其他實施例中，第一半導體層12可為經摻雜的半導體層(如，包含n型摻雜劑，諸如Si)。
第一半導體層12可形成於基板(未圖示於圖1中)上。基板可提供用於第一半導體層12之生長表面。基板可為實質上平面的基板。基板可具有配置成相應第一半導體層12之平面內晶格常數的平面內晶格常數以降低晶格失配。發明所屬技術領域中具有通常知識者熟知適用於第一半導體層12之生長的各種基板包含III族氮化物。舉例而言，基板可為藍寶石基板，或矽基板。基板可包含配置成提供適用於III族氮化物層之形成之基板表面的一或更多緩衝層。可提供基板，使得第一半導體層12生長於基板上，使得第一半導體層12之(0001)結晶平面對準基板表面。是以，第一半導體層12可具有(0001)結晶平面方向。
使用供製造III族氮化物半導體層之任何合適的製程可形成第一半導體層。舉例而言，使用金屬有機化學氣相沉積製程(MOCVD)，或分子束磊晶(MBE)製程可形成第一半導體層12。
如圖1中所示，第二半導體層14形成於第一半導體層12上。第二半導體層14形成於第一半導體層12之第一表面13。第一半導體表面13為第一半導體層12之表面，其設置於第一半導體層12對基板之相對側上。是以，第一半導體層12設置於第二半導體層14與基板之間。
第二半導體層14包含III族氮化物。第二半導體層14具有包括予體摻雜劑之第一組成，使得第二半導體層具有至少5x1018 cm-3 之予體密度。於一些實施例中，第二半導體層之予體密度可為至少：1x1019 cm-3 、3x1019 cm-3 、5x1019 cm-3 、7x1019 cm-3 ，或1x1020 cm-3 。是以，第二半導體層14為n型半導體層。特別是，第二半導體層14具有較第一半導體層12高之予體摻雜劑密度。第二半導體層14可包含任何適合的予體摻雜劑。舉例而言，第二半導體層14可包含之予體摻雜劑包括下列至少一者：Si，及Ge。設置第二半導體層14具有相對高的予體密度以允許於以下描述之孔隙率處理步驟中之孔隙的靶向性形成(targeted formation)。藉由提供第二半導體層14具相對高的予體摻雜劑密度，孔隙率處理選擇性地靶向第二半導體層14。
第二半導體層14可形成於橫越第一半導體層12之主表面的實質上連續層。是以，可提供實質上連續地橫越基板之第一及第二半導體層12、14。第二半導體層14具有第二表面15於第二半導體層14對第一半導體層12之相對側。
第二半導體層14之第二表面15具有第一平面內晶格常數。第二半導體層14可具有纖鋅礦結晶結構。於一些實施例中，第二半導體層14可形成於第一半導體層12上，具有平行第一表面13設置之(0001)結晶平面。所以，針對具有對準(0001)結晶平面之第二表面的第二半導體層14，平面內晶格常數可為反映a (或b )晶格常數之常數。
於一些實施例中，第二半導體層14可具有於正交基板之方向中或至少50 nm的厚度。於一些實施例中，第二半導體層14可具有不大於2000 nm的厚度。
於一些實施例中，第一半導體層12可具有至少100 nm的厚度。於一些實施例中，第一半導體層12可具有不大於2000 nm的厚度。
使用供製造III族氮化物半導體層之任何合適的製程可形成第二半導體層14。舉例而言，MOCVD製程或MBE製程。是以，以與第一半導體層12相似方式並使用相似設備可形成第二半導體層14。
如圖2中所示，接續第二半導體層14之形成，形成第三半導體層16於第二半導體層14之主表面上。是以，第三半導體層16形成於第二半導體層14對第一半導體層12之相對側上。第三半導體層16提供單晶式生長堆疊10之生長表面11。
第三半導體層16包含III族氮化物。第三半導體層16具有第二組成，其不同於第二半導體層14之第一組成。第二半導體層14及第三半導體層16間之組成的差異造成於壓縮應變下形成第三半導體層16。也就是說，第二及第三半導體層之平面內晶格常數中的差異造成剛形成的第三半導體層16受到壓縮應變。是以，具有(第三半導體層16之)第二組成之未應變薄膜的平面內晶格常數將大於具有(第二半導體層14之)第一組成之未應變薄膜的平面內晶格常數。
以可與第二半導體層14同調之結晶結構形成第三半導體層16。是以，第三半導體層16及第二半導體層14間之介面可為同調介面。接續熱處理製程(於以下更仔細論述)，第三半導體層16鬆弛以形成應變鬆弛的第三半導體層16。具第二平面內晶格常數之應變鬆弛的第三半導體層16具有單晶式生長堆疊10之生長表面11之應變鬆弛的表面形成部分。第二平面內晶格常數大於第二半導體層14之第一平面內晶格常數。於一些實施例中，應變鬆弛的第三半導體層16可具有纖鋅礦結晶結構，類似於第一及第二半導體層12、14。於一些實施例中，第三半導體層16可形成於第一及第二半導體層12、14上，具平行第一及第二表面13、15設置之(0001)結晶平面。
舉例而言，於圖2之實施例中，第三半導體層16可包含InX Ga1-X N，其中0＜X≤1。特別是，於一些實施例中，第三半導體層16可包含InX Ga1-X N，其中0.03＜X≤0.2。因此，可選擇第三半導體層16之In含量以提供具希望的平面內晶格常數之平台表面。
於圖2之實施例中，第二半導體層14之第一組成包含GaN。第三半導體層16之第二組成可包含InX Ga1-X N，其中0＜X≤1。因此，形成具有第二組成之第三半導體層16及具有第一組成之第二半導體層14將造成第三半導體層16於壓縮應變下形成於第二半導體層12上。
於一些實施例中，第三半導體層16可為實質上未經摻雜的層。也就是說，可形成第三半導體層16而無任何刻意的摻雜。舉例而言，於形成第一實施例之方法中，第三半導體層16為實質上未經摻雜的層。於一些實施例中，第三半導體層16可包含摻雜劑，例如，予體摻雜劑。於其中第三半導體層包括摻雜劑之實施例中，第三半導體層可摻雜不大於第二半導體層14之予體密度的予體密度。舉例而言，於一些實施例中，第三半導體層15之予體密度可不大於：第二半導體層14之予體密度之50 %、25 %、10 %、5%、1%或0.1 %。
於一些實施例中，第三半導體層16可具有至少200 nm的厚度。於一些實施例中，第三半導體層16可具有不大於10 µm的厚度。舉例而言，於圖2中之第三半導體層16可具有至少1 µm的厚度及不大於10 µm的厚度。
如圖2中所示，第三半導體層16為由III族氮化物半導體之實質上連續層所形成之塊體半導體層。將認識到的是，設置第三半導體層16以形成用於形成單晶LED堆疊20之應變鬆弛的表面(生長表面11)。於其他實施例中，第三半導體層16可包含形成超晶格結構之複數個III族氮化物層。舉例而言，第三半導體層16可包含配置成交替堆疊之複數個第一及第二III族氮化物層，其中第一及第二III族氮化物層具有不同的晶格常數。舉例而言，超晶格結構的一個實例為InY Ga1-Y N層，其中0＜Y≤1，及GaN層之交替的層堆疊。
接續第三半導體層16之形成，第二半導體層14接受孔隙率處理製程以增加第二半導體層14之區域孔隙率至至少15%。用於增加III族氮化物層之孔隙率的方法為發明所屬技術領域中具有通常知識者所知悉。舉例而言，於2002年2月11日之Applied Physics Letters, Vol. 8, no. 6中Xiuling Li, Young Woon-Kim等人之「In-plane bandgap control in porus GaN through electroless wet chemical etching 」描述用於增加n型摻雜的III族氮化物層之孔隙率的數種製程。
於根據此揭示之方法中，具有至少5x1018 cm-3 之予體密度的第二半導體層14可選擇性地接受孔隙率處理以增加第二半導體層之區域孔隙率。第二半導體層之予體密度允許孔隙率處理製程選擇性地增加第二半導體層14之孔隙率。
舉例而言，孔隙率處理可包含使單晶式生長堆疊之層接受電化學處理製程。電化學處理製程可包含將單晶式生長堆疊浸沒於草酸浴中。製成草酸浴與單晶式生長堆疊10間之電氣連接。電流通過草酸浴與單晶式生長堆疊之電接點間以電化學地形成第二半導體層14內之孔。於一些實施例中，草酸浴包含具有0.03M與0.3M間之濃度的草酸溶液。於其他實施例中，可由諸如KOH或HCl之其他電解質取代草酸浴。施加至電化學製程之電氣偏壓的程度將取決於所使用的電化學溶液以及浴和單晶式生長堆疊10之相對尺寸。於ACS Applied Nano Materials, 2020, 3, 399-402及US 2017/0237234中描述孔隙率處理之進一步實例。
孔隙率處理製程造成存在於第二半導體層14中之孔的形成，或孔的尺寸增加。可由區域孔隙率定性第二半導體層14之孔隙率。區域孔隙率為存在於通過材料(即，通過第二半導體層14)之橫截面中之孔的面積分數。於一些實施例中，多孔半導體層14’具有至少15%之區域孔隙率。於一些實施例中，多孔半導體層14’具有至少30%之區域孔隙率。藉由提供具有此區域孔隙率之多孔半導體層14’，於後續熱處理製程期間，第三半導體可應變-鬆弛至較大程度。重要的是，提供多孔半導體層14’允許多孔半導體層14’中之錯位差排以半循環差排傳播。是以，第三半導體層16之應變鬆弛造成多孔半導體層14’中之半循環差排的優先傳播而非第三半導體層16中之穿透差排的傳播。因此，藉由提供多孔半導體層14’可降低第三半導體層16中之缺陷密度。
於一些實施例中，多孔半導體層14’具有不大於80 %之區域孔隙率。於一些實施例中，多孔半導體層14’具有不大於50 %之區域孔隙率。因此，於孔隙率處理製程後可維持多孔半導體層14’之結構完整性。
如圖3中所示，於孔隙率處理製程後，第二半導體層14為多孔半導體層14’。因此，單晶式生長堆疊10由第一半導體層12及第三半導體層16形成，具有多孔半導體層14’設置於第一及第三半導體層12、16之間。
於根據第一實施例之方法中，進一步處理第三半導體層16以定義用於LED陣列前驅物之各LED前驅物1之平台式結構。於形成第一實施例之方法中，於孔隙率處理製程之後形成平台式結構。當然，於其他實施例中，可於形成平台式結構之後執行孔隙率處理製程。如圖4中所示，因此設置複數個單晶式生長堆疊10；一個單晶式生長堆疊10用於LED陣列前驅物之各自LED前驅物1。
如圖4中所示，形成複數個單晶式生長堆疊10(由圖4中之虛線表示)。複數個單晶式生長堆疊10彼此間隔開以形成單晶式生長堆疊10之陣列。單晶式生長堆疊10之陣列可於二維陣列中橫越第一半導體層12而間隔開。複數個單晶式生長堆疊10可於二維陣列中以例如方形堆砌排列或是六角形堆砌排列間隔開。單晶式生長堆疊10之陣列定義LED陣列前驅物中LED前驅物的排列。是以，將認識到的是，可使用根據第一實施例之方法以製造排列成橫越第一半導體層12之陣列的複數個LED前驅物。
如圖4中所示，藉由自生長表面11通過第三半導體層16之厚度選擇性地移除第三半導體層16之部分形成第一實施例之單晶式生長堆疊10。因此，各單晶式生長堆疊10之生長表面11包含第三半導體層16之平台表面30及第三半導體層16之側壁表面32環繞平台表面30。於圖4中，第三半導體層16通過其整體厚度(於正交生長表面11之厚度方向中)選擇性地經移除，使得單晶式生長堆疊10之生長表面11包含多孔半導體層14’之表面。是以，塑形單晶式生長堆疊10之生長表面11以定義包含第三半導體層16之平台式結構。
根據第一實施例之方法，於熱處理製程之前執行選擇性移除製程。藉由於熱處理製程之前執行選擇性移除製程，提供平台式結構各者額外的空間於各平台式結構之間，於熱處理製程期間第三半導體層16可應變鬆弛至額外的空間中。藉由提供第三半導體層16可應變鬆弛至其中的額外空間，平台表面之平面內晶格常數的增加可進一步提升。此進而降低於形成裝置之主動層時所形成的應變，從而改進LED效率。
使用選擇性移除製程可塑形第三半導體層16之平台式結構。是以，可選擇性地移除第三半導體層16之部分以形成圖4中所示之平台式結構。舉例而言，於圖4中，使用蝕刻製程可塑形生長表面11。於蝕刻製程中，定義平台的遮罩層(未圖示)可沉積於第三半導體層16之表面上。定義平台的遮罩層可配置成第三半導體層16之遮罩部分，其旨形成單晶式生長堆疊10之平台表面30。使用蝕刻劑可接著選擇性地移除第三半導體層16之未經遮罩的部分。蝕刻劑可蝕刻掉第三半導體層16之部分以暴露多孔半導體層14’的表面。當然，於其他實施例中，蝕刻劑可能不會完全蝕刻通過第三半導體層之厚度以暴露下方的多孔半導體層14’。接著可自第三半導體層16移除定義平台的遮罩層。藉由依循以上製程，可塑形第三半導體層16以提供包含平台表面30之生長表面11及由第三半導體層16形成之側壁表面32。
各單晶式生長堆疊之平台表面30可具有任何希望的形狀。藉由定義平台的遮罩層的形狀可決定各平台表面30的形狀。舉例而言，平台表面30可具有橢圓形、三角形、矩形，或六角形，或確實任何規則或不規則多邊形。於一些實施例中，LED陣列前驅物之各平台表面30可具有相同的形狀，從而提供相對均勻的單晶式生長堆疊之陣列。當然，於其他實施例中，平台表面30可具有不同的形狀。
平台表面30之形狀(即，平台表面30之周邊)影響第三半導體層16之側壁表面32的形狀。舉例而言，當平台表面30具有橢圓形時，可設置側壁表面32為單一連續的表面。於其他實施例中，例如當平台表面30具有規則或不規則多邊形時，可能有複數個側壁表面32，具有一個表面對應至平台表面30之規則或不規則多邊形之各側。
於圖4中，顯示單晶式生長堆疊10具有實質上垂直於第三半導體層16之平台表面30延伸的側壁表面32。於其他實施例中，可形成平台式結構之側壁表面以具有相對平台表面30傾斜之不同角度。也就是說，側壁表面30可為傾斜的。是以，於正交平台表面30之平面中，由第三半導體層16形成之平台式結構可具有梯形截面。
於圖4之圖表中，平台式結構可自多孔半導體層14’延伸不大於100 µm 的距離。是以，於一些實施例中，於正交平台表面之方向中，第三半導體層16可具有不大於10 µm之厚度。特別是，於一些實施例中，平台式結構可自多孔半導體層14’延伸1 µm及5 µm之間的距離。因此於一些實施例中，於正交平台表面之方向中，第三半導體層16可具有約1 µm至5 µm之厚度。
於本揭示之一些實施例中，平台表面30可各具有至少1 µmx1 µm之表面積尺寸。因此，要使平台表面完全地鬆弛，彈性變形機制將不充分。也就是說，錯位差排的傳播可提供藉由其平台表面可應變鬆弛至希望的晶格常數之機制。重要的是，多孔半導體層14’的存在提供於其中錯位差排以半循環差排優先傳播的區域，從而提供具降低的缺陷密度之平台式結構。有關於III族氮化物異質介面之錯位差排的進一步資訊至少可見於「Basal-plane Slip in InGaN/GaN Hetero Structures in the Presence of Threading Dislocations, Applied Physics Letters, vol. 90, 2007」。
於一些實施例中，平台表面30可各具有不大於100 µmx100 µm之表面積尺寸。
接續第三半導體層16中之平台式結構之形成，單晶式生長堆疊之層接受熱處理製程以增加單晶式生長堆疊之生長表面10之平面內晶格常數。
熱處理製程包含加熱單晶式生長堆疊10之第三半導體層16至應變鬆弛溫度。應變鬆弛溫度造成第三半導體層16於多孔半導體層14’上應變鬆弛。因此，熱處理製程之後，第三半導體層16之生長表面11之平面內晶格常數將會增加。
熱處理製程允許第三半導體層16應變鬆弛，使得第三半導體層16之平面內晶格常數相對剛沉積的第三半導體層16之平面內晶格常數而增加。
於一些實施例中，熱處理製程包含將第三半導體層16自室溫加熱至應變鬆弛溫度。應變鬆弛溫度為足以引起壓縮應變的第三半導體層16變形之溫度。舉例而言，於一些實施例中，應變鬆弛溫度可為至少500o C之溫度。是以，可加熱第三半導體層至其中第三半導體層釋放因其經壓縮而產生之機械位能的溫度。第三半導體層16之應變鬆弛可造成朝向第三半導體層16及第二半導體層14間之介面之(錯位)差排的形成。作為熱處理製程的結果，經由實質上橫越多孔半導體層14’之c平面朝向多孔半導體層14’及第三半導體層16間之介面或於介面處之錯位差排(即，於c平面中滑移之錯位差排)，而非於橫切c平面之方向中之傳播，應變鬆弛可發生。差排之傳播釋放剛形成的第三半導體層16中之至少一些應變，使得第三半導體層16應變鬆弛。是以，第三半導體層16透過錯位差排之傳播而非透過穿透差排之傳播而應變鬆弛。所以，熱處理製程可降低於其中差排傳播之窄頻帶上之第三半導體層16之區域中的應變。多孔半導體層14’中之孔洞及懸鍵的存在改進多孔半導體層14’中之錯位差排的傳播。是以，第三半導體層16於多孔半導體層14’頂部有效地應變鬆弛(即，滑移)。錯位差排之傳播的進一步論述至少可見於Mei等人之Basal-plane Slip in InGaN/GaN Hetero Structures in the Presence of Threading Dislocations, Applied Physics Letters, vol. 90, 2007，以及Floro J.A.等人之Misfit Dislocation Formation in the AlGaN/GaN Heterointerface, Journal of Applied Physics, vol. 96, 2004。
將認識到的是，於第三半導體層16與第二半導體層14形成同調介面的實施例中，熱處理製程造成第二及第三半導體層14、16間之介面不再為同調介面。
藉由適於退火材料之任何方法可提供熱處理製程。舉例而言，藉由將第三半導體層16自室溫加熱至第一應變鬆弛溫度可提供熱處理步驟。可將第三半導體層16保持於第一應變鬆弛溫度持續第一時段。可接著將第三半導體層16冷卻回到室溫。可於空氣中，例如於熱板上或烤箱中，執行熱處理步驟。亦可於受控氣氛中執行熱處理製程。於受控氣氛中，諸如氧及水之大氣環境的化合物可能顯著地減少或完全地排除。例如，受控氣氛可為NH3 、Ar，或N2 氛圍。於一些實施例中，可於包含N2 及NH3 之受控氣氛下形成熱處理製程。於受控氣氛下執行熱處理製程可減少或消除任何不想要的化學反應於熱處理製程期間發生於第三半導體層16之表面上。舉例而言，於一些實施例中，在緊接用於形成單晶LED堆疊之製程之前可執行熱處理製程(即，於MOCVD反應器中原位)。
於一些實施例中，熱處理製程可加熱第三半導體層至至少500o C之第一應變鬆弛溫度。於一些實施例中，第一應變鬆弛溫度可為至少800o C、950o C、1000o C，或1050o C。第一時段可為至少5分鐘。於一些實施例中，第一時段可為至少：10分鐘、20分鐘、30分鐘或1小時。舉例而言，於一些實施例中，熱處理步驟可包含加熱第三半導體層16至800o C並將第三半導體層保持於此溫度持續1小時接著冷卻至室溫。於較高的第一應變鬆弛溫度，可降低第一時段。
藉由於孔隙率處理製程之後執行熱處理步驟，由於第二半導體層14中之孔的存在，於第三半導體層16及第二半導體層14間之介面傳播之錯位差排能夠更容易地傳播。
接下來，單晶LED堆疊20可形成於單晶式生長堆疊10之各者的生長表面11上。
針對各LED前驅物1，單晶LED堆疊20形成於生長表面11上。如圖5中所示，單晶LED堆疊20覆蓋平台表面30及側壁表面32。單晶LED堆疊20包含複數個層，其中各層包含III族氮化物。於一些實施例中，III族氮化物層包含AlInGaN、AlGaN、InGaN，及GaN之一或多者。於如圖5中所示之第一實施例中，單晶LED堆疊20包含第四半導體層40、主動層22，及p型半導體層24。
如圖5中所示，第四半導體層40形成於單晶式生長堆疊10之生長表面11上。因此，第四半導體層40覆蓋第三半導體層16之平台表面30及第三半導體層16之側壁表面32。是以，第四半導體層40形成於第三半導體層16上、於第三半導體層16對多孔半導體層14’之相對側上。
藉由任何適於III族氮化物之生長的方法，可形成第四半導體層40於生長表面11上。於圖5之實施例中，第四半導體層40單晶地形成超過生長表面11(即，過度生長法)。如圖5中所示，第四半導體層40可形成為覆蓋實質上整體生長表面11之大致上連續層。
如圖5中所示，第四半導體層40形成於生長表面11上，使得其形成自第三半導體層16之平台表面30上之第四半導體層40之平台部分44朝向多孔半導體層14’延伸之大致上傾斜的側壁部分42。第四半導體層40亦包括塊體部分46，其延伸超過各單晶LED前驅物1之傾斜的側壁部分42間之多孔半導體層14’的表面。
因此，第四半導體層40可過度生長於第三半導體層16之平台式結構上以提供包含由傾斜的側壁表面42環繞之第四半導體層平台表面44之III族氮化物半導體層。是以，第四半導體層40可過度生長於第三半導體層16之平台式結構上以形成於正交平台表面30之平面中具有規則的梯形截面之柱，其中第四半導體層平台表面44形成梯形截面之實質上平坦上表面。規則的梯形截面代表柱之頂部較底部窄並且其具有實質上平坦上表面且側面有坡度。此可造成具有三或更多側，典型地六側，之截頭圓錐形，或截頭金字塔形。
於一些實施例中，例如，如圖5中所示，第四半導體層40之側壁部分42對平行於生長表面11之平台表面30之平面具有實質上恆定的角度(α)。也就是說，第四半導體層42之側壁表面與平行平台表面30之平面間的角度α不會顯著地改變。舉例而言，於一些實施例中，角度α可為至少50度且不大於70度，及於一些實施例中，角度α可為58度及64度之間。
因此於一些實施例中，第四半導體層42之側壁部分相對第三半導體層16之結晶結構的(0001)平面可為傾斜的。傾斜的側壁可大致上沿著纖鋅礦結晶之{10 1}或{10 2}平面定向，並且相較於C平面表面(半極化表面)表示減少的極化場。
可供選擇地，例如相關第二實施例所論述的，第四半導體層40可形成作為大致上不連續層，其覆蓋各單晶式生長堆疊10之平台表面30及側壁表面32並且延伸超過多孔半導體層14’環繞第三半導體層16之平台式結構的區域。使用供製造III族氮化物膜之任何合適的製程，例如MOCVD或MBE，可沉積第四半導體層40。
第四半導體層40包含III族氮化物。於圖5之實施例中，第四半導體層40包含GaN。於一些實施例中，第四半導體層40可經n型摻雜。使用例如Si或Ge之合適的摻雜劑，第四半導體層40可為n型摻雜的。於圖5之實施例中，第四半導體層40未刻意經摻雜。是以，第四半導體層40可為(實質上)未經摻雜的層。實質上未經摻雜，所理解的是III族氮化物不包括任何顯著數量的摻雜劑元素，而要認識到的是一些雜質可能存在作為製造製程的結果。藉由由未經摻雜的半導體形成第四半導體層40，通過LED前驅物之電荷載子流可更有效地侷限於平台式結構中。
藉由生長第四半導體層40於由第三半導體層16提供之生長表面上，第四半導體層40可具有與第三半導體層16之結晶結構同調之結晶結構。舉例而言，當第三半導體層16之平台表面30對準III族氮化物之(0001)平面時，形成於平台表面30上之第四半導體層40可形成同調介面並具有近似(0001)結晶方向。是以，平台表面30上之第四半導體層40的平面內晶格常數可對應於平台表面30處之第三半導體層16的平面內晶格常數。
如圖5中所示，主動層22可接著形成於第四半導體層40上。主動層22經配置以產生第一波長之光作為單晶LED堆疊20之部分。
主動層22經配置以產生第一波長之光作為單晶LED堆疊20之部分。於圖5之實施例中，主動層22可包含一或更多量子井層(未圖示)。是以，主動層22可為多個量子井層。主動層22內之量子井層可各包含III族氮化物半導體，例如，包含In之III族氮化物合金。於圖5之實施例中，主動層22包含GaN及InZ Ga1-Z Z，其中0＜Z≤1，之交替的層。特別是，於一些實施例中，主動層可包含InZ Ga1-Z N層，其中0.2≤Z≤0.5。是以，單晶LED堆疊之主動層22可配置成輸出具有至少525nm之波長的光。可控制量子井層之厚度及In含量以控制由主動層22產生之光的波長。主動層22可形成為覆蓋暴露的生長表面之實質部分的連續層。使用供製造III族氮化物薄膜之任何合適的製程，例如MOCVD或MBE，可沉積主動層22。
於一些實施例中，主動層22可包含應變介面層(未圖示)。應變介面層可形成於生長表面11及多個量子井結構之間，如技術領域中所知悉者。
第四半導體層40上之主動層22的沉積可以相對高的沉積率發生於第四半導體層44之平台部分上，及以顯著較低的沉積率發生於第四半導體層42之傾斜的側壁部分上。此效應源自於對準各種表面之不同的結晶平面，造成，相較於傾斜的側壁部分42，於平台表面30之上之較厚的主動層22。此效應更詳細地表述於GB1811190.6中。
因此，主動層22可包括主動層平台部分23，其延伸超過第四半導體層40之平台部分44。主動層22亦可包括主動層側壁部分28，其延伸超過第四半導體層40之側壁部分42。主動層側壁部分28圍繞主動層平台部分23並且自主動層平台部分23朝向多孔半導體層14’延伸。是以，主動層側壁部分28大致上對準第四半導體層42之傾斜的側壁部分。主動層22亦可包括主動層塊體部分29，其延伸超過各單晶LED前驅物1之主動層側壁部分28間之第四半導體層40的塊體部分46。
將認識到的是，發明所屬技術領域中具有通常知識者知悉用於形成包含主動層22之單晶LED堆疊20的各種方法。因此，將認識到的是，相關圖1至5所描述的方法僅為形成單晶LED堆疊20之可能的方法中之一個實例。舉例而言，於圖5之實施例中，主動層22於大致上正交生長表面之方向中可具有至少30 nm且不超過150 nm之厚度。於一些實施例中，主動層22於厚度方向中可具有至少40 nm且不大於60 nm之厚度。
單晶LED堆疊20之進一步的層可接著沉積於主動層22上、於主動層22對單晶式生長堆疊10之相對側上。舉例而言，如圖5中所示，p型半導體層24接續地形成於主動層22上。
如圖5中所示，p型半導體層24設置於主動層22上。P型半導體層24包含III族氮化物。以例如Mg之合適的電子接受體來摻雜P型半導體層24。p型半導體層24可形成為覆蓋主動層24之暴露表面之實質部分(如，全部)之實質上連續層。使用供製造III族氮化物薄膜之任何合適的製程，例如MOCVD或MBE，可形成p型半導體層。
如圖5中所示，p型半導體層24形成於主動層22之暴露的表面上。是以，於圖5之實施例中，p型半導體層24為大致上連續層。當然，於其他實施例中，p型半導體層24可形成為不連續層。
P型半導體層24(於正交平台表面30之厚度方向中)至少可具有以下的厚度：50 nm、60 nm、70 nm、80 nm或100 nm。再者，p型半導體層24可具有不大於下列之厚度：300 nm、250 nm或200 nm。舉例而言，於圖5之實施例中，p型半導體層24可具有約100 nm之厚度。
用於各LED前驅物之P型半導體層24可包含p型平台部分25及一或更多p型側壁部分26。P型平台部分25可實質上對準單晶式生長堆疊10之平台表面30。P型側壁部分26圍繞p型平台部分25並且自p型平台部分25朝向多孔半導體層14’延伸。是以，p型側壁部分26大致上對準第四半導體層42之傾斜的側壁部分。P型半導體層24亦可包括p型塊體部分27，其延伸超過各單晶LED前驅物1之p型側壁部分26間之主動層塊體部分29。
因此，圖5顯示根據此揭示之LED陣列前驅物的實施例。可根據以上敘述中闡述的方法製造LED陣列前驅物。根據此揭示中之術語前驅物的定義，將認識到的是圖5之LED陣列前驅物可接受進一步的製造步驟以形成至各LED前驅物電接點。因此，將認識到的是LED陣列前驅物可接受進一步製造步驟以提供LED和/或LED陣列。
舉例而言，為提供根據第一實施例之單晶LED前驅物之一者的獨立控制，可選擇性地移除至少p型平台部分25或環繞平台表面30之p型側壁部分26的一部分。因此，可獨立於其他p型平台部分25提供電力(即，電流/電壓)給各單晶LED前驅物1之p型平台部分25。可執行此選擇性移除製程作為形成至單晶LED前驅物1之電接點之製程的部分。
特別是，於一些實施例中，單晶式生長堆疊10可經尺寸化以提供微型LED前驅物和/或微型LED陣列前驅物。舉例而言，於一些實施例中，各微型LED前驅物之單晶LED堆疊20於第一半導體層12上可具有小於100 µm x 100 µm的覆蓋面積。是以，各LED前驅物可為微型LED前驅物，其中單晶LED堆疊20於對準第一半導體層12之平面中具有小於100 µm x 100 µm的表面積尺寸。
根據參照圖1至5提出的方法提供LED前驅物1。是以，根據此揭示之LED前驅物1之實施例顯示於圖5中。圖5之LED前驅物1包含單晶式生長堆疊10及單晶LED堆疊20。單晶式生長堆疊10包含第一半導體層12、第二半導體層14，及第三半導體層16。單晶LED堆疊包含主動層22及p型半導體層24。單晶式生長堆疊10及單晶LED堆疊20之各層可具有根據如前述形成LED前驅物1之方法之論述的性質。
根據本揭示之第二實施例，提供LED前驅物1。於一些實施例中，可提供配置複數個LED前驅物1以形成LED陣列前驅物。舉例而言，使用如圖3、6，及7中所示之方法可形成根據第二實施例之包含複數個LED前驅物的LED陣列前驅物。
根據本揭示之第二實施例之方法包含形成用於各LED前驅物1之單晶式生長堆疊10及單晶LED堆疊20。類似於第一實施例，單晶LED堆疊20形成於個別單晶式生長堆疊10之生長表面11上。第一、第二實施例之類似特徵具有對應的元件符號。圖3顯示用以形成第二實施例之單晶式生長堆疊10之層的圖表。如圖3中所示，單晶式生長堆疊10由第一半導體層12、多孔半導體層14’及第三半導體層16形成。如先前論述的，圖3中之多孔半導體層14’由接受孔隙率處理製程之第二半導體層14形成。
類似於第一實施例之方法，於熱處理製程之前，第三半導體層16接受選擇性移除製程以形成複數個平台式結構。使用選擇性移除步驟形成之各平台式結構可用以定義LED陣列前驅物之LED前驅物。平台式結構可配置成如針對以上第一實施例論述之二維陣列。第二實施例之方法與第一實施例之方法不同之處在於選擇性移除步驟移除第三半導體層16的部分及環繞平台式結構各者之多孔半導體層14’的部分。
舉例而言，如圖6中所示，選擇性移除製程已自生長表面11通過第三半導體層16之厚度(於正交平台表面30之厚度方向中)及通過多孔半導體層14’之厚度選擇性地移除第三半導體層16之部分。因此，單晶式生長堆疊10之各者之生長表面11包含第三半導體層16之平台表面、第三半導體層16之側壁表面32及多孔半導體層14’之多孔側壁表面34。因此，如圖6中所示，第三半導體層16及多孔半導體層14’通過彼等的整體厚度而選擇性地經移除，使得第一半導體層12之第一表面13暴露於平台式結構之各者之間。使用與以上針對第一實施例論述之選擇性移除製程相似的方式中之蝕刻劑可執行選擇性移除製程。於一些實施例中，選擇性移除製程亦可選擇性地移除第一半導體層12之部分。是以，由單晶式生長堆疊10 (如圖6中虛線所指示的)可定義平台式結構。
類似於第一實施例，第三實施例中之平台表面30的形狀可具有任何適合的形狀。此外，可形成側壁表面32及多孔側壁表面34為具有相對平台表面30傾斜之任何角度。是以，由第三半導體層16及多孔半導體層14’形成之平台式結構於正交平台表面30之平面中可具有梯形截面。
接續平台式結構之形成，執行熱處理製程。可實質上如針對第一實施例描述的來執行熱處理製程。熱處理製程允許第三半導體層16應變鬆弛，其中生長表面之平面內晶格常數增加。接續應變鬆弛，第三半導體層16及多孔半導體層14’間之介面不再同調。
接下來，單晶LED堆疊20可形成於單晶式生長堆疊10之各者的生長表面11上。
於一些實施例中，單晶LED堆疊20可生長為實質上連續層，例如以上相關第一實施例所描述的。
於其他實施例中，例如，如第二實施例中所示的，單晶式生長堆疊20可形成為大致上不連續層。
如圖6中所示，接續單晶式生長堆疊10之形成，遮蔽層50設置於多孔半導體層14’之暴露的表面之上。遮蔽層50經配置以防止，或顯著地減少成核(即，起始於)遮蔽層50上之第四半導體層40的生長。遮蔽層配置成將各單晶式生長堆疊10之生長表面11限制於平台表面30及單晶式生長堆疊10之側壁表面。是以，第二實施例中之遮蔽層50經配置以減少，或防止第四半導體層40之塊體部分46的形成。因此，使用遮蔽層50為形成不連續單晶LED堆疊20之方法的一個實例。
於一些實施例中，遮蔽層50可由SiO2 、SiNX ，或任何其他適合的遮蔽材料，諸如介電材料(即，介電層)，所形成。於一些實施例中，於正交平台表面30之方向中，遮蔽層50可具有至少50 nm之厚度。於一些實施例中，於正交平台表面30之方向中，遮蔽層50的厚度可不大於500 nm。
接下來，單晶LED堆疊20可形成於單晶式生長堆疊10之陣列之(不連續)生長表面11上。於圖7中顯示所得的結構。第四半導體層40形成於生長表面11上，使得其形成大致上傾斜的側壁部分42，自第三半導體層16之平台表面30上之第四半導體層40的平台部分44朝向多孔半導體層14’延伸。第四半導體層40不會生長，或以顯著降低的速率生長於遮蔽層50上。將認識到的是，與遮蔽層50重疊之第四半導體層40的區域源自自平台式結構之側壁表面32延伸之第四半導體層40的生長。
因此，第四半導體層40可過度生長於第三半導體層16之平台式結構上，以提供包含第四半導體層平台表面44由傾斜的側壁表面42環繞之III族氮化物半導體層。是以，第四半導體層40可過度生長於第三半導體層16之平台式結構上以於正交平台表面30之平面中形成具有規則梯形橫截面之柱狀，其中第四半導體層平台表面44形成梯形橫截面之實質上平坦上表面。規則梯形橫截面代表柱狀的頂部較底部窄，以及其具有實質上平坦上表面且於側邊具有坡度。此可能造成具有三個或更多個側邊，典型地六個側邊，之截頭圓錐形狀，或截頭錐體形狀。
第四半導體層40可由第一實施例中使用的相似材料及使用如上論述之相似製程所形成。主動層22及p型半導體層25可接著形成於第四半導體層40上。
如圖7中所示者，主動層22包括針對單晶LED前驅物1各之主動層平台部分23及主動層側壁部分28。主動層22可由如針對第一實施例描述之相似製程所形成。如圖7中所示者，p型半導體層24包括p型平台部分25及p型側壁部分26。可使用如針對第一實施例描述之相似製程來形成p型半導體層24。
因此，藉由如上描述之方法可形成根據本揭示之第二實施例之包含複數個LED前驅物1的LED陣列前驅物。
提供根據本揭示之第三實施例之形成包含複數個LED前驅物1之LED陣列前驅物的方法。圖3、8，及9顯示解釋根據第三實施例之形成LED陣列前驅物之製程的圖表。根據第三實施例之方法包含形成針對各LED前驅物之單晶式生長堆疊10及單晶LED堆疊20。類似於第一及第二實施例，單晶LED堆疊20形成於個別單晶式生長堆疊10之生長表面11上。第一、第二，及第三實施例之類似特徵具有相應的元件符號。如先前論述的，圖3顯示用以形成單晶式生長堆疊10之層的圖表。如圖3中所示的，第二半導體層14已接受孔隙率處理製程，使得第二半導體層14為多孔半導體層14’。
於根據第三實施例之方法中，進一步處理第三半導體層16以針對各LED前驅物定義平台式結構。根據第三實施例之方法，可實質上如相關本揭示之圖4及第一實施例所述者或實質上如相關本揭示之圖6及第二實施例所述者來執行選擇性移除製程。以下描述將著重於根據第一實施例且如圖4所示之選擇性移除製程，儘管發明所屬技術領域中具有通常知識者將認識到第四實施例之方法可同樣施用至相關第三實施例描述之選擇性移除製程。
接續選擇性移除步驟，單晶式生長堆疊10接受熱處理製程以應變鬆弛第三半導體層16。可實質上如相關本揭示之其他實施例所述者來執行熱處理製程。
接續熱處理步驟，遮蔽層可選擇性地形成於單晶式生長堆疊10之生長表面11上，其中遮蔽層50包含對準各單晶式生長堆疊10之平台表面30的孔徑。是以，提供遮蔽層50以覆蓋各平台式結構之側壁表面32，但不覆蓋第三半導體層16之平台表面30。有效地，遮蔽層用以將單晶LED堆疊之生長限制於各單晶式生長堆疊10之暴露的平台表面30。
舉例而言，如圖8中所示，遮蔽層50形成於第三半導體層32之側壁表面上以及亦於多孔半導體層14’之多孔表面15上。是以，遮蔽層50包含側壁部分52，其覆蓋第三半導體層16之側壁部分及填充部分54，其延伸橫越多孔半導體表面15之先前暴露的表面。將認識到的是，於圖10之實施例中，遮蔽層50可為單一連續層，包含針對平台式結構之各平台表面30的複數個孔徑。藉由使用遮罩層可形成針對各平台表面30之孔徑以防止於平台表面30上之遮蔽層50的形成。舉例而言，於一些實施例中，用以定義平台式結構之各者之平台定義遮罩層(未圖示)亦可用以定義遮蔽層50之孔徑。也就是說，可在平台定義遮罩層之移除之前執行(用於形成平台式結構之)選擇性移除製程及遮蔽層50之形成兩者。可供選擇地，個別平台定義遮罩層可用於選擇性移除製程及遮蔽層50之形成。
於一些實施例中，遮蔽層50可由SiO2 、SiNX ，或任何其他適合的遮蔽材料，諸如介電材料(即，介電層)，所形成。於一些實施例中，於正交平台表面之方向中，遮蔽層50之填充部分54可具有至少50 nm之厚度。於一些實施例中，於正交平台表面30之方向中，遮蔽層50之填充部分之厚度可不大於500 nm。將認識到的是，遮蔽層50之側壁部分52，於正交彼等形成於其上之表面至填充部分54，可具有相似厚度。當然，將認識到的是，由於側壁部分54之不同的方向，遮蔽層50層之側壁部分54的厚度可能與填充部分52稍為不同，或著較填充部分52厚或著較填充部分52薄。
接下來，單晶LED堆疊20可形成於單晶式生長堆疊之生長表面10上。如圖9中所示，針對各單晶式生長堆疊10之生長表面11限制於平台表面30。遮蔽層50之存在防止，或顯著減少遮蔽層50上之單晶LED堆疊20的生長。
因此，如圖9中所示，單晶式生長堆疊20形成於單晶式生長堆疊10之各生長表面11上。如圖9中所示，單晶LED堆疊20覆蓋各平台表面30。與第二及第三實施例相較，單晶LED堆疊20不會延伸超過第三半導體層16之側壁表面32。類似於第一、第二及第三實施例，單晶LED堆疊20包含複數個層。單晶LED堆疊20之各層包含III族氮化物。III族氮化物層之一些實施例包含AlInGaN、AlGaN、InGaN，及GaN之一或多者。於圖9中所示之第四實施例中，單晶LED堆疊20包含主動層20及p型半導體層24。
使用與如相關第一、第二及第三實施例所描述之方法相似之方法可形成主動層22。
以與針對第一、第二及第三實施例所描述之p型層24相似的方式可形成P型半導體層24。
因此，根據第四實施例之方法，可形成包含複數個LED前驅物之LED陣列前驅物。根據第四實施例之方法，單晶LED堆疊選擇性地形成於單晶式生長堆疊10之平台表面30上而不於由遮蔽層50覆蓋之生長表面11的區域上。
10:單晶式生長堆疊 11:生長表面 12:第一半導體層 13:第一表面 14:第二半導體層 14’:多孔半導體層 15:第三半導體層 16:第三半導體層 20:單晶LED堆疊 22:主動層 23:平台部分 24:p型半導體層 25:p型半導體層 26:p型半導體層 27:p型塊體部分 28:主動層側壁部分 29:主動層塊體部分 30:平台表 32:側壁表面 40:第四半導體層 42:側壁部分 44:平台部分 46:塊體部分 50:遮蔽層 52:側壁部分 54:填充部分 α:角度
相關以下非限制性附圖將描述本揭示。藉由參照實施方式連同考量附圖，本揭示之進一步優點為顯而易見的，於附圖中：
-圖1顯示根據本揭示之第一實施例之形成單晶式生長堆疊之中間階段的圖表；
-圖2顯示根據本揭示之第一實施例之形成單晶式生長堆疊之中間階段的圖表；
-圖3顯示根據本揭示之第一實施例之形成單晶式生長堆疊之中間階段的圖表；
-圖4顯示根據本揭示之實施例之複數個單晶式生長堆疊的圖表；
-圖5顯示根據本揭示之第一實施例之複數個LED前驅物的圖表；
-圖6顯示根據本揭示之第二實施例之複數個單晶式生長堆疊的圖表；
-圖7顯示根據本揭示之第二實施例之複數個LED前驅物的圖表；
-圖8顯示根據本揭示之第三實施例之複數個單晶式生長堆疊的圖表；
-圖9顯示根據本揭示之第三實施例之複數個LED前驅物的圖表。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
10:單晶式生長堆疊
11:生長表面
12:第一半導體層
14’:多孔半導體層
16:第三半導體層
20:單晶LED堆疊
22:主動層
23:平台部分
24:p型半導體層
25:p型半導體層
26:p型半導體層
27:p型塊體部分
28:主動層側壁部分
29:主動層塊體部分
30:平台表
32:側壁表面
40:第四半導體層
42:側壁部分
44:平台部分
46:塊體部分
α:角度

Claims (25)

  1. 一種製造一LED前驅物之方法，包含以下步驟： 形成具有一生長表面之一單晶式生長堆疊；以及 形成一單晶LED堆疊於該單晶式生長堆疊之該生長表面上， 其中： a)   形成該單晶式生長堆疊之步驟包含以下步驟： 形成包含一III族氮化物之一第一半導體層； 形成一第二半導體層於該第一半導體層上，該第二半導體層包含一第一III族氮化物，該第一III族氮化物包括一予體摻雜劑，使得該第二半導體層具有至少5x1018 cm-3 之一予體密度； 形成一第三半導體層於該第二半導體層對該第一半導體層之一相對側上，其中該第三半導體層提供該單晶式生長堆疊之該生長表面，該第三半導體層包含不同於該第一III族氮化物之一第二III族氮化物，使得該第三半導體層在壓縮應變下形成於該第二半導體層上；以及 選擇性地自該生長表面通過該第三半導體層之一厚度移除該第三半導體層的一部分，使得該單晶式生長堆疊之該生長表面包含該第三半導體層之一平台表面及環繞該平台表面之該第三半導體層的一側壁表面， 其中在形成該第三半導體層後： 該第二半導體層接受一孔隙率處理以增加該第二半導體層之一區域孔隙率至至少15%；以及 加熱該第三半導體層至一應變鬆弛溫度，使得該第三半導體層鬆弛，使得該平台表面之一平面內晶格常數增加；以及 b)   形成該單晶LED堆疊之步驟包含以下步驟： 形成包含一III族氮化物之一第四半導體層於該單晶式生長堆疊之該生長表面上，使得該第四半導體層覆蓋該第三半導體層之該平台表面； 形成一主動層於該第四半導體層上，該主動層包含複數個量子井層，各量子井層包含一III族氮化物； 形成包含一III族氮化物之一p型半導體層於該主動層上。
  2. 如請求項1所述之方法，其中 該第二半導體層包含GaN；和/或 該第三半導體層包含InX Ga1-X N，其中0＜X≤1。
  3. 如請求項1或請求項2所述之方法，其中 該主動層之各量子井層包含InZ Ga1-Z N，其中0.2＜Z≤0.5。
  4. 如請求項1或請求項2所述之方法，其中 在自該生長表面選擇性地移除該第三半導體層之一部分之前，該第二半導體層接受該孔隙率處理。
  5. 如請求項1或請求項2所述之方法，其中 該第三半導體層選擇性地經移除，使得該單晶式生長堆疊之該生長表面包含該第二半導體層之一表面。
  6. 如請求項1所述之方法，其中形成該單晶式生長堆疊之步驟進一步包含以下步驟： 選擇性地移除與選擇性地經移除之該第三半導體層之該部分對準之該第二半導體層之一部分，使得該單晶式生長堆疊之該生長表面包含該第二半導體層之一側壁表面。
  7. 如請求項6所述之方法，其中 該第二半導體層選擇性地經移除，使得該第二半導體層之該側壁表面對準該第三半導體層之該側壁表面。
  8. 如請求項6或請求項7所述之方法，其中 該第二半導體層選擇性地經移除，使得該生長表面包含該第一半導體層之一表面之一部分。
  9. 如請求項1或請求項2所述之方法，其中該第四半導體層包含GaN。
  10. 如請求項1或請求項2所述之方法，其中 該第四半導體層形成於該生長表面上以提供一傾斜的側壁部分，自該第三半導體層之該平台表面上之該第四半導體層之一平台部分朝向該第二半導體層延伸。
  11. 如請求項4所述之方法，其中形成該單晶式生長堆疊之步驟進一步包含以下步驟： 選擇性地形成一遮蔽層於該單晶式生長堆疊之該生長表面上，該遮蔽層包含與該單晶式生長堆疊之該平台表面對準之一孔徑。
  12. 如請求項11所述之方法，其中 該單晶LED堆疊選擇性地形成在該單晶式生長堆疊之該平台表面上並且不在由該遮蔽層覆蓋之該生長表面上。
  13. 一種LED前驅物，包含： 一單晶式生長堆疊，具有一生長表面；以及 一單晶LED堆疊，設置於該單晶式生長堆疊之該生長表面上， 其中： a)   該單晶式生長堆疊包含： 一第一半導體層，包含一III族氮化物； 一第二半導體層，設置於該第一半導體層上，該第二半導體層包含一第一III族氮化物，該第一III族氮化物包括一予體摻雜劑，使得該第二半導體層具有至少5x1018 cm-3 之一予體密度，其中該第二半導體層具有至少15 %之一區域孔隙率及一第一平面內晶格常數；以及 一第三半導體層，設置於該第二半導體層對該第一半導體層之一相對側上，該第三半導體層包含不同於該第一III族氮化物之一第二III族氮化物， 其中該單晶式生長堆疊包含一平台式結構，該平台式結構包含該第三半導體層，使得該生長表面包含該第三半導體層之一平台表面及環繞該平台表面之該第三半導體層的一側壁表面，該第三半導體層之該側壁表面相對該平台表面傾斜， 其中該第三半導體層之該平台表面具有一第二平面內晶格常數，該第二平面內晶格常數大於該第一平面內晶格常數；以及 b)   該單晶LED堆疊包含： 一第四半導體層，設置於該單晶式生長堆疊之該生長表面上，使得該第四半導體層覆蓋該第三半導體層之該平台表面及該第三半導體層之該側壁表面； 一主動層，設置於該第四半導體層上，該主動層包含複數個量子井層，各量子井層包含一III族氮化物；以及 一p型半導體層，包含一III族氮化物設置於該主動層上。
  14. 如請求項13所述之LED前驅物，其中 該第二半導體層包含GaN；和/或 該第三半導體層包含InX Ga1-X N，其中0＜X≤1。
  15. 如請求項13或請求項14所述之LED前驅物，其中 該主動層之各量子井層包含InZ Ga1-Z N，其中0.2＜Z≤0.5。
  16. 如請求項13或請求項14所述之LED前驅物，其中該第三半導體層之該側壁表面於橫向於該平台表面之一方向中傾斜。
  17. 如請求項13或請求項14所述之LED前驅物，其中 該平台式結構自該多孔半導體層延伸，使得該生長表面包含該多孔半導體層。
  18. 如請求項13或請求項14所述之LED前驅物，其中 該單晶式生長堆疊之該生長表面包含與該第三半導體層之該側壁表面對準之該多孔半導體層之一側壁表面。
  19. 如請求項18所述之LED前驅物，其中 該平台式結構自該第一半導體層延伸，使得該生長表面包含該第一半導體層之一表面之一部分。
  20. 如請求項13或請求項14所述之LED前驅物，其中該第四半導體層包含GaN。
  21. 如請求項13或請求項14所述之LED前驅物，其中 該第四半導體層設置於該生長表面上以提供自該第三半導體層之該平台表面上之該第四半導體層之一平台部分朝向該第二半導體層延伸之一傾斜的側壁部分。
  22. 如請求項16所述之LED前驅物，其中該單晶式生長堆疊進一步包含： 一遮蔽層，設置於該單晶式生長堆疊之該生長表面上，該遮蔽層包含與該單晶式生長堆疊之該平台表面對準之一孔徑。
  23. 如請求項22所述之LED前驅物，其中 該單晶LED堆疊選擇性地僅設置於該單晶式生長堆疊之該平台表面上。
  24. 如請求項13或請求項14所述之LED前驅物，其中 該LED前驅物為一微型LED前驅物，其中於對準該該第一半導體層之一平面中，該單晶LED堆疊具有小於100 µmx100 µm之一表面積尺寸。
  25. 一種LED陣列前驅物，包含： 複數個如請求項13至24之任一項所述之LED前驅物，該複數個LED前驅物配置成一二維陣列。
TW110110503A 2020-03-30 2021-03-24 Ｌｅｄ前驅物以及製造彼之方法 TWI755306B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB2004595.1 2020-03-30
GB2004595.1A GB2593693B (en) 2020-03-30 2020-03-30 LED precursor

Publications (2)

Publication Number Publication Date
TW202147599A true TW202147599A (zh) 2021-12-16
TWI755306B TWI755306B (zh) 2022-02-11

Family

ID=70553560

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110110503A TWI755306B (zh) 2020-03-30 2021-03-24 Ｌｅｄ前驅物以及製造彼之方法

Country Status (8)

Country Link
US (1) US20230238421A1 (zh)
EP (1) EP4128372B1 (zh)
JP (1) JP7407303B2 (zh)
KR (1) KR20220159444A (zh)
CN (1) CN115298837A (zh)
GB (1) GB2593693B (zh)
TW (1) TWI755306B (zh)
WO (1) WO2021198008A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11688829B2 (en) 2020-12-30 2023-06-27 Meta Platforms Technologies, Llc Engineered substrate architecture for InGaN red micro-LEDs
KR20240018167A (ko) * 2022-08-02 2024-02-13 삼성전자주식회사 발광 소자, 디스플레이 장치 및 그 제조방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3325380B2 (ja) * 1994-03-09 2002-09-17 株式会社東芝 半導体発光素子およびその製造方法
JP2000106348A (ja) 1998-07-28 2000-04-11 Matsushita Electronics Industry Corp 化合物半導体層含有基板およびその製造方法ならびにこれを用いた半導体装置
JP4304750B2 (ja) 1998-12-08 2009-07-29 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
US20090001416A1 (en) * 2007-06-28 2009-01-01 National University Of Singapore Growth of indium gallium nitride (InGaN) on porous gallium nitride (GaN) template by metal-organic chemical vapor deposition (MOCVD)
US7928448B2 (en) * 2007-12-04 2011-04-19 Philips Lumileds Lighting Company, Llc III-nitride light emitting device including porous semiconductor layer
TWI464899B (zh) 2008-05-09 2014-12-11 Advanced Optoelectronic Tech A method for manufacturing a semiconductor element
US8105852B2 (en) 2010-01-15 2012-01-31 Koninklijke Philips Electronics N.V. Method of forming a composite substrate and growing a III-V light emitting device over the composite substrate
CN102136536A (zh) 2010-01-25 2011-07-27 亚威朗(美国) 应变平衡发光器件
EP2529394A4 (en) * 2010-01-27 2017-11-15 Yale University Conductivity based selective etch for gan devices and applications thereof
US20140339566A1 (en) 2011-12-14 2014-11-20 Seoul Viosys Co., Ltd. Semiconductor device and method of fabricating the same
JP2013145867A (ja) 2011-12-15 2013-07-25 Hitachi Cable Ltd 窒化物半導体テンプレート及び発光ダイオード
CN104205369A (zh) 2012-03-19 2014-12-10 皇家飞利浦有限公司 在硅衬底上生长的发光器件
FR2992465B1 (fr) 2012-06-22 2015-03-20 Soitec Silicon On Insulator Procede de fabrication collective de leds et structure pour la fabrication collective de leds
US20170110630A1 (en) 2014-03-31 2017-04-20 Ushio Denki Kabushiki Kaisha Semiconductor light emitting element, production method therefor, led element and electron-beam-pumped light source device
EP3198649A4 (en) * 2014-09-25 2018-05-16 Intel Corporation Iii-n epitaxial device structures on free standing silicon mesas
JP7016259B6 (ja) 2014-09-30 2023-12-15 イェール ユニバーシティー 多孔質窒化ガリウム層およびそれを含む半導体発光デバイス
US10554017B2 (en) * 2015-05-19 2020-02-04 Yale University Method and device concerning III-nitride edge emitting laser diode of high confinement factor with lattice matched cladding layer
GB2575311B (en) * 2018-07-06 2021-03-03 Plessey Semiconductors Ltd Monolithic LED array and a precursor thereto
CN109841712B (zh) 2019-02-01 2020-06-19 中国科学院半导体研究所 基于类金字塔型的显指可调的单芯片白光led及其制备方法

Also Published As

Publication number Publication date
TWI755306B (zh) 2022-02-11
EP4128372B1 (en) 2024-04-24
KR20220159444A (ko) 2022-12-02
GB2593693A (en) 2021-10-06
CN115298837A (zh) 2022-11-04
JP7407303B2 (ja) 2023-12-28
GB2593693B (en) 2022-08-03
GB202004595D0 (en) 2020-05-13
WO2021198008A1 (en) 2021-10-07
JP2023519983A (ja) 2023-05-15
US20230238421A1 (en) 2023-07-27
EP4128372A1 (en) 2023-02-08

Similar Documents

Publication Publication Date Title
JP3852000B2 (ja) 発光素子
JP4332720B2 (ja) 半導体素子形成用板状基体の製造方法
KR101173072B1 (ko) 경사진 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
KR20100093872A (ko) 질화물 반도체 발광소자 및 그 제조방법
JP2006100501A (ja) 半導体素子の形成に使用するための板状基体及びその製造方法
US10727054B2 (en) Nitride-based semiconductor device and method for preparing the same
KR20140010587A (ko) 도핑된 버퍼층을 포함하는 반도체 발광 소자 및 그 제조 방법
TWI755306B (zh) Ｌｅｄ前驅物以及製造彼之方法
US8878211B2 (en) Heterogeneous substrate, nitride-based semiconductor device using same, and manufacturing method thereof
JP2006310403A (ja) エピタキシャル基板およびそれを用いた半導体装置並びにその製造方法
JP7447151B2 (ja) パッシベーション層を含む発光ダイオード前駆体
US20120241753A1 (en) Semiconductor device and method for manufacturing same
KR100998234B1 (ko) 질화물 반도체 발광 소자 및 그 제조 방법
TWI755047B (zh) 併入應變鬆弛結構的ｌｅｄ前驅物
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
US20140246683A1 (en) Solid state lighting devices with reduced crystal lattice dislocations and associated methods of manufacturing
KR100713031B1 (ko) 질화 갈륨계 화합물 반도체
KR101379341B1 (ko) 마스크 패턴을 삽입한 고품질 반도체 소자용 기판의 제조 방법
KR100782433B1 (ko) 질화물 반도체 발광 다이오드를 제조하는 방법 및 그것에의해 제조된 발광 다이오드
KR101720621B1 (ko) 발광 소자 및 그 제조 방법
KR101471425B1 (ko) 양자섬을 삽입한 고품질 반도체 소자용 기판의 제조 방법
JP2020202302A (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
JP2010232549A (ja) 窒化物系半導体素子及びその製造方法