KR100713031B1 - 질화 갈륨계 화합물 반도체 - Google Patents

질화 갈륨계 화합물 반도체 Download PDF

Info

Publication number
KR100713031B1
KR100713031B1 KR1020050135762A KR20050135762A KR100713031B1 KR 100713031 B1 KR100713031 B1 KR 100713031B1 KR 1020050135762 A KR1020050135762 A KR 1020050135762A KR 20050135762 A KR20050135762 A KR 20050135762A KR 100713031 B1 KR100713031 B1 KR 100713031B1
Authority
KR
South Korea
Prior art keywords
film
gallium nitride
buffer layer
layer
compound semiconductor
Prior art date
Application number
KR1020050135762A
Other languages
English (en)
Inventor
이상준
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020050135762A priority Critical patent/KR100713031B1/ko
Priority to PCT/KR2006/005431 priority patent/WO2007078065A1/en
Application granted granted Critical
Publication of KR100713031B1 publication Critical patent/KR100713031B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 질화 갈륨계 화합물 반도체에 관한 것으로, 기판과, 상기 기판상에 붕소가 포함된 버퍼층 및 상기 버퍼층 상에 형성된 질화 갈륨계 반도체층을 포함하는 질화 갈륨계 화합물 반도체와 이의 제조 방법을 제공한다. 이와 같이 붕소를 포함하는 버퍼층dms 단일막, 다층막 또는 초격자층으로 형성하여 그 상부에 형성되는 반도체층과의 결정결함을 감소시키고, 결정성을 향상시키고, 결정결함과 결정성이 제거된 반도체층으로 소자의 성능을 향상시켜, 소자의 신뢰성을 향상시킬 수 있다.
붕소, 질화 갈륨계 화합물, GaN, 버퍼층

Description

질화 갈륨계 화합물 반도체{Gallium nitride-based compound semiconductor}
도 1은 본 발명의 제 1 실시예에 따른 질화 갈륨계 화합물 반도체의 단면도.
도 2는 본 발명의 제 2 실시예에 따른 질화 갈륨계 화합물 반도체의 단면도.
도 3은 본 발명의 제 3 실시예에 따른 질화 갈륨계 화합물 반도체의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 기판 20, 200, 300, 버퍼층
30 : 반도체층
본 발명은 질화 갈륨계 화합물 반도체에 관한 것으로, 기판과의 격자 부정합을 없앨 수 있는 버퍼층을 갖는 화합물 반도체에 관한 것이다.
일반적으로 질화 갈륨계 화합물 반도체(즉, AlGaN)는 사파이어(Al2O3) 기판 및 SiC기판 상에 유기금속 화합물 기상성장법을 통해 성장된다. 즉, 사파이어 기판이 로딩된 챔버 내에 반응 가스로 유기 화합물 가스를 공급하고, 기판표면의 온도를 섭씨 약 900 내지 1100도의 고온을 유지하여 기판 상에 화합물 반도체 결정의 에피택셜층을 성장시킨다. 예를 들어, GaN의 에피택셜층은 반응 가스로 트리메틸갈륨(TMGa)과 암모니아가스를 사용하여 형성한다.
하지만, 기판과, GaN막의 결정 부정합 때문에 종래의 질화 갈륨계 화합물 반도체의 에피택셜층을 발광 소자로 사용하기 위해서는 결정성을 향상시켜야 하는 문제가 발생하였다. 즉, MOCVD법을 사용하여 사파이어 기판 위에 직접 성장한, 예를 들면 AlGaN의 에피택셜층의 표면은 6각 피라미트상, 내지는 6각 기둥상의 성장패턴으로 되어 그 표면에 요철이 발생한다. 따라서, 표면에 무수한 요철이 있고, 표면 토폴로지가 불량한 에피택셜층을 사용하여 발광 소자를 제작할 경우에는 소자의 효율이 낮아지게 되는 문제가 발생하였다.
이러한 문제를 해결하기 위해 에피택셜층을 성장시키기 전에 기판상에 AlxGa(1-x)N의 다결정 박막을 버퍼층으로 성장시키는 방법이 제안되었다. 이는 사파이어 기판 상에 섭씨 400 내지 900도의 저온에서 버퍼층을 성장시킨 다음, 고온에서 버퍼층 상에 도핑되지 않은 GaN층 또는 실리콘(Si)이 도핑된 n-GaN층을 성장한다. 이러한 방법을 통해 에피택셜층의 결정성을 어느 정도 개선시킬 수 있다.
하지만, 기판 전면에 균일하게 일정한 두께의 버퍼층을 형성하기 위해서는 버퍼층의 성장 조건을 매우 엄격하게 제한하여야 하는 문제가 있고, 질화 갈륨 계열의 버퍼 물질로 사용되는 저온 AlxGa(1-x)N막 또는 InxGa(1-x)N막은 사파이어 기파과 큰 격자 상수의 차이를 가지고 있다. 이러한 격자 상수의 차이로 인해 고품질의 질화 갈륨을 얻는데 많은 문제가 발생하였다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 붕소가 포함된 버퍼층을 통해 GaN계 단결정층의 결정결함을 감소시키고 결정성을 향상시켜, 그 성능을 향상시키고, 신뢰성을 확보할 수 있는 질화 갈륨계 화합물 반도체를 제공하는 것을 그 목적으로 한다.
본 발명에 따른 기판과, 상기 기판 상에 형성된 붕소가 포함된 버퍼층 및 상기 버퍼층 상에 형성된 질화 갈륨계 반도체층을 포함하는 질화 갈륨계 화합물 반도체를 제공한다. 여기서, 상기 버퍼층은 BxAlyGa(1-x-y)N막, BxAlyInzGa(1-x-y-z)N막, BxInyGa(1-x-y)N막 및 BxAlyIn(1-x-y)N막 중 적어도 어느 하나의 막을 사용하고, x는 0<x≤0.3이고, y는 0<y≤0.3이고, z는 0<z≤0.3이다. 그리고, 상기 버퍼층은 BxGa(1-x)N막, ByAl(1-y)N막 및 GaN막 중 적어도 두층이 초격자층으로 형성된 막을 사용하고, x 는 0<x≤0.3이고, y는 0<y≤0.3이다. 물론, 상기 버퍼층은 BxGa(1-x)N막, ByAl(1-y)N막 및 GaN막 중 적어도 두층이 적층된 막을 사용하고, x는 0<x≤0.3이고, y는 0<y≤0.3이다.
이때, 상기 질화 갈륨계 반도체층은, 도핑되지 않은 GaN막과, 상기 도핑되지 않은 GaN막 상에 형성된 N타입 도핑된 n-GaN막과, 상기 N타입 도핑된 n-GaN막 상에 형성된 다중양자우물구조의 활성층 및 상기 활성층 상에 형성된 P타입 도핑된 p-GaN막을 포함한다.
또한, 본 발명에 따른 제 1 온도하에서 기판 상에 붕소가 함유된 버퍼층을 형성하는 단계와, 상기 제 1 온도보다 높은 제 2 온도하에서 상기 버퍼층 상에 질화 갈륨계 반도체층을 형성하는 단계를 포함하는 질화 갈륨계 화합물 반도체 제조 방법을 제공한다.
여기서, 상기 제 1 온도는 섭씨 500 내지 900도이고, 상기 제 2 온도는 섭씨 900 내지 1000도이다. 그리고, 상기 붕소가 함유된 버퍼층 형성을 위한 원료로 트리메틸갈륨, 트리에틸갈륨, 트리메틸알루미늄 및 트리메틸인듐 중 어느 하나와, 트리에틸보론과, 암모니아가 사용된다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하 도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 본 발명의 제 1 실시예에 따른 질화 갈륨계 화합물 반도체의 단면도이다.
도 1을 참조하면, 본 발명에 따른 질화 갈륨계 화합물 반도체는 기판(10)과, 기판(10)상에 형성된 붕소가 포함된 버퍼층(20)과, 상기 버퍼층(20) 상에 형성된 반도체층(30)을 포함한다.
상기의 기판(10)으로는 사파이어 기판, 실리콘 기판 , GaN기판 또는 SiC 기판 등을 사용한다. 바람직하게는 본 실시예에서는 사파이어 기판을 사용하고 2 내지 300인치 기판을 사용한다.
버퍼층(20)으로는 BxAlyGa(1-x-y)N막, BxAlyInzGa(1-x-y-z)N막, BxInyGa(1-x-y)N막 및 BxAlyIn(1-x-y)N막 중 적어도 어느 하나의 막을 사용한다. 여기서, x는 0<x≤0.3이고, y는 0<y≤0.3이고, z는 0<z≤0.3이다.
본 실시예에서는 MOCVD법을 이용하여 상술한 버퍼층(20)을 형성한다. 또한, 버퍼층(20)으로 사용할 막에 따라 MOCVD장비에 주입되는 원료가스 및 반응 가스들을 다양하게 변화시킨다. 즉, 도 1의 (a)에 도시된 바와 같이 버퍼층(20)으로 BxAlyGa(1-x-y)N막을 형성할 경우, 트리에틸보론(Triethyboron), 트리메틸갈륨(Trimethygallium), 트리메틸알루미늄(Trimethyaluminum)이 혼합된 원료와 암모니아(NH3)를 이용하여 성장한다. 이때, 섭씨 500 내지 800도의 온도와 50 내지 900torr의 압력 하에서 3 내지 100μmol/min의 트리에틸보론과, 5 내지 200μmol/min의 트리메틸갈륨과, 3 내지 100μmol/min의 트리메틸알루미늄과, 2 내지 80L/min의 암모니아를 주입하여 약 5 내지 1000Å두께의 BxAlyGa(1-x-y)N막을 형성한다.
여기서, 상기 트리메틸갈륨 대신 트리에틸갈륨(Triethygallium)을 사용할 수도 있다. 트리에틸갈륨을 사용할 경우 그 사용량은 3 내지 100μmol/min인 것 바람직하다. 또한, N소스로 암모니아에 N2H6를 첨가하여 사용할 수도 있다.
또한, 도 1의 (b)에 도시된 바와 같이 버퍼층(20)으로 BxAlyInzGa(1-x-y-z)N막을 형성할 경우, 트리에틸보론, 트리메틸갈륨, 트리메틸알루미늄, 트리메틸인듐(Trimethyindium)이 혼합된 원료와 암모니아를 이용하여 성장한다. 이때, 섭씨 500 내지 800도의 온도와 50 내지 900torr의 압력 하에서 3 내지 100μmol/min의 트리에틸보론과, 5 내지 200μmol/min의 트리메틸갈륨과, 3 내지 100μmol/min의 트리메틸알루미늄과, 3 내지 100μmol/min의 트리메틸인듐과, 2 내지 80L/min의 암모니아를 주입하여 약 5 내지 1000Å두께의 BxAlyInzGa(1-x-y-z)N막을 형성한다.
또한, 도 1의 (c)에 도시된 바와 같이 버퍼층(20)으로 BxInyGa(1-x-y)N막을 형성할 경우, 트리에틸보론, 트리메틸갈륨, 트리메틸인듐이 혼합된 원료와 암모니아를 이용하여 성장한다. 이때, 섭씨 500 내지 800도의 온도와 50 내지 900torr의 압력 하에서 3 내지 100μmol/min의 트리에틸보론과, 5 내지 200μmol/min의 트리메틸갈륨과, 3 내지 100μmol/min의 트리메틸인듐과, 2 내지 80L/min의 암모니아를 주입하여 약 5 내지 1000Å두께의 BxInyGa(1-x-y)N막을 형성한다.
또한, 도 1의 (d)에 도시된 바와 같이 버퍼층(20)으로 BxAlyIn(1-x-y)N막을 형성할 경우, 트리에틸보론, 트리메틸인듐, 트리메틸알루미늄이 혼합된 원료와 암모니아를 이용하여 성장한다. 이때, 500 내지 800도의 온도와 50 내지 900torr의 압력 하에서 각기 3 내지 100μmol/min의 트리에틸보론, 트리메틸인듐 및 트리메틸알루미늄과, 2 내지 80L/min의 암모니아를 주입하여 약 5 내지 1000Å두께의 BxAlyIn(1-x-y)N막을 형성한다.
반도체층(30)으로는 도핑되지 않은 GaN막 및 불순물이 도핑된 GaN막 중 적어도 어느 하나의 막을 사용한다. 또한, 반도체층(30)은 다층으로 형성될 수 있다. 즉, 발광 소자를 형성하기 위한 N타입 반도체층, 활성층 및 P타입 반도체층이 순차적으로 형성된다. 본 실시예에서는 상기의 버퍼층이 형성된 반응로의 온도를 섭씨 900 내지 1100도 까지 상승시킨 다음 도핑되지 않은 GaN을 기상 성장시켜 반도체층(30)을 형성한다. 이로써, 고품질의 GaN막을 형성할 수 있다. 즉, 이와 같이 고품질의 도핑되지 않은 GaN막 상에 N타입 도핑된 n-GaN막을 형성하고, 그 상에 다중양자우물구조의 활성층을 형성하고, 활성층 상에 P타입 도핑된 p-GaN막을 형성하여 결정결함이 감소되고, 결정성이 향상된 우수한 특성의 반도체 발광 소자를 제작할 수 있다.
본 발명은 상술한 버퍼층을 붕소가 포함된 초격자층으로 형성할 수도 있다. 이와 같은 본 발명의 제 2 실시예에 대하여 도면을 참조하여 설명한다. 하기 실시예에서는 앞서 설명한 제 1 실시예와 중복되는 설명은 생략한다.
도 2는 본 발명의 제 2 실시예에 따른 질화 갈륨계 화합물 반도체의 단면도이다.
도 2를 참조하면, 본 실시예에 따른 질화 갈륨게 화합물 반도체는 기판(10)과, 기판(10)상에 형성된 붕소가 포함된 초격차 버퍼층(200)과, 초격자 버퍼층(200) 상에 형성된 반도체층(30)을 포함한다.
상기의 초격자 버퍼층(200)은 BxGa(1-x)N막, ByAl(1-y)N막 및 GaN막 중 적어도 두층이 초격자층으로 형성된 막을 사용한다. 이때, 초격자층을 구성하는 개개의 막 두께는 5 내지 100Å으로 하고, 초격자층을 이루는 층의 쌍은 2 내지 30 쌍으로 한다.
즉, 도 2의 (a)에 도시된 바와 같이 BxGa(1-x)N막(210a, 220a)과 ByAl(1-y)N막(210b, 220b)이 순차적으로 형성되어 하나의 쌍을 이루고, 이러한 쌍이 2 내지 30개가 성장되어 초격자 버퍼층(200)이 형성된다. 또한, 도 2의 (b)에 도시된 바와 같이 ByAl(1-y)N막(210a, 220a)과 BxGa(1-x)N막(210b, 220b)이 순차적으로 형성되어 하나의 쌍이 된다. 또한, 도 2의 (c)에 도시된 바와 같이 BxGa(1-x)N막(210a, 220a), ByAl(1-y)N막(210b, 220b) 및 GaN막(210c, 220c)이 순차적으로 형성되어 하나의 쌍이 된다. 또한, 도 2의 (d)에 도시된 바와 같이 ByAl(1-y)N막(210a, 220a), BxGa(1-x)N막(210b, 220b) 및 GaN막(210c, 220c)이 순차적으로 형성되어 하나의 쌍이 된다. 또한, 도 2의 (e)에 도시된 바와 같이 BxGa(1-x)N막(210a, 220a), GaN막(210b, 220b) 및 ByAl(1-y)N막(210c, 220c)이 순차적으로 형성되어 하나의 쌍이 된다. 또한, 도 2의 (f)에 도시된 바와 같이 ByAl(1-y)N막(210a, 210b), GaN막(210b, 220b) 및 BxGa(1-x)N막(210c, 220c)이 순차적으로 형성되어 하나의 쌍이 된다. 또한, 도 2의 (g)에 도시된 바와 같이 GaN막(210a, 220a), BxGa(1-x)N막(210b, 220b) 및 ByAl(1-y)N막(210c, 220c)이 순차적으로 형성되어 하나의 쌍이 된다. 또한, 도 2의 (h)에 도시된 바와 같이 GaN막(210a, 220a), ByAl(1-y)N막(210b, 220b) 및 BxGa(1-x)N막(210c, 220c)이 순차적으로 형성되어 하나의 쌍이 된다. 상술한 쌍이 다수번 반복되어 본 실시예의 초격자 버퍼층(200)이 된다. 이와 같이 버퍼층을 붕소가 포함된 초격자층으로 형성하여 그 상부에 형성된 반도체층과의 격자 결함을 줄일 수 있고, 결정성을 향상시킬 수 있다.
본 발명의 붕소가 포함된 버퍼층은 단일막들의 적층된 형태로 형성될 수도 있다. 이와 같은 본 발명의 제 3 실시예에 대하여 도면을 참조하여 설명한다. 하기 실시예에서는 앞서 설명한 제 1 및 제 2 실시예와 중복되는 설명은 생략한다.
도 3은 본 발명의 제 3 실시예에 따른 질화 갈륨계 화합물 반도체의 단면도이다.
도 3을 참조하면, 본 실시예에 따른 질화 갈륨게 화합물 반도체는 기판(10)과, 기판(10)상에 형성된 붕소가 포함된 단일막들이 적층된 버퍼층(300)과, 초격자 버퍼층(300) 상에 형성된 반도체층(30)을 포함한다.
상기의 다수의 단일막들이 적층된 버퍼층(300)은 BxGa(1-x)N막, ByAl(1-y)N막 및 GaN막 중 적어도 두층이 적층된 막을 사용한다. 이때, 각 막의 두께는 10 내지 1000Å로 한다.
적어도 2층의 막을 포함하는 버퍼층으로 도 3의 (a)에 도시된 바와 같이 BxGa(1-x)N막(300a)과 그 상부에 ByAl(1-y)N막(300b)이 순차적으로 형성된다. 또한, 도 3의 (b)에 도시된 바와 같이 ByAl(1-y)N막(300aa)과 그 상부에 BxGa(1-x)N막(300b)이 순차적으로 형성된다. 또한, 도 3의 (c)에 도시된 바와 같이 BxGa(1-x)N막(300a), ByAl(1-y)N막(300b) 및 GaN막(300c)이 순차적으로 형성된다. 또한, 도 3의 (d)에 도시된 바와 같이 ByAl(1-y)N막(300a), BxGa(1-x)N막(300b) 및 GaN막(300c)이 순차적으로 형성된다. 또한, 도 3의 (e)에 도시된 바와 같이 BxGa(1-x)N막(300a), GaN막(300b) 및 ByAl(1-y)N막(300c)이 순차적으로 형성된다. 또한, 도 3의 (f)에 도시된 바와 같이 ByAl(1-y)N막(300b), GaN막(300b) 및 BxGa(1-x)N막(300c)이 순차적으로 형성된다. 또한, 도 3의 (g)에 도시된 바와 같이 GaN막(300a), BxGa(1-x)N막(300b) 및 ByAl(1-y)N막(300c)이 순차적으로 형성된다. 또한, 도 3의 (h)에 도시된 바와 같이 GaN막 (300a), ByAl(1-y)N막(300b) 및 BxGa(1-x)N막(300c)이 순차적으로 형성된다. 상술한 바와 같이 붕소를 포함한 질화물 계열의 물질막이 2개 또는 3개의 막이 순차적으로 형성되어 본 실시예의 단일막들이 적층된 버퍼층(200)이 된다. 이와 같이 버퍼층을 붕소가 포함된 단일막들을 적층시켜 형성하여 그 상부에 형성된 반도체층과의 격자 결함을 줄일 수 있고, 결정성을 향상시킬 수 있다.
상술한 바와 같이 본 발명은 붕소를 포함하는 버퍼층을 단일막, 다층막 또는 초격자층으로 형성하여 그 상부에 형성되는 반도체층과의 결정결함을 감소시킬 수 있고, 결정성을 향상시킬 수 있다.
또한, 결정결함과 결정성이 제거된 반도체층으로 인해 소자의 성능을 향상시킬 수 있고, 소자의 신뢰성을 향상시킬 수 있다.
본 발명을 첨부 도면과 전술된 바람직한 실시예를 참조하여 설명하였으나, 본 발명은 그에 한정되지 않으며, 후술되는 특허청구범위에 의해 한정된다. 따라서, 본 기술분야의 통상의 지식을 가진 자라면 후술되는 특허청구범위의 기술적 사상에서 벗어나지 않는 범위 내에서 본 발명을 다양하게 변형 및 수정할 수 있다.

Claims (8)

  1. 기판;
    상기 기판 상에 형성되고, BxGa(1-x)N막, ByAl(1-y)N막 및 GaN막 중 적어도 두 막이 초격자층으로 형성된 버퍼층; 및
    상기 버퍼층 상에 형성된 질화 갈륨계 반도체층을 구비하고,
    x는 0<x≤0.3이고, y는 0<y≤0.3인 질화 갈륨계 화합물 반도체.
  2. 기판;
    상기 기판 상에 형성되고, BxGa(1-x)N막, ByAl(1-y)N막 및 GaN막 중 적어도 두 막이 적층된 버퍼층; 및
    상기 버퍼층 상에 형성된 질화 갈륨계 반도체층을 구비하고,
    x는 0<x≤0.3이고, y는 0<y≤0.3인 질화 갈륨계 화합물 반도체.
  3. 청구항 1 또는 청구항 2에 있어서, 상기 질화 갈륨계 반도체층은,
    상기 버퍼층 상에 형성된 도핑되지 않은 GaN막;
    상기 도핑되지 않은 GaN막 상에 형성된 N타입 도핑된 n-GaN막;
    상기 N타입 도핑된 n-GaN막 상에 형성된 다중양자우물구조의 활성층; 및
    상기 활성층 상에 형성된 P타입 도핑된 p-GaN막을 포함하는 질화 갈륨계 화합물 반도체.
  4. 기판 상에 BxGa(1-x)N막, ByAl(1-y)N막 및 GaN막 중 적어도 두 막이 초격자층 구조로 적층된 버퍼층을 형성하는 단계; 및
    상기 버퍼층 상에 질화 갈륨계 반도체층을 형성하는 단계를 포함하는 질화 갈륨계 화합물 반도체 제조 방법.
  5. 기판 상에 BxGa(1-x)N막, ByAl(1-y)N막 및 GaN막 중 적어도 두 막이 적층된 버퍼층을 형성하는 단계; 및
    상기 버퍼층 상에 질화 갈륨계 반도체층을 형성하는 단계를 포함하는 질화 갈륨계 화합물 반도체 제조 방법.
  6. 청구항 4 또는 청구항 5에 있어서,
    상기 버퍼층은 섭씨 500 내지 900도에서 형성되고, 상기 질화 갈륨계 반도체층은 섭씨 900 내지 1000도에서 형성되는 질화 갈륨계 화합물 반도체 제조 방법.
  7. 청구항 4 또는 청구항 5에 있어서,
    상기 버퍼층 형성을 위한 원료로 트리메틸갈륨, 트리에틸갈륨, 트리메틸알루미늄 및 트리메틸인듐 중 어느 하나와, 트리에틸보론과, 암모니아가 함유된 질화 갈륨계 화합물 반도체 제조 방법.
  8. 삭제
KR1020050135762A 2005-12-30 2005-12-30 질화 갈륨계 화합물 반도체 KR100713031B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050135762A KR100713031B1 (ko) 2005-12-30 2005-12-30 질화 갈륨계 화합물 반도체
PCT/KR2006/005431 WO2007078065A1 (en) 2005-12-30 2006-12-13 Gallium nitride-based compound semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050135762A KR100713031B1 (ko) 2005-12-30 2005-12-30 질화 갈륨계 화합물 반도체

Publications (1)

Publication Number Publication Date
KR100713031B1 true KR100713031B1 (ko) 2007-05-02

Family

ID=38228383

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050135762A KR100713031B1 (ko) 2005-12-30 2005-12-30 질화 갈륨계 화합물 반도체

Country Status (2)

Country Link
KR (1) KR100713031B1 (ko)
WO (1) WO2007078065A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101525907B1 (ko) * 2011-09-05 2015-06-04 니폰덴신뎅와 가부시키가이샤 질화물 반도체 구조 및 그 제작방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8916906B2 (en) * 2011-07-29 2014-12-23 Kabushiki Kaisha Toshiba Boron-containing buffer layer for growing gallium nitride on silicon

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11162848A (ja) * 1997-11-26 1999-06-18 Showa Denko Kk エピタキシャルウェハおよびその製造方法
KR20000041281A (ko) * 1998-12-22 2000-07-15 이형도 질화물계 반도체소자 및 질화물계 반도체 결정성장방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3603603B2 (ja) * 1998-06-26 2004-12-22 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子基板
JP2004247412A (ja) * 2003-02-12 2004-09-02 Yamaha Corp 半導体積層構造及びその製造方法並びにそれを備えた半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11162848A (ja) * 1997-11-26 1999-06-18 Showa Denko Kk エピタキシャルウェハおよびその製造方法
KR20000041281A (ko) * 1998-12-22 2000-07-15 이형도 질화물계 반도체소자 및 질화물계 반도체 결정성장방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101525907B1 (ko) * 2011-09-05 2015-06-04 니폰덴신뎅와 가부시키가이샤 질화물 반도체 구조 및 그 제작방법
US9219111B2 (en) 2011-09-05 2015-12-22 Nippon Telegraph And Telephone Corporation Nitride semiconductor structure and method of preparing the same

Also Published As

Publication number Publication date
WO2007078065A1 (en) 2007-07-12

Similar Documents

Publication Publication Date Title
JP4939014B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびｉｉｉ族窒化物半導体発光素子の製造方法
US8486807B2 (en) Realizing N-face III-nitride semiconductors by nitridation treatment
US9246055B2 (en) Crystal growth method and semiconductor light emitting device
WO2003072856A1 (fr) Procede de production de semi-conducteur a base d&#39;un compose nitrure du groupe iii
US10217894B2 (en) Method for producing group III nitride semiconductor light-emitting device
JP2013207257A (ja) Ｇａを含むＩＩＩ族窒化物半導体の製造方法
TWI755306B (zh) Ｌｅｄ前驅物以及製造彼之方法
JP2007335484A (ja) 窒化物半導体ウェハ
KR100583163B1 (ko) 질화물 반도체 및 그 제조방법
JP4131618B2 (ja) フォトニックデバイス用基板の製造方法
KR100998234B1 (ko) 질화물 반도체 발광 소자 및 그 제조 방법
JP5557180B2 (ja) 半導体発光素子の製造方法
KR100713031B1 (ko) 질화 갈륨계 화합물 반도체
JP2009141085A (ja) 窒化物半導体素子
CN101728244A (zh) 阻断半导体差排缺陷的方法
KR100935974B1 (ko) 질화물 반도체 발광소자의 제조 방법
KR100773559B1 (ko) 반도체 소자 및 그 제조방법
KR100765386B1 (ko) 질화 갈륨계 화합물 반도체 및 이의 제조 방법
KR100821220B1 (ko) 다층의 버퍼층을 가지는 질화물 반도체 발광 소자 및 그제조방법
KR101152989B1 (ko) 질화갈륨막을 포함하는 반도체 기판 및 그 제조방법과 발광소자
KR100881053B1 (ko) 질화물계 발광소자
JP4897285B2 (ja) 半導体装置用基材およびその製造方法
KR100956200B1 (ko) 질화물 반도체 발광소자의 제조 방법
JP6071044B2 (ja) 半導体発光素子及びその製造方法
KR100892740B1 (ko) 질화물 반도체 발광 소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120328

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130318

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee