KR100765386B1 - 질화 갈륨계 화합물 반도체 및 이의 제조 방법 - Google Patents

질화 갈륨계 화합물 반도체 및 이의 제조 방법 Download PDF

Info

Publication number
KR100765386B1
KR100765386B1 KR20050135763A KR20050135763A KR100765386B1 KR 100765386 B1 KR100765386 B1 KR 100765386B1 KR 20050135763 A KR20050135763 A KR 20050135763A KR 20050135763 A KR20050135763 A KR 20050135763A KR 100765386 B1 KR100765386 B1 KR 100765386B1
Authority
KR
South Korea
Prior art keywords
film
buffer layer
gallium nitride
substrate
compound semiconductor
Prior art date
Application number
KR20050135763A
Other languages
English (en)
Other versions
KR20070071915A (ko
Inventor
이상준
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR20050135763A priority Critical patent/KR100765386B1/ko
Publication of KR20070071915A publication Critical patent/KR20070071915A/ko
Application granted granted Critical
Publication of KR100765386B1 publication Critical patent/KR100765386B1/ko

Links

Images

Abstract

본 발명은 질화 갈륨계 화합물 반도체 및 이의 제조 방법에 관한 것으로, 기판과, 상기 기판상에 유기 금속을 이용하여 증착된 버퍼층 및 상기 버퍼층 상에 형성된 질화 갈륨계 반도체층을 포함하는 질화 갈륨계 화합물 반도체 및 이의 제작 방법을 제공한다. 즉, 유기 금속을 이용하여 기판상에 버퍼층으로 SiCAlN막 또는 SiCN:H막을 형성하여 기판과 GaN 반도체막간의 격자 결함을 줄일 수 있어 격자 결함에 의한 스트레인을 줄일 수 있으며, SiCAlN막 또는 SiCN:H막이 반사 방지층으로 사용되어 활성층에서 생성된 빛을 효과적으로 방출할 수 있어 LED의 빛의 발기를 향상시킬 수 있으며, 신뢰성을 향상시킬 수 있다.
유기 금속, 버퍼층, SiCAlN, 격자 결함, 스트레인, 발광 소자

Description

질화 갈륨계 화합물 반도체 및 이의 제조 방법{Gallium nitride-based compound semiconductor and method of manufacturing the same}
도 1a는 SiCAlN막의 원자 구조의 측면도이고, 도 1b는 동일 구조의 상면도.
도 2는 본 발명의 일 실시예에 따른 질화 갈륨계 화합물 반도체의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 기판 20 : 버퍼층
30 : 반도체층
본 발명은 질화 갈륨계 화합물 반도체에 관한 것으로, 기판과의 격자 부정합을 없앨 수 있는 버퍼층을 갖는 화합물 반도체에 관한 것이다.
일반적으로 질화 갈륨계 화합물 반도체(즉, AlGaN)는 사파이어(Al2O3) 기판 및 SiC기판 상에 유기금속 화합물 기상성장법을 통해 성장된다. 즉, 사파이어 기판이 로딩된 챔버 내에서 반응 가스로서 유기 화합물 가스를 공급하고, 기판표면의 온도를 섭씨 약 900 내지 1100도의 고온으로 유지하여 기판 상에 화합물 반도체 결정의 에피택셜층을 성장시킨다. 예를 들어, GaN의 에피택셜층은 반응 가스로서 트리메틸갈륨(TMGa)과 암모니아가스(NH3)를 사용하여 형성한다.
하지만, 하부 기판과, GaN막의 결정 부정합 때문에 종래의 질화 갈륨계 화합물 반도체의 에피택셜층을 발광 소자로 사용하기 위해서는 결정성을 향상시켜야 하는 문제가 발생하였다. 즉, MOCVD법을 사용하여 사파이어 기판 위에 직접 성장한, 예를 들면 AlGaN의 에피택셜층의 표면은 6각 피라미트상, 내지는 6각 기둥상의 성장패턴으로 되어 그 표면에 요철이 발생한다. 따라서, 표면에 무수히 많은 요철이 있고, 표면 토폴로지가 불량한 에피택셜층을 사용하여 발광 소자를 제작할 경우에는 소자의 효율이 낮아지게 되는 문제가 발생하였다.
이러한 문제를 해결하기 위해 에피택셜층을 성장시키기 전에 기판상에 AlxGa(1-x)N의 다결정 박막을 버퍼층으로 성장시키는 방법이 제안되었다. 이는 사파이어 기판 상에 섭씨 400 내지 900도의 저온에서 버퍼층을 성장시킨 다음, 고온에서 버퍼층 상에 도핑되지 않은 GaN층 또는 실리콘(Si)이 도핑된 n-GaN층을 성장한다. 이러한 방법을 통해 에피택셜층의 결정성을 어느 정도 개선시킬 수 있다.
하지만, 기판 전면에 균일하게 일정한 두께의 버퍼층을 형성하기 위해서는 버퍼층의 성장시 성장 조건을 매우 엄격하게 제한하여야 하는 문제가 있고, 질화 갈륨 계열의 버퍼 물질로 사용되는 저온 AlxGa(1-x)N막 또는 InxGa(1-x)N막은 사파이어 기파과의 사이에서 큰 격자 상수의 차이가 있다. 이러한 격자 상수의 차이로 인해 고품질의 질화 갈륨을 얻는데 많은 문제가 발생하였다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 유기금속 만을 이용하여 버퍼층을 제작함으로써 기판과, GaN막간의 격자 결함을 감소시키고, 버퍼층 상에 형성되는 GaN계 단 결정층의 결정결함을 감소시키고 결정성을 향상시킬 수 있으며, 이를 반사 방지층으로 사용하여 발광 소자의 빛의 밝기를 향상시킬 수 있으며, 신뢰성을 향상시킬 수 있는 고품질의 질화 갈륨계 화합물 반도체를 제공함을 그 목적으로 한다.
본 발명에 따른 기판과, 상기 기판상에 유기 금속을 각 성분의 소스로 이용하여 증착된 버퍼층 및 상기 버퍼층 상에 형성된 질화 갈륨계 반도체층을 포함하는 질화 갈륨계 화합물 반도체를 제공한다.
여기서, 상기 버퍼층은 SiCAlN막 및 SiCN:H막 중 적어도 어느 하나의 막을 포함한다. 상기 버퍼층의 Si 소스로 테트라에속실란(Tetraethoxysilane)을 사용하 고, C 소스로는 카본 테트라브로마이드(Carbon Tetrabromide)를 사용하고, Al 소스로는 트리메틸 알루미늄(Trimethyl aluminum) 또는 트리에틸 알루미늄(Triethyl aluminum)을 사용하고, N 소스로는 디메틸하이드라이진(Dimethylhydrizine) 또는 티부틸알미네(T-buthylamine)를 사용한다.
상기의 상기 질화 갈륨계 반도체층은, 도핑되지 않은 GaN막과, 상기 도핑되지 않은 GaN막 상에 형성된 N타입 도핑된 n-GaN막과, 상기 N타입 도핑된 n-GaN막 상에 형성된 다중양자우물구조의 활성층 및 상기 활성층 상에 형성된 P타입 도핑된 p-GaN막을 포함한다.
또한, 본 발명에 따른 기판상에 유기 금속을 각 성분의 소스로 이용하여 버퍼층을 형성하는 단계와, 상기 버퍼층 상에 질화 갈륨계 반도체층을 형성하는 단계를 포함하는 질화 갈륨계 화합물 반도체 제조 방법을 제공한다.
여기서, 상기 버퍼층을 형성하는 단계는, 섭씨 400 내지 1300도의 온도와 10 내지 760torr의 압력 하에서 5 내지 100μmol/min의 테트라에속실란과, 5 내지 100μmol/min의 카본 테트라브로마이드와, 10 내지 200μmol/min의 트리메틸 알루미늄 또는 트리에틸 알루미늄과, 10 내지 200μmol/min의 디메틸하이드라이진 또는 티부틸알미네를 이용하여, 20 내지 800Å두께의 SiCAlN막을 형성한다. 그리고, 상기 버퍼층을 형성하는 단계는, 섭씨 400 내지 1300도의 온도와 10 내지 760torr의 압력 하에서 5 내지 100μmol/min의 테트라에속실란과, 5 내지 100μmol/min의 카본 테트라브로마이드와, 10 내지 200μmol/min의 디메틸하이드라이진 또는 티부틸알미네를 이용하여, 20 내지 800Å두께의 SiCN:H막을 형성한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1a는 SiCAlN막의 원자 구조의 측면도이고, 도 1b는 동일 구조의 상면도이다.
도 1a 및 도 1b를 참조하면, SiCAlN막 즉, (SiC)1-a(AlN)a막은 a≥0.25의 우르트자이트(2H)구조 및 a≤0.25의 등축정계(Cubic; 3C)구조를 갖는 단결정질이다. 도 1a에는 SiCAlN 우르차이트(Wurtzite) 구조 즉, SiCAlN 원자 구조의 측면도가 도시되어 있고, 도 1b에는 동일 구조의 상면도이다.
본 발명은 기판상에 MOCVD 장비를 이용하여 상술한 원자 구조를 갖는 SiCAlN막을 성장하여 이를 GaN막층과 기판 간의 격자 결함을 줄이기 위한 버퍼층으로 사용하되, SiCAlN 막을 유기 금속을 이용하여 증착한다.
도 2는 본 발명의 일 실시예에 따른 질화 갈륨계 화합물 반도체의 단면도이다.
도 2를 참조하면, 본 발명에 따른 질화 갈륨계 화합물 반도체는 기판(10)과, 기판(10)상에 유기 금속을 이용하여 증착된 버퍼층(20)과, 버퍼층(20) 상에 형성된 반도체층(30)을 포함한다.
상기의 기판(10)으로는 사파이어 기판, 실리콘 기판, SiC 기판, 실리콘이 형성된 사파이어 기판, 또는 사파이어가 형성된 실리콘 기판 등을 사용한다. 바람직하게는 본 실시예에서는 사파이어 기판을 사용하고 2 내지 300인치 기판을 사용한다.
유기 금속을 이용하여 증착된 버퍼층(20)으로 SiCAlN막을 사용하고, SiCAlN막은 MOCVD법을 이용하여 형성한다. 일반적으로 SiCAlN막을 형성하기 위해서는 Ⅲ족의 소스로는 메탈오가닉(metalorganic)을 사용하고, Ⅴ족의 소스로 암모이나(NH3)와 같은 기체를 사용하였지만, 본 발명에서는 버퍼층(20)인 SiCAlN막을 형성하기 위해 Ⅲ 및 Ⅴ족의 소스로 모두 유기 금속을 사용한다.
즉, Si 소스로 테트라에속실란(Tetraethoxysilane)을 사용하고, C 소스로는 카본 테트라브로마이드(Carbon Tetrabromide)를 사용하고, Al 소스로는 트리메틸 알루미늄(Trimethyl aluminum) 또는 트리에틸 알루미늄(Triethyl aluminum)을 사용하고, N 소스로는 디메틸하이드라이진(Dimethylhydrizine) 또는 티부틸알미네(T-buthylamine)를 사용한다.
상술한 소스를 이용하여 MOCVD장치를 이용하여 기판(10)상에 SiCAlN 막을 형성하되, 섭씨 400 내지 1300도의 온도와 10 내지 760torr의 압력 하에서 5 내지 100μmol/min의 테트라에속실란과, 5 내지 100μmol/min의 카본 테트라브로마이드와, 10 내지 200μmol/min의 트리메틸 알루미늄 또는 트리에틸 알루미늄과, 10 내지 200μmol/min의 디메틸하이드라이진 또는 티부틸알미네를 이용하여, 약 20 내지 800Å두께의 버퍼층인 SiCAlN막을 형성한다.
즉, 상기 성장 챔버(MOCVD 장치)를 400 내지 1300도의 온도로 유지시킨다. 상기 온도에서 Si 소스인 테트라 에솔실란을 5 내지 10μmol과 C 소스인 카본 테트라브로마이드 5 내지 100 μmol을 주입한다. 상기 소스의 주입 시간은 0.1 내지 3분이내로 한다. 이러한 과정후, Si와 C 소스의 공급을 중단함과 동시에 상기 성장 챔버에 Al 소스와, N 소스(예를 들어, 암모니아)를 공급한다. 이때, 상기 알루미늄과 암모니아의 공급 시간은 0.1 내지 3분 이내로 한다. 이를 통해 SiCAlN막을 형성한다. 상기의 방법에 한정되지 않고, 4가지 물질 즉, Si 소스, C 소스, Al 소스, N소스를 동시에 공급하여 0.1 내지 3분을 유지하여 20 내지 800Å두께의 버퍼층이 형성된다.
이와 같이 버퍼층(20)의 SiCAlN 막 상에 반도체층(30)을 형성한다. 반도체층(30)으로는 도핑되지 않은 GaN막 및 불순물이 도핑된 GaN막 중 적어도 어느 하나의 막을 사용한다. 또한, 반도체층(30)은 다층으로 형성될 수 있다. 즉, 발광 소자를 형성하기 위한 N타입 반도체층, 활성층 및 P타입 반도체층이 순차적으로 형성된다. 본 실시예에서는 상기의 SiCAlN 막이 형성된 반응로의 온도를 섭씨 900 내지 1100도까지 상승시킨 다음 도핑되지 않은 GaN을 기상 성장시켜 반도체층(30)을 형성한 다. 이로써, 고품질의 GaN막을 형성할 수 있다. 즉, 이와 같이 고품질의 도핑되지 않은 GaN막 상에 N타입 도핑된 n-GaN막을 형성하고, 그 상에 다중양자우물구조의 활성층을 형성하고, 활성층 상에 P타입 도핑된 p-GaN막을 형성하여 결정결함이 감소되고, 결정성이 향상된 우수한 특성의 반도체 발광 소자를 제작할 수 있다.
이뿐만 아니라 본 발명의 버퍼층(20)으로는 SiCN:H막을 사용할 수 있다. 물론 SiCN:H막 또한 Ⅲ 및 Ⅴ족의 소스로 모두 유기 금속을 사용한다.
상기의 SiCN:H는 SiC 막의 일부를 N:H으로 대체하는 것이다. 이렇게 C의 일부를 N:H로 대체하게 되면 C과 N:H와의 크기 차이에 의해서 SiC의 결정성의 저하가 발생한다. 사파이어와 GaN의 결정 격자차이를 극복하기 위해서는 사파이어와 GaN층 사이에 버퍼층을 사용한다. 이때 버퍼층의 결정 격자 품질(Crystal quality)이 증가하면 버퍼층위에 형성되는 GaN층의 결정 격자 품질의 저하가 발생한다. 이러한 이유에서 버퍼층의 결정 격자 품질을 조절하여야 한다. 이때, 버퍼층으로 SiC를 사용하게 되면 결정 격자 품질이 증가하기 때문에 SiC에 C 대신에 N:H로 치환함으로써 SiC의 결정 격자 품질을 저하시킬 수 있어 고품질의 GaN막 성장이 가능하다. 또한 상기와 같은 온도 400 내지 800도 사이에 N에 결합된 H가 제거가 되지 않기 때문에 SiCN:H의 형태로 존대하게 되다.
본 실시예에서는 상술한 바와 같이 Si 소스로 테트라에속실란(Tetraethoxysilane)을 사용하고, C 소스로는 카본 테트라브로마이드(Carbon Tetrabromide)를 사용하고, N 소스로는 디메틸하이드라이진(Dimethylhydrizine) 또는 티부틸알미네(T-buthylamine)를 사용한다.
상술한 소스를 이용하여 MOCVD장치를 이용하여 기판상에 SiCN:H 막을 형성하되, 섭씨 400 내지 1300도의 온도와 10 내지 760torr의 압력 하에서 5 내지 100μmol/min의 테트라에속실란과, 5 내지 100μmol/min의 카본 테트라브로마이드와, 10 내지 200μmol/min의 디메틸하이드라이진 또는 티부틸알미네를 이용하여, 약 20 내지 800Å두께의 버퍼층(20)인 SiCN:H막을 형성한다. 이때, SiCN:H막은 비결정질 형태로 존재한다. 따라서, SiCN:H막은 비정질로 존재하기 때문에 격자 부정합(lattice mismatch)에서 발생하는 스트레인(strain)을 줄일 수 있다.
또한, 알루미늄 소스인 트리메틸 알루미늄 또는 트리에틸 알루미늄을 주입을 조절하여 상기의 SiCAlN막 및 SiCN:H막을 교대로 적층하여 버퍼층을 형성할 수도 있다. 또한, 이들을 초격자 형태로 적층할 수 있다.
상술한 SiCAlN막과 SiCN:H막은 육방정계 형태로 기판상에 성장된다. 이러한 육방정계는 GaN과 같은 형태이기 때문에 SiCAlN막과 SiCN:H막을 기판과 GaN층 사이의 버퍼층으로 사용하게 되면 이들간의 결정격자 차이에서 발생하는 스트레인을 줄일 수 있다. 또한, SiCAlN막은 빛의 반사 방지층으로 작용하게 되어 웰 즉, 활성층에서 생성된 빛이 SiCAlN막을 통하여 효과적으로 방출될 수 있어 외부 효율을 증가시킬 수 있다.
상기와 같은 물질이 AlN의 결정 격자 품질을 저하시키기 때문에 그 이후에 성장되는 GaN의 품질을 증가시킬 수 있다. 고품질의 버퍼 성장시에는 GaN과 성장하면서 만나는 면에서 결절결함이 어렵다. 따라서, 전위의 원인이 된다. 저품질 버퍼위에 성장되는 GaN의 품질 또한 낮게 된다. GaN의 품질이 낮게 되면 GaN 내에 전위가 많이 분포하게 되고, 이의 농도를 줄이기 위해 주변 GaN과 쉽게 결합함으로써 고품질의 GaN의 성장이 가능하게 된다.
상술한 바와 같이 본 발명은 유기 금속을 이용하여 기판상에 버퍼층으로 SiCAlN막 또는 SiCN:H막을 형성하여 기판과 GaN 반도체막간의 격자 결함을 줄일 수 있어 격자 결함에 의한 스트레인을 줄일 수 있다.
또한, SiCAlN막 또는 SiCN:H막이 반사 방지층으로 사용되어 활성층에서 생성된 빛을 효과적으로 방출할 수 있어 LED의 빛의 발기를 향상시킬 수 있으며, 신뢰성을 향상시킬 수 있다.

Claims (7)

  1. 기판;
    상기 기판상에 유기 금속을 각 성분의 소스로 이용하여 증착된 SiCAlN막 및 SiCN:H막 중 적어도 어느 하나의 막을 포함하는 버퍼층; 및
    상기 버퍼층 상에 형성된 질화 갈륨계 반도체층을 포함하는 질화 갈륨계 화합물 반도체.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 버퍼층의 Si 소스로 테트라에속실란(Tetraethoxysilane)을 사용하고, C 소스로는 카본 테트라브로마이드(Carbon Tetrabromide)를 사용하고, Al 소스로는 트리메틸 알루미늄(Trimethyl aluminum) 또는 트리에틸 알루미늄(Triethyl aluminum)을 사용하고, N 소스로는 디메틸하이드라이진(Dimethylhydrizine) 또는 티부틸알미네(T-buthylamine)를 사용하는 질화 갈륨계 화합물 반도체.
  4. 청구항 1 또는 청구항 3에 있어서, 상기 질화 갈륨계 반도체층은,
    도핑되지 않은 GaN막;
    상기 도핑되지 않은 GaN막 상에 형성된 N타입 도핑된 n-GaN막;
    상기 N타입 도핑된 n-GaN막 상에 형성된 다중양자우물구조의 활성층; 및
    상기 활성층 상에 형성된 P타입 도핑된 p-GaN막을 포함하는 질화 갈륨계 화합물 반도체.
  5. 기판상에 유기 금속을 각 성분의 소스로 이용하여 SiCAlN막 및 SiCN:H막 중 적어도 어느 하나의 막을 포함하는 버퍼층을 형성하는 단계; 및
    상기 버퍼층 상에 질화 갈륨계 반도체층을 형성하는 단계를 포함하는 질화 갈륨계 화합물 반도체 제조 방법.
  6. 청구항 5에 있어서, 상기 버퍼층을 형성하는 단계는,
    섭씨 400 내지 1300도의 온도와 10 내지 760torr의 압력 하에서 5 내지 100μmol/min의 테트라에속실란과, 5 내지 100μmol/min의 카본 테트라브로마이드와, 10 내지 200μmol/min의 트리메틸 알루미늄 또는 트리에틸 알루미늄과, 10 내지 200μmol/min의 디메틸하이드라이진 또는 티부틸알미네를 이용하여, 20 내지 800Å두께의 SiCAlN막을 형성하는 질화 갈륨계 화합물 반도체 제조 방법.
  7. 청구항 5에 있어서, 상기 버퍼층을 형성하는 단계는,
    섭씨 400 내지 1300도의 온도와 10 내지 760torr의 압력 하에서 5 내지 100μmol/min의 테트라에속실란과, 5 내지 100μmol/min의 카본 테트라브로마이드와, 10 내지 200μmol/min의 디메틸하이드라이진 또는 티부틸알미네를 이용하여, 20 내지 800Å두께의 SiCN:H막을 형성하는 질화 갈륨계 화합물 반도체 제조 방법.
KR20050135763A 2005-12-30 2005-12-30 질화 갈륨계 화합물 반도체 및 이의 제조 방법 KR100765386B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20050135763A KR100765386B1 (ko) 2005-12-30 2005-12-30 질화 갈륨계 화합물 반도체 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20050135763A KR100765386B1 (ko) 2005-12-30 2005-12-30 질화 갈륨계 화합물 반도체 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20070071915A KR20070071915A (ko) 2007-07-04
KR100765386B1 true KR100765386B1 (ko) 2007-10-10

Family

ID=38507013

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20050135763A KR100765386B1 (ko) 2005-12-30 2005-12-30 질화 갈륨계 화합물 반도체 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR100765386B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101006480B1 (ko) 2008-09-08 2011-01-06 서울대학교산학협력단 반도체 박막 구조 및 그 형성 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014104419A1 (ko) * 2012-12-26 2014-07-03 (주)버티클 반도체 소자 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101006480B1 (ko) 2008-09-08 2011-01-06 서울대학교산학협력단 반도체 박막 구조 및 그 형성 방법

Also Published As

Publication number Publication date
KR20070071915A (ko) 2007-07-04

Similar Documents

Publication Publication Date Title
US7951617B2 (en) Group III nitride semiconductor stacked structure and production method thereof
JP4055304B2 (ja) 窒化ガリウム系化合物半導体の製造方法
US9190268B2 (en) Method for producing Ga-containing group III nitride semiconductor
US5923950A (en) Method of manufacturing a semiconductor light-emitting device
US7935955B2 (en) Group III nitride semiconductor multilayer structure
WO2010113423A1 (ja) 窒化物半導体の結晶成長方法および半導体装置の製造方法
JP2002170776A (ja) 低転位バッファーおよびその製造方法ならびに低転位バッファーを備えた素子
JP4647723B2 (ja) 窒化物半導体の結晶成長方法および半導体装置の製造方法
US7368309B2 (en) Nitride semiconductor and fabrication method thereof
KR20060112685A (ko) Ⅲ족 질화물 반도체 다층구조물
EP1869717B1 (en) Production method of group iii nitride semioconductor element
GB2529594A (en) Active region including nanodots (referred to also as &#34;quantum dots&#34;) in matrix crystal grown on SI substrate and constituted of zincblende
KR100765386B1 (ko) 질화 갈륨계 화합물 반도체 및 이의 제조 방법
JP4055303B2 (ja) 窒化ガリウム系化合物半導体及び半導体素子
US9620675B2 (en) Solid state lighting devices with reduced crystal lattice dislocations and associated methods of manufacturing
JP4140595B2 (ja) 窒化ガリウム系化合物半導体
KR101078062B1 (ko) 비극성 반도체 소자 및 그것을 제조하는 방법
KR100713031B1 (ko) 질화 갈륨계 화합물 반도체
JP4172444B2 (ja) 窒化ガリウム系化合物半導体の製造方法
JP4609334B2 (ja) 窒化物系半導体基板の製造方法、窒化物系半導体基板、及び窒化物系半導体発光素子
KR20090030651A (ko) 질화갈륨계 발광소자
JP2005020025A (ja) 窒化ガリウム系化合物半導体及び半導体基板
CN116914041A (zh) 提升载流子匹配度的发光二极管外延片及其制备方法
Honshio et al. Group III nitrides grown on 4H-SiC (3038) substrate by metal-organic vapor phase epitaxy
JP2005060227A (ja) 窒化ガリウム系化合物半導体及び半導体基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110927

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee