KR101006480B1 - 반도체 박막 구조 및 그 형성 방법 - Google Patents

반도체 박막 구조 및 그 형성 방법 Download PDF

Info

Publication number
KR101006480B1
KR101006480B1 KR1020080088091A KR20080088091A KR101006480B1 KR 101006480 B1 KR101006480 B1 KR 101006480B1 KR 1020080088091 A KR1020080088091 A KR 1020080088091A KR 20080088091 A KR20080088091 A KR 20080088091A KR 101006480 B1 KR101006480 B1 KR 101006480B1
Authority
KR
South Korea
Prior art keywords
thin film
layer
carbon
substrate
semiconductor
Prior art date
Application number
KR1020080088091A
Other languages
English (en)
Other versions
KR20100029346A (ko
Inventor
윤의준
김현우
박성현
김동혁
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020080088091A priority Critical patent/KR101006480B1/ko
Publication of KR20100029346A publication Critical patent/KR20100029346A/ko
Application granted granted Critical
Publication of KR101006480B1 publication Critical patent/KR101006480B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 반도체 기판 위에 격자 상수나 열팽창 계수가 반도체 기판과 다른 이종 반도체 박막을 형성한 이종 접합 반도체 박막 구조 및 그 형성 방법에 관한 것으로서, 표면을 평탄하게 유지하며 낮은 결함밀도를 갖는 반도체 박막을 형성하는 동시에 반도체 박막 구조의 형성 후 냉각시 열팽창 계수 차이에 의한 기판의 휘어짐을 방지할 수 있는 방법을 제공하는 것을 목적으로 한다. 상기 목적을 달성하기 위해, 본 발명에서는 반도체 기판 상에 저온에서 반도체 기판과 격자 상수나 열팽창 계수가 다른 이종 반도체 물질로 이루어진 박막을 형성시켜 완충층으로 사용하고, 고온에서 저온에서와 동일한 물질을 갖는 박막을 형성하여 에피층으로 사용하는 2단계 성장법을 이용한다. 또한 2단계 성장 중 저온 성장 및 고온 성장시 중 적어도 어느 한 때에 탄소 함유층을 삽입하도록 한다. 탄소 함유층은 격자불일치(misfit) 전위의 생성 에너지를 낮추고 관통 전위 등의 결함이 탄소 함유층 내부에 고착될 수 있게 한다. 이로써 고온 성장한 반도체 박막은 낮은 결함밀도를 가질 수 있고, 성장 이후 온도 하강시 기판과 박막의 열팽창 계수 차이로 인한 휘어짐을 탄소 함유층 내부의 격자불일치 전위 생성을 통해 억제할 수 있다.

Description

반도체 박막 구조 및 그 형성 방법 {Semiconductor thin film structure and method of forming the same}
본 발명은 반도체 기판 위에 격자 상수나 열팽창 계수가 반도체 기판과 다른 이종 반도체 박막을 형성한 이종 접합 반도체 박막 구조 및 그 형성 방법에 관한 것으로서, 보다 상세하게는 에피층으로 사용될 이종 반도체 박막을 결함밀도가 적은 양질의 반도체 박막으로 형성하고, 고온에서 반도체 박막 구조의 형성 후 냉각시 열팽창 계수 차이에 따른 박막 내부의 응력에 의한 기판의 휘어짐을 억제하는 반도체 박막 구조 및 그 형성 방법에 관한 것이다.
이종 접합 반도체 박막 구조로 성장된 반도체 물질은, 반도체의 격자 상수 혹은 밴드갭(band gap)을 조절하여 광학적, 전기적 소자로 이용할 수 있다는 측면에서 산업적 효용성이 있다. 그 예로 질화물 반도체는 열적 · 화학적으로 안정하고 직접 천이형의 넓은 밴드갭을 가지므로 이종 접합 트랜지스터(HBT), 고전자 이동도 트랜지스터(HEMT), 금속전계효과 트랜지스터(MESFET) 등의 전자소자 재료와 짧은 파장대의 빛을 발생하는 레이저 다이오드(LD), 발광 다이오드(LED) 등의 발광소자 재료로서 활용되고 있다. 특히 청색 또는 녹색 등의 단파장광을 생성하는 질 화물 LED는 총천연색 구현을 가능하게 한 고출력 광소자로서, 관련 기술 분야에서 크게 각광을 받고 있다.
이러한 질화물 LED를 제조하기 위해서는 결정성, 전기적, 광학적 특성이 우수한 고품위의 질화물 반도체 에피층을 성장시키는 기술이 필수적으로 요구된다. 그러나 질화물 반도체 물질은 높은 융점과 큰 질소 분해압 때문에 벌크 기판의 성장이 어려워 일반적으로 사파이어(Al2O3) 기판 또는 탄화규소(SiC) 기판 위에 이종 에피 성장법으로 성장하는 방법이 주로 사용되고 있다.
이종 에피 성장법의 경우 질화물 반도체 에피층과 기판과의 격자 상수 불일치(GaN과 Al2O3: 16%, SiC: 3.5%)로 인해 많은 결정 결함이 발생하고, 성장 이후에 열팽창 계수의 차이(GaN과 Al2O3: 34%, SiC: 25%) 때문에 발생하는 내부 응력에 의해 기판의 휘어짐 현상이 발생한다. 격자 불일치로 발생된 전위 등의 결정 결함은 광소자 및 전자소자에 있어서 캐리어(carrier)의 원활한 이동을 방해하여 발광 효율을 크게 저하시키며, 기판의 휘어짐 현상은 후속 공정 및 대면적 기판의 사용에 방해 요인으로 작용하고 있다.
가장 널리 사용되는 질화갈륨(GaN) 성장 방법은 사파이어 기판 위에 저온에서 GaN 완충층을 성장한 이후, 이보다 고온에서 GaN 에피층을 성장하는 2단계 성장법으로, 유기 금속 화학 기상 증착법(MOCVD)에 의한 GaN 성장에 있어서 매우 중요하고도 일반적인 공정이다.
도 1은 종래의 사파이어 기판 위에 GaN층을 형성하는 방법을 설명하기 위한 도면으로서, 격자불일치 전위와 관통 전위도 함께 나타내었다. 도 1을 참조하면, 사파이어 기판(10) 위에 저온(일반적으로 500 ℃ ~ 800 ℃)에서 GaN 또는 AlGaN 또는 InGaN 완충층(11)을 성장하고 나서, 1050℃ 부근의 고온에서 GaN층(12)을 성장한다. 약 20 nm ~ 40 nm 두께의 비정질 혹은 다결정질의 저온 완충층(11)은 격자 불일치와 열팽창 계수 차이를 상당 부분 보상하여 GaN층(12)과 사파이어 기판(10)과의 응력을 완충시키는 역할을 하게 된다. 그러나 근본적으로 GaN 또는 AlGaN 또는 InGaN 완충층(11)도 사파이어 기판(10)의 격자와의 불일치가 매우 크므로 결국에는 그 위에 성장되는 GaN층(12)에 격자결함을 형성하게 된다(격자 결함밀도 : 108 ~ 1010 cm-2).
상기와 같이 형성된 반도체 박막 구조는 추후 공정을 위한 온도 변화시 물질에 따른 열팽창 계수의 차이로 인하여 에피 성장한 박막에 응력이 발생하게 되고 도 2 또는 도 3과 같이 기판의 휘어짐이 발생하게 되는 문제가 있다.
도 2는 도 1에서처럼 7.5 × 10-6 K-1의 열팽창 계수를 갖는 사파이어(10) 위에 5.59 × 10-6 K-1의 열팽창 계수를 갖는 GaN층(11, 12)을 성장한 후 냉각시에 발생하는 기판의 휘어짐을 나타내는 도식도이다. 도 3은 기판(10')의 열팽창 계수가 상부 이종 박막(11, 12)의 열팽창 계수에 비하여 작을 때 이종 박막(11, 12)의 형성 후 냉각에 의하여 발생하는 기판(10')의 휘어짐을 나타내는 도식도이다. 예를 들어 4.2 × 10-6 K-1의 열팽창 계수를 갖는 SiC 기판 위에 GaN층을 성장한 후 냉각 시에 나타나는 결과이다.
LED의 발광효율을 높이거나 레이저 발진 및 전자소자의 특성 향상을 위해서는 결정내의 결함밀도를 더욱 낮출 필요가 있으며, 이를 위하여 다양한 결정 성장 방법들이 개발되었다. 그 중에서도 동종 기판 제작 기술, 측면 에피 과성장법(ELO : epitaxial lateral overgrowth)를 이용한 기술 등이 비교적 양호한 특성을 보이고 있다.
동종 기판 제작 기술은 이종 기판 위에 질화물계 반도체를 기판 두께 수준으로 성장하고 이종 기판을 제거하는 기술로서, 결함밀도가 낮고 격자 불일치에 대한 문제가 없으므로 후속적으로 성장시키는 질화물 반도체 에피층의 결정성도 크게 향상시킬 수 있다. 또한 기판의 부도체 특성과 빛의 흡수 등의 문제점을 해결할 수 있다. 그러나 동종 기판으로 사용되기 위해서는 400 ~ 500 ㎛ 수준의 질화물 반도체 에피층 성장이 필요하고, 성장시킨 후 이종 기판을 떼어내는 추가 공정이 필요하며, 추가 공정에서의 낮은 수율로 대량생산에 불리하다는 단점을 가지고 있다.
ELO 기술은 우선 2단계 성장법을 이용하여 GaN 박막을 성장시킨 후 양질의 산화규소막(SiO2), 질화규소막(Si3N4) 등으로 패턴을 형성하여 GaN 박막을 노출시키고, 노출된 부분을 통해 GaN 박막을 재성장시키는 방법으로서, 결정 성장 방향에 따라 배열된 관통 전위를 패턴된 절연막층을 이용하여 차단하는 방법이다. 따라서 ELO 기술은 효과적으로 선결함의 전이를 차단하여 패턴 위에 성장된 GaN 결정의 결함밀도를 약 106 cm-2 정도로 감소시킬 수 있다.
다양한 새로운 결정 성장 방법들 중 ELO와 이 기술을 응용한 펜디오-에피택시(pendeo-epitaxy) 기술 등은 매우 양호한 결정 결함 감소의 특성을 보이고 있으나, 성장 이후의 기판의 휘어짐 현상은 여전히 해결해야 할 문제점으로 남아 있으며 공정의 복잡함으로 인한 공정 비용 증가와 낮은 수율은 공업적 활용에 효율을 저해한다.
본 발명은 종래의 문제점을 해결하기 위하여 안출된 것으로, 본 발명이 해결하고자 하는 과제는 기판과 격자 상수나 열팽창 계수가 다른 이종 반도체 물질의 에피 성장에서 박막의 표면의 평탄도를 높이고 결함밀도를 줄이는 동시에 기판과 박막 내부의 응력에 의한 휘어짐을 줄일 수 있는 반도체 박막 구조 및 그 형성 방법을 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명에 따른 반도체 박막 구조는 기판 상에 형성된 이종 박막을 포함하는데, 상기 이종 박막은 화합물 반도체 완충층과 화합물 반도체 에피층을 적어도 포함하며, 상기 이종 박막 안에는 탄소 함유층이 포함된다. 상기 탄소 함유층은 상기 완충층 내부 및 상기 에피층 내부 중 적어도 어느 한 곳에 삽입되어 있다.
상기 탄소 함유층은 관통 전위의 밀도를 줄이는 한편 격자불일치 전위의 생성을 도와 기판의 휘어짐을 감소하도록 한다. 소스 물질에 따라 상기 이종 박막 안에 탄소 성분이 일부 혼입되어 있을 수는 있지만 이것은 일부러 탄소를 도핑한 것이 아닌 불순물 오염 수준에 불과하다. 본 발명에 있어서의 탄소 함유층은 일부러 탄소를 도핑한 것이므로 상대적으로 고농도의 수준이며, 주변의 이종 박막 안에 포함된 탄소보다는 고농도의 탄소가 집약된 층으로 정의될 수 있다. 예를 들어 본 발명의 탄소 함유층은 탄소가 1018 ~ 1022cm-3의 함량으로 인입된 것일 수 있다. 탄소가 1018 cm-3 미만으로 함유된 것은 불순물 오염 수준으로 볼 수 있고, 본 발명에 따른 결함밀도 감소와 휘어짐 방지의 효과는 탄소 함유량 1022 cm-3 이하이면 충분히 발휘된다.
상기 과제를 해결하기 위한 본 발명에 따른 반도체 박막 구조 형성 방법에서 기판 상에 이종 박막을 형성할 때에 격자불일치 결함의 생성을 위한 화합물 반도체 완충층의 저온 성장과 고품질의 활성층을 얻기 위한 화합물 반도체 에피층의 고온 성장을 포함하는 2단계 성장법을 이용한다. 저온 완충층의 성장시 및 고온 에피층의 성장시 중 적어도 어느 한 때에 탄소 함유된 에피층을 삽입함으로써 관통 전위의 밀도를 줄이는 한편 격자불일치 전위의 생성을 도와 기판의 휘어짐을 방지하도록 한다.
여기서, 상기 기판은 Al2O3, Si, SiC, SiGe, Ge, GaAs, InP, GaN, InAs, GaP 또는 GaSb 기판 등 반도체 물질의 이종 에피 박막 성장에 이용되는 모든 기판이 이용될 수 있다. 상기 이종 박막은 GaN, AlN, InN, InAlAs, InAlGaAs, InP, InGaAsP, InGaAs, GaAs 등의 모든 화합물 반도체 물질을 포함한다. 또한 상기 이종 박막의 두께는 저온 완충층의 경우 격자 이완이 완벽히 일어날 수 있는 충분한 두께, 즉, 실시예에서 GaN의 경우 10 nm ~ 100 nm의 넓은 범위에서 정할 수 있으며 고온 에피층의 두께는 활성층으로서의 역할에 따라 100 nm ~ 1 mm의 매우 넓은 범위에서 선택이 가능하다. 성장 온도는 저온 완충층의 경우 일반적인 화학 기상 증착법(CVD)에서 표면 반응 지배(surface reaction controlled) 구간의 온도 범위가 사용될 수 있으며, 고온 에피층의 경우 물질 이동 지배(mass transfer controlled) 구간의 온도범위가 사용될 수 있다. 즉 실시예에서 사파이어 위에 GaN의 성장시 저온 완충층의 경우 400 ℃ ~ 700 ℃의 온도범위가 사용될 수 있으며, 고온 에피층 성장의 경우 700 ℃ ~ 1200 ℃의 온도 범위가 사용될 수 있으며 완충층 성장 온도보다는 고온이다. 상기 이종 박막을 성장하기 위한 방법으로는 각종 증착법(e-beam evaporators, sublimation sources, Knudsen cell)과, 이온빔 증착법, 기상 에피택시법(ALE, CVD, APCVD, PECVD, RTCVD, UHVCVD, LPCVD, MOCVD, GSMBE, etc.)을 사용할 수 있다. 이종 박막 성장 도중 삽입하는 탄소 함유층은 탄소의 원료물질에 따라 S:C (S : 상부 이종 박막을 구성하는 반도체 물질)이 될 수 있으며, 성장에는 상기의 성장 방법들을 이용할 수 있다.
바람직한 실시예에서는, 사파이어 기판 위에 GaN층을 2단계 성장법을 이용하여 성장한다. 성장 도중 다이메틸 하이드라진(DMHy; N2H4(CH3)2)을 일시 주입하여 저온 완충층 혹은 고온 에피층 내부에 GaN:C 층을 성장하도록 한다.
본 발명에 있어서 GaN:C 층은 점결함 공급을 통해 관통 전위를 고착시켜 진행을 억제시킴은 물론, 격자불일치 전위의 생성 에너지를 낮춰 격자 이완 활성화를 도우며 열팽창 계수에 의한 기판 휘어짐을 줄이도록 한다. 또한 탄소의 낮은 고용도에 의한 중간상의 석출에 의해 격자불일치 전위의 생성을 더욱 촉진시키도록 한다.
기타 실시예의 구체적 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명에서는 반도체 기판을 사용하여 이종 반도체의 에피 성장시 격자 상수와 열팽창 계수 차이에 의한 응력 에너지가 존재하는 계에 있어서, 저온 완충층의 성장과 고온 에피층의 성장을 이용한 2단계 성장법을 사용하여 격자 이완된 반도체 박막을 성장시킨다. 또한 저온 완충층의 성장 중 혹은 고온 에피층의 성장 중 탄소 함유층을 형성하여 점결함 공급을 통해 관통 전위를 고착시켜 진행을 억제시킴은 물론, 격자불일치 전위의 생성 에너지를 낮춰 격자 이완 활성화를 도우며 열팽창 계수 차이에 의한 기판 휘어짐을 억제하도록 한다. 또한 탄소의 낮은 고용도에 의한 중간상의 석출에 의해 격자불일치 전위의 생성을 더욱 촉진시키도록 한다.
이와 같은 결과로, 상부 고온 에피층은 낮은 관통 전위 결함밀도를 가질 수 있고 기판 휘어짐에 의한 후속 공정의 어려움을 제거할 수 있다. 이를 통해 기존의 동종 기판 제작 기술이나 ELO 방법의 복잡한 공정을 이용하지 않고도 이종 기판 위에서 2단계 성장법이 갖는 문제점을 간단한 방법으로 모두 해결할 수 있어 공정 상의 시간적, 경제적 손실을 확연히 줄일 수 있다.
우수한 물성을 갖는 질화물 반도체 에피층을 성장할 수 있으므로, 고효율, 고신뢰성을 가지는 광전소자(opto-electronic device)를 구현할 수 있다. 또한, 본 발명의 탄소 함유층을 이용함으로써, 사파이어 기판과 질화물 반도체 에피층 사이의 격자 및 열팽창 계수 불일치에 의한 관통 전위의 생성과 격자 휘어짐이 감소된 질화물 반도체 성장이 가능하고, 이를 사용하여 고효율의 LD 및 LED가 구현될 수 있다.
이하 첨부된 도면들을 참조하여 본 발명을 더욱 상세히 설명하고자 한다. 다음에 설명되는 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술되는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
도 4와 도 5는 본 발명에서 제시하는 반도체 박막 구조 및 탄소 인입에 의한 관통 전위밀도 측면에서의 효과를 도식적으로 나타낸 그림이다. 격자불일치 전위와 관통 전위도 함께 나타내었다.
먼저 도 4와 같이 반도체 기판(100) 위에 저온 완충층(110)이 형성되어 있는데, 이 저온 완충층(110)은 기판(100)과 격자 상수나 열팽창 계수가 차이나는 물질을 사용하며, 성장은 격자불일치 전위의 생성에 의한 격자 이완을 위하여 저온에서 실시한다. 성장 온도는 저온 완충층의 경우 일반적인 화학 기상 증착법(CVD)에서 표면 반응 지배 구간의 온도 범위가 사용될 수 있으며, 두께는 충분한 격자이완이 일어날 수 있는 두께가 되도록 한다. 기판(100)으로는 현재 사용되고 있는 모든 반도체 기판이 이용될 수 있는데, 특히 Al2O3, Si, SiC, SiGe, Ge, GaAs, InP, GaN, InAs, GaP 또는 GaSb 등의 기판이 가능하며, 그 위의 저온 완충층(110)은 GaN, AlN, InN, InAlAs, InAlGaAs, InP, InGaAsP, InGaAs, GaAs 등의 모든 화합물 반도체와 이들의 조합으로 구성된 이종 접합 구조에 응용이 가능하다. 예를 들어 Al2O3 기판 위에 GaN층을 10 ~ 100 nm의 두께로 성장할 수 있다.
저온 완충층(110) 내부에 탄소 함유층(130)이 삽입되어 있다. 탄소 함유층(130)은 저온 완충층(110) 성장 도중에 형성하여 저온 완충층(110) 안에 위치시키도록 한다. 이를 위해 탄소가 함유된 유기 물질 등의 원료 물질을 사용하는데, 예컨대 M(CH3)x(M:metal)와 같은 물질, 또는 CxH2x+2 또는 (CH3)x기를 가지고 있는 물질을 사용한다. 예를 들어 사파이어 기판 위에 GaN층 성장 시 5족 원료 물질로써 NH3와 DMHy를 동시에 사용하여 수 nm 두께의 GaN:C 층을 성장하도록 한다. 상기 GaN:C 층은 탄소가 1018~1022 cm-3의 함량으로 인입된 것일 수 있다.
저온 완충층(110) 위에는 고품질의 활성층을 얻기 위한 고온 에피층(120)을 포함한다. 저온 완충층(110)과 같은 반도체 물질을 고온에서 성장시키면 결함밀도가 낮은 고온 에피층(120)을 형성할 수 있다. 고온 에피층(120)의 두께는 그 역할에 따라 100 nm ~ 1 mm의 매우 넓은 범위에서 선택이 가능하다. 고온 에피층(120) 의 경우 물질 이동 지배(mass transfer controlled) 구간의 온도범위가 사용될 수 있다. 사파이어 위에 GaN의 성장시 고온 에피층(120) 성장의 경우 700 ℃ ~ 1200 ℃의 온도 범위가 사용될 수 있다. 탄소 함유층(130)은 결정 결함밀도를 감소시키고 이종 박막(110, 120) 내부의 응력 감소를 통한 기판의 휘어짐을 감소하는 역할을 한다.
다음, 도 5는 반도체 기판(100) 위에 저온 완충층(110)과 고온 에피층(120)의 적층 구조 중, 고온 에피층(120) 내부에 탄소 함유층(130)이 삽입된 구조를 보여준다. 저온 완충층(110)을 형성한 후, 고품질의 활성층을 얻기 위하여 저온 완충층(110)과 같은 반도체 물질을 고온에서 성장시켜 고온 에피층(120)을 형성하는 동안 탄소 함유층(130)을 삽입함으로써 고온 에피층(120) 안에 탄소 함유층(130)을 위치시키도록 한 것이다.
이러한 탄소 함유층(130)의 보다 정확한 위치는 저온 완충층(110)에 사용하였을 경우 기판(100) 표면에서부터 고온 에피층(120) 직전까지 전 범위에서 사용 가능하며, 고온 에피층(120)에서도 역시 에피층의 목적에 따라 저온 완충층(110) 표면에서부터 고온 에피층(120) 표면까지 전 범위에서 사용 가능하다.
또한 탄소 함유층(130)은 단일 혹은 다중 박막일 수 있다. 도 4에 도시한 바와 같이 저온 완충층(110) 내부에 단일막으로 존재하거나 도 5에 도시한 바와 같이 고온 에피층(120) 내부에 단일막으로 존재하는 형태뿐만 아니라, 저온 완충층(110) 내부에도 존재하고 고온 에피층(120) 내부에도 존재하는 다중 박막일 수 있다. 또한, 저온 완충층(110) 내부에만 또는 고온 에피층(120) 내부에만 존재하 더라도 여러 개의 탄소 함유층(130)과 그 사이의 이종 박막 물질로 이루어진 초격자(superlattice)도 가능하다.
도 4와 도 5를 도 1과 비교하여 보면 탄소 함유층(130)은 점결함을 제공하여 격자불일치 전위 생성을 촉진시키며 관통 전위를 막 내부에 고착시키는 결함을 막는 역할을 한다. 이를 통해 격자불일치 전위에 의한 격자이완을 시키면서도 관통 전위 결함의 진행을 막아 표면의 관통 전위 결함을 줄일 수 있다.
도 4 및 도 5에 나타낸 반도체 박막 구조는 적절한 도핑이 된 에피층의 삽입, 전극의 형성 등을 수반하여 LED와 같은 반도체 소자로 쉽게 구현될 수 있다.
한편, 도 6에 나타낸 바와 같은 가스 주입 다이아그램이 도 4의 구조를 형성하는 데 이용될 수 있다. 이종 박막(110, 120)인 GaN층을 형성하는 데에 있어 소스로서 트리메틸갈륨(TMGa)과 NH3를 공급하고 저온 완충층(110)을 형성하는 중간에 DMHy를 추가로 공급하여 GaN:C 성분을 갖는 탄소 함유층(130)을 형성하도록 한다. 캐리어 가스로는 H2를 사용할 수 있다.
예를 들어 400 ℃ ~ 700 ℃의 온도범위를 유지하는 동안 TMGa과 NH3를 공급하여 저온 완충층(110)을 형성하며, 그 중간에 DMHy를 추가로 공급하여 GaN:C 성분을 갖는 탄소 함유층(130)을 형성하도록 한다. 이후 다시 TMGa과 NH3를 공급하여 저온 완충층(110) 형성을 완료하며, 700 ℃ ~ 1200 ℃의 온도 범위로 온도를 승온하여 유지하면서 TMGa과 NH3를 계속적으로 공급하여 고온 에피층(120)을 형성한다. 상기 이종 박막(110, 120)을 성장하기 위한 방법으로는 각종 증착법(e-beam evaporators, sublimation sources, Knudsen cell)과, 이온빔 증착법, 기상 에피택시법(ALE, CVD, APCVD, PECVD, RTCVD, UHVCVD, LPCVD, MOCVD, GSMBE, etc.)을 사용할 수 있으며 이에 따라 탄소 함유층(130)의 형성에도 이들 방법을 사용할 수 있다.
물론 TMGa 대신에 트리에틸갈륨(TEGa) 또는 GaCl3과 같은 다른 Ga 소스를 사용하여도 되고, NH3 대신에 질소 또는 터셔리뷰틸아민(Tertiarybutylamine(N(C4H9)H2)과 같은 다른 N 소스를 사용하여도 된다.
또한, 탄소 함유층(130)을 형성하기 위해 DMHy를 추가로 공급하는 대신에, 소스 물질인 TMGa과 NH3를 그대로 공급하되 반응기의 압력 조건 등을 변화시켜 박막 내에 탄소가 더 인입되도록 하는 조건으로 진행하여도 된다.
도 5에 나타낸 바와 같은 구조는 도 7의 가스 주입 다이아그램을 이용하여 형성할 수 있다. 이종 박막(110, 120)인 GaN을 형성하는 데에 있어 TMGa과 NH3를 공급하고 고온 에피층(120)을 형성하는 중간에 DMHy를 동시에 추가로 공급하여 GaN:C 성분을 갖는 탄소 함유층(130)을 형성하도록 한다. 캐리어 가스로는 H2를 사용할 수 있다.
예를 들어 400 ℃ ~ 700 ℃의 온도범위를 유지하면서 TMGa과 NH3를 공급하여 저온 완충층(110)을 형성한다. 이후 700 ℃ ~ 1200 ℃의 온도 범위로 온도를 승온 하여 유지하면서 TMGa과 NH3를 계속적으로 공급하여 고온 에피층(120)을 형성한다. 그 중간에 DMHy를 추가로 공급하여 GaN:C 성분을 갖는 탄소 함유층(130)을 형성한다. 이후 다시 TMGa과 NH3를 공급하여 고온 에피층(120) 형성을 완료한다.
도 6과 도 7에 도시한 가스 주입 다이아그램은 하나의 장비 안에서 인시튜(in-situ)로 또는 서로 다른 장비를 이용하는 엑시튜(ex-situ)로 진행될 수 있다. 또한, 고온 에피층(120) 형성시 양자점 등의 구조를 도입하는 경우에는 필요한 가스 종류에 따라 가스 주입 다이아그램이 이로부터 변형될 수 있다.
상기와 같이 형성된 이종 접합 반도체 박막 구조는 추후 공정을 위한 온도 변화시 물질에 따른 열팽창 계수의 차이로 인하여 에피 성장한 박막에 응력이 발생하게 되지만, 탄소 함유층(130)은 이러한 격자불일치 전위의 생성 에너지를 낮추어 전위 생성을 보다 쉽게 하여 기판의 휘어짐을 방지하는 효과를 갖게 한다.
도 8과 도 9는 각각 도 4와 도 5에서처럼 사파이어 기판 위에 열팽창 계수가 더 작은 GaN층을 성장한 후 냉각시에 발생하는 기판의 휘어짐을 나타내는 도식도이다. 즉, 기판(100)의 열팽창 계수가 상부 이종 박막(110, 120)의 열팽창 계수에 비하여 클 때이다. 본 발명에서와 같이 탄소 함유층(130)을 삽입하였을 때, 탄소 함유층(130)에서 이종 박막(110, 120) 내의 응력을 줄이기 위한 격자불일치 전위의 발생에 의하여 도 2와 비교시 기판의 휘어짐이 대폭 감소됨을 알 수 있다. (도 4와 도 5에 나타낸 격자불일치 전위와 관통전위의 표시를 도 8과 도 9에서는 생략했다.)
도 10과 도 11은 기판(100')의 열팽창 계수가 상부 이종 박막(110, 120)의 열팽창 계수에 비하여 작을 때 박막의 형성 후 냉각에 의하여 발생하는 기판의 휘어짐을 나타내는 도식도이다. 예를 들어 SiC 기판 위에 GaN층을 성장한 후 냉각시에 나타나는 결과이다. 본 발명에서와 같이 탄소 함유층(130)을 삽입하였을 때, 탄소 함유층(130)에서 이종 박막(110, 120) 내의 응력을 줄이기 위한 격자불일치 전위의 발생에 의하여 도 3과 비교시 기판의 휘어짐이 대폭 감소됨을 알 수 있다. (격자불일치 전위와 관통전위의 표시를 도 10과 도 11에서도 생략했다.)
이처럼 탄소 함유층의 유무는 표면의 형상과 결함밀도에 큰 영향을 미치는 것은 물론 성장 이후 온도 변화 시 기판의 휘어짐 특성도 개선할 수 있다. 이러한 결과를 얻게 된 원인으로 탄소 함유층에 의해 격자불일치 전위의 생성이 촉진되고, 관통 전위 결함의 진행이 억제되었음을 들 수 있다.
저온 완충층을 사용할 경우, 완충층 내부에 원자결핍, 치환형, 인입형결함 등의 점결함이 생성되고, 이러한 점결함은 격자불일치 전위의 생성을 도와 상부층의 격자 이완을 돕고 관통 전위 결함의 진행을 억제하는 역할을 한다. 또한 탄소에 의한 석출물에 의해 격자불일치 전위가 생기기 위한 임계 에너지를 보다 낮추게 된다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함은 명백하다. 본 발명의 실시예는 예시적이고 비한정적으로 모든 관점에서 고려되었으며, 이는 그 안에 상 세한 설명보다는 첨부된 청구범위와, 그 청구범위의 균등 범위와 수단 내의 모든 변형예에 의해 나타난 본 발명의 범주를 포함시키려는 것이다.
도 1은 종래의 사파이어 기판 위에 GaN층을 형성하는 방법을 설명하기 위한 도면이다.
도 2와 도 3은 종래 방법으로 형성한 반도체 박막 구조에서 기판의 휘어짐을 보여주는 도면들이다.
도 4와 도 5는 본 발명에 따른 반도체 박막 구조의 도면들이다.
도 6과 도 7은 본 발명에 따른 반도체 박막 구조 형성 방법에 이용될 수 있는 가스 주입 다이아그램들이다.
도 8 내지 도 11은 본 발명에 따른 반도체 박막 구조에서 기판의 휘어짐이 방지된 것을 보여주는 도면들이다.
<도면의 주요 부분에 대한 부호의 설명>
100, 100'...기판 110...저온 완충층
120...고온 에피층 130...탄소 함유층

Claims (7)

  1. 기판 상에 형성되고 400 ℃ ~ 700 ℃의 온도범위에서 형성되며 상기 기판과는 다른 이종의 화합물 반도체 저온 완충층;
    탄소 함유층; 및
    700 ℃ ~ 1200 ℃의 온도범위에서 형성된 화합물 반도체 고온 에피층을 포함하며, 상기 탄소 함유층은 상기 저온 완충층 내부에 삽입되어 있는 것을 특징으로 하는 반도체 박막 구조.
  2. 제1항에 있어서, 상기 탄소 함유층은 S:C (S : 상기 완충층을 구성하는 반도체 물질)인 것을 특징으로 하는 반도체 박막 구조.
  3. 제1항 또는 제2항에 있어서, 상기 탄소 함유층은 탄소가 1018 ~ 1022 cm-3의 함량으로 인입된 것을 특징으로 하는 반도체 박막 구조.
  4. 제1항 또는 제2항에 있어서, 상기 탄소 함유층은 단일 혹은 다중 박막인 것을 특징으로 하는 반도체 박막 구조.
  5. 기판 상에 400 ℃ ~ 700 ℃의 온도범위에서 상기 기판과는 다른 이종의 화합물 반도체 저온 완충층을 형성하는 단계; 및
    상기 저온 완충층 상에 700 ℃ ~ 1200 ℃의 온도범위에서 화합물 반도체 고온 에피층을 형성하는 단계를 포함하며,
    상기 저온 완충층의 성장시 탄소 함유층을 삽입하는 것을 특징으로 하는 반도체 박막 구조 형성 방법.
  6. 제5항에 있어서, 상기 기판은 사파이어이고 상기 완충층 및 에피층은 GaN층이며 상기 탄소 함유층을 삽입하기 위해 다이메틸 하이드라진(DMHy; N2H4(CH3)2)을 추가 주입하는 것을 특징으로 하는 반도체 박막 구조 형성 방법.
  7. 제5항에 있어서, 상기 탄소 함유층은 M(CH3)x(M:metal) 또는 CxH2x+2 또는 (CH3)x기를 가지고 있는 유기 물질을 사용하여 형성하는 것을 특징으로 하는 반도체 박막 구조 형성 방법.
KR1020080088091A 2008-09-08 2008-09-08 반도체 박막 구조 및 그 형성 방법 KR101006480B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080088091A KR101006480B1 (ko) 2008-09-08 2008-09-08 반도체 박막 구조 및 그 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080088091A KR101006480B1 (ko) 2008-09-08 2008-09-08 반도체 박막 구조 및 그 형성 방법

Publications (2)

Publication Number Publication Date
KR20100029346A KR20100029346A (ko) 2010-03-17
KR101006480B1 true KR101006480B1 (ko) 2011-01-06

Family

ID=42179573

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080088091A KR101006480B1 (ko) 2008-09-08 2008-09-08 반도체 박막 구조 및 그 형성 방법

Country Status (1)

Country Link
KR (1) KR101006480B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190140690A (ko) 2018-06-12 2019-12-20 한국과학기술연구원 Ⅲ-인화계 기판 상에 ⅲ-비화계 에피층을 성장하는 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013004681A (ja) * 2011-06-15 2013-01-07 Mitsubishi Electric Corp 窒化物半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031588A (ja) 1998-07-08 2000-01-28 Toshiba Corp 半導体素子
US20020031851A1 (en) 1998-11-24 2002-03-14 Linthicum Kevin J. Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
JP2007251144A (ja) * 2006-02-20 2007-09-27 Furukawa Electric Co Ltd:The 半導体素子
KR100765386B1 (ko) 2005-12-30 2007-10-10 서울옵토디바이스주식회사 질화 갈륨계 화합물 반도체 및 이의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031588A (ja) 1998-07-08 2000-01-28 Toshiba Corp 半導体素子
US20020031851A1 (en) 1998-11-24 2002-03-14 Linthicum Kevin J. Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
KR100765386B1 (ko) 2005-12-30 2007-10-10 서울옵토디바이스주식회사 질화 갈륨계 화합물 반도체 및 이의 제조 방법
JP2007251144A (ja) * 2006-02-20 2007-09-27 Furukawa Electric Co Ltd:The 半導体素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190140690A (ko) 2018-06-12 2019-12-20 한국과학기술연구원 Ⅲ-인화계 기판 상에 ⅲ-비화계 에피층을 성장하는 방법

Also Published As

Publication number Publication date
KR20100029346A (ko) 2010-03-17

Similar Documents

Publication Publication Date Title
TWI489668B (zh) 利用金屬有機化學汽相沉積之高品質氮面ＧａＮ、ＩｎＮ及ＡlＮ及其合金之異質磊晶生長的方法
Paskova et al. GaN substrates for III-nitride devices
KR101151933B1 (ko) 화합물 반도체 에피택셜 기판 및 그 제조 방법
JP5099763B2 (ja) 基板製造方法およびｉｉｉ族窒化物半導体結晶
JP5244487B2 (ja) 窒化ガリウム成長用基板及び窒化ガリウム基板の製造方法
US20180308940A1 (en) Semiconductor wafer, semiconductor device, and method for manufacturing nitride semiconductor layer
CN104518062B (zh) 制造半导体发光器件的方法
JP2009231561A (ja) 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法
US20020100412A1 (en) Low dislocation buffer and process for production thereof as well as device provided with low dislocation buffer
US20160293764A1 (en) Mocvd growth of highly mismatched iii-v cmos channel materials on silicon substrates
KR100781659B1 (ko) 개선된 버퍼층을 사용하여 발광 다이오드를 제조하는 방법및 그것에 의해 제조된 발광 다이오드
US9396936B2 (en) Method for growing aluminum indium nitride films on silicon substrate
KR101006480B1 (ko) 반도체 박막 구조 및 그 형성 방법
JP2011216549A (ja) ＧａＮ系半導体エピタキシャル基板の製造方法
KR20100104997A (ko) 전위 차단층을 구비하는 질화물 반도체 기판 및 그 제조 방법
CN114551594A (zh) 一种外延片、外延片生长方法及高电子迁移率晶体管
KR100499814B1 (ko) ＧａＮ 나노막대를 이용하는 단결정 ＧａＮ 기판 제조방법
KR101384071B1 (ko) 질화물 반도체 기판, 이의 제조방법 및 질화물 반도체 기판을 구비하는 발광 다이오드
KR100450784B1 (ko) Gan단결정제조방법
US8779437B2 (en) Wafer, crystal growth method, and semiconductor device
KR102489736B1 (ko) 다중양자우물 구조를 포함하는 박막의 제조방법, 다중양자우물 구조를 포함하는 박막 및 이를 포함하는 반도체 소자
US10665752B2 (en) Air void structures for semiconductor fabrication
KR20090030651A (ko) 질화갈륨계 발광소자
KR100839224B1 (ko) ＧａＮ 후막의 제조방법
KR20080099546A (ko) 미스컷 기판을 이용한 나노 구조체의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131219

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141210

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151126

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160222

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181203

Year of fee payment: 9