CN116914041A - 提升载流子匹配度的发光二极管外延片及其制备方法 - Google Patents

提升载流子匹配度的发光二极管外延片及其制备方法 Download PDF

Info

Publication number
CN116914041A
CN116914041A CN202310756263.4A CN202310756263A CN116914041A CN 116914041 A CN116914041 A CN 116914041A CN 202310756263 A CN202310756263 A CN 202310756263A CN 116914041 A CN116914041 A CN 116914041A
Authority
CN
China
Prior art keywords
layer
sub
epitaxial wafer
type
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310756263.4A
Other languages
English (en)
Inventor
高虹
程龙
郑文杰
舒俊
张彩霞
印从飞
刘春杨
吕蒙普
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202310756263.4A priority Critical patent/CN116914041A/zh
Publication of CN116914041A publication Critical patent/CN116914041A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种提升载流子匹配度的发光二极管外延片及其制备方法,包括衬底,及依次层叠在所述衬底上的缓冲层、第一半导体层、多量子阱层、电子阻挡层和第二半导体层;所述第二半导体层包含依次层叠在所述电子阻挡层上的三维未掺杂BN层、二维N极性InBN层和P型半导体层;所述P型半导体层包括第一子层和第二子层,所述第一子层为周期性交替层叠的第一P型GaN层和第一P型InAlGaN层,所述第二子层为第二P型GaN层。本发明提供的发光二极管外延片能够提升多量子阱区域的载流子的匹配度。

Description

提升载流子匹配度的发光二极管外延片及其制备方法
技术领域
本发明涉及半导体技术领域,尤其涉及一种提升载流子匹配度的发光二极管外延片及其制备方法。
背景技术
载流子匹配度一直是影响二极管发光效率的重要原因之一。首先,空穴的有效质量比电子的有效质量大,其迁移速率相当于电子迁移速率的十分之一,因此电子和空穴在量子阱区的分布不均匀,空穴更容易分布在靠近P型半导体一侧的量子阱中,造成空穴与电子在空间交叠的波函数减少,降低复合效率。其次,本征GaN的背景载流子浓度非常高,通常可达到1E17cm-3,因此呈现出N型导电性,使得P型掺杂难度升高,导致空穴的浓度也相对较低,空穴注入至量子阱区的效率降低,进而影响量子阱区的内量子效率。另外,受到GaN材料本身的V型缺陷影响,空穴传输路径包括由平台注入量子阱和由V型侧壁注入量子阱,不同路径对空穴在量子阱区的分布影响不同,整体发光效率也会产生影响。综上,通过提升P型掺杂效率,提升量子阱区空穴注入效率,最终提升量子阱区的载流子匹配度是二极管发光效率提升的关键方法。
目前,提高量子阱区空穴注入效率的方法有以下几种:(1)提高P型GaN层的Mg掺杂浓度;(2)对P型GaN层进行高温退火,打断Mg-H键;(3)在电子阻挡层中插入P型InGaN空穴存储层,降低空穴注入势垒。但是Mg掺杂浓度过高容易导致晶体质量变差,Mg杂质从缺陷处向下扩散至量子阱区会导致发光效率变差。P型InGaN空穴存储层虽然能够降低空穴注入势垒,但空穴的有效质量大且迁移速率慢,因此仍不能有效改善空穴的分布范围。
发明内容
本发明所要解决的技术问题在于,提供一种提升载流子匹配度的发光二极管外延片,可以提升多量子阱中的载流子匹配度。
本发明所要解决的技术问题还在于,提供一种提升载流子匹配度的发光二极管外延片的制备方法,工艺简单。
为达到上述技术效果,本发明提供了一种提升载流子匹配度的发光二极管外延片,包括衬底,及依次层叠在所述衬底上的缓冲层、第一半导体层、多量子阱层、电子阻挡层和第二半导体层;
所述第二半导体层包括依次层叠在所述电子阻挡层上的电压补偿层、势垒平衡层和P型半导体层;
所述电压补偿层为三维未掺杂BN层;
所述势垒平衡层为二维N极性InBN层;
所述P型半导体层包括第一子层和第二子层,所述第一子层为周期性交替层叠的第一P型GaN层和第一P型InAlGaN层,所述第二子层为第二P型GaN层。
作为上述技术方案的改进,所述二维N极性InBN层中In组分的摩尔比为1-50%。
作为上述技术方案的改进,所述电压补偿层的厚度为3-10nm,所述势垒平衡层的厚度为3-10nm。
作为上述技术方案的改进,所述第一子层中,所述第一P型GaN层的掺杂浓度为1×1017-1×1019cm-3,单个第一P型GaN层的厚度为0.1-1nm,所述第一P型InAlGaN层的掺杂浓度为5×1017-1×1019cm-3,单个第一P型InAlGaN层的厚度为0.1-1nm,所述第一子层的堆叠周期数为3-15。
作为上述技术方案的改进,所述第二子层的掺杂浓度为1×1019-1×1020cm-3,所述第二子层的厚度为5-50nm。
相应的,本发明还公开了一种发光二极管外延片的制备方法,用于制备上述的提升载流子匹配度的发光二极管外延片,其特征在于,包括以下步骤:
提供一衬底,在所述衬底上依次生长缓冲层、第一半导体层、多量子阱层、电子阻挡层和第二半导体层;
其中,所述第二半导体层包含依次层叠在所述电子阻挡层上的电压补偿层、势垒平衡层和P型半导体层;
所述电压补偿层为三维未掺杂BN层;
所述势垒平衡层为二维N极性InBN层;
所述P型半导体层包括第一子层和第二子层,所述第一子层为周期性交替层叠的第一P型GaN层和第一P型InAlGaN层,所述第二子层为第二P型GaN层。
作为上述技术方案的改进,所述电压补偿层以三维生长模式生长,所述电压补偿层的生长压力为300-500Torr,生长温度为850-950℃,V/III摩尔比为100-600。
作为上述技术方案的改进,所述势垒平衡层以二维生长模式生长,所述势垒平衡层的生长压力为100-200Torr,生长温度为950-1050℃,V/III摩尔比为1000-2000。
作为上述技术方案的改进,还包括对所述电压补偿层与势垒平衡层的接触表面进行Mg掺杂,掺杂浓度为1×1020-5×1020cm-3
作为上述技术方案的改进,所述第一子层的生长压力为100-200Torr,生长温度为700-900℃,每个周期生长完毕后通入N2进行表面处理;
分别在第一温度和第二温度下周期性生长第二子层,所述第一温度为800-900℃,所述第二温度为900-1000℃;所述第二子层的生长压力为100-200Torr。
实施本发明,具有如下有益效果:
(1)本发明在电子阻挡层上分别生长电压补偿层、势垒平衡层和P型半导体层,电压补偿层为三维未掺杂BN层,薄侧壁厚平台的结构能够在侧壁和平台形成一定的电压差,促进载流子从侧壁注入量子阱区;势垒平衡层为二维N极性InBN层,薄平台厚侧壁的结构和极性转换综合作用使V型侧壁的QCSE效应明显减弱,平衡了薄侧壁量子阱带来的高势垒,同时促进了空穴从侧壁注入更深层的量子阱中;P型半导体层包括第一子层和第二子层,第一子层的晶格常数匹配度较高,可以充分缓解由晶格差异带来的压电极化效应,能带倾斜程度减弱,有效改善P型层与量子阱层界面处价带内形成的能带尖峰,第二子层有利于进一步提升空穴数量。
(2)三维未掺杂BN层和二维N极性InBN层之间通过掺杂过量的Mg进行极性转换处理,Mg原子的引入改变了金属极性BN的键结方式,使其接触表面由金属极性转换至N极性,从而实现了后续晶体的极性转换,进一步降低了V型侧壁的QCSE效应。
(3)在N2氛围下对第一子层的超晶格层表面进行原子脱附处理,使GaN/InAlGaN的单层厚度降低,进一步削弱对空穴的阻挡作用,从而提升了空穴的注入能力,进而提升载流子匹配度。
(4)第二子层通过交替升降温的方式生长,能够提供更多的Ga空位,促进Mg原子进行原位替换,形成有效P型掺杂,通过高温区间有效打断Mg-H或Mg-N络合物,进一步提升空穴数量,进而提升载流子匹配度。
附图说明
图1是本发明实施例1中的发光二极管外延片的结构示意图;
图2是本发明实施例1中的第二半导体层的结构示意图;
图3是本发明实施例1中的发光二极管外延片的制备方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合具体实施例对本发明作进一步地详细描述。
如图1和图2所示,本发明实施例提供了一种提升载流子匹配度的发光二极管外延片,包括衬底1,及依次层叠在所述衬底1上的缓冲层2、第一半导体层3、多量子阱层4、电子阻挡层5和第二半导体层6;
所述第二半导体层6包含依次层叠在所述电子阻挡层5上的电压补偿层61、势垒平衡层62和P型半导体层;
所述电压补偿层61为三维未掺杂BN层;所述势垒平衡层62为二维N极性InBN层;所述P型半导体层包括第一子层631和第二子层632,所述第一子层631为周期性交替层叠的第一P型GaN层631a和第一P型InAlGaN层631b,所述第二子层632为第二P型GaN层。
电压补偿层61为三维生长的未掺杂BN薄膜,侧壁薄平台厚,薄侧壁的电阻小于厚平台的电阻,这样能够在侧壁和平台形成一定的电压差,促进了载流子从侧壁注入至量子阱区。势垒平衡层62为二维生长的N极性InBN层,由于N极性和金属极性中B原子和N原子键结的排布顺序不同,极化电场方向相反。通过薄平台厚侧壁的生长模式和极性转换综合作用使V型侧壁的QCSE效应明显减弱,平衡了原侧壁薄量子阱带来的高势垒,侧壁价带势垒高度相对平台更低,最终促进空穴从侧壁注入至更深层的量子阱区域中。
第一子层631中第一P型GaN层631a与P型InAlGaN层631b的晶格常数匹配度较高,因此可以充分缓解由晶格差异带来的压电极化效应,能带倾斜程度减弱,有效改善第二半导体层6与多量子阱层4界面处价带内形成的能带尖峰。第二子层632的设置可以进一步提升空穴的注入效率。
其中,二维N极性InBN层中的In组分的摩尔比为0.5%-60%,In组分过小容易阻挡空穴注入,In组分过大容易造成过多的缺陷。优选的,In组分的摩尔比为1%-50%。
其中,电压补偿层61的厚度为1-20nm,当其厚度<1nm时,难以形成有效的电压差;当其厚度>20nm时,会带来过多的缺陷。优选的,电压补偿层61的厚度为3-10nm。势垒平衡层62的厚度为1-20nm,当其厚度<1nm时,难以有效改善QCSE效应;当其厚度>20nm时,会带来过多的缺陷。优选的,势垒平衡层62的厚度为3-10nm。
所述第一子层631的堆叠周期数为3-15,所述第一子层631的厚度为6-60nm,第一P型GaN层的掺杂浓度为1×1017-1×1019cm-3,单个第一P型GaN层631a的厚度为0.1-2nm,第一P型InAlGaN层的掺杂浓度为5×1017-1×1019cm-3,单个P型InAlGaN层631b的厚度为0.1-2nm。优选的,单个第一P型GaN层631a的厚度为0.1-1nm,单个P型InAlGaN层631b的厚度为0.1-1nm,通过降低单个第一P型GaN层631a和单个P型InAlGaN层631b的厚度,进一步降低第一子层631的厚度,从而削弱对空穴的阻挡作用,提升空穴注入能力。
第二子层632的掺杂浓度为5×1018-5×1020cm-3,掺杂浓度过高会导致晶格质量下降,掺杂浓度过低无法有效提高空穴浓度。优选的,第二子层632的掺杂浓度为1×1019-1×1020cm-3。第二子层632的厚度为5-60nm,厚度过小难以有效提高空穴浓度,厚度过大会带来过多的缺陷。优选的,第二子层632的厚度为5-50nm。
此外,所述衬底1可以选用蓝宝石衬底、SiO2/蓝宝石复合衬底、硅衬底、碳化硅衬底、氮化镓衬底、氧化锌衬底中的一种。
所述缓冲层2为AlN层,缓冲层2的厚度为10-50nm。
所述第一半导体3包括依次层叠在所述缓冲层2上的未掺杂GaN层和N型GaN层。所述未掺杂GaN层的厚度为1-5μm;所述N型GaN层可以为Si掺杂,Si掺杂浓度为1×1018-5×1019cm-3,N型GaN层的厚度为1-5μm。
所述多量子阱层4为周期性交替层叠的InGaN量子阱层和GaN量子垒层,堆叠周期数5-20,InGaN量子阱层的厚度为2-5nm,In组分的摩尔比为15%-20%,GaN量子垒层的厚度为5-15nm。
所述电子阻挡层5为Al组分渐变的AlGaN层,Al组分的摩尔比沿生长方向从1%至5%渐变,电子阻挡层5的厚度为10-50nm。
如图3所示,本发明实施例还提供了一种发光二极管外延片的制备方法,用于制备上述的提升载流子匹配度的发光二极管外延片,包括以下步骤:
S100提供一种衬底:
选用蓝宝石衬底,控制生长温度为1000-1200℃,生长压力为200-600Torr,在H2气氛下对蓝宝石衬底进行5-8min的高温退火,对蓝宝石衬底表面的颗粒和氧化物进行清洁。
S200生长缓冲层:
缓冲层的材料为AlN。
控制生长温度为500-700℃,生长压力为200-400Torr,通入N源和Al源,完成沉积。
S300生长第一半导体层:
控制生长温度为1000-1200℃,生长压力为100-400Torr,通入N源和Ga源,完成未掺杂GaN层的沉积。
控制生长温度为1000-1200℃,生长压力为100-400Torr,通入N源、Ga源和N型掺杂剂,完成N型GaN层的沉积。
S400生长多量子阱层:
控制生长温度为780-820℃,生长压力为50-300Torr,通入N源、Ga源和In源,完成InGaN量子阱层的沉积;控制生长温度为800-900℃,生长压力为100-300Torr,通入N源和Ga源,完成GaN量子垒层的沉积;重复层叠周期性生长InGaN量子阱层和GaN量子垒层。
S500生长电子阻挡层:
控制生长温度为900-1000℃,生长压力为100-300Torr,通入N源、Ga源和Al源,完成沉积。
S600生长第二半导体层,具体的,包括以下步骤:
S601生长电压补偿层:
控制生长温度为850-950℃,生长压力为300-500Torr,通入N源和B源,其中N源和B源的摩尔比为100-600,完成电压补偿层的沉积,控制V型侧壁生长速率小于平台生长速率。
优选的,控制生长温度和生长压力不变,通入N源、B源和P型掺杂源,完成电压补偿层表面的极性转换。通过掺杂过量的Mg使电压补偿层接触表面由金属极性转换至N极性,实现了后续晶体的极性转换。
S602生长势垒平衡层:
控制生长温度为900-1200℃,生长压力为100-200Torr,通入N源、B源和In源,其中N源和MO源(B源和In源)的摩尔比为1000-2000,完成势垒平衡层的沉积,控制V型侧壁生长速率大于平台生长速率。
S603生长第二半导体层:
控制生长温度为700-900℃,生长压力为100-200Torr,通入N源、Ga源和P型掺杂源,完成第一P型GaN层的沉积;保持生长温度和生长压力不变,通入N源、Ga源、Al源和In源,完成P型InAlGaN层的沉积;重复层叠周期性生长第一P型GaN层和P型InAlGaN层得到第一子层,并在生长完每个周期的P型GaN/InAlGaN结构后通入N2进行表面处理。在N2氛围下对超晶格层表面进行原子脱附处理,使P型GaN/InAlGaN的单层厚度降低至0.1-1nm,进一步削弱对空穴的阻挡作用,提升空穴的注入能力。
分别在第一温度和第二温度下周期性生长第二子层,所述第一温度为800-900℃,所述第二温度为900-1000℃,生长压力为100-200Torr,通入N源、Ga源和P型掺杂源,完成第二P型GaN层的沉积。采用周期性升降温进行沉积,可以为第二P型GaN层提供更多的Ga空位,促进Mg原子进行原位替换,形成有效P型掺杂,当生长温度在900-1000℃的高温区间时,可以有效打断Mg-H或Mg-N络合物,进一步提升空穴注入效率。
在本发明的实施例中,采用MOCVD(Metal-organic Chemical Vapor Deposition金属有机气相沉积)设备进行外延生长,其中采用高纯H2、高纯N2、高纯H2和高纯N2的混合气体中的一种作为载气,采用高纯NH3作为N源,三甲基镓(TMGa)和/或三乙基镓(TEGa)作为Ga源,三乙基硼(C6H15B)作为B源,三甲基铟(TMIn)作为In源,三甲基铝(TMAl)作为Al源,硅烷(SiH4)作为N型掺杂剂,二茂镁(CP2Mg)作为P型掺杂剂,以上选择均为示范性说明,不限于上述列举。
下面以具体实施例进一步阐述本发明。
实施例1
本实施例提供一种发光二极管外延片,包括衬底及依次层叠于所述衬底上的缓冲层、第一半导体层、多量子阱层、电子阻挡层和第二半导体层。
其中,衬底为蓝宝石衬底。
缓冲层为AlN层,厚度为15nm。
第一半导体层包括未掺杂GaN层和N型GaN层,未掺杂GaN层的厚度为1μm;N型GaN层中Si的掺杂浓度为5×1019cm-3,厚度为2μm。
多量子阱层为InGaN量子阱层和GaN量子垒层交替生长的周期性结构,周期数为10,单个InGaN量子阱层中的In组分为18%,厚度为2.8nm,单个GaN量子垒层的厚度为10nm。
电子阻挡层为AlGaN层,其中Al组分延外延层生长方向由1%渐变至5%,电子阻挡层的厚度为15nm。
第二半导体层包括三维未掺杂BN层、二维N极性InBN层和P型半导体层。三维未掺杂BN层的厚度为5nm,二维N极性InBN层中的In组分为20%,二维N极性InBN层的厚度为8nm。
P型半导体层包括第一子层和第二子层,第一子层为周期性交替层叠的第一P型GaN层和第一P型InAlGaN层,周期数为10,第一P型GaN层的掺杂浓度为1×1017cm-3,单个第一P型GaN层的厚度为1.5nm,第一P型InAlGaN层的掺杂浓度为5×1017cm-3,单个第一P型InAlGaN层的厚度为1.5nm;第二子层为第二P型GaN层,掺杂浓度为5×1018cm-3,第二子层的厚度为20nm。
上述发光二极管外延片的制备方法,包括以下步骤:
S100提供一种衬底:
选用蓝宝石衬底,控制反应室温度为1000℃,压力为400Torr,在H2气氛下对蓝宝石衬底进行6min的高温退火。
S200生长缓冲层:
控制反应室温度为600℃,压力为250Torr,通入NH3作为N源,通入TMGa作为Ga源,通入TMAl作为Al源。
S300生长第一半导体层:
控制反应室温度为1140℃,压力为150Torr,通入NH3作为N源,通入TMGa作为Ga源,生长未掺杂GaN层。
控制反应室温度为1130℃,压力为100Torr,通入NH3作为N源,通入TMGa作为Ga源,通入SiH4作为掺杂源,生长N型GaN层。
S400生长多量子阱层:
控制反应室温度为790℃,压力为150Torr,通入NH3作为N源,通入TEGa作为Ga源,通入TMIn作为掺杂源,生长InGaN量子阱层。
控制反应室温度为880℃,压力为200Torr,通入NH3作为N源,通入TEGa作为Ga源,生长GaN量子垒层。
重复层叠周期性生长InGaN量子阱层和GaN量子垒层。
S500生长电子阻挡层:
控制反应室温度为950℃,压力为200Torr,通入NH3作为N源,通入TMGa作为Ga源,通入TMAl作为Al源。
S600生长第二半导体层,具体的,包括以下步骤:
S601生长电压补偿层:
控制反应室温度为900℃,压力为300Torr,通入NH3作为N源,通入C6H15B作为B源,N源和B源的摩尔比为500。
S602生长势垒平衡层:
控制反应室温度为1000℃,压力为150Torr,通入NH3作为N源,通入C6H15B作为B源,通入TMIn作为In源,N源和MO源(B源和In源)的摩尔比为1500。
S603生长P型半导体层:
控制反应室温度为800℃,压力为150Torr,通入NH3作为N源,通入TMGa作为Ga源,通入CP2Mg作为P型掺杂剂,生长第一P型GaN层;控制反应室温度为850℃,压力为150Torr,通入NH3作为N源,通入TMGa作为Ga源,通入TMIn作为In源,通入TMAl作为Al源,生长第一P型InAlGaN层;重复层叠周期性生长第一P型GaN层和第一P型InAlGaN层得到第一子层。
控制反应室温度为900℃,控制反应室压力为150Torr,通入NH3作为N源,通入TMGa作为Ga源,通入CP2Mg作为P型掺杂剂,生长第二子层。
实施例2
本实施例提供一种发光二极管外延片,其与实施例1的区别在于,生长电压补偿层后对其表面进行掺杂,包括以下步骤:控制反应室温度为1000℃,压力为250Torr,通入NH3作为N源,通入C6H15B作为B源,通入CP2Mg作为P型掺杂剂。其余均与实施例1相同。
实施例3
本实施例提供一种发光二极管外延片,其与实施例1的区别在于,P型半导体层包括第一子层和第二子层,第一子层为周期性交替层叠的第一P型GaN层和第一P型InAlGaN层,周期数为10,第一P型GaN层的掺杂浓度为1×1017cm-3,单个第一P型GaN层的厚度为0.5nm,第一P型InAlGaN层的掺杂浓度为5×1017cm-3,单个第一P型InAlGaN层的厚度为0.5nm;第二子层为第二P型GaN层,掺杂浓度为1×1019cm-3,第二子层的厚度为20nm。
相应的,P型半导体层的生长包括以下步骤:
控制反应室温度为800℃,压力为150Torr,通入NH3作为N源,通入TMGa作为Ga源,通入CP2Mg作为P型掺杂剂,生长第一P型GaN层;控制反应室温度为850℃,压力为150Torr,通入NH3作为N源,通入TMGa作为Ga源,通入TMIn作为In源,通入TMAl作为Al源,生长P型InAlGaN层;重复层叠周期性生长第一P型GaN层和P型InAlGaN层得到第一子层,并在生长完每个周期的P型GaN/InAlGaN结构后通入N2进行表面处理。
控制反应室温度为850℃,控制反应室压力为150Torr,通入NH3作为N源,通入TMGa作为Ga源,通入CP2Mg作为P型掺杂剂,生长一段时间后将反应室温度升至950℃,其余条件不变,继续生长,再将反应室温度降至850℃,生长得到第二子层。
其余均与实施例1相同。
对比例1
本对比例提供一种发光二极管外延片,其与实施例1的区别在于,不设置电压补偿层和势垒平衡层,其余均与实施例1相同。
性能测试:
对实施例1-3和对比例1制得的发光二极管外延片制成10mil×24mil的垂直结构的LED芯片,在同一台LED点测机上,在驱动电流120mA条件下测试其发光亮度。检测结果如表1所示。
表1发光二极管外延片的发光亮度测试结果
亮度(mW)
实施例1 197.2
实施例2 197.4
实施例3 198.1
对比例1 192.4
由表1结果可知,本发明实施例1提供的发光二极管外延片制得的芯片与对比例1制得的芯片比较,亮度由192.4mW提升至197.2mW,发光亮度显著提升。实施例2对电压补偿层表面进行了极性转换处理,实施例3优选了P半导体层的结构,实施例2和3均能够进一步提高芯片的发光亮度。
以上所述是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种提升载流子匹配度的发光二极管外延片,其特征在于,包括衬底,及依次层叠在所述衬底上的缓冲层、第一半导体层、多量子阱层、电子阻挡层和第二半导体层;
所述第二半导体层包括依次层叠在所述电子阻挡层上的电压补偿层、势垒平衡层和P型半导体层;
所述电压补偿层为三维未掺杂BN层;
所述势垒平衡层为二维N极性InBN层;
所述P型半导体层包括第一子层和第二子层,所述第一子层为周期性交替层叠的第一P型GaN层和第一P型InAlGaN层,所述第二子层为第二P型GaN层。
2.如权利要求1所述的提升载流子匹配度的发光二极管外延片,其特征在于,所述二维N极性InBN层中In组分的摩尔比为1-50%。
3.如权利要求1所述的提升载流子匹配度的发光二极管外延片,其特征在于,所述电压补偿层的厚度为3-10nm,所述势垒平衡层的厚度为3-10nm。
4.如权利要求1所述的提升载流子匹配度的发光二极管外延片,其特征在于,所述第一子层中,所述第一P型GaN层的掺杂浓度为1×1017-1×1019cm-3,单个第一P型GaN层的厚度为0.1-1nm,所述第一P型InAlGaN层的掺杂浓度为5×1017-1×1019cm-3,单个第一P型InAlGaN层的厚度为0.1-1nm,所述第一子层的堆叠周期数为3-15。
5.如权利要求1所述的提升载流子匹配度的发光二极管外延片,其特征在于,所述第二子层的掺杂浓度为1×1019-1×1020cm-3,所述第二子层的厚度为5-50nm。
6.一种发光二极管外延片的制备方法,用于制备如权利要求1-5任一项所述的提升载流子匹配度的发光二极管外延片,其特征在于,包括以下步骤:
提供一衬底,在所述衬底上依次生长缓冲层、第一半导体层、多量子阱层、电子阻挡层和第二半导体层;
其中,所述第二半导体层包含依次层叠在所述电子阻挡层上的电压补偿层、势垒平衡层和P型半导体层;
所述电压补偿层为三维未掺杂BN层;
所述势垒平衡层为二维N极性InBN层;
所述P型半导体层包括第一子层和第二子层,所述第一子层为周期性交替层叠的第一P型GaN层和第一P型InAlGaN层,所述第二子层为第二P型GaN层。
7.如权利要求6所述的发光二极管外延片的制备方法,其特征在于,所述电压补偿层以三维生长模式生长,所述电压补偿层的生长压力为300-500Torr,生长温度为850-950℃,V/III摩尔比为100-600。
8.如权利要求6所述的发光二极管外延片的制备方法,其特征在于,所述势垒平衡层以二维生长模式生长,所述势垒平衡层的生长压力为100-200Torr,生长温度为950-1050℃,V/III摩尔比为1000-2000。
9.如权利要求6所述的发光二极管外延片的制备方法,其特征在于,还包括对所述电压补偿层与势垒平衡层的接触表面进行Mg掺杂,掺杂浓度为1×1020-5×1020cm-3
10.如权利要求6所述的发光二极管外延片的制备方法,其特征在于,所述第一子层的生长压力为100-200Torr,生长温度为700-900℃,每个周期生长完毕后通入N2进行表面处理;
分别在第一温度和第二温度下周期性生长第二子层,所述第一温度为800-900℃,所述第二温度为900-1000℃;所述第二子层的生长压力为100-200Torr。
CN202310756263.4A 2023-06-26 2023-06-26 提升载流子匹配度的发光二极管外延片及其制备方法 Pending CN116914041A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310756263.4A CN116914041A (zh) 2023-06-26 2023-06-26 提升载流子匹配度的发光二极管外延片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310756263.4A CN116914041A (zh) 2023-06-26 2023-06-26 提升载流子匹配度的发光二极管外延片及其制备方法

Publications (1)

Publication Number Publication Date
CN116914041A true CN116914041A (zh) 2023-10-20

Family

ID=88350244

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310756263.4A Pending CN116914041A (zh) 2023-06-26 2023-06-26 提升载流子匹配度的发光二极管外延片及其制备方法

Country Status (1)

Country Link
CN (1) CN116914041A (zh)

Similar Documents

Publication Publication Date Title
US6630692B2 (en) III-Nitride light emitting devices with low driving voltage
CN115472718B (zh) 发光二极管外延片及其制备方法、发光二极管
US8445938B2 (en) Nitride semi-conductive light emitting device
CN116581214A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116230825B (zh) 一种氢杂质调控空穴注入层的led外延片及其制备方法
CN116072780B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115881865B (zh) 发光二极管外延片及其制备方法、发光二极管
CN109524517A (zh) 一种发光二极管外延片及其制造方法
CN115832138A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116093220A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116525734A (zh) 发光二极管外延片及其制备方法、发光二极管
CN109449264A (zh) 一种发光二极管外延片及其制造方法
CN115986018A (zh) 一种外延片、外延片制备方法及发光二极管
CN114361302A (zh) 一种发光二极管外延片、发光二极管缓冲层及其制备方法
CN116845157B (zh) GaN基绿光发光二极管外延片及其制备方法、发光二极管
CN117199203A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116364820B (zh) 发光二极管外延片及其制备方法、led
CN116978992A (zh) 发光二极管及其制备方法
CN217641376U (zh) 一种led外延片及led芯片
CN116314513A (zh) 发光二极管外延片及其制备方法
CN116914041A (zh) 提升载流子匹配度的发光二极管外延片及其制备方法
KR100765386B1 (ko) 질화 갈륨계 화합물 반도체 및 이의 제조 방법
CN117810324B (zh) 发光二极管外延片及其制备方法、发光二极管
CN112436081B (zh) 提高载流子注入效率的GaN基LED外延结构及其生长方法
CN116666511A (zh) 一种GaN基发光二极管外延片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination