KR100773559B1 - 반도체 소자 및 그 제조방법 - Google Patents

반도체 소자 및 그 제조방법 Download PDF

Info

Publication number
KR100773559B1
KR100773559B1 KR1020060102046A KR20060102046A KR100773559B1 KR 100773559 B1 KR100773559 B1 KR 100773559B1 KR 1020060102046 A KR1020060102046 A KR 1020060102046A KR 20060102046 A KR20060102046 A KR 20060102046A KR 100773559 B1 KR100773559 B1 KR 100773559B1
Authority
KR
South Korea
Prior art keywords
gan layer
plane gan
layer
plane
semiconductor device
Prior art date
Application number
KR1020060102046A
Other languages
English (en)
Other versions
KR20070053103A (ko
Inventor
백호선
사공탄
손중곤
이성남
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to EP06123926A priority Critical patent/EP1788619A3/en
Priority to US11/600,762 priority patent/US20070114563A1/en
Priority to CN 201210424917 priority patent/CN102945903A/zh
Priority to JP2006313553A priority patent/JP2007142437A/ja
Publication of KR20070053103A publication Critical patent/KR20070053103A/ko
Application granted granted Critical
Publication of KR100773559B1 publication Critical patent/KR100773559B1/ko

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

표면형상(surface morphology) 특성이 개선되도록 그 구조가 개선된 반도체 소자 및 그 제조방법이 개시된다. 본 발명에 따른 반도체 소자는, r-면 사파이어 기판 상에 질소(N2)를 포함하는 가스분위기 및 900℃ 내지 1100℃의 온도범위에서 100Å 내지 20000Å 범위의 두께로 에피텍셜 성장된 AlxGa(1-x)N(0≤x<1) 버퍼층 및 상기 버퍼층 위에 형성된 제1 a-면 GaN층을 포함한다.

Description

반도체 소자 및 그 제조방법{Semiconductor device and method of fabricating the same}
도 1은 종래 a-면 GaN 반도체 기판의 단면도이다.
도 2는 도 1의 a-면 GaN 반도체 기판의 단면 SEM 사진이다.
도 3은 도 1의 a-면 GaN 반도체 기판의 표면 SEM 사진이다.
도 4는 본 발명의 제1 실시예에 따른 반도체 소자의 단면도이다.
도 5는 본 발명의 제1 실시예에 따른 반도체 소자의 단면 SEM 사진이다.
도 6은 본 발명의 제1 실시예에 따른 반도체 소자의 표면 SEM 사진이다.
도 7은 본 발명의 제2 실시예에 반도체 소자의 단면도이다.
도 8a 내지 도 8c는 본 발명의 제1 실시예에 따른 반도체 소자의 제조방법을 보여주는 공정도이다.
도 9는 본 발명의 제1 실시예에 따른 반도체 소자의 제조공정에서 버퍼층의 두께증가에 따른 제1 a-면 GaN층의 결정성의 경향을 보여주는 결과그래프이다.
도 10a 내지 도 10d는 본 발명의 제2 실시예에 반도체 소자의 제조방법을 보여주는 공정도이다.
< 도면의 주요부분에 대한 부호의 설명 >
12:r-면 사파이어 기판 14:버퍼층
16:제1 a-면 GaN층 20:제1 a-면 GaN층
22:활성층 24:제2 a-면 GaN층
30:n-전극 40:p-전극
본 발명은 GaN 반도체 소자에 관한 것으로서, 보다 상세하게는 표면형상 특성이 개선되도록 그 구조가 개선된 반도체 소자 및 그 제조방법에 관한 것이다.
종래 GaN-베이스 디바이스(GaN based device), 예를 들어 질화물 반도체 레이저 다이오드는 일반적으로 c-면 GaN 기판 위에 구현되었다. 그러나, GaN 결정의 c-면(c-plane)은 극성면(polar plane)으로 알려져 있다. 따라서, 상기 질화물 반도체 레이저 다이오드 경우, c-면의 극성(polarization)에 의해 형성된 내부 전기장의 영향으로 전자(electron)와 정공(hole)의 결합확률이 감소될 수 있으며, 결국 상기 레이저 다이오드의 발광효율이 낮아질 수 있다.
이를 해결하기 위해 극성(polarization)을 갖지 않는 a-면(a-plane) GaN 기판 위에 반도체 디바이스를 구현하기 위한 기술의 개발에 관심이 모이고 있다.
도 1은 종래 실시된 a-면 GaN 기판의 단면도이며, 도 2와 도 3은 각각 도 1의 a-면 GaN 기판의 단면 SEM 사진 및 표면 SEM 사진이다.
상기 a-면(a-plane) GaN 기판은 r-면 사파이어 기판(2) 위에 a-면 GaN층(6)을 에피텍셜 성장시킴으로써, 그 결과로 얻을 수 있다. 그러나, r-면 사파이어 기 판(2)과 a-면 GaN층(6)간의 격자불일치(lattice mismatch)가 16.2% 정도로 상당히 크기 때문에, r-면 사파이어 기판(2) 위에 적층된 a-면 GaN층(6)의 표면에 스트레인에 의한 V-형상 결함(V-shape defect)이 발생된다는 문제점이 있다. 이와 같은 V-형상 결함이 형성된 a-GaN층의 표면에 디바이스를 구현할 경우, 디바이스 특성이 저하되는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 상술한 종래기술의 문제점을 개선하기 위한 것으로, 표면형상 특성이 개선되도록 그 구조가 개선된 반도체 소자 및 그 제조방법을 제공함에 있다.
본 발명에 따른 반도체 소자는,
r-면 사파이어 기판 상에 질소(N2)를 포함하는 가스분위기 및 900℃ 내지 1100℃의 온도범위에서 100Å 내지 20000Å 범위의 두께로 에피텍셜 성장된 AlxGa(1-x)N(0≤x<1) 버퍼층; 및
상기 버퍼층 위에 형성된 제1 a-면 GaN층;을 포함한다.
상기 질소(N2)를 포함하는 가스분위기는 질소(N2)와 수소(H2)의 혼합가스 분위기로 형성될 수 있으며, 상기 혼합가스 중 질소의 함유비율이 1% 내지 99.99% 으로 제어될 수 있다.
바람직하게, 상기 제1 a-면 GaN층 상에 제2 a-면 GaN층이 더 성장될 수 있 다. 여기에서, 상기 제1 a-면 GaN층은 n형 도펀트를 포함하는 n형 반도체로 형성될 수 있으며, 상기 제2 a-면 GaN층은 p형 도펀트를 포함하는 p형 반도체로 형성될 수 있다.
본 발명에 따른 반도체 소자의 제조방법은,
r-면 사파이어 기판 상에 질소(N2)를 포함하는 가스분위기 및 900℃ 내지 1100℃의 온도범위에서 100Å 내지 20000Å 범위의 두께로 AlxGa(1-x)N(0≤x<1) 물질을 에피텍셜 성장시켜 버퍼층을 형성하는 단계; 및
상기 버퍼층 위에 제1 a-면 GaN층을 형성하는 단계;를 포함한다.
바람직하게, 상기 제1 a-면 GaN층 상에 제2 a-면 GaN층이 더 성장될 수 있다. 여기에서, 상기 제1 a-면 GaN층은 n형 도펀트를 포함하는 n형 반도체로 형성될 수 있으며, 상기 제2 a-면 GaN층은 p형 도펀트를 포함하는 p형 반도체로 형성될 수 있다. 그리고, 상기 제1 a-면 GaN층 및 제2 a-면 GaN층은 900℃ 내지 1200℃의 온도범위에서 형성될 수 있으며, 상기 버퍼층은 1torr 내지 200torr 범위의 압력에서 형성될 수 있다.
본 발명에 따르면, 표면형상(surface morphology) 특성이 개선된 반도체 소자를 얻을 수 있다.
이하에서는, 본 발명에 따른 반도체 소자 및 그 제조방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 상세한 설명을 위하여 과장되게 도시된 것이다.
도 4는 본 발명의 제1 실시예에 따른 반도체 소자의 단면도이며, 도 5 및 도 6은 각각 본 발명의 제1 실시예에 따른 반도체 소자의 단면 SEM 사진과 표면 SEM 사진이다.
도 4 내지 도 6을 참조하면, 본 발명의 제1 실시예에 따른 반도체 소자는 r-면 사파이어 기판(12) 위에 순차로 적층된 AlxGa(1-x)N(0≤x<1) 버퍼층(buffer layer, 14) 및 제1 a-면 GaN층(16)을 포함한다. 상기 제1 실시예에 따른 반도체 소자는 GaN-베이스 디바이스(GaN based device)의 제조를 위한 반도체 기판으로 이용될 수 있다.
상기 버퍼층(14)은 질소(N2)를 포함하는 가스분위기 및 900℃ 내지 1100℃의 온도범위에서 100Å 내지 20000Å 범위의 두께로 에피텍셜 성장될 수 있다. 여기에서, 상기 질소(N2)를 포함하는 가스분위기는 질소(N2)가스 분위기 또는 질소(N2)와 수소(H2)의 혼합가스 분위기이다. 상기 버퍼층(14)이 혼합가스 분위기에서 형성되는 경우, 상기 혼합가스 중 질소의 함유비율이 1% 내지 99.99% 인 것이 바람직하다. 이 때, 상기 버퍼층(14)은 1torr 내지 200torr의 압력범위에서 형성될 수 있으며, 바람직하게는 100torr의 압력에서 형성될 수 있다.
상기 버퍼층(14)은 r-면 사파이어 기판(12)과 제1 a-면 GaN층(16)간의 격자불일치(lattice mismatch)를 완화시키는 기능을 한다. 따라서, 상기 버퍼층(14) 위에 에피텍셜 성장되는 상기 제1 a-면 GaN층(16)의 표면형상(surface morphology) 특성이 개선될 수 있다. 구체적으로, 상기 버퍼층(14) 위에 적층된 제1 a-면 GaN 층(16)은 V-형상 결함(V-shape defect)을 포함하지 않으며, 미러-유사 표면형상(mirror-like surface morphology)을 가질 수 있다. 특히, GaN 결정의 a면(a-plane)은 비극성면(non-polar plane)으로 알려져 있기 때문에, 본 발명의 제1 실시예에 따른 반도체 소자 위에 GaN-베이스의 디바이스(GaN based device), 예를 들어 질화물 반도체 레이저 다이오드를 구현할 경우(도 7참조), 상기 질화물 반도체 레이저 다이오드의 발광효율 및 광출력이 종래 보다 향상될 수 있다.
도 7은 본 발명의 제2 실시예에 반도체 소자의 단면도이다. 도시된 바와 같이, 상기 제2 실시예에 따른 반도체 소자는 질화물 반도체 레이저 다이오드로 구현될 수 있다.
도 7을 참조하면, 본 발명의 제2 실시예에 반도체 소자, 즉 질화물 반도체 레이저 다이오드는, r-면 사파이어 기판(12) 상에 순차로 적층된 AlxGa(1-x)N(0≤x<1) 버퍼층(14), 제1 a-면 GaN층(20), 활성층(22) 및 제2 a-면 GaN층(24)을 포함한다. 그리고, 상기 제1 a-면 GaN층(20)의 단차부 및 제2 a-면 GaN층(24) 위에 Ag 또는 Au와 같은 도전성 물질로 각각 n-전극(30) 및 p-전극(40)이 형성되었다.
상기 버퍼층(14)은 질소(N2)를 포함하는 가스분위기 및 900℃ 내지 1100℃의 온도범위에서 100Å 내지 20000Å 범위의 두께로 에피텍셜 성장될 수 있다. 여기에서, 상기 질소(N2)를 포함하는 가스분위기는 질소(N2)가스 분위기 또는 질소(N2)와 수소(H2)의 혼합가스 분위기이다. 상기 버퍼층(14)이 혼합가스 분위기에서 형성되는 경우, 상기 혼합가스 중 질소의 함유비율이 1% 내지 99.99% 인 것이 바람직하다. 이 때, 상기 버퍼층(14)은 1torr 내지 200torr의 압력범위에서 형성될 수 있으며, 바람직하게는 100torr의 압력에서 형성될 수 있다. 이와 같은 공정으로 형성된 상기 버퍼층(14)은 상기 r-면 사파이어 기판(12)과 제1 a-면 GaN층(16)간의 격자불일치(lattice mismatch)를 완화시키는 기능을 할 수 있다. 따라서, 상기 버퍼층(14) 위에 에피텍셜 성장되는 상기 제1 a-면 GaN층(16)의 표면형상(surface morphology) 특성이 개선될 수 있다. 구체적으로, 상기 버퍼층(14) 위에 적층된 제1 a-면 GaN층(16)은 V-형상 결함(V-shape defect)을 포함하지 않으며, 미러-유사 표면형상(mirror-like surface morphology)을 가질 수 있다.
본 발명의 제2 실시예에 따른 반도체 소자에서, 상기 제1 a-면 GaN층(20)은 n형 도펀트를 포함하는 n형 반도체로 형성되는 것이 바람직하며, 또한 상기 제2 a-면 GaN층(24)은 p형 도펀트를 포함하는 p형 반도체로 형성되는 것이 바람직하다. 구체적으로, 상기 제1 a-면 GaN층(20)은 n-GaN 계열의 Ⅲ-Ⅴ족 질화물계 화합물 반도체층이며, 특히 n-GaN층인 것이 바람직하다. 하지만, 이에 한정되지 않으며 레이저 발진(레이징)이 가능한 Ⅲ-Ⅴ족의 다른 화합물 반도체층일 수 있다. 또한, 제2 a-면 GaN층(24)은 p-GaN 계열의 Ⅲ-Ⅴ족 질화물계 화합물 반도체층이며, 특히 p-GaN층인 것이 바람직하다. 하지만, 이에 한정되지 않으며 레이저 발진(레이징)이 가능한 Ⅲ-Ⅴ족의 다른 화합물 반도체층일 수 있다.
상기 활성층(22)은 레이징이 일어날 수 있는 물질층이면 어떠한 물질층이라도 사용할 수 있으며 바람직하게는 임계전류값이 작고 횡모드 특성이 안정된 레이저광을 발진할 수 있는 물질층을 사용한다. 상기 활성층(22)으로 Al이 소정 비율 함유된 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1 그리고 x+y<1)인 GaN계열의 Ⅲ-V족 질화물계 화합물 반도체층을 사용하는 것이 바람직하다. 여기에서, 상기 활성층(22)은 다중양자우물 또는 단일양자우물 중 어느 하나의 구조를 가질 수 있으며 이러한 활성층의 구조는 본 발명의 기술적 범위를 제한하지 않는다.
전술한 바와 같이 본 발명의 제2 실시예에 따른 반도체 소자에서, 상기 제1 a-면 GaN층(20)의 표면형상(surface morphology) 특성이 우수할 뿐만 아니라, 그 상면이 비극성면(non-polar plane)으로 형성되기 때문에, 상기 제1 a-면 GaN층(20) 위에 적층되는 박막들, 즉 활성층(22) 및 제2 a-면 GaN층(24)의 표면특성이 종래 보다 향상될 수 있다. 그 결과, 상기 질화물 반도체 레이저 다이오드의 내부 양자효율 및 광추출 효율이 종래 보다 향상되어 발광효율 및 광출력이 향상될 수 있다.
도 8a 내지 도 8c는 본 발명의 제1 실시예에 따른 반도체 소자의 제조방법을 보여주는 공정도이다. 여기에서, 각각의 층들은 화학적 기상증착(CVD;Chemical Vapor Deposition)에 의해 형성될 수 있으며, 여기에서 상기 CVD는 단원자증착(ALD;Atomic Layer Deposition), 유기금속 화학기상증착(MOCVD;Metal Organic Chemical Vapor Deposition) 및 그 밖에 널리 알려진 진공증착을 모두 포함하는 개념으로 한다.
도 8a 내지 도 8c를 참조하면, r-면 사파이어 기판(12)을 준비한 후, 상기 r-면 사파이어 기판(12) 상에 질소(N2)를 포함하는 가스분위기 및 900℃ 내지 1100℃의 온도범위에서 100Å 내지 20000Å 범위의 두께로 AlxGa(1-x)N(0≤x<1) 물질을 에 피텍셜 성장시켜 버퍼층(14)을 형성한다. 여기에서, 상기 질소(N2)를 포함하는 가스분위기는 질소(N2)가스 분위기 또는 질소(N2)와 수소(H2)의 혼합가스 분위기일 수 있다. 상기 버퍼층(14)이 혼합가스 분위기에서 형성되는 경우, 상기 혼합가스 중 질소의 함유비율이 1% 내지 99.99% 인 것이 바람직하다. 이 때, 상기 버퍼층(14)은 1torr 내지 200torr의 압력범위에서 형성될 수 있으며, 바람직하게는 100torr의 압력에서 형성될 수 있다.
상기 버퍼층(14)을 성장시킨 후에, 상기 버퍼층(14) 상에 제1 a-면 GaN층(16)을 형성한다. 상기 제1 a-면 GaN층(16)은 900℃ 내지 1200℃의 온도범위에서 형성되는 것이 바람직하다. 바람직하게, 상기 제1 a-면 GaN층(16)은 n형 도펀트를 포함하는 n형 반도체로 형성될 수 있다.
상기 버퍼층(14)은 r-면 사파이어 기판(12)과 제1 a-면 GaN층(16) 사이에 개재되어, 이들간의 격자불일치(lattice mismatch)를 완화시키는 완충 기능을 할 수 있다. 그 결과, 상기 버퍼층(14) 위에 적층된 제1 a-면 GaN층(16)은 표면특성이 개선되어 V-형상 결함(V-shape defect)을 포함하지 않으며, 미러-유사 표면형상(mirror-like surface morphology) 특성을 가질 수 있다. 특히, GaN 결정의 a면(a-plane)은 비극성면(non-polar plane)으로 알려져 있기 때문에, 본 발명의 제1 실시예에 따른 반도체 소자 위에 GaN-베이스의 디바이스(GaN based device), 예를 들어 질화물 반도체 레이저 다이오드가 구현될 경우(도 10참조), 상기 질화물 반도체 레이저 다이오드의 발광효율 및 광출력이 종래 보다 향상될 수 있다. 특히, 본 발명에 따른 제조공정에서, 상기 버퍼층(14)의 에피텍셜 성장시에 상기 버퍼층(14)의 두께를 제어하여, 그 위에 적층되는 상기 제1 a-면 GaN층(16)의 결정성을 조절할 수 있으며, 이에 대하여 도 9가 참조될 수 있다.
도 9는 본 발명의 제1 실시예에 따른 반도체 소자의 제조공정에서 버퍼층의 두께증가에 따른 제1 a-면 GaN층의 결정성의 경향을 보여주는 결과그래프이다. 도 9를 참조하면, 상기 제1 a-면 GaN층(16)의 결정성은 상기 버퍼층(14)의 두께에 의존한다는 것을 보여준다. 구체적으로, 상기 버퍼층(14)의 두께가 증가할수록, 상기 제1 a-면 GaN층(16)의 결정성이 향상되는 것을 알 수 있다.
도 10a 내지 도 10d는 본 발명의 제2 실시예에 반도체 소자의 제조방법을 보여주는 공정도이다. 상기 제2 실시예에 반도체 소자로 질화물 반도체 레이저 다이오드가 구현되었다. 여기에서, 상기 제2 실시예에 반도체 소자의 제조공정은 도 8a 내지 도 8c에 도시된 제1 실시예에 따른 반도체 소자의 제조공정을 그대로 포함할 수 있으므로, 반복되는 동일한 공정에 대하여는 도 8a 내지 도 8c 및 이에 대한 설명을 그대로 인용하기로 한다.
도 10a 및 도 10b를 함께 참조하면, r-면 사파이어 기판(12)을 준비한 후, 상기 r-면 사파이어 기판(12) 상에 질소(N2)를 포함하는 가스분위기 및 900℃ 내지 1100℃의 온도범위에서 100Å 내지 20000Å 범위의 두께로 AlxGa(1-x)N(0≤x<1) 물질을 에피텍셜 성장시켜 버퍼층(14)을 형성한다. 그리고나서, 상기 버퍼층(14) 상에 순차적으로 제1 a-면 GaN층(20), 활성층(22) 및 제2 a-면 GaN층(24)을 형성한다.
특히, 본 발명에 따른 제조공정에서, 상기 버퍼층(14)의 에피텍셜 성장시에 상기 버퍼층(14)의 두께를 제어하여, 그 위에 적층되는 상기 제1 a-면 GaN층(16)의 결정성을 조절할 수 있음은 전술한 바와 같다.
상기 제1 a-면 GaN층(20)은 n형 도펀트를 포함하는 n형 반도체로 형성되는 것이 바람직하며, 또한 상기 제2 a-면 GaN층(24)은 p형 도펀트를 포함하는 p형 반도체로 형성되는 것이 바람직하다. 상기 제1 a-면 GaN층(16) 및 제2 a-면 GaN층(24) 각각은 900℃ 내지 1200℃의 온도범위에서 형성되는 것이 바람직하다.
구체적으로, 상기 제1 a-면 GaN층(20)은 n-GaN 계열의 Ⅲ-Ⅴ족 질화물계 화합물 반도체층이며, 특히 n-GaN층인 것이 바람직하다. 하지만, 이에 한정되지 않으며 레이저 발진(레이징)이 가능한 Ⅲ-Ⅴ족의 다른 화합물 반도체층일 수 있다. 또한, 제2 a-면 GaN층(24)은 p-GaN 계열의 Ⅲ-Ⅴ족 질화물계 화합물 반도체층이며, 특히 p-GaN층인 것이 바람직하다. 하지만, 이에 한정되지 않으며 레이저 발진(레이징)이 가능한 Ⅲ-Ⅴ족의 다른 화합물 반도체층일 수 있다.
상기 활성층(22)은 레이징이 일어날 수 있는 물질층이면 어떠한 물질층이라도 사용할 수 있으며 바람직하게는 임계전류값이 작고 횡모드 특성이 안정된 레이저광을 발진할 수 있는 물질층을 사용한다. 상기 활성층(22)으로 Al이 소정 비율 함유된 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1 그리고 x+y<1)인 GaN계열의 Ⅲ-V족 질화물계 화합물 반도체층을 사용하는 것이 바람직하다. 여기에서, 상기 활성층(22)은 다중양자우물 또는 단일양자우물 중 어느 하나의 구조를 가질 수 있으며 이러한 활성층 의 구조는 본 발명의 기술적 범위를 제한하지 않는다.
도 10c 및 도 10d를 함께 참조하면, 최상층인 상기 제2 a-면 GaN층(24) 상에 소정영역을 선택하여, 그로부터 상기 제1 a-면 GaN층(20)의 소정 깊이까지 식각(etching)/제거함으로써, 상기 제1 a-면 GaN층(20)에 단차부를 형성한다. 그리고나서, 상기 제1 a-면 GaN층(20)의 단차부 및 제2 a-면 GaN층(24) 위에 Ag 또는 Au와 같은 도전성 물질로 각각 n-전극(30) 및 p-전극(40)을 형성한다.
본 발명의 제2 실시예에 따른 반도체 소자에서, 상기 제1 a-면 GaN층(20)의 표면형상(surface morphology) 특성이 우수할 뿐만 아니라, 그 상면이 비극성면(non-polar plane)으로 형성되기 때문에, 상기 제1 a-면 GaN층(20) 위에 적층되는 박막들, 즉 활성층(22) 및 제2 a-면 GaN층(24)의 표면특성이 종래 보다 향상될 수 있다. 그 결과, 상기 질화물 반도체 레이저 다이오드의 내부 양자효율 및 광추출 효율이 종래 보다 향상되어 발광효율 및 광출력이 향상될 수 있다.
본 발명에 의하면, 표면형상(surface morphology) 특성이 개선된 질화물계 반도체 소자를 얻을 수 있다. 본 발명에 따른 반도체 소자는 V-형상 결함(V-shape defect)을 포함하지 않으며, 미러-유사 표면형상(mirror-like surface morphology)을 갖는다. 특히, GaN 결정의 a면(a-plane)은 비극성면(non-polar plane)으로 알려져 있기 때문에, 본 발명에 따른 반도체 소자에서 버퍼층 위에 형성된 제1 a-면 GaN층(20) 위에 GaN-베이스의 디바이스(GaN based device), 예를 들어 질화물 반도체 레이저 다이오드를 구현할 경우, 상기 질화물 반도체 레이저 다이오드의 발광효 율 및 광출력이 종래 보다 향상될 수 있다.
이러한 본원 발명의 이해를 돕기 위하여 몇몇의 모범적인 실시예가 설명되고 첨부된 도면에 도시되었으나, 이러한 실시예들은 단지 넓은 발명을 예시하고 이를 제한하지 않는다는 점이 이해되어야 할 것이며, 그리고 본 발명은 도시되고 설명된 구조와 배열에 국한되지 않는다는 점이 이해되어야 할 것이며, 이는 다양한 다른 수정이 당 분야에서 통상의 지식을 가진 자에게 일어날 수 있기 때문이다.

Claims (27)

  1. r-면 사파이어 기판;과
    상기 기판 상에 질소(N2)를 포함하는 가스분위기 및 900℃ 내지 1100℃의 온도범위에서 100Å 내지 20000Å 범위의 두께로 에피텍셜 성장된 AlxGa(1-x)N(0≤x<1) 버퍼층; 및
    상기 버퍼층 위에 형성된 제1 a-면 GaN층;을 포함하는 것을 특징으로 하는 반도체 소자.
  2. 제 1 항에 있어서,
    상기 제1 a-면 GaN층은 미러-유사 표면형상을 갖는 것을 특징으로 하는 반도체 소자.
  3. 제 1 항에 있어서,
    상기 질소(N2)를 포함하는 가스분위기는 질소(N2)와 수소(H2)의 혼합가스 분위기인 것을 특징으로 하는 반도체 소자.
  4. 제 3 항에 있어서,
    상기 혼합가스 중 질소의 함유비율이 1% 내지 99.99% 인 것을 특징으로 하는 반도체 소자.
  5. 제 1 항에 있어서,
    상기 제1 a-면 GaN층 상에 제2 a-면 GaN층이 더 성장된 것을 특징으로 하는 반도체 소자.
  6. 제 1 항에 있어서,
    상기 제1 a-면 GaN층은 n형 도펀트를 포함하는 것을 특징으로 하는 반도체 소자.
  7. 제 6 항에 있어서,
    상기 제1 a-면 GaN층은 n형 반도체인 것을 특징으로 하는 반도체 소자.
  8. 제 5 항에 있어서,
    상기 제2 a-면 GaN층은 p형 도펀트를 포함하는 것을 특징으로 하는 반도체 소자.
  9. 제 8 항에 있어서,
    상기 제2 a-면 GaN층은 p형 반도체인 것을 특징으로 하는 반도체 소자.
  10. 제 1 항에 있어서,
    상기 제1 a-면 GaN층은 900℃ 내지 1200℃의 온도범위에서 성장된 것을 특징으로 하는 반도체 소자.
  11. 제 5 항에 있어서,
    상기 제2 a-면 GaN층은 900℃ 내지 1200℃의 온도범위에서 성장된 것을 특징으로 하는 반도체 소자.
  12. 제 1 항에 있어서,
    상기 버퍼층은 1torr 내지 200torr 범위의 압력에서 성장된 것을 특징으로 하는 반도체 소자.
  13. r-면 사파이어 기판;과
    상기 기판 상에 질소(N2)를 포함하는 가스분위기 및 900℃ 내지 1100℃의 온도범위에서 100Å 내지 20000Å 범위의 두께로 에피텍셜 성장된 AlxGa(1-x)N(0≤x<1) 버퍼층;
    상기 버퍼층 위에 형성된 것으로 n형 도펀트를 포함하는 제1 a-면 GaN층;
    상기 제1 a-면 GaN층 상에 형성된 활성층; 및
    상기 활성층 상에 형성된 것으로 p형 도펀트를 포함하는 제2 a-면 GaN층;을 포함하는 것을 특징으로 하는 반도체 소자.
  14. r-면 사파이어 기판 상에 질소(N2)를 포함하는 가스분위기 및 900℃ 내지 1100℃의 온도범위에서 100Å 내지 20000Å 범위의 두께로 AlxGa(1-x)N(0≤x<1) 물질을 에피텍셜 성장시켜 버퍼층을 형성하는 단계; 및
    상기 버퍼층 위에 제1 a-면 GaN층을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  15. 제 14 항에 있어서,
    상기 제1 a-면 GaN층은 미러-유사 표면형상을 갖도록 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  16. 제 14 항에 있어서,
    상기 질소(N2)를 포함하는 가스분위기는 질소(N2)와 수소(H2)의 혼합가스 분위기인 것을 특징으로 하는 반도체 소자의 제조방법.
  17. 제 16 항에 있어서,
    상기 혼합가스 중 질소의 함유비율이 1% 내지 99.99% 인 것을 특징으로 하는 반도체 소자의 제조방법.
  18. 제 14 항에 있어서,
    상기 제1 a-면 GaN층 상에 제2 a-면 GaN층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  19. 제 14 항에 있어서,
    상기 제1 a-면 GaN층은 n형 도펀트를 포함하도록 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  20. 제 19 항에 있어서,
    상기 제1 a-면 GaN층은 n형 반도체인 것을 특징으로 하는 반도체 소자의 제조방법.
  21. 제 18 항에 있어서,
    상기 제2 a-면 GaN층은 p형 도펀트를 포함하도록 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  22. 제 21 항에 있어서,
    상기 제2 a-면 GaN층은 p형 반도체인 것을 특징으로 하는 반도체 소자의 제조방법.
  23. 제 14 항에 있어서,
    상기 제1 a-면 GaN층은 900℃ 내지 1200℃의 온도범위에서 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  24. 제 18 항에 있어서,
    상기 제2 a-면 GaN층은 900℃ 내지 1200℃의 온도범위에서 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  25. 제 14 항에 있어서,
    상기 버퍼층은 1torr 내지 200torr 범위의 압력에서 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  26. 제 14 항에 있어서,
    상기 버퍼층의 두께를 제어하여 상기 제1 a-면 GaN층의 결정성을 조절하는 것을 특징으로 하는 반도체 소자의 제조방법.
  27. r-면 사파이어 기판 상에 질소(N2)를 포함하는 가스분위기 및 900℃ 내지 1100℃의 온도범위에서 100Å 내지 20000Å 범위의 두께로 AlxGa(1-x)N(0≤x<1) 물질 을 에피텍셜 성장시켜 버퍼층을 형성하는 단계;
    상기 버퍼층 위에 n형 도펀트를 포함하는 제1 a-면 GaN층을 형성하는 단계;
    상기 제1 a-면 GaN층 상에 활성층을 형성하는 단계; 및
    상기 활성층 상에 p형 도펀트를 포함하는 제2 a-면 GaN층을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020060102046A 2005-11-18 2006-10-19 반도체 소자 및 그 제조방법 KR100773559B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP06123926A EP1788619A3 (en) 2005-11-18 2006-11-13 Semiconductor device and method of fabricating the same
US11/600,762 US20070114563A1 (en) 2005-11-18 2006-11-17 Semiconductor device and method of fabricating the same
CN 201210424917 CN102945903A (zh) 2005-11-18 2006-11-17 半导体器件及其制造方法
JP2006313553A JP2007142437A (ja) 2005-11-18 2006-11-20 半導体素子およびその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20050110882 2005-11-18
KR1020050110882 2005-11-18

Publications (2)

Publication Number Publication Date
KR20070053103A KR20070053103A (ko) 2007-05-23
KR100773559B1 true KR100773559B1 (ko) 2007-11-05

Family

ID=38112701

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060102046A KR100773559B1 (ko) 2005-11-18 2006-10-19 반도체 소자 및 그 제조방법

Country Status (2)

Country Link
KR (1) KR100773559B1 (ko)
CN (2) CN102945903A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110108800A1 (en) * 2008-06-24 2011-05-12 Pan Shaoher X Silicon based solid state lighting
CN105161588A (zh) * 2015-08-18 2015-12-16 西安电子科技大学 基于r面蓝宝石衬底上黄光LED材料及其制作方法
CN112736168A (zh) * 2021-01-18 2021-04-30 西安电子科技大学 非极性GaN基微型发光二极管及制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101160A (ja) 1997-01-09 2003-04-04 Nichia Chem Ind Ltd 窒化物半導体素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101160A (ja) 1997-01-09 2003-04-04 Nichia Chem Ind Ltd 窒化物半導体素子

Also Published As

Publication number Publication date
CN102945903A (zh) 2013-02-27
CN1972044A (zh) 2007-05-30
KR20070053103A (ko) 2007-05-23

Similar Documents

Publication Publication Date Title
EP1788619A2 (en) Semiconductor device and method of fabricating the same
US8486807B2 (en) Realizing N-face III-nitride semiconductors by nitridation treatment
US6989287B2 (en) Method for producing nitride semiconductor, semiconductor wafer and semiconductor device
JP4903189B2 (ja) 半極性窒化物単結晶薄膜の成長方法及びこれを用いた窒化物半導体発光素子の製造方法
US10665753B2 (en) Vertical-type ultraviolet light-emitting diode
US8878211B2 (en) Heterogeneous substrate, nitride-based semiconductor device using same, and manufacturing method thereof
US20120217537A1 (en) Nitride based light emitting device using patterned lattice buffer layer and method of manufacturing the same
JP2010510655A (ja) Ｎ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金を用いた発光ダイオードおよびレーザダイオード
CN109273571B (zh) 一种氮化镓基发光二极管外延片及其制作方法
JP7447151B2 (ja) パッシベーション層を含む発光ダイオード前駆体
KR100773559B1 (ko) 반도체 소자 및 그 제조방법
JP5460751B2 (ja) 半導体装置
KR100935974B1 (ko) 질화물 반도체 발광소자의 제조 방법
US8253125B2 (en) Semiconductor light emitting device and method of manufacturing the same
KR101337615B1 (ko) 질화갈륨계 화합물 반도체 및 그 제조방법
JP6290321B2 (ja) 窒化物半導体エピタキシャル基板の製造方法、及び窒化物半導体デバイスの製造方法
JP6001124B2 (ja) 窒化物半導体エピタキシャル基板の製造方法、及び窒化物半導体デバイスの製造方法
US8779437B2 (en) Wafer, crystal growth method, and semiconductor device
KR101140679B1 (ko) 질화갈륨계 화합물 반도체
WO2007078065A1 (en) Gallium nitride-based compound semiconductor
KR101239851B1 (ko) 질화갈륨계 화합물 반도체 및 그 제조방법
JP2009272316A (ja) 窒化物系半導体素子及びその製造方法
JP2013077690A (ja) 半導体発光デバイス及び半導体発光デバイスの製造方法
JP2009277700A (ja) ＧａＮ系半導体素子及びその製造方法
JP2009026956A (ja) 発光素子、発光素子のための基板生産物、および発光素子を作製する方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120914

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee