KR101720621B1 - 발광 소자 및 그 제조 방법 - Google Patents

발광 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101720621B1
KR101720621B1 KR1020150061631A KR20150061631A KR101720621B1 KR 101720621 B1 KR101720621 B1 KR 101720621B1 KR 1020150061631 A KR1020150061631 A KR 1020150061631A KR 20150061631 A KR20150061631 A KR 20150061631A KR 101720621 B1 KR101720621 B1 KR 101720621B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
layer
light emitting
pillar
pillars
Prior art date
Application number
KR1020150061631A
Other languages
English (en)
Other versions
KR20160129447A (ko
Inventor
문영부
김명식
이종희
Original Assignee
주식회사 유제이엘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 유제이엘 filed Critical 주식회사 유제이엘
Priority to KR1020150061631A priority Critical patent/KR101720621B1/ko
Publication of KR20160129447A publication Critical patent/KR20160129447A/ko
Application granted granted Critical
Publication of KR101720621B1 publication Critical patent/KR101720621B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Abstract

본 발명은 기판 상의 소정 영역에 형성되며 복수의 셀 영역을 정의하는 복수의 필라와, 필라의 측면으로부터 성장되고 기판과 소정 간격 이격되어 셀 영역에 적층 형성된 제 1 반도체층, 활성층 및 제 2 반도체층을 포함하여 결함이 발생되지 않아 불량률을 줄일 수 있으며, 디스플레이의 픽셀로 적용될 수 있는 발광 소자 및 그 제조 방법이 제시된다.

Description

발광 소자 및 그 제조 방법{Light emitting device and method of manufacturing the same}
본 발명은 발광 소자에 관한 것으로, 특히 격자 부정합에 의한 결함을 줄일 수 있는 발광 소자 및 그 제조 방법에 관한 것이다.
일반적으로 GaN, AlN, InN 등의 질화물은 열적 안정성이 우수하고 직접 천이형의 에너지 밴드(band) 구조를 가져 최근 광전소자용 물질로 많은 각광을 받고 있다. 즉, 상기 재료는 큰 에너지 밴드 갭(band gap)을 가지고 있어 질화물의 조성에 따라 거의 전파장 영역의 광을 얻을 수 있는 등 광전소자용으로 적합한 특성을 보유하고 있다. 이러한 재료를 이용한 발광 소자는 백라이트 광원, 표시 광원, 일반 광원과 풀 칼라 디스플레이 등에 응용될 수 있다.
GaN 반도체를 이용한 발광 소자(Light Emitting Device; LED)는 일반적으로 기판 상부에 N형 GaN층, 활성층, P형 GaN층이 적층 형성되고, N형 GaN층과 P형 GaN층에 각각 접속된 N형 전극 및 P형 전극으로 구성된다. 또한, P형 전극으로부터 공급되는 전류를 P형 GaN층에 고르게 확산시키기 위해 ITO 등을 이용하여 투명 전극을 형성한다. 발광 소자는 N형 전극 및 P형 전극에 소정의 전류가 인가되면, N형 GaN층으로부터 제공되는 전자와 P형 GaN층으로부터 제공되는 홀이 활성층에서 재결합되어 에너지 갭에 해당하는 파장의 광이 방출하게 된다. 이러한 발광 소자의 예가 한국공개특허 제10-2011-0111629호에 제시되어 있다.
한편, 발광 소자의 성능을 향상시키기 위해서는 내부에 흐르는 전류로부터 많은 양의 광을 얻기 위해 전자와 홀이 재결합하는 내부 양자 효율(internal quantum efficiency)이 높아야 하고, 이를 위해 기판 상에 결정 결함이 적고 결정성이 우수한 반도체층을 성장시켜야 한다. 그러나, 종래 질화물 반도체는 격자 정합이 되는 기판이 존재하지 않고, 사파이어 기판 상에 형성되는 질화물 반도체층은 사파이어와 질화물 반도체층의 격자 상수 및 열팽창 계수의 차이로 인해 109/㎠ 내지 1010/㎠ 정도로 높은 밀도의 관통 전위(threading dislocation)를 포함한다.
이러한 격자 부정합에 의한 관통 전위를 감소시키기 위해 기판 상에 버퍼층을 형성하는 기술이 널리 알려져 있다. 또한, 기판의 표면을 습식 식각 등의 방법으로 가공하여 기판을 다공성 구조로 형성한 후 그 상부에 반도체층을 형성함으로써 내부 양자 효율을 개선하는 기술이 제시되어 있는데, 이러한 예가 한국공개특허 제10-2009-0029612호에 제시되어 있다. 그러나 이러한 방법들도 기판과 적어도 일부 접촉하여 반도체층이 형성되기 때문에 많은 결함의 발생을 피할 수 없다.
한편, 발광 소자를 디스플레이에 적용하기 위해서는 복수의 발광 소자가 배열된 발광 소자 어레이의 불량률이 1백만분의 1 이하가 되어야 한다. 그러나, 현재 생산중인 발광 소자는 다수의 결함을 보유하고 있으므로 정상 작동 발광 소자의 평균적인 불량률이 1% 정도 수준이어서 디스플레이에 적용하기 어렵다.
본 발명은 기판과 질화물 반도체층의 격자 부정합에 의한 결함을 줄일 수 있는 발광 소자 및 그 제조 방법을 제공한다.
본 발명은 격자 부정합을 줄여 불량률을 줄일 수 있어 디스플레이의 픽셀로 적용할 수 있는 발광 소자 및 그 제조 방법을 제공한다.
본 발명의 일 양태에 따른 발광 소자는 기판 상의 소정 영역에 형성되며 복수의 셀 영역을 정의하는 복수의 필라; 및 상기 필라의 측면으로부터 성장되고 상기 기판과 소정 간격 이격되어 상기 셀 영역에 적층 형성된 제 1 반도체층, 활성층 및 제 2 반도체층을 포함한다.
상기 제 2 반도체층 상부의 소정 영역에 형성된 결함 도포층; 상기 제 2 반도체층 상에 형성된 투명 전극; 및 상기 제 1 반도체층 및 투명 전극 상에 각각 형성된 제 1 및 제 2 전극을 더 포함한다.
상기 필라는 일 방향 및 이와 직교하는 타 방향으로 소정 간격 이격되어 형성된다.
상기 필라는 직선 형상 또는 도트 형상으로 형성된다.
상기 셀 영역은 각각 일 방향 및 타 방향으로 각각 인접한 두 필라에 의해 정의되며, 적어도 디스플레이의 픽셀 사이즈로 정의된다.
적어도 상기 제 1 반도체층은 상기 필라로부터 측면 성장되어 인접한 두 필라 사이의 소정 영역에서 결함이 형성되고, 상기 결함 도포층은 상기 결함 상에 형성된다.
상기 투명 전극은 상기 결함 도포층을 사이에 두고 인접한 두 필라 사이의 제 2 반도체층 상에 분리되어 형성된다.
상기 제 2 전극은 서로 분리되어 형성된 상기 투명 전극 상부에 각각 형성된다.
상기 인접한 두 필라 사이에 상기 결함 도포층을 사이에 두고 일측 및 타측에 각각 발광 셀이 형성된다.
상기 발광 셀이 디스플레이의 일 픽셀에 대응된다.
상기 제 2 전극은 상기 결함 도포층에 중첩되고 상기 투명 전극에 각각 접촉된다.
본 발명의 다른 양태에 따른 발광 소자의 제조 방법은 기판 상의 소정 영역에 복수의 셀 영역을 정의하는 복수의 필라를 형성하는 단계; 상기 필라의 측면으로부터 성장시켜 상기 셀 영역의 기판의 표면과 이격되도록 제 1 반도체층을 형성하는 단계; 및 상기 제 1 반도체층 상에 활성층 및 제 2 반도체층을 형성하는 단계를 포함한다.
상기 제 2 반도체층 상부의 소정 영역에 결함 도포층을 형성하는 단계; 상기 제 2 반도체층 상에 투명 전극을 형성하는 단계; 및 상기 제 1 반도체층의 소정 영역을 노출시킨 후 상기 제 반도체층 및 투명 전극 상에 제 1 및 제 2 전극을 각각 형성하는 단계를 더 포함한다.
상기 필라는 일 방향 및 이와 직교하는 타 방향으로 소정 간격 이격되어 형성되며, 상기 셀 영역은 적어도 디스플레이의 픽셀 사이즈로 정의한다.
적어도 상기 제 1 반도체층은 상기 필라로부터 측면 성장되어 인접한 두 필라 사이의 소정 영역에서 결함을 형성하고, 상기 결함 도포층은 상기 결함 상에 형성한다.
상기 투명 전극은 상기 결함 도포층을 사이에 두고 인접한 두 필라 사이의 제 2 반도체층 상에 분리 형성한다.
상기 제 2 전극은 서로 분리되어 형성된 상기 투명 전극 상부에 각각 형성되어 인접한 두 필라 사이에 두 개의 발광 셀을 형성한다.
상기 발광 셀이 디스플레이의 일 픽셀에 대응되어 형성된다.
본 발명의 실시 예들에 따른 발광 소자는 기판 상의 소정 영역에 복수의 필라가 형성되고, 필라로부터 측면 성장되어 제 1 반도체층, 활성층 및 제 2 반도체층이 적층 형성된다. 즉, 기판과 이격되어 필라 사이에 반도체층들이 형성된다. 또한, 필라 사이의 영역은 디스플레이의 픽셀 사이즈로 정의될 수 있다.
따라서, 기판과 접촉되어 반도체층들이 형성되지 않기 때문에 기판과 반도체층들의 격자 부정합에 의한 결함이 형성되지 않는다. 결국, 본 발명에 따른 발광 소자를 어레이로 구성할 경우에도 불량률을 현저하게 낮출 수 있다. 또한, 필라 사이의 영역이 디스플레이의 픽셀 사이즈로 정의될 수 있어 발광 소자를 디스플레이의 픽셀로 적용할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 발광 소자의 평면도.
도 2 및 도 3은 도 1의 A-A 라인 및 B-B 라인을 따라 절취한 상태의 단면도.
도 4는 본 발명의 다른 실시 예에 따른 발광 소자의 평면도.
도 5 및 도 6은 도 4의 A-A 라인 및 B-B 라인을 따라 절취한 상태의 단면도.
도 7 내지 도 11은 본 발명의 일 실시 예에 따른 발광 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 단면도.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일한 요소를 지칭하도록 하였다.
도 1은 본 발명의 일 실시 예에 따른 발광 소자의 평면도이고, 도 2 및 도 3은 도 1의 A-A 라인 및 B-B 라인을 따라 절취한 상태의 단면도이다.
도 1, 도 2 및 도 3을 참조하면, 본 발명의 일 실시 예에 따른 발광 소자는 기판(110)과, 기판(110) 상에 형성된 복수의 필라(pillar)(120)와, 기판(110)과 이격되어 필라(120) 사이에 적층 형성된 제 1 반도체층(130), 활성층(140), 제 2 반도체층(150), 결함 도포층(160) 및 투명 전극(170)과, 제 1 반도체층(130) 상에 형성된 제 1 전극(180), 투명 전극(170) 상부의 소정 영역에 형성된 제 2 전극(190)을 포함한다. 여기서, 결함 도포층(160)은 인접한 두 필라(120) 사이 영역의 제 2 반도체층(150) 상부에 형성될 수 있다. 또한, 투명 전극(160)은 결함 도포층(160)을 사이에 두고 인접한 두 필라(120) 사이의 제 2 반도체층(150) 상에 각각 형성될 수 있다. 그리고, 제 2 전극(190)은 인접한 두 필라(120) 사이의 두 투명 전극(160) 상의 소정 영역에 각각 형성될 수 있다.
기판(110)은 발광 소자를 제작하기 위한 통상의 웨이퍼를 지칭하며, 바람직하게는 질화물 반도체 단결정을 성장시키기에 적합한 재질을 이용할 수 있다. 예를 들면, 기판(110)은 Al2O3, SiC, ZnO, Si, GaAs, GaP, LiAl2O3, BN, AlN 및 GaN 중 어느 하나를 이용할 수 있다.
필라(120)는 기판(110)의 표면으로부터 소정 높이로 형성되며, 소정의 간격으로 복수 형성될 수 있다. 즉, 필라(120)는 일 방향 및 이와 직교하는 타 방향으로 각각 소정 간격 이격되어 형성될 수 있다. 여기서, 필라(120)는 일 방향 및 타 방향으로 각각 연장되어 소정 영역에서 교차되는 라인 형상으로 형성될 수도 있고, 일 방향 및 타 방향으로 각각 소정 간격 이격되는 점(dot) 형상으로 형성될 수도 있다. 이러한 필라(120)는 예를 들어 기판(110) 표면으로부터 1㎛∼20㎛의 높이와 1㎛∼20㎛의 폭으로 형성될 수 있고, 필라(120) 사이의 간격은 2㎛∼100㎛일 수 있다. 이때, 필라(120)의 높이 및 폭은 서로 동일할 수도 있고, 다를 수도 있는데, 예를 들어 필라(120)의 높이가 폭보가 클 수 있다. 또한, 필라(120)는 일 방향으로 이격된 간격과 타 방향으로 이격된 간격이 동일하거나 서로 다를 수 있다. 예를 들어, 가로 방향으로 이격된 간격이 세로 방향으로 이격된 간격보다 좁을 수 있고, 그 거리가 1:2 내지 1:4의 비율을 갖도록 형성될 수 있다. 한편, 인접한 네개의 필라(120) 사이에 두개의 셀을 구성할 수 있다. 예를 들어, 각각 라인 형상으로 일 방향으로 이격되어 형성된 두 필라(120)와 이와 직교하는 타 방향으로 이격되어 형성된 두 필라(120) 사이에 소정의 공간, 즉 발광 소자 형성 공간이 확정되고, 발광 소자 형성 공간에 두 개의 LED 셀이 형성된다. 이때, 하나의 발광 소자 형성 공간에 형성되는 두 개의 LED 셀은 동시에 구동할 수도 있고 서로 다르게 구동할 수도 있다. 또한, 인접한 네 개의 필라(120)에 의해 구성되는 두 개의 LED 셀은 두 개의 픽셀에 대응될 수 있다. 즉, 본 발명의 발광 소자가 디스플레이에 적용되어 하나의 LED 셀이 하나의 픽셀을 형성할 수 있다. 이러한 필라(120)는 예를 들어 InAlGaN 계열이나 SiC 계열의 재료로 형성될 수 있는데, 도핑없이 형성될 수 있다.
제 1 반도체층(130)은 필라(120)의 측면으로 성장되어 필라(120) 사이의 영역에 형성될 수 있다. 즉, 제 1 반도체층(130)을 성장시키면 필라(120) 상면으로 성장되면서 필라(120)의 측면으로 성장될 수 있다. 이때, 제 1 반도체층(130)은 필라(120)의 측면 성장률이 필라(120)의 상면 성장률보다 높고, 그에 따라 제 1 반도체층(130)은 소정 두께로 형성될 때 서로 인접한 두 필라(120) 사이의 영역에서 서로 맞닿을 수 있다. 여기서, 제 1 반도체층(130)은 필라(120)의 측면 성장률과 상면 성장률이 예를 들어 20:1 내지 5:1로 성장될 수 있다. 따라서, 제 1 반도체층(130)은 기판(110)의 표면과 소정 간격, 예를 들어 필라(120) 높이의 간격으로 이격되어 형성될 수 있다. 한편, 필라(120) 상부에 형성되는 제 1 반도체층(130)은 고결함으로 형성되고, 필라(120) 사이에 형성되는 제 1 반도체층(130)은 저결함으로 형성된다. 즉, 필라(120)가 기판(110)으로부터 성장되기 때문에 기판(110)과 필라(120)의 격자 부정합 등에 의해 필라(120)는 결함이 형성될 수 있고, 그에 따라 필라(120) 상부의 제 1 반도체층(130)은 고결함층으로 형성될 수 있다. 그러나, 필라(120)의 측부로 형성되는 제 1 반도체층(130)은 필라(120)의 격자를 따라 성장하기 않기 때문에 결함이 없거나 적은 저결함층으로 형성된다. 이러한 제 1 반도체층(130)은 N형 불순물이 도핑된 N형 반도체일 수 있고, 그에 따라 활성층(130)에 전자를 공급할 수 있다. 이러한 제 1 반도체층(130)은 N형 불순물, 예를 들어 Si가 도핑된 GaN층을 이용할 수 있다. 그러나, 이에 한정되지 않고 다양한 반도체 물질이 가능하다. 즉, GaN, InN, AlN(Ⅲ-Ⅴ족) 등과 같은 질화물이 이용될 수 있고, 이러한 질화물을 일정한 비율로 혼합한 화합물이 이용될 수 있는데, 예를 들어 AlGaN을 이용할 수 있다. 이러한 한편, 제 1 반도체층(130)은 단일막으로 형성할 수도 있고, 다층막으로 형성할 수도 있다.
활성층(140)은 소정의 밴드 갭을 가지며 양자 우물이 만들어져 전자 및 홀이 재결합되는 영역이다. 활성층(140)은 단일 양자 우물 구조(SQW) 또는 다중 양자 우물 구조(MQW)로 형성할 수 있는데, 다중 양자 우물 구조는 양자 우물층과 장벽층이 반복적으로 복수 적층되어 형성될 수 있다. 예를 들어, 다중 양자 우물 구조의 활성층(140)은 InGaN과 GaN이 반복적으로 적층되어 형성될 수 있고, AlGaN과 GaN이 반복적으로 적층되어 형성될 수도 있다. 여기서, 활성층(140)을 이루는 물질의 종류에 따라 전자 및 홀이 결합하여 발생하는 발광 파장이 변화되기 때문에 목표로 하는 파장에 따라 활성층(140)에 포함되는 반도체 재료를 조절하는 것이 바람직하다. 또한, 활성층(140)은 기판(110)과 이격되어 형성된 제 1 반도체층(130) 상에 형성되므로 결함이 없거나 적은 저결함층으로 형성된다. 물론, 필라(120) 상부에 형성되는 활성층(140)은 고결함층으로 형성될 수 있다. 한편, 활성층(140)은 제 1 전극(180)이 형성될 영역이 제거되어 형성된다.
제 2 반도체층(150)은 P형 불순물이 도핑된 반도체층일 수 있으며, 그에 따라 활성층(140)에 홀을 공급할 수 있다. 이러한 제 2 반도체층(150)은 P형 불순물, 예를 들어 Mg가 도핑된 GaN층을 이용할 수도 있다. 그러나, 이에 한정되지 않고 다양한 반도체 물질이 가능하다. 즉, GaN, InN, AlN(Ⅲ-Ⅴ족) 등과 같은 질화물이 이용될 수 있고, 이러한 질화물을 일정한 비율로 혼합한 화합물이 이용될 수 있는데, 예를 들어 AlGaN, AlInGaN을 포함한 다양한 반도체 물질이 가능하다. 또한, 제 2 반도체층(150)은 기판(110)과 이격되어 형성된 활성층(140) 상에 형성되므로 결함이 없거나 적은 저결함층으로 형성된다. 물론, 필라(120) 상부에 형성되는 제 2 반도체층(150)은 고결함층으로 형성될 수 있다. 한편, 제 2 반도체층(150)은 단일막으로 형성할 수도 있고, 다층막으로 형성할 수도 있다. 또한, 제 2 반도체층(150)은 제 1 전극(170)이 형성될 영역이 제거되어 형성된다.
결함 도포층(160)은 측면 성장된 반도체층들(130, 140, 150)에 형성된 결함을 도포하기 위해 제 2 반도체층(150) 상부의 소정 영역에 형성된다. 즉, 제 1 반도체층(130)은 필라(120)로부터 인접한 복수의 필라(120)가 이루는 영역으로 측면 성장하고, 소정 영역, 예를 들어 셀 영역의 중앙부에서 측면 성장하는 제 1 반도체층(130)이 서로 맞닿게 되고, 맞닿는 영역에 다른 영역보다 두께가 얇은 홈, 즉 결함 영역이 형성될 수 있다. 물론, 측면 성장하는 제 1 반도체층(130)은 서로 맞닿지 않고 이격되어 그 사이에 결함 영역이 형성될 수도 있다. 또한, 제 1 반도체층(130) 상부에 활성층(140) 및 제 2 반도체층(150)이 형성되므로 활성층(140) 및 제 2 반도체층(150)의 소정 영역에도 결함 영역이 형성될 수 있다. 이러한 결함 영역은 일 방향으로 형성된 필라(120)를 따라 라인 형상으로 형성될 수 있다. 물론, 결함 영역은 반도체층들(130, 140, 150)의 성장 형태에 따라 복수의 필라(120)가 이루는 영역의 중앙부에 도트(dot) 형상으로 형성될 수도 있다. 이러한 결함 영역은 발광 소자의 구동 시 결함으로 작용하여 효율을 저하시킬 수 있으므로 홈, 즉 결함 영역의 상부에 소정 폭으로 결함 도포층(160)이 형성된다. 즉, 결함 도포층(160)을 홈 상에 형성함으로써 결함 도포층(160)이 형성된 영역에는 투명 전극(170) 등이 형성되지 않도록 하여 이후 발광 영역이 되지 않도록 함으로써 결함으로 작용하지 않도록 한다. 이때, 결함 도포층(160)은 홈의 폭보다 넓게 형성할 수 있으며, 일 방향을 따라 라인 형상으로 형성될 수도 있고, 도트 형상으로 형성될 수도 있다. 또한, 결함 도포층(160)을 기준으로 일 방향으로 인접한 두 필라(120) 사이의 일측이 일 LED 셀이 되고, 홈의 타측이 타 LED 셀이 될 수 있다. 즉, 일 방향으로 인접한 두 필라(120) 사이의 결함 도포층(160)을 사이에 두고 제 2 반도체층(150) 상에 서로 이격되도록 투명 전극(170) 및 제 2 전극(190)을 형성하면 두 필라(120) 사이의 영역에 두 개의 LED 셀이 형성될 수 있다. 한편, 결함 도포층(160)은 실리콘 옥사이드 등의 절연 물질을 이용하여 형성할 수 있다.
투명 전극(170)은 결함 도포층(160) 양측의 제 2 반도체층(150) 상부에 형성된다. 즉, 인접한 두 필라(120)와 결함 도포층(160) 사이의 제 2 반도체층(150) 상에 투명 전극(170)을 각각 형성한다. 이러한 투명 전극(170)은 제 2 전극(190)을 통해 인가되는 전류가 제 2 반도체층(150)에 고르게 공급되도록 한다. 즉, 제 2 반도체층(150)은 수직으로 예컨데 수Ω의 저항을 갖고 수평으로 예컨데 수백㏀을 갖기 때문에 수평 방향으로는 전류가 흐르지 않고 수직 방향으로만 전류가 흐르게 된다. 따라서, 제 2 반도체층(150)에 국부적으로 전원을 인가하게 되면 제 2 반도체층(150) 전체적으로 전류가 흐르지 않으므로 LED 셀 상에 투명 전극(170)을 형성하여 제 2 반도체층(150)에 전체적으로 전류가 흐를 수 있도록 한다. 즉, 투명 전극(170)이 형성된 영역이 LED 셀이 된다. 따라서, 일 방향으로 인접한 두 필라(120) 사이에 결함 도포층(160)을 사이에 두고 두 개의 투명 전극(170)이 형성되므로 인접한 두 필라(120) 사이에 두 개의 LED 셀이 형성된다. 또한, 투명 전극(170)은 활성층(140)에서 발생된 광이 잘 투과될 수 있도록 투명 도전성 물질로 형성될 수 있다. 예를 들어, 투명 전극(170)은 ITO, IZO, ZnO, RuOx, TiOx, IrOx 등을 이용하여 형성할 수 있다.
제 1 및 제 2 전극(180, 190)은 도전성 물질을 이용하여 형성할 수 있는데, 예를 들어 Ti, Cr, Au, Al, Ni, Ag 등의 금속 물질 또는 이들의 합금을 이용하여 형성할 수 있다. 또한, 제 1 및 제 2 전극(180, 190)은 단일층 또는 다층으로 형성할 수 있다. 제 1 전극(180)은 투명 전극(170), 제 2 반도체층(150) 및 활성층(140)의 소정 영역이 제거되어 노출된 제 1 반도체층(130) 상에 형성되어 제 1 반도체층(130)에 전원을 공급한다. 또한, 제 2 전극(190)은 투명 전극(170) 상부의 소정 영역에 형성되어 투명 전극(170)을 통해 제 2 반도체층(150)에 전원을 공급한다.
도 4는 본 발명의 다른 실시 예에 따른 발광 소자의 평면도이고, 도 5 및 도 6은 도 4의 A-A 라인 및 B-B 라인을 따라 절취한 상태의 단면도이다. 도 4 내지 도 6에 도시된 바와 같이 제 2 전극(190)은 결함 도포층(160) 상에 형성되어 결함 도포층(160) 양측의 투명 전극(170)에 접촉되도록 형성될 수 있다. 이렇게 제 2 전극(190)이 결함 도포층(160) 상에 형성되면서 두 투명 전극(170)에 접촉될 경우 일 방향으로 인접한 두 필라(120) 사이에 형성된 두 LED 셀이 동시에 구동될 수 있다. 또한, 제 2 전극(190)이 결함 도포층(160) 상에 형성되면 제 2 전극(190)으로부터 제 2 반도체층(150)으로 전류가 직접 인가되지 못하도록 하는 전류 차단층으로 기능할 수 있다. 즉, 제 2 전극(190)이 결함 도포층(160) 상부에서 그 양측의 투명 전극(170)에 접촉되도록 형성되고 제 2 전극(190)으로부터 제 2 반도체층(150)으로 전류가 직접 인가되면 제 2 전극(190) 하측의 전류 밀도가 다른 영역보다 높아 균일한 발광이 어렵고, 제 2 전극(190) 하측에서 생성된 광은 제 2 전극(190)에 의해 반사되어 출력되지 못하여 광 손실이 발생될 수 있다. 따라서, 결함 도포층(160)은 제 2 전극(190) 하측에서 광이 생성되지 못하도록 하여 균일한 발광 및 광 손실을 줄일 수 있다.
상기한 바와 같이 본 발명의 실시 예들에 따른 발광 소자는 기판(110) 상의 소정 영역에 복수의 필라(120)가 형성되고, 필라(120)로부터 측면 성장되어 제 1 반도체층(130), 활성층(140) 및 제 2 반도체층(150)이 적층 형성된다. 즉, 기판(110)과 이격되어 반도체층들(130, 140, 150)이 형성된다. 따라서, 기판(110)과 접촉되어 반도체층들(130, 140, 150)이 형성되지 않기 때문에 기판(110)과 반도체층들(130, 140, 150)의 격자 부정합에 의한 결함이 형성되지 않다. 결국, 본 발명에 따른 발광 소자를 어레이로 구성할 경우에도 불량률을 현저하게 낮출 수 있고, 그에 따라 본 발명에 따른 발광 소자를 디스플레이에 적용할 수 있다.
이하, 본 발명의 일 실시 예에 따른 발광 소자의 제조 방법을 도 7 내지 도 11을 이용하여 설명하면 다음과 같다.
도 7에 도시된 바와 같이, 기판(110) 상에 더미층(120a)을 형성한다. 기판(110)은 예를 들어 Al2O3, SiC, ZnO, Si, GaAs, GaP, LiAl2O3, BN, AlN 및 GaN 중 어느 하나를 이용할 수 있다. 더미층(120a)은 예를 들어 AlGaN층으로 형성할 수 있는데, 이를 위해 트리메틸 알루미늄(trimethyl aluminum; TMAl)과 같은 알루미늄 소오스 가스와, 트리메틸갈륨 등의 갈륨 소오스 및 암모니아 등의 질소를 유입하고 400℃∼1200℃의 온도와, 10Torr∼760Torr의 압력하에서 1㎛∼20㎛ 두께로 형성할 수 있다.
이어서, 도 8에 도시된 바와 같이, 더미층(120a)의 소정 영역을 제거하여 기판(110)의 소정 영역을 노출시키는 복수의 필라(120)를 형성한다. 예를 들어, 더미층(120a) 상부에 감광막을 형성한 후 소정의 마스크를 이용한 노광 및 현상 공정으로 감광막을 패터닝하고, 패터닝된 감광막을 식각 마스크로 이용하여 더미층(120a)을 식각하여 기판(110) 상에 복수의 필라(120)를 형성한다. 필라(120)는 일 방향 및 이와 직교하는 타 방향으로 소정 간격 이격되어 형성될 수 있다. 이때, 필라(120)는 일 방향 및 타 방향으로 연장되어 소정 영역에서 교차되는 라인 형상으로 형성될 수도 있고, 일 방향 및 타 방향으로 소정 간격 이격된 도트 형상으로 형성될 수도 있다. 또한, 필라(120)는 일 방향 및 타 방향의 간격이 동일할 수도 있고, 서로 다를 수도 있다. 예를 들어 가로 방향으로 인접한 두 필라(120) 사이의 간격이 세로 방향으로 인접한 두 필라(120) 사이의 간격보다 좁을 수 있다. 한편, 일 방향으로 인접한 두 필라(120) 및 타 방향으로 인접한 두 필라(120) 사이의 영역이 LED 셀 영역으로 정의될 수 있다. 즉, 필라(120)에 의해 LED 셀 영역이 정의된다. 그리고, LED 셀 영역은 디스플레이의 픽셀 사이즈 또는 그보다 크거나 작은 사이즈로 정의될 수 있다. 이러한 필라(120)는 예를 들어 1㎛∼20㎛의 폭으로 형성될 수 있고, 필라(120) 사이의 간격은 2㎛∼100㎛로 형성될 수 있다.
이어서, 도 9에 도시된 바와 같이, 필라(120)로부터 제 1 반도체층(130)을 측면 성장시켜 인접한 적어도 두 필라(120) 사이의 영역에 제 1 반도체층(130)을 형성한다. 즉, 제 1 반도체층(130)을 성장시키면 필라(120) 상면으로 성장되면서 필라(120)의 측면으로 성장될 수 있다. 이때, 제 1 반도체층(130)은 필라(120)의 측면 성장률이 필라(120)의 상면 성장률보다 높고, 그에 따라 제 1 반도체층(130)은 서로 인접한 두 필라(120) 사이의 영역으로 측면 성장되어 필라(120) 사이의 영역에서 서로 맞닿을 수 있다. 여기서, 제 1 반도체층(130)은 필라(120)의 측면 성장률과 상면 성장률이 예를 들어 20:1 내지 5:1로 성장될 수 있다. 따라서, 제 1 반도체층(130)은 기판(110)의 표면과 소정 간격, 예를 들어 필라(120) 높이의 간격으로 이격되어 형성될 수 있다. 또한, 필라(120) 상에 형성되는 제 1 반도체층(130)은 고결함층으로 성장되고, 필라(120) 측면으로 성장되는 제 1 반도체층(130)은 저결함층으로 성장된다. 즉, 필라(120)는 기판(110)과 접촉하여 성장되기 때문에 격자 부정합에 의한 결함이 발생될 수 있고, 그에 따라 필라(120) 상에 성장되는 제 1 반도체층(130)에도 결합이 발생될 수 있다. 그러나, 필라(120)의 측면으로 성장되는 제 1 반도체층(130)에는 격자 부정합에 의한 결함이 발생되지 않는다. 이러한 제 1 반도체층(130)은 예를 들어 N형 불순물이 도핑된 GaN층으로 형성할 수 있다. 이를 위해 예를 들어 갈륨 소오스로서 트리메틸갈륨(trimethylgallium; TMGa) 또는 트리에틸갈륨(triethylgallium;TEGa), 질소 소오스로서 암모니아(NH3), 그리고 N형 불순물로서 SiH4 또는 SiH6를 유입시켜 실리콘이 도핑된 GaN층을 형성할 수 있다. 또한, 제 1 반도체층(130)으로 GaN 대신에 InN, AlN을 형성할 수 있는데, 이를 위해 갈륨 소오스 대신에 인듐 소오스와 알루미늄 소오스를 유입시킨다. 또한, 제 1 반도체층(130)으로 AlInGaN을 형성할 수 있는데, 이를 위해 갈륨 소오스, 인듐 소오스 및 알루미늄 소오스를 유입시킨다. 이러한 제 1 반도체층(130)은 예를 들어 600℃∼1200℃의 온도와 10Torr∼760Torr의 압력에서 형성할 수 있으며, 예를 들어 1㎛∼10㎛ 두께로 형성할 수 있다.
그리고, 도 9에 도시된 바와 같이, 제 1 반도체층(130) 및 필라(120) 상에 활성층(140)을 형성한다. 필라(120) 상에 형성된 제 1 반도체층(130)은 고결함층으로 형성되고 필라(120)의 측면으로 형성된 제 1 반도체층(130)은 저결함층으로 형성되므로 필라(120) 상부의 제 1 반도체층(130) 상에는 활성층(140)이 고결함으로 형성되고, 필라(120) 사이의 제 1 반도체층(130) 상에는 활성층(140)이 저결함으로 형성될 수 있다. 이러한 활성층(140)은 양자 우물층과 장벽층이 교대로 반복 증착하여 형성할 수 있다. 양자 우물층은 InGaN층으로 형성할 수 있다. InGaN층을 형성하기 위해 예를 들어 트리메틸인듐(trimethylindium; TMIn) 또는 트리에틸인듐(triethylindium; TEIn) 등의 인듐 소오스와 TMGa 또는 TEGa 등의 갈륨 소오스, 그리고 암모니아(NH3) 등의 질소 소오스를 유입시킨다. 이렇게 양자 우물층을 형성하기 위해 이들 소오스 물질을 유입시키고 반응 챔버를 예를 들어 600℃∼800℃의 온도와 50Torr∼760Torr의 압력으로 유지하여 예를 들어 10Å∼100Å의 두께로 형성한다. 또한, 장벽층은 갈륨 소오스 및 질소 소오스를 이용하여 GaN층으로 형성할 수 있다. 즉, 인듐 소오스, 갈륨 소오스 및 질소 소오스를 공급하여 양자 우물층을 형성한 후 인듐 소오스의 공급을 중단하고 갈륨 소오스 및 질소 소오스의 공급을 유지하여 GaN층으로 장벽층을 형성한다. 또한, 소오스 물질을 유입하고 반응 챔버를 양자 우물층과 동일한 조건으로 유지하여 예를 들어 10Å∼400Å의 두께로 장벽층을 형성할 수 있다. 즉, 장벽층은 반응 챔버를 600℃∼800℃의 온도와 50Torr∼760Torr의 압력으로 유지하여 형성할 수 있다.
그리고, 도 9에 도시된 바와 같이, 활성층(140) 상에 제 2 반도체층(150)을 형성한다. 제 2 반도체층(150)도 필라(120) 상에서 고결함으로 형성되고, 필라(120) 사이에서 저결함으로 형성된다. 이러한 제 2 반도체층(150)은 예를 들어 P형 불순물이 도핑된 GaN층으로 형성한다. 이를 위해 갈륨 소오스 및 질소 소오스를 유입시키고, 예를 들어 마그네슘(Mg)을 P형 불순물로 도핑하기 위해 비스시클로펜타다이닐마그네슘(biscyclopentadienylmagnesium; Cp2Mg)을 유입시켜 P형 GaN층을 형성한다. 한편, P형 반도체층으로 GaN 대신에 InN, AlN등을 형성하기 위해서는 갈륨 소오스 대신에 인듐 소오스와 알루미늄 소오스를 유입시키고, AlInGaN을 형성하기 위해 갈륨 소오스, 인듐 소오스 및 알루미늄 소오스를 모두 유입시키면 된다. 이러한 제 2 반도체층(150)은 예를 들어 600℃∼1200℃의 온도와 10Torr∼760Torr의 압력에서 형성할 수 있으며, 1㎛∼10㎛ 두께로 형성할 수 있다. 한편, 제 2 반도체층(150)은 필라(120) 사이의 영역에서 서로 맞닿게 되고, 서로 맞닿는 영역에 결함 영역(155)이 형성될 수 있다. 물론, 제 2 반도체층(150)은 필라(120) 사이에서 소정 간격 이격될 수 있고, 이격된 영역이 결함 영역(155)으로 될 수도 있다. 즉, 제 1 반도체층(130)은 필라(120)로부터 인접한 복수의 필라(120)가 이루는 영역으로 측면 성장하고, 소정 영역, 예를 들어 셀 영역의 중앙부에서 측면 성장하는 제 1 반도체층(130)이 서로 맞닿거나 이격될 수 있고, 그 영역이 다른 영역보다 두께가 얇은 결함 영역(155)이 될 수 있다. 또한, 그 상부에 활성층(140) 및 제 2 반도체층(150)이 형성되므로 활성층(140) 및 제 2 반도체층(150)의 소정 영역에도 결함 영역(155)이 형성될 수 있다. 이러한 결함 영역(155)은 일 방향으로 형성된 필라(120)를 따라 라인 형상으로 형성될 수 있다.
이어서, 도 10에 도시된 바와 같이, 결함 영역(155) 상에 결함 도포층(160)을 형성한다. 결함 도포층(160)은 결함 영역(155) 상부에 형성될 수도 있고, 결함 영역(155)을 매립하도록 형성될 수도 있다. 즉, 결함 영역(155)이 형성된 제 2 반도체층(150) 상에 실리콘 옥사이드 등의 절연층을 형성한 후 패터닝하여 결함 도포층(160)을 형성한다. 결함 도포층(160)은 결함 영역(155)의 폭보다 넓은 폭으로 형성될 수 있다.
이어서, 도 11에 도시된 바와 같이, 결함 도포층(160)을 사이에 두고 제 2 반도체층(150) 상에 투명 전극(170)을 형성한다. 즉, 투명 전극(170)은 일 방향으로 인접한 두 필라(120) 사이의 영역에 결함 도포층(160)을 사이에 두고 이격되어 형성된다. 다시 말하면, 투명 전극(170)은 일 방향으로 인접한 두 필라(120) 사이에 두 개 형성될 수 있다. 이러한 투명 전극(170)은 제 2 반도체층(150)과 접촉 형성되어 이후 형성되는 제 2 전극(190)을 통해 인가되는 전원을 제 2 반도체층(150)에 고르게 인가되도록 한다. 이러한 투명 전극(160)은 ITO(Indium Tin Oxide) 등의 투명 전도성 산화물을 이용하여 형성할 수 있다.
이어서, 도시되지 않았지만, 사진 및 식각 공정을 실시하여 투명 전극(170), 제 2 반도체층(150) 및 활성층(140)을 패터닝하여 제 1 반도체층(130)의 일부 영역을 노출시킨 후 노출된 제 1 반도체층(130) 상부와 투명 전극(170) 상부에 제 1 및 제 2 전극(180, 190)을 각각 형성한다.
본 발명의 기술적 사상은 상기 실시 예에 따라 구체적으로 기술되었으나, 상기 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해야 한다. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
110 : 기판 120 : 필라
130 : 제 1 반도체층 140 : 활성층
150 : 제 2 반도체층 160 : 결함 도포층
170 : 투명 전극 180 : 제 1 전극
190 : 제 2 전극

Claims (18)

  1. 기판 상의 소정 영역에 형성되는 복수의 필라; 및
    상기 필라로부터 측면 성장되고 상기 기판과 소정 간격 이격되어 적층 형성된 제 1 반도체층, 활성층 및 제 2 반도체층을 포함하며,
    상기 제 1 반도체층, 활성층 및 제 2 반도체층 중에서 적어도 상기 제 1 반도체층은 상기 필라로부터 측면 성장되어 인접한 두 필라 사이의 소정 영역에서 적어도 부분적으로 서로 맞닿아 결함이 형성되고,
    상기 결함 상에 형성되는 결함 도포층을 더 포함하는 발광 소자.
  2. 청구항 1에 있어서, 상기 제 2 반도체층 상에 형성된 투명 전극; 및
    상기 제 1 반도체층 및 투명 전극 상에 각각 형성된 제 1 및 제 2 전극을 더 포함하는 발광 소자.
  3. 청구항 1 또는 청구항 2에 있어서, 상기 필라는 일 방향 및 이와 직교하는 타 방향으로 소정 간격 이격되어 형성된 발광 소자.
  4. 청구항 3에 있어서, 상기 필라는 직선 형상 또는 도트 형상으로 형성된 발광 소자.
  5. 삭제
  6. 삭제
  7. 청구항 2에 있어서, 상기 투명 전극은 상기 결함 도포층을 사이에 두고 인접한 두 필라 사이의 제 2 반도체층 상에 분리되어 형성된 발광 소자.
  8. 청구항 7에 있어서, 상기 제 2 전극은 서로 분리되어 형성된 상기 투명 전극 상부에 각각 형성된 발광 소자.
  9. 청구항 8에 있어서, 상기 인접한 두 필라 사이에 상기 결함 도포층을 사이에 두고 일측 및 타측에 각각 발광 영역이 형성되는 발광 소자.
  10. 삭제
  11. 청구항 7에 있어서, 상기 제 2 전극은 상기 결함 도포층에 중첩되고 상기 투명 전극에 각각 접촉되는 발광 소자.
  12. 기판 상의 소정 영역에 복수의 필라를 형성하는 단계;
    상기 필라의 측면으로부터 성장시켜 상기 기판의 표면과 이격되도록 제 1 반도체층을 형성하는 단계; 및
    상기 제 1 반도체층 상에 활성층 및 제 2 반도체층을 형성하는 단계를 포함하며,
    상기 제 1 반도체층, 활성층 및 제 2 반도체층 중에서 적어도 상기 제 1 반도체층은 상기 필라로부터 측면 성장되어 인접한 두 필라 사이의 소정 영역에서 적어도 부분적으로 서로 맞닿아 결함을 형성하고,
    상기 결함 상에 결함 도포층을 형성하는 단계를 더 포함하는 발광 소자의 제조 방법.
  13. 청구항 12에 있어서, 상기 제 2 반도체층 상에 투명 전극을 형성하는 단계; 및
    상기 제 1 반도체층의 소정 영역을 노출시킨 후 상기 제 1 반도체층 및 투명 전극 상에 제 1 및 제 2 전극을 각각 형성하는 단계를 더 포함하는 발광 소자의 제조 방법.
  14. 청구항 12 또는 청구항 13에 있어서, 상기 필라는 일 방향 및 이와 직교하는 타 방향으로 소정 간격 이격되어 형성되는 발광 소자의 제조 방법.
  15. 삭제
  16. 청구항 13에 있어서, 상기 투명 전극은 상기 결함 도포층을 사이에 두고 인접한 두 필라 사이의 제 2 반도체층 상에 분리 형성하는 발광 소자의 제조 방법.
  17. 청구항 16에 있어서, 상기 제 2 전극은 서로 분리되어 형성된 상기 투명 전극 상부에 각각 형성되어 인접한 두 필라 사이에 두 개의 발광 영역을 형성하는 발광 소자의 제조 방법.
  18. 삭제
KR1020150061631A 2015-04-30 2015-04-30 발광 소자 및 그 제조 방법 KR101720621B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150061631A KR101720621B1 (ko) 2015-04-30 2015-04-30 발광 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150061631A KR101720621B1 (ko) 2015-04-30 2015-04-30 발광 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20160129447A KR20160129447A (ko) 2016-11-09
KR101720621B1 true KR101720621B1 (ko) 2017-03-28

Family

ID=57528923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150061631A KR101720621B1 (ko) 2015-04-30 2015-04-30 발광 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101720621B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176813A (ja) 1999-12-15 2001-06-29 Nichia Chem Ind Ltd 窒化物半導体基板の作製方法
JP2012186495A (ja) 2008-12-31 2012-09-27 Seoul Opto Devices Co Ltd 複数の非極性発光セルを有する発光素子

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070009854A (ko) * 2005-07-14 2007-01-19 에피밸리 주식회사 화합물 반도체 발광소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176813A (ja) 1999-12-15 2001-06-29 Nichia Chem Ind Ltd 窒化物半導体基板の作製方法
JP2012186495A (ja) 2008-12-31 2012-09-27 Seoul Opto Devices Co Ltd 複数の非極性発光セルを有する発光素子

Also Published As

Publication number Publication date
KR20160129447A (ko) 2016-11-09

Similar Documents

Publication Publication Date Title
US8124990B2 (en) Semiconductor light emitting device having an electron barrier layer between a plurality of active layers
US20100240162A1 (en) Manufacturing method of light emitting diode including current spreading layer
US9099609B2 (en) Method of forming a non-polar/semi-polar semiconductor template layer on unevenly patterned substrate
KR101843513B1 (ko) 질화갈륨계 발광 다이오드
JP2010538491A (ja) 半導体発光素子及びその製造方法
TW201937753A (zh) 氮化物半導體發光元件
KR101053116B1 (ko) 패턴화된 격자 완충층을 이용한 질화물계 발광소자 제조 방법
JP2008218645A (ja) 発光装置
JP2021019075A (ja) 発光装置の製造方法及び発光装置
TW202147599A (zh) Led前驅物
US8247244B2 (en) Light emitting device and method of manufacturing the same
KR100728132B1 (ko) 전류 확산층을 이용한 발광 다이오드
KR101720621B1 (ko) 발광 소자 및 그 제조 방법
TW202123488A (zh) 併入應變鬆弛結構的ｌｅｄ前驅物
KR100679271B1 (ko) 발광 소자 및 이의 제조 방법
KR101239856B1 (ko) 발광 다이오드 및 이의 제조 방법
KR102542228B1 (ko) 질화물계 반도체층 및 그 성장 방법
KR20130110748A (ko) 발광 소자 및 그 제조 방법
KR20150006162A (ko) 발광 다이오드
KR20140147279A (ko) 발광 다이오드 및 그 제조 방법
KR101507131B1 (ko) 복수의 발광 셀을 구비하는 발광 소자
KR100699057B1 (ko) 발광소자 및 그 제조방법
KR101220426B1 (ko) 복수의 발광 셀을 구비하는 발광 소자
KR100608919B1 (ko) 발광 소자 및 이의 제조 방법
JP2007251168A (ja) 発光素子及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant