KR20150006162A - 발광 다이오드 - Google Patents

발광 다이오드 Download PDF

Info

Publication number
KR20150006162A
KR20150006162A KR20130079566A KR20130079566A KR20150006162A KR 20150006162 A KR20150006162 A KR 20150006162A KR 20130079566 A KR20130079566 A KR 20130079566A KR 20130079566 A KR20130079566 A KR 20130079566A KR 20150006162 A KR20150006162 A KR 20150006162A
Authority
KR
South Korea
Prior art keywords
layer
current blocking
transparent electrode
semiconductor layer
blocking layer
Prior art date
Application number
KR20130079566A
Other languages
English (en)
Inventor
김승용
김동우
Original Assignee
일진엘이디(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 일진엘이디(주) filed Critical 일진엘이디(주)
Priority to KR20130079566A priority Critical patent/KR20150006162A/ko
Publication of KR20150006162A publication Critical patent/KR20150006162A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091Scattering means in or on the semiconductor body or semiconductor body package

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 기판 상에 적층 형성된 제 1 반도체층, 활성층 및 제 2 반도체층과, 제 2 반도체층 상의 소정 영역에 형성된 전류 차단층과, 전류 차단층을 포함하여 제 2 반도체층 상에 형성된 투명 전극과, 제 1 반도체층 및 투명 전극 상의 소정 영역에 각각 형성된 제 1 및 제 2 전극을 포함하고, 투명 전극은 전류 차단층 영역에서 굴곡을 포함하는 발광 다이오드를 제시한다.

Description

발광 다이오드{Light emitting diode}
본 발명은 발광 다이오드에 관한 것으로, 특히 광 효율을 향상시킬 수 있는 발광 다이오드에 관한 것이다.
일반적으로 GaN, AlN, InN 등과 같은 질화물은 열적 안정성이 우수하고 직접 천이형의 에너지 밴드(band) 구조를 가지고 있어 광전 소자용 물질로 많은 각광을 받고 있다. 특히, GaN은 에너지 밴드갭이 상온에서 3.4eV로 매우 크기 때문에 고온 고출력 소자에 사용될 수 있다.
GaN 반도체를 이용한 발광 다이오드는 일반적으로 기판 상부에 N형 GaN층, 활성층, P형 GaN층이 적층 형성되고, N형 GaN층과 P형 GaN층에 각각 접속된 N형 전극 및 P형 전극으로 구성된다. 또한, P형 전극으로부터 공급되는 전류를 P형 GaN층에 고르게 확산시키기 위해 ITO 등을 이용하여 투명 전극을 형성한다. 이러한 발광 다이오드는 N형 전극 및 P형 전극에 소정의 전류가 인가되면, N형 GaN층으로부터 제공되는 전자와 P형 GaN층으로부터 제공되는 홀이 활성층에서 재결합되어 에너지 갭에 해당하는 파장의 광이 방출하게 된다.
그런데, 활성층에서 방출되는 광은 P형 전극에 의해 차단되어 발광 다이오드 내부로 반사되고 흡수되어 발광 다이오드의 외부로 방출되지 못하게 된다. 따라서, 발광 다이오드의 발광 효율이 저하되는 문제가 발생된다. 이러한 문제를 해결하기 위해 P형 전극 하부의 전류 흐름을 차단하여 P형 전극 하부에서 광이 방출되지 않도록 하기 위해 P형 전극 하부에 전류 차단층(Current Blocking Layer)을 형성한다. 전류 차단층은 실리콘 옥사이드 등의 절연층으로 형성한다.
P형 GaN층은 굴절률이 2.4 정도이고, 전류 차단층은 실리콘 옥사이드로 형성하는 경우 굴절률이 1.46 정도이며, 투명 전극은 ITO로 형성하는 경우 굴절률이 1.9 정도이다. 그런데, 전류 차단층보다 투명 전극의 굴절률이 크므로 투명 전극에서 광이 반사되어 발광 다이오드 내부로 유입되고, 그에 따라 광 효율이 저하된다.
또한, 광 효율을 향상시키기 위해 전류 밀도(current density)를 증가시킬 수 있으나, 이 경우 동작 전압이 높아지는 문제가 있다.
본 발명은 전류 차단층과 투명 전극 사이의 광 반사에 의한 광 효율 저하를 방지할 수 있는 발광 다이오드를 제공한다.
본 발명은 동작 전압을 증가시키지 않으면서 광 효율을 향상시킬 수 있는 발광 다이오드를 제공한다.
본 발명의 실시 예들에 따른 발광 다이오드는 기판 상에 적층 형성된 제 1 반도체층, 활성층 및 제 2 반도체층; 상기 제 2 반도체층 상의 소정 영역에 형성된 전류 차단층; 상기 전류 차단층을 포함하여 상기 제 2 반도체층 상에 형성된 투명 전극; 및 상기 제 1 반도체층 및 투명 전극 상의 소정 영역에 각각 형성된 제 1 및 제 2 전극을 포함하고, 상기 투명 전극은 상기 전류 차단층 영역에서 굴곡을 포함한다.
상기 전류 차단층은 상부 표면에 굴곡을 포함한다.
상기 전류 차단층은 복수의 나노 입자를 포함한다.
상기 제 2 반도체층과 상기 전류 차단층 사이에 형성된 나노 입자층을 더 포함한다.
상기 나노 입자층이 굴곡을 가지고 형성되고, 그 상부의 상기 전류 차단층 및 투명 전극이 굴곡을 가지고 형성된다.
상기 나노 입자층은 복수의 나노 입자를 포함한다.
상기 나노 입자는 10㎚ 내지 100㎚의 사이즈를 갖는 복수의 나노 입자로 형성된다.
상기 나노 입자는 1.5 내지 2.4의 굴절률을 갖는 물질을 포함한다.
상기 나노 입자는 상기 제 2 반도체층의 굴절률과 상기 전류 차단층 사이의 굴절률 사이의 물질을 이용한다.
상기 나노 입자는 Ta2O5, TiO2, ZrO2, ZnO, SiO2, Al2O3 중 적어도 어느 하나로 형성된다.
본 발명의 실시 예들에 따른 발광 다이오드는 전류 차단층 상부의 투명 전극이 소정의 굴곡을 갖도록 형성된다. 이를 위해 전류 차단층 하부에 소정의 굴곡을 갖는 나노 입자층을 형성하여 전류 차단층 및 투명 전극이 소정의 굴곡을 갖도록 형성하거나, 전류 차단층을 나노 입자로 형성하여 투명 전극이 소정의 굴곡을 갖도록 형성할 수 있다.
이렇게 전류 차단층 상부의 투명 전극이 소정의 굴곡을 갖도록 형성됨으로써 투명 전극 내부에서 광이 산란하다가 투명 전극을 통과하여 방출하게 된다. 따라서, 투명 전극으로부터 반사되는 광을 줄일 수 있어 광 효율을 향상시킬 수 있다.
도 1은 본 발명의 일 실시 예에 따른 발광 다이오드의 단면도.
도 2는 본 발명의 다른 실시 예에 따른 발광 다이오드의 단면도.
도 3은 본 발명의 또다른 실시 예에 따른 발광 다이오드의 단면도.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일한 요소를 지칭하도록 하였다.
도 1은 본 발명의 일 실시 예에 따른 발광 다이오드의 단면도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 발광 다이오드는 기판(110) 상에 적층 형성된 제 1 반도체층(120), 활성층(130) 및 제 2 반도체층(140)과, 제 2 반도체층(140) 상부의 소정 영역에 적층 형성된 나노 입자층(150) 및 전류 차단층(160)과, 전류 차단층(160)을 포함한 제 2 반도체층(140) 상부에 형성된 투명 전극(170), 제 1 반도체층(130) 상에 형성된 제 1 전극(180), 투명 전극(160) 상부의 소정 영역에 형성된 제 2 전극(190)을 포함한다. 또한, 기판(110)과 제 1 반도체층(120) 사이에 형성된 버퍼층(미도시)을 더 포함할 수 있다.
기판(110)은 발광 다이오드를 제작하기 위한 통상의 웨이퍼를 지칭하며, 바람직하게는 질화물 반도체 단결정을 성장시키기에 적합한 재질을 이용할 수 있다. 예를 들면, 기판(110)은 Al2O3, SiC, ZnO, Si, GaAs, GaP, LiAl2O3, BN, AlN 및 GaN 중 어느 하나를 이용할 수 있다. 또한, 기판(110) 상에는 버퍼층(미도시)이 형성될 수 있다. 버퍼층은 기판(110)과 제 1 반도체층(120) 사이의 격자 부정합을 완화시키고고, 열팽창계수의 차이를 극복하기 위해 형성된다. 이러한 버퍼층은 도핑없이 형성될 수 있으며, InAlGaN 계열이나 SiC 계열의 재료로 형성될 수 있다.
제 1 반도체층(120)은 N형 불순물이 도핑된 N형 반도체일 수 있고, 그에 따라 활성층(130)에 전자를 공급할 수 있다. 이러한 제 1 반도체층(120)은 N형 불순물, 예를 들어 Si가 도핑된 GaN층을 이용할 수 있다. 그러나, 이에 한정되지 않고 다양한 반도체 물질이 가능하다. 즉, GaN, InN, AlN(Ⅲ-Ⅴ족) 등과 같은 질화물이 이용될 수 있고, 이러한 질화물을 일정한 비율로 혼합한 화합물이 이용될 수 있는데, 예를 들어 AlGaN을 이용할 수 있다. 또한, 제 1 반도체층(120)은 단일막으로 형성할 수도 있고, 다층막으로 형성할 수도 있다.
활성층(130)은 소정의 밴드 갭을 가지며 양자 우물이 만들어져 전자 및 홀이 재결합되는 영역이다. 활성층(130)은 단일 양자 우물 구조(SQW) 또는 다중 양자 우물 구조(MQW)로 형성할 수 있는데, 다중 양자 우물 구조는 양자 우물층과 장벽층이 반복적으로 복수 적층되어 형성될 수 있다. 예를 들어, 다중 양자 우물 구조의 활성층(130)은 InGaN과 GaN이 반복적으로 적층되어 형성될 수 있고, AlGaN과 GaN이 반복적으로 적층되어 형성될 수도 있다. 여기서, 활성층(130)을 이루는 물질의 종류에 따라 전자 및 홀이 결합하여 발생하는 발광 파장이 변화되기 때문에 목표로 하는 파장에 따라 활성층(130)에 포함되는 반도체 재료를 조절하는 것이 바람직하다. 한편, 활성층(130)은 제 1 전극(170)이 형성될 영역이 제거되어 형성된다.
제 2 반도체층(140)은 P형 불순물이 도핑된 반도체층일 수 있으며, 그에 따라 활성층(130)에 홀을 공급할 수 있다. 이러한 제 2 반도체층(140)은 P형 불순물, 예를 들어 Mg가 도핑된 GaN층을 이용할 수도 있다. 그러나, 이에 한정되지 않고 다양한 반도체 물질이 가능하다. 즉, GaN, InN, AlN(Ⅲ-Ⅴ족) 등과 같은 질화물이 이용될 수 있고, 이러한 질화물을 일정한 비율로 혼합한 화합물이 이용될 수 있는데, 예를 들어 AlGaN, AlInGaN을 포함한 다양한 반도체 물질이 가능하다. 또한, 제 2 반도체층(140)은 단일막으로 형성할 수도 있고, 다층막으로 형성할 수도 있다. 한편, 제 2 반도체층(140)은 제 1 전극(160)이 형성될 영역이 제거되어 형성된다.
나노 입자층(150)은 제 2 반도체층(140) 상부의 소정 영역에 형성된다. 즉, 나노 입자층(150)은 제 2 전극(190)이 형성될 영역에 제 2 전극(190)의 형상을 따라 제 2 전극(190)보다 큰 면적으로 형성될 수 있다. 이러한 나노 입자층(150)은 복수의 나노 입자(nano particle)로 이루어지며, 나노 입자층(150)의 표면이 소정의 굴곡을 갖도록 예를 들어 10㎚∼100㎚ 사이즈의 나노 입자로 형성될 수 있다. 이렇게 소정의 굴곡을 갖도록 나노 입자층(150)의 형성되면 그 상부에 형성되는 전류 차단층(160) 및 투명 전극(170)도 소정의 굴곡을 갖게 된다. 즉, 나노 입자층(150)은 그 두께에 따라 나노 입자층(150)의 표면 굴곡과 같거나 낮은 굴곡을 가질 수 있는데, 그 상부에 형성되는 전류 차단층(160) 및 투명 전극(170)이 소정의 임계각을 갖도록 형성될 수 있다. 그런데, 나노 입자의 사이즈가 너무 작으면 굴곡이 작아져 그 상부에 형성되는 전류 차단층(160)의 굴곡이 작아지거나 평탄하게 형성될 수 있고, 나노 입자의 사이즈가 너무 크면 굴곡은 커지지만 그 상부에 형성되는 전류 차단층(160)의 단차 피복성이 저하될 수 있다. 따라서, 전류 차단층(160) 및 투명 전극(170)이 원하는 굴곡을 가질 수 있도록 나노 입자층(150)이 소정의 굴곡을 갖도록 형성할 수 있고, 이를 위해 나노 입자의 사이즈를 조절할 수 있다. 이러한 나노 입자층(150)을 형성하기 위해 예를 들어 스핀 코팅을 이용할 수 있는데, 소정의 용매에 소정 사이즈의 나노 입자를 분산시킨 후 이를 기판(100) 상에 스핀 코팅하여 형성할 수 있다. 한편, 나노 입자층(150)은 제 2 반도체층(140)의 굴절률과 전류 차단층(160)의 굴절률 사이의 굴절률을 갖는 물질로 형성될 수 있다. 즉, 나노 입자층(150)의 굴절률이 제 2 반도체층(140)의 굴절률보다 클 경우 나노 입자층(150)에 의해 광이 반사되고, 나노 입자층(150)의 굴절률이 전류 차단층(160)의 굴절률보다 낮을 경우 광이 전류 차단층(160)에 의해 광이 반사될 수 있다. 따라서, 나노 입자층(150)은 광이 통과되어 방출될 수 있도록 2.4 내지 1.5의 굴절률을 갖는 물질로 형성될 수 있다. 이러한 물질로는 Ta2O5, TiO2, ZrO2, ZnO, SiO2, Al2O3 등의 산화물을 이용할 수 있다.
전류 차단층(160)은 나노 입자층(150) 상부에 형성될 수 있으며, 나노 입자층(150)과 동일 면적으로 형성될 수 있다. 또한, 전류 차단층(160)은 나노 입자층(150)의 굴곡을 따라 소정의 굴곡을 갖도록 형성될 수 있다. 이러한 전류 차단층(160)은 제 2 전극(190)으로부터 제 2 반도체층(140)으로 전류가 직접 인가되지 못하도록 한다. 즉, 제 2 전극(190)으로부터 제 2 반도체층(140)으로 전류가 직접 인가되면 제 2 전극(190) 하측의 전류 밀도가 다른 영역보다 높아 균일한 발광이 어렵고, 제 2 전극(190) 하측에서 생성된 광은 제 2 전극(190)에 의해 반사되어 출력되지 못하여 광 손실이 발생될 수 있다. 따라서, 전류 차단층(160)을 형성하여 제 2 전극(190) 하측에서 광이 생성되지 못하도록 하여 균일한 발광 및 광 손실을 줄일 수 있다. 한편, 전류 차단층(160)은 SiO2 등의 절연 물질을 이용하여 형성할 수 있다.
투명 전극(170)은 전류 차단층(160)을 포함한 제 2 반도체층(140) 상부에 형성된다. 이러한 투명 전극(170)은 제 2 전극(190)을 통해 인가되는 전류가 제 2 반도체층(140)에 고르게 공급되도록 한다. 즉, 제 2 반도체층(140)은 수직으로 예컨데 수Ω의 저항을 갖고 수평으로 예컨데 수백㏀을 갖기 때문에 수평 방향으로는 전류가 흐르지 않고 수직 방향으로만 전류가 흐르게 된다. 따라서, 제 2 반도체층(140)에 국부적으로 전원을 인가하게 되면 제 2 반도체층(140) 전체적으로 전류가 흐르지 않으므로 투명 전극(170)을 형성하여 제 2 반도체층(140)에 전체적으로 전류가 흐를 수 있도록 한다. 또한, 투명 전극(170)은 활성층(130)에서 발생된 광이 잘 투과될 수 있도록 투명 도전성 물질로 형성될 수 있다. 예를 들어, 투명 전극(170)은 ITO, IZO, ZnO, RuOx, TiOx, IrOx 등을 이용하여 형성할 수 있다. 한편, 전류 차단층(160) 상에 형성되는 투명 전극(170)의 일부는 전류 차단층(160)의 굴곡을 따라 소정의 굴곡으로 형성될 수 있다. 즉, 투명 전극(170)은 적어도 전류 차단층(160)과 접촉하는 영역이 소정의 굴곡을 갖도록 형성되고, 나머지 영역은 평탄하게 형성된다. 이렇게 전류 차단층(160) 상부의 투명 전극(170)이 소정의 굴곡을 갖게 되면 투명 전극(170) 내부에서 광이 산란하다가 투명 전극(170)을 통과하여 광이 외부로 방출된다. 즉, 투명 전극(170)이 평탄하게 형성되는 경우 투명 전극(170)이 전류 차단층(160)보다 굴절률이 높기 때문에 전류 차단층(160)과 투명 전극(170) 사이에서 투명 전극(170)에 의해 광이 반사되지만, 투명 전극(170)이 소정의 굴곡을 갖도록 형성되면 굴곡진 투명 전극(170) 내부에서 광이 산란하다가 투명 전극(170) 외부로 빠져나가게 된다. 따라서, 투명 전극(170)이 평탄하게 형성된 종래의 경우에 비해 본 발명은 전류 차단층(160) 및 투명 전극(170)이 적층 형성된 영역에서 5%∼15% 정도로 광 효율을 향상시킬 수 있고, 전체적으로는 약 1%의 광 효율을 향상시킬 수 있다.
제 1 및 제 2 전극(180, 190)은 도전성 물질을 이용하여 형성할 수 있는데, 예를 들어 Ti, Cr, Au, Al, Ni, Ag 등의 금속 물질 또는 이들의 합금을 이용하여 형성할 수 있다. 또한, 제 1 및 제 2 전극(180, 190)은 단일층 또는 다층으로 형성할 수 있다. 제 1 전극(180)은 투명 전극(170), 제 2 반도체층(140) 및 활성층(130)의 소정 영역이 제거되어 노출된 제 1 반도체층(120) 상에 형성되어 제 1 반도체층(120)에 전원을 공급한다. 또한, 제 2 전극(190)은 투명 전극(170) 상부의 소정 영역에 형성되어 투명 전극(170)을 통해 제 2 반도체층(140)에 전원을 공급한다. 한편, 제 1 전극(180)은 예를 들어 사각형 형상의 발광 다이오드의 일 모서리 부근에 형성되고, 제 2 전극(190)은 제 1 전극(180)이 형성된 면과 대향되는 면에 접하여 중앙부에 형성될 수 있다. 그러나, 이러한 제 1 및 제 2 전극(180, 190)의 형성 위치는 다양하게 변경될 수 있다. 즉, 대면적 발광 다이오드의 경우 제 2 전극(190)이 국부적으로 형성되면 제 2 반도체층(140)으로 전류가 고르게 공급될 수 없으므로 제 2 전극(190)은 일 영역으로부터 외곽으로 확장되도록 예를 들어 "ㄷ"자 모양으로 형성될 수 있다.
상기한 바와 같이 본 발명의 일 실시 예에 따른 발광 다이오드는 전류 차단층(160) 하측에 소정의 굴곡을 갖는 나노 입자층(150)이 형성되어 전류 차단층(160) 및 투명 전극(170)이 소정의 굴곡을 갖도록 형성된다. 전류 차단층(160) 상의 투명 전극(170)이 소정의 굴곡을 가지므로 그 영역의 투명 전극(170) 내에서 광이 산란하다가 투명 전극(170) 외부로 방출된다. 따라서, 전류 차단층(160)과 투명 전극(170)이 적층된 영역에서 투명 전극(170)이 전류 차단층(160)보다 굴절률이 높아 투명 전극(170)에 의해 반사되던 광이 투명 전극(170)을 통과하여 방출되므로 광 추출 효율을 향상시킬 수 있다.
한편, 본 발명의 일 실시 예는 소정의 굴곡을 갖는 나노 입자층(150)을 형성하여 그 상부의 전류 차단층(160) 및 투명 전극(170)이 소정의 굴곡을 갖도록 형성하였으나, 본 발명은 전류 차단층(160) 상부의 투명 전극(170)이 소정의 굴곡을 갖도록 형성된 다양한 실시 예를 포함할 수 있다. 이러한 본 발명의 다른 실시 예들에 따른 발광 다이오드를 도 2 및 도 3을 이용하여 설명하면 다음과 같다.
도 2는 본 발명의 다른 실시 예에 따른 발광 다이오드의 단면도로서, 기판(110) 상에 적층 형성된 제 1 반도체층(120), 활성층(130) 및 제 2 반도체층(140)과, 제 2 반도체층(140) 상부의 소정 영역에 형성된 전류 차단층(162)과, 전류 차단층(162)을 포함한 제 2 반도체층(140) 상부에 형성된 투명 전극(170)과, 제 1 반도체층(130) 상에 형성된 제 1 전극(180)과, 투명 전극(160) 상부의 소정 영역에 형성된 제 2 전극(190)을 포함한다. 여기서, 본 발명의 다른 실시 예에 따른 전류 차단층(162)은 나노 입자로 형성되어 소정의 굴곡을 갖도록 형성될 수 있다. 즉, 전류 차단층(162)은 예를 들어 SiO2를 이용하여 형성할 수 있는데, 나노 사이즈의 SiO2를 복수 형성하여 전류 차단층(162)을 형성할 수 있다. 나노 입자로 이루어진 전류 차단층(162)은 나노 입자가 10㎚∼100㎚로 형성될 수 있고, 그에 따라 전류 차단층(162)의 표면이 소정의 굴곡을 가질 수 있다. 전류 차단층(162)이 나노 입자로 형성되어 소정의 굴곡을 가지므로 그 상부에 형성되는 투명 전극(170) 또한 소정의 굴곡을 가지고 형성될 수 있다. 투명 전극(170)이 소정의 굴곡을 가지므로 투명 전극(170) 내에서 광이 산란하다가 투명 전극(170)을 통과하여 외부로 방출될 수 있다.
도 3은 본 발명의 또다른 실시 예에 따른 발광 다이오드의 단면도로서, 기판(110) 상에 적층 형성된 제 1 반도체층(120), 활성층(130) 및 제 2 반도체층(140)과, 제 2 반도체층(140) 상부의 소정 영역에 형성된 전류 차단층(164)과, 전류 차단층(164)을 포함한 제 2 반도체층(140) 상부에 형성된 투명 전극(170)과, 제 1 반도체층(130) 상에 형성된 제 1 전극(180)과, 투명 전극(160) 상부의 소정 영역에 형성된 제 2 전극(190)을 포함한다. 여기서, 본 발명의 또다른 실시 예에 따른 발광 다이오드는 전류 차단층(164)의 상부가 소정의 표면 거칠기를 갖도록 형성된다. 즉, 전류 차단층(164)은 하부면은 평탄하게 형성되고 상부면이 소정의 굴곡을 갖도록 형성된다. 이를 위해 예를 들어 소정의 이온을 이용한 이온 처리에 의해 전류 차단층(164)의 표면 굴곡 처리를 실시할 수 있다. 이때, 표면 굴곡 처리를 위한 이온으로는 Ar 이온을 이용할 수 있다. 이온 처리는 이온에 의한 화학적 반응뿐만 아니라 이온의 이온화 에너지를 이용한 물리적 반응을 이용한 처리를 지칭한다. 물론, 이온 처리에 한정되지 않고, 연마, 식각 등과 같이 표면의 거칠기를 줄 수 있는 다양한 방법이 사용될 수 있다. 전류 차단층(164)의 상부 표면이 소정의 굴곡을 가지므로 그 상부에 형성되는 투명 전극(170) 또한 소정의 굴곡을 가질 수 있다. 투명 전극(170)이 소정의 거칠기로 형성되기 때문에 투명 전극(170) 내에서 광이 산란하다가 투명 전극(170)을 통과하여 외부로 방출될 수 있다.
이하, 본 발명의 일 실시 예에 따른 발광 다이오드의 제조 방법을 설명한다.
먼저, 기판(110) 상에 제 1 반도체층(120)을 형성한다. 제 1 반도체층(120)은 예를 들어 N형 불순물이 도핑된 GaN층으로 형성할 수 있다. 이를 위해 예를 들어 갈륨 소오스로서 트리메틸갈륨(trimethylgallium; TMGa) 또는 트리에틸갈륨(triethylgallium;TEGa), 질소 소오스로서 암모니아(NH3), 그리고 N형 불순물로서 SiH4 또는 SiH6를 유입시켜 실리콘이 도핑된 GaN층을 형성할 수 있다. 또한, N형 반도체층(120)으로 GaN 대신에 InN, AlN을 형성할 수 있는데, 이를 위해 갈륨 소오스 대신에 인듐 소오스와 알루미늄 소오스를 유입시킨다. 또한, N형 반도체층(120)으로 AlInGaN을 형성할 수 있는데, 이를 위해 갈륨 소오스, 인듐 소오스 및 알루미늄 소오스를 유입시킨다. 이러한 제 1 반도체층(120)은 예를 들어 600℃∼1200℃의 온도와 10Torr∼760Torr의 압력에서 형성할 수 있으며, 예를 들어 1㎛∼10㎛ 두께로 형성할 수 있다. 한편, 제 1 반도체층(120)을 형성하기 이전에 기판(110) 상에 버퍼층(미도시)을 형성할 수 있고, 기판(110) 상에 버퍼층 및 언도프트층(미도시)을 형성할 수 있다. 버퍼층은 AlGaN층으로 형성할 수 있는데, 이를 위해 트리메틸 알루미늄(trimethyl aluminum; TMAl)과 같은 알루미늄 소오스 가스와, 트리메틸갈륨 등의 갈륨 소오스 및 암모니아 등의 질소를 유입하고 400℃∼1200℃의 온도와, 10Torr∼760Torr의 압력하에서 10㎚∼1㎛ 두께로 형성할 수 있다. 또한, 언도프트층은 제 1 반도체층(120) 형성 이전에 실리콘 등의 불순물을 공급하지 않고 제 1 반도체층(120)과 동일 조건에서 형성할 수 있다.
이어서, 제 1 반도체층(120) 상에 활성층(130)을 형성한다. 활성층(130)은 양자 우물층과 장벽층이 교대로 반복 증착하여 형성할 수 있다. 양자 우물층은 InGaN층으로 형성할 수 있다. InGaN층을 형성하기 위해 예를 들어 트리메틸인듐(trimethylindium; TMIn) 또는 트리에틸인듐(triethylindium; TEIn) 등의 인듐 소오스와 TMGa 또는 TEGa 등의 갈륨 소오스, 그리고 암모니아(NH3) 등의 질소 소오스를 유입시킨다. 이렇게 양자 우물층을 형성하기 위해 이들 소오스 물질을 유입시키고 반응 챔버를 예를 들어 600℃∼800℃의 온도와 50Torr∼760Torr의 압력으로 유지하여 예를 들어 10Å∼100Å의 두께로 형성한다. 또한, 장벽층은 갈륨 소오스 및 질소 소오스를 이용하여 GaN층으로 형성할 수 있다. 즉, 인듐 소오스, 갈륨 소오스 및 질소 소오스를 공급하여 양자 우물층을 형성한 후 인듐 소오스의 공급을 중단하고 갈륨 소오스 및 질소 소오스의 공급을 유지하여 GaN층으로 장벽층을 형성한다. 또한, 소오스 물질을 유입하고 반응 챔버를 양자 우물층과 동일한 조건으로 유지하여 예를 들어 10Å∼400Å의 두께로 장벽층을 형성할 수 있다. 즉, 장벽층은 반응 챔버를 600℃∼800℃의 온도와 50Torr∼760Torr의 압력으로 유지하여 형성할 수 있다.
이어서, 활성층(130) 상에 제 2 반도체층(140)을 형성한다. 제 2 반도체층(140)은 예를 들어 P형 불순물이 도핑된 GaN층으로 형성한다. 이를 위해 갈륨 소오스 및 질소 소오스를 유입시키고, 예를 들어 마그네슘(Mg)을 P형 불순물로 도핑하기 위해 비스시클로펜타다이닐마그네슘(biscyclopentadienylmagnesium; Cp2Mg)을 유입시켜 P형 GaN층을 형성한다. 한편, P형 반도체층으로 GaN 대신에 InN, AlN등을 형성하기 위해서는 갈륨 소오스 대신에 인듐 소오스와 알루미늄 소오스를 유입시키고, AlInGaN을 형성하기 위해 갈륨 소오스, 인듐 소오스 및 알루미늄 소오스를 모두 유입시키면 된다. 이러한 제 2 반도체층(140)은 예를 들어 600℃∼1200℃의 온도와 10Torr∼760Torr의 압력에서 형성할 수 있으며, 1㎛∼10㎛ 두께로 형성할 수 있다.
이어서, 제 2 반도체층(140) 상에 나노 입자층(150)을 형성한다. 나노 입자층(150)은 복수의 나노 입자를 제 2 반도체층(140) 상에 형성함으로써 형성된다. 이를 위해 예를 들어 복수의 나노 입자를 소정의 용매에 분산시킨 후 이를 스핀 코팅 방법으로 제 2 반도체층(140) 상에 형성할 수 있다. 나노 입자층(150)은 그 상부에 형성되는 전류 차단층(160) 및 투명 전극(170)이 소정의 임계각을 갖도록 소정의 굴곡을 가지고 형성될 수 있다. 이를 위해 나노 입자층(150)은 예를 들어 10㎚∼100㎚ 사이즈의 나노 입자로 형성될 수 있다. 또한, 2.4 내지 1.5의 굴절률을 갖는 물질, 예를 들어 Ta2O5, TiO2, ZrO2, ZnO, SiO2, Al2O3 등의 산화물을 이용하여 형성할 수 있다.
이어서, 제 2 반도체층(140) 상에 실리콘 옥사이드 등의 절연층을 형성한다. 절연층은 소정의 굴곡을 갖는 나노 입자층(150) 상에 형성되므로 소정의 굴곡을 갖도록 형성된다. 이렇게 절연층을 형성한 후 절연층을 패터닝하여 전류 차단층(150)을 형성하고, 계속해서 나노 입자층(150)을 패터닝한다. 나노 입자층(150) 및 전류 차단층(160)은 제 2 전극(190)이 형성될 영역에 형성하며, 제 2 전극(190)보다 크거나 같은 크기로 형성할 수 있다.
이어서, 전류 차단층(160)을 포함한 제 2 반도체층(140) 상에 투명 전극(170)을 형성한다. 여기서, 전류 차단층(160)이 소정의 굴곡을 갖도록 형성되기 때문에 그 상부에 형성되는 투명 전극(170) 또한 소정의 굴곡을 갖게 된다. 즉, 투명 전극(170)은 전류 차단층(160) 상부에서 소정의 굴곡을 가지며, 제 2 반도체층(140) 상부에서 평탄하게 형성된다. 이러한 투명 전극(170)은 제 2 반도체층(140)과 접촉 형성되어 제 2 전극(190)을 통해 인가되는 전원을 제 2 반도체층(140)에 고르게 인가되도록 한다.이러한 투명 전극(160)은 ITO(Indium Tin Oxide) 등의 투명 전도성 산화물을 이용하여 형성할 수 있다.
이어서, 사진 및 식각 공정을 실시하여 투명 전극(170), 제 2 반도체층(140) 및 활성층(130)을 패터닝하여 제 1 반도체층(120)의 일부 영역을 노출시킨 후 노출된 제 1 반도체층(120) 상부와 전류 차단층(160) 상부의 투명 전극(170) 상부에 제 1 및 제 2 전극(180, 190)을 각각 형성한다.
본 발명의 기술적 사상은 상기 실시 예에 따라 구체적으로 기술되었으나, 상기 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해야 한다. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
110 : 기판 120 : 제 1 반도체층
130 : 활성층 140 : 제 2 반도체층
150 : 나노 입자층 160 : 전류 차단층
170 : 투명 전극 180 및 190 : 제 1 및 제 2 전극

Claims (10)

  1. 기판 상에 적층 형성된 제 1 반도체층, 활성층 및 제 2 반도체층;
    상기 제 2 반도체층 상의 소정 영역에 형성된 전류 차단층;
    상기 전류 차단층을 포함하여 상기 제 2 반도체층 상에 형성된 투명 전극; 및
    상기 제 1 반도체층 및 투명 전극 상의 소정 영역에 각각 형성된 제 1 및 제 2 전극을 포함하고,
    상기 투명 전극은 상기 전류 차단층 영역에서 굴곡을 포함하는 발광 다이오드.
  2. 청구항 1에 있어서, 상기 전류 차단층은 상부 표면에 굴곡을 포함하는 발광 다이오드.
  3. 청구항 2에 있어서, 상기 전류 차단층은 복수의 나노 입자를 포함하는 발광 다이오드.
  4. 청구항 1에 있어서, 상기 제 2 반도체층과 상기 전류 차단층 사이에 형성된 나노 입자층을 더 포함하는 발광 다이오드.
  5. 청구항 4에 있어서, 상기 나노 입자층이 굴곡을 가지고 형성되고, 그 상부의 상기 전류 차단층 및 투명 전극이 굴곡을 가지고 형성된 발광 다이오드.
  6. 청구항 4에 있어서, 상기 나노 입자층은 복수의 나노 입자를 포함하는 발광 다이오드.
  7. 청구항 3 또는 6에 있어서, 상기 나노 입자는 10㎚ 내지 100㎚의 사이즈를 갖는 복수의 나노 입자로 형성된 발광 다이오드.
  8. 청구항 3 또는 6에 있어서, 상기 나노 입자는 1.5 내지 2.4의 굴절률을 갖는 물질을 포함하는 발광 다이오드.
  9. 청구항 4에 있어서, 상기 나노 입자는 상기 제 2 반도체층의 굴절률과 상기 전류 차단층 사이의 굴절률 사이의 물질을 이용하는 발광 다이오드.
  10. 청구항 8에 있어서, 상기 나노 입자는 Ta2O5, TiO2, ZrO2, ZnO, SiO2, Al2O3 중 적어도 어느 하나로 형성된 발광 다이오드.
KR20130079566A 2013-07-08 2013-07-08 발광 다이오드 KR20150006162A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130079566A KR20150006162A (ko) 2013-07-08 2013-07-08 발광 다이오드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130079566A KR20150006162A (ko) 2013-07-08 2013-07-08 발광 다이오드

Publications (1)

Publication Number Publication Date
KR20150006162A true KR20150006162A (ko) 2015-01-16

Family

ID=52569634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130079566A KR20150006162A (ko) 2013-07-08 2013-07-08 발광 다이오드

Country Status (1)

Country Link
KR (1) KR20150006162A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160093311A (ko) * 2015-01-29 2016-08-08 엘지이노텍 주식회사 발광소자, 이를 포함하는 발광소자 패키지, 및 이를 포함하는 조명시스템
CN112186081A (zh) * 2020-09-28 2021-01-05 华灿光电(苏州)有限公司 发光二极管外延片及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160093311A (ko) * 2015-01-29 2016-08-08 엘지이노텍 주식회사 발광소자, 이를 포함하는 발광소자 패키지, 및 이를 포함하는 조명시스템
CN112186081A (zh) * 2020-09-28 2021-01-05 华灿光电(苏州)有限公司 发光二极管外延片及其制备方法
CN112186081B (zh) * 2020-09-28 2021-08-03 华灿光电(苏州)有限公司 发光二极管外延片及其制备方法

Similar Documents

Publication Publication Date Title
US8124985B2 (en) Semiconductor light emitting device and method for manufacturing the same
JP5849215B2 (ja) 紫外半導体発光素子
WO2014073139A1 (ja) 紫外半導体発光素子およびその製造方法
JP2019087712A (ja) Iii族窒化物半導体発光素子とその製造方法
US20150236194A1 (en) Method of manufacturing microarray type nitride light emitting device
US20130075755A1 (en) Light emitting device and manufacturing method thereof
JP7323783B2 (ja) 発光装置の製造方法及び発光装置
KR101903361B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
JP2014187159A (ja) 半導体発光素子
JP5187854B2 (ja) 窒化物半導体発光素子
TWI437731B (zh) 一種具有提升光取出率之半導體光電元件及其製造方法
KR20150006162A (ko) 발광 다이오드
US20140011311A1 (en) Nitride semiconductor light emitting device and method for manufacturing the same
JP5379703B2 (ja) 紫外半導体発光素子
KR20080033721A (ko) 발광 소자의 제조 방법
KR20090121812A (ko) 자외선 발광 소자의 제조 방법
JP2015043468A (ja) 紫外半導体発光素子
JP2011066047A (ja) 窒化物半導体発光素子
CN105161583A (zh) 氮化嫁基紫外半导体发光二极管及其制作方法
KR20130110748A (ko) 발광 소자 및 그 제조 방법
KR20140147279A (ko) 발광 다이오드 및 그 제조 방법
KR101267437B1 (ko) 발광 다이오드 및 그 제조방법
KR101072199B1 (ko) 발광소자 및 그 제조방법
KR101140679B1 (ko) 질화갈륨계 화합물 반도체
KR20160049433A (ko) 질화물계 발광 다이오드의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination