KR100679271B1 - 발광 소자 및 이의 제조 방법 - Google Patents

발광 소자 및 이의 제조 방법 Download PDF

Info

Publication number
KR100679271B1
KR100679271B1 KR20050056828A KR20050056828A KR100679271B1 KR 100679271 B1 KR100679271 B1 KR 100679271B1 KR 20050056828 A KR20050056828 A KR 20050056828A KR 20050056828 A KR20050056828 A KR 20050056828A KR 100679271 B1 KR100679271 B1 KR 100679271B1
Authority
KR
South Korea
Prior art keywords
type semiconductor
semiconductor layer
layer
film
forming
Prior art date
Application number
KR20050056828A
Other languages
English (en)
Other versions
KR20070001380A (ko
Inventor
이재호
이정훈
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR20050056828A priority Critical patent/KR100679271B1/ko
Publication of KR20070001380A publication Critical patent/KR20070001380A/ko
Application granted granted Critical
Publication of KR100679271B1 publication Critical patent/KR100679271B1/ko

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은 발광 소자 및 이의 제조 방법에 관한 것으로, N형 반도체층과 P형 반도체층 및 상기 N형 반도체층과 상기 P형 반도체층 사이에 형성된 양자점(Quantum Dot) 형태의 활성층을 포함하는 발광 소자를 제공한다. 이와 같이 활성층을 양자점 형태로 형성하여 발광 효율을 높일 수 있고, 단일 기판에서 제작되는 다수의 발광 칩들이 균일한 수준의 파장 특성을 나타낼 수 있어 양산성을 증대시킬 수 있다.
발광 소자, 양자점, 활성층, 초격자층, GaN

Description

발광 소자 및 이의 제조 방법{Luminous element and method of manufacturing thereof}
도 1은 종래 발광 소자의 단면도.
도 2는 본 발명의 일 실시예에 따른 발광 소자의 단면도.
도 3a 내지 도 3e는 본 발명의 일 실시예에 따른 발광 소자의 제조 방법을 설명하기 위한 단면도.
도 4는 본 발명의 다른 일 실시예에 따른 발광 소자의 단면도.
도 5a 내지 도 5c는 본 발명의 다른 일 실시예에 따른 발광 소자의 제조 방법을 설명하기 위한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1, 10, 110 : 기판 2, 20, 120 : 버퍼층
3. 30, 130: N형 반도체층 4, 40, 140 : 활성층
5, 50, 150 : P형 반도체층
본 발명은 발광 소자 및 이의 제조 방법에 관한 것으로, 활성층을 양자점(Quantum dot)으로 형성하여 발광 효율을 높이고 재현성 있는 에피성장을 확보하여 양산성을 증대시킬 수 있는 발광 소자 및 이의 제조 방법에 관한 것이다.
일반적인 발광 소자는 반도체의 PN접합 구조를 이용하여 주입된 소스 캐리어(전자 또는 양공)를 만들어내고, 이들의 재결합에 의하여 소정의 빛을 발산하는 소자를 지칭한다.
도 1은 종래 발광 소자의 단면도이다.
도 1을 참조하면, 종래의 발광 소자는 사파이어 기판(1) 상에 GaN 또는 AlN으로된 버퍼층(2)을 형성하고, 그 상부에 N형 질화물 반도체층(3), 활성층(4) 및 P형 질화물 반도체층(5)을 순차적으로 형성한다.
소정의 패터닝 공정으로 P형 반도체층(5) 및 활성층(4)의 일부를 제거하여 N형 질화물 반도체층(3)을 노출한다. P형 질화물 반도체층(5)의 표면에 오믹성 투명전극(6)을 증착하고, 열처리한 다음, 그 상부의 일부영역에 Au계 금속층으로 본딩패드(7)를 형성한다. 한편, 노출된 N형 질화물 반도체층(3)의 일부에 N형 오믹 접촉성 금속층(8)을 도포하여 본딩 패드를 형성한다.
여기서, N형 질화물 반도체층(3)은 GaN막, AlGaN막 또는 InGaN막을 단일 막으로 형성하거나 복수 막으로 형성한다. 또한, P형 질화물 반도체층(5)은 GaN막, AlGaN막 또는 InGaN막을 단일 막으로 형성하거나 복수 막으로 형성한다. 활성층 (4)은 InGaN막 또는 In을 포함하는 질화물 반도체층이 더블 헤테르 구조 또는 양자 웰 구조로 N형 질화물 반도체층(3)과 P형 질화물 반도체층(5) 사이에 개재되어 있다.
하지만, 종래의 발광 소자의 활성층(4)은 In을 포함하는 막으로 구성되어 있기 때문에 에너지 밴드갭의 고착(pinning)현상이 발생하고, 국부적으로 In의 조성이 불균일하여 기판의 전 영역에 걸쳐 일정한 수준의 파장 특성을 얻기 어려운 문제가 있다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 활성층을 양자점 형태로 형성하여 발광 효율을 높일 수 있고, 재현성 있는 에피 성장을 확보하여 양산성을 증대시킬 수 있는 발광 소자 및 이의 제조 방법을 제공하는 것을 그 목적으로 한다.
본 발명에 따른 N형 반도체층과 P형 반도체층 및 상기 N형 반도체층과 상기 P형 반도체층 사이에 형성된 양자점 형태의 활성층을 포함하는 발광 소자를 제공한다.
상기의 양자점은 InGaP 또는 AlGaP이다. 그리고, 상기 양자점 형태의 활성층은 상부 또는 하부에 도핑되지 않은 InN막을 더 포함한다. 상기 InN막은 1 내지 20nm두께로 형성되는 것이 바람직하다. 상기 N형 반도체층은 SiNx 와 GaN의 혼합상 형태의 버퍼층을 더 포함하는 것이 바람직하다.
이때, 상기 N형 반도체층은, InN막과 AlGaN막이 겹쳐 쌓인 다층막과 상기 다층막 상에 형성된 AlGaN막을 포함하거나, InN막과 AlGaN막이 다수번 적층된 초격자층과 상기 초격자층 상에 형성된 AlGaN막을 포함한다.
그리고, 상기 P형 반도체층은, InGaN막과 InN막이 겹쳐 쌓인 다층막과 상기 다층막 상에 형성된 P형 불순물이 도핑된 GaN막을 포함하거나, InGaN막과 InN막이 다수번 적층된 초격자층과 상기 초격자층 상에 형성된 P형 불순물이 도핑된 GaN막을 포함한다. 물론 상기 P형 불순물이 도핑된 GaN막은 Mg 또는 Zn이 1×1016 내지 9×1020/㎤만큼 주입된다.
또한, 본 발명에 따른 기판 상에 버퍼층, N형 반도체층을 형성하는 단계와, 상기 N형 반도체층 상에 양자점 형태로 활성층을 형성하는 단계와, 상기 활성층 상에 P형 반도체층을 형성하는 단계와, 상기 P형 반도체층 및 상기 활성층의 일부를 제거하여 상기 N형 반도체층의 일부를 노출하는 단계와, 상기 P형 반도체층 상에 오믹 전극과 P형 패드를 형성하는 단계 및 상기 노출된 N형 반도체층 상에 N형 패드를 형성하는 단계를 포함하는 발광 소자의 제조 방법을 제공한다.
또한, 본 발명에 따른 기판 상에 버퍼층, N형 반도체층을 형성하는 단계와, 상기 N형 반도체층 상에 양자점 형태로 활성층을 형성하는 단계와, 상기 활성층 상에 P형 반도체층과 오믹 전극을 형성하는 단계와, 상기 오믹 전극과 패드 기판을 결합하는 단계와, 상기 기판과 버퍼층을 제거하는 단계 및 상기 기판과 버퍼층이 제거된 N형 반도체층 상에 N형 패드를 형성하는 단계를 포함하는 발광 소자의 제조 방법을 제공한다.
여기서, 상기 양자점 형태의 활성층을 형성하는 단계는, 트리메틸인듐(Trimethyindium) 가스와 트리메틸갈륨(Trimethygallium) 가스와 PH3 가스를 이용하여 양자점 형태의 InGaP 활성층을 형성하거나, 트리메틸알루미늄(Trimethyaluminum) 가스와 트리메틸갈륨(Trimethygallium) 가스와 PH3 가스를 이용하여 양자점 형태의 AlGaP 활성층을 형성한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 2는 본 발명의 일 실시예에 따른 발광 소자의 단면도이다.
도 2를 참조하면, 본 발명에 따른 발광 소자는 기판(10) 상에 형성된 버퍼층(20)과, 버퍼층(20) 상에 형성된 N형 반도체층(30)과, 상기 N형 반도체층(30) 상부의 일부에 형성된 양자 점 형태의 활성층(40)과, 상기 활성층(40) 상에 형성된 P형 반도체층(50)을 포함한다. 또한, 상기 P형 반도체층(50) 상에는 투명 전극(60)이 형성되고, 그 상부에 P형 본딩 패드(70)가 형성된다. 활성층(40)이 형성되지 않은 N형 반도체층(30) 상부에는 N형 본딩 패드(80)가 형성된다.
상기에서 기판(10)은 발광 소자를 제작하기 위한 통상의 웨이퍼를 지칭하는 것으로, Al2O3, SiC, ZnO, Si, GaAs, GaP, LiAl2O3, BN, AlN 및 GaN 중 적어도 어느 하나의 기판을 사용하는 것이 바람직하다. 본 실시예에서는 사파이어로 구성된 결정 성장의 기판(10)을 사용한다.
여기서, 상기의 버퍼층(20)은 SiNx 와 GaN의 혼합상 형태로 제작되는 것이 바람직하다. 또한, SiNx막과 GaN막을 포함하는 버퍼층(20)으로 제작될 수도 있다. 또는, 섬형태의 SiNx이 형성되고, 그 상부에 GaN막이 형성된 형태로 버퍼층이 제작될 수도 있다.
상기의 N형 반도체층(30)은 다층막으로 형성되는 것이 바람직하다. 본 실시예에서는 도면에 도시된 바와 같이 N형 반도체층(30)은 InN막과 AlGaN막이 적층된 초격자층(32)과, 상기 초격자층(32) 상부에 형성된 AlGaN막(34)을 포함한다. 이때, AlGaN막(34)은 1 내지 500㎚의 두께로 형성하며, 생략할 수도 있다. 이때, 상기의 AlGaN막의 형성을 생략할 수도 있다. 물론 이에 한정되지 않고, InN막과 AlGaN막을 1회 이상 겹쳐 쌓아 초격자층(34)을 대신할 수도 있다. 이와 같이 N형 반도체층(30)을 다층으로 형성하여 격자 부정합을 줄일 수 있고, 더 많은 캐리어를 축적시킬 수 있다.
활성층(40)은 InGaP 또는 AlGaP의 양자점 형태로 N형 반도체층(30) 상에 형성된다. 이러한 양자점 형태의 활성층(40)을 통해 활성층(40) 내의 전자 및 전공을 저장할 수 있는 영역을 넓일 수 있어 광 효율을 증대시킬 수 있다. 본 실시예에서는 상기 활성층(40) 상부에 도핑되지 않는 InN막(42)을 약 1 내지 20㎚ 두께로 형성하는 것이 효과적이다. 또한, InN막(42)을 증착하기 전에 AlGaN막을 더 형성할 수도 있다. 즉, 양자점 형태의 활성층(40)을 AlGaN막으로 덮은 다음 그 상부에 InN막(42)을 형성한다.
P형 반도체층(50)은 다층막으로 형성되는 것이 바람직하다. 즉, 본 실시예에서는 도면에 도시된 바와 같이 P형 반도체층(50)은 InGaN막과 InN막이 적층된 초격자층(52)과, 그 상부에 P형 불순물이 도핑된 GaN막(54)을 포함한다. 이때, P형 불순물은 Mg 또는 Zn을 1×1016 내지 9×1020/㎤만큼 주입하는 것이 바람직하다. 이때, 상기 초격자층(52)을 생략할 수도 있다.
상기의 투명전극(60)은 ITO막을 사용하는 것이 효과적이다. 그리고, N형 금속패드(80) 및 P형 금속패드(70)는 단일의 금속물질을 사용하여 형성할 수도 있고, 다층이 금속물질을 사용하여 형성할 수도 있다.
이하, 도면을 참조하여 상술한 본 실시예의 발광 소자의 제조 방법을 설명한다.
도 3a 내지 도 3e는 본 발명의 일 실시예에 따른 발광 소자의 제조 방법을 설명하기 위한 단면도이다.
도 3a를 참조하면, 기판(10)상에 버퍼층(20)과, N형 반도체층(30)을 형성한다. 여기서, N형 반도체층(30)은 InN막과 AlGaN막이 적층된 초격자층(32)과, 초격자층(32) 상부에 형성된 AlGaN막(34)을 포함한다.
상기 기판(10) 상에 유기 금속 화학 증착법으로 실란(SiH4) 또는 이염화실란(SiH2Cl2)가스 및 아산화질소(N2O) 또는 암모니아(NH4) 가스와, 트리메틸갈륨(TMGa)가스를 혼입하여 SiNx 와 GaN의 혼합상의 버퍼층(20)을 형성한다.
버퍼층(20) 상에 트리메틸인듐(TMIn) 가스와, 암모니아 가스를 이용하여 InN막을 형성하고, 그 상부에 트리메틸알루미늄(TMAl) 가스와, 트리메틸갈륨(TMGa) 가스 및 암모니아 가스를 이용하여 AlGaN막을 형성한다. 이때, 상술한 가스의 주입을 연속적으로 변경하여 InN막과 AlGaN막이 얇게 교대로 적층된 형태의 초격자층(32)을 형성한다. 이후, 트리메틸알루미늄 가스와, 트리메틸갈륨 가스 및 암모니아 가스를 이용하여 초격자층(32) 상에 AlGaN막(34)을 형성하여 N형 반도체층(30)을 형성한다. 상기에서 트리메틸 계의 가스 뿐만 아니라 트리에틸 계 가스를 사용할 수도 있다.
도 3b 및 3c를 참조하면, 상기 N형 반도체층(30) 상에 양자점 형태의 활성층(40)을 형성한다.
N형 반도체층(30) 상에 트리메틸인듐 가스와, 트리메틸갈륨 가스와, PH3 가스를 이용하여 양자점 형태의 InGaP 활성층(40)을 형성하거나, 트리메틸알루미늄 가스와 트리메틸갈륨 가스와, PH3 가스를 이용하여 양자점 형태의 AlGaP 활성층(40)을 형성한다. 이때, 양자점은 공정 조건에 따라 그 형상과, 크기가 매우 다양하게 변화될 수 있다. 상기 양자점의 크기는 수십㎚이내인 것이 바람직하다.
상기 양자점 형태의 활성층(40)을 형성하기 위한 증착 챔버 내부의 온도는 100 내지 5000도 범위이고, 챔버 내부의 압력은 1mTorr 내지 10Torr이고, 공정 시간은 1초 내지 30분인 것이 바람직하다.
도 3d를 참조하면, 상기 양자점 형태의 활성층(40) 상에 도핑되지 않은 InN막(42)을 형성하고, 그 상부에 P형 반도체층(50)을 형성한다.
활성층(40)상에 트리메틸인듐과 NH3가스를 이용하여 약 1 내지 20㎚두께의 InN막(42)을 형성한다. 상기 InN막은 전류밀폐층(Current blocking layer)의 역할과, 활성층 내로의 이물질의 확산을 방지하는 역할을 한다.
상기의 InN막(42) 상에 트리메틸인듐 가스와, 트리메틸갈륨 가스와, NH3 가스를 이용하여 InGaN막을 형성하고, 그 상부에 트리메틸인듐 가스 및 NH3 가스를 이용하여 InN막을 형성한다. 이때, 상술한 가스의 주입을 연속적으로 변경하여 InGaN막과 InN막이 얇게 교대로 적층된 형태의 초격자층(52)을 형성한다. 이후, 트리메틸갈륨 가스와 NH3 가스를 이용하여 GaN막을 형성하고, Mg 또는 Zn의 P형 불순물 도핑된 GaN막(54)을 초격자층(52) 상에 형성한다.
도 3d 및 도 3e를 참조하면, 상기 P형 반도체층(50), InN막(42) 및 활성층 (40)의 일부를 식각하여 N형 반도체층(30)의 일부를 노출하고, 노출된 N형 반도체층(30)의 일부와, 활성층(40)을 식각하여 기판(10)상에 개개의 발광 소자 간을 전기적으로 분리한다. 이후, 상기 P형 반도체층(50) 상에 오믹 전극인 투명전극(60)을 형성한 다음, P형 반도체층(50) 상에 P형 금속패드(70)를 형성하고, 노출된 N형 반도체층(30) 상에 N형 금속패드(80)를 형성한다. 이후, 기판(10)을 레이저 등을 이용하여 표면부에 흠을 내고 뒷면에 충격을 가하여 발광 소자를 물리적으로 분리한다. 여기서, 식각공정은 감광막을 이용한 마스크를 사용하고, 플라즈마를 이용한 건식 식각 또는 화학 용액을 이용한 습식 식각을 실시할 수 있다.
상술한 바와 같이 본 실시예에서는 수평형 발광 소자의 칩 구조를 변경하여 발광 효율을 높일 수 있다. 이뿐만 아니라 본 발명은 수직형 발광 소자의 칩 구조를 변경하여 발광 효율을 향상시킬 수 있다. 이하, 도면을 참조하여 본 발명의 다른 실시예에 따른 수직형 발광 소자 및 이의 제조 방법을 설명한다. 하기에서는 앞서 설명한 실시예와 중복되는 설명은 생략한다.
도 4는 본 발명의 다른 일 실시예에 따른 발광 소자의 단면도이다.
도 4에 도시된 본 실시예에 따른 발광 소자는 N형 반도체층(130)과 P형 반도체층(150) 사이에 형성된 양자점 형태의 활성층(140)과, 상기 N형 반도체층(130) 상에 형성된 N형 금속패드(180)와, 상기 P형 반도체층(150) 상에 형성된 투명전극(160)과, 금속패드 기판(200)을 포함한다.
상기에서 N형 반도체층(130)은 InN막과 AlGaN막이 겹쳐 쌓인 다층막 형태로 형성되거나, InN막과 AlGaN막이 얇은 두께로 다수번 적층된 초격자층(132)과, 그 상부에 AlGaN막(134)이 형성된 다층 박막으로 형성하는 것이 바람직하다. 이때, 상기의 AlGaN막(134)의 형성을 생략할 수도 있다.
P형 반도체층(150)은 InGaN막과 InN막이 겹쳐 쌓인 다층막 형태로 형성되거나, 이들이 얇은 두께로 다수번 적층된 초격자층(152)과, 그 상부에 P형 불순물이 도핑된 GaN층(154)이 형성된 다층 박막으로 형성하는 것이 바람직하다.
상기의 N형 반도체층(130)과 P형 반도체층(150) 사이에는 InGaP막 또는 AlGaP막의 양자점 형태의 활성층(140)이 형성되어 있다. 그리고 활성층(140)과, P형 반도체층(150) 사이에는 도핑되지 않은 InN막(142)이 형성되어 있다.
상기의 N형 반도체층(130) 상에는 전기 전도성을 갖는 금속을 포함하는 N형 금속패드(180)가 형성되어 있다. 상기 N형 금속패드(180)는 단일 금속층으로 형성될 수도 있고, 다층의 금속층으로 형성될 수도 있다.
상기의 P형 반도체층(150)의 하부에는 ITO를 포함하는 오믹 특성의 투명전극(160)이 형성되고, 상기 투명전극(160) 상에는 상기 구조물을 지지하고, 외부 전극과 접속될 금속패드 역할을 하는 금속패드 기판(200)이 형성된다. 물론 상기 투명 전극(160) 상에 P형 금속패드가 형성될 수도 있다.
이하, 도면을 참조하여 도 4에 도시된 실시예의 발광 소자의 제조 방법을 설명한다.
도 5a 내지 도 5c는 도 4에 도시된 실시예에 따른 발광 소자의 제조 방법을 설명하기 위한 단면도이다.
여기서, 상기 P형 반도체층의 형성까지의 제조 방법은 앞서 설명한 실시예의 도 3a 내지 도 3c와 동일하므로 생략한다.
도 5a를 참조하면, 버퍼층(120), N형 반도체층(130), 활성층(140), InN막(142) 및 P형 반도체층(150)이 순차적으로 형성된 기판(110)을 제공한다. 상기 P형 반도체층(150) 상에 투명전극(160)을 형성한 다음 상기 투명전극(160), P형 반도체층(150), InN막(142), 활성층(140), N형 반도체층(130) 및 버퍼층(120)의 일부를 식각하여 발광 소자를 전기적으로 분리한다. 상기의 투명전극(160)으로는 ITO를 사용한다.
상기의 식각은 감광막을 이용하여 메쉬 형태의 감광막 마스크 패턴을 형성한 다음, 감광막 마스크를 식각마스크로 하여 건식 또는 습식 식각을 실시하여 상기 투명전극(160), P형 반도체층(150), InN막(142), 활성층(140), N형 반도체층(130) 및 버퍼층(120)을 제거한다.
도 5b 및 도 5c를 참조하면, 상기 투명전극(160)과 금속 패드 기판(200) 즉, 호스트 기판을 결합시킨 다음, 상기 구조물을 회전시키고, N형 반도체층(130) 하부의 버퍼층(120)과 기판(110)을 제거한다. 이때, 레이저 리프트 오프 공정을 통해 기판을 분리하는 것이 바람직하다. 이후, 상기 금속 패드 기판(200)을 셀 별로 분리하여 개개의 발광 소자를 물리적으로 분리한다.
본 발명을 첨부 도면과 전술된 바람직한 실시예를 참조하여 설명하였으나, 본 발명은 그에 한정되지 않으며, 후술되는 특허청구범위에 의해 한정된다. 따라서, 본 기술분야의 통상의 지식을 가진 자라면 후술되는 특허청구범위의 기술적 사상에서 벗어나지 않는 범위 내에서 본 발명을 다양하게 변형 및 수정할 수 있다.
상술한 바와 같이, 본 발명은 활성층을 양자점 형태로 형성하여 발광 효율을 높일 수 있고, 단일 기판에서 제작되는 다수의 발광 칩들이 균일한 수준의 파장 특성을 나타낼 수 있어 양산성을 증대시킬 수 있다.
또한, 개개의 층을 다층의 막으로 형성하여 각 층간의 격자 부정합을 줄일 수 있다.

Claims (12)

  1. N형 반도체층과 P형 반도체층;
    상기 N형 반도체층과 상기 P형 반도체층 사이에 형성된 양자점 형태의 활성층; 및
    상기 양자점 형태의 활성층의 상부 또는 하부에 마련된 도핑되지 않은 InN막;을 포함하는 발광 소자.
  2. 청구항 1에 있어서,
    상기 양자점은 InGaP 또는 AlGaP인 발광 소자.
  3. 청구항 1에 있어서,
    상기 InN막은 1 내지 20nm두께로 형성된 발광 소자
  4. 청구항 1에 있어서,
    상기 N형 반도체층은 SiNx 와 GaN의 혼합상 형태의 버퍼층을 더 포함하는 발광 소자.
  5. 청구항 1에 있어서, 상기 N형 반도체층은,
    InN막과 AlGaN막이 겹쳐 쌓인 다층막과 상기 다층막 상에 형성된 AlGaN막을 포함하거나, InN막과 AlGaN막이 다수번 적층된 초격자층과 상기 초격자층 상에 형성된 AlGaN막을 포함하는 발광 소자.
  6. 청구항 1에 있어서, 상기 P형 반도체층은,
    InGaN막과 InN막이 겹쳐 쌓인 다층막과 상기 다층막 상에 형성된 P형 불순물이 도핑된 GaN막을 포함하거나, InGaN막과 InN막이 다수번 적층된 초격자층과 상기 초격자층 상에 형성된 P형 불순물이 도핑된 GaN막을 포함하는 발광 소자.
  7. 청구항 6에 있어서,
    상기 P형 불순물이 도핑된 GaN막은 Mg 또는 Zn이 1×1016 내지 9×1020/㎤만큼 주입된 발광 소자.
  8. 기판 상에 버퍼층, N형 반도체층을 형성하는 단계;
    상기 N형 반도체층 상에 양자점 형태로 활성층을 형성하는 단계;
    상기 활성층 상에 도핑되지 않은 InN막을 형성하는 단계;
    상기 InN막 상에 P형 반도체층을 형성하는 단계;
    상기 P형 반도체층, 상기 InN 및 상기 활성층의 일부를 제거하여 상기 N형 반도체층의 일부를 노출하는 단계;
    상기 P형 반도체층 상에 오믹 전극과 P형 패드를 형성하는 단계; 및
    상기 노출된 N형 반도체층 상에 N형 패드를 형성하는 단계를 포함하는 발광 소자의 제조 방법.
  9. 기판 상에 버퍼층, N형 반도체층을 형성하는 단계;
    상기 N형 반도체층 상에 양자점 형태로 활성층을 형성하는 단계;
    상기 활성층 상에 도핑되지 않은 InN막을 형성하는 단계;
    상기 InN막 상에 P형 반도체층과 오믹 전극을 형성하는 단계;
    상기 오믹 전극과 패드 기판을 결합하는 단계;
    상기 기판과 버퍼층을 제거하는 단계; 및
    상기 기판과 버퍼층이 제거된 N형 반도체층 상에 N형 패드를 형성하는 단계;를 포함하는 발광 소자의 제조 방법.
  10. 기판 상에 버퍼층, N형 반도체층을 형성하는 단계;
    상기 N형 반도체층 상에 도핑되지 않은 InN막을 형성하는 단계;
    상기 InN막 상에 양자점 형태로 활성층을 형성하는 단계;
    상기 활성층 상에 P형 반도체층을 형성하는 단계;
    상기 P형 반도체층, 상기 InN 및 상기 활성층의 일부를 제거하여 상기 N형 반도체층의 일부를 노출하는 단계;
    상기 P형 반도체층 상에 오믹 전극과 P형 패드를 형성하는 단계; 및
    상기 노출된 N형 반도체층 상에 N형 패드를 형성하는 단계를 포함하는 발광 소자의 제조 방법.
  11. 기판 상에 버퍼층, N형 반도체층을 형성하는 단계;
    상기 N형 반도체층 상에 도핑되지 않은 InN막을 형성하는 단계;
    상기 InN막 상에 양자점 형태로 활성층을 형성하는 단계;
    상기 활성층 상에 P형 반도체층과 오믹 전극을 형성하는 단계;
    상기 오믹 전극과 패드 기판을 결합하는 단계;
    상기 기판과 버퍼층을 제거하는 단계; 및
    상기 기판과 버퍼층이 제거된 N형 반도체층 상에 N형 패드를 형성하는 단계;를 포함하는 발광 소자의 제조 방법.
  12. 청구항 8 내지 청구항 11 중 어느 한 항에 있어서, 상기 양자점 형태의 활성층을 형성하는 단계는,
    트리메틸인듐(Trimethyindium) 가스와 트리메틸갈륨(Trimethygallium) 가스와 PH3 가스를 이용하여 양자점 형태의 InGaP 활성층을 형성하거나, 트리메틸알루미늄(Trimethyaluminum) 가스와 트리메틸갈륨(Trimethygallium) 가스와 PH3 가스를 이용하여 양자점 형태의 AlGaP 활성층을 형성하는 발광 소자의 제조 방법.
KR20050056828A 2005-06-29 2005-06-29 발광 소자 및 이의 제조 방법 KR100679271B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20050056828A KR100679271B1 (ko) 2005-06-29 2005-06-29 발광 소자 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20050056828A KR100679271B1 (ko) 2005-06-29 2005-06-29 발광 소자 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20070001380A KR20070001380A (ko) 2007-01-04
KR100679271B1 true KR100679271B1 (ko) 2007-02-06

Family

ID=37868785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20050056828A KR100679271B1 (ko) 2005-06-29 2005-06-29 발광 소자 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR100679271B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100974924B1 (ko) * 2009-08-26 2010-08-10 서울옵토디바이스주식회사 질화물계 발광소자
KR101718067B1 (ko) * 2010-12-15 2017-03-20 삼성전자 주식회사 발광소자 및 그 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010068216A (ko) * 2000-01-03 2001-07-23 조장연 질화물 반도체 백색 발광소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010068216A (ko) * 2000-01-03 2001-07-23 조장연 질화물 반도체 백색 발광소자

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020010068216

Also Published As

Publication number Publication date
KR20070001380A (ko) 2007-01-04

Similar Documents

Publication Publication Date Title
JP4135550B2 (ja) 半導体発光デバイス
TWI521734B (zh) A III-V nitride semiconductor epitaxial wafer, a device comprising the epitaxial wafer, and a method for preparing the same
US8242509B2 (en) Light emitting device
JP5849215B2 (ja) 紫外半導体発光素子
KR20090112307A (ko) 반도체 발광소자 및 그 제조방법
KR101537330B1 (ko) 질화물 반도체 발광 소자 제조 방법
US8779445B2 (en) Stress-alleviation layer for LED structures
KR100661960B1 (ko) 발광 다이오드 및 그 제조 방법
US20080290346A1 (en) Light emitting device and manufacturing method thereof
KR101072200B1 (ko) 발광소자 및 그 제조방법
KR100728132B1 (ko) 전류 확산층을 이용한 발광 다이오드
US8247244B2 (en) Light emitting device and method of manufacturing the same
KR100679271B1 (ko) 발광 소자 및 이의 제조 방법
KR20090121812A (ko) 자외선 발광 소자의 제조 방법
KR101239856B1 (ko) 발광 다이오드 및 이의 제조 방법
JP2015043468A (ja) 紫外半導体発光素子
KR101765903B1 (ko) 발광소자, 그 제조방법 및 발광소자 패키지
US20070210319A1 (en) Light Emitting Device and Manufacturing Method Thereof
KR101295468B1 (ko) 발광소자 및 그 제조방법
KR101072199B1 (ko) 발광소자 및 그 제조방법
KR100616631B1 (ko) 질화물계 반도체 발광 소자 및 그 제조 방법
KR101720621B1 (ko) 발광 소자 및 그 제조 방법
KR20210099884A (ko) 인-시투 식각층을 갖는 질화물 반도체 소자 및 그것을 제조하는 방법
KR100986327B1 (ko) 발광소자 및 그 제조방법
KR20140147279A (ko) 발광 다이오드 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121217

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131211

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee