KR101765903B1 - 발광소자, 그 제조방법 및 발광소자 패키지 - Google Patents

발광소자, 그 제조방법 및 발광소자 패키지 Download PDF

Info

Publication number
KR101765903B1
KR101765903B1 KR1020100034759A KR20100034759A KR101765903B1 KR 101765903 B1 KR101765903 B1 KR 101765903B1 KR 1020100034759 A KR1020100034759 A KR 1020100034759A KR 20100034759 A KR20100034759 A KR 20100034759A KR 101765903 B1 KR101765903 B1 KR 101765903B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
ion implantation
buffer layer
region
Prior art date
Application number
KR1020100034759A
Other languages
English (en)
Other versions
KR20110115322A (ko
Inventor
김경준
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100034759A priority Critical patent/KR101765903B1/ko
Publication of KR20110115322A publication Critical patent/KR20110115322A/ko
Application granted granted Critical
Publication of KR101765903B1 publication Critical patent/KR101765903B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예는 발광소자, 그 제조방법 및 발광소자 패키지에 관한 것이다.
실시예에 따른 발광소자는, 기판; 상기 기판에 형성된 하나 이상의 제1 이온주입영역; 상기 기판상에 형성된 버퍼층; 및 상기 버퍼층 상에 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하여 형성된 발광구조물;을 포함하고, 상기 하나 이상의 제1 이온주입영역은 상호 이격될 수 있다.

Description

발광소자, 그 제조방법 및 발광소자 패키지{LIGHT EMITTING DEVICE AND METHOD FOR FABRICATING THE SAME AND LIGHT EMITTING DEVICE PACKAGE}
실시예는 발광소자, 그 제조방법 및 발광소자 패키지에 관한 것이다.
발광소자(Light Emitting Device)는 전기에너지가 빛에너지로 변환되는 특성의 p-n 접합 다이오드를 주기율표상에서 Ⅲ족과 Ⅴ족의 원소가 화합하여 생성될 수 있다. LED는 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.
질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.
종래기술에 의하면 고품질의 질화물(nitride) 반도체의 성장을 위해서 ELO(Epitaxial Lateral Overgrowth)방법과 PE(Pendeo Epitaxy)방법 등이 있다.
예를 들어, ELO 방법은 기판상에 GaN 박막을 성장시킨 후, GaN 박막이 성장된 기판을 반응기에서 꺼낸 다음 증착장비에 장입하여 GaN 박막 상에 SiO2 박막을 형성시킨다. 이후, SiO2 박막이 증착된 기판을 증착장비에서 꺼낸 후 사진식각 기법을 이용하여 SiO2 마스크 패턴을 형성하고, 이를 다시 반응기에 장입하여 GaN박막을 형성하는 방법이다.
그런데, ELO의 경우는 TD(Treading Dislocation)가 마스크패턴(mask pattern)이 없는 곳의 상부까지 전파가 되어 여전히 품질 악화를 초래하는 문제가 있다.
또한, 종래기술에 의한 ELO, PE의 제조방법 등은 위에서 상술한 바와 같은 복잡한 공정을 거치게 되고 공정 시간 또한 오래 걸리는 단점이 있다.
실시예는 품질을 향상시킬 수 있는 발광소자, 그 제조방법 및 발광소자 패키지를 제공하고자 한다.
또한, 실시예는 공정효율을 증대시킬 수 있는 발광소자, 그 제조방법 및 발광소자 패키지를 제공하고자 한다.
실시예에 따른 발광소자는, 기판; 상기 기판에 형성된 하나 이상의 제1 이온주입영역; 상기 기판상에 형성된 버퍼층; 및 상기 버퍼층 상에 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하여 형성된 발광구조물;을 포함하고, 상기 하나 이상의 제1 이온주입영역은 상호 이격될 수 있다.
또한, 실시예에 따른 발광소자의 제조방법은 기판에 제1 이온을 주입하여 하나 이상의 제1 이온주입영역을 형성하는 단계; 상기 기판 상에 버퍼층을 형성하는 단계; 및 상기 버퍼층 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물을 형성하는 단계를 포함하고, 상기 하나 이상의 제1 이온주입영역은 상호 이격될 수 있다.
또한, 실시예에 따른 발광소자의 패키지는 패키지 몸체; 상기 발광소자; 및 상기 패키지 몸체에 형성되고 상기 발광소자와 전기적으로 연결되는 전극을 포함한다.
실시예에 따른 발광소자, 그 제조방법 및 발광소자 패키지에 의하면, 이온주입에 의해 디펙트가 차단됨으로써 고품질의 발광소자를 제공할 수 있고, 이에 따라 발광소자의 내부 양자효율(internal quantum efficiency)을 증대시킬 수 있다.
또한, 실시예에 의하면 이온주입공정에 의해 필요한 위치에 디펙트 차단영역을 형성할 수 있어 공정효율을 증대시킬 수 있다.
도 1은 제1 실시예에 따른 발광소자의 단면도.
도 2 내지 도 6은 제1 실시예에 따른 발광소자의 제조방법의 공정 단면도.
도 7은 제2 실시예에 따른 발광소자의 단면도.
도 8 내지 도 11은 제2 실시예에 따른 발광소자의 제조방법의 공정 단면도.
도 12는 실시예에 따른 발광소자 패키지의 단면도.
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
(실시예)
도 1은 제1 실시예에 따른 발광소자의 단면도이다.
제1 실시예에 따른 발광소자(100)는 기판(110)에 형성된 하나 이상의 제1 이온주입영역(121)과, 상기 기판(110) 상에 형성된 버퍼층(130) 및 상기 버퍼층(130) 상에 제1 도전형 반도체층(142), 활성층(144), 제2 도전형 반도체층(146)을 포함하는 발광구조물(140)을 포함할 수 있다.
상기 버퍼층(130)은 상기 기판(110) 상에 형성된 제1 버퍼층(131) 및 상기 제1 이온주입영역(121)과 상기 제1 버퍼층(131) 사이에 제1 에어갭(air gap)(A1)을 포함하면서 상기 제1 버퍼층(131) 상에 형성된 제2 버퍼층(132)을 포함할 수 있다.
예를 들어, 상기 제1 버퍼층(131)은 제1 이온주입영역(121) 외의 영역의 기판(110) 상에서 형성될 수 있으며, 상기 제1 버퍼층(131) 상측은 상기 제1 에어갭(air gap)(A1)을 포함함에 따라 상기 제1 이온주입영역(121) 상측에도 형성될 수 있다.
실시예는 이온주입영역에 의해 디펙트가 차단됨으로써 고품질의 발광소자를 제공할 수 있고, 이에 따라 발광소자의 내부 양자효율(internal quantum efficiency)을 증대시킬 수 있다.
상기 제1 이온주입영역(121)은 상기 기판(110)의 표면에 형성될 수 있으나 이에 한정되는 것은 아니다.
또한, 상기 제1 이온주입영역(121)은 이온주입층이 복합층으로 형성될 수 있으며, 이는 이온주입을 반복 진행하여 가능할 수 있다.　
상기 제1 이온주입영역(121)은 약 1nm 내지 약 100nm 깊이로 이온주입되어 형성되어 전파전위(threading dislocations) 등과 같은 디펙트를 효과적으로 차단할 수 있으며, 이러한 이온주입에 의해 이후 형성되는 제1 버퍼층(131) 과의 사이에 제1 에어갭(A1)을 개재함으로써 디펙트를 더욱 효과적으로 차단할 수 있다.
상기 제1 에어갭(A1)의 크기는 약 10nm 내지 약 5㎛로 형성되어 디펙트를 효과적으로 차단할 수 있다.
상기 제1 에어갭(A1)의 높이는 동일하거나 동일하지 않을 수도 있다. 예컨대, 어느 하나의 이상의 제1 에어갭(A1) 중간이나 상면 부분이 불규칙하게 형성될 수 있다.
실시예는 상기 제2 버퍼층(132) 상에 제1 도전형 반도체층(142), 활성층(144), 제2 도전형 반도체층(146)을 포함하는 발광구조물(140)을 더 포함하고, 상기 발광구조물(140) 중 적어도 하나 층에 제3 이온주입영역(미도시)을 포함할 수 있다.
예를 들어, 실시예는 상기 제1 도전형 반도체층(142), 상기 활성층(144), 상기 제2 도전형 반도체층(146) 중 적어도 하나의 층에 제3 이온주입영역을 형성함으로써 디펙트가 차단됨으로써 고품질의 발광소자를 제공할 수 있고, 이에 따라 발광소자의 내부 양자효율(internal quantum efficiency)을 증대시킬 수 있다.
실시예에 따른 발광소자에 의하면, 이온주입에 의해 디펙트가 차단됨으로써 고품질의 발광소자를 제공할 수 있고, 이에 따라 발광소자의 내부 양자효율(internal quantum efficiency)을 증대시킬 수 있다.
또한, 실시예에 의하면 이온주입공정에 의해 필요한 위치에 디펙트 차단영역을 형성할 수 있어 공정효율을 증대시킬 수 있다.
이하, 도 2 내지 도 6을 참조하여 제1 실시예에 따른 발광소자의 제조방법을 설명한다.
우선, 기판(110) 상에 하나 이상의 제1 이온주입영역(121)을 형성한다.
예를 들어, 도 2와 같이, 상기 제1 이온주입영역(121)을 형성하는 단계는 상기 기판(110) 상에 제1 패턴(P1)을 형성한다.
상기 기판(110)은 사파이어(Al2O3) 기판, 실리콘카바이드(SiC) 기판, 갈륨아세아니드(GaAs) 기판, 실리콘(Si) 기판 등이 채용될 수 있으나 이에 한정되는 것은 아니다.
상기 제1 패턴(P1)은 감광막 또는 실리콘 질화막 랜덤 마스크(SixNy Random mask)(미도시)를 이용할 수 있으나 이에 한정되는 것은 아니다.
다음으로, 도 3과 같이 상기 제1 패턴(P1)을 이온주입 마스크로하여 이온주입을 통해 상호 이격된 제1 이온주입영역(121)을 형성할 수 있다.
실시예는 이온주입영역에 의해 디펙트가 차단됨으로써 고품질의 발광소자를 제공할 수 있고, 이에 따라 발광소자의 내부 양자효율(internal quantum efficiency)을 증대시킬 수 있다.
상기 제1 이온주입영역(121)을 형성하는 단계는 이온주입되는 기판(110)에 물성의 변화를 줄 수 있는 이온으로 이온주입이 가능하다. 예를 들어, 상기 제1 이온주입영역(121)을 형성하기 위한 이온은 N-타입 이온 또는 P-타입의 이온 등이 주입될 수 있으나 이에 한정되는 것은 아니다.
상기 제1 이온주입영역(121)은 상기 기판(110)의 표면에 형성될 수 있으나 이에 한정되는 것은 아니다.
또한, 상기 제1 이온주입영역(121)은 이온주입층이 복합층으로 형성될 수 있으며, 이는 이온주입을 반복 진행하여 가능할 수 있다.
상기 제1 이온주입영역(121)은 약 1nm 내지 약 100nm 깊이로 이온주입되어 형성되어 전파전위(threading dislocations) 등과 같은 디펙트를 효과적으로 차단할 수 있으며, 이러한 이온주입에 의해 이후 형성되는 제2 버퍼층(132)과의 사이에 제1 에어갭(A1)을 개재함으로써 디펙트를 더욱 효과적으로 차단할 수 있다.
　다음으로, 도 4와 같이 상기 제1 패턴(P1)을 제거하고, 상기 제1 이온주입영역(121)이 형성된 기판(110) 상에 제1 버퍼층(131)을 형성한다.
상기 제1 버퍼층(131)은 저온의 GaN계 또는 AlN계의 버퍼층을 적용할 수 있다. 예를 들어, 상기 제1 버퍼층(131)은 AlInN/GaN/AlInN/GaN 적층구조 또는 AlxInyGa1-x-yN/InzGa1-zN/GaN (단, 0≤x≤1, 0≤y≤1, 0≤z≤1) 적층구조로 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 제1 버퍼층(131)은 이후 형성되는 GaN계 발광구조물을 성장시키기 위해서 고온의 성장온도에서 재 결정화를 수행하여 비정질의 결정상에서 폴리(poly) 결정상으로 상 변이가 이루어진다. 이러한 상변이가 진행된 버퍼층 위에 성장되는 GaN계 질화물 반도체 발광구조물은 섬(island) 간의 융합과정을 통해서 결정성장이 이루어진다. 이때, 버퍼층의 성장온도에 따른 두께에 따라 고온의 재결정화 과정에서 그 상변이 형태가 변화되어 표면의 스트레인(strain) 및 평탄도의 차이가 발생되고, 그 차이에 의해서 GaN계 발광구조물의 반도체의 초기 성장 모드(mode)가 결정된다.
그리고, GaN계 발광구조물의 초기 성장 모드에서는 섬(island) 간의 융합과정에서 수직적 성장 모드가 우선하게 되며, 두께가 증가될 수록 전체적으로 수평적 성장 모드가 우선하게 된다.
여기서, 초기 섬(island) 간의 융합 과정에서 수직적 성장 모드 형태가 우선하는데, 이때 융합과정의 경계(boundary)에서 전파전위(threading dislocation)가 같은 결정결함이 형성되며, 이는 활성층을 투과하여 발광소자의 표면까지 진행된다.
실시예는 이러한 초기 결정결함을 효과적으로 억제 및 감소시키기 위해서, 기판(110)에 이온주입을 형성하여 통해 전파전위(threading dislocations) 등과 같은 디펙트를 효과적으로 차단할 수 있으며, 또한, 이러한 이온주입에 의해 이후 형성되는 제1 버퍼층(131)과의 사이에 제1 에어갭(A1)을 개재함으로써 디펙트를 더욱 효과적으로 차단할 수 있다.
즉, 도 4에서와 같이 제1 버퍼층(131)은 제1 이온주입영역(121) 이외의 영역에서부터 형성되어 일종의 섬(island)를 형성하게 되고, 이후 수평적 성장에 의해 융합되게 되는데, 이 과정에서 제1 에어갭(A1)이 형성되어 스트레인을 완화시키고 디펙트의 진행방향을 수평방향으로 변경시킬 수 있다. 따라서, 디펙트가 상부의 층들로 전파되는 것을 차단할 수 있다.
다음으로, 도 5와 같이 상기 제1 버퍼층(131) 상에 제2 버퍼층(132)을 형성한다. 상기 제2 버퍼층(132)은 저온의 GaN계 또는 AlN계의 버퍼층을 적용할 수 있다. 예를 들어, 상기 제2 버퍼층(132)은 AlInN/GaN/AlInN/GaN 적층구조 또는 AlxInyGa1 -x-yN/InzGa1-zN/GaN (단, 0≤x≤1, 0≤y≤1, 0≤z≤1) 적층구조로 형성될 수 있으나 이에 한정되는 것은 아니다.
실시예에 의하면 상기 제1 이온주입영역(121)과 상기 제1 버퍼층(131) 사이에 제1 에어갭(air gap)(A1)을 포함할 수 있다.
상기 제1 에어갭(A1)의 크기는 약 10nm 내지 약 5㎛로 형성되어 디펙트를 효과적으로 차단할 수 있다.
상기 제1 에어갭(A1)의 높이는 동일하건, 동일하지 않을 수도 있다. 예컨대, 어느 하나의 이상의 제1 에어갭(A1) 중간이나 상면 부분이 불규칙하게 형성될 수 있다.
실시예에 의하면 기판(110)에 이온주입을 형성하여 통해 전파전위(threading dislocations) 등과 같은 디펙트를 효과적으로 차단할 수 있으며, 또한, 이러한 이온주입에 의해 이후 형성되는 제1 버퍼층(131)과의 사이에 제1 에어갭(A1)을 개재함으로써 디펙트를 더욱 효과적으로 차단할 수 있다.
다음으로, 도 6과 같이 상기 제2 버퍼층(132) 상에 제1 도전형 반도체층(142), 활성층(144), 제2 도전형 반도체층(146)을 포함하는 발광구조물(140)을 형성할 수 있고, 상기 발광구조물(140) 중 적어도 하나 층에 제3 이온주입영역(미도시)을 포함할 수 있다.
예를 들어, 실시예는 상기 제1 도전형 반도체층(142), 상기 활성층(144), 상기 제2 도전형 반도체층(146) 중 적어도 하나의 층에 제3 이온주입영역을 형성함으로써 디펙트가 차단됨으로써 고품질의 발광소자를 제공할 수 있고, 이에 따라 발광소자의 내부 양자효율(internal quantum efficiency)을 증대시킬 수 있다.
이하, 발광구조물(140) 형성공정을 상술한다.
상기 제1 도전형 반도체층(142)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 N형 GaN층을 형성할 수 있다. 또한, 상기 제1 도전형 반도체층(142)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.
이때, 실시예는 상기 제1 기판(110) 상에 언도프트(undoped) 반도체층(미도시)을 형성하고, 상기 언도프트 반도체층 상에 제1 도전형 반도체층(142)을 형성함으로써 기판과 발광구조물 간의 결정격자 차이를 줄일 수 있다.
상기 활성층(144)은 제1 도전형 반도체층(142)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(146)을 통해서 주입되는 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.
상기 활성층(144)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(144)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 InGaN/GaN 또는 InGaN/InGaN 구조를 갖는 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 제2 도전형 반도체층(146)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.
실시예는 상기 발광구조물(140) 상에 전극(미도시)을 형성할 수 있다. 상기 전극은 오믹층, 반사층 등을 포함할 수 있다. 상기 제2 전극은 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 또는 불순물이 주입된 반도체 기판 중 적어도 어느 하나로 형성될 수도 있다.
상기 제2 전극이 오믹층을 포함하는 경우, 정공 또는 전자의 주입을 효율적으로 할 수 있도록 단일 금속 혹은 금속합금, 금속산화물 등을 다중으로 적층하여 형성할 수 있다. 예를 들어, 상기 오믹층은 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ni, Pt, Cr, Ti, Ag 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되지는 않는다.
이후, 상기 기판(110)은 제거된 상태로 하여 발광구조물(140)을 수직형 발광소자로 채용하거나, 상기 기판(110)을 제거하지 않고 수평형 발광소자로 채용할 수 있으나 이에 한정되는 것은 아니다. 상기 제1 기판(110)을 제거하는 방법은 고출력의 레이저를 이용하여 제1 기판을 분리하거나 화학적 식각 방법을 사용할 수 있다. 또한, 상기 제1 기판(110)은 물리적으로 갈아냄으로써 제거할 수도 있다.
실시예에 따른 발광소자, 그 제조방법에 의하면, 이온주입에 의해 디펙트가 차단됨으로써 고품질의 발광소자를 제공할 수 있고, 이에 따라 발광소자의 내부 양자효율(internal quantum efficiency)을 증대시킬 수 있다.
또한, 실시예에 의하면 이온주입공정에 의해 필요한 위치에 디펙트 차단영역을 형성할 수 있어 공정효율을 증대시킬 수 있다.
도 7은 제2 실시예에 따른 발광소자(150)의 단면도이다.
제2 실시예는 상기 제1 실시예의 기술적인 특징을 채용할 수 있다.
제2 실시예는 상기 제2 버퍼층(132) 상에 형성되는 제2 이온주입영역(122)을 더 포함할 수 있고, 이에 따라 디펙트 차단에 효과가 증대되어 고품질의 반도체소자를 제조할 수 있다.
예를 들어, 상기 제2 이온주입영역(122)은 상기 제1 이온주입영역(121)과 공간적으로 상하간에 오버랩되지 않는 영역이 적어도 하나 이상 존재함으로써 제1 이온주입영역(121) 또는 제1 에어갭(A1)에서 차단되지 않은 전위 등의 디펙트가 상기 제2 이온주입영역(122)에서 차단될 수 있다.
또한, 실시예는 상기 제2 버퍼층(132) 상에 형성되는 제3 버퍼층(133)을 더 포함할 수 있고, 상기 제2 이온주입영역(122)과 상기 제3 버퍼층(133) 사이에 형성되는 제2 에어갭(A2)을 더 포함할 수 있다.
실시예에서 상기 제2 이온주입영역(122)은 상기 제1 이온주입영역(121)과 공간적으로 상하간에 오버랩되지 않는 영역이 적어도 하나 이상 존재함으로써 제2 에어갭(A2)이 상기 제1 에어갭(A1)과 상하간에 오버랩되지 않는 영역이 적어도 하나 이상 존재함으로써 제1 이온주입영역(121) 또는 제1 에어갭(A1)에서 차단되지 않은 전위 등의 디펙트가 상기 제2 이온주입영역(122), 상기 제2 에어갭(A2)에서 효과적으로 차단될 수 있다.
이하, 도 8 내지 도 11을 참조하여 제2 실시예에 따른 발광소자의 제조방법을 설명한다.
우선, 제2 실시예는 도 8과 같이 기판(110) 상에 하나 이상의 제1 이온주입영역(121) 형성공정과, 상기 제1 이온주입영역(121) 상에 제1 버퍼층(131) 형성공정 및 상기 제1 이온주입영역(121)과 상기 제1 버퍼층(131) 사이에 제1 에어갭(air gap)(A1)을 포함하면서 상기 제1 버퍼층(131) 상에 제2 버퍼층(132)을 형성하는 공정을 진행할 수 있다.
다음으로, 도 9와 같이 상기 제2 버퍼층(132) 상에 하나 이상의 제2 이온주입영역(122)을 형성하는 단계를 진행할 수 있다.
예를 들어, 상기 제2 이온주입영역(122)을 형성하는 단계는 상기 제1 버퍼층(131) 상에 상호 이격된 제2 패턴(P2)을 형성한다.
상기 제2 패턴(P2)은 감광막 또는 실리콘 질화막 랜덤 마스크(SixNy Random mask)(미도시)를 이용할 수 있으나 이에 한정되는 것은 아니다.
이후, 상기 제2 패턴(P2)을 이온주입 마스크로하여 이온주입을 통해 상호 이격된 제2 이온주입영역(122)을 형성할 수 있다.
제2 실시예는 상기 제2 버퍼층(132) 상에 형성되는 제2 이온주입영역(122)을 더 포함함에 따라 디펙트 차단에 효과가 증대되어 고품질의 반도체소자를 제조할 수 있다.
상기 제2 이온주입영역(122)을 형성하는 단계는 이온주입되는 제2 버퍼층(132)에 물성의 변화를 줄 수 있는 이온으로 이온주입이 가능하다. 예를 들어, 상기 제2 이온주입영역(122)을 형성하기 위한 이온은 N-타입 이온 또는 P-타입의 이온 등이 주입될 수 있으나 이에 한정되는 것은 아니다.
상기 제2 이온주입영역(122)은 상기 기판(110)의 표면에 형성될 수 있으나 이에 한정되는 것은 아니다.
또한, 상기 제1 이온주입영역(122)은 이온주입층이 복합층으로 형성될 수 있으며, 이는 이온주입을 반복 진행하여 가능할 수 있다.　
상기 제2 이온주입영역(122)은 약 1nm 내지 약 100nm 깊이로 이온주입되어 형성되어 전파전위(threading dislocations) 등과 같은 디펙트를 효과적으로 차단할 수 있으며, 이러한 이온주입에 의해 이후 형성되는 제3 버퍼층(133)과의 사이에 제2 에어갭(A2)을 개재함으로써 디펙트를 더욱 효과적으로 차단할 수 있다.
이때, 상기 제2 이온주입영역(122)은 상기 제1 이온주입영역(121)과 공간적으로 상하간에 오버랩되지 않는 영역이 적어도 하나 이상 존재함으로써 제1 이온주입영역(121) 또는 제1 에어갭(A1)에서 차단되지 않은 전위 등의 디펙트가 상기 제2 이온주입영역(122)에서 차단될 수 있다.
다음으로, 도 10과 같이 상기 제2 버퍼층(132) 상에 제3 버퍼층(133)을 형성하고, 상기 제2 이온주입영역(122)과 상기 제3 버퍼층(133) 사이에 제2 에어갭(A2)을 더 형성할 수 있다.
상기 제3 버퍼층(133)은 적어도 하나 이상의 층일 수 있고, 저온의 GaN계 또는 AlN계의 버퍼층을 적용할 수 있다. 예를 들어, 상기 제3 버퍼층(133)은 AlInN/GaN/AlInN/GaN 적층구조 또는 AlxInyGa1 -x- yN/InzGa1 - zN/GaN (단, 0≤x≤1, 0≤y≤1, 0≤z≤1) 적층구조로 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 제2 에어갭(A)의 크기는 약 10nm 내지 약 5㎛로 형성되어 디펙트를 효과적으로 차단할 수 있다. 상기 제2 에어갭(A2)의 높이는 동일하건, 동일하지 않을 수도 있다.
실시예에 의하면 상기 제2 이온주입영역(122)은 상기 제1 이온주입영역(121)과 공간적으로 상하간에 오버랩되지 않는 영역이 적어도 하나 이상 존재함으로써 제2 에어갭(A2)이 상기 제1 에어갭(A1)과 상하간에 오버랩되지 않는 영역이 적어도 하나 이상 존재하고, 이에 따라 제1 이온주입영역(121) 또는 제1 에어갭(A1)에서 차단되지 않은 전위 등의 디펙트가 상기 제2 이온주입영역(122), 상기 제2 에어갭(A2)에서 효과적으로 차단될 수 있다.
다음으로, 도 11과 같이 상기 제3 버퍼층(133) 상에 제1 도전형 반도체층(142), 활성층(144), 제2 도전형 반도체층(146)을 포함하는 발광구조물(140)을 형성하는 단계를 포함하고, 상기 발광구조물(140) 중 적어도 하나 층에 제3 이온주입영역(미도시)을 형성하는 단계를 포함할 수 있다.
예를 들어, 실시예는 상기 제1 도전형 반도체층(142), 상기 활성층(144), 상기 제2 도전형 반도체층(146) 중 적어도 하나의 층에 제3 이온주입영역을 형성함으로써 디펙트가 차단됨으로써 고품질의 발광소자를 제공할 수 있고, 이에 따라 발광소자의 내부 양자효율(internal quantum efficiency)을 증대시킬 수 있다.
실시예에 따른 발광소자, 그 제조방법에 의하면, 이온주입에 의해 디펙트가 차단됨으로써 고품질의 발광소자를 제공할 수 있고, 이에 따라 발광소자의 내부 양자효율(internal quantum efficiency)을 증대시킬 수 있다.
또한, 실시예에 의하면 이온주입공정에 의해 필요한 위치에 디펙트 차단영역을 형성할 수 있어 공정효율을 증대시킬 수 있다.
도 12는 실시예에 따른 발광소자가 설치된 발광소자 패키지를 설명하는 도면이다.
도 12를 참조하면, 실시예에 따른 발광 소자 패키지는 몸체부(200)와, 상기 몸체부(200)에 설치된 제1 전극층(210) 및 제2 전극층(220)과, 상기 몸체부(200)에 설치되어 상기 제1 전극층(210) 및 제2 전극층(220)과 전기적으로 연결되는 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩부재(400)가 포함된다.
상기 몸체부(200)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(100)의 주위에 경사면이 형성될 수 있다.
상기 제1 전극층(210) 및 제2 전극층(220)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공하는 역할을 한다. 또한, 상기 제1 전극층(210) 및 제2 전극층(220)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자(100)는 도 1에 예시된 수평형 타입의 발광 소자 또는 도 11에 예시된 발광 소자(150)가 적용될 수 있으며, 발광소자는 수평현 타입의 발광소자에 한정되는 것은 아니며, 수직형 발광소자도 가능하다.
상기 발광 소자(100)는 상기 몸체부(200) 상에 설치되거나 상기 제1 전극층(210) 또는 제2 전극층(220) 상에 설치될 수 있다.
상기 발광 소자(100)는 와이어(300)를 통해 상기 제1 전극층(210) 및/또는 제2 전극층(220)과 전기적으로 연결될 수 있으며, 실시예에서는 수평형 타입의 발광 소자(100)가 예시되어 있기 때문에, 두개의 와이어(300)가 사용된 것이 예시되어 있다. 다른 예로서, 상기 발광 소자(100)가 수직형 타입의 발광 소자인 경우 한개의 와이어(300)가 사용될 수 있으며, 상기 발광 소자(100)가 플립칩 방식의 발광 소자의 경우 와이어(300)가 사용되지 않을 수도 있다.
상기 몰딩부재(400)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(400)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
실시예에 따른 발광소자, 그 제조방법 및 발광소자 패키지에 의하면, 이온주입에 의해 디펙트가 차단됨으로써 고품질의 발광소자를 제공할 수 있고, 이에 따라 발광소자의 내부 양자효율(internal quantum efficiency)을 증대시킬 수 있다.
또한, 실시예에 의하면 이온주입공정에 의해 필요한 위치에 디펙트 차단영역을 형성할 수 있어 공정효율을 증대시킬 수 있다.
상기 발광 소자 패키지는 상기에 개시된 실시 예들의 발광 소자 중 적어도 하나를 하나 또는 복수개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.
실시 예에 따른 발광 소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (14)

  1. 기판;
    상기 기판에 형성된 하나 이상의 제1 이온주입영역;
    상기 기판상에 형성된 버퍼층; 및
    상기 버퍼층 상에 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하여 형성된 발광구조물;을 포함하고,
    상기 하나 이상의 제1 이온주입영역은 상호 이격되어 있으며,
    상기 제1 이온주입영역 위에 배치된 제1 에어갭(air gap)을 포함하며,
    상기 제1 에어갭(air gap)은 상기 버퍼층과 상기 제1 이온주입영역 사이에 배치되고 상기 제1 이온주입영역과 수직방향으로 중첩되는 발광소자.
  2. 제1 항에 있어서,
    상기 버퍼층은,
    상기 기판상에 형성된 제1 버퍼층; 및
    상기 제1 버퍼층 상에 제2 버퍼층을 포함하고,
    상기 제1 에어갭(air gap)은 상기 제1 이온주입영역과 상기 제1 버퍼층 사이에 배치된 발광소자.
  3. 제2 항에 있어서,
    상기 제2 버퍼층 상에 제2 이온주입영역을 더 포함하고, 상기 제2 이온주입영역은 상기 제1 이온주입영역과 수직방향으로 중첩되지 않는 발광소자.
  4. 제1 항에 있어서,
    상기 제1 에어갭(air gap)의 크기는 10nm 내지 5㎛인 발광소자.
  5. 제2 항에 있어서,
    상기 제2 버퍼층 상에 제3 버퍼층을 더 포함하는 발광소자.
  6. 제3 항에 있어서,
    상기 제2 이온주입영역 위에 배치되는 제2 에어갭(air gap)을 더 포함하고, 상기 제2 에어갭(air gap)은 상기 제2 이온주입영역과 수직방향으로 중첩되는 발광소자.
  7. 제1 항에 있어서,
    상기 발광구조물 중 적어도 하나 층에 제3 이온주입영역을 포함하는 발광소자.
  8. 제1 항에 있어서,
    상기 제1 이온주입영역은, N-타입 또는 P-타입의 영역인 발광소자.
  9. 제1 항에 있어서,
    상기 제1 이온주입영역은 1~100nm 깊이를 갖는 발광소자.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 패키지 몸체;
    제1 항 내지 제9 항 중 어느 한 항의 발광소자; 및
    상기 패키지 몸체에 형성되고 상기 발광소자와 전기적으로 연결되는 전극을 포함하는 발광소자 패키지.
KR1020100034759A 2010-04-15 2010-04-15 발광소자, 그 제조방법 및 발광소자 패키지 KR101765903B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100034759A KR101765903B1 (ko) 2010-04-15 2010-04-15 발광소자, 그 제조방법 및 발광소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100034759A KR101765903B1 (ko) 2010-04-15 2010-04-15 발광소자, 그 제조방법 및 발광소자 패키지

Publications (2)

Publication Number Publication Date
KR20110115322A KR20110115322A (ko) 2011-10-21
KR101765903B1 true KR101765903B1 (ko) 2017-08-08

Family

ID=45030002

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100034759A KR101765903B1 (ko) 2010-04-15 2010-04-15 발광소자, 그 제조방법 및 발광소자 패키지

Country Status (1)

Country Link
KR (1) KR101765903B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102365836B1 (ko) * 2015-02-09 2022-02-22 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 및 이를 포함하는 발광 소자 어레이

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000357843A (ja) * 1999-06-15 2000-12-26 Nichia Chem Ind Ltd 窒化物半導体の成長方法
JP2008091949A (ja) * 2007-12-14 2008-04-17 Sumitomo Electric Ind Ltd 窒化物系化合物半導体素子及びその作製方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000357843A (ja) * 1999-06-15 2000-12-26 Nichia Chem Ind Ltd 窒化物半導体の成長方法
JP2008091949A (ja) * 2007-12-14 2008-04-17 Sumitomo Electric Ind Ltd 窒化物系化合物半導体素子及びその作製方法

Also Published As

Publication number Publication date
KR20110115322A (ko) 2011-10-21

Similar Documents

Publication Publication Date Title
KR101007136B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
US9806233B2 (en) Light emitting device
KR101707118B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101134731B1 (ko) 발광소자 및 그 제조방법
KR101813935B1 (ko) 발광소자
JP2013021296A (ja) 発光素子、発光素子パッケージおよびこれを含む照明システム
KR101719623B1 (ko) 발광소자
US20100308339A1 (en) Light emitting device, light emitting device package and lighting system including the same
EP2482318B1 (en) Light emitting device
KR20100103962A (ko) 발광소자 및 그 제조방법
KR100728132B1 (ko) 전류 확산층을 이용한 발광 다이오드
KR101729268B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101742617B1 (ko) 발광소자
KR101765903B1 (ko) 발광소자, 그 제조방법 및 발광소자 패키지
KR102249624B1 (ko) 발광구조물 및 이를 포함하는 발광소자
KR20170093614A (ko) 발광소자 및 조명시스템
KR101777263B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR20160086603A (ko) 발광 소자
KR102261957B1 (ko) 발광소자 및 조명시스템
KR102224109B1 (ko) 발광소자, 발광소자 제조방법 및 조명시스템
KR101755670B1 (ko) 발광소자 및 발광소자의 제조방법
KR101827969B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101729269B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101742616B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101650021B1 (ko) 발광 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant