TWI521734B - A III-V nitride semiconductor epitaxial wafer, a device comprising the epitaxial wafer, and a method for preparing the same - Google Patents

A III-V nitride semiconductor epitaxial wafer, a device comprising the epitaxial wafer, and a method for preparing the same Download PDF

Info

Publication number
TWI521734B
TWI521734B TW103138556A TW103138556A TWI521734B TW I521734 B TWI521734 B TW I521734B TW 103138556 A TW103138556 A TW 103138556A TW 103138556 A TW103138556 A TW 103138556A TW I521734 B TWI521734 B TW I521734B
Authority
TW
Taiwan
Prior art keywords
epitaxial
layer
iii
nitride semiconductor
semiconductor
Prior art date
Application number
TW103138556A
Other languages
English (en)
Other versions
TW201521223A (zh
Inventor
Maosheng Hao
Genru Yuan
Ming Xi
Yue Ma
Original Assignee
Chip Foundation Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chip Foundation Technology Ltd filed Critical Chip Foundation Technology Ltd
Publication of TW201521223A publication Critical patent/TW201521223A/zh
Application granted granted Critical
Publication of TWI521734B publication Critical patent/TWI521734B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Description

一種Ⅲ-V族氮化物半導體外延片、包含該外延片的器件及其製備方法
本發明涉及半導體照明領域，更具體是涉及一種Ⅲ-V族氮化物半導體外延片、包含該外延片的器件及其製造方法。
半導體照明作為新型高效固體光源，具有壽命長、節能、環保、安全等優點，其應用領域正在迅速擴大。半導體照明的核心是發光二極體(LED)，從結構上來講LED就是由III-V族化合物，如GaAs(砷化鎵)、GaP(磷化鎵)、GaAsP(磷砷化鎵)、GaN(氮化鎵)等半導體形成的PN結。因此，它具有一般PN結的I-V特性，即正嚮導通、反向截止、擊穿特性。此外，在一定條件下，它還具有發光特性。在正向電壓下，電子由N區注入P區，空穴由P區注入N區。進入對方區域的少數載流子(少子)一部分與多數載流子(多子)複合而發光。
為了增加LED的發光效率一般會在PN結的N型層和P型層之間增加一個含量子阱的有源區的發光層，LED的具體結構大都是利用外延生長方法按照N型層、有源區、P型層的順序依次生長在襯底之上。由於沒有廉價的GaN同質襯底，GaN基LED一般生長在Si、SiC或藍寶石等異 質襯底之上，其中藍寶石襯底是使用最廣泛的襯底。在襯底上利用外延生長方法製成有n型層，發光層和p型層的材料稱為LED外延片。在LED外延片上可通過製備n電極，p電極和隔離保護層等常規半導體工藝製成LED器件。
在藍寶石等異質襯底上外延生長GaN過渡層一般採用兩步生長法。所謂的兩步生長法就是：首先在500℃左右的生長溫度之下，在藍寶石襯底表面生長厚度在30奈米左右的GaN或AlGaN的緩衝層(buffer layer)，然後再把生長溫度提高到大於1000℃，才能生長出高品質的GaN外延層。用這樣的方法製成的器件結構中存在大量的位元錯，位元錯密度越高器件的發光效率越低。
現在應用最廣泛的所謂藍寶石圖形襯底(PSS)技術，可以減少外延層中的位元錯密度，提高LED的內量子效率，也可以通過PSS圖形的漫散射，提高LED的出光效率。常規的PSS技術就是利用光刻工藝和腐蝕工藝在藍寶石表面形成微觀圖形。比如在(0001)晶向的藍寶石表面形成仍然由藍寶石材料組成的具有一定週期性結構的錐形突起，錐形突起之間要保留一定面積的(0001)晶面。由於在錐形突起表面和錐形突起之間的(0001)晶面之間存在一定的選擇性生長機理，也就是，進行外延生長時，在錐形突起之間的(0001)晶面上成核的幾率要比在錐形突起表面上成核的幾率大，錐形突起上面的外延層一般由側向生長形成，所以在PSS襯底上進行外延生長具有側向生長的效果，能降低外延層中的位元錯密度，提高使用PSS襯 底的LED的內量子效率。另一方面PSS襯底表面的微觀結構對LED所發出的光有一定的漫散射效果，能破壞全反射作用，因此PSS襯底還可以提高LED的出光效率。在常規PSS襯底上生長LED外延結構，也要用到上面介紹的兩步法。
常規的PSS技術還有許多缺陷。首先，由於不管是用濕法還是用乾法，藍寶石的加工難度都非常大，這不但會影響常規PSS的產品良率，還會增加製造成本；其次，由於藍寶石錐形突起表面和錐形突起之間的(0001)晶面之間的生長選擇性不是非常明顯，如果錐形突起之間的(0001)晶面的面積太小，在錐形突起的表面也會成核，而且在錐形突起表面形成的晶核的晶向和在錐形突起之間的(0001)晶面上形成的晶核的晶向不同，容易導致多晶的產生；再次，由於藍寶石襯底的折射率較高，為1.8左右，即使於其表面形成凸起結構，對LED所發出的光的漫散射效果也不是最好，對出光效率的提升也有很大的限制。
LED外延片是LED器件的核心。外延片中各層晶體品質直接影響LED器件的發光率、漏電流、靜電擊穿電壓等參數。因此，提供一種可以有效提高晶體品質、例如位元錯密度，並且能改善LED各項性能指標、尤其是LED發光效率、漏電流以及抗靜電擊穿性等的新型半導體外延片、器件與相關製造方法實屬必要。
鑒於以上所述現有技術的缺點，本發明的目的在於提 供一種Ⅲ-V族氮化物半導體外延片、包含該外延片的器件及其製造方法。
在一個方面，本發明提供一種Ⅲ-V族氮化物半導體外延片，包括：1)襯底(101)；2)外延緩衝層(102)，所述外延緩衝層具有上表面及與所述襯底接觸的下表面；3)多個半導體介質凸起(107)，所述多個半導體介質凸起在所述外延緩衝層的上表面間隔排列並與之接觸，各凸起之間露出外延緩衝層；4)外延過渡層(108)，所述外延過渡層覆蓋所述半導體介質凸起及其之間露出的外延緩衝層，所述外延過渡層與所述露出的外延緩衝層接觸且與所述半導體介質凸起接觸，所述外延過渡層完全覆蓋半導體介質凸起並且完全填充半導體介質凸起之間的空間；以及5)外延有效層，位於所述外延過渡層的上表面上，所述外延有效層自下而上含有n型外延層(109)、發光層(110)與p型外延層(111)。
在第二方面，本發明提供一種Ⅲ-V族氮化物半導體器件，包括所述的外延片以及分別與所述n型外延層、p型外延層電連通的n電極(113)和p電極(114)。
在另一方面，本發明還提供一種Ⅲ-V族氮化物半導體外延片的製造方法，包括以下步驟：1)提供一襯底(101)； 2)於所述襯底上沉積外延緩衝層(102)；3)於所述外延緩衝層上沉積一半導體介質層(103)，並且圖案化所述半導體介質層以形成間隔排列的多個半導體介質凸起(107)，所述凸起之間暴露出所述外延緩衝層；4)於所述外延緩衝層暴露部分上沉積外延過渡層(108)，直至所述外延過渡層的厚度高於所述半導體介質凸起的高度；以及5)於所述外延過渡層的上表面上生長外延有效層，所述外延有效層自下而上含有n型外延層(109)、發光層(110)、p型外延層(111)。
最後，本發明還提供一種Ⅲ-V族氮化物半導體器件的製造方法，所述方法包括在所述外延片上製備分別與所述n型外延層、p型外延層電連通的n電極和p電極。
本發明可以有效提高外延片晶體品質、例如位元錯密度，並且能改善半導體器件的各項性能指標、尤其是發光效率、漏電流以及抗靜電擊穿性等。特別地，相對於常規PSS，本發明以圖形化的半導體介質層取代藍寶石圖形層，提高了生長選擇性和對光的散射效果。本發明的製備方法工藝簡單，有利於降低製造成本，適用於工業生產。
101‧‧‧襯底
102‧‧‧外延緩衝層
103‧‧‧半導體介質層
104‧‧‧光刻膠層
105‧‧‧光刻膠圓柱
106‧‧‧光刻膠圓柱
107‧‧‧半導體介質凸起
108‧‧‧外延過渡層
109‧‧‧n型外延層
110‧‧‧發光層
111‧‧‧p型外延層
112‧‧‧透明電流擴散層
113‧‧‧n電極
114‧‧‧p電極
圖1~圖2顯示為本發明的一種Ⅲ-V族氮化物半導體外延片的製造方法中步驟1)和2)所呈現的結構示意圖。
圖3~圖7顯示為本發明的一種Ⅲ-V族氮化物半導體外延片的製造方法中步驟3)所呈現的結構示意圖。
圖8顯示為本發明的一種Ⅲ-V族氮化物半導體外延片的製造方法中步驟4)所呈現的結構示意圖。
圖9顯示為本發明的一種Ⅲ-V族氮化物半導體外延片的製造方法中步驟5)所呈現的結構示意圖。
圖10A顯示為本發明的一種Ⅲ-V族氮化物半導體器件的製造方法中所呈現的結構的剖面示意圖。
圖10B顯示為圖10A中所呈現的結構的俯視圖。
在本發明中，Ⅲ-V族氮化物半導體是指諸如GaN、GaAlN、InGaN、InAlGaN之類的週期表第III族元素的氮化物半導體。
作為本發明的Ⅲ-V族氮化物半導體外延片的一種優選方案，所述襯底由選自Al2O3、SiC、Si、ZnO和GaN的材料構成。
作為本發明的Ⅲ-V族氮化物半導體外延片的一種優選方案，所述外延緩衝層的厚度為50~600埃，優選100~500埃，更優選200~400埃。過薄的緩衝層無法滿足後續外延生長所需的成核要求，導致外延層生長品質下降；過厚的緩衝層會導致緩衝層在後續的退火過程中再結晶不夠充分，影響外延層的品質；過厚的緩衝層還會影響在所製備的半導體器件(例如LED器件)的出光效率。
作為本發明的Ⅲ-V族氮化物半導體外延片的一種優選方案，所述外延緩衝層選自AlxGa1-xN層，0X0.5，優選0X0.2；和晶向為(0001)取向的AlN層。
作為本發明的Ⅲ-V族氮化物半導體外延片的一種優選方案，所述半導體介質凸起的高度為0.2~3μm，優選0.5~2μm。
作為本發明的Ⅲ-V族氮化物半導體外延片的一種優選方案，所述半導體介質凸起由選自SiO2、SiON和SiN的材料構成，更優選SiO2。
作為本發明的Ⅲ-V族氮化物半導體外延片的一種優選方案，所述半導體介質凸起的底部寬度為0.3~4μm，其間距為0.1~2μm。
作為本發明的Ⅲ-V族氮化物半導體外延片的一種優選方案，所述半導體介質凸起具有底面和至少一個側面，所述底面與所述外延緩衝層接觸；所述側面和所述外延過渡層接觸；所述側面與所述底面成小於等於90度的夾角。
根據請求項1所述的Ⅲ-V族氮化物半導體外延片，其特徵在於：所述半導體介質凸起具有與所述底面平行的頂面，所述頂面與所述外延過渡層接觸且與所述側面成大於等於90度的夾角。
作為本發明的Ⅲ-V族氮化物半導體外延片的一種優選方案，所述半導體介質凸起具有選自多邊立方體、包狀、錐狀和金字塔狀的形狀。表面較平緩的包狀凸起可以有效提高後續發光外延結構(尤其是GaN基發光外延結構)的生長品質，因此是優選的。
作為本發明的Ⅲ-V族氮化物半導體外延片的一種優選方案，所述半導體介質凸起週期性間隔排列於外延緩衝 層上。
作為本發明的Ⅲ-V族氮化物半導體外延片的一種優選方案，所述外延過渡層的厚度大於半導體介質凸起的高度，所述外延過渡層的厚度為0.5~10μm，優選1~8.5μm，更優選1.5~4.5μm。
作為本發明的Ⅲ-V族氮化物半導體外延片的一種優選方案，所述外延過渡層由選自以下的材料構成：GaN，AlGaN，AlN，InGaN，InAlGaN及它們的n型或p型摻雜物。
作為本發明的Ⅲ-V族氮化物半導體外延片的一種優選方案，所述外延片包括n型GaN層、InGaN多量子肼(MQW)發光層、與p型GaN層。
作為本發明的Ⅲ-V族氮化物半導體外延片的製造方法的一種優選方案，所述襯底、外延緩衝層、半導體介質凸起、外延過渡層、外延有效層具有如上述針對半導體外延片的優選方案中所述的特徵，在此不再重複。這些寬泛的、優選的以及更優選的特徵可以彼此組合。
作為本發明的Ⅲ-V族氮化物半導體外延片的製造方法的一種優選方案，步驟2)沉積外延緩衝層通過下述方法進行：採用金屬有機化合物化學氣相沉積(MOCVD)法形成AlxGa1-xN，0X0.5，優選0X0.2，製備的溫度範圍為450~700℃，優選500~600℃，或者通過鹵化物氣相外延(HVPE)法形成上述AlxGa1-xN層；採用MOCVD法製備AlN，製備的溫度範圍為700~1000℃，或者通過 HVPE法、物理氣相沉積(PVD)法、等離子增強化學氣相沉積(PECVD)法或濺射方法製備AlN。
作為本發明的Ⅲ-V族氮化物半導體外延片的製造方法的一種優選方案，步驟3)中圖案化所述半導體介質層以形成間隔排列的多個半導體介質凸起包括以下步驟：a)在所述半導體介質層的表面形成光刻膠層，通過曝光工藝或奈米壓印工藝將所述光刻膠層製作成間隔排列的多個光刻膠塊；b)採用感應耦合等離子體刻蝕法將該光刻膠塊的形狀轉移至所述半導體介質層，形成多個半導體介質凸起，且在各凸起之間暴露出所述外延緩衝層；以及c)去除所述光刻膠塊。
更優選地，在上述步驟a)和b)之間還包括a’)：通過加熱回流工藝使所述多個光刻膠塊回流成多個包狀的光刻膠塊。
作為本發明的Ⅲ-V族氮化物半導體外延片的製造方法的一種優選方案，所述方法在步驟3)和4)之間還包括3’)：將步驟3)得到的襯底退火以使所述外延緩衝層暴露部分形成晶核。所述退火條件取決於外延緩衝層的材質。例如，當外延緩衝層為AlxGa1-xN層，0X0.5時，退火溫度為800~1400℃，優選950~1250℃；當外延緩衝層為晶向為(0001)取向的AlN層時，退火溫度為500~800℃。
作為本發明的Ⅲ-V族氮化物半導體外延片的製造方 法的一種優選方案，在步驟4)中沉積外延過渡層通過MOCVD方法進行。更優選地，所述MOCVD方法直接在上述退火溫度下通過通入所需的金屬有機物進行。所述外延過渡層由於生長選擇性將先沉積在半導體介質凸起之間露出的外延緩衝層上，然而逐步覆蓋凸起，直至所述外延過渡層完全覆蓋半導體介質凸起並且完全填充半導體介質凸起之間的空間，優選外延過渡層的厚度大於凸起的高度。
在本發明的Ⅲ-V族氮化物半導體外延片的製造方法的一種優選方案，在步驟5)中沉積外延有效層的各元件可通過MOCVD方法進行。這些方法為本領域技術人員已知，因此不再贅述。
作為本發明的Ⅲ-V族氮化物半導體外延片的製造方法的一種優選方案，所述外延片包括n型GaN層、InGaN多量子肼(MQW)發光層、與p型GaN層。
實施例
以下通過特定的具體實施例說明本發明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地瞭解本發明的其他優點與功效。本發明還可以通過另外不同的具體實施方式加以實施或應用，本說明書中的各項細節也可以基於不同觀點與應用，在沒有背離本發明的精神下進行各種修飾或改變。
請參閱圖1~圖7。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發明的基本構想，僅顯示與本 發明中有關的組件示意，而非對實際實施時的元件數目、形狀、尺寸、製造方法及工藝視窗做出限定，其實際實施時各元件的型態、數量及比例可為一種隨意的改變，且其元件佈局型態也可能更為複雜。在實施例中所涉及的工藝條件在有效視窗內可以進行合理改變且達到本發明所揭示的效果。
實施例1
如圖1~圖10B所示，本實施例提供一種III-V族氮化物半導體LED器件，其製造方法包括以下步驟：
1.如圖1所示，在本實施例中，所述生長襯底(101)為市售的平片型Al2O3襯底，其表面晶向(0001)，具有原子級的平整度。在本實施例中，使用的是免清洗的襯底，沒有額外清洗，直接使用。將上述襯底放置在具有SiC保護層的石墨託盤之上送入MOCVD(金屬有機物化學氣相沉積法)反應室；在氫氣氣氛下將上述襯底加熱到1100℃，並在該溫度下保持10分鐘；然後將襯底溫度降低到550℃，向反應室同時通入氨氣、三甲基鋁(TMAl)和三甲基鎵(TMGa)，其中氨氣的標準流量為56升/分鐘、TMAl和TMGa的莫耳流量分別為3.25×10-5和2.47×10-4莫耳/分鐘，反應室的壓力為500torr，通入時間為215秒。如圖2所示，在上述條件下在生長襯底(101)上形成AlxGa1-xN緩衝層的厚度為300埃，其中x=0.2。
2.如圖3所示，完成外延緩衝層(102)的生長之後， 利用PECVD(等離子體增強化學氣相沉積法)於所述外延緩衝層(102)表面形成SiO2半導體介質層(103)，厚度為1μm。PECVD反應腔中的溫度為350℃，壓力為1torr(一個標準大氣壓為760torr)，SiH4和N2O的流量分別為10sccm(標準毫升/分鐘)和300sccm，等離子的射頻功率為30W，
3.介質層圖形的形成。如圖4~圖7所示，形成的圖形為週期性間隔排列的SiO2凸起，排列方式為六角密堆積，週期為3μm，SiO2凸起的底部寬度為2μm，間距為1μm。
具體地，步驟3)包括以下步驟：如圖4~圖5所示，首先進行步驟3-a)，於所述SiO2半導體介質層(103)表面塗布1μm光刻膠層(104)，通過曝光工藝將所述光刻膠層(104)製作成以六角密堆積方式排列的光刻膠圓柱(105)，六角密堆積的週期為3μm，光刻膠圓柱(105)的直徑為2μm，間距為1μm。
如圖6所示，然後進行步驟3-b)，通過加熱回流工藝使所述多個光刻膠圓柱(106)回流成半球形，其中，回流溫度130攝氏度和回流時間120秒。
如圖7所示，之後進行步驟3-c)：採用感應耦合等離子體刻蝕法(ICP)將各該半球形的光刻膠圖形轉移至所述SiO2半導體介質層(103)，形成多個SiO2包狀凸起，且露出各SiO2包狀凸起之間的外延緩衝層(102)，用於後續GaN外延材料的外延生長。上述ICP刻蝕的工藝條件 為：刻蝕氣體為CHF3(三氟甲烷)，其標準流量為50毫升/分鐘；ICP的上電極功率為1000W，下電極功率為50W。然後進行步驟3-d)去除所述光刻膠塊。清洗工藝條件為：使用丙酮，清洗掉上述SiO2表面殘餘的光刻膠，再用稀鹽酸清洗掉上述SiO2凸起表面及暴露出的緩衝層表面上的其他污染物，即可直接用於GaN的外延生長。
4.外延過渡層的形成。如圖8所示，用MOCVD設備在露出的緩衝層表面外延生長一層外延過渡層，所述外延過渡層完全覆蓋半導體介質凸起並且完全填充半導體介質凸起之間的空間。
具體地，將上述步驟製備的襯底放置在具有SiC保護層的石墨托盤之上送入MOCVD反應室，在NH3的保護下，直接將反應室溫度升至1100℃，在上述襯底中，曝露在SiO2凸起之間的緩衝層在此升溫過程中變為單晶核島，然後直接在1100℃下外延生長厚度為2μm的GaN非摻雜層過渡層，NH3流量為25標準升/分鐘，TMGa流量為4×10-5莫耳/分鐘，生長壓力為400Torr。
5.外延有效層的形成。如圖9所示，在完成外延過渡層生長之後，在不中斷生長的情況下，直接利用MOCVD於所述外延過渡層的表面上依次生長n型外延層、發光層、與p型外延層。
各層的主要生長條件如下：a、生長Si摻雜的n型GaN層，NH3流量為25標準升/分鐘，TMGa流量為4×10-3莫耳/分鐘，摻雜SiH4流量 從2×10-7莫耳/分鐘，反應室的溫度為1100℃，壓力為400Torr，n型GaN層厚度為3μm；b、生長Si摻雜的n型AlGaN插入層，生長溫度為1050℃，生長時間為10min，壓力為400Torr，厚度為0.1μm；c、生長多量子阱層發光層：多量子阱層包括10個依次交疊的量子阱結構，所述量子阱結構由InxGa1-xN(x=0.2)勢阱層和GaN勢壘層依次交疊生長而成。所述InxGa1-xN勢阱層的生長溫度為780℃，壓力為300Torr，厚度為2.5nm；所述GaN勢壘層的生長溫度為950℃之間，壓力為400Torr，厚度為12nm；d、生長Mg摻雜的p型AlGaN層，生長溫度為1000℃，NH3流量為41標準升/分鐘，TMGa流量為1.1×10-4莫耳/分鐘，TMAl流量為6.2×10-5莫耳/分鐘，Cp2Mg(二茂鎂)流量為7.5×10-7莫耳/分鐘，反應室壓力為500Torr，生長厚度為50nm；e、生長Mg摻雜的p型GaN層：溫度降至950℃，TMGa流量為1×10-4莫耳/鐘，Cp2Mg流量為4.5×10-6莫耳/分鐘，反應室壓力為500Torr，生長厚度為600nm；f、生長Mg摻雜的InGaN層，溫度降到650℃，NH3流量為40標準升/分鐘，TEGa(三乙基鎵)流量為1.5×10-5莫耳/分鐘，TMIn(三甲基銦)流量為3×10-5莫耳/分鐘，Cp2Mg流量為3.2×10-6莫耳/分鐘，反應室壓力為500Torr，生長厚度為5nm；g、退火處理，最後將溫度降至800℃，N2總流量為 80標準升/分鐘，反應室壓力為200Torr，活化時間10分鐘。
6.最後，利用常規的半導體工藝在上述步驟所形成的LED器件的外延層結構中形成如圖10A及10B所示的n型(113)和p型電極(114)(其中p型電極除p型電極金屬層之外，還包括氧化銦錫(ITO)透明電流擴展層(112))，完成尺寸為14mil*28mil的LED晶片的製造。
利用相同的MOCVD設備，將常規的藍寶石圖形化襯底(PSS)在氫氣氣氛、1200℃的高溫下，處理10分鐘，將溫度降到500℃，在常規PSS上生長30nm的AlGaN緩衝層；然後在與上述步驟4)完全相同的條件下，外延生長相同厚度的GaN外延過渡層；再在與上述步驟5)完全相同的條件下，外延生長完全相同的發光二極體外延結構；最後，利用與步驟6)完全相同的半導體工藝條件，製成結構完全相同LED晶片。
將上述兩種LED晶片採用相同的封裝工藝封裝，經測試發現：採用本發明製備的LED晶片的發光效率相對於常規PSS襯底有比較大的提高。常規PSS襯底上的14mil*28mil LED晶片封裝後的光通量平均為18.30lm；而採用本發明製備的14mil*28mil LED晶片的光通量平均為19.23lm，發光效率提升5%以上。ESD(靜電防護)方面也有很大提升，以漏電值小於0.5微安培作為漏電合格的情況下，常規PSS襯底上的14mi1*28mil LED晶片ESD人 體模式4000V的通過率為80%，而本發明製備的14mil*28mil LED晶片ESD人體模式4000V的通過率平均94%。
實施例2
如圖1~圖10B所示，本實施例提供一種Ⅲ-V族氮化物半導體LED器件，其製造方法如實施例1，所不同處僅為第2步：所述的半導體介質層(103)為採用PECVD方法製備的SiN層，生長所述SiN層的原材料為NH3(氨氣)和SiH4(矽烷)，生長溫度是400℃，SiH4流量20sccm，NH3為17sccm，N2為980sccm，壓力為0.8torr。
本實施例製備的14mil*28mil LED晶片封裝後的光通量為19.1lm，其ESD人體模式4000V的通過率平均為95%。
實施例3
如圖1~圖10B所示，本實施例提供一種Ⅲ-V族氮化物半導體LED器件，其製造方法如實施例1，其中，所述外延緩衝層(102)為採用物理氣相沉積法(PVD)所製備的厚度為200埃的AlN層，所用靶材為Al靶，濺射氣體為N2，襯底溫度600攝氏度，濺射功率600W。得到的AlN為主要晶向為(0001)排列的柱狀多晶。
本實施例製備的14mil*28mil LED晶片封裝後的光通量為20.2lm，其ESD人體模式4000V的通過率平均為 97%。
上述實施例僅例示性說明本發明的原理及其功效，而非用於限制本發明。任何熟悉此技術的人士皆可在不違背本發明的精神及範疇下，對上述實施例進行修飾或改變。因此，舉凡所屬技術領域中具有通常知識者在未脫離本發明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發明的申請專利範圍所涵蓋。
101‧‧‧襯底
102‧‧‧外延緩衝層
107‧‧‧半導體介質凸起
108‧‧‧外延過渡層
109‧‧‧n型外延層
110‧‧‧發光層
111‧‧‧p型外延層
112‧‧‧透明電流擴散層
113‧‧‧n電極
114‧‧‧p電極

Claims (21)

  1. 一種Ⅲ-V族氮化物半導體外延片，包括：1)襯底(101)；2)外延緩衝層(102)，所述外延緩衝層具有上表面及與所述襯底接觸的下表面；3)多個半導體介質凸起(107)，所述多個半導體介質凸起在所述外延緩衝層的上表面間隔排列並與之接觸，各所述凸起之間露出所述外延緩衝層；4)外延過渡層(108)，所述外延過渡層覆蓋所述半導體介質凸起及其之間露出的所述外延緩衝層，所述外延過渡層與所述露出的外延緩衝層接觸且與所述半導體介質凸起接觸，所述外延過渡層完全覆蓋所述半導體介質凸起並且完全填充所述半導體介質凸起之間的空間；以及5)外延有效層，位於所述外延過渡層的上表面上，所述外延有效層自下而上含有n型外延層(109)、發光層(110)與p型外延層(111)；所述外延緩衝層的厚度為50~600埃；所述外延緩衝層選自AlxGa1-xN層，0X0.5；或晶向為(0001)取向的AlN層。
  2. 如請求項1之Ⅲ-V族氮化物半導體外延片，其中，所述襯底由選自Al2O3、SiC、Si、ZnO或GaN的材料構成。
  3. 如請求項1之Ⅲ-V族氮化物半導體外延片，其中，所 述半導體介質凸起的高度為0.2~3μm。
  4. 如請求項1之Ⅲ-V族氮化物半導體外延片，其中，所述半導體介質凸起由選自SiO2、SiON或SiN的材料構成。
  5. 如請求項1之Ⅲ-V族氮化物半導體外延片，其中，所述半導體介質凸起的底部寬度為0.3~4μm，其間距為0.1~2μm。
  6. 如請求項1之Ⅲ-V族氮化物半導體外延片，其中，所述半導體介質凸起具有底面和至少一個側面，所述底面與所述外延緩衝層接觸；所述側面和所述外延過渡層接觸；所述側面與所述底面成小於等於90度的夾角。
  7. 如請求項1之Ⅲ-V族氮化物半導體外延片，其中，所述半導體介質凸起具有與所述底面平行的頂面，所述頂面與所述外延過渡層接觸且與所述側面成大於等於90度的夾角。
  8. 如請求項1之Ⅲ-V族氮化物半導體外延片，其中，所述半導體介質凸起具有選自包狀、錐狀或金字塔狀的形狀。
  9. 如請求項1之Ⅲ-V族氮化物半導體外延片，其中，所述外延過渡層的厚度大於所述半導體介質凸起的高度，所述外延過渡層的厚度為0.5~10μm。
  10. 如請求項1之Ⅲ-V族氮化物半導體外延片，其中，所述外延過渡層由選自以下的材料構成：GaN， AlGaN，AlN，InGaN，InAlGaN或它們的n型或p型摻雜物。
  11. 如請求項1之Ⅲ-V族氮化物半導體外延片，其中，所述外延片包括n型GaN層、InGaN多量子肼(MQW)發光層與p型GaN層。
  12. 一種Ⅲ-V族氮化物半導體器件，包括如請求項1至11中任一項之外延片；以及分別與所述n型外延層、所述p型外延層電連通的n電極(113)及p電極(114)。
  13. 一種Ⅲ-V族氮化物半導體外延片的製造方法，所述製造方法包括以下步驟：1)提供一襯底(101)；2)於所述襯底上沉積外延緩衝層(102)；3)於所述外延緩衝層上沉積一半導體介質層(103)，並且圖案化所述半導體介質層以形成間隔排列的多個半導體介質凸起(107)，所述凸起之間暴露出所述外延緩衝層；4)於所述外延緩衝層暴露部分上沉積外延過渡層(108)，直至所述外延過渡層的厚度高於所述半導體介質凸起的高度；以及5)於所述外延過渡層的上表面上生長外延有效層，所述外延有效層自下而上含有n型外延層(109)、發光層(110)與p型外延層(111)；所述外延緩衝層的厚度為50~600埃；所述外延緩衝層選自AlxGa1-xN，0X0.5；或晶向 為(0001)取向的AlN層。
  14. 如請求項13之Ⅲ-V族氮化物半導體外延片的製造方法，其中，所述製造方法在所述步驟3)與所述步驟4)之間還包括：3’)將所述步驟3)得到的所述襯底退火以使所述外延緩衝層暴露部分形成晶核。
  15. 如請求項13之Ⅲ-V族氮化物半導體外延片的製造方法，其中，所述襯底由選自Al2O3、SiC、Si、ZnO或GaN的材料構成。
  16. 如請求項13之Ⅲ-V族氮化物半導體外延片的製造方法，其中，所述半導體介質凸起的高度為0.2~3μm，其由選自SiO2、SiN或SiON的材料構成。
  17. 如請求項13之Ⅲ-V族氮化物半導體外延片的製造方法，其中，所述外延過渡層的厚度為0.5~10μm，其由選自以下的材料構成：GaN，AlGaN，AlN，InGaN，InAlGaN或它們的n型或p型摻雜物。
  18. 如請求項13之Ⅲ-V族氮化物半導體外延片的製造方法，其中，圖案化所述半導體介質層以形成間隔排列的所述多個半導體介質凸起包括以下步驟：a)在所述半導體介質層的表面形成光刻膠層，通過曝光工藝或奈米壓印工藝將所述光刻膠層製作成間隔排列的多個光刻膠塊；b)採用感應耦合等離子體刻蝕法將光刻膠塊的形狀轉移至所述半導體介質層，形成多個半導體介質凸起，且在各所述凸起之間暴露出所述外延緩衝層；以 及c)去除所述光刻膠塊。
  19. 如請求項18之Ⅲ-V族氮化物半導體外延片的製造方法，其中，在所述步驟a)和所述步驟b)之間還包括a’)：通過加熱回流工藝使所述多個光刻膠塊回流成多個包狀的光刻膠塊。
  20. 如請求項13之Ⅲ-V族氮化物半導體外延片的製造方法，其中，所述外延片包括n型GaN層、InGaN多量子肼(MQW)發光層與p型GaN層。
  21. 一種Ⅲ-V族氮化物半導體器件的製造方法，所述製造方法包括在如請求項1至11中任一項之外延片上製備分別與所述n型外延層、所述p型外延層電連通的n電極和p電極。
TW103138556A 2013-11-07 2014-11-06 A III-V nitride semiconductor epitaxial wafer, a device comprising the epitaxial wafer, and a method for preparing the same TWI521734B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310548758.4A CN104638068B (zh) 2013-11-07 2013-11-07 一种用于ⅲ-ⅴ族氮化物生长的衬底结构及其制备方法

Publications (2)

Publication Number Publication Date
TW201521223A TW201521223A (zh) 2015-06-01
TWI521734B true TWI521734B (zh) 2016-02-11

Family

ID=53040823

Family Applications (2)

Application Number Title Priority Date Filing Date
TW103138560A TWI574434B (zh) 2013-11-07 2014-11-06 A substrate for the growth of Group III-V nitride and a preparation method thereof
TW103138556A TWI521734B (zh) 2013-11-07 2014-11-06 A III-V nitride semiconductor epitaxial wafer, a device comprising the epitaxial wafer, and a method for preparing the same

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW103138560A TWI574434B (zh) 2013-11-07 2014-11-06 A substrate for the growth of Group III-V nitride and a preparation method thereof

Country Status (6)

Country Link
US (2) US10230018B2 (zh)
JP (2) JP2017504221A (zh)
KR (2) KR20160120271A (zh)
CN (2) CN104638068B (zh)
TW (2) TWI574434B (zh)
WO (3) WO2015066955A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6375890B2 (ja) * 2014-11-18 2018-08-22 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
CN104993023B (zh) * 2015-05-29 2018-06-05 上海芯元基半导体科技有限公司 一种利用化学腐蚀的方法剥离生长衬底的方法
CN105575797A (zh) * 2015-12-23 2016-05-11 苏州工业园区纳米产业技术研究院有限公司 一种使蚀刻后晶圆上介质倾斜角变小的光阻回流制备方法
WO2017119711A1 (ko) 2016-01-05 2017-07-13 엘지이노텍(주) 반도체 소자
CN106340571B (zh) * 2016-09-12 2019-05-14 华灿光电（浙江）有限公司 一种发光二极管及其制作方法
CN106784217A (zh) * 2016-12-12 2017-05-31 上海芯元基半导体科技有限公司 复合衬底、半导体器件结构及其制备方法
CN106684256A (zh) * 2016-12-23 2017-05-17 上海天马有机发光显示技术有限公司 一种显示面板及其制作方法
EP3346508B1 (en) 2017-01-10 2023-03-01 Samsung Electronics Co., Ltd. Optical sensor and image sensor including graphene quantum dots
CN110112271A (zh) * 2019-06-14 2019-08-09 江西乾照光电有限公司 一种底层带有凹纳米图形的led外延结构及其制作方法
FR3086097B1 (fr) * 2018-09-18 2020-12-04 Commissariat Energie Atomique Procede de fabrication d'un dispositif electroluminescent
CN110923808A (zh) * 2018-09-19 2020-03-27 中国科学院上海高等研究院 一种双壳层结构籽晶衬底及其制备方法
JP7298111B2 (ja) 2019-06-07 2023-06-27 日亜化学工業株式会社 発光素子及びその製造方法
CN110571311B (zh) * 2019-07-30 2021-12-14 中国科学技术大学 一种多量子阱结构、光电器件外延片及光电器件
JP7137539B2 (ja) * 2019-08-06 2022-09-14 日機装株式会社 窒化物半導体発光素子の製造方法
CN112467005A (zh) * 2020-11-18 2021-03-09 福建中晶科技有限公司 一种多复合层图形化蓝宝石衬底的制备方法
CN112563377A (zh) * 2020-12-09 2021-03-26 武汉大学 生长在具有异质材料阵列的衬底上的倒装发光二极管芯片
CN112687777B (zh) * 2020-12-18 2021-12-03 华灿光电(苏州）有限公司 发光二极管外延片及其制备方法
KR20230073549A (ko) 2021-11-19 2023-05-26 주식회사루미지엔테크 질화물막의 성장 방법
CN115267953A (zh) * 2022-07-29 2022-11-01 深圳通感微电子有限公司 微透镜的制备方法及制得的微透镜
CN116978991B (zh) * 2023-09-22 2023-12-12 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3026087B2 (ja) * 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
CN1159750C (zh) * 1997-04-11 2004-07-28 日亚化学工业株式会社 氮化物半导体的生长方法
JP3196833B2 (ja) * 1998-06-23 2001-08-06 日本電気株式会社 Ｉｉｉ−ｖ族化合物半導体の成長方法及びこの方法を用いた半導体発光素子の製造方法
JP2001196699A (ja) * 2000-01-13 2001-07-19 Sony Corp 半導体素子
TW518767B (en) * 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
JP4595198B2 (ja) * 2000-12-15 2010-12-08 ソニー株式会社 半導体発光素子及び半導体発光素子の製造方法
US6890785B2 (en) * 2002-02-27 2005-05-10 Sony Corporation Nitride semiconductor, semiconductor device, and manufacturing methods for the same
JP3966207B2 (ja) * 2003-03-28 2007-08-29 豊田合成株式会社 半導体結晶の製造方法及び半導体発光素子
CN1306624C (zh) * 2003-07-16 2007-03-21 璨圆光电股份有限公司 选择性生长的发光二极管结构
WO2005018008A1 (ja) * 2003-08-19 2005-02-24 Nichia Corporation 半導体素子
US6977219B2 (en) * 2003-12-30 2005-12-20 Intel Corporation Solvent vapor-assisted plasticization of photoresist films to achieve critical dimension reduction during temperature reflow
JP2005223154A (ja) * 2004-02-05 2005-08-18 Nichia Chem Ind Ltd 基板の形成方法、半導体基板及び半導体素子
JP4652888B2 (ja) * 2004-05-27 2011-03-16 昭和電工株式会社 窒化ガリウム系半導体積層構造体の製造方法
KR100580751B1 (ko) * 2004-12-23 2006-05-15 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100588377B1 (ko) * 2005-05-10 2006-06-09 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
JP5023318B2 (ja) * 2005-05-19 2012-09-12 国立大学法人三重大学 ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
JP2007214276A (ja) * 2006-02-08 2007-08-23 Mitsubishi Chemicals Corp 発光素子
EP2016614A4 (en) * 2006-04-25 2014-04-09 Univ Singapore METHOD OF A ZINC OXIDE FILM GROWN ON THE EPITAXIAL LATERAL AGGREGATE GALLIUM NITRIDE ORIGIN
JP2008034444A (ja) * 2006-07-26 2008-02-14 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子及びランプ
JP5311765B2 (ja) * 2006-09-15 2013-10-09 住友化学株式会社 半導体エピタキシャル結晶基板およびその製造方法
KR100902512B1 (ko) * 2007-05-17 2009-06-15 삼성코닝정밀유리 주식회사 실리콘 기판 상에 ＧａＮ 단결정의 성장 방법, ＧａＮ기반의 발광소자의 제조방법 및 ＧａＮ 기반의 발광소자
CN101471401A (zh) * 2007-12-27 2009-07-01 深圳市方大国科光电技术有限公司 蓝宝石衬底发光二极管芯片的外延生长方法
CN100563037C (zh) * 2008-07-30 2009-11-25 鹤山丽得电子实业有限公司 一种发光二极管芯片及其制造方法
CN101964382B (zh) * 2009-07-21 2012-12-26 展晶科技(深圳)有限公司 提高光萃取效率的半导体光电结构及其制造方法
JP2011119627A (ja) * 2009-12-05 2011-06-16 Mtec:Kk 半導体装置
US8716042B2 (en) * 2010-03-31 2014-05-06 Cssolution Co., Ltd. Semiconductor template substrate, light-emitting device using a semiconductor template substrate, and manufacturing method therefor
CN101820041A (zh) * 2010-04-01 2010-09-01 晶能光电（江西）有限公司 降低硅衬底led外延应力的方法以及结构
EP3352229A1 (en) * 2010-06-28 2018-07-25 Nichia Corporation Sapphire substrate and nitride semiconductor light emitting device
CN102485944A (zh) 2010-12-03 2012-06-06 武汉迪源光电科技有限公司 一种具有外延缺陷阻挡层的外延结构
JP5932664B2 (ja) * 2010-12-08 2016-06-08 エルシード株式会社 Ｉｉｉ族窒化物半導体デバイス及びその製造方法
CN102130245A (zh) * 2010-12-23 2011-07-20 映瑞光电科技(上海)有限公司 发光二极管及其制造方法
JP5955226B2 (ja) * 2010-12-29 2016-07-20 シャープ株式会社 窒化物半導体構造、窒化物半導体発光素子、窒化物半導体トランジスタ素子、窒化物半導体構造の製造方法および窒化物半導体素子の製造方法
TWI514614B (zh) 2011-08-30 2015-12-21 Lextar Electronics Corp 固態發光半導體結構及其磊晶層成長方法
TWI437737B (zh) * 2011-09-14 2014-05-11 Lextar Electronics Corp 發光二極體結構及其製造方法
CN102368526A (zh) * 2011-10-27 2012-03-07 华灿光电股份有限公司 一种近紫外led器件的制造方法
JP2013187296A (ja) * 2012-03-07 2013-09-19 Sharp Corp 窒化物半導体素子形成用ウエハ、窒化物半導体素子形成用ウエハの製造方法、窒化物半導体素子、および窒化物半導体素子の製造方法
JP5874495B2 (ja) * 2012-03-29 2016-03-02 豊田合成株式会社 Ｇａを含むＩＩＩ族窒化物半導体の製造方法
JP5811009B2 (ja) * 2012-03-30 2015-11-11 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体
CN103840041A (zh) * 2013-12-03 2014-06-04 上海蓝光科技有限公司 一种用于氮化物生长的复合衬底结构的制造方法
CN103840051A (zh) * 2013-12-03 2014-06-04 上海蓝光科技有限公司 一种用于ⅲ-ⅴ族氮化物生长的衬底结构的制造方法

Also Published As

Publication number Publication date
CN104638068B (zh) 2018-08-24
TW201521228A (zh) 2015-06-01
KR20160122118A (ko) 2016-10-21
JP2017504221A (ja) 2017-02-02
WO2015067182A1 (zh) 2015-05-14
WO2015066955A1 (zh) 2015-05-14
US20160359082A1 (en) 2016-12-08
TW201521223A (zh) 2015-06-01
WO2015067183A1 (zh) 2015-05-14
US10230018B2 (en) 2019-03-12
TWI574434B (zh) 2017-03-11
KR20160120271A (ko) 2016-10-17
US20160359083A1 (en) 2016-12-08
CN104638068A (zh) 2015-05-20
JP3219854U (ja) 2019-01-31
CN105190915A (zh) 2015-12-23

Similar Documents

Publication Publication Date Title
TWI521734B (zh) A III-V nitride semiconductor epitaxial wafer, a device comprising the epitaxial wafer, and a method for preparing the same
KR101358701B1 (ko) 여러 파장의 광을 방출하도록 구성된 반도체 발광 장치
WO2016192434A1 (zh) 一种利用化学腐蚀的方法剥离生长衬底的方法
CN109360871B (zh) 一种图形化衬底、发光二极管外延片及其制备方法
TWI493747B (zh) 發光二極體及其形成方法
CN111129238A (zh) 一种ⅲ-ⅴ族氮化物半导体外延片、包含该外延片的器件及其制备方法
US8679877B2 (en) Nitride semiconductor light emitting device and method for manufacturing the same
KR101862407B1 (ko) 질화물계 반도체 발광소자 및 그 제조방법
CN110838538A (zh) 一种发光二极管元件及其制备方法
KR102249624B1 (ko) 발광구조물 및 이를 포함하는 발광소자
KR100999695B1 (ko) 반도체 발광소자 및 그 제조방법
KR102249630B1 (ko) 발광소자 및 조명시스템
KR100679271B1 (ko) 발광 소자 및 이의 제조 방법
KR20140036396A (ko) 다공성 투명 전극을 포함하는 발광 다이오드 및 그 제조 방법
KR102199997B1 (ko) 발광소자 및 발광 소자 패키지
KR101072199B1 (ko) 발광소자 및 그 제조방법
KR101298927B1 (ko) 질화물계 발광 다이오드 및 그의 제조 방법
KR100730752B1 (ko) 초격자층을 갖는 화합물 반도체, 이를 이용한 발광 다이오드 및 이의 제조 방법
KR101765903B1 (ko) 발광소자, 그 제조방법 및 발광소자 패키지
JP2007251168A (ja) 発光素子及びその製造方法
KR20130006972A (ko) 발광 소자 및 그 제조방법
JP2006156802A (ja) Ｉｉｉ族窒化物半導体素子
KR20130067159A (ko) 질화물계 발광소자 및 그 제조방법
KR20130006977A (ko) 발광소자 및 발광소자의 제조방법
KR20120138048A (ko) 발광 효율이 우수한 질화물계 발광소자 및 그 제조 방법