CN101820041A - 降低硅衬底led外延应力的方法以及结构 - Google Patents
降低硅衬底led外延应力的方法以及结构 Download PDFInfo
- Publication number
- CN101820041A CN101820041A CN201010137778A CN201010137778A CN101820041A CN 101820041 A CN101820041 A CN 101820041A CN 201010137778 A CN201010137778 A CN 201010137778A CN 201010137778 A CN201010137778 A CN 201010137778A CN 101820041 A CN101820041 A CN 101820041A
- Authority
- CN
- China
- Prior art keywords
- lattice
- matched layers
- silicon substrate
- matched
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明公开了一种降低硅衬底LED外延应力的方法以及结构,用于解决镓回熔的问题,以及降低外延层与硅衬底之间的应力,以提高芯片的良率。本发明包括:在硅衬底上生长晶格失配层,晶格失配层为发光材料不会在其上成核、生长或相对缓冲层生长得更慢,且不与反应物中的气体物质发生反应的材料;对晶格失配层构图;在晶格失配层构图后的互补区域生长缓冲层;在缓冲层和晶格失配层上生长发光材料层,生长过程中,在晶格失配层上方形成空洞;将外延层转移到新的支撑衬底上,去除生长衬底,以及去除晶格失配层。
Description
技术领域
本发明涉及LED,特别是涉及在硅衬底上生长的LED的制造技术。
背景技术
商业上用蓝宝石PSS(Patterned Sappire Substrates图形化蓝宝石衬底)衬底的外延取得了巨大的成功,但是Si衬底的图形化一直没有进步,原因在于Si衬底外延的特殊性,在硅上外延时为了防止镓回熔必须生长一层AlN缓冲层,如果硅做了图形后AlN就不能完全罩住硅,很难防止镓回熔。镓的回熔会导致衬底的应力发生变化,且使外延层结晶质量劣化严重影响了芯片的良率。
发明内容
本发明所要解决的第一个技术问题是:提供一种降低硅衬底LED外延应力的方法,该方法用于解决镓回熔的问题,以及降低外延层与硅衬底之间的应力,以提高芯片的良率。
本发明所要解决的第二个技术问题是:提供一种降低硅衬底LED外延应力的结构,该结构用于解决镓回熔的问题,以及降低外延层与硅衬底之间的应力,以提高芯片的良率。
为了解决上述第一个技术问题,本发明提出一种降低硅衬底LED外延应力的方法,包括:
在硅衬底上生长晶格失配层,晶格失配层为发光材料不会在其上成核、生长或相对缓冲层生长得更慢,且不与反应物中的气体物质发生反应的材料;
对晶格失配层构图;
在晶格失配层构图后的互补区域生长缓冲层;同样生长发光材料层,缓冲层的晶格失配率小于晶格失配层的晶格失配率;
在缓冲层和晶格失配层上生长发光材料层,生长过程中,在晶格失配层上方形成空洞;
将外延层转移到新的支撑衬底上,去除生长衬底,以及去除晶格失配层。
优选地:所述缓冲层为氮化铝或者碳化硅材料。
优选地:所述发光材料层为氮化镓基材料。
优选地:所述晶格失配层为氧化硅或者氮化硅材料。
优选地:对晶格失配层构图包括在硅衬底上形成凸起状的晶格失配层,或者对晶格失配层构图包括在硅衬底上形成具有凹坑的坑状晶格失配层。
优选地:所述凸起状的晶格失配层的厚度为10nm~3000nm。
优选地:所述具有凹坑的晶格失配层的厚度不大于100nm。
优选地:在硅衬底上使用PECVD或磁控溅射生长晶格失配层。
优选地:通过光刻方式在硅衬底上对晶格失配层进行构图。
优选地:光刻做出直径0.2~3微米,间距为0.2~3微米的柱状或凹坑的晶格失配层。
优选地:所述凸起状的晶格失配层的形状或者晶格失配层的凹坑的形状为圆柱或棱柱形状。
为了解决所述的第二个技术问题,本发明一种降低硅衬底LED外延应力的结构,其包括:
在硅衬底上生长的晶格失配层,晶格失配层为发光材料不会在其上成核、生长相对缓冲层生长得更慢,且不与反应物中的气体物质发生反应的材料,晶格失配层经过构图处理后得到;
缓冲层,生长在晶格失配层构图后的互补区域;同样生长发光材料层,缓冲层的晶格失配率小于晶格失配层的晶格失配率;
在缓冲层和晶格失配层上生长有发光材料层,在晶格失配层上方有空洞。
本发明的有益效果如下:
相比现有技术,本发明在硅衬底上用氮化硅这类材料构图,在其上不容易生长氮化镓这类的发光材料。在有氮化铝缓冲层的地方,可以正常生长氮化镓,在有氮化硅的地方不会生长氮化镓晶格层,由于氮化镓在生长具有横向生长的特性,在生长完成后,会在氮化硅上方形成空洞。由于空洞的存在,氮化镓在生长过程中产生的晶格应力和热应力作用明显减弱,阻止了镓的回熔,减少了外延层的裂纹,提高了芯片的良率。在转移衬底、去掉晶格失配层后,会在氮化镓表面形成粗糙的表面,这种表面有规则的图形有利于粗化,使粗化非常均匀,提高了出光效率。
附图说明
图1是本发明实施例一的示意图。
图2是图1的剖面示意图。
图3是本发明实施例二的示意图。
具体实施方式
本发明提供的一种降低硅衬底LED外延应力的方法包括:在硅衬底上生长晶格失配层,晶格失配层为发光材料不会在其上成核、生长,或发光材料在该晶格失配层上生长速率较缓冲层上的生长速率更慢,且不与反应物中的气体物质发生反应的材料;对晶格失配层构图;在晶格失配层构图后的互补区域生长缓冲层,缓冲层为相对发光材料层,同样生长发光材料层,缓冲层的晶格失配率小于晶格失配层的晶格失配率;在缓冲层和晶格失配层上生长发光材料层,生长过程中,在晶格失配层上方形成空洞;将外延层转移到新的支撑衬底上,去除生长衬底,以及去除晶格失配层。晶格失配层为发光材料不会在其上生成单晶结构,且不与反应物中的气体物质发生反应的材料,如氮化硅、二氧化硅等。
实施例一:
缓冲层为氮化铝材料,发光材料层为氮化镓基发光材料,晶格失配层为氮化硅材料。在硅衬底3上先用PECVD设备生长一层氮化硅的晶格失配层,即图中的氮化硅层1。晶格失配层厚10nm~3um,晶格失配层的厚度更具芯片的功率要求进行设计选择。然后光刻作出直径为0.2-3um、间距为0.2-3um的氮化硅的圆柱图形,如图1所示。氮化硅圆柱的高度对外延影响不大,在生长氮化硅的厚度的时候也可以根据外延层的厚度选择适当大于3um的厚度。
氮化硅的构图完成后,再生长氮化铝缓冲层。由于氮化铝层很薄(如25nm,此时可选择在硅衬底上生长1000um氮化硅层),较厚的氮化硅远比氮化铝的厚度要厚,因此,在硅衬底表面形成了图案和氮化硅的构图图案一致。
参看图2所示,在硅衬底3上生长的氮化硅层1和氮化铝层2,在氮化硅层1和氮化铝层2上生长的氮化镓基发光材料层5。氮化硅的晶格失配率远大于氮化铝的晶格失配率,在氮化铝层2和氮化硅层1上生长氮化镓基发光材料层5的时候,氮化镓基发光材料会沿氮化铝层2结晶生长,而在氮化硅层2上不生长。在生长材料的时候,先在氮化铝层2上成核,然后生长。当材料生长到高于晶格失配层后,材料开始横向生长,由于横向生长相比于向上生长较慢,所以在以后的材料生长过程中,发光层材料在晶格失配层上方合并,在发光材料层5完成时,在氮化镓基发光材料层5和氮化硅层1之间、氮化硅层1的上方就会形成空洞4。氮化镓基发光材料层在生长的过程中,产生的应力都被吸收空洞化解,因此生长出来的外延层很少有裂纹,芯片的良率得以明显提高。
然后转移衬底,将外延层转移到新的硅材料支撑衬底上,将硅材料的生长衬底剥离掉。再将氮化硅层用氢氟酸腐蚀掉。最后会在外延层的表面形成规则的空洞表面。这种规则的空洞表面非常有利于在后面的对外延层表面进行粗化步骤,粗化效果非常好,可以明显提高出光效率。
实施例二:
相比实施例一,本例的区别在于在硅衬底上先用PECVD设备生长一层氮化硅的晶格失配层后。再在硅衬底上光刻作出坑状晶格失配层,这是与实施例一相反的一种构图方式,如图3所示,在晶格失配层7上有很多光刻的小坑6。其它步骤基本与实施例一差不多。这种图形需要注意的是氮化硅层的高度对外延很敏感,因此,一般不超过100nm,太高了会影响外延生长。
Claims (14)
1.一种降低硅衬底LED外延应力的方法,包括:
在硅衬底上生长晶格失配层,晶格失配层为发光材料不会在其上成核、生长或相对缓冲层生长得更慢,且不与反应物中的气体物质发生反应的材料;
对晶格失配层构图;
在晶格失配层构图后的互补区域生长缓冲层;
在缓冲层和晶格失配层上生长发光材料层,生长过程中,在晶格失配层上方形成空洞;
将外延层转移到新的支撑衬底上,去除生长衬底,以及去除晶格失配层。
2.根据权利要求1所述的降低硅衬底LED外延应力的方法,其特征在于:所述缓冲层为氮化铝或者碳化硅材料,或者所述发光材料层为氮化镓基材料,或者所述晶格失配层为氧化硅或者氮化硅材料。
3.根据权利要求1所述的降低硅衬底LED外延应力的方法,其特征在于:对晶格失配层构图包括在硅衬底上形成凸起状的晶格失配层,或者对晶格失配层构图包括在硅衬底上形成具有凹坑的晶格失配层。
4.根据权利要求3所述的降低硅衬底LED外延应力的方法,其特征在于:所述凸起状的晶格失配层的厚度为10nm~3000nm,或者所述形成具有凹坑的晶格失配层的厚度不大于100nm。
5.根据权利要求1所述的降低硅衬底LED外延应力的方法,其特征在于:在硅衬底上使用PECVD或磁控溅射生长晶格失配层。
6.根据权利要求1所述的降低硅衬底LED外延应力的方法,其特征在于:通过光刻方式在硅衬底上对晶格失配层进行构图。
7.根据权利要求6所述的降低硅衬底LED外延应力的方法,其特征在于:光刻做出直径0.2~3微米,间距为0.2~3微米的柱状或凹坑的晶格失配层。
8.根据权利要求3所述的降低硅衬底LED外延应力的方法,其特征在于:所述凸起状的晶格失配层的形状或者晶格失配层的凹坑的形状为圆柱或棱柱形状。
9.一种降低硅衬底LED外延应力的结构,其特征在于包括:
在硅衬底上生长的晶格失配层,晶格失配层为发光材料不会在其上成核、生长或相对缓冲层生长得更慢,且不与反应物中的气体物质发生反应的材料,晶格失配层经过构图处理后得到;
缓冲层,生长在晶格失配层构图后的互补区域;
在缓冲层和晶格失配层上生长有发光材料层,在晶格失配层上方有空洞。
10.根据权利要求9所述的降低硅衬底LED外延应力的结构,其特征在于:
所述缓冲层为氮化铝或者碳化硅材料,或者所述发光材料层为氮化镓基材料,或者所述晶格失配层为氧化硅或者氮化硅材料。
11.根据权利要求9所述的降低硅衬底LED外延应力的结构,其特征在于:
所述晶格失配层构图为在硅衬底上形成凸起状的晶格失配层,或者所述晶格失配层构图包括在硅衬底上形成具有凹坑的晶格失配层。
12.根据权利要求12所述的降低硅衬底LED外延应力的结构,其特征在于:
所述凸起状的晶格失配层的厚度为10nm~3000nm,或者所述形成具有凹坑的晶格失配层的厚度不大于100nm。
13.根据权利要求9所述的降低硅衬底LED外延应力的结构,其特征在于:
所述柱状晶格失配层为分布在硅衬底上的直径0.5~3微米,间距为0.5~3微米的多个柱状体。
14.根据权利要求12所述的降低硅衬底LED外延应力的结构,其特征在于:
所述凸起状的晶格失配层的形状或者晶格失配层的凹坑的形状为圆柱或棱柱形状。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010137778A CN101820041A (zh) | 2010-04-01 | 2010-04-01 | 降低硅衬底led外延应力的方法以及结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010137778A CN101820041A (zh) | 2010-04-01 | 2010-04-01 | 降低硅衬底led外延应力的方法以及结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101820041A true CN101820041A (zh) | 2010-09-01 |
Family
ID=42655054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010137778A Pending CN101820041A (zh) | 2010-04-01 | 2010-04-01 | 降低硅衬底led外延应力的方法以及结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101820041A (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102610706A (zh) * | 2011-01-24 | 2012-07-25 | 晶能光电(江西)有限公司 | 铟镓铝氮基发光器件制造过程中的应力调节方法 |
CN102623581A (zh) * | 2011-02-01 | 2012-08-01 | 隆达电子股份有限公司 | 发光二极管及其制造方法 |
CN104143497A (zh) * | 2013-05-08 | 2014-11-12 | 上海华虹宏力半导体制造有限公司 | GaN外延或GaN衬底的制作方法 |
WO2015067182A1 (zh) * | 2013-11-07 | 2015-05-14 | 上海蓝光科技有限公司 | 一种用于ⅲ-ⅴ族氮化物生长的衬底及其制备方法 |
CN104681677A (zh) * | 2015-02-17 | 2015-06-03 | 吉林大学 | 一种具有微孔结构的NiO-AlGaN紫外发光管及其制备方法 |
CN105428481A (zh) * | 2015-12-14 | 2016-03-23 | 厦门市三安光电科技有限公司 | 氮化物底层及其制作方法 |
CN106910675A (zh) * | 2017-03-09 | 2017-06-30 | 东莞市中镓半导体科技有限公司 | 一种用于制备氮化物电子器件的复合衬底及其制备方法 |
CN109346580A (zh) * | 2018-08-28 | 2019-02-15 | 华灿光电(浙江)有限公司 | 一种发光二极管外延片的制造方法 |
WO2020237767A1 (zh) * | 2019-05-24 | 2020-12-03 | 康佳集团股份有限公司 | 图形化衬底、外延片、制作方法、存储介质及led芯片 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000021789A (ja) * | 1997-08-29 | 2000-01-21 | Toshiba Corp | 窒化物系半導体素子、発光素子及びその製造方法 |
CN1409868A (zh) * | 1999-11-17 | 2003-04-09 | 北卡罗来纳州大学 | 氮化镓层在蓝宝石基体上的悬挂外延生长 |
CN1309013C (zh) * | 2004-03-05 | 2007-04-04 | 长春理工大学 | 硅衬底上生长低位错氮化镓的方法 |
CN100592470C (zh) * | 2007-09-29 | 2010-02-24 | 中国电子科技集团公司第五十五研究所 | 硅基氮化物单晶薄膜的外延生长方法 |
-
2010
- 2010-04-01 CN CN201010137778A patent/CN101820041A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000021789A (ja) * | 1997-08-29 | 2000-01-21 | Toshiba Corp | 窒化物系半導体素子、発光素子及びその製造方法 |
CN1409868A (zh) * | 1999-11-17 | 2003-04-09 | 北卡罗来纳州大学 | 氮化镓层在蓝宝石基体上的悬挂外延生长 |
CN1309013C (zh) * | 2004-03-05 | 2007-04-04 | 长春理工大学 | 硅衬底上生长低位错氮化镓的方法 |
CN100592470C (zh) * | 2007-09-29 | 2010-02-24 | 中国电子科技集团公司第五十五研究所 | 硅基氮化物单晶薄膜的外延生长方法 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102610706A (zh) * | 2011-01-24 | 2012-07-25 | 晶能光电(江西)有限公司 | 铟镓铝氮基发光器件制造过程中的应力调节方法 |
CN102610706B (zh) * | 2011-01-24 | 2016-03-02 | 晶能光电(江西)有限公司 | 铟镓铝氮基发光器件制造过程中的应力调节方法 |
CN102623581A (zh) * | 2011-02-01 | 2012-08-01 | 隆达电子股份有限公司 | 发光二极管及其制造方法 |
CN102623581B (zh) * | 2011-02-01 | 2014-08-20 | 隆达电子股份有限公司 | 发光二极管的制造方法 |
CN104143497A (zh) * | 2013-05-08 | 2014-11-12 | 上海华虹宏力半导体制造有限公司 | GaN外延或GaN衬底的制作方法 |
WO2015067182A1 (zh) * | 2013-11-07 | 2015-05-14 | 上海蓝光科技有限公司 | 一种用于ⅲ-ⅴ族氮化物生长的衬底及其制备方法 |
CN104681677A (zh) * | 2015-02-17 | 2015-06-03 | 吉林大学 | 一种具有微孔结构的NiO-AlGaN紫外发光管及其制备方法 |
CN105428481A (zh) * | 2015-12-14 | 2016-03-23 | 厦门市三安光电科技有限公司 | 氮化物底层及其制作方法 |
CN106910675A (zh) * | 2017-03-09 | 2017-06-30 | 东莞市中镓半导体科技有限公司 | 一种用于制备氮化物电子器件的复合衬底及其制备方法 |
CN109346580A (zh) * | 2018-08-28 | 2019-02-15 | 华灿光电(浙江)有限公司 | 一种发光二极管外延片的制造方法 |
WO2020237767A1 (zh) * | 2019-05-24 | 2020-12-03 | 康佳集团股份有限公司 | 图形化衬底、外延片、制作方法、存储介质及led芯片 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101820041A (zh) | 降低硅衬底led外延应力的方法以及结构 | |
JP4783288B2 (ja) | 犠牲層上のヘテロエピタキシによるiii族窒化物の自立基板の実現方法 | |
US7811902B2 (en) | Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same | |
CN100479206C (zh) | 氮化物半导体发光器件及其制备方法 | |
CN103305909B (zh) | 一种用于GaN生长的复合衬底的制备方法 | |
US8686474B2 (en) | III-V compound semiconductor epitaxy from a non-III-V substrate | |
KR100304881B1 (ko) | Gan계화합물반도체및그의결정성장방법 | |
CN102201512B (zh) | 一种图形化衬底 | |
EP1479795A4 (en) | METHOD FOR PRODUCING A GROUP III NITRIDE COMPOUND SEMICONDUCTOR | |
WO2007091920B1 (en) | A method of growing semiconductor heterostructures based on gallium nitride | |
CN103137434B (zh) | 硅基GaN薄膜的制造方法 | |
CN102583215A (zh) | 基于硅衬底氮化物的悬空纳米光子器件及其制备方法 | |
CN106653968A (zh) | Iii‑v族氮化物生长用复合衬底、器件结构及制备方法 | |
CN102104060B (zh) | 一种半导体结构及其形成方法 | |
CN102347214B (zh) | 一种用于生长厚膜GaN材料的图形化模板的制备方法 | |
CN104485406A (zh) | 一种蓝宝石图形衬底的制备方法 | |
CN101330117B (zh) | 以氧化锌制作发光装置的方法 | |
CN103855264A (zh) | 单晶氮化镓基板及其制造方法 | |
CN209045601U (zh) | 一种适用于衬底化学剥离的氮化镓基led外延结构 | |
CN109755358B (zh) | 垂直结构器件及其制备方法 | |
CN106784217A (zh) | 复合衬底、半导体器件结构及其制备方法 | |
CN102005370B (zh) | 一种制备同质外延衬底的方法 | |
JP5614314B2 (ja) | GaN自立基板の製造方法 | |
WO2009048056A1 (ja) | 化合物半導体エピタキシャルウェーハおよびその製造方法 | |
CN210575998U (zh) | 一种高质量外延结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20100901 |