KR101358701B1 - 여러 파장의 광을 방출하도록 구성된 반도체 발광 장치 - Google Patents

여러 파장의 광을 방출하도록 구성된 반도체 발광 장치 Download PDF

Info

Publication number
KR101358701B1
KR101358701B1 KR1020097015482A KR20097015482A KR101358701B1 KR 101358701 B1 KR101358701 B1 KR 101358701B1 KR 1020097015482 A KR1020097015482 A KR 1020097015482A KR 20097015482 A KR20097015482 A KR 20097015482A KR 101358701 B1 KR101358701 B1 KR 101358701B1
Authority
KR
South Korea
Prior art keywords
light emitting
layer
pillars
emitting layer
grown
Prior art date
Application number
KR1020097015482A
Other languages
English (en)
Other versions
KR20090094162A (ko
Inventor
제임스 씨. 김
성수 이
Original Assignee
코닌클리케 필립스 엔.브이.
필립스 루미리즈 라이팅 캄파니 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 엔.브이., 필립스 루미리즈 라이팅 캄파니 엘엘씨 filed Critical 코닌클리케 필립스 엔.브이.
Publication of KR20090094162A publication Critical patent/KR20090094162A/ko
Application granted granted Critical
Publication of KR101358701B1 publication Critical patent/KR101358701B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Abstract

본 발명의 실시예에 따라, Ⅲ-질산 구조는 마스크층(24) 내 개구들에 대응하는 반도체 재료로 된 복수의 기둥을 포함한다. 각 기둥은 발광층(28)을 포함한다. 각 발광층은 n형 영역(26)과 p형 영역(30) 사이에 배치된다. 제1 기둥에 배치된 제1 발광층(28)은 제2 기둥에 배치된 제2 발광층(28)과는 다른 파장으로 광을 방출하도록 구성된다. 몇몇 실시예에서, 각 발광층(28)에 의해 방출된 파장은 기둥들의 직경을 제어함으로써 제어되어서, 인광물질 전환 없이 백색 광을 방출하는 장치가 형성될 수 있다.
Ⅲ-질산 구조, 발광층, n형 영역, p형 영역, 마스크층

Description

여러 파장의 광을 방출하도록 구성된 반도체 발광 장치{SEMICONDUCTOR LIGHT EMITTING DEVICE CONFIGURED TO EMIT MULTIPLE WAVELENGTHS OF LIGHT}
본 발명은 반도체 발광 장치를 위한 성장 기술 및 장치 구조에 관한 것이다.
발광 다이오드(LEDs), 공진 공동 발광 다이오드(resonant cavity light emitting diodes; RCLEDs), 수직 공진 레이저 다이오드(vertical cavity laser diodes; VCSELs), 및 에지 방출 레이저(edge emitting lasers)를 비롯한 반도체 발광 장치(semiconductor light-emitting devices)는 현재 이용가능한 가장 효과적인 광원들에 속한다. 가시 스펙트럼에 해당하는 동작을 할 수 있는 고 휘도 발광 장치의 제조분야에서 현재 관심을 갖고 있는 재료 시스템은 ⅢⅤ족 반도체, 특히 갈륨, 알루미늄, 인듐, 및 Ⅲ 질산 재료로도 불리는 질소로 이루어진 2종, 3종, 및 4종 합금을 포함한다. 통상적으로, Ⅲ 질산 발광 장치는 금속-유기 화학 배치법(MOCVD; metal-organic chemical vapor deposition), 분자선 에피택시(MBE; molecular beam epitaxy), 또는 기타 에피텍셜 기술에 의해, 적합한 기판에 상이한 조성물 및 도펀트 농도의 반도체층 스택을 에피텍셜형으로(epitaxially) 성장시킴으로써 제작된다. 스택은 종종, 예를 들면 Si로 도핑되어 기판 위에 형성된 하나 이상의 n-형층, 하나 또는 복수의 n형층 위에 형성된 발광 또는 활성 영역, 및 예 를 들면, Mg로 도핑되어 활성 영역 위에 형성된 하나 이상의 p형층을 포함한다. 도전성 기판에 형성된 Ⅲ-질산 장치는 장치의 반대편 측부에 형성되어 있는 p 및 n접촉부들을 가질 수 있다. 종종, Ⅲ 질산 장치는 장치의 동일한 측부에 두 접촉부를 갖고 절연 기판에 형성된다.
본 발명의 실시예에 기초하여, Ⅲ 질산 구조는 마스크층의 개구들에 대응하는 반도체 재료로 된 복수의 기둥을 포함한다. 각 기둥은 발광층을 포함한다. 각 발광층은 n형 영역과 p형 영역 사이에 배치된다. 제1 기둥에 배치된 제1 발광층은 제2 기둥에 배치된 제2 발광층과는 다른 파장으로 광을 방출하도록 구성된다. 몇몇 실시예에서, 각 발광층에 의해 방출된 파장은, 기둥의 직경을 제어함으로써 제어되어서 형광물질 전환(phosphor conversion) 없이 백색 광을 방출하는 장치가 형성될 수 있게 한다.
도 1은 가공된(textured) 층에 스트레인 완화된(strain-relieved) 발광층이 성장되어 있는 발광 장치의 일부를 도시하는 도면.
도 2는 가공된 층에 성장된 스트레인 완화된 발광층 위에 발광층이 성장되어 있는 발광 장치의 일부분을 도시하는 도면.
도 3은 마스크 위에 발광층이 성장되어 있는 발광 장치의 일부분을 도시하는 도면.
도 4는 반도체 재료로 된 기둥들의 군 내부에 발광층이 성장되어 있는 발광 장치의 일부분을 도시하는 도면.
도 5는 반도체 재료로 된 기둥들의 군 위에 성장된 유칙된 층 위에 발광층이 성장되어 있는 발광 장치의 일부분을 도시하는 도면.
도 6 및 도 7은 반도체 재료로 된 기둥들의 군 위에 발광층이 성장되어 있고 n 및 p형 재료로 된 구역을 전기적으로 절연하는 저항성 재료를 갖는 발광 장치의 일부를 도시하는 도면.
도 8은 성장 기판이 제거된 플립 칩 발광 장치의 일부분을 도시하는 도면.
도 9는 패키지된 발광 장치의 분해조립도.
도 10 및 도 11은 마스크 내의 개구 위에 성장된 다면체들(polyhedrons) 위에 동각의(conformal) 발광층이 형성되어 있는 발광 장치의 일부분을 도시하는 도면.
반도체 발광 장치의 성능은, 장치에 공급된 광자 당 장치에서 발생되는 광자들의 개수를 측정하는, 내부 양자 효과 측정에 의해 게이지될 수 있다. 종래의 Ⅲ 질산 발광 장치에 공급되는 현재 밀도가 증가하면, 장치의 내부 양자 효과는 처음에는 증가하고, 이내 감소한다. 현재 밀도가 0을 넘어서 증가하면, 내부 양자 효과는 증가하여, 주어진 현재 밀도(예를 들면, 몇몇 장치의 경우 10A/㎠ 정도)에서 피크에 도달한다. 현재 밀도가 피크를 넘어서 증가하면, 내부 양자 효과는 처음에는 빠르게 하락하고, 이내 보다 높은 현재 밀도(예를 들면, 몇몇 장치의 경우 200A/㎠ 이상)에서 천천히 감소한다.
고 전류 밀도에서 양자 효과의 하락을 감소시키거나 반전시키는 한가지 기술은 보다 두꺼운 발광층을 형성하는 것이다. 예를 들면, 450nm 에서 광을 방출하도록 구성된 발광층은 바람직하게는 50Å보다 두껍다. 보다 두꺼운 발광층의 전하 캐리어 밀도는 양자 벽 내 전하 캐리어 밀도보다 낮을 수 있는데, 이는 비방사형 재조합(nonradiative recombination)에서 상실되는 캐리어들의 수를 감소시켜서 외부 양자 효과를 증가시킬 수 있다. 그러나, 두꺼운 Ⅲ 질산 장치 층들에서의 스트레인 때문에 Ⅲ 질산 발광층들의 성장이 어렵다.
천연 Ⅲ 질산 성장 기판은 일반적으로 비싸서, 광범위하게 이용되지 못하고 상업용 장치의 성장에 실용적이지 못하므로, Ⅲ 질산 장치들은 종종 사파이어 또는 SiC 기판에서 성장된다. 이러한 가공된 기판은 기판에서 성장된 Ⅲ 질산 장치 층들의 벌크 격자 상수와는 다른 다른 격자 상수를 가져서, 기판에 성장된 Ⅲ 질산 층들에서 스트레인을 초래한다. 본원에서 사용된, "인플레인(in-plane)" 격자 상수는 장치 내 층의 실제 격자 상수를 가리키고, "벌크(bulk)" 격자 상수는 주어진 조성물의 릴렉스된, 프리스탠딩(free-standing) 재료의 격자 상수를 가리킨다. 층의 스트레인 크기는 특정 층을 형성하는 재료의 인플레인 격자 상수와 장치 내 층의 벌크 격자 상수 사이의 차이를 층의 벌크 격자 상수로 나눈 것이다.
Ⅲ 질산 장치가 통상적으로 Al2O3에서 성장되는 경우에, 기판에 성장된 제1 층은 일반적으로 약 3.1885Å의 인플레인 a-격자 상수를 갖는 GaN 버퍼 층이다. GaN 버퍼 층은, InGaN 발광층을 비롯한 버퍼 층 위에 성장된 장치 층들 모두에 대 한 격자 상수를 설정하므로, 이는 발광 영역에 대한 격자 상수 템플릿으로서 역할한다. InGaN의 벌크 격자 상수가 GaN 버퍼 층 템플릿의 인플레인 격자 상수보다 크기 때문에, 발광층은 GaN 버퍼 층 위에 성장될 때에 스트레인된다. 예를 들면, 약 450㎚의 광을 방출하도록 구성된 발광 층은 조성물 In0.16Ga0.84N인, 3.242Å의 벌크 격자 상수를 갖는 조성물을 가질 수 있다. 보다 긴 파장의 광을 방출하는 장치들의 경우와 같이, 발광층 내 InN 조성물이 증가하면, 발광 층 내 스트레인이 또한 증가한다.
스트레인된 층의 두께가 임계값을 넘어 증가하면, 스트레인과 연관된 에너지를 줄이기 위해 탈구(dislocations) 또는 다른 흠집들(defects)이 층 내에 형성된다. 흠집들은 장치의 양자 효과를 상당히 감소시킬 수 있는 비방사형 재조합 중심이 된다. 결국, 발광 층의 두께는 이 임계 두께 아래로 유지되어야 한다. InN 조성물과 피크 파장이 증가함에 따라, 발광 층 내 스트레인이 증가하므로, 발광 층의 임계 두께는 감소한다.
발광 층의 두께가 임계 두께 아래로 유지되는 경우에서 조차, InGaN 합금들은 특정 조성물 및 온도에서 열역학적으로 불안정하다. 예를 들면, InGaN 성장을 위해 통상적으로 사용되는 온도에서, 합금은 스피노달 분해(spinodal decomposition)를 보일 수 있는데, 여기서 조성상 균일한 InGaN 층은 평균보다 높은 InN 조성물의 영역과 평균보다 낮은 InN 조성물의 영역을 갖는 층으로 변환한다. InGaN 발광 층에서의 스피노달 분해는 장치의 양자 효과를 줄일 수 있는 비방 사형 재조합 중심들을 생성한다. 스피노달 분해의 문제점은, 발광층의 두께가 증가, 발광 층 내 평균 InN 조성이 증가, 및/또는 발광 층 내 스트레인이 증가할 수록 악화된다는 것이다. 예를 들면, [0001] 사파이어 기판 위에 성장되고 450nm의 광을 방출하도록 구성된 발광 층의 경우, 16%의 InN 조성물과 50Å보다 두꺼운 바람직한 두께의 조합은 스피노달 분해 한계를 초과한다.
따라서, 상술한 바와 같이, 현재 밀도가 증가하게끔 유도하는 양자 효과에서 하락을 줄이거나 제어하기 위해서는 발광층의 두께를 증가시키는 것이 바람직하다. 보다 두꺼운 발광층을 성장시키고, 임계 두께를 증가시킴으로써 수용가능 영역 내의 흠집의 수를 유지하고, 스피노달 분해가 없이 성장될 수 있는 층의 두께를 증가시키기 위해서는, 발광층 내의 스트레인을 감소시키는 것이 필요하다. 본 발명의 실시예들은 Ⅲ 질산 장치의 장치층들, 특히 발광층들 내 스트레인을 경감하도록 설계된다.
본 발명의 실시예에 따라, 층이 격자형으로 확장하여 적어도 부분적으로 릴렉스되게끔 장치의 적어도 하나의 층이 성장한 기판을 구성함으로써 Ⅲ 질산 발광 장치의 발광층에서 적어도 부분적인 스트레인 완화가 제공된다. 이 층을 스트레인 완화된 층(strain-relieved layer)으로 부른다. 종래 장치에서, 장치 내 모든 층들은 스트레인되기에 충분히 얇게 성장되어서, 성장 기판 위에 성장된 제1 단일 결정층이 장치 내 각 스트레인된 층에 대해 격자 상수를 설정한다. 본 발명의 실시예에서, 스트레인 완화된 층은 적어도 부분적으로 릴렉스되어서, 스트레인 완화된 층 내 격자 상수가 스트레인 완화된 층에 선행하여 성장된 층의 격자 상수보다 커 지게 된다. 따라서 스트레인 완화된 층은 스트레인 완화된 층에 후속하여 성장된 층들에 대한 격자 상수를 늘린다.
몇몇 실시예에서, 발광층 자체가 스트레인 완화된 층인데, 이는 발광층으로 하여금 스트레인을 경감하려고 격자형으로 확장하게 허용하는 기판에서 발광층이 성장되었음을 의미한다. 몇몇 실시예에서, 발광층에 선행하여 성장된 층은 스트레인 완화된 층이다. 제1 실시예 그룹에서, 스트레인 완화된 층은 가공된 기판에서 성장된다. 제2 실시예 그룹에서, 스트레인 완화된 층은, 종종 나노와이어 또는 나노기둥으로도 불리는, Ⅲ 질산 재료로 된 기둥 내 또는 위에 성장된다.
이하에 논의되는 실시예에서, Ⅲ 질산 발광 장치는 통상적으로 적합한 성장 기판 위에 처음으로 성장된 n형 영역을 포함한다. n형 영역은 예를 들면, n형이거나 일부러 도핑되지 않을 수 있는 버퍼 층들 또는 핵생성 층(nucleation layers), 성장 기판의 추후의 해제(release) 또는 기판이 제거된 후의 반도체 구조를 얇게 만드는 것을 돕도록 설계된 해제층, 및 발광 영역에 바람직한 특정 광학 또는 전기적 속성 상 광을 효과적으로 방출하도록 설계된 n형 장치 층과 같은 예비 층들을 비롯한, 상이한 조성물 및 도펀트 농도의 다수의 층을 포함할 수 있다.
발광 영역이 n형 영역 위에 성장된다. 비록 이하의 실시예들이 하나의 발광 층을 참조하고 있지만, 이하의 실시예들 중 임의의 것이 하나 이상의 두껍거나 얇은 발광층을 갖는 발광 영역을 포함할 수 있음이 이해된다. 적합한 발광 영역의 예들은 하나의 두껍거나 얇은 발광층, 및 장벽층들로 분리된 다수의 얇거나 두꺼운 양자 벽 발광 층들을 비롯한 다수의 양자 벽 발광 영역을 포함한다.
몇몇 실시예에서, 장치 내 각 발광층들의 두께는 바람직하게는 50Å보다 두껍다. 몇몇 실시예에서, 장치의 발광 영역은 50 내지 600Å 사이, 보다 바람직하게는 100 내지 250Å 사이의 두께를 갖는 하나의, 두꺼운 발광층이다. 최적의 두께는 발광층 내 흠집의 개수에 따라 좌우될 수 있다. 발광 영역 내 흠집들의 집중(concentration)은 바람직하게는 109cm-2 미만, 보다 바람직하게는 108cm-2미만, 더 바람직하게는 107cm-2미만, 더욱 바람직하게는 106cm-2미만으로 제한된다.
몇몇 실시예에서, 장치 내에 적어도 하나의 발광층이 Si 등의 도펀트로, 1x1018cm-3 내지 1x1020cm-3 사이의 도펀트 농도로 도핑된다. Si 도핑은 발광층 내 인플레인 a 격자 상수에 영향을 미쳐서, 잠재적으로는 또한 발광층 내 스트레인을 감소시킬 수 있다.
p형 영역이 발광 영역 위에 성장된다. n형 영역과 마찬가지로, p형 영역도 일부러 도핑하지 않은 층들 또는 n형 층들을 비롯한, 상이한 조성물, 두께, 도펀트 농도의 다수의 층을 포함할 수 있다.
도 1은 스트레인 완화된 발광층이 반도체 층의 가공 표면 위에 성장된 본 발명의 실시예를 도시한다. 도 1의 장치에서, 인플레인 격자 상수 a1을 갖는 n형 영역(11)은 성장 기판(20) 위에 성장된다. 예를 들면, GaN, InGaN, AlGaN 또는 AlInGaN일 수 있는 n형 영역(11)의 윗면이 가공된다. 그 다음 인플레인 격자 상수 a2를 갖는 스트레인 완화된 발광층(12)이 가공된 표면 위에 성장된다. 인플레인 격 자 상수 a2를 또한 갖는 p형 영역(13)은, 발광층(12) 위에 성장된다.
n형 영역(11)의 표면은 예를 들면, 피크들과 골들(valleys)이 교번하는 단면 특성을 갖는 특징이 있는 등, 제어된, 거친 표면으로 가공된다. 인접한 피크들 사이의 거리는 50 내지 200nm, 보다 바람직하게는 50 내지 100nm일 수 있다. 피크의 꼭대기로부터 골의 바닥까지 깊이는 200nm 미만, 보다 바람직하게는 100nm미만일 수 있다. 적절한 크기, 깊이, 및 간격의 특징들은 예를 들면, 종래의 포토리소그래픽(photolithographic) 에칭, 스푸터 에칭, 포토일렉트로케미컬(photoelectrochemical) 에칭에 의해, 또는 증가된 압력에서의 성장 등에 의해 가공된 결정 재료가 성장하는 인 시츄(in situ) 공정에 의해 형성될 수 있다. 특징들이 적합하게 사이징될 때에, 발광층(12)의 InGaN 재료가 피크들에서 섬그룹(group of islands)으로서, 우선적으로 성장한다. 초기에는 섬들이 가공된 n형 영역(11)의 전체 표면을 덮지 않으므로, 섬들은, 발광층(12)이 적어도 부분적으로 릴렉스되게끔 격자형으로 확장된다. 스트레인 완화된 발광층(12)의 인플레인 격자 상수 a2는 n형 영역(11)의 인플레인 격자 상수 a1보다 크다.
도 2는 도 1의 장치의 변형을 도시하는데, 여기서 스트레인 완화를 제공하기 위하여, 가공된 표면에 성장된 층은 발광층(12)이 아니라, 발광층(12)에 선행하여 n형층(11)에 성장된 n형층(21)이다. 도 1의 장치와 같이, 인플레인 격자 상수 a1을 갖는 n형 영역(11)은 성장 기판(20) 위에 성장된다. n형 영역(11)의 윗면은 도 1을 참조하여 설명한 대로 가공된다. GaN, InGaN, AlGaN, 또는 AlInGaN일 수 있는 제2 n형 영역(21)은 n형 영역(11)의 가공된 표면 위에 성장된다. n형 영역(21)이 성장하기 시작하면, n형 영역(21)의 Ⅲ 질산 재료는 n형 영역(11)의 가공된 표면의 피크들에서, 섬 그룹으로서 우선적으로 성장한다. 재료로 된 섬들은 격자형으로 확장하고 적어도 부분적으로 릴렉스할 수 있어서, n형 영역(21)의 인플레인 격자 상수 a2는 n형 영역(11)의 인플레인 격자 상수 a1보다 크게 된다. 발광층(12) 및 p형 영역(13)을 비롯한 스트레인 완화된 층(21) 위에 성장된 층들에는 스트레인 완화된 층(21)의 보다 큰 인플레인 격자 상수 a2가 반복된다.
도 3은 스트레인 완화된 층이 마스크 위에 성장된 본 발명의 실시예를 도시한다. 도 3의 장치에서, 격자 상수 a1을 갖는 n형 영역(14)이 성장 기판(20) 위에 성장된다. n형 영역(14)의 표면은 실란과 같은 실리콘 전구체를 이용하여 처리되어서 표면이 부분적으로는 실리콘 질화물 재료 SiNx로 덮이고 부분적으로는 실리콘 질화물 내 작은 개구들 내에서 노출되게 하여, 마스크를 생성한다. 노출된 영역들은 10 내지 200nm, 보다 바람직하게는 50 내지 150nm, 그리고 더 바람직하게는 100nm 미만의 격자 확장을 가질 수 있다.
마스크 위에 발광 영역(17)이 성장된다. 발광 영역(17)의 재료는 우선적으로 마스크 재료(15) 내 개구들(16)에서, n형 영역(14)의 노출된 표면에 성장한다. 발광층 재료의 섬들은 격자형으로 확장할 수 있고 적어도 부분적으로 릴렉스될 수 있어서, 발광 영역(17)의 인플레인 격자 상수 a2가 n형 영역(14)의 인플레인 격자 상수 a1보다 크게 한다. 인플레인 격자 상수 a2를 갖는 p형 영역(18)은 또한 발광 영역(17) 위에서 성장된다. 도 1 및 2에 도시된 장치에서와 마찬가지로, 발광 영역(17)은 마스크 바로 위에 성장될 필요는 없고, 대신에 예들 들면, GaN, InGaN, AlGaN, 또는 AlInGaN으로 된 제2 n형 영역이 마스크 상에 먼저 형성된 다음에 발광 영역(17)이 형성될 수도 있다.
도 1 및 2의 가공된 층들 또는 도 3의 마스크 층과 같이, 가공된 인터페이스 위에 발광층이 성장되어 있는, 도 1, 2 및 3에 도시된 실시예에서, 가공된 인터페이스는 일반적으로 발광층에 가깝게 위치된다. 몇몇 실시예에서, 가공된 인터페이스는 발광층의 적어도 일부분의 1000Å 내에 들어간다.
도 4, 5, 6 및 7은 반도체 재료로 된 기둥들을 포함하는 장치들을 도시한다. 도 4에서, 기판(20) 위에 n형 영역(22)이 성장된다. 평면의 n형 영역(22) 위에, 상술한 SiNx 마스크와 같은 마스크층(24)이 형성된다. 마스크 재료의 섬들 사이의 개구들에서, 반도체 재료로 된 기둥들이 성장된다. 몇몇 실시예에서, 반도체 재료로 된 기둥들의 성장 온도는 마스킹된 재료의 섬들 사이에서 GaN 재료가 분해하기 시작하는 온도(몇몇 응용예에서는 1000℃) 아래로 유지된다. 도 3과 같이, 반도체 재료로 된 기둥들은 마스크 위에 성장된 평면층에 비해 더 좁은 온도 범위 내에서, 그리고 느린 성장을 선호하는 조건 하에서, 도 3의 실질적으로 평면층 대신에 반도체 재료로 된 기둥들을 형성하기 위해, 성장될 수 있다. 예를 들면, 기둥들은 900 내지 1000℃ 사이의 성장 온도에서, 0.5Å/s 미만의 성장 속도로, 그리고 Ⅴ족 전 구체 대 Ⅲ족 전구체의 비율이 4000을 초과하는 비율로 성장될 수 있다. 평면의 재료는 1000℃ 초과 900℃ 미만의 온도에서, 보다 빠른 성장 속도로, 그리고 상이한 전구체 비율로 성장될 수 있다. n형 재료로 된 기둥들(26)이 먼저 형성되고, 발광 영역 재료로 된 기둥들(28)이 후속하고, 다음에는 p형 재료로 된 기둥들(30)이 후속한다.
p형 기둥들(30)이 성장된 후에, 예를 들면, Mg-도펀트 전구체와 같은 도펀트 전구체의 흐름을 유입시키거나 증가시키고, 질소 전구체(일반적으로 NH3)의 흐름을 감소시키고, 성장 속도를 증가시킴으로써, 종국에는 기둥들 및 기둥들 사이의 간격들(25) 위에 평면 층(32)을 형성하도록 유착하는 역 피라미드들이 기둥들 위에 형성되도록, 성장 조건들이 변화한다.
Ⅲ 질산 재료로 된 기둥들의 치수는 그 기둥들 내의 상이한 조성물로 된 층들 간의 격자 상수의 차이를 수용하도록 격자형으로 확장할 수 있게끔 선택된다. 예를 들면, 기둥들의 직경은 500nm 미만, 보다 바람직하게는 200nm 미만으로 제한될 수 있다. 10nm 만큼 작은 직경도 가능하다. 예를 들면, 100nm의 구역내의 50 내지 150nm 사이의 직경이 가능하다. 기둥들 내 재료가 적어도 부분적으로 릴렉스될 수 있도록 충분히 작고, 발광 층 재료로 된 수용할 수 있을 정도로 높은 필 팩터가 존재하기에 충분히 큰 직경이 선택된다. 도 4에 도시된 바와 같이, 기둥들이 상수 직경을 가질 필요는 없다. 예를 들면, 기둥들은 꼭지점을 잘라낸 피라미드들일 수 있다. 몇몇 실시예들에서, 필 팩터는 적어도 90%인데, 이는 성장하면서, 기 둥들이 장치의 반도체 구조의 좌우 넓이 중 적어도 90%는 채워진다는 뜻이다. 필 팩터는 기둥들의 직경과 기둥들 사이의 간격 앙쪽 모두에 의해 결정된다. 기둥들의 직경이 감소된다면, 주어진 필 팩터를 유지하도록 기둥들의 개수 밀도가 증가해야만 한다. 몇몇 실시예에서, 기둥들의 개수 밀도는 적어도 1010cm-2이다.
기둥들의 높이는 50nm 내지 3㎛의 범위일 수 있다. 하나의 발광층을 갖는 장치에서, 50 과 150nm 사이, 예를 들면 100nm의 높이가 가능하다. 다수의 양자 벽 발광 영역을 갖는 장치에서, 200nm 와 1㎛ 사이, 예를 들면, 500nm의 높이가 가능하다. 기둥들 내 발광 영역(28)은 적어도 부분적으로는 릴렉스될 수 있다.
몇몇 실시예에서, 도 4에 도시된 장치에서, 하나의 장치의 상이한 기둥들 내 발광 영역들은 상이한 파장의 광을 방출하도록 형성될 수 있다. 예를 들면, 장치의 기둥들 중 몇몇은 붉은 빛깔의 광을 방출하도록 구성될 수 있고, 장치의 기둥들 중 몇몇은 녹색 빛깔의 광을 방출하도록 구성될 수 있고, 장치의 기둥들 중 몇몇은 푸른 빛깔의 광을 방출하도록 구성될 수 있어서, 적색, 녹색, 및 청색 광이 조합되면 백색으로 보이게 한다.
발광 영역들의 방출 파장은 InN 조성물에 따라 좌우된다: InGaN 발광층에 InN이 많을 수록, 방출 파장이 길어짐. 평면의, 연속된 발광층을 갖는 종래 장치들에서, 발광층 내 스트레인은 발광층에 포함될 수 있는 InN의 양을 제한한다. 일반적으로, 녹색 광을 방출하는 평면 InGaN 발광층들보다 청색 광을 방출하는 평면 InGaN 발광층들이 더 높은 품질로 성장될 수 있다. 녹색 보다 긴 파장에서 광을 방출하는 충분히 높은 품질의 평면 InGaN 발광층을 성장시키기는 극도로 어렵다. 도 4에 도시된 기둥들 내에 성장된 발광층이 적어도 부분적으로는 릴렉스될 수 있으므로, 종래의 스트레인된 평면층에서 보다 더 많은 InN이 성장 동안 포함될 수 있다. 기둥 내에 릴렉스된 재료들이 더 많을 수록, 더 많은 InN이 발광층에 포함될 수 있다.
본 발명자들은 적어도 하나의 InGaN 층을 포함하는 기둥들을 갖는 구조들을 성장시켰다. 이 구조들은 포토루미네센스(photoluminescence)에 의해 특징지어 졌는데, 도시된 InGaN 재료로부터의 방출 파장이 종래의 평면 성장으로부터 상당히 적색 편이되었다. 청색에서부터 녹색, 황색을 포함하여 적색까지의 빛깔을 나타내는, 430nm 및 750nm 사이의 방출 파장들이 달성되었다.
몇몇 실시예에서, 개개의 기둥들 내 InN 조성물은 기둥들의 직경을 제어함으로써 제어된다. 기둥의 직경이 작아질수록, 기둥 내 재료는 더 릴렉스되므로, 더 많은 InN이 발광 영역의 성장 중에 포함된다. 예를 들면, 직경이 약 10nm에서 150nm까지 다양한 기둥들을 갖는 장치에서, 10nm 범위의 직경들을 갖는 기둥들은 가장 릴렉스되고, 가장 높은 InN 조성물을 갖는 발광 영역들을 갖고, 가장 긴 파장인 대부분 적색 빛을 방출할 것으로 예상된다. 150nm 범위의 직경들을 갖는 기둥들은 보다 덜 릴렉스되고, 보다 낮은 InN 조성물들을 갖는 발광 영역을 갖고, 보다 짧은 파장인 대부분 청색 광을 방출할 것으로 예상된다.
백색 광을 방출하는 장치를 만들기 위해서는, 가시 스펙트럼의 각 영역 내 광을 방출하는 제어된 개수의 기둥들이 존재해야 한다. 상술한 바와 같이, 각 기 둥에 의해 방출되는 광의 파장은 기둥의 직경을 제어함으로써 제어될 수 있다. 충분한 개수의 주어진 직경의 각 기둥들 및 대응하는 방출 파장이 존재함을 보장하기 위해, 마스크 층(24)이 예를 들면, 나노-임프린팅 리소그래피(nano-imprinting lithography) 기술에 의해 패터닝되어 바람직한 직경을 갖는 복수의 개구들을 형성할 수 있다. 비록 예에서는 백색 광을 방출하는 장치가 사용되었지만, 적합한 크기의 개구들을 갖는 마스크(24)를 패터닝함으로써 장치로부터의 방출 스펙트럼이 광의 다른 빛깔로 맞추어질 수 있다.
상이한 기둥들이 상이한 빛깔의 광을 방출하여서 결합된 광이 백색으로 보이게 하는 장치는 종래의 백색-광 장치를 능가하는 유리함을 제공할 수 있는데, 여기서 청색-방출 반도체 발광 장치가 인광물질과 같은 하나 이상의 파장 전환 재료와 결합되어서 백색 광을 형성하기 위해 인광물질을 통해 새어 나오는 전환되지 않은 청색 광과 인광물질-전환된 광이 결합하게 한다. 상이한 빛깔의 광을 방출하는 기둥들을 갖는 장치는, 이 장치를 형성한 후에 파장 변환 층들을 형성할 것을 요구하지 않으므로, 제조 복잡성을 줄일 수 있고; 방출 스펙트럼이 제어되기에 잠재적으로 더 쉬워서, 색도, 색 온도, 및 색 표현의 개선되 제어를 제공할 수 있고; 예를 들어 파장 전환 물질들에 연관된 비효율을 제거함으로써 더 효율적이 되고 ; 값비싼 파장 변환 재료들이 더이상 필요하지 않으므로, 제조 비용이 경감될 것이고; 발광 스펙트럼을 맞추는 데에 보다 큰 유연성이 제공될 수 있다.
도 5의 장치에서, 스트레인 감소된 발광층은 반도체 기둥들의 군 위에 유착 된 층 위에 성장된다. 인플레인 격자 상수 a1을 갖는 n형 영역(22)은 기판(20) 위에 성장된다. 평면의 n형 영역(22) 위에는, 상술된 SiNx 마스크와 같은 마스크 층(24)이 형성된다. 마스크 재료로 된 섬들 사이의 간격들에는, n형 재료(26)의 기둥들이 성장된다. 기둥들은, 상술한 바와 같이, 기둥들이 격자형으로 확장하여 적어도 부분적으로 릴렉스할 수 있을 정도로 기둥들은 충분히 작게 성장된다. n형 영역(34)이 기둥들(26) 위에 유착되도록 성장 조건들이 변경되는 경우에는, n형 영역(34)은 적어도 부분적으로 릴렉스된 기둥들의 인플레인 격자 상수를 보존하므로 n형 영역(22)의 인플레인 격자 상수 a1보다 큰 인플레인 격자 상수 a2를 갖는다. 발광 영역(36) 및 p형 영역(38)은, 양쪽 모두 인플레인 격자 상수 a2를 반복하는데, 이들은 n형 영역(34) 위에 성장된다.
n형 영역(34)이 기둥들(26) 위에 유착하면, 접합 흠집들(suture defects; 27)은 두 개의 기둥 위에서 성장하는 재료가 합쳐질 곳을 형성한다. 흠집들(27)은 발광 영역(36) 및 P형 영역(38)에 걸쳐 반복될 수 있어서 효휼을 낮추거나 신뢰성 문제를 야기할 수 있다. 도 6 및 7은 접합 흠집들을 제거하거나 접합 흠집들의 수를 줄이도록 설계된 본 발명의 실시예들을 도시한다.
도 6에서, n형 영역(22)이 기판(20) 위에 성장되고 나서, 마스크(24)가 형성되고 상술한 대로 n형 기둥들(26)이 성장되어서, 기둥들(26)이 적어도 부분적으로 릴렉스하게 한다. 저항성 재료로 된 등각의 층(40)이 기둥들(26) 위에 형성된다. 저항성 층(40)은 예를 들면, Zn 또는 Fe로 도핑된 GaN과 같은 저항성 GaN, 또는 실 리콘 산화물과 같은 저항성 산화물이 에피텍셜하게 성장될 수 있다. 기둥들(26)의 꼭대기 위에 형성된 저항성 층들은 그 후 종래의 리소그래피법에 의해 제거되어서, 저항성 재료(40)가 기둥들(26) 사이의 간격들에만 남아있게 한다. 발광 영역(42)은 그 후 기둥들(26)의 노출된 꼭대기 위에 기둥들로 성장되고, 발광 영역(42) 위에 유착되는 p형 영역(44)이 후속한다. 저항성 영역(40)은 n형 영역(22 및 26)을 p형 영역(44)으로부터 전기적으로 절연한다.
도 7의 장치에서, n형 영역(22)은 기판(20) 위에 성장되고, 그 후 마스크(24) 및 n형 기둥들(26)이 상술한 대로 성장되어서, 기둥들(26)이 적어도 부분적으로 릴렉스하게 한다. 도핑되지 않은 InGaN(46)으로 이루어진 동각의 층은 기둥들(26) 위에서 성장되고, 그 후 성장 조건들은 기둥들(26) 위의 동각의 층(46) 영역의 꼭대기 위에 도핑된 발광 영역(48)의 기둥들을 성장시키기 위해 기둥 성장을 선호하는 조건으로 바뀐다. 그 다음으로 발광 영역(48) 위에 유착하여 p형 영역(52)이 성장된다. 발광 영역 섬들(48)의 도핑은 기둥들(26) 사이의 도핑되지 않은 InGaN 영역(46)보다 낮은 방전 전압을 도출해서, n형 영역들(22 및 26)이 p형 영역(52)으로부터 전기적으로 절연되게 한다.
몇몇 실시예에서, 발광 영역 섬들(48)의 성장 후에, 이온 주입 단계는 기둥들(26) 사이 영역들(50)을 비전도성이 되게 한다. 주입 후에, 기둥들(26)의 꼭대기 위의 이온 손상된 InGaN 영역들(46)이 에칭에 의해 제거될 수 있다. 몇몇 실시예에서, 발광 영역 섬들(48)은 기둥들(26) 바로 위에 성장된다.
도 10 및 11에 도시된 실시예에서, 도 4와 마찬가지로, n형 영역(22)은 기 판(20) 위에 성장된다. 평면 n형 영역(22) 위에서, 상술한 SiNx 마스크와 같은 마스크층(24)이 형성된다. 마스크 재료들로 된 섬들 사이의 개구들(80)에는, 반도체 재료로 된 다면체들(82)이 성장된다. 도 4 및 5에 도시된 기둥들과 마찬가지로, 다면체들(82)은 마스크 재료로 된 섬들 사이의 개구들(80) 내에 성장되기 때문에, 다면체들(82)은 격자형으로 확장할 수 있으므로 적어도 부분적으로 릴렉스된다. 따라서 다면체들(82)은 평면층(22)의 격자 상수 a1 보다 큰 격자 상수 a2를 갖는다. 몇몇 실시예에서, 개구들(80)의 직경은 500nm 미만, 보다 바람직하게는 200nm 미만으로 제한될 수 있다. 10nm 정도로 작은 직경들도 가능할 수 있다. 예를 들면 100nm의 구역 내의, 50 내지 150nm 사이의 직경들이 가능하다. 개구들(80)의 직경은 충분히 작게 선택되어서 다면체들(82) 내 재료가 적어도 부분적으로 릴랙스될 수 있다. 도 4와 마찬가지로, 마스크(24)는, 필 팩터가 적어도 90% 이도록 형성될 수 있는데, 이는 성장하면서, 다면체들(82)의 베이스들에서 장치의 반도체 구조 좌우 넓이의 적어도 90%가 채워짐을 의미한다.
적어도 하나의 발광층(84)은 발광층(84) 내 재료가 다면체들(82)의 확장된 격자 상수 a2를 반복하도록 다면체들(82) 위에 성장된다. 그런 다음 p형 영역은 발광층(84) 위에 성장된다. 도 10에 도시된 장치들에서, p형 영역(86)은 우선적으로 다면체들(82) 위에서 성장한다. 성장은, 마스크(24)로 덮인 인접한 다면체들 사이의 영역이 채워지기 전에 정지된다. 두꺼운 금속층(도시 생략)은 평면의 표면을 형성하기 위해 다면체들 위에 배치될 수 있다. 절연 마스크층(24)은 개구들(80) 사이 영역 내에서 반도체의 p형 재료와 n형 재료를 접촉하는 금속 사이에 전기적 절연을 제공한다. 도 11에 도시된 장치들에는, 인접한 다면체들 사이 영역들이 채워질 때 까지 p형 영역(88)의 성장이 계속되어서, 평면의 p형 층을 만든다.
상술한 실시예들의 발광층들은 종래의 GaN 템플릿에서 성장된 발광층보다 큰 인플레인 a-격자 상수들을 가질 수 있는데, 이는 통상적으로 3.1885Å보다 크지 않은 인플레인 a-격자 상수를 갖는다. 스트레인 완화된 층으로서 또는 그 위에서의 발광층의 성장은 인플레인 격자 상수를 3.189Å보다 크게 증가시킬 수 있어서, 두꺼운 발광층들이, 수용가능한 흠집 밀도로 그리고 스피노달 분해가 감소되며 성장되도록 허용할 만큼 발광층 내 스트레인을 충분히 감소시킬 수 있다. 몇몇 실시예에서, 발광층의 인플레인 a-격자 상수는 적어도 3.195Å, 보다 바람직하게는 적어도 3.2Å까지 증가될 수 있다. 예를 들면, 청색 광을 방출하는 InGaN 층은 조성물 In0.12Ga0.88N인, 3.23Å의 벌크 격자 상수를 갖는 조성물을 가질 수 있다. 발광층의 스트레인은 발광층의 인플레인 격자 상수(종래의 GaN 버퍼층에 성장된 발광층의 경우 약 3.189Å)와 발광층의 벌크 격자 상수 간의 차이이므로, 스트레인은 (ain-plane - abulk) / abulk로 표현될 수 있다. 종래의 In0.12Ga0.88N 층의 경우에, 스트레인은 (3.23Å - 3.189Å) / 3,23Å로, 약 1.23%이다. 상술한 실시예에 따라 동일한 조성물의 발광층이 성장된다면, 스트레인은 줄거들거나 없어질 수 있다. 본 발명의 몇몇 실시예에서, 430 내지 480nm 사이의 광을 방출하는 장치의 발광층 내 스트레인은 1% 미만, 보다 바람직하게는 0.5% 미만으로 감소될 수 있다. 시안색 광을 방 출하는 InGaN층은 조성물 In0.16Ga0.84N으로, 종래의 GaN 버퍼층에서 성장될 때에 1.17%의 스트레인을 갖는 조성물을 가질 수 있다. 본 발명의 몇몇 실시예에서, 480 내지 520nm 사이의 광을 방출하는 장치의 발광층 내 스트레인은 1.5% 미만, 보다 바람직하게는 1% 미만으로 감소될 수 있다. 녹색 광을 방출하는 InGaN 층은 조성물 In0.2Ga0.8N으로, 3.25Å의 프리스탠딩 격자 상수를 갖는 조성물을 가질 수 있어서, 종래의 GaN 버퍼층에서 성장될 때에 약 2.1%의 스트레인을 도출할 수 있다. 본 발명의 몇몇 실시예에서는, 520 내지 560nm 사이의 광을 방출하는 장치의 발광층 내 스트레인은 2% 미만, 보다 바람직하게는 1.5% 미만일 수 있다.
위에서 설명 및 묘사된 반도체 구조는, 장치의 마주보는 측면들에 접촉부가 형성된 장치 또는 장치의 동일한 측면에 양 접촉부가 형성된 장치와 같은, 발광 장치의 임의의 적합한 구성에 포함될 수 있다. 양 접촉부가 동일한 측면에 배치된 경우, 투명한 접촉부들을 갖고 접촉부들이 형성되어 있는 동일한 측면을 통해 광이 추출되도록 실장되거나, 아니면 반사형 접촉부들을 갖고 플립 칩으로서 실장되도록 장치가 형성될 수 있는데, 여기서 광은 접촉부들이 형성되어 있는 측면의 반대 쪽 측면으로부터 추출된다.
도 8은 성장 기판이 제거된 플립 칩 장치인 적합한 구성의 일례의 일부를 도시한다. p형 영역(66) 및 발광 영역(64)의 일부가 제거되어 n형 영역(62)의 일부분을 노출하는 메사(mesa)를 형성한다. 비록 도 8에는 n형 영역(62)을 노출하는 하나의 비아(via)가 도시되어 있지만, 하나의 장치에 다수의 비아가 형성될 수 있 음이 이해된다. n- 및 p-접촉부들(70 및 68)은 n형 영역(62) 및 p형 영역(66)의 노출된 부분들에서, 예를 들면, 배치이나 도금에 의해 형성된다. 접촉부들(68 및 70)은 공기 또는 유전층에 의해 서로 전기적으로 절연될 수 있다. 접촉 금속들(68 및 70)이 형성된 후에, 장치들의 웨이퍼는 개별 장치들로 다이싱(diced)될 수 있고, 그런 후에 각 장치는 성장 방향에 대하여 뒤집어져(flipped relative to) 마운트(73)에 실장되는데, 이 경우 마운트(73)는 장치의 좌우 넓이 보다 더 큰 좌우 넓이를 가질 수 있다. 다른 방법으로는, 장치의 웨이퍼는 마운트의 웨이퍼에 연결된 후에, 개별 장치들로 다이싱될 수 있다. 마운트(73)는 예를 들면, Si와 같은 반도체, 금속, 또는 AIN과 같은 세라믹일 수 있고, p-접촉부들(68)에 전기적으로 연결하는 적어도 하나의 금속 패드(71) 및 n-접촉부들(70)에 전기적으로 연결하는 적어도 하나의 금속 패드(72)를 가질 수 있다. 납땜 또는 금 스터드 범프들과 같은 연결부들(도시 생략)은, 마운트(73)에 반도체 장치를 연결한다.
실장한 후에, 에칭이나 레이저 멜팅과 같은, 기판 재료에 적합한 공정에 의해 성장 기판(도시 생략)이 제거된다. 반도체 층들을 지탱하고 기판을 제거하는 동안 균열을 방지하기 위해 실장하기 전 또는 후에 장치와 마운트(73) 사이에 단단한 언더필이 제공될 수 있다. 반도체 구조의 일부분은 기판을 제거한 후 얇게 만듦으로써 제거될 수 있다. 노출된 n형 영역(62)의 표면은 예를 들면, 광일렉트로케미컬 에칭과 같은 에칭 공정 또는 그라인딩과 같은 기계적 공정에 의해 거칠어질 수 있다. 광이 추출되는 표면을 거칠게 만들면 장치로부터의 광 추출을 개선시킬 수 있다. 다른 방법으로는 성장 기판을 제거하여 노출된 n형 영역(62)의 꼭대기 표면에 광결정 구조가 형성될 수 있다. 인광물질 층과 같은 구조(74) 또는 이색성자(dichroics) 또는 편광자와 같은 당해 기술에 공지된 2차 광학기기가 방출 표면에 적용될 수 있다.
도 9는 패키지된 발광 장치의 분해조립도로서, 보다 상세한 것은 미국 특허 6,274,924에 설명되어 있다. 열-싱크 슬러그(100)가 인서트-몰딩된 리드프레임(insert-molded leadframe)에 위치한다. 인서트-몰딩된 리드프레임은, 예를 들면, 전기 경로를 제공하는 금속 프레임(106) 주변에 몰딩된 충전 플라스틱 금속(105)이다. 슬러그(100)는 선택적 반사 컵(102)을 포함할 수 있다. 상기 실시예에서 설명되는 장치들 중 임이의 것일 수 있는 발광 장치 다이(104)는 열적으로 전도하는 서브마운트(103)를 통해 슬러그(100)에 직접 또는 간접적으로 마운팅될 수 있다. 광학 렌즈일 수 있는 커버(108)가 추가될 수 있다.
본 발명을 상세히 설명하면서, 당업자라면 본 개시를 보고, 본원에 설명된 진보적인 개념의 사상으로부터 벗어나지 않고 본 발명에 변경들이 만들어 질 수 잇음을 이해할 것이다. 따라서, 본 발명의 범위는 설명 및 도시된 특정 실시예들에 제한되지는 않는다.

Claims (13)

  1. 복수의 개구를 갖는 마스크층(24);
    상기 마스크층의 상기 개구들에 대응하는 반도체 재료로 이루어진 복수의 기둥 - 각 기둥은 발광층(28)을 포함하고, 상기 복수의 기둥은 절연 재료(25)에 의해 분리됨 - 을 포함하는 Ⅲ-질산 구조체
    를 포함하고,
    각 발광층은 n형 영역(26)과 p형 영역(30) 사이에 배치되고,
    제1 기둥에 배치된 제1 발광층은 제2 기둥에 배치된 제2 발광층과 다른 파장의 광을 방출하도록 구성되고,
    상기 제1 기둥은 상기 제2 기둥과는 다른 직경을 갖는, 장치.
  2. 제1항에 있어서, 상기 Ⅲ-질산 구조체는 상기 복수의 기둥 위에 배치된 반도체 재료로 이루어진 평면층(32)을 더 포함하는, 장치.
  3. 제1항에 있어서, 상기 마스크층의 표면에 평행한 면에서 상기 복수의 기둥의 단면 중 적어도 90%는 기둥들로 점유되는, 장치.
  4. 제1항에 있어서, 상기 기둥들의 일부는 청색 광을 방출하도록 구성되고, 상기 기둥들의 일부는 녹색 광을 방출하도록 구성되고, 상기 기둥들의 일부는 적색 광을 방출하도록 구성되는, 장치.
  5. 제1항에 있어서, 상기 제1 발광층은 상기 제2 발광층과는 다른 InN 조성을 갖는, 장치.
  6. 제1항에 있어서, 상기 마스크층(24)은 실리콘 및 질소를 포함하는, 장치.
  7. 제1항에 있어서, 상기 기둥들 각각은 150nm 미만의 직경을 갖는, 장치.
  8. 제1항에 있어서, 상기 기둥들은 50nm 내지 3㎛ 사이의 높이를 갖는, 장치.
  9. 제1항에 있어서, 상기 절연 재료(25)는 공기인, 장치.
  10. 제1항에 있어서, 상기 발광층(28)은 50 옹스트롬을 초과하는 두께를 갖는, 장치.
  11. 제1항에 있어서, 상기 발광층(28)은 1x1018cm3 내지 1x1020cm3 사이의 도펀트 농도로 실리콘을 도핑한 것인, 장치.
  12. 제1항에 있어서,
    상기 n형 영역과 상기 p형 영역에 전기적으로 연결된 접촉부들(68, 70); 및
    Ⅲ-질산 반도체 구조체 위에 배치된 커버(108)
    를 더 포함하는 장치.
  13. 제1항에 있어서, 상기 제1 발광층의 결정 구조는 상기 제2 발광층의 결정 구조보다 덜 스트레인(strain)된 장치.
KR1020097015482A 2006-12-22 2007-12-20 여러 파장의 광을 방출하도록 구성된 반도체 발광 장치 KR101358701B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/615,601 2006-12-22
US11/615,601 US20080149946A1 (en) 2006-12-22 2006-12-22 Semiconductor Light Emitting Device Configured To Emit Multiple Wavelengths Of Light
PCT/IB2007/055262 WO2008078297A2 (en) 2006-12-22 2007-12-20 Semiconductor light emitting device configured to emit multiple wavelengths of light

Publications (2)

Publication Number Publication Date
KR20090094162A KR20090094162A (ko) 2009-09-03
KR101358701B1 true KR101358701B1 (ko) 2014-02-07

Family

ID=39387249

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097015482A KR101358701B1 (ko) 2006-12-22 2007-12-20 여러 파장의 광을 방출하도록 구성된 반도체 발광 장치

Country Status (11)

Country Link
US (3) US20080149946A1 (ko)
EP (1) EP2095435B1 (ko)
JP (1) JP5189106B2 (ko)
KR (1) KR101358701B1 (ko)
CN (1) CN101675534B (ko)
AT (1) ATE489733T1 (ko)
BR (1) BRPI0721111A2 (ko)
DE (1) DE602007010827D1 (ko)
RU (1) RU2009128240A (ko)
TW (1) TWI536599B (ko)
WO (1) WO2008078297A2 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101375435B1 (ko) * 2006-03-08 2014-03-17 큐나노 에이비 Ｓｉ 상의 에피택셜 반도체 나노와이어를 금속 없이 합성하기 위한 방법
US8049203B2 (en) * 2006-12-22 2011-11-01 Qunano Ab Nanoelectronic structure and method of producing such
US7663148B2 (en) * 2006-12-22 2010-02-16 Philips Lumileds Lighting Company, Llc III-nitride light emitting device with reduced strain light emitting layer
WO2008079078A1 (en) 2006-12-22 2008-07-03 Qunano Ab Elevated led and method of producing such
CN101669219B (zh) * 2006-12-22 2011-10-05 昆南诺股份有限公司 带有直立式纳米线结构的led及其制作方法
US8183587B2 (en) * 2006-12-22 2012-05-22 Qunano Ab LED with upstanding nanowire structure and method of producing such
CN101681813B (zh) * 2007-01-12 2012-07-11 昆南诺股份有限公司 氮化物纳米线及其制造方法
DE102008035784A1 (de) 2008-07-31 2010-02-11 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
US8716723B2 (en) * 2008-08-18 2014-05-06 Tsmc Solid State Lighting Ltd. Reflective layer between light-emitting diodes
US9293656B2 (en) * 2012-11-02 2016-03-22 Epistar Corporation Light emitting device
RU2469435C1 (ru) * 2008-10-17 2012-12-10 Нэшнл Юниверсити Корпорейшн Хоккайдо Юниверсити Массив полупроводниковых светоизлучающих элементов и способ его изготовления
US20110079766A1 (en) * 2009-10-01 2011-04-07 Isaac Harshman Wildeson Process for fabricating iii-nitride based nanopyramid leds directly on a metalized silicon substrate
US8692261B2 (en) 2010-05-19 2014-04-08 Koninklijke Philips N.V. Light emitting device grown on a relaxed layer
KR20110131801A (ko) * 2010-05-31 2011-12-07 삼성전자주식회사 발광 소자 및 다중 파장의 광을 만드는 방법
JP5390472B2 (ja) * 2010-06-03 2014-01-15 株式会社東芝 半導体発光装置及びその製造方法
WO2012049602A1 (en) * 2010-10-12 2012-04-19 Koninklijke Philips Electronics N.V. Light emitting device with reduced epi stress
CN102054916B (zh) * 2010-10-29 2012-11-28 厦门市三安光电科技有限公司 反射器及其制作方法，以及包含该反射器的发光器件
WO2012059837A1 (en) * 2010-11-04 2012-05-10 Koninklijke Philips Electronics N.V. Solid state light emitting devices based on crystallographically relaxed structures
KR101591991B1 (ko) * 2010-12-02 2016-02-05 삼성전자주식회사 발광소자 패키지 및 그 제조 방법
EP2509120A1 (en) 2011-04-05 2012-10-10 Imec Semiconductor device and method
EP2815423B1 (en) 2012-02-14 2017-05-24 Hexagem AB Gallium nitride nanowire based electronics
CN103367383B (zh) 2012-03-30 2016-04-13 清华大学 发光二极管
CN103367584B (zh) 2012-03-30 2017-04-05 清华大学 发光二极管及光学元件
CN103367585B (zh) 2012-03-30 2016-04-13 清华大学 发光二极管
CN103367560B (zh) * 2012-03-30 2016-08-10 清华大学 发光二极管的制备方法
TW201511357A (zh) 2013-06-07 2015-03-16 Glo Ab 多色ｌｅｄ及其製造方法
WO2016022824A1 (en) 2014-08-08 2016-02-11 Glo Ab Pixilated display device based upon nanowire leds and method for making the same
KR102227771B1 (ko) 2014-08-25 2021-03-16 삼성전자주식회사 나노구조 반도체 발광소자
US9620559B2 (en) 2014-09-26 2017-04-11 Glo Ab Monolithic image chip for near-to-eye display
JP2016081562A (ja) 2014-10-09 2016-05-16 ソニー株式会社 表示装置、表示装置の製造方法および電子機器
US9978808B2 (en) * 2016-05-04 2018-05-22 Glo Ab Monolithic multicolor direct view display containing different color LEDs and method of making thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5055894A (en) 1988-09-29 1991-10-08 The Boeing Company Monolithic interleaved LED/PIN photodetector array
US20050225222A1 (en) 2004-04-09 2005-10-13 Joseph Mazzochette Light emitting diode arrays with improved light extraction
EP1641051A2 (en) * 2004-09-23 2006-03-29 LumiLeds Lighting U.S., LLC Growth of III-nitride light-emitting devices on textured substrates
WO2006068377A1 (en) 2004-12-23 2006-06-29 Lg Innotek Co., Ltd Nitride semiconductor light emitting device and fabrication method thereof

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69637304T2 (de) * 1995-03-17 2008-08-07 Toyoda Gosei Co., Ltd. Lichtemittierende Halbleitervorrichtung bestehend aus einer III-V Nitridverbindung
FR2734097B1 (fr) * 1995-05-12 1997-06-06 Thomson Csf Laser a semiconducteurs
JP4032264B2 (ja) * 1997-03-21 2008-01-16 ソニー株式会社 量子細線を有する素子の製造方法
US6542526B1 (en) * 1996-10-30 2003-04-01 Hitachi, Ltd. Optical information processor and semiconductor light emitting device suitable for the same
US5795798A (en) * 1996-11-27 1998-08-18 The Regents Of The University Of California Method of making full color monolithic gan based leds
US6274924B1 (en) 1998-11-05 2001-08-14 Lumileds Lighting, U.S. Llc Surface mountable LED package
US6204523B1 (en) * 1998-11-06 2001-03-20 Lumileds Lighting, U.S., Llc High stability optical encapsulation and packaging for light-emitting diodes in the green, blue, and near UV range
US6534791B1 (en) * 1998-11-27 2003-03-18 Lumileds Lighting U.S., Llc Epitaxial aluminium-gallium nitride semiconductor substrate
JP2001267242A (ja) * 2000-03-14 2001-09-28 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体及びその製造方法
NO20014399L (no) * 2000-11-29 2002-05-30 Hewlett Packard Co En datastruktur og lagrings- og hentemetode som stötter ordinal-tallbasert datasöking og henting
WO2003019678A1 (fr) 2001-08-22 2003-03-06 Sony Corporation Element semiconducteur au nitrure et procede de production de cet element
US7071494B2 (en) * 2002-12-11 2006-07-04 Lumileds Lighting U.S. Llc Light emitting device with enhanced optical scattering
KR101108998B1 (ko) * 2003-04-04 2012-02-09 큐나노에이비 정밀하게 위치된 나노위스커, 나노위스커 어레이 및 그제조 방법
US7098589B2 (en) * 2003-04-15 2006-08-29 Luminus Devices, Inc. Light emitting devices with high light collimation
DE10327733C5 (de) * 2003-06-18 2012-04-19 Limo Patentverwaltung Gmbh & Co. Kg Vorrichtung zur Formung eines Lichtstrahls
US6995389B2 (en) * 2003-06-18 2006-02-07 Lumileds Lighting, U.S., Llc Heterostructures for III-nitride light emitting devices
KR100525545B1 (ko) * 2003-06-25 2005-10-31 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
EP1667241B1 (en) 2003-08-19 2016-12-07 Nichia Corporation Semiconductor light emitting diode and method of manufacturing the same
JP4457609B2 (ja) * 2003-08-26 2010-04-28 豊田合成株式会社 窒化ガリウム（ＧａＮ）の製造方法
US7122827B2 (en) * 2003-10-15 2006-10-17 General Electric Company Monolithic light emitting devices based on wide bandgap semiconductor nanostructures and methods for making same
KR100641989B1 (ko) * 2003-10-15 2006-11-02 엘지이노텍 주식회사 질화물 반도체 발광소자
US7012279B2 (en) * 2003-10-21 2006-03-14 Lumileds Lighting U.S., Llc Photonic crystal light emitting device
CN1910763A (zh) 2004-01-23 2007-02-07 Hoya株式会社 量子点分散发光元件及其制造方法
US7132677B2 (en) * 2004-02-13 2006-11-07 Dongguk University Super bright light emitting diode of nanorod array structure having InGaN quantum well and method for manufacturing the same
US20050205883A1 (en) * 2004-03-19 2005-09-22 Wierer Jonathan J Jr Photonic crystal light emitting device
EP1735838B1 (en) * 2004-04-15 2011-10-05 Trustees of Boston University Optical devices featuring textured semiconductor layers
US8035113B2 (en) * 2004-04-15 2011-10-11 The Trustees Of Boston University Optical devices featuring textured semiconductor layers
TWI433343B (zh) 2004-06-22 2014-04-01 Verticle Inc 具有改良光輸出的垂直構造半導體裝置
KR100649494B1 (ko) * 2004-08-17 2006-11-24 삼성전기주식회사 레이저를 이용하여 발광 다이오드 기판을 표면 처리하는발광 다이오드 제조 방법 및 이 방법에 의해 제조된 발광다이오드
US20060223211A1 (en) * 2004-12-02 2006-10-05 The Regents Of The University Of California Semiconductor devices based on coalesced nano-rod arrays
DE102004062799A1 (de) * 2004-12-20 2006-06-29 Ensinger Kunststofftechnologie GbR (vertretungsberechtigter Gesellschafter Wilfried Ensinger, 71154 Nufringen) Kunststoffmaterial zur Herstellung von Halteringen
US7804100B2 (en) 2005-03-14 2010-09-28 Philips Lumileds Lighting Company, Llc Polarization-reversed III-nitride light emitting device
KR100631980B1 (ko) 2005-04-06 2006-10-11 삼성전기주식회사 질화물 반도체 소자
US20070243703A1 (en) * 2006-04-14 2007-10-18 Aonex Technololgies, Inc. Processes and structures for epitaxial growth on laminate substrates
EP2305863A4 (en) * 2008-07-04 2011-11-30 Hodogaya Chemical Co Ltd CARBON FIBER AND COMPOSITE MATERIAL

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5055894A (en) 1988-09-29 1991-10-08 The Boeing Company Monolithic interleaved LED/PIN photodetector array
US20050225222A1 (en) 2004-04-09 2005-10-13 Joseph Mazzochette Light emitting diode arrays with improved light extraction
EP1641051A2 (en) * 2004-09-23 2006-03-29 LumiLeds Lighting U.S., LLC Growth of III-nitride light-emitting devices on textured substrates
WO2006068377A1 (en) 2004-12-23 2006-06-29 Lg Innotek Co., Ltd Nitride semiconductor light emitting device and fabrication method thereof

Also Published As

Publication number Publication date
WO2008078297A3 (en) 2008-10-23
JP2010514190A (ja) 2010-04-30
WO2008078297A2 (en) 2008-07-03
ATE489733T1 (de) 2010-12-15
RU2009128240A (ru) 2011-01-27
JP5189106B2 (ja) 2013-04-24
TW200843148A (en) 2008-11-01
BRPI0721111A2 (pt) 2014-03-04
US20080149946A1 (en) 2008-06-26
US9911896B2 (en) 2018-03-06
CN101675534A (zh) 2010-03-17
CN101675534B (zh) 2012-09-05
TWI536599B (zh) 2016-06-01
EP2095435B1 (en) 2010-11-24
US20180175236A1 (en) 2018-06-21
EP2095435A2 (en) 2009-09-02
US20100264454A1 (en) 2010-10-21
DE602007010827D1 (de) 2011-01-05
KR20090094162A (ko) 2009-09-03
US10312404B2 (en) 2019-06-04

Similar Documents

Publication Publication Date Title
KR101358701B1 (ko) 여러 파장의 광을 방출하도록 구성된 반도체 발광 장치
US7663148B2 (en) III-nitride light emitting device with reduced strain light emitting layer
JP5702739B2 (ja) ホウ素導入ｉｉｉ族窒化物発光ダイオード装置
US9136430B2 (en) Semiconductor buffer structure, semiconductor device including the same, and method of manufacturing semiconductor device using semiconductor buffer structure
US9130115B2 (en) Light-emitting diode with textured substrate
KR20130111577A (ko) Ⅲ족 질화물 발광 소자
KR20140021482A (ko) 반도체 버퍼 구조체, 이를 포함하는 반도체 소자 및 반도체 버퍼 구조체를 이용한 반도체 소자 제조방법
CN114930499A (zh) 氮化铟镓结构和装置
KR101765903B1 (ko) 발광소자, 그 제조방법 및 발광소자 패키지
KR101198760B1 (ko) 수직형 발광 소자 및 그 제조방법
KR100700531B1 (ko) 발광 다이오드 및 그 제조 방법
KR20070109618A (ko) 수직형 발광 소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170123

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180112

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190109

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200114

Year of fee payment: 7