KR100641989B1 - 질화물 반도체 발광소자 - Google Patents

질화물 반도체 발광소자 Download PDF

Info

Publication number
KR100641989B1
KR100641989B1 KR1020040081015A KR20040081015A KR100641989B1 KR 100641989 B1 KR100641989 B1 KR 100641989B1 KR 1020040081015 A KR1020040081015 A KR 1020040081015A KR 20040081015 A KR20040081015 A KR 20040081015A KR 100641989 B1 KR100641989 B1 KR 100641989B1
Authority
KR
South Korea
Prior art keywords
layer
nitride semiconductor
electrode contact
light emitting
emitting device
Prior art date
Application number
KR1020040081015A
Other languages
English (en)
Other versions
KR20050036721A (ko
Inventor
이석헌
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Publication of KR20050036721A publication Critical patent/KR20050036721A/ko
Application granted granted Critical
Publication of KR100641989B1 publication Critical patent/KR100641989B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction

Abstract

발광소자의 휘도와 신뢰성이 증진되도록 하기 위한 것으로서, n형 질화물 반도체층; 상기 n형 질화물 반도체층 위에 형성된 In이 함유된 초격자 구조층; 상기 초격자 구조층 위에 형성된 제 1 전극접촉층; 상기 제 1 전극접촉층 위에 형성된 제 1 클러스터층; 상기 제 1 클러스터층 위에 형성된 제 1 In함유 질화갈륨층; 상기 제 1 질화갈륨층 위에 형성된 제 2 클러스터층; 상기 제 2 클러스터층 위에 형성된 활성층; 상기 활성층 위에 형성된 p형 질화물 반도체층; 및 상기 p형 질화물 반도체층 위에 형성된 제 2 전극접촉층이 포함되는 질화물 반도체 발광소자가 제안된다.
질화물반도체, 발광소자

Description

질화물 반도체 발광소자{Nitride semiconductor light emitting device}
도 1은 본 발명에 따른 질화물 반도체 발광소자의 제 1 실시예의 적층 구조를 나타낸 도면.
도 2는 본 발명에 따른 질화물 반도체 발광소자의 제 2 실시예의 적층 구조를 나타낸 도면.
도 3은 본 발명에 따른 질화물 반도체 발광소자의 전류 특성을 나타낸 도면.
본 발명은 질화물 반도체에 관한 것으로서, 더 상세하게는 질화물 반도체 발광소자의 광출력 및 신뢰성을 향상시킬 수 있는 질화물 반도체 발광소자에 관한 것이다.
일반적으로 GaN계 질화물 반도체는 그 응용 분야에 있어서 청색/녹색 LED의 광소자 및 MESFET, HEMT 등의 고속 스위칭, 고출력 소자인 전자소자에 응용되고 있다. 특히, 청색/녹색 LED 소자는 이미 양산화가 진행된 상태이며 전세계적인 매출은 지수함수적으로 증가되고 있는 상황이다.
이와 같은 GaN계 질화물 반도체 발광소자는 주로 사파이어 기판 또는 SiC 기 판 위에서 성장된다. 그리고, 저온의 성장 온도에서 사파이어 기판 또는 SiC 기판 위에 AlyGa1-yN층의 다결정 박막을 버퍼층(buffer layer)으로 성장시키고, 이후 고온에서 상기 버퍼층 위에 도핑되지 않은 GaN 층, 실리콘(Si)이 도핑된 n-GaN 층 또는 상기 구조의 혼합된 구조로 성장시켜 n-GaN 층을 제 1 전극접촉층으로 하며, 상부에 마그네슘(Mg)이 도핑된 p-GaN 층을 제 2 전극접촉층으로 하여 질화물 반도체 발광소자가 제조된다. 또한, 발광층은 다중양자우물구조의 활성층에 의해서 상기 n-GaN 층의 제 1 전극접촉층과 p-GaN 층의 제 2 전극접촉층 사이에 샌드위치 구조로 형성된 pn-접합 다이오드이다.
그런데, 이와 같은 구조를 구비하는 질화물 반도체 발광소자는 기판과 버퍼층 계면에서 발생되는 결정결함이 약 108/㎤ 정도로 매우 높은 값을 가지며, 그에 따른 질화물 반도체 발광소자의 전기적 특성 특히, 역바이어스 조건 하에서 누설전류가 증가하게 됨으로써, 소자의 신뢰성에 치명적인 영향을 미치는 문제점이 있다.
또한, 상기되는 일반적인 질화물 반도체 발광소자에 의해서는, 휘도가 낮아서 고휘도 요구되는 대화면에는 적용될 수 없는 단점이 있다. 그러므로, 발광소자의 신뢰성을 향상시키고, 휘도를 증대시킬 수 있는 방안이 계속해서 모색되고 있는 실정이다.
본 발명은 질화물 반도체 발광소자를 이루는 활성층의 결정성을 향상시키고, 광출력 및 신뢰성을 향상시킬 수 있는 질화물 반도체 발광소자 및 그 제조방법을 제공하는 것을 목적으로 한다.
상기의 목적을 달성하기 위하여 본 발명에 따른 질화물 반도체 발광소자는, n형 질화물 반도체층; 상기 n형 질화물 반도체층 위에 형성된 In이 함유된 초격자 구조층; 상기 초격자 구조층 위에 형성된 제 1 전극접촉층; 상기 제 1 전극접촉층 위에 형성된 제 1 클러스터층; 상기 제 1 클러스터층 위에 형성된 제 1 In함유 질화갈륨층; 상기 제 1 질화갈륨층 위에 형성된 제 2 클러스터층; 상기 제 2 클러스터층 위에 형성된 활성층; 상기 활성층 위에 형성된 p형 질화물 반도체층; 및 상기 p형 질화물 반도체층 위에 형성된 제 2 전극접촉층이 포함된다.
다른 측면에 따른 본 발명의 질화물 반도체 발광소자는 제 1 전극접촉층; 상기 제 1전극접촉층 위에 형성된 제 1 클러스터층; 상기 제 1 클러스터층 위에 형성된 제 1 In함유 질화갈륨층; 상기 제 1 In함유 질화갈륨층 위에 형성된 제 2 클러스터층; 상기 제 2 클러스터층 위에 형성되는 활성층; 및 상기 활성층 위에 형성된 p형 질화물 반도체층이 포함된다.
또 다른 측면에 따른 본 발명의 질화물 반도체 발광 소자는 n 형의 제 1 전극접촉층; 상기 제 1 전극접촉층 위에 형성된 제 1 SiNa 클러스터층; 상기 제 1 SiNa 클러스터층 위에 형성된 제 1 In함유 질화갈륨층; 상기 제 1 In함유 질화갈륨층 위에 형성된 제 2 SiNa 클러스터층; 상기 제 2 SiNa 클러스터층 위에 형성되어 빛을 방출하는 활성층; 상기 활성층 위에 형성된 p형 질화물갈륨층; 및 상기 p형 질화물갈륨층 위에 형성된 n형의 제 2 전극접촉층이 포함된다.
또 다른 측면에 따른 본 발명의 질화물 반도체 발광소자는 n형의 제 1 전극접촉층; 상기 제 1 전극접촉층 위에 형성되는 스트레인 제어층; 상기 스트레인 제어층의 상측에 형성되어 빛을 방출하기 위하여, InyGa1-yN 우물층과, 원자 척도(atomic scale)의 두께로 형성되는 SiNa 클러스터층과, InzGa1-zN 장벽층이 적층 형성되는 활성층; 상기 활성층 위에 형성된 p형 질화갈륨층; 및 상기 p형 질화갈륨층 위에 형성된 n형의 제 2 전극접촉층이 포함된다.
또 다른 측면에 따른 본 발명의 질화물 반도체 발광소자는 n형의 제 1 전극접촉층; 상기 제 1 전극접촉층 위에 형성되는 스트레인 제어층; 상기 스트레인 제어층의 상측에 형성되는 활성층; 상기 활성층의 상측에 형성되는 SiNa 클러스터층; 상기 SiNa 클러스터층 위에 형성되는 p형 질화물 반도체층; 및 상기 p형 질화물 반도체층 위에 형성된 n형의 제 2 전극접촉층이 포함된다.
또 다른 측면에 따른 본 발명의 질화물 반도체 발광소자는 n형의 제 1 전극접촉층; 상기 제 1 전극접촉층 위에 형성되는 스트레인 제어층; 상기 스트레인 제어층의 상측에 형성되고, 제 1 양자우물층과, 제 2 양자우물층과, 상기 제 1 양자우물층과 제 2 양자우물층의 사이에 삽입되는 InxGa1-xN층이 포함되는 활성층; 상기 활성층의 상측에 형성되는 p형 질화물 반도체층; 및 상기 p형 질화물 반도체층 위에 형성된 n형의 제 2 전극접촉층이 포함된다.
또 다른 측면에 따른 본 발명의 질화물 반도체 발광소자는 n형의 제 1 전극접촉층; 상기 제 1 전극접촉층의 상측에 형성되어 빛을 방출하는 활성층; 상기 활성층 위에 형성된 p형 질화물 반도체층; 및 상기 p형 질화물 반도체층 위에 형성되는 InxGa1-xN/InyGa1-yN 초격자 구조(super lattice structure)인 n형의 제 2 전극접촉층이 포함된다.
이와 같은 본 발명에 의하면, 질화물 반도체 발광소자를 이루는 활성층의 결정성을 향상시키고, 광출력 및 신뢰성을 향상시킬 수 있는 장점이 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
본 발명의 사상은 제시되는 실시예에 제한되지 아니하고, 본 발명의 사상을 이해하는 당업자는 구성요소의 용이부가, 용이삭제, 용이추가, 용이 변경등에 의해서 다른 실시예를 제안할 수도 있을 것이나, 이또한 본 발명의 사상 범위내에 든다고 할 것이다.
제 1 실시예
도 1은 본 발명에 따른 질화물 반도체 발광소자의 제 1 실시예의 적층 구조를 나타낸 도면이다.
도 1을 참조하면, 본 발명에 따른 질화물 반도체 발광소자는 기판(102) 위에 버퍼층(104)이 형성되어 있다. 여기서, 상기 버퍼층(104)은 AlInN 구조, InGaN/GaN 초격자 구조, InxGa1-xN/GaN 적층구조, AlxInyGa1-x-y N/InzGa1-zN/GaN의 적층구조, AlInN/GaN의 적층구조 중에서 선택되어 형성될 수 있다. 그리고, 상기 버퍼층(104) 위에는 인듐이 도핑된 In-doped GaN층(106)이 형성되어 있고, 상기 In-doped GaN층(106) 위에는 InxGa1-xN/InyGa1-yN 초격자 구조층(108)이 형성되어 있다. 또한, 상기 InxGa1-xN/InyGa1-yN 초격자 구조층(108) 위에는 인듐이 도핑된 In-doped GaN층(110)이 형성되어 있으며, 그 위에는 InxGa1-xN/InyGa1-yN 초격자 구조층(112)이 더 형성되어 있다. 여기서, 인듐이 도핑된 In-doped GaN층 및 상기 InxGa1-xN/Iny Ga1-yN 초격자 구조층은 복수로 반복되어 더 형성되도록 할 수도 있다.
그리고, 상기 InxGa1-xN/InyGa1-yN 초격자 구조층(112) 위에는 n형의 제 1 전극접촉층이 구비되며, 본 발명에서는 상기 제 1 전극접촉층으로 실리콘과 인듐이 동시 도핑된 Si-In co-doped GaN층(114)을 형성하였다. 이와 같이 실리콘과 인듐이 동시에 도핑됨으로써, 낮은 접촉저항이 구현될 수 있고, 실리콘 도핑량의 증가에 따른 결정성의 저하를 억제할 수 있다.
그리고, 상기 Si-In co-doped GaN층(114) 위에 제 1 SiNa(상기 a는 영을 초과하는 어떠한 값으로서, 이하에서 동일하다.) 클러스터층(116)이 형성되며, 상기 제 1 SiNa 클러스터층(116) 위에는 인듐 함량이 적게 도핑된 제 1 InzGa1-zN층(118)이 형성되고, 상기 제 1 InzGa1-zN층(118) 위에는 제 2 SiNa 클러스터층(120)이 다시 형성되도록 하였다. 이때, 상기 제 1 SiNa 클러스터층(116)과 제 2 SiNa 클러스터층(120)은 원자 척도(atomic scale)의 두께로 형성하였다.
상기 제 2 SiNa 클러스터층(120) 위에는 빛을 방출하는 활성층을 형성하였다. 본 발명에서는, InxGa1-xN 우물층/InyGa1-yN 장벽층으로 형성되는 단일양자우물구조 또는 다중양자우물구조로 활성층을 형성하도록 하였으며, 상기 InxGa1-xN 우물층과 InyGa1-yN 장벽층 사이에는 SiNa 클러스터층을 각각 형성하였다.
다시 말하면, 본 발명에 따른 활성층은, InxGa1-xN 우물층/SiNa 클러스터층/InyGa1-yN 장벽층(122)(124)(126)으로 구성되는 하나의 양자우물구조로 형성될 수 있다. 그리고, 그 위로 InxGa1-xN 우물층/SiNa 클러스터층/In yGa1-yN 장벽층(128)(130)(132)이 다중으로 형성되는 다중양자우물구조로 형성될 수도 있다. 물론, 상기 우물층, 클러스터층, 및 장벽층의 구체적인 조성비는 각층마다 달라지도록 할 수도 있다.
또한, 상기와 같은 구조로 형성되는 활성층 상부에는 p-GaN층(136)이 형성되며, 상기 p-GaN층(136) 위에는 n형의 제 2 전극접촉층이 형성된다. 본 발명에서는 제 2 전극접촉층으로서 실리콘이 도핑된 InxGa1-xN/InyGa1-yN 초격자 구조(super lattice structure)의 층, InGaN/InGaN초격자구조층, 인듐조성을 변화시켜 에너지 밴드갭을 제어한 수퍼그레이딩(super grading)구조의 InxGa1-xN층(Si-doped), 및 (InxGa1-xN/InyGa1-yN초격자)/n-GaN적층구조층 중에서 선택되어 형성될 수 있다. 또한, 상기 활성층과 p-GaN층(136) 사이에는 SiNa 클러스터층(134)을 더 형성하였다. 이때, 상기 SiNa 클러스터층(134)은 원자 척도(atomic scale)의 두께로 형성되도록 하였다.
제시되는 바와 같은 질화물 반도체 발광소자에 의하면, 실리콘과 인듐이 동시 도핑된 Si-In co-doped GaN층(114)을 제 1 전극접촉층으로, Si-doped n-InxGa1-xN/InyGa1-yN 초격자층(138)을 제 2 전극접촉층으로 구비하는 n-/p-/n- 접합을 갖는 질화물 반도체 발광소자를 형성할 수 있게 된다. 여기서, 상기 제 1 전극접촉층 및 제 2 전극접촉층에는 추후 진행되는 공정에서 각각 전극(미도시)이 형성되고, 이를 통하여 전압이 인가되게 된다.
또한, 본 발명에서는 질화물 반도체 발광소자의 광출력과 신뢰성을 향상시키기 위해서, 활성층을 성장시키기 전에 인듐 함량이 낮은 low-mole InzGa1-zN층(118)의 성장 전후에 걸쳐서 원자 척도(atomic scale)의 SiNa 클러스터층(116)(120)을 성장시켰다(SiNa/low-mole InxGa1-xN/SiNa). 이와 같이 구성됨으로써, 상기 low-mole InzGa1-zN층(118)에 의해서 활성층의 스트레인이 제어되고, 활성층의 내부 양자 효율이 향상된다. 또한, SiNa 클러스터층(116)(120)에 의해서 상기 스트레인이 정밀하게 제어될 수 있다.
또한, 본 발명에서는 활성층을 형성함에 있어서도, 다시 InxGa1-xN 우물층(122)(128)과 InyGa1-yN 장벽층(126)(132) 사이에 동일한 방식으로 SiNa 클러 스터층(124)(130)이 삽입된 구조로 형성하였다(InxGa1-xN/SiNa/Iny Ga1-yN). 상기 SiNa 클러스터층(124)(130)이 삽입됨으로써, 활성층의 내부 양자 효율이 향상될 수 있다.
또한, 본 발명에서는 마그네슘(Mg) 원소가 도핑된 p-GaN층(136)으로부터, 활성층 안으로 마그네슘의 내부 확산을 억제하기 위해서, 마지막 InyGa1-yN 장벽층(132)을 성장시킨 후에 원자 척도(atomic scale)의 SiNa 클러스터층(134)을 형성시켰다. 그러므로, 종래의 제 2 전극접촉층으로 사용되는 p-GaN층(136)의 낮은 마그네슘 도핑 효율에 의해서 발생하는 높은 접촉저항과, 그에 수반되는 전극 주위의 전류밀집(current crowding)에 의해 발생하는 신뢰성의 문제를 n-InxGa1-xN/InyGa1-yN 초격자층을 제 2 전극접촉층으로 사용함으로써 충분히 개선할 수 있다. 다시 말하면, n+-층에 의한 전류의 퍼짐을 효과적으로 하여 균일한 동작전압과 그에 따른 발광소자의 수명을 효과적으로 증대시켜 신뢰성을 개선할 수 있다. 특히, 이러한 n-/p-/n- 접합 발광소자 구조는 많은 열이 발생하는 대면적 고출력 발광소자에 효율적으로 대응할 수 있는 장점이 있다.
본 발명에서는, 내부양자효율(internal quantum efficiency)을 향상시켜 광출력을 증대시키기 위해서 활성층의 스트레인(strain)을 제어하도록 인듐 함량이 낮은 low-mole InzGa1-zN층(118)을 형성시켰다. 또한, 인듐 변동(fluctuation)에 의한 광출력 및 역방향 누설전류(reverse leakage current)를 개선시키기 위해서 상 기 low-mole InzGa1-zN층(118)의 성장 전후에, 원자 척도(atomic scale)의 두께로 SiNa 클러스터층(116)(120)을 형성하였다. 이와 같은 과정을 통하여, SiNa 클러스터층(116)/low-mole InzGa1-zN(118)/SiNa 클러스터층(120)으로 구성되는 스트레인 제어층을 성장시켰다.
그리고, SiNa 클러스터층/low-mole InzGa1-zN/SiNa 클러스터층(116)(118)(120)으로 구성되는 스트레인 제어층을 성장시킨 이후, 원하는 파장 대역의 빛을 방출하는 활성층은 InxGa1-xN 우물층/SiNa 클러스터층/InyGa1-y N 장벽층을 하나의 단위 구조로 하여 단일양자우물층(single quantum well) 또는 다중양자우물층(multi quantum well)을 형성하였다.
여기서, 빛을 방출하는 우물층과 장벽층 각각의 인듐 함량은 InxGa1-xN(0<x<0.35)/SiNa/InyGa1-yN(0<y<0.1)으로 구성된다. 그리고, 양자우물구조로 구성된 활성층의 성장단계에 있어, N2, H2+N2 캐리어 가스 및 NH3 분위기에서 TMGa, TMIn, SiH4, Si2H6 소스를 유입시켜 성장시킨다.
또한, 상기 Low-mole InzGa1-zN층(118)에 도핑되는 인듐의 함량은 0<z<0.1의 값을 가지도록 할 수 있다. 그리고, 상기 Low-mole InzGa1-zN층(118)의 두께는 10~300Å이며 우물층과 장벽층의 두께는 각각 10~30Å 및 50~250Å 정도로 구성되 며 성장온도는 730℃ ~ 770℃ 정도이다. 이때, 상기 Low-mole InzGa1-zN층(118)은 그 표면 형상이 나선형상(spiral mode)으로 성장되도록 제어하며, 그 성장된 나선형상은 활성층의 표면까지 연결될 수 있도록 제어한다. 그리고, 우물층과 장벽층사이에 삽입된 SiNa 클러스터층(124)(130)은 원자 척도(atomic scale)로 제어되며 SiH4, Si2H6 유량 및 시간과 NH3 유량을 가지고 그 특성을 제어할 수 있다.
상기 SiNa 클러스터층/Low-mole InxGa1-xN층/SiNa 클러스터층/우물층/SiN a 클러스터층/장벽층/SiNa 클러스터층 구조로 이루어지는 활성층을 성장시킨 후, 성장온도를 증가시켜 마그네슘 원소가 도핑된 p-GaN층(136)을 H2, N2, H2+N2 와 NH3 가스 분위기에서 성장시킨다.
이때, 상기 p-GaN층(136)은 마그네슘이 도핑되어 형성되며, 그 형성과정에서 마그네슘의 도핑량을 순차적으로 증가시켜, 도핑량이 순차적으로 증가되는 복수층 구조로 형성시킨다. 바람직한 예로서, 상기 p-GaN층(136)은 마그네슘 도핑량이 순차적으로 증가되는 3층 구조로 구성되며 두께는 500~2500Å이며 이때 성장온도는 900~1020℃ 범위에서 성장된다.
상기 p-GaN층(136)을 성장시킨 후, n-InxGa1-xN/InyGa1-yN 초격자 구조층(138)을 성장시키고 인듐 함량이 낮은 InyGa1-yN(0<y<0.1)층만 과대하게 실리콘 원소를 도핑시켜 접촉저항을 낮춘다. 이에 따라, 상기 n-InxGa1-xN/InyGa1-y N(Si) 초격자 구조 층(138)은 제 2 전극접촉층으로 사용되고 전류 퍼짐을 효과적으로 수행한다. 여기서, 제 2 전극접촉층으로 사용되는 상기 초격자층의 두께는 각각 2~50Å으로 교대로 구성되며 최대 200Å 미만으로 구성하여 광출력과 및 신뢰성이 우수한 성능을 갖는 접합 구조의 n-/p-/n- 접합 고휘도/고신뢰성 발광소자를 형성할 수 있게 된다.
상술되는 구체적인 실시예에서, x, y, z, a등의 하첨자는 각 층에 혼용되어 사용되고 있으나, 그러한 제한 사항은 해당되는 층에만 제한되는 것으로서, 어느 한 층의 조성비를 제한하는 하첨자는, 다른 층에 대해서는 독립적인 조성비를 제한하는 것이다. 본 설명은 하기되는 제 2 실시예에 대해서도 동일하다.
제 2 실시예
도 2는 본 발명에 따른 질화물 반도체 발광소자의 제 2 실시예의 적층 구조를 나타낸 도면이다. 본 실시예는 우물층과 장벽층으로 구성된 한 쌍의 양자우물층사이에 인듐 함량이 적은 InxGa1-xN층을 추가로 형성함으로써, 인듐 함량이 적은 InxGa1-xN층의 상측에 형성되는 양자우물층의 스트레인 특성을 제어하여, 효과적으로 역방향파괴전압을 향상시키고, 광출력을 증대되어, 발광소자의 신뢰성을 향상시킬 수 있도록 하였다.
본 발명에 따른 질화물 반도체 발광소자의 제 2 실시예는, 도 2에 나타낸 바와 같이, 기판(202) 위에 버퍼층(204)이 형성되어 있다. 여기서, 상기 버퍼층(204)은 AlInN 구조, AlInN/GaN적층구조, InGaN/GaN 초격자 구조, InxGa1-xN/GaN 적층구 조, AlxInyGa1-x,yN/InxGa1-xN/GaN의 적층구조 중에서 선택되어 형성될 수 있다.
그리고, 상기 버퍼층(204) 위에는 인듐이 도핑된 In-doped GaN층(206)이 형성되어 있으며, 상기 In-doped GaN층(206) 위에는 InxGa1-xN/InyGa1-y N 초격자 구조층(208)이 형성되어 있다. 또한, 상기 InxGa1-xN/InyGa1-yN 초격자 구조층(208) 위에는 인듐이 도핑된 In-doped GaN층(210)이 형성되어 있으며, 그 위에는 InxGa1-xN/InyGa1-yN 초격자 구조층(212)이 더 형성되어 있다. 여기서, 인듐이 도핑된 In-doped GaN층 및 상기 InxGa1-xN/InyGa1-yN 초격자 구조층은 복수로 반복되어 더 형성되도록 할 수도 있다.
상기 InxGa1-xN/InyGa1-yN 초격자 구조층(212) 위에는 n형의 제 1 전극접촉층이 구비되며, 본 발명에서는 상기 제 1 전극접촉층으로 실리콘과 인듐이 동시 도핑된 Si-In co-doped GaN층(214)을 형성하였다.
그리고, 상기 Si-In co-doped GaN층(214) 위에 제 1 SiNa 클러스터층(216)이 형성되며, 상기 제 1 SiNa 클러스터층(216) 위에는 인듐 함량이 적게 도핑된 Low-mole InzGa1-zN층(218)이 형성되고, 상기 Low-mole InzGa1-zN층(218) 위에는 제 2 SiNa 클러스터층(220)이 다시 형성되도록 하였다. 이때, 상기 Low-mole InzGa1-zN층(218)은 그 표면 형상이 나선형상(spiral mode)으로 성장되도록 제어하였으며, 상기 제 1 SiNa 클러스터층(216)과 제 2 SiNa 클러스터층(220)은 원자 척도(atomic scale)의 두께로 형성하였다.
상기 제 2 SiNa 클러스터층(220) 위에는 InxGa1-xN 우물층/InyGa 1-yN 장벽층(222)(224) 구조의 제 1 양자우물층이 형성되어 있다. 또한, 상기 제 1 양자우물층 위에는 인듐 함량이 적은 InzGa1-zN층(226)이 형성되어 있고, 그 위에는 적어도 하나 이상의 InxGa1-xN 우물층/InyGa1-yN 장벽층(228)(230) 구조로 이루어진 다중 양자우물층이 형성된다.
여기서, 인듐 함량이 적은 상기 InzGa1-zN층(226)은 300~2000Å 정도의 두께로 성장되며, 상기 InzGa1-zN층(226) 위에 성장되는 단일양자우물층 또는 다중양자우물층의 스트레인(strain) 정도를 제어함으로써, 광출력과 역방향누설전류를 효과적으로 억제할 수 있는 발광소자를 제조할 수 있게 된다. 이때, 인듐 함량이 적은 상기 InzGa1-zN층(226)에 포함되는 인듐의 함량은 장벽층에 포함되는 인듐 함량에 비하여 더 작은 값을 가지도록 한다.
도 3은 다중양자우물층이 형성되는 경우에 상기 InzGa1-zN층(226)이 삽입되어 다중양자우물층이 성장되는 경우와, 상기 InzGa1-zN층(226)이 삽입되지 아니한 상태에서, 다중양자우물층이 성장되는 경우에 역방향 파괴 전압의 변화를 도시하고 있다. 도 3을 참조하면, 일반적인 다중양자우물층(MQW)의 경우에 비하여 상기 InzGa1- zN층(226)이 삽입되는 다중양자우물층(Bulk-InGaN MQW)이 형성되는 경우에 역방향 파괴 전압이 향상되어 발광소자의 신뢰성이 증대되는 것을 관찰할 수 있다.
또한, 상기와 같은 구조로 형성되는 활성층 상부에는 p-GaN층(232)이 형성되며, 상기 p-GaN층(232) 위에는 n형의 제 2 전극접촉층이 형성된다. 본 발명에서는 제 2 전극접촉층으로서 실리콘이 도핑된 InxGa1-xN/InyGa1-yN 초격자 구조(super lattice structure)의 층으로 형성하였다.
이에 따라 본 발명에 의하면, 실리콘과 인듐이 동시 도핑된 Si-In co-doped GaN층(214)을 제 1 전극접촉층으로, n-InxGa1-xN/InyGa1-yN(Si-doped) 초격자층(234)을 제 2 전극접촉층으로 구비하는 n-/p-/n- 접합을 갖는 질화물 반도체 발광소자를 형성할 수 있게 된다. 여기서, 상기 제 1 전극접촉층 및 제 2 전극접촉층에는 추후 진행되는 공정에서 각각 전극(미도시)이 형성되고, 이를 통하여 전압이 인가되게 된다.
본 발명에 따른 질화물 반도체 발광소자의 제 2 실시 예의 제조방법은 도 1을 참조하여 설명된 바와 유사하고, 자세한 설명은 생략한다.
이상의 설명에서와 같이 본 발명에 따른 질화물 반도체 발광소자 및 그 제조방법에 의하면, 질화물 반도체 발광소자를 이루는 발광층의 결정성을 향상시키고, 광출력 및 신뢰성을 향상시킬 수 있는 장점이 있다. 이와 같이 발광소자의 휘도가 증대됨으로써, 대화면의 디스플레이기기에 적용될 수 있다.

Claims (38)

  1. n형 질화물 반도체층;
    상기 n형 질화물 반도체층 위에 형성된 In이 함유된 초격자 구조층;
    상기 초격자 구조층 위에 형성된 제 1 전극접촉층;
    상기 제 1 전극접촉층 위에 형성된 제 1 클러스터층;
    상기 제 1 클러스터층 위에 형성된 제 1 In함유 질화갈륨층;
    상기 제 1 질화갈륨층 위에 형성된 제 2 클러스터층;
    상기 제 2 클러스터층 위에 형성된 활성층;
    상기 활성층 위에 형성된 p형 질화물 반도체층; 및
    상기 p형 질화물 반도체층 위에 형성된 제 2 전극접촉층이 포함되는 질화물 반도체 발광소자.
  2. 제 1 항에 있어서,
    상기 활성층은 InyGa1-yN 우물층/InzGa1-zN 장벽층 구조의 제 1 양자우물층과;
    상기 제 1 양자우물층 위에 형성된 제 2 In함유 질화갈륨층; 및
    상기 제 2 In함유질화갈륨층 위에 형성되는 InyGa1-yN 우물층/InzGa1-z N 장벽층 구조로 이루어진 제 2 양자우물층이 포함되는 질화물 반도체 발광소자.
  3. 제 1 항에 있어서,
    상기 n형 질화물 반도체층 아래에 형성되는 버퍼층과, 상기 버퍼층 아래에 형성되는 기판이 포함되는 질화물 반도체 발광소자.
  4. 제 1 항에 있어서,
    상기 n형 질화물 반도체층은 In이 도핑된 것을 특징으로 하는 질화물 반도체 발광소자.
  5. 제 3 항에 있어서,
    상기 버퍼층은, AlInN 구조, AlInN/GaN의 적층구조, InGaN/GaN 초격자 구조, InxGa1-xN/GaN 적층구조, AlxInyGa1-x-yN/Inz Ga1-zN/GaN의 적층구조 중에서 선택되는 질화물 반도체 발광소자.
  6. 제 1 항에 있어서,
    상기 제 1 전극접촉층은 실리콘과 인듐이 동시 도핑된 질화갈륨층인 질화물 반도체 발광소자.
  7. 제 1 항에 있어서,
    상기 제 1 클러스터층과 제 2 클러스터층 중에서 적어도 하나는 원자 척도(atomic scale)의 두께로 형성되는 질화물 반도체 발광소자.
  8. 제 1 항에 있어서,
    상기 클러스터층은 SiNa으로 형성되는 질화물 반도체 발광소자.
  9. 제 1 항에 있어서,
    상기 제 1 In함유 질화갈륨층은 표면 형상이 나선형상(spiral mode)으로 성장되는 질화물 반도체 발광소자.
  10. 제 1 항에 있어서,
    상기 제 1 In함유 질화갈륨층은 표면 형상이 상기 활성층의 표면까지 연결되어 성장되는 질화물 반도체 발광소자.
  11. 제 1 항에 있어서,
    상기 활성층은, InxGa1-xN 우물층/InyGa1-yN 장벽층으로 형성되는 단일양자우물구조 또는 다중양자우물구조로 구성되는 질화물 반도체 발광소자.
  12. 제 11 항에 있어서,
    상기 InxGa1-xN 우물층/InyGa1-yN 장벽층의 인듐 함량은 각각 0 < x < 0.35, 0 < y < 0.1의 값을 갖는 질화물 반도체 발광소자.
  13. 제 1 항에 있어서,
    상기 제 1 인듐함유 질화갈륨층은 InxGa1-xN으로 표시되고, 1 < x < 0.1의 값을 갖는 질화물 반도체 발광소자.
  14. 제 11 항에 있어서,
    상기 활성층을 이루는 InxGa1-xN 우물층과 InyGa1-yN 장벽층 사이에, 원자 척도(atomic scale)의 두께로 형성되는 SiNa 클러스터층이 더 형성되는 질화물 반도체 발광소자.
  15. 제 1 항에 있어서,
    상기 활성층과 p형 질화물반도체층 사이에, 원자 척도(atomic scale)의 두께로 형성되는 SiNa 클러스터층이 더 형성되는 질화물 반도체 발광소자.
  16. 제 1 항에 있어서,
    상기 제 2 전극접촉층은 InxGa1-xN/InyGa1-yN 초격자 구조(super lattice structure), InxGa1-xN의 수퍼그레이딩구조, (InxGa1-xN/In yGa1-yN초격자)/n-GaN적층구 조층 중의 어느 하나로 형성되는 질화물 반도체 발광소자.
  17. 제 1 항에 있어서,
    상기 제 2 전극접촉층은 InxGa1-xN/InyGa1-yN층이 각각 2~50Å의 두께로 교대로 구성되는 질화물 반도체 발광소자.
  18. 제 1 항에 있어서,
    상기 제 2 전극접촉층을 이루는 InxGa1-xN/InyGa1-yN층은 전체 200Å 미만의 두께로 형성되는 질화물 반도체 발광소자.
  19. 제 1 항에 있어서,
    상기 제 2 전극접촉층은 실리콘이 도핑되는 질화물 반도체 발광소자.
  20. 제 1 항에 있어서,
    상기 n형 질화물반도체층과, 상기 n형 질화물반도체층 위에 형성되는 In함유 초격자 구조층은 적어도 하나 이상이 반복해서 형성되는 질화물 반도체 발광소자.
  21. 제 1 항에 있어서,
    상기 In함유 초격자 구조층은 InxGa1-xN/InyGa1-yN으로 이루어진 층이 적어도 하나 포함하는 질화물 반도체 발광소자.
  22. 제 1 항에 있어서,
    상기 p형 질화물 반도체층은 마그네슘이 도핑되어 형성되며, 그 형성과정에서 마그네슘의 도핑량을 순차적으로 증가시켜, 도핑량이 순차적으로 증가되는 복수층 구조로 형성되는 질화물 반도체 발광소자.
  23. 제 2 항에 있어서,
    상기 제 2 In함유 질화갈륨층은 InxGa1-xN(0 < x < 0.1)의 화학식을 가지고, 300~2000Å의 두께로 형성되는 질화물 반도체 발광소자.
  24. 제 1 전극접촉층;
    상기 제 1 전극접촉층 위에 형성된 제 1 클러스터층;
    상기 제 1 클러스터층 위에 형성된 제 1 In함유 질화갈륨층;
    상기 제 1 In함유 질화갈륨층 위에 형성된 제 2 클러스터층;
    상기 제 2 클러스터층 위에 형성되는 활성층; 및
    상기 활성층 위에 형성된 p형 질화물 반도체층이 포함되는 질화물 반도체 발광소자.
  25. 제 24 항에 있어서,
    상기 제 1클러스터층과 제 2 클러스터층 중에서 적어도 하나는 SiNa으로 형성되는 질화물 반도체 발광소자.
  26. 제 24 항에 있어서,
    상기 활성층은 InyGa1-yN 우물층/InzGa1-zN 장벽층 구조의 제 1 양자우물층;
    상기 제 1 양자우물층 위에 형성된 제 2 In함유 질화갈륨층; 및
    상기 제 2 In함유 질화갈륨층 위에 형성된, 적어도 하나 이상의 InyGa1-yN 우물층/InzGa1-zN 장벽층 구조로 이루어진 제 2 양자우물층이 포함되는 질화물 반도체 발광소자.
  27. 제 24 항에 있어서,
    상기 p형 질화물 반도체층 위에 제 2 전극접촉층이 더 형성되는 질화물 반도체 발광소자.
  28. 제 27 항에 있어서,
    상기 제 2 전극접촉층은 In이 함유된 초격자 구조(super lattice structure)로 형성되는 질화물 반도체 발광소자.
  29. 제 24항에 있어서,
    상기 p형 질화물 반도체 위에 실리콘이 도핑되는 In이 함유되는 초격자 구조가 형성되는 질화물 반도체 발광소자.
  30. 제 24항에 있어서,
    상기 제 1 전극접촉층은,
    인듐이 도핑된 In-doped GaN층과; 상기 In-doped GaN층 위에 형성된 InxGa1-xN/InyGa1-yN 초격자 구조층; 및 상기 InxGa1-xN/Iny Ga1-yN 초격자 구조층 위에 형성된, 실리콘과 인듐이 동시 도핑된 GaN층이 포함되는 질화물 반도체 발광소자.
  31. 제 24항에 있어서,
    상기 활성층은, InyGa1-yN 우물층/InzGa1-zN 장벽층으로 형성되는 단일양자우물구조 또는 다중양자우물구조로 구성되는 질화물 반도체 발광소자.
  32. 제 24 항에 있어서,
    상기 활성층은 InyGa1-yN 우물층과 InzGa1-zN 장벽층으로 형성되고, 그 사이에는 SiNa 클러스터층이 더 형성되는 질화물 반도체 발광소자.
  33. 제 24 항에 있어서,
    상기 활성층과 p형 질화물반도체층 사이에, SiNa 클러스터층이 더 형성되는 질화물 반도체 발광소자.
  34. n 형의 제 1 전극접촉층;
    상기 제 1 전극접촉층 위에 형성된 제 1 SiNa 클러스터층;
    상기 제 1 SiNa 클러스터층 위에 형성된 제 1 In함유 질화갈륨층;
    상기 제 1 In함유 질화갈륨층 위에 형성된 제 2 SiNa 클러스터층;
    상기 제 2 SiNa 클러스터층 위에 형성되어 빛을 방출하는 활성층;
    상기 활성층 위에 형성된 p형 질화물갈륨층; 및
    상기 p형 질화물갈륨층 위에 형성된 n형의 제 2 전극접촉층이 포함되는 질화물 반도체 발광소자.
  35. n형의 제 1 전극접촉층;
    상기 제 1 전극접촉층 위에 형성되는 스트레인 제어층;
    상기 스트레인 제어층의 상측에 형성되어 빛을 방출하기 위하여, InyGa1-yN 우물층과, 원자 척도(atomic scale)의 두께로 형성되는 SiNa 클러스터층과, InzGa1-zN 장벽층이 적층 형성되는 활성층;
    상기 활성층 위에 형성된 p형 질화갈륨층; 및
    상기 p형 질화갈륨층 위에 형성된 n형의 제 2 전극접촉층이 포함되는 질화물 반도체 발광소자.
  36. n형의 제 1 전극접촉층;
    상기 제 1 전극접촉층 위에 형성되는 스트레인 제어층;
    상기 스트레인 제어층의 상측에 형성되는 활성층;
    상기 활성층의 상측에 형성되는 SiNa 클러스터층;
    상기 SiNa 클러스터층 위에 형성되는 p형 질화물 반도체층; 및
    상기 p형 질화물 반도체층 위에 형성된 n형의 제 2 전극접촉층이 포함되는 질화물 반도체 발광소자.
  37. n형의 제 1 전극접촉층;
    상기 제 1 전극접촉층 위에 형성되는 스트레인 제어층;
    상기 스트레인 제어층의 상측에 형성되고, 제 1 양자우물층과, 제 2 양자우물층과, 상기 제 1 양자우물층과 제 2 양자우물층의 사이에 삽입되는 InxGa1-xN층이 포함되는 활성층;
    상기 활성층의 상측에 형성되는 p형 질화물 반도체층; 및
    상기 p형 질화물 반도체층 위에 형성된 n형의 제 2 전극접촉층이 포함되는 질화물 반도체 발광소자.
  38. n형의 제 1 전극접촉층;
    상기 제 1 전극접촉층의 상측에 형성되어 빛을 방출하는 활성층;
    상기 활성층 위에 형성된 p형 질화물 반도체층; 및
    상기 p형 질화물 반도체층 위에 형성되는 InxGa1-xN/InyGa1-yN 초격자 구조(super lattice structure)인 n형의 제 2 전극접촉층이 포함되는 질화물 반도체 발광소자.
KR1020040081015A 2003-10-15 2004-10-11 질화물 반도체 발광소자 KR100641989B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030071633 2003-10-15
KR20030071633 2003-10-15

Publications (2)

Publication Number Publication Date
KR20050036721A KR20050036721A (ko) 2005-04-20
KR100641989B1 true KR100641989B1 (ko) 2006-11-02

Family

ID=36811858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040081015A KR100641989B1 (ko) 2003-10-15 2004-10-11 질화물 반도체 발광소자

Country Status (7)

Country Link
US (1) US7429756B2 (ko)
JP (1) JP2006527500A (ko)
KR (1) KR100641989B1 (ko)
CN (1) CN100466307C (ko)
CA (1) CA2528719C (ko)
DE (1) DE112004001447B4 (ko)
WO (1) WO2005038937A1 (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7842527B2 (en) 2006-12-11 2010-11-30 The Regents Of The University Of California Metalorganic chemical vapor deposition (MOCVD) growth of high performance non-polar III-nitride optical devices
US7709284B2 (en) * 2006-08-16 2010-05-04 The Regents Of The University Of California Method for deposition of magnesium doped (Al, In, Ga, B)N layers
JP2007005764A (ja) * 2005-05-27 2007-01-11 Toyota Motor Corp 半導体装置とその製造方法
JP2008545266A (ja) 2005-07-06 2008-12-11 エルジー イノテック カンパニー リミテッド 窒化物半導体ｌｅｄ及びその製造方法
KR100663911B1 (ko) * 2005-09-30 2007-01-02 서울옵토디바이스주식회사 발광 다이오드
JP2009540615A (ja) * 2006-06-12 2009-11-19 スリーエム イノベイティブ プロパティズ カンパニー 再発光半導体構造体及び光学素子を有するｌｅｄ装置
US7952110B2 (en) 2006-06-12 2011-05-31 3M Innovative Properties Company LED device with re-emitting semiconductor construction and converging optical element
CN101467271B (zh) 2006-06-12 2012-04-25 3M创新有限公司 具有再发光半导体构造和会聚光学元件的led装置
US7902542B2 (en) 2006-06-14 2011-03-08 3M Innovative Properties Company Adapted LED device with re-emitting semiconductor construction
KR101337615B1 (ko) * 2006-06-26 2013-12-06 재단법인서울대학교산학협력재단 질화갈륨계 화합물 반도체 및 그 제조방법
KR101234783B1 (ko) * 2006-07-13 2013-02-20 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
CN100403567C (zh) * 2006-07-26 2008-07-16 武汉华灿光电有限公司 一种避免或减少蓝绿光发光二极管材料的v-型缺陷的方法
US7977665B2 (en) * 2006-07-26 2011-07-12 Lg Electronics Inc. & Lg Innotek Co., Ltd. Nitride-based light emitting device
JP4948134B2 (ja) * 2006-11-22 2012-06-06 シャープ株式会社 窒化物半導体発光素子
US20080149946A1 (en) * 2006-12-22 2008-06-26 Philips Lumileds Lighting Company, Llc Semiconductor Light Emitting Device Configured To Emit Multiple Wavelengths Of Light
KR101459752B1 (ko) 2007-06-22 2014-11-13 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101283233B1 (ko) * 2007-06-25 2013-07-11 엘지이노텍 주식회사 발광 소자 및 그 제조방법
KR100864609B1 (ko) * 2007-07-04 2008-10-22 우리엘에스티 주식회사 화합물 반도체를 이용한 발광소자
WO2009039402A1 (en) 2007-09-19 2009-03-26 The Regents Of The University Of California (al,in,ga,b)n device structures on a patterned substrate
KR20090070980A (ko) * 2007-12-27 2009-07-01 삼성전기주식회사 질화물 반도체 발광 소자 및 그 제조 방법
US20100123119A1 (en) * 2008-11-20 2010-05-20 Seoul Opto Device Co., Ltd. Light emitting diode having indium nitride
JP5706102B2 (ja) * 2010-05-07 2015-04-22 ローム株式会社 窒化物半導体素子
CN102931275A (zh) * 2012-10-29 2013-02-13 四川大学 一种具有超晶格结构的新型薄膜太阳电池
US10256368B2 (en) * 2012-12-18 2019-04-09 Sk Siltron Co., Ltd. Semiconductor substrate for controlling a strain
JP2015053328A (ja) * 2013-09-05 2015-03-19 富士通株式会社 半導体装置
JP2015070064A (ja) * 2013-09-27 2015-04-13 富士通株式会社 半導体装置及び半導体装置の製造方法
CN103872197B (zh) * 2014-03-20 2017-07-11 西安神光皓瑞光电科技有限公司 一种提升GaN基LED芯片抗静电能力的外延生长方法
CN104064644B (zh) * 2014-06-30 2016-08-31 湘能华磊光电股份有限公司 Led的量子阱结构、其制作方法及包括其的led外延片
KR102337405B1 (ko) 2014-09-05 2021-12-13 삼성전자주식회사 나노구조 반도체 발광소자
CN104332536B (zh) * 2014-10-17 2017-02-15 厦门乾照光电股份有限公司 一种高浓度Te掺杂的发光二极管外延方法
CN104332537B (zh) * 2014-10-17 2017-06-16 厦门乾照光电股份有限公司 一种高浓度Te掺杂的发光二极管外延结构
US9966501B2 (en) * 2015-09-07 2018-05-08 Seoul Viosys Co., Ltd. Light emitting device with high efficiency
KR102643093B1 (ko) * 2017-01-25 2024-03-04 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 및 조명장치
CN106887485B (zh) * 2017-03-01 2019-01-15 湘能华磊光电股份有限公司 一种发光二极管外延生长方法及发光二极管
CN111326614B (zh) * 2020-03-07 2021-07-09 孙蕾蕾 户外照明光源光效提高方法
CN116130564B (zh) * 2023-03-09 2023-12-19 安徽格恩半导体有限公司 一种半导体发光二极管

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838707A (en) 1996-12-27 1998-11-17 Motorola, Inc. Ultraviolet/visible light emitting vertical cavity surface emitting laser and method of fabrication
US6153894A (en) 1998-11-12 2000-11-28 Showa Denko Kabushiki Kaisha Group-III nitride semiconductor light-emitting device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656832A (en) * 1994-03-09 1997-08-12 Kabushiki Kaisha Toshiba Semiconductor heterojunction device with ALN buffer layer of 3nm-10nm average film thickness
JP3332127B2 (ja) * 1995-03-20 2002-10-07 株式会社東芝 半導体素子
JPH09232629A (ja) * 1996-02-26 1997-09-05 Toshiba Corp 半導体素子
CN1964093B (zh) 1997-01-09 2012-06-27 日亚化学工业株式会社 氮化物半导体元器件
US6015979A (en) * 1997-08-29 2000-01-18 Kabushiki Kaisha Toshiba Nitride-based semiconductor element and method for manufacturing the same
US6201262B1 (en) * 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
JP3719047B2 (ja) * 1999-06-07 2005-11-24 日亜化学工業株式会社 窒化物半導体素子
GB9913950D0 (en) * 1999-06-15 1999-08-18 Arima Optoelectronics Corp Unipolar light emitting devices based on iii-nitride semiconductor superlattices
JP2002016284A (ja) * 2000-06-29 2002-01-18 Toshiba Corp 窒化ガリウム系半導体発光素子の製造方法
US6906352B2 (en) 2001-01-16 2005-06-14 Cree, Inc. Group III nitride LED with undoped cladding layer and multiple quantum well
US6489636B1 (en) 2001-03-29 2002-12-03 Lumileds Lighting U.S., Llc Indium gallium nitride smoothing structures for III-nitride devices
US6958497B2 (en) * 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
JP2004531894A (ja) * 2001-06-15 2004-10-14 クリー　インコーポレイテッド 紫外線発光ダイオード
US6881983B2 (en) * 2002-02-25 2005-04-19 Kopin Corporation Efficient light emitting diodes and lasers
KR100497127B1 (ko) 2002-09-05 2005-06-28 삼성전기주식회사 질화갈륨계 반도체 엘이디 소자
KR100495824B1 (ko) * 2002-11-14 2005-06-16 삼성전기주식회사 반도체 엘이디 소자
KR100525545B1 (ko) 2003-06-25 2005-10-31 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838707A (en) 1996-12-27 1998-11-17 Motorola, Inc. Ultraviolet/visible light emitting vertical cavity surface emitting laser and method of fabrication
US6153894A (en) 1998-11-12 2000-11-28 Showa Denko Kabushiki Kaisha Group-III nitride semiconductor light-emitting device

Also Published As

Publication number Publication date
KR20050036721A (ko) 2005-04-20
CN100466307C (zh) 2009-03-04
CN1802757A (zh) 2006-07-12
US7429756B2 (en) 2008-09-30
WO2005038937A1 (en) 2005-04-28
DE112004001447B4 (de) 2010-07-22
US20060192195A1 (en) 2006-08-31
CA2528719A1 (en) 2005-04-28
JP2006527500A (ja) 2006-11-30
CA2528719C (en) 2012-03-13
DE112004001447T5 (de) 2006-11-02

Similar Documents

Publication Publication Date Title
KR100641989B1 (ko) 질화물 반도체 발광소자
KR100525545B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
JP5048497B2 (ja) 窒化物半導体発光素子及びその製造方法
KR100580752B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
US8969849B2 (en) Nitride semiconductor light emitting device and fabrication method thereof
US8927961B2 (en) Semiconductor light emitting device and method for manufacturing the same
JP5048496B2 (ja) 窒化物半導体発光素子及びその製造方法
JP2006510234A5 (ko)
KR101294518B1 (ko) 질화물 반도체 발광소자 및 그 제조 방법
US20070252135A1 (en) Nitride Semiconductor Light Emitting Device and Fabrication Method Thereof
KR20110090118A (ko) 반도체 발광소자
KR100946034B1 (ko) 질화물 반도체 발광소자
KR100609583B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
KR20070035660A (ko) 질화물 반도체 발광소자 제조방법
KR102302320B1 (ko) 발광 소자
KR100593151B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
KR100670534B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
KR100611003B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
KR20110118935A (ko) 다중 파장을 가지는 발광다이오드 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120905

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130905

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150904

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160905

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170905

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180910

Year of fee payment: 13