KR102337405B1 - 나노구조 반도체 발광소자 - Google Patents

나노구조 반도체 발광소자 Download PDF

Info

Publication number
KR102337405B1
KR102337405B1 KR1020140119296A KR20140119296A KR102337405B1 KR 102337405 B1 KR102337405 B1 KR 102337405B1 KR 1020140119296 A KR1020140119296 A KR 1020140119296A KR 20140119296 A KR20140119296 A KR 20140119296A KR 102337405 B1 KR102337405 B1 KR 102337405B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting device
stress control
semiconductor light
Prior art date
Application number
KR1020140119296A
Other languages
English (en)
Other versions
KR20160029982A (ko
Inventor
최수정
김정섭
정병규
서연우
이동건
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140119296A priority Critical patent/KR102337405B1/ko
Priority to US14/686,619 priority patent/US9362448B2/en
Publication of KR20160029982A publication Critical patent/KR20160029982A/ko
Application granted granted Critical
Publication of KR102337405B1 publication Critical patent/KR102337405B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region

Abstract

본 발명의 일 실시예는, 제1 도전형 질화물 반도체로 이루어진 베이스층과, 상기 베이스층 상에 서로 이격되도록 배치된 복수의 나노 발광구조물;을 포함하며, 상기 복수의 나노 발광구조물은 각각, 상기 제1 도전형 질화물 반도체로 이루어진 나노 코어와, 상기 나노 코어의 표면에 배치되며 인듐을 함유한 질화물 반도체를 갖는 응력제어층(strain control layer)과, 상기 응력제어층 상에 배치되며 인듐을 함유한 질화물 반도체를 갖는 활성층과, 상기 활성층 상에 배치된 제2 도전형 질화물 반도체층을 포함하는 나노구조 반도체 발광소자를 제공한다.

Description

나노구조 반도체 발광소자{NANO-STURUCTURE SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 발명은 나노구조 반도체 발광소자에 관한 것이다.
최근에는 새로운 반도체 발광소자 기술로서, 나노 구조물을 이용한 반도체 발광소자의 개발되고 있다. 나노 구조물을 이용한 반도체 발광소자(이하, '나노 구조 반도체 발광소자'라 함)는, 비극성면 또는 반극성면에서 활성층을 얻을 수 있으므로, 분극에 의한 효율저하를 방지할 수 있다. 또한, 넓은 표면적을 통해 발광할 수 있으므로, 광효율을 크게 향상시킬 수 있다. 성장과정에서 활성층 내에서의 인듐 인입(indium incorporation)이 잘 이루어지지 않으므로, 장파장의 방출광을 얻기 어려운 문제가 있어 왔다.
당 기술분야에서는 인듐이 함유된 활성층의 인듐 인입을 증가시키고 결정결함을 억제함으로써 방출되는 광을 장파장화할 수 있는 새로운 나노구조 반도체 발광소자가 요구되고 있다.
상기한 기술적 과제를 실현하기 위해서, 본 발명의 일 실시예는, 제1 도전형 질화물 반도체로 이루어진 베이스층과, 상기 베이스층 상에 서로 이격되도록 배치된 복수의 나노 발광구조물;을 포함하며, 상기 복수의 나노 발광구조물은 각각, 상기 제1 도전형 질화물 반도체로 이루어진 나노 코어와, 상기 나노 코어의 표면에 배치되며 인듐을 함유한 질화물 반도체를 갖는 응력제어층(strain control layer)과, 상기 응력제어층 상에 배치되며 인듐을 함유한 질화물 반도체를 갖는 활성층과, 상기 활성층 상에 배치된 제2 도전형 질화물 반도체층을 포함하는 나노구조 반도체 발광소자를 제공한다.
상기 응력제어층은 n개의 인듐이 함유된 층을 포함하며, 상기 인듐이 함유된 층 중 i번째 층의 인듐함량과 두께를 각각 xi(몰비)와 ti(㎚)로 나타낼 때에 상기 응력제어층은 아래의 식(1)을 만족할 수 있다. 여기서, n은 1 이상의 자연수이다.
Figure 112014085562320-pat00001
...............식(1)
상기 인듐이 함유된 층 중 i번째 층의 인듐함량과 두께를 각각 xi(몰비)와 ti(㎚)로 나타낼 때에 상기 인듐이 함유된 층은 각각 아래의 식(2)을 만족할 수 있다.
Figure 112014085562320-pat00002
...............식(2)
상기 응력제어층은 InGaN 벌크층일 수 있다. 이와 달리, 상기 응력제어층은 Inx1Ga1-x1N(x2<x1<1)으로 이루어진 제1층과 Inx2Ga1 -x2N(0≤x2<x1)으로 이루어진 제2층이 교대로 적층된 초격자일 수 있다.
이 경우에, 상기 제2층은 GaN으로 이루어질 수 있다. 상기 제1층의 적어도 일부가 다른 일부와 다른 인듐 함량을 가질 수 있다. 상기 제1층의 적어도 일부가 다른 일부와 다른 두께를 가질 수 있다.
상기 제1층은 5Å∼500Å의 두께를 가지며, 상기 제2층은 5Å∼500Å의 두께를 가질 수 있다.
상기 활성층은 535㎚ 이상의 피크 파장을 갖는 광을 방출할 수 있다. 상기 활성층은 Iny1Ga1 -y1N(y2<y1<1)으로 이루어진 양자우물층과 Iny2Ga1 -y2N(0≤y2<y1)으로 이루어진 양자장벽층이 교대로 적층된 구조를 가질 수 있다. 이 경우에, 상기 양자우물층의 인듐함량(y1)은 0.2이상일 수 있다.
상기 응력제어층은 Inx1Ga1 -x1N(x2<x1<1)으로 이루어진 제1층과 Inx2Ga1 -x2N(0≤x2<x1)으로 이루어진 제2층이 교대로 적층된 초격자일 수 있다. 이 경우에, 상기 제1층의 두께는 상기 양자우물층의 두께보다 작을 수 있다. 상기 제2층의 두께는 상기 양자장벽층의 두께보다 작을 수 있다.
상기 제1층의 인듐함량(x1)은 상기 양자우물층의 인듐함량(y1)보다 작을 수 있다.
상기 응력제어층은 5∼100㎚의 두께를 가질 수 있다. 상기 응력제어층은 제1 도전형 불순물로 도프된 질화물층일 수 있다.
상기 나노 코어의 상단 표면과 상기 응력제어층 사이에 배치된 전류억제 중간층을 더 포함할 수 있다. 상기 전류억제 중간층은 제2 도전형 불순물로 도프되거나 언도프된 질화물층으로 이루어질 수 있다.
본 발명의 일 실시예는, 제1 및 제2 전극구조를 갖는 패키지 기판과, 상기 패키지 기판에 탑재되며, 상기 제1 및 제2 전극구조와 전기적으로 연결된 상기한 나노구조 반도체 발광소자를 포함하는 발광소자 패키지를 제공할 수 있다.
본 발명의 일 실시예는, 상기 발광소자 패키지와, 상기 발광소자 패키지를 구동하도록 구성된 구동부와, 상기 구동부에 외부 전압을 공급하도록 구성된 외부 접속부를 포함하는 조명장치를 제공할 수 있다.
본 발명의 일 실시예는, 상기 나노구조 반도체 발광소자와, 상기 나노구조 반도체 발광소자를 구동하도록 구성된 구동부와, 상기 구동부에 외부 전압을 공급하도록 구성된 외부 접속부를 포함하는 조명장치를 제공할 수 있다.
인듐이 함유된 활성층과 나노 코어 사이에 인듐이 함유된 응력제어층을 도입함으로써 격자 상수 차이로 인한 스트레스를 완화하여 상기 활성층의 표면 거칠기를 개선하고 결정결함을 억제할 수 있다. 이로써, 활성층 내의 인듐의 인입을 증가시킬 수 있으며, 결과적으로, 동일한 조건에서 더욱 장파장화된 광을 방출하는 활성층을 제공할 수 있다.
덧붙여 상기한 과제의 해결수단 및 효과는, 상술된 것에 한정되지는 않는다. 본 발명의 다양한 특징과 그에 따른 장점과 효과는 아래의 구체적인 실시형태를 참조하여 보다 상세하게 이해될 수 있을 것이다.
도1은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자를 나타내는 개략 사시도이다.
도2는 도1에 도시된 나노구조 반도체 발광소자를 나타내는 측단면도이다.
도3은 도1 및 도2에 도시된 나노구조 반도체 발광소자의 적층구조(A-A')를 나타내는 개략도이다.
도4a 내지 도4d는 각각 본 실시예에 따른 나노구조 반도체 발광소자에 채용가능한 응력제어층의 다양한 예이다.
도5는 본 발명의 구체적인 실험예로서, 응력제어층에 의해 활성층으로부터 방출되는 광의 스펙트럼을 나타내는 그래프이다.
도6은 본 발명의 구체적인 실험예로서, 응력제어층에 의해 활성층으로부터 방출되는 광의 파장 변화량을 나타내는 그래프이다.
도7a 및 도7b는 응력제어층에 의한 활성층의 방출광 변화를 설명하는 그래프이다.
도8a 내지 도8e는 본 발명의 나노구조 반도체 발광소자 제조방법의 일 예를 설명하기 위한 주요 공정별 단면도이다.
도9a 및 도9b는 본 발명에 채용되는 나노 코어의 예를 나타내는 개략 사시도이다.
도10a 내지 도10g는 본 발명의 나노구조 반도체 발광소자 제조방법의 일 예를 설명하기 위한 주요 공정별 단면도이다.
도11a 및 도11b는 개구의 형상의 다양한 예를 나타내는 마스크의 평면도이다.
도12a 및 도12b는 개구의 형상의 다양한 예를 나타내는 마스크의 측단면도이다.
도13a 및 도13b는 도10d 및 도10e에서 적용되는 열처리공정 또는 재성장공정을 설명하기 위한 모식도이다.
도14a 내지 도14e는 본 발명의 나노구조 반도체 발광소자 제조방법의 일 예를 설명하기 위한 주요 공정별 단면도이다.
도15a 내지 도15e는 도10g에 도시된 결과물에 대한 전극형성공정의 예를 설명하기 위한 주요 공정별 단면도이다.
도16a 내지 도16d는 도10g에 도시된 결과물에 대한 전극형성공정의 다른 예를 설명하기 위한 주요 공정별 단면도이다.
도17은 도1에 도시된 나노구조 반도체 발광소자를 구비한 패키지를 나타내는 측단면도이다.
도18은 도16e에 도시된 나노구조 반도체 발광소자를 구비한 패키지를 나타내는 측단면도이다.
도19 및 도20은 본 발명의 실시형태에 따른 반도체 발광소자가 채용된 백라이트 유닛의 예를 나타낸다.
도21은 본 발명의 실시형태에 따른 반도체 발광소자가 채용된 조명 장치의 예를 나타낸다.
도22는 본 발명의 실시형태에 따른 반도체 발광소자가 채용된 헤드 램프의 예를 나타낸다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.
본 실시예들은 다른 형태로 변형되거나 여러 실시예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 실시예로 한정되는 것은 아니다. 또한, 본 실시예들은 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 예를 들어, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
한편, 본 명세서에서 사용되는 "일 실시예(one example)"라는 표현은 서로 동일한 실시예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공되는 것이다. 그러나, 아래 설명에서 제시된 실시예들은 다른 실시예의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 실시예에서 설명된 사항이 다른 실시예에서 설명되어 있지 않더라도, 다른 실시예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시예에 관련된 설명으로 이해될 수 있다.
도1은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자를 나타내는 개략 사시도이며, 도2는 도1에 도시된 나노구조 반도체 발광소자를 나타내는 측단면도이다.
도1에 도시된 나노구조 반도체 발광소자(10)는, 제1 도전형 반도체 물질로 이루어진 베이스층(12)과 그 위에 배치된 다수의 나노 발광구조물(15)을 포함할 수 있다.
상기 나노구조 반도체 발광소자(10)는 상기 베이스층(12)이 배치된 상면을 갖는 기판(11)을 포함할 수 있다. 상기 기판(11)의 상면에는 요철(R)이 형성될 수 있다. 상기 요철(R)은 광추출효율을 개선하면서 성장되는 단결정의 품질을 향상시킬 수 있다. 상기 기판(11)은 절연성, 도전성 또는 반도체 기판일 수 있다. 예를 들어, 상기 기판(11)은 사파이어, SiC, Si, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN일 수 있다.
상기 베이스층(12)은 제1 도전형 질화물 반도체층을 포함하며, 상기 나노 발광구조물(15)의 성장면을 제공할 수 있다. 상기 베이스층(12)은 AlxInyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체일 수 있으며, Si와 같은 n형 불순물로 도프될 수 있다. 예를 들어, 상기 베이스층(12)은 n형 GaN일 수 있다.
상기 베이스층(12) 상에는 나노 발광구조물(15)(특히, 나노 코어(15a)) 성장을 위한 개구를 갖는 절연막(13)가 형성될 수 있다. 상기 개구에 의해 노출된 상기 베이스층(12) 영역에 나노 코어(15a)가 형성될 수 있다. 상기 절연막(13)은 나노 코어(15a)를 성장하기 위한 마스크로서 사용될 수 있다. 예를 들어, 상기 절연막(13)은 SiO2 또는 SiNx와 같은 절연물질일 수 있다.
상기 나노 발광구조물(15)은 육각기둥 구조를 갖는 메인부(M)와 상기 메인부(M) 상에 위치한 상단부(T)를 포함할 수 있다. 상기 나노 발광구조물(15)의 메인부(M)는 동일한 결정면인 측면들을 가지며, 상기 나노 발광구조물(15)의 상단부(T)는 상기 나노 발광구조물(15)의 측면들의 결정면과 다른 결정면을 가질 수 있다. 상기 나노 발광구조물(15)의 상단부(T)는 육각 피라미드형상을 가질 수 있다. 이러한 구조의 구분은 실제로 나노 코어(15a)에 의해 결정될 수 있으며, 나노 코어(15a)를 메인부(M)와 상단부(T)로 구분하여 이해할 수도 있다.
상기 나노 발광구조물(15)은 제1 도전형 질화물 반도체로 이루어진 나노 코어(15a)와, 상기 나노 코어(15a)의 표면에 순차적으로 배치되며 활성층(15b) 및 제2 도전형 질화물 반도체층(15c)을 가질 수 있다. 상기 나노 코어(15a)는 상기 베이스층(12)과 유사한 AlxInyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체일 수 있다. 예를 들어, 상기 나노 코어(15a)는 n형 GaN일 수 있다. 본 실시예에 채용된 활성층(15b)은 인듐을 함유한 질화물 반도체를 갖는다. 상기 활성층(15b)은 Iny1Ga1 -y1N(y2<y1<1)으로 이루어진 양자우물층과 Iny2Ga1 -y2N(0≤y2<y1)으로 이루어진 양자장벽층이 교대로 적층된 다중 양자우물(MQW) 구조일 수 있다. 예를 들어, GaN/InGaN인 다중양자우물구조일 수 있다. 필요에 따라, 상기 활성층(15b)은 인듐이 함유된 단일 양자우물(SQW) 구조를 가질 수도 있다. 상기 제2 도전형 질화물 반도체층(15c)은 p형 AlxInyGa1 -x-yN(0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 결정이며 필요에 따라 복수의 층으로 구성될 수 있다.
본 실시예에 채용된 나노 발광구조물(15)은 인듐을 함유한 질화물 반도체를 갖는 응력제어층(14)을 더 포함한다. 상기 응력제어층(14)은 상기 나노 코어(15a)와 상기 활성층(15b) 사이에 배치되어 격자상수 차이로 인한 응력을 완화시킬 수 있다. 상기 나노 코어(15a)와 상기 활성층(15b) 사이에 격자상수 차이로 인해 응력이 존재하는 경우에, 상기 활성층(15b)에 적층결함(stacking fault)와 같은 결함(defect)이 발생될 수 있고, 상기 활성층(15b)에서 인듐의 인입이 잘 이루어지 않을 수 있다. 특히, 이러한 인듐의 낮은 인입율로 인해, 상기 활성층으로부터 장파장(예, 피크파장 535㎚이상)의 광을 얻는 것이 어려울 수 있다. 본 실시예에서는, 상기 나노 코어(15a)와 상기 활성층(15b) 사이에 인듐이 함유된 응력 제어층(14)을 도입함으로써 응력을 완화하여 결정품질을 개선할 뿐만 아니라, 활성층에서 인듐 인입을 높일 수 있는 환경을 제공할 수 있다.
본 실시예에 채용된 나노 발광구조물(15)의 적층구조의 구체적인 예가 도3에 도시되어 있다. 도3은 도1 및 도2의 A-A' 부분을 확대하여 나타내는 개략도이다.
도3에 도시된 구체적인 적층예를 참조하면, 상기 나노 코어(15a)는 n형 GaN이고, 상기 활성층(15b)는 Iny1Ga1 -y1N(y2<y1<1)으로 이루어진 양자우물층(15b')과 Iny2Ga1-y2N(0≤y2<y1)으로 이루어진 양자장벽층(15b")이 교대로 적층된 다중 양자우물(MQW)구조일 수 있다. 상기 양자장벽층은 GaN일 수 있다. n형 GaN인 나노 코어(15a)과 In이 함유된 양자우물층(15b') 사이에 In이 함유된 응력제어층(14)을 형성할 수 있다. 도3에 도시된 바와 같이, 상기 응력제어층(14)은 Inx1Ga1 -x1N(x2<x1<1)으로 이루어진 제1층(14a)과 Inx2Ga1 -x2N(0≤x2<x1)으로 이루어진 제2층(14b)이 교대로 적층된 초격자 구조일 수 있다. 상기 제2층(14b)은 인듐이 상대적으로 많은 제1층(14a)에 의한 응력을 분산시킴으로써 제1층(14a)의 전체 두께(예, 층수)를 증가시킬 수 있다. 예를 들어, 상기 제2층(14b)은 GaN층일 수 있다. 응력제어층(14) 내의 GaN은 스트레인 에너지 제어에 큰 영향을 주지 않으나, GaN의 두께가 지나치게 두꺼워지면, InGaN에 의한 응력완화 효과가 감소할 수 있다.
이에 한정되지는 않으나, 상기 제1층(14a)의 두께(ta)는 5Å∼500Å 범위일 수 있으며, 상기 제2층(14b)의 두께(tb)는 5Å∼500Å 범위일 수 있다.
특정 예에서, 상기 제1층(14a)의 두께(ta)는 상기 양자우물층(15b')의 두께(t1)보다 작을 수 있다. 상기 제2층(14b)의 두께(tb)는 상기 양자장벽층(15b")의 두께(t2)보다 작을 수 있다.
본 실시예는, 높은 인듐 조성비가 요구되는 경우에 유익하게 사용될 수 있다. 예를 들어, 상기 활성층(15b)은 녹색, 황색, 적색 등의 장파장계열의 광을 방출하는 양자우물층(15b')을 가질 수 있다. 상기 양자우물층(15b')의 인듐함량(y1)은 0.2 이상일 수 있다. 상기 제1층(14a)의 인듐함량(x1)은 상기 양자우물층(15b)의 인듐함량(y1)보다 작을 수 있다.
상기 응력제어층(14)은 제1 도전형 불순물(예, n형 불순물)로 도프될 수 있다. 이러한 불순물 도핑에 의해 발광에 기여하는 활성층(15b)과 발광에 기여 없이 활성층(15b)을 위해서 응력을 완화시키는 응력제어층(14)을 구분할 수 있다.
상기 제2 도전형 질화물 반도체층(15c)은 전자차단층(EBL)으로 제공되는 p형 AlGaN층(15c')과 저농도 p형 GaN층(15c")과 고농도 p형 GaN층(15c'")을 포함할 수 있다.p형 AlGaN층(15c') 및 고농도 p형 GaN층(15c'")은 각각 전자차단층(EBL) 및 콘택층으로 제공될 수 있다.
상기 나노구조 반도체 발광소자(10)는 상기 제2 도전형 반도체층(15c)과 접속된 콘택 전극(16)을 포함할 수 있다. 본 실시예에서 채용되는 콘택 전극(16)은 투명한 전도성 물질로 이루어질 수 있다. 이에 한정되지 않으나, 상기 콘택 전극(16)은 나노 발광구조물 측(기판측과 반대인 방향)으로 광을 방출하기 위해서 투명 전도성 산화물층 또는 질화물층 중 어느 하나일 수 있다. 예를 들어, ITO(Indium Tin Oxide), ZITO(Zinc-doped Indium Tin Oxide), ZIO(Zinc Indium Oxide), GIO(Gallium Indium Oxide), ZTO(Zinc TinOxide), FTO(Fluorine-doped Tin Oxide), AZO(Aluminium-doped Zinc Oxide), GZO(Gallium-doped Zinc Oxide),In4Sn3O12 및 Zn(1-x)MgxO(Zinc Magnesium Oxide, 0≤x≤1)로부터 선택된 적어도 하나일 수 있다. 필요에 따라, 상기 콘택 전극(16)은 그래핀(graphene)을 포함할 수도 있다.
상기 콘택전극(16)은 이에 한정되지 않으며, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있으며, Ni/Ag, Zn/Ag, Ni/Al, Zn/Al, Pd/Ag, Pd/Al, Ir/Ag. Ir/Au, Pt/Ag, Pt/Al, Ni/Ag/Pt 등과 같이 2층 이상의 구조로 채용될 수 있다. 필요에 따라, 반사성 전극구조를 채용하여 플립칩 구조로 구현될 수 있다.
상기 나노 발광구조물(15)의 상면에 형성된 절연성 보호층(18)이 형성될 수 있다. 이러한 절연성 보호층(18)은 상기 나노 발광구조물(15)을 보호하기 위한 페시베이션일 수 있다. 또한, 절연성 보호층(18)은 나노 발광구조물(15)로부터 생성된 광이 추출되도록 광투과성을 갖는 물질로 이루어질 수 있다. 이 경우에, 상기 절연성 보호층(18)은 적절한 굴절률을 갖는 물질이 선택되어 광추출효율을 향상시킬 수도 있다.
본 실시형태와 같이, 콘택 전극(16)을 형성한 후에, 복수의 나노 발광구조물 사이의 공간을 상기 절연성 보호층(18)으로 충전할 수 있다. 이러한 절연성 보호층(18)으로는 SiO2 또는 SiNx과 같은 절연물질이 사용될 수 있다. 예를 들어, 상기 절연성 보호층(18)으로는, TEOS(TetraEthylOrthoSilane), BPSG(BoroPhospho Silicate Glass), CVD-SiO2, SOG(Spin-on Glass), SOD(Spin-on Delectric)물질이 사용될 수 있다.
물론, 절연성 보호층(18)이 나노 발광구조물(15) 사이의 공간을 충전하는 수단으로 채용되는 것으로 본 발명이 한정되는 것은 아니다. 예를 들어, 다른 형태(도16a 참조)에서, 나노 발광구조물(15) 사이의 공간은 콘택 전극과 같은 전극 요소에 의해 충전될 수도 있다.
상기 나노구조 반도체 발광소자(10)는 제1 및 제2 전극(19a,19b)을 포함할 수 있다. 상기 제1 전극(19a)은 제1 도전형 반도체로 이루어진 베이스층(12)의 일부가 노출된 영역에 배치될 수 있다. 또한, 상기 제2 전극(19b)은 상기 콘택 전극(16)이 연장되어 노출된 영역에 배치될 수 있다. 전극 배열은 이에 한정되지 않으며, 사용환경에 따라 다양한 다른 전극배열을 가질 수 있다.
도1 내지 도3에 도시된 실시예에서, 상기 응력제어층(15)이 제1 및 제2층이 교대로 적층된 초격자 형태로 예시되어 있으나, 다양한 다른 구조로 변경될 수 있다. 이에 대해서는, 도4a 내지 도4d에는 본 실시예에 채용가능하 다양한 구조의 응력제어층을 예시한다.
도4a를 참조하면, 인듐을 함유한 질화물층의 일 예로서 InGaN 벌크층(114)이 예시되어 있다. 상기 InGaN 벌크층(114)은 단일 벌크로서 응력 완화에 필요한 에너지를 제공하는 구조이다. 상기 InGaN 벌크층(114)은 전체 영역에서 일정한 In 함량을 가질 수 있으나, 성장방향에 따라 인듐함량이 경사지도록 형성될 수 있다. 예를 들어, 상기 InGaN 벌크층(114) 내에서 활성층(AL) 방향으로 갈수록 인듐함량이 증가될 수도 있다. 이와 반대로, 나노 코어(NC) 방향으로 갈수록 인듐함량이 증가될 수도 있다.
도4b를 참조하면, 상기 응력제어층(124)은 InxGa1 -xN(0<<x<1)으로 이루어진 제1층(124a)과 GaN인 제2층(124b)이 교대로 적층된 초격자 구조일 수 있다.
상기 제1층(124a) 중 적어도 일부가 다른 인듐함량을 가질 수 있다. 예를 들어, 활성층(AL)에 인접한 제1층이 상대적으로 높은 인듐함량을 갖거나, 나노 코어(NC)에 인접한 제1층이 상대적으로 낮은 인듐함량을 가질 수 있다. 다른 예에서는, 인듐함량이 점차 증가되거나 점차 감소되도록 복수의 제1층(124a)이 배열될 수 있다. 예를 들어, 상기 제1층(124a)은 활성층(AL)에 가까울수록 큰 인듐 함량을 가질 수 있다.
도4c를 참조하면, 상기 응력제어층(134)은 InxGa1 -xN(0<x<1)인 제1층(134a)과 GaN인 제2층(134b)이 교대로 적층된 초격자 구조일 수 있다.
상기 제1층(134a)의 적어도 일부가 다른 두께를 가질 수 있다. 도4b에 도시된 바와 같이, 상기 제1층(134a)의 두께는 점차 작아지도록 배열될 수 있다(ta1>ta2>ta3...>ta7). 이와 반대로, 상기 제1층(134a)의 두께는 점차 커지도록 배열될 수도 있다. 또한, 상기 제2층(134b)의 적어도 일부가 다른 두께를 가질 수도 있다.
도4d를 참조하면, 상기 응력제어층(144)은 Inx1Ga1 -x1N(x2<x1<1)으로 이루어진 제1층(144a)과 Inx2Ga1 -x2N(0<x2<x1)으로 이루어진 제2층(144b)이 교대로 적층된 초격자 구조일 수 있다. 즉, 제1 및 제2층(144a,144b)은 모두 인듐을 함유할 수 있다.
앞선 실시예와 유사하게, 상기 제1층(144a)의 두께는 점차 작아지도록 배열될 수 있다(ta1>ta2>ta3...>ta7). 이와 반대로, 상기 제1층(144a)의 두께는 점차 커지도록 배열될 수도 있으며, 상기 제2층(144b)의 두께도 서로 다르게 형성할 수 있다. 추가적으로 도4b에 설명된 바와 같이, 인듐함량도 각 층마다 다르게 설계할 수도 있다.
도4a에 도시된 예를 제외한 초격자 구조에서는, 상기 제1층의 두께는 5Å∼500Å 범위일 수 있으며, 상기 제2층의 두께는 5Å∼500Å 범위일 수 있다. 상기 제1층의 인듐함량은 상기 양자우물층의 인듐함량보다 작을 수 있다. 상기 응력제어층은 제1 도전형 불순물(예, n형 불순물)로 도프될 수 있다. 이러한 불순물 도핑에 의해 발광에 기여하는 활성층과 그렇지 아니한 응력제어층이 서로 구분될 수 있다.
본 발명에서 채용된 응력제어층에 따른 작용과 효과를 확인하기 위해서 실험을 실시하였다.
도5는 본 발명의 구체적인 실험예로서, 응력제어층에 의해 활성층으로부터 방출되는 광의 스펙트럼을 나타내는 그래프이다.
동일한 조건으로 나노 발광구조물을 제조하되, 나노 코어와 활성층 사이에 응력제어층으로서, 도3에 도시된 형태와 같이 In0 .18Ga0 .82N인 제1층 및 GaN인 제2층을 각각 10쌍으로 교대로 적층하였다. 제2층의 두께는 동일하게 유지하되 각 샘플에서 표1과 같이 제1층의 두께를 달리하였다. 각 샘플에 도입된 응력제어층에 의한 스트레인 에너지를 평가하기 위해서, 아래의 식(1)에 이용하였다.
Figure 112014085562320-pat00003
...............식(1)
상기 식(1)에서, n은 상기 응력제어층에 채용된 인듐이 함유된 층의 개수를 의미하며, 상기 인듐이 함유된 층 중 i번째 층의 인듐함량과 두께를 각각 xi(몰비)와 ti(㎚)로 나타낸다. 여기서, n은 1 이상의 자연수이다. 샘플 1 내지 4(E1 내지 E4)에 의해서 제어된 스트레인 에너지는 상기 식(1)에 의해 계산하여 표1에 나타내었다.
구분 E1 E2 E3 E4
제1층의 두께(nm) 0.36 0.72 2.16 3.6
식(1)에 의한
스트레스 에너지		 0.12 0.23 0.70 1.17
각 샘플에서 응력제어층을 제외하고, 나머지 각 층의 성장공정은 동일하게 적용하였다. 기준 샘플(Ref.)은 응력제어층 없이 활성층을 형성하되, 그 활성층은 다른 샘플(E1 내지 E4)의 성장조건과 동일하게 형성하였다. 기준 샘플(Ref.)과 응력제어층이 도입된 샘플(E1 내지 E4)에서의 방출광에 대한 스펙트럼을 측정하였다. 각 샘플로부터 얻어진 광의 특성은 아래의 표2에 나타내었으며, 방출광의 스펙트럼은 도5의 그래프로 나타내었다.
구분 기준(Ref.) E1 E2 E3 E4
피크파장(nm) 520 521 524 566 597
반치폭(nm) - - 34 41 52
표2와 함께, 도5를 참조하면, 샘플1(E1)의 경우에는 응력제어층이 도입된 기준 샘플과 비교하여 방출광의 파장특성에 거의 변화가 없었으나, 샘플2(E2)에서는 방출광의 파크파장이 다소 증가하고, 샘플3 및 샘플 4의 경우에는, 각각 약 46㎚, 약 77㎚로 크게 증가하는 것을 확인할 수 있었다.
이와 같이, 활성층의 성장 전에 응력제어층을 도입할 경우에, 응력제어층 없이 동일한 조건에서 성장된 활성층에서의 인듐 인입율보다 인듐 인입율을 높일 수 있다. 그 결과, 장파장의 방출광을 얻을 수 있다. 이러한 응력제어층에 의한 효과는 응력제어층에 의한 스트레인 에너지(strain energy)에 비례하며, 이러한 스트레인 에너지는 전체 인듐이 함유된 층의 인듐함량(x)과 전체 인듐이 함유된 층의 두께(t)를 고려하여 평가될 수 있다. 따라서, 식(1)에 따른 스트레인 에너지 평가치를 이용하여 충분한 장파장화 효과를 위한 조건을 얻을 수 있다.
도6은 본 실험결과로서 각 샘플의 식(1)의 평가치에 따른 기준 샘플 대비 방출파장의 변화량을 나타내는 그래프이다. 도6에 나타난 바와 같이, 본 실험결과에 따르면, 식(1)에 따른 스트레인 에너지 평가치가 0.12(E1) 보다 클 때, 나아가 0.20 이상인 경우에, 충분한 장파장화 효과를 기대할 수 있다. 이러한 평가치를 만족하도록 응력제어층의 구조(예, 인듐함량의 층수) 및 각 층의 인듐 함량과 두께를 설계할 수 있다.
따라서, 응력제어층의 도입은 녹색, 황색 및 적색과 같은 535㎚ 이상의 피크파장광을 방출하는 활성층을 마련하는데 유익하게 사용될 수 있다. 즉, 최종적으로 얻어진 활성층은 0.2 이상의 높은 인듐함량을 가질 수 있다.
도7a 및 도7b는 응력제어층의 스트레인 에너지 평가치(식(1))에 의한 활성층의 방출광 변화를 설명하는 그래프이다.
도7a를 참조하면, 식(1)에 따른 평가치가 증가하더라도 파장변화가 없다가 임계치(Co)에 이르러 파장변화를 나타낸다. 도7a에 도입된 응력제어층의 평가치는 임계치(Co)보다 큰 SCL1을 가지며, 응력제어층 상에 성장된 활성층의 방출광은 장파장화될 수 있다.
추가적으로, 활성층에 의한 응력제어 영향도 고려될 수 있다. 본 예에서 도입된 활성층은 GaN/InGaN의 다중양자우물구조이므로, 인듐 함량에 따라 응력제어층과 유사하게 응력 완화 효과를 가지며, 이로 인해 상부에 위치한 양자우물층일수록 더욱 장파장화될 수 있다. 전체 양자우물층로부터 방출되는 광의 파장증가량은 일정한 범위(WR1)로 분포할 수 있다. 도7a을 참조하여 설명하면, 인듐이 함유된 다중양자우물구조의 활성층도 식(1)에 의한 평가치의 증가량(Δσ)을 갖게 되므로, 실제 활성층이 추가적으로 장파장화되는 경향을 가질 수 있다. 즉, 활성층의 방출광은 실제 응력제어층에 의한 파장 변화량보다 큰 파장 변화량(Δλ1)을 나타낼 수 있다.
도7b는 도7a와 동일한 조건이되, 도7a에 채용된 응력제어층보다 큰 스트레인 에너지 평가치(SCL2)를 갖는 응력제어층을 도입하여 그 결과를 나타내었다. 활성층의 방출광은 도7b의 결과보다 큰 파장변화량(Δλ2>Δλ1)을 나타내었다. 양자우물층의 응력완화효과로서 전체 양자우물층로부터 방출되는 광의 파장증가량도 일정한 범위(WR2)로 분포하는 것으로 나타났다.
이와 같이, 응력제어층은 단일 벌크인 인듐 함유층 또는 복수의 인듐 함유 층을 포함하며, 각 층의 인듐함량과 두께에 의한 스트레인 에너지를 이용하여 활성층의 결정성을 개선하고 활성층 내에서의 인듐 인입율을 높일 수 있다. 다만, 응력제어층을 구성하는 인듐 함유층 자체 내에서 스트레인 에너지가 지나치게 크게 발생되지 않도록 각 층의 인듐 함량과 두께를 제어할 수 있다. 인듐 함유층 중 i번째 층의 인듐함량과 두께가 아래의 식(2)을 만족하도록 선택될 수 있다.
Figure 112014085562320-pat00004
...............식(2)
본 실시예에 따른 나노구조 반도체 발광소자의 제조방법의 일 예는 도8a 내지 도8e에 도시되어 있다.
도8a에 도시된 바와 같이, 제1 도전형 질화물 반도체로 이루어진 베이스층(12) 상에 복수의 나노 코어(15a)를 형성할 수 있다.
상기 기판(11)은 요철(R)이 형성된 상면을 가질 수 있다. 상기 베이스층(12)은 상기 기판(11) 상면에 형성될 수 있다. 상기 베이스층(12) 상에는 개구(H)를 갖는 절연막(13)이 형성된다. 상기 절연막(13)을 마스크로 이용하여 상기 베이스층(12)의 노출된 영역에 제1 도전형 질화물 반도체로 이루어진 나노 코어(15a)를 선택적으로 성장시킬 수 있다.
다음으로, 도8b에 도시된 바와 같이, 상기 복수의 나노 코어(15a)의 표면에 응력제어층(14)을 형성할 수 있다.
상기 응력제어층(14)은 In이 함유된 질화물층의 성장공정으로 얻어질 수 있다. 본 실시예에서는, 상기 응력제어층(14)은 Inx1Ga1 -x1N(x2<x1<1)으로 이루어진 제1층(14a)과 Inx2Ga1 -x2N(0≤x2<x1)으로 이루어진 제2층(14b)이 교대로 성장시킴으로써 초격자 구조로 구현될 수 있다. 예를 들어, 상기 제2층(14b)은 GaN층일 수 있다. 이 경우에, 제1층(14a)의 인듐함량(x1), 두께 및 층수를 적절히 선택하여 원하는 응력완화효과(장파장)를 조절할 수 있다. 상기 응력제어층(14)은 제1 도전형 불순물(예, n형 불순물)로 도프될 수 있다. 이러한 불순물 도핑에 의해 발광에 기여하는 활성층)과 구분될 수 있다.
이어, 도8c에 도시된 바와 같이, 상기 응력제어층(14) 상에 활성층(15b) 및 제2 도전형 질화물 반도체층(15c)을 순차적으로 형성할 수 있다.
이러한 공정을 통해서, 원하는 복수의 나노 발광구조물(15)을 형성할 수 있다. 상기 활성층(15b)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조일 수 있다. 예를 들어, GaN/InGaN인 다중양자우물구조일 수 있다. 필요에 따라, 상기 활성층(15b)은 단일 양자우물(SQW) 구조를 가질 수도 있다. 상기 제2 도전형 질화물 반도체층(15c)은 p형 AlxInyGa1 -x-yN(0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 결정이며 필요에 따라 복수의 층으로 구성될 수 있다.
본 실시예는 높은 인듐 인입율을 요구되는 활성층(15b)에 유익하게 사용될 수 있다. 예를 들어, 상기 활성층(15b)은 녹색, 황색, 적색 등의 장파장계열의 광을 방출하도록 구성될 수 있다. 예를 들어, 상기 활성층(15b)의 양자우물층은 0.2 이상의 인듐함량을 가질 수 있다. 상기 양자우물층의 인듐함량은 상기 제1층(14a)의 인듐함량(x1)보다 클 수 있다.
다음으로, 도8d에 도시된 바와 같이, 상기 나노 발광구조물(15)에 콘택 전극(16)을 형성할 수 있다.
상기 콘택 전극(16)은 상기 제2 도전형 질화물 반도체층(15c)의 표면에 형성될 수 있다. 이에 한정되지 않으나, 본 실시예에서 채용되는 콘택 전극(16)은 투명한 전도성 물질로 이루어질 수 있다. 상기 콘택 전극(16)은 투명 전도성 산화물층 또는 질화물층 중 어느 하나일 수 있다. 예를 들어, ITO, ZITO, ZIO, GIO, ZTO, FTO, AZO, GZO,In4Sn3O12 및 Zn(1-x)MgxO로부터 선택된 적어도 하나일 수 있다. 필요에 따라, 상기 콘택 전극(16)은 반사 전극 물질로 이루어질 수 있다.
이어, 도8e에 도시된 바와 같이, 상기 나노 발광구조물(15) 사이의 공간(S)이 충전되도록 절연성 보호층(18)를 형성할 수 있다.
상기 절연성 보호층(18)은 광투과성 물질로 이루어질 수 있다. 상기 절연성 보호층(18)은 화학 기상 증착 공정(CVD) 또는 물리적 기상 증착 공정(PVD)와 같은 증착공정 또는 스핀 공정, 리플로우 공정 등을 이용할 수 있다. 예를 들어, 상기 절연성 보호층(18)은 TEOS, BPSG, CVD-SiO2, SOG, SOD 물질일 수 있다. 이와 달리, 상기 절연성 보호층(18)은 에폭시 수지, 실리콘 수지, 폴리에틸렌 및 폴리카보네이트로부터 선택된 투광성 수지일 수 있다.
도9a는 본 실시예에 채용된 나노 코어(15a)를 나타내는 개략 사시도이다.
도9a에 도시된 바와 같이, 상기 나노 코어(15a)는 제1 결정면을 갖는 측면을 제공하는 메인부(M)와 상기 제1 결정면과 다른 제2 결정면을 갖는 표면을 제공하는 상단부(T)로 구분될 수 있다. 상기 나노 코어(15a)는 질화물 단결정과 같은 육방정계 결정구조이며, 상기 제1 결정면은 비극성인 m면이고, 상기 제2 결정면은 복수의 반극성인 r면일 수 있다. 활성층의 공정(도8c)에서 상기 제1 결정면인 비극성면은 활성층의 주된 형성영역으로 제공될 수 있다. 하지만, 이러한 비극성인 m면은 극성면 또는 반극성면에 비해 인듐 인입율이 낮아지는 경향이 있으므로, 장파장의 활성층을 채용하는데 곤란한 문제점이 있다. 이와 같이, 상기 응력제어층(14)은 나노 코어(15)의 비극성면이 갖는 불이익한 특성을 보상하는데 매우 유익하게 사용될 수 있다
도9a에 도시된 나노 코어(15a) 외에도 다양한 결정구조와 형상을 갖는 나노 코어에도 유익하게 적용될 수 있다. 도9b에 도시된 나노 코어는 상단부(T)가 비극성면이 아닌 형태를 예시한다. 상기 나노 코어(15a')도 도9a와 유사하게, 비극성인 r면을 갖는 메인부(M)를 가지며, 이러한 구조에서도 역시 상기 응력제어층(14)이 유익하게 사용될 수 있다
본 실시형태에 따른 나노구조 반도체 발광소자는 다양한 제조방법으로 제조될 수 있다. 도10a 내지 도10g는 나노구조 반도체 발광소자의 제조방법의 일 예로서, 마스크를 몰드구조로 이용하여 나노 코어를 충전시키는 방식으로 성장시키는 공정을 나타낸다. 본 공정은 도7a 및 도7b에 도시된 나노 발광구조물을 형성하는 공정을 대체하는 공정으로 이해될 수 있다.
도10a에 도시된 바와 같이, 상기 기판(31) 상에 제1 도전형 질화물 반도체를 성장시켜 베이스층(32)을 제공할 수 있다.
상기 베이스층(32)은 나노 발광구조물을 성장시키는 결정 성장면을 제공할 뿐만 아니라, 나노 발광구조물을 서로 전기적으로 연결하는 구조로 제공될 수 있다. 따라서, 상기 베이스층(32)은 전기적 도전성을 갖는 반도체 단결정으로 형성될 수 있다. 이러한 베이스층(32)은 직접 성장하는 경우에, 상기 기판(31)은 결정성장용 기판일 수 있다. 상기 베이스층(32) 성장 전에 상기 기판(31) 상에 AlxInyGa1 -x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 구성된 버퍼층을 포함해 다층막 구조가 추가로 형성될 수 있다. 상기 다층막 구조에는 상기 베이스층(32)으로부터 상기 버퍼층쪽으로의 전류 누설을 막고, 상기 베이스층(32)의 결정 품질 향상을 위한 언도핑 GaN층 및 AlGaN층 또는 이들 층의 조합으로 구성된 중간층들이 포함된다.
이어, 도10b에 도시된 바와 같이, 상기 베이스층(32) 상에 복수의 개구(H)를 가지며 식각정지층을 포함하는 마스크(33)를 형성한다.
본 실시예에 채용된 마스크(33)는 상기 베이스층(32) 상에 형성된 제1 물질층(33a)과, 상기 제1 물질층(33a) 상에 형성되며 상기 제1 물질층(33a)의 식각률보다 큰 식각률을 갖는 제2 물질층(33b)을 포함할 수 있다.
상기 제1 물질층(33a)은 상기 식각 정지층으로 제공될 수 있다. 즉, 상기 제1 물질층(33a)은 상기 제2 물질층(33b)의 식각조건에서 상기 제2 물질층(33b)의 식각률보다 낮은 식각률을 갖는다. 적어도 상기 제1 물질층(33a)은 전기적인 절연성을 갖는 물질이며, 필요에 따라 상기 제2 물질층(33b)도 절연 물질일 수 있다.
상기 제1 및 제2 물질층(33a,33b)은 원하는 식각률 차이를 얻기 위해서 서로 다른 물질로 이루어질 수 있다. 예를 들어, 상기 제1 물질층(33a)은 SiN계 물질이며, 상기 제2 물질층(33b)은 SiO2일 수 있다. 이와 달리, 이러한 식각률의 차이는 공극밀도를 이용하여 구현될 수 있다. 상기 제2 물질층(33b)을 또는 제1 및 제2 물질층(33a,33b) 모두를 다공성 구조의 물질로 채용하여 그 공극률의 차이를 조절하여 제1 및 제2 물질층(33a,33b)의 식각률의 차이를 확보할 수 있다. 이 경우에는 제1 및 제2 물질층(33a,33b)은 동일한 물질로 형성될 수 있다. 예를 들어, 제1 물질층(33a)은 제1 공극률을 갖는 SiO2이며, 제2 물질층(33b)은 제1 물질층(33a)과 동일한 SiO2로 이루어지되 상기 제1 공극률보다 큰 제2 공극률을 가질 수 있다. 이로써, 상기 제2 물질층(33a)이 식각되는 조건에서 상기 제1 물질층(33a)은 상기 제2 물질층(33b)의 식각률보다 낮은 식각률을 가질 수 있다.
상기 제1 및 제2 물질층(33a,33b)의 총 두께는 원하는 나노 발광구조물의 높이를 고려하여 설계될 수 있다. 예를 들어, 상기 마스크(33)가 적어도 나노 코어의 측면 높이와 동일하거나 더 큰 높이로 형성될 수 있다. 본 실시예에서는 상기 제1 물질층(33a)에 의한 식각 정지 레벨은 상기 베이스층(32) 표면으로부터 상기 마스크(33)의 전체 높이를 고려하여 설계될 수 있다. 상기 제1 및 제2 물질층(33a,33b)을 순차적으로 베이스층(32) 상에 형성한 후에, 복수의 개구(H)를 형성하여 상기 베이스층(32) 영역을 노출시킬 수 있다. 상기 개구(H)의 형성은 상기 마스크층(33) 상부에 포토레지스트를 형성하고, 이를 이용한 리소그래피 및 습식/건식 에칭 공정으로 수행될 수 있다. 각 개구(H)의 사이즈는 원하는 나노 발광구조물의 사이즈를 고려하여 설계될 수 있다. 예를 들어, 상기 베이스층(32)의 표면을 노출하는 개구(H)는 폭(직경)의 600㎚이하, 나아가 50∼500㎚이하일 수 있다.
상기 개구(H)는 반도체 공정을 이용하여 제조될 수 있으며, 예를 들어, 딥 에칭(deep-etching)공정을 이용하여 높은 종횡비를 갖는 개구(H)를 형성할 수 있다. 상기 개구(H)의 종횡비는 5:1 이상, 나아가 10:1 이상일 수 있다.
식각 조건에 따라 달라질 수 있으나, 일반적으로 상기 제1 및 제2 물질층(33a,33b)에서의 상기 개구(H)는 베이스층(32) 방향으로 갈수록 작아지는 폭을 가질 수 있다.
일반적으로, 딥 에칭 공정은 건식식각 공정이 사용되며, 플라즈마로부터 발생되는 반응성 이온을 이용하거나 높은 진공에서 발생되는 이온빔을 이용할 수 있다. 이러한 건식 식각은 습식 식각과 비교하여 미세구조를 기하학적 제한 없이 정밀한 가공을 진행할 수 있다. 상기 마스크(33)의 산화막 에칭에는 CF 계열 가스가 이용될 수 있다. 예를 들어 CF4, C2F6, C3F8, C4F8, CHF3와 같은 가스에 O2 및 Ar 중 적어도 하나를 조합한 에천트가 이용될 수 있다.
이러한 개구(H)의 평면 형상과 배열은 다양하게 구현될 수 있다. 예를 들어, 평면 형상의 경우에는, 다각형, 사각형, 타원형, 원형과 같이 다양하게 구현될 수 있다. 도10b에 도시된 마스크(33)는 도11a에 도시된 바와 같이, 단면이 원형인 개구(H)의 어레이를 가질 수 있으나, 필요에 따라 다른 형상 및 다른 배열을 가질 수 있다. 예를 들어, 도11b에 도시된 마스크(33')와 같이, 단면이 정육각형인 개구(H)의 어레이를 가질 수 있다.
도10b에 도시된 개구(O)는 직경(또는 폭)이 일정한 로드(rod) 구조로 예시되어 있으나, 이에 한정되지 아니하며, 적절한 에칭공정을 이용하여 다양한 구조를 가질 수 있다. 이러한 예로서, 도12a 및 도12b에 다른 형상의 개구(H)를 갖는 마스크가 도시되어 있다. 도12a의 경우에, 제1 및 제2 물질층(43a,43b)로 이루어진 마스크(43)는 상부로 갈수록 단면적이 증가하는 형상의 기둥구조의 개구(H)를 가지며, 도10b의 경우에는, 제1 및 제2 물질층(43a',43b')으로 이루어진 마스크(43')는 상부로 갈수록 단면적이 감소하는 형상의 기둥구조의 개구(H)를 가질 수 있다.
다음으로, 도10c에 도시된 바와 같이, 상기 복수의 개구(H)가 충전되도록 상기 베이스층(32)의 노출된 영역에 제1 도전형 질화물 반도체를 성장시킴으로써 복수의 나노 코어(35a')를 형성하고, 이어 상기 나노 코어(35a')의 상단부(T)에 전류억제 중간층(37)을 형성할 수 있다.
상기 나노 코어(35a')은 n형 질화물 반도체일 수 있으며, 상기 베이스층(32)과 동일한 물질일 수 있다. 예를 들어, 상기 베이스층(32)과 상기 나노 코어(35a')는 n형 GaN으로 형성될 수 있다.
상기 나노 코어(35a')를 구성하는 질화물 단결정은 MOCVD 또는 MBE 공정을 이용하여 형성될 수 있으며, 상기 마스크(33)는 성장되는 질화물 단결정의 몰드로 작용하여 개구(H)의 형상에 대응되는 나노 코어(35a')를 제공할 수 있다. 즉, 질화물 단결정은 상기 마스크(33)에 의해 상기 개구(H)에 노출된 베이스층(32) 영역에 선택적으로 성장되면서, 상기 개구(H)를 충전하게 되고, 충전되는 질화물 단결정은 그 개구(H)의 형상에 대응되는 형상을 가질 수 있다.
상기 마스크(33)를 그대로 둔 채로 상기 나노 코어(35a')의 상단부(T) 표면에 전류억제 중간층(37)을 형성할 수 있다. 따라서, 별도의 마스크를 형성하는 공정 없이도 원하는 상단부에 전류억제 중간층(37)을 용이하게 형성할 수 있다.
상기 전류억제 중간층(37)은 고의적으로 도프되지 않거나 상기 나노 코어(35a')와 반대되는 제2 도전형 불순물로 도프된 반도체층일 수 있다. 예를 들어, 상기 나노 코어(35a')가 n형 GaN일 경우에, 상기 전류억제 중간층(37)은 언도프 GaN 또는 Mg와 같은 p형 불순물이 도프된 GaN일 수 있다. 이 경우에, 동일한 성장공정에서 불순물의 종류만을 전환함으로써 나노 코어(35a')와 전류억제 중간층(37)을 연속적으로 형성할 수 있다. 이와 같이, 전류억제 중간층(37)의 형성 공정과 몰드 공정을 결합하여 전체 공정을 더욱 간소화할 수 있다.
이어, 도10d에 도시된 바와 같이, 상기 복수의 나노 코어(35a')의 측면이 부분적으로 노출되도록 상기 식각정지층인 제1 물질층(33a)까지 상기 마스크(33)를 제거한다.
본 실시예에서는, 상기 제2 물질층(33b)이 선택적으로 제거될 수 있는 식각 공정을 적용함으로써, 상기 제2 물질층(33b)만을 제거하고 상기 제1 물질층(33a)이 잔류시킬 수 있다. 상기 잔류한 제1 물질층(33a)은 후속 성장공정에서는 활성층(35b) 및 제2 도전형 질화물 반도체층(35c)이 상기 베이스층(32)과 접속되는 것을 방지할 수 있다.
본 예와 같이, 개구(H)를 갖는 마스크(33)를 몰드로 이용한 나노 발광구조물의 제조공정에서는, 결정성을 향상시키기 위해서 추가적인 열처리공정을 도입할 수 있다.
먼저, 상기 전류억제 중간층(37)을 형성하기 전인 나노 코어(35a)의 성장 중간에 나노 코어의 결정 품질을 향상시키기 위해서, 나노 코어(35a)의 안정화 공정(열처리공정)을 추가로 실시할 수 있다. 즉, 원하는 나노 코어(35a)의 성장 중간지점(베이스 층으로 약 0.2 ~ 1.8㎛ 높이)으로 성장될 때에, GaN의 Ⅲ족 원소 공급원인 TMGa 소스 공급을 중단하고, NH3 분위기에서 약 5 초 ∼ 약 5분 동안을 성장 중 기판의 온도와 유사한 온도(약 1000 ~ 1200℃)에서 열처리를 실시할 수 있다.
또한, 상기 나노 코어(35a')의 성장을 완료하고, 상기 마스크의 제2 물질층(33b)을 제거한 후에, 도10e에 도시된 바와 같이, 나노 코어(35a')의 표면을 일정한 조건에서 열처리하여 나노 코어(35a')의 표면을 결정성장에 유리하도록 안정적인 결정면으로 전환시킬 수 있다. 이러한 공정은 도11a 및 도11b를 참조하여 설명할 수 있다.
도13a 및 도13b는 도10d 및 도10e에 관련된 열처리공정 또는 재성장공정을 설명하기 위한 모식도이다.
도13a는 도10d에서 얻어진 나노 코어(35a')로 이해할 수 있다. 상기 나노 코어(35a')는 개구(H)의 형상에 따라 정해지는 결정면을 갖는다. 개구(H)의 형상에 따라 달리하지만, 대체로 이렇게 얻어진 나노 코어(35a')의 표면은 상대적으로 안정적이지 못한 결정면을 가지며, 후속 결정성장에 유리한 조건이 아닐 수 있다.
본 실시예와 같이, 개구가 원기둥인 로드형상일 경우에, 도13a에 도시된 바와 같이, 나노 코어(35a')의 측면은 특정한 결정면이 아닌 곡면을 가질 수 있다.
이러한 나노 코어(35a')를 열처리하거나 재성장함으로써 그 표면의 불안정한 결정이 재배열되거나 재성장되어, 도13b에 도시된 바와 같이, 반극성 또는 비극성과 같은 안정적인 결정면을 가질 수 있다.
열처리 공정은 600℃이상, 특정 예에서는 800∼1200℃에서 수초 내지 수십분(1초∼60분)간 수행될 수 있다. 본 열처리 공정은 기판 온도가 600℃보다 낮으면 나노 코어(35a')의 결정 성장 및 재배열이 어려워 열처리 효과를 기대하기 힘들며, 1200℃보다 높으면 GaN 결정면으로부터 질소(N)가 증발하여 결정 품질이 저하될 수 있다. 또한, 1초보다 짧은 시간에서는 충분한 열처리 효과를 기대하기 어려우며, 수십분, 예를 들어 60분보다 긴 시간 동안의 열처리는 제조 공정의 효율을 저하시킬 수 있다.
재성장공정일 경우에는 나노 코어(35')의 성장조건과 유사한 조건으로 일정시간 동안에 수행될 수 있다. 예를 들어, n형 GaN 나노코어를 성장한 후에 마스크를 제거하고 n형 GaN의 성장을 위한 MOCVD 공정을 재개하여 나노 코어의 표면을 안정화시킬 수 있다.
도13a에 도시된 바와 같이, 상기 사파이어 기판의 C(0001)면(실리콘기판일 경우에 (111)면)상에 성장시킨 경우에, 원기둥 형상인 나노 코어(35a')를 상술된 적정한 온도 범위에서 열처리하거나 재성장공정을 적용함으로써 불안정한 결정면인 곡면(측면)을 안정적인 결정면인 비극성면(m면)을 갖는 육각형 결정 기둥(도13b의 35a)으로 전환시킬 수 있다. 이러한 결정면의 안정화 과정은 고온의 열처리과정 또는 재성장공정에 의해 실현될 수 있다. 열처리공정을 적용할 경우에, 고온에서 표면에 위치한 결정이 재배열되거나 챔버 내에서 소스가스가 잔류하는 경우에 이러한 잔류 소스가스가 증착되어 안정적인 결정면을 갖도록 부분적인 재성장이 진행될 수 있다.
또한, 재성장 공정을 적용할 경우에, 도11a에 도시된 바와 같이, 나노 코어(35a')의 성장공정과 유사하게 MOCVD 챔버 내에서 TMGa과 NH3와 같은 소스가스를 공급하여 나노 코어(35a')의 표면에 소스가스가 반응시킴으로써 재성장과정을 통해서 안정적인 결정면이 형성될 수 있다. 이러한 재성장으로 인하여, 열처리된 나노 코어(35a)의 폭이 열처리 전의 나노 코어(35a')의 폭보다 다소 커질 수 있다(도13a 및 도13b 참조).
이와 같이, 추가적인 열처리 공정 또는 재성장공정을 도입함으로써, 나노 코어의 결정성을 향상시키는데 기여할 수 있다. 즉, 이러한 열처리 공정 또는 재성장공정을 통해 마스크 제거 후 나노 코어의 표면에 존재하는 비균일성(예, 결함(defect) 등)을 제거할 뿐만 아니라 내부 결정의 재배열을 통해서 결정의 안정성을 크게 향상시킬 수 있다. 재성장 공정일 경우에 마스크를 제거한 후 챔버 안에서 나노 코어의 성장공정과 유사한 조건으로 실행될 수 있다.
이어, 도10f에 도시된 바와 같이, 상기 복수의 나노 코어(35a)의 표면에 응력제어층(34)을 형성할 수 있다.
상기 응력제어층(34)은 In이 함유된 질화물층의 성장공정으로 얻어질 수 있다. 상기 응력제어층(34)은 앞선 실시예와 같이 초격자구조 외에 다른 다양한 형태의 초격자구조나 InGaN 벌크층이 채용될 수 있다. 다른 초격자구조에서는, 제1 및 제2층 중 적어도 하나의 층은 다른 층과 상이한 인듐함량 및 두께를 가질 수 있다. 이러한 예로는, 도4b 내지 도4d에서 예시된 초격자 구조가 참고될 수 있다.
상기 응력제어층(34)의 인듐함량 및 두께를 적절히 선택하여 스트레인 에너지를 조절할 수 있으며, 이로써 활성층의 원하는 장파장화를 구현할 수 있다. 상기 응력제어층(34)은 제1 도전형 불순물(예, n형 불순물)로 도프될 수 있다. 이러한 불순물 도핑에 의해 발광에 기여하는 활성층)과 구분될 수 있다.
이어, 도10e에 도시된 바와 같이, 상기 응력제어층(34)의 표면에 활성층(35b) 및 제2 도전형 질화물 반도체층(35c)을 순차적으로 성장시킨다.
이러한 공정을 통해서, 나노 발광구조물(35)은 제1 도전형 질화물 반도체가 나노 코어(35a)와, 나노 코어(35a)를 감싸는 활성층(35b) 및 제2 도전형 질화물 반도체층(35c)으로 이루어진 쉘층을 구비한 코어-쉘(core-shell) 구조를 가질 수 있다.
상기 나노 코어(35a)는 그 측면과 다른 결정면을 갖는 상단부를 포함하며, 앞서 설명한 바와 같이, 상단부에 형성된 활성층과 제2 도전형 질화물 반도체층의 부분(Ⅱ)은, 측면에 형성된 활성층 및 제2 도전형 질화물 반도체층의 부분(Ⅰ)과 다른 조성 및/또는 두께를 가질 수 있다. 이로 인해 발생되는 누설전류 및 발광파장의 문제를 해결하기 위해서, 상기 전류억제 중간층(37)이 상기 나노 코어(35a)의 상단부에 배치된다. 이러한 전류억제 중간층(37)의 선택적인 배치로 인해, 상기 나노 코어(35a)의 측면에 형성된 활성층 영역을 통한 전류의 흐름은 정상적으로 보장하면서, 상기 나노 코어(35a)의 상단부에 형성된 활성층 영역을 통한 전류의 흐름은 상기 전류억제 중간층(37)에 의해 차단될 수 있다.
이로써, 상기 나노 코어(35a)의 상단부에 집중되는 누설전류를 효과적으로 억제하여 우수한 발광효율을 얻을 수 있다.
상술된 실시형태에 채용된 마스크는 2개의 물질층으로 구성된 형태를 예시하였으나, 본 발명은 이에 한정되지 아니하며, 3개 이상의 물질층을 채용한 형태로도 구현될 수 있다.
예를 들어, 베이스층으로부터 순차적으로 형성된 제1 내지 제3 물질층을 갖는 마스크의 경우에는, 상기 제2 물질층은 식각 정지층으로서, 상기 제1 및 제3 물질층과 다른 물질로 이루어진다. 필요에 따라, 상기 제1 및 제3 물질층은 동일한 물질로 이루어질 수 있다.
상기 제3 물질층의 식각조건에서 적어도 상기 제2 물질층은 제3 물질층의 식각률보다 낮은 식각률을 가지므로, 식각정지층으로 작용할 수 있다. 적어도 상기 제1 물질층은 전기적인 절연성을 갖는 물질이며, 필요에 따라 상기 제2 또는 제3 물질층도 절연 물질일 수 있다.
도14a 내지 도14e는 도12a에 도시된 마스크(43)를 이용하여 나노 발광구조물을 형성하는 공정을 설명하는 주요공정별 단면도이다.
도14a에 도시된 바와 같이, 마스크(43)를 이용하여 베이스층(42) 상에 나노 코어(45a')를 성장시킬 수 있다. 상기 베이스층(42)은 기판(41) 상에 형성될 수 있다. 상기 마스크(43)는 아래로 갈수록 좁아지는 폭의 개구(H)를 갖는다. 상기 나노 코어(45a')는 상기 개구(H)의 형상에 대응되는 형상으로 성장될 수 있다.
상기 나노 코어(45a')의 결정 품질을 더 향상시키기 위해서, 성장 중 1회 이상의 열처리 공정을 도입할 수 있다. 특히, 성장 중 나노 코어(45a')의 상단 표면이 육각 피라미드의 결정면으로 재배열시킴으로써 보다 안정적인 결정구조를 갖출 수 있으며, 후속 성장되는 결정의 높은 품질을 보장할 수 있다.
이러한 열처리 공정은 앞서 설명된 온도 조건에서 수행될 수 있다. 예를 들어, 공정 편의를 위해서 나노 코어(45a')의 성장온도와 동일하거나 유사한 온도 조건에서 수행될 수 있다. 또한, NH3 분위기에서 상기 나노 코어(45a')의 성장 압력과 온도와 동일하거나 유사한 수준의 압력/온도를 유지하면서 TMGa와 같은 금속 소스를 중단하는 방식으로 수행될 수 있다. 이러한 열처리공정은 수 초 내지 수십 분(예, 5초∼30분)동안에 지속될 수 있으나, 약 10초 ∼ 약 60초의 지속시간으로도 충분한 효과를 얻을 수 있다.
이와 같이, 나노 코어(45a')의 성장과정에서 도입되는 열처리공정은 나노 코어(45a')를 빠른 속도로 성장될 때에 야기되는 결정성의 퇴보를 방지할 수 있으므로, 빠른 결정 성장과 함께 우수한 결정품질을 함께 도모할 수 있다.
이러한 안정화를 위한 열처리 공정 구간의 시간과 횟수는 최종 나노 코어의 높이와 직경에 따라 다양하게 변경될 수 있다. 예를 들어, 개구의 폭이 300∼400㎚이고, 개구의 높이(마스크 두께)가 약 2.0㎛인 경우에, 중간지점인 약 1.0㎛에서 약 10 초 ∼ 약 60 초의 안정화 시간을 삽입하여 원하는 고품질의 코어를 성장시킬 수 있다. 물론, 이러한 안정화 공정은 코어 성장 조건에 따라 생략할 수도 있다.
이어, 도14b에 도시된 바와 같이, 상기 나노 코어(45a)의 상단에 전류억제 중간층(47)을 형성할 수 있다.
상기 나노 코어(45a')를 원하는 높이로 형성한 후에, 상기 마스크(43)를 그대로 둔 채로 상기 나노 코어(45a')의 상단 표면에 전류억제 중간층(147)을 형성할 수 있다. 이와 같이, 마스크(43)를 그대로 이용함으로써 별도의 마스크를 형성하는 공정 없이, 나노 코어(45a')의 원하는 영역(상단의 표면)에 전류억제 중간층(47)을 용이하게 형성할 수 있다.
상기 전류억제 중간층(47)은 고의적으로 도프되지 않거나 상기 나노 코어(45a')와 반대되는 제2 도전형 불순물로 도프된 반도체층일 수 있다. 예를 들어, 상기 나노 코어(45a')가 n형 GaN일 경우에, 상기 전류억제 중간층(47)은 언도프 GaN 또는 p형 불순물인 Mg를 도프한 GaN일 수 있다. 상기 전류억제 중간층(47)은 충분한 전기적 저항을 위해서 약 50㎚ 이상의 두께를 가질 수 있다. 상기 전류억제 중간층(47)의 제2 도전형 불순물(예, n형 불순물: Si)은 약 1.0×1016/㎤이상일 수 있다. 상기 제2 도전형 불순물로 도프된 전류억제 중간층(47)의 두께와 제2 도전형 불순물 농도가 적절하게 상보적으로 구현될 수 있다. 예를 들어, 두께가 얇은 경우에 도핑농도를 높여 저항성을 확보할 수 있으며, 반대의 경우에도 마찬가지다.
특정 예에서, n형 GaN 나노 코어의 성장과 동일한 조건에서 Si 도핑을 중지하고 Mg을 주입하여 약 1분 정도 성장시킬 경우, 전류억제 중간층(47)의 두께는 약 200㎚ ∼ 약 300㎚의 범위를 가질 수 있다. 이러한 전류억제 중간층(47)은 수 ㎂ 이상의 누설전류를 효과적으로 차단시킬 수 있다. 이와 같이, 본 실시예와 같은 몰드방식 공정에서는 전류억제 중간층(47)의 도입공정이 간소화하게 구현될 수 있다.
이어, 도14c에 도시된 바와 같이, 상기 복수의 나노 코어(45a')의 측면이 노출되도록 상기 식각정지층인 제1 물질층(43a)까지 상기 마스크(43)를 제거한다.
본 실시예에서는, 상기 제2 물질층(43b)이 선택적으로 제거될 수 있는 식각 공정을 적용함으로써, 상기 제2 물질층(43b)만을 제거하고 상기 제1 물질층(43a)이 잔류시킬 수 있다. 본 실시예와 같이, 개구를 갖는 마스크를 몰드로 이용한 나노 발광구조물의 제조공정에서, 결정성을 향상시키기 위해서 추가적인 열처리공정을 도입할 수 있다.
상기 마스크의 제2 물질층(43b)을 제거한 후에, 나노 코어(45a')를 재성장시킴으로써 나노 코어(45a')의 불안정한 결정면을 안정적인 결정면으로 전환시킬 수 있다. 이러한 재성장공정은 나노 코어(45a')의 성장공정과 동일하거나 유사한 조건에서, 결정면이 안정화될 때까지 수행될 수 있다. 특히, 본 실시예와 같이, 나노 코어(45a')가 경사진 측벽을 갖는 개구에서 성장되므로, 그 형상에 대응하여 경사진 측벽을 갖는 형태를 가졌으나, 도14d에 도시된 바와 같이, 재성장 공정 후의 나노 코어(45a)는 결정의 재배열과 함께 결정의 재성장이 일어나서 거의 균일한 직경(또는 폭)을 가질 수 있다. 또한, 성장된 직후의 나노 코어(45a')의 상단도 불완전한 육각 피리미드 형상을 가질 수도 있으나, 이러한 재성장 공정 후의 나노 코어(45a)는 균일한 표면을 갖는 육각 피라미드 형상으로 변화될 수 있다. 이와 같이, 마스크 제거 후에 불균일한 폭을 갖던 나노 코어(45a')는 재성장 공정을 통해서 안정적인 결정면을 가지면서, 균일한 폭을 갖는 육각 피라미드 기둥 구조로 재성장(및 재배열)될 수 있다.
이어, 도14e에 도시된 바와 같이, 상기 복수의 나노 코어(45a)의 표면에 응력제어층(44)을 형성할 수 있다.
상기 응력제어층(44)은 In이 함유된 질화물층의 성장공정으로 얻어질 수 있다. 본 실시예에서, 상기 응력제어층(44)은 전류억제 중간층 상에 배치될 수 있다. 이 경우에, 상기 응력제어층(44)은 제1 도전형 불순물(예, n형 불순물)로 도프될 수 있으나, 이와 달리, 상기 응력제어층(44)이 상기 전류억제 중간층(47)을 우회하는 전류경로로 제공되지 않도록 낮은 농도를 거나 언도프될 수 있다. 상기 응력제어층(44)은 앞선 실시예들에서 예시된 InGaN 벌크층 또는 다양한 형태의 초격자구조가 채용될 수 있다.
도14e에 도시된 결과물은 도8c 내지 도8e에서 예시된 공정과 후속 전극형성공정이 추가로 적용되어 나노 반도체 발광소자로 제조될 수 있다.
도10g에 도시된 나노구조 반도체 발광소자는 다양한 구조로 전극이 형성될 수 있다. 도15a 내지 도15e에는 전극형성공정의 일 예를 나타내는 주요 공정별 단면도이다.
도15a에 도시된 바와 같이, 상기 나노 발광구조물(35) 상에 콘택전극(36)을 형성하고, 이어 제1 페시베이션층(38a)을 형성할 수 있다. 이러한 제1 페시베이션층(38a)은 앞선 실시예에서 절연성 보호층(18)의 구성물질로 예시된 다양한 물질이 사용될 수 있다.
이어, 도15b에 도시된 바와 같이, 제1 페시베이션(38a)을 선택적으로 제거하여 베이스층(32)과 콘택 전극(36)의 일부 영역을 노출시켜 전극형성 영역을 제공한다(e1). 추가적으로 상기 노출된 영역(e1)은 제1 전극을 형성할 영역으로 제공될 수 있다. 이러한 공정은 통상적인 포토리소그래피 공정을 이용하여 구현될 수 있다.
다음으로, 도15c와 같이, 제1 및 제2 전극의 콘택 영역(e1)이 정의되도록 포토레지스트(PR)를 형성할 수 있다. 이어, 도15d와 같이, 제1 및 제2 전극의 콘택영역에 제1 및 제2 전극(39a,39b)을 형성할 수 있다. 본 공정에서 사용되는 전극 물질은 제1 및 제2 전극(39a,39b)의 공통 전극물질이 사용될 수 있다. 예를 들면, 상기 제1 및 제2 전극(39a,39b)을 위한 물질은 Au, Ag, Al, Ti, W, Cu, Sn, Ni, Pt, Cr, NiSn, TiW, AuSn 또는 이들의 공융 금속일 수 있다.
이어, 도15e와 같이, 필요에 따라 추가적인 제2 페시베이션층(38b)을 형성할 수 있다. 상기 제2 페시베이션층(38b)은 상기 제1 페시베이션층(38a)과 함께 보호층(38)을 제공한다. 상기 제2 페시베이션층(38b)은 노출된 반도체 영역을 커버하여 보호할 뿐만 아니라, 상기 제1 및 제2 전극(39a,39b)을 견고히 지지시킬 수 있다.
상기 제2 페시베이션층(38b)은 상기 제1 페시베이션층(38a)의 물질이 사용될 수 있으며, 상기 제1 페시베이션층(38a)과 동일하거나 유사한 물질로 형성될 수 있다.
도16a 내지 도16d는 도10g에 도시된 결과물을 위한 전극형성공정의 다른 예를 설명하기 위한 주요 공정별 단면도이다.
우선, 도16a에 도시된 바와 같이, 도10g에서 얻어진 나노 발광구조물(35) 상에 콘택 전극(46)을 형성할 수 있다. 상기 콘택 전극(46)은 나노 발광구조물(35) 사이의 공간을 충전하도록 형성될 수 있다. 상기 콘택 전극(46)은 이에 한정되지는 않으나,오 믹 콘택이 가능한 반사물질이 사용될 수 있다. 예를 들어, 상기 콘택 전극(46)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있으며, Ni/Ag, Zn/Ag, Ni/Al, Zn/Al, Pd/Ag, Pd/Al, Ir/Ag. Ir/Au, Pt/Ag, Pt/Al, Ni/Ag/Pt 등과 같이 2층 이상의 구조로 채용될 수 있다. 특정 예에서, 상기한 오믹 콘택을 위한 물질을 시드층으로 이용하여 전기도금 공정을 적용하여 나노 발광구조물(35) 사이 공간을 충전하는 콘택 전극(106)을 형성할 수 있다. 예를 들어, Ag/Ni/Cr층을 시드층으로서 형성한 후에, Cu/Ni을 전기 도금하여 원하는 콘택 전극(46)을 형성할 수 있다.
이어, 도16b에 도시된 바와 같이, 콘택 전극(46) 상에 영구 기판(55)을 접합시킬 수 있다.
상기 영구 기판(55)은 도전성 기판으로서 예를 들어 Si 기판 또는 Si-Al 합금 기판일 수 있다. 상기 영구 기판(55)은 접합 금속층(51)을 이용하여 콘택 전극(46)에 접합될 수 있다. 상기 접합 금속층(51)으로는, Ni, Pt, Au, Cu, Co, Sn, In, Zn, Bi, Au 및 그 조합으로 구성된 그룹으로부터 선택된 금속 또는 합금이 사용될 수 있다. 예를 들어, 상기 접합 금속층(51)은 Ni/Sn과 같은 공융 금속층일 수 있다.
다음으로, 도16c에 도시된 바와 같이, 결정 성장에 사용된 기판(31)을 상기 제1 도전형 질화물 반도체인 베이스층(32)으로부터 제거할 수 있다.
이러한 공정은 레이저 리프트 오프공정을 이용하여 실행될 수 있다. 레이저 빔을 상기 기판(31)과 상기 베이스층(32)의 계면에 조사함으로써 성장용 기판(31)을 상기 베이스층(32)으로부터 분리시킬 수 있다.
이어, 도 16d에 도시된 바와 같이, 상기 성장용 기판(31)에 제거되어 얻어진베이스층(32)의 표면에 전극패드(56)를 형성하여 원하는 나노 구조 반도체 발광소자(50)를 얻을 수 있다. 상기 영구 기판(55)은 도전성 기판으로서 외부 회로와 연결되는 일 전극으로 사용될 수 있다.
상술된 실시예들에 따른 나노 반도체 발광소자는 다양한 형태의 응용제품으로 구현될 수 있다. 도17 및 도18은 상술된 나노구조 반도체 발광소자를 채용한 패키지의 일 예를 나타낸다.
도17에 도시된 반도체 발광소자 패키지(500)는 도1에 도시된 나노구조 반도체 발광소자(10), 패키지 본체(502) 및 한 쌍의 리드 프레임(503)일 수 있다.
상기 나노구조 반도체 발광소자(10)는 리드 프레임(503)에 실장되어, 각 전극이 와이어(W)에 의해 리드 프레임(503)에 전기적으로 연결될 수 있다. 필요에 따라, 나노구조 반도체 발광소자(10)는 리드 프레임(503) 아닌 다른 영역, 예를 들어, 패키지 본체(502)에 실장될 수 있다. 또한, 패키지 본체(502)는 빛의 반사 효율이 향상되도록 컵 형상을 가질 수 있으며, 이러한 반사컵에는 나노구조 반도체 발광소자(10)와 와이어(W) 등을 봉지하도록 투광성 물질로 이루어진 봉지체(505)가 형성될 수 있다.
도18에 도시된 반도체 발광소자 패키지(600)는 도16d에 도시된 나노구조 반도체 발광소자(50), 실장 기판(610) 및 봉지체(603)를 포함할 수 있다.
상기 나노구조 반도체 발광소자(50)는 실장 기판(610)에 실장되어 와이어(W)를 통하여 실장 기판(610)과 전기적으로 연결될 수 있다.
실장 기판(610)은 기판 본체(611), 상부 전극(613) 및 하부 전극(614)과 상부 전극(613)과 하부 전극(614)을 연결하는 관통 전극(612)을 포함할 수 있다. 실장 기판(610)은 PCB, MCPCB, MPCB, FPCB 등의 기판으로 제공될 수 있으며, 실장 기판(610)의 구조는 다양한 형태로 응용될 수 있다.
봉지체(603)는 상면이 볼록한 돔 형상의 렌즈 구조로 형성될 수 있지만, 실시 형태에 따라, 표면을 볼록 또는 오목한 형상의 렌즈 구조로 형성함으로써 봉지체(603) 상면을 통해 방출되는 빛의 지향각을 조절하는 것이 가능하다. 필요에 따라, 상기 봉지체(603) 또는 상기 나노구조 반도체 발광소자(50) 표면에 형광체나 양자점 등과 같은 파장변환물질이 배치될 수 있다.
상술된 실시예에 따른 나노구조 반도체 발광소자는 다양한 응용제품의 광원으로 채용될 수 있다. 도19 내지 도22는 나노구조 반도체 발광소자가 채용될 수 있는 다양한 응용제품을 예시한다.
도19 및 도20은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자가 채용된 백라이트 유닛의 예를 나타낸다.
도19를 참조하면, 백라이트 유닛(1000)은 기판(1002) 상에 광원(1001)이 실장되며, 그 상부에 배치된 하나 이상의 광학 시트(1003)를 구비한다. 상기 광원(1001)은 상술한 나노구조 반도체 발광소자 또는 그 나노구조 반도체 발광소자를 구비한 패키지를 이용할 수 있다.
도19에 도시된 백라이트 유닛(1000)에서 광원(1001)은 액정표시장치가 배치된 상부를 향하여 빛을 방출하는 방식과 달리, 도20에 도시된 다른 예의 백라이트 유닛(2000)은 기판(2002) 위에 실장된 광원(2001)이 측 방향으로 빛을 방사하며, 이렇게 방사된 빛은 도광판(2003)에 입사되어 면광원의 형태로 전환될 수 있다. 도광판(2003)을 거친 빛은 상부로 방출되며, 광추출 효율을 향상시키기 위하여 도광판(2003)의 하면에는 반사층(2004)이 배치될 수 있다.
도21은 본 발명의 실시형태에 따른 나노구조 반도체 발광소자가 채용된 조명 장치의 예를 나타낸 분해사시도이다.
도21에 도시된 조명장치(3000)는 일 예로서 벌브형 램프로 도시되어 있으며, 발광모듈(3003)과 구동부(3008)와 외부접속부(3010)를 포함한다.
또한, 외부 및 내부 하우징(3006, 3009)과 커버부(3007)와 같은 외형 구조물을 추가적으로 포함할 수 있다. 발광모듈(3003)은 상술된 나노구조 반도체 발광소자 또는 그 나노구조 반도체 발광소자를 구비한 패키지일 수 있는 광원(3001)과 그 광원(3001)이 탑재된 회로기판(3002)을 포함할 수 있다. 예를 들어, 상기 나노구조 반도체 발광소자의 제1 및 제2 전극이 회로기판(3002)의 전극 패턴과 전기적으로 연결될 수 있다. 본 실시예서는, 하나의 광원(3001)이 회로기판(3002) 상에 실장된 형태로 예시되어 있으나, 필요에 따라 복수 개로 장착될 수 있다.
외부 하우징(3006)은 열방출부로 작용할 수 있으며, 발광모듈(3003)과 직접 접촉되어 방열효과를 향상시키는 열방출판(3004) 및 조명장치(3000)의 측면을 둘러싸는 방열핀(3005)을 포함할 수 있다. 커버부(3007)는 발광모듈(3003) 상에 장착되며 볼록한 렌즈형상을 가질 수 있다. 구동부(3008)는 내부 하우징(3009)에 장착되어 소켓구조와 같은 외부접속부(3010)에 연결되어 외부 전원으로부터 전원을 제공받을 수 있다.
또한, 구동부(3008)는 발광모듈(3003)의 반도체 발광소자(3001)를 구동시킬 수 있는 적정한 전류원으로 변환시켜 제공하는 역할을 한다. 예를 들어, 이러한 구동부(3008)는 AC-DC 컨버터 또는 정류회로부품 등으로 구성될 수 있다.
도22는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자를 헤드 램프에 적용한 예를 나타낸다.
도22를 참조하면, 차량용 라이트 등으로 이용되는 헤드 램프(4000)는 광원(4001), 반사부(4005), 렌즈 커버부(4004)를 포함하며, 렌즈 커버부(4004)는 중공형의 가이드(4003) 및 렌즈(4002)를 포함할 수 있다. 광원(4001)은 상술한 나노구조 반도체 발광소자 또는 그 나노구조 반도체 발광소자를 구비한 패키지를 포함할 수 있다.
헤드 램드(4000)는 광원(4001)에서 발생된 열을 외부로 방출하는 방열부(4012)를 더 포함할 수 있으며, 방열부(4012)는 효과적인 방열이 수행되도록 히트싱크(4010)와 냉각팬(4011)을 포함할 수 있다. 또한, 헤드 램프(4000)는 방열부(4012) 및 반사부(4005)를 고정시켜 지지하는 하우징(4009)을 더 포함할 수 있다. 하우징(4009)은 일면에 방열부(4012)가 결합하여 장착되기 위한 중앙홀(4008)을 구비할 수 있다.
하우징(4009)은 상기 일면과 일체로 연결되어 직각방향으로 절곡되는 타면에 반사부(4005)가 광원(4001)의 상부측에 위치하도록 고정시키는 전방홀(4007)을 구비할 수 있다. 이에 따라, 반사부(4005)에 의하여 전방측은 개방되며, 개방된 전방이 전방홀(4007)과 대응되도록 반사부(4005)가 하우징(4009)에 고정되어 반사부(4005)를 통해 반사된 빛이 전방홀(4007)을 통과하여 외부로 출사될 수 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (19)

  1. 제1 도전형 질화물 반도체로 이루어진 베이스층; 및
    상기 베이스층 상에 서로 이격되도록 배치된 복수의 나노 발광구조물;을 포함하며,
    상기 복수의 나노 발광구조물은 각각,
    상기 제1 도전형 질화물 반도체로 이루어진 나노 코어와,
    상기 나노 코어의 표면에 배치되며 인듐을 함유한 질화물 반도체를 갖는 응력제어층과,
    상기 응력제어층 상에 배치되며 인듐을 함유한 질화물 반도체를 갖는 활성층과,
    상기 활성층 상에 배치된 제2 도전형 질화물 반도체층을 포함하고,
    상기 응력제어층은 n개의 인듐이 함유된 층을 포함하며,
    상기 인듐이 함유된 층 중 i번째 층의 인듐함량과 두께를 각각 xi(몰비)와 ti(㎚)로 나타낼 때에 상기 응력제어층은 아래의 식(1)을 만족하고,
    Figure 112020122640146-pat00058
    ...............식(1)
    여기서, n은 1 이상의 자연수인 나노구조 반도체 발광소자.
  2. 삭제
  3. 제1 도전형 질화물 반도체로 이루어진 베이스층; 및
    상기 베이스층 상에 서로 이격되도록 배치된 복수의 나노 발광구조물;을 포함하며,
    상기 복수의 나노 발광구조물은 각각,
    상기 제1 도전형 질화물 반도체로 이루어진 나노 코어와,
    상기 나노 코어의 표면에 배치되며 인듐을 함유한 질화물 반도체를 갖는 응력제어층과,
    상기 응력제어층 상에 배치되며 인듐을 함유한 질화물 반도체를 갖는 활성층과,
    상기 활성층 상에 배치된 제2 도전형 질화물 반도체층을 포함하고,
    상기 응력제어층은 n개의 인듐이 함유된 층을 포함하며,
    상기 인듐이 함유된 층 중 i번째 층의 인듐함량과 두께를 각각 xi(몰비)와 ti(㎚)로 나타낼 때에, 상기 인듐이 함유된 층은 각각 아래의 식(2)을 만족하고,
    Figure 112020122640146-pat00006
    ...............식(2)
    여기서, n은 1 이상의 자연수인 것을 특징으로 하는 나노구조 반도체 발광소자.
  4. 제1항 또는 제3항에 있어서,
    상기 응력제어층은 InGaN 벌크층인 것을 특징으로 하는 나노구조 반도체 발광소자.
  5. 제1항 또는 제3항에 있어서,
    상기 응력제어층은 Inx1Ga1-x1N(x2<x1<1)으로 이루어진 제1층과 Inx2Ga1-x2N(0≤x2<x1)으로 이루어진 제2층이 교대로 적층된 초격자인 것을 특징으로 하는 나노구조 반도체 발광소자.
  6. 제5항에 있어서,
    상기 제2층은 GaN으로 이루어진 것을 특징으로 하는 나노구조 반도체 발광소자.
  7. 제5항에 있어서,
    상기 제1층 중 적어도 하나가 다른 제1 층과 다른 인듐 함량을 갖는 것을 특징으로 하는 나노구조 반도체 발광소자.
  8. 제5항에 있어서,
    상기 제1층 중 적어도 하나가 다른 제1층과 다른 두께를 갖는 것을 특징으로 하는 나노구조 반도체 발광소자.
  9. 제5항에 있어서,
    상기 제1층은 5Å∼500Å의 두께를 가지며, 상기 제2층은 5Å∼500Å의 두께를 갖는 것을 특징으로 하는 나노구조 반도체 발광소자.
  10. 제1항 또는 제3항에 있어서,
    상기 활성층은 535㎚ 이상의 피크 파장을 갖는 광을 방출하는 것을 특징으로 하는 나노구조 반도체 발광소자.
  11. 제1항 또는 제3항에 있어서,
    상기 활성층은 Iny1Ga1-y1N(y2<y1<1)으로 이루어진 양자우물층과 Iny2Ga1-y2N(0≤y2<y1)으로 이루어진 양자장벽층이 교대로 적층된 것을 특징으로 하는 나노구조 반도체 발광소자.
  12. 제11항에 있어서,
    상기 양자우물층의 인듐함량(y1)은 0.2 이상인 것을 특징으로 하는 나노구조 반도체 발광소자.
  13. 제1항 또는 제3항에 있어서,
    상기 응력제어층은 5~50㎚의 두께를 갖는 것을 특징으로 하는 나노구조 반도체 발광소자.
  14. 제1항 또는 제3항에 있어서,
    상기 응력제어층은 제1 도전형 불순물로 도프된 질화물층인 것을 특징으로 하는 나노구조 반도체 발광소자.
  15. 제1항 또는 제3항에 있어서,
    상기 나노 코어의 상단 표면과 상기 응력제어층 사이에 배치된 전류억제 중간층을 더 포함하는 것을 특징으로 하는 나노구조 반도체 발광소자.
  16. 제15항에 있어서,
    상기 전류억제 중간층은 제2 도전형 불순물로 도프되거나 언도프된 질화물층으로 이루어진 것을 특징으로 하는 나노구조 반도체 발광소자.
  17. 제1항 또는 제3항에 있어서,
    상기 응력제어층은 Inx1Ga1-x1N(x2<x1<1)으로 이루어진 제1층과 Inx2Ga1-x2N(0≤x2<x1)으로 이루어진 제2층이 교대로 적층된 초격자이며,
    상기 활성층은 Iny1Ga1-y1N(y2<y1<1)으로 이루어진 양자우물층과 Iny2Ga1-y2N(0≤y2<y1)으로 이루어진 양자장벽층이 교대로 적층된 것을 특징으로 하는 나노구조 반도체 발광소자.
  18. 제1 및 제2 전극구조를 갖는 패키지 기판; 및
    상기 패키지 기판에 탑재되며, 상기 제1 및 제2 전극구조와 전기적으로 연결된, 제1항에 기재된 나노구조 반도체 발광소자를 포함하는 발광소자 패키지.
  19. 제18항에 기재된 발광소자 패키지;
    상기 발광소자 패키지를 구동하도록 구성된 구동부; 및
    상기 구동부에 외부 전압을 공급하도록 구성된 외부접속부를 포함하는 조명장치.
KR1020140119296A 2014-09-05 2014-09-05 나노구조 반도체 발광소자 KR102337405B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140119296A KR102337405B1 (ko) 2014-09-05 2014-09-05 나노구조 반도체 발광소자
US14/686,619 US9362448B2 (en) 2014-09-05 2015-04-14 Nanostructure semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140119296A KR102337405B1 (ko) 2014-09-05 2014-09-05 나노구조 반도체 발광소자

Publications (2)

Publication Number Publication Date
KR20160029982A KR20160029982A (ko) 2016-03-16
KR102337405B1 true KR102337405B1 (ko) 2021-12-13

Family

ID=55438301

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140119296A KR102337405B1 (ko) 2014-09-05 2014-09-05 나노구조 반도체 발광소자

Country Status (2)

Country Link
US (1) US9362448B2 (ko)
KR (1) KR102337405B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3529838B1 (en) * 2016-10-24 2022-02-23 Nanosys, Inc. Indium gallium nitride red light emitting diode and method of making thereof
WO2018166414A1 (en) * 2017-03-13 2018-09-20 The University Of Hong Kong Strain-inducing nanostructures for spectral red-shifting of light emitting devices
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate
FR3098987B1 (fr) * 2019-07-15 2021-07-16 Aledia Dispositif optoelectronique dont les pixels contiennent des diodes electroluminescentes emettant plusieurs couleurs et procede de fabrication
FR3098992B1 (fr) * 2019-07-18 2023-01-13 Aledia Diode électroluminescente et procédé de fabrication
US11688833B2 (en) 2019-09-11 2023-06-27 Versitech Limited Strain-inducing nanostructures for spectral red-shifting of light emitting devices
US11343904B1 (en) * 2020-06-08 2022-05-24 United States Of America As Represented By The Administrator Of Nasa Multi-functional nanomaterial sensor platform
CN115020559A (zh) * 2022-06-27 2022-09-06 淮安澳洋顺昌光电技术有限公司 一种发光二极管及其外延结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011155241A (ja) * 2010-01-25 2011-08-11 Invenlux Corp 歪平衡発光デバイス及びその製造方法

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69739368D1 (de) 1996-08-27 2009-05-28 Seiko Epson Corp Trennverfahren und Verfahren zur Übertragung eines Dünnfilmbauelements
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
EP1420463A4 (en) 2001-08-22 2008-11-26 Sony Corp NITRID SEMICONDUCTOR ELEMENT AND METHOD FOR THE PRODUCTION THEREOF
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR100641989B1 (ko) 2003-10-15 2006-11-02 엘지이노텍 주식회사 질화물 반도체 발광소자
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
US7132677B2 (en) 2004-02-13 2006-11-07 Dongguk University Super bright light emitting diode of nanorod array structure having InGaN quantum well and method for manufacturing the same
KR100661708B1 (ko) 2004-10-19 2006-12-26 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
WO2008034823A1 (en) 2006-09-18 2008-03-27 Qunano Ab Method of producing precision vertical and horizontal layers in a vertical semiconductor structure
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
US7663148B2 (en) 2006-12-22 2010-02-16 Philips Lumileds Lighting Company, Llc III-nitride light emitting device with reduced strain light emitting layer
JP5345552B2 (ja) 2007-01-12 2013-11-20 クナノ アーベー 複数の窒化物ナノワイヤとその製造方法
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
US8138493B2 (en) * 2008-07-09 2012-03-20 Qunano Ab Optoelectronic semiconductor device
US7863625B2 (en) 2008-07-24 2011-01-04 Hewlett-Packard Development Company, L.P. Nanowire-based light-emitting diodes and light-detection devices with nanocrystalline outer surface
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
WO2010044129A1 (ja) 2008-10-17 2010-04-22 国立大学法人北海道大学 半導体発光素子アレー、およびその製造方法
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
US8669125B2 (en) * 2010-06-18 2014-03-11 Glo Ab Nanowire LED structure and method for manufacturing the same
CA2802500A1 (en) 2010-06-24 2011-12-29 Glo Ab Substrate with buffer layer for oriented nanowire growth
US8242523B2 (en) 2010-07-29 2012-08-14 National Tsing Hua University III-Nitride light-emitting diode and method of producing the same
KR20120055391A (ko) * 2010-11-23 2012-05-31 삼성엘이디 주식회사 나노로드 발광소자
KR20130019279A (ko) 2011-08-16 2013-02-26 엘지이노텍 주식회사 발광소자
KR101292229B1 (ko) 2012-01-05 2013-08-02 주식회사 엘지실트론 화합물 반도체 및 그 제조방법
JP6293157B2 (ja) * 2012-10-26 2018-03-14 グロ アーベーＧｌｏ Ａｂ ナノワイヤサイズの光電構造及びその選択された部分を改質する方法
KR101554032B1 (ko) * 2013-01-29 2015-09-18 삼성전자주식회사 나노구조 반도체 발광소자
WO2014143991A1 (en) * 2013-03-15 2014-09-18 Glo Ab Nanowire led structure with decreased leakage and method of making same
US9196787B2 (en) * 2013-06-07 2015-11-24 Glo Ab Nanowire LED structure with decreased leakage and method of making same
US9224914B2 (en) * 2013-06-18 2015-12-29 Glo Ab Insulating layer for planarization and definition of the active region of a nanowire device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011155241A (ja) * 2010-01-25 2011-08-11 Invenlux Corp 歪平衡発光デバイス及びその製造方法

Also Published As

Publication number Publication date
KR20160029982A (ko) 2016-03-16
US9362448B2 (en) 2016-06-07
US20160072007A1 (en) 2016-03-10

Similar Documents

Publication Publication Date Title
KR102188497B1 (ko) 나노구조 반도체 발광소자
US9842966B2 (en) Nano-structured semiconductor light-emitting element
KR102337405B1 (ko) 나노구조 반도체 발광소자
US9257605B2 (en) Nano-structure semiconductor light emitting device
US9525102B2 (en) Method for manufacturing nanostructure semiconductor light emitting device
KR102188499B1 (ko) 나노구조 반도체 발광소자
KR102022266B1 (ko) 나노구조 반도체 발광소자 제조방법
KR102227771B1 (ko) 나노구조 반도체 발광소자
KR102075985B1 (ko) 나노구조 반도체 발광소자
KR102164796B1 (ko) 나노구조 반도체 발광소자
KR101544772B1 (ko) 나노구조 반도체 발광소자 및 제조방법
KR102203460B1 (ko) 나노구조 반도체 발광소자의 제조방법
US9537051B2 (en) Nanostructure semiconductor light emitting device
US9537049B2 (en) Nanostructure semiconductor light emitting device
KR102188496B1 (ko) 나노구조 반도체 발광소자
KR102223036B1 (ko) 나노구조 반도체 발광소자
KR102122362B1 (ko) 나노구조 반도체 발광소자
KR102244218B1 (ko) 나노구조 반도체 발광소자 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant